[go: up one dir, main page]

CN101604675B - 基板及其制造方法、电路装置及其制造方法 - Google Patents

基板及其制造方法、电路装置及其制造方法 Download PDF

Info

Publication number
CN101604675B
CN101604675B CN2008100884666A CN200810088466A CN101604675B CN 101604675 B CN101604675 B CN 101604675B CN 2008100884666 A CN2008100884666 A CN 2008100884666A CN 200810088466 A CN200810088466 A CN 200810088466A CN 101604675 B CN101604675 B CN 101604675B
Authority
CN
China
Prior art keywords
distribution
base material
substrate
connecting portion
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100884666A
Other languages
English (en)
Other versions
CN101604675A (zh
Inventor
小原泰浩
柴田清司
长松正幸
臼井良辅
清水敏哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101604675A publication Critical patent/CN101604675A/zh
Application granted granted Critical
Publication of CN101604675B publication Critical patent/CN101604675B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种提高耐湿性的基板及其制造方法、电路装置及其制造方法。本发明的基板(20)由基材(12)、形成于基材(12)上面的配线(14)、将除成为连接部的区域外的配线(14)包覆的包覆层(18)、形成于基材(12)的下面的背面电极(32)、贯通基材(12)将配线(14)和背面电极(32)连接的贯通电极(30)构成。而且，使位于基材(12)的周边部的配线(14)的表面的凸部的宽度比位于基材(12)的中心部的配线(14)的表面的凸部的宽度大。由此，配线(14)和包覆层(18)的粘合的热循环负荷时的可靠性提高。

Description

基板及其制造方法、电路装置及其制造方法
技术领域
本发明涉及基板及其制造方法、电路装置及其制造方法。特别是，本发明涉及由包覆层包覆形成于基材的主面的配线的结构的基板及其制造方法。进而本发明涉及具备这样的基板的电路装置及其制造方法。
背景技术
伴随手机等电子设备的小型化及高性能化，在收纳于其内部的电路装置中，具备微细的配线的结构成为主流。参照图16说明具有配线基板107的电路装置(下述专利文献1)。
在此，通过在形成于基板107的上面的第一配线层102A上安装电路元件(半导体元件105)，构成电路装置100。
配线基板107在由玻璃环氧树脂等树脂构成的基材101的表面及背面形成有配线层。在此，在基材101的上面形成有第一配线层102A及第二配线层102B。第一配线层102A和第二配线层102B经由绝缘层103层叠。在基材101的下面，经由绝缘层103层叠有第三配线层102C及第四配线层102D。另外，各配线层通过贯通绝缘层103设置的连接部104在规定的部位连接。另外，第二配线层102B和第三配线层102C通过贯通基材101设置的连接部104在规定的部位连接。在此，配线基板107的厚度例如为1mm左右。
另外，作为最上层的配线层的第一配线层102A由包覆层109包覆。而且，电连接区域(连接金属细线108的部分)的第一配线层102A从部分地除去包覆层109而设置的开口部露出。在此，包覆层109例如由环氧树脂等树脂材料构成。
在包覆层109的上面粘固有半导体元件105。在此，半导体元件105的下面使用绝缘性粘接剂等粘固。而且，半导体元件105的上面设置的电极经由金属细线108与第一配线层102A电连接。
另外，按照包覆半导体元件105及金属细线108的方式将配线基板107的上面由密封树脂106包覆。
上述构成的配线基板107的制造方法如下。首先，在由环氧树脂等树脂类材料构成的基材101的上面及下面形成第二配线层102B及第三配线层102C。这些配线层通过粘接的导电膜的蚀刻或选择性的镀敷处理而形成。另外，形成贯通基材101将第二配线层102B和第三配线层102C连接的连接部104。其次，利用由树脂构成的绝缘层103将第二配线层102B及第三配线层102C包覆。进而在绝缘层103的表面形成第一配线层102A及第四配线层102D。这些配线层的形成方法与上述的第二配线层102B等相同。另外，形成贯通绝缘层103将第一配线层102A和第二配线层102B连接的连接部104。另外，按照覆盖作为最上层的配线层的第一配线层102A的方式形成包覆层109，并按照使成为电连接区域的部分的第一配线层102A露出到外部的方式将包覆层109部分除去，设置开口部。
但是，在上述构成的电路装置100中，存在最上层的第一配线层102A和包覆层109的粘着性不足的问题。具体而言，当在半导体元件105上集成的电路的规模增大时，伴随半导体元件105的动作的发热量增大。而且，由铜等金属构成的第一配线层102A和由树脂构成的包覆层109的热膨胀系数大大不同，因此，在两者的界面产生热应力。由于在两者的界面多次施加热应力，从而包覆层109可能从第一配线层102A剥离。
解决该问题的方法记载于下述专利文献2中。参照图17说明该技术事项。在此，在绝缘性基板110的上面形成有导体电路111。另外，为避免导体电路111和绝缘树脂部的热膨胀系数差引起的问题，在导体电路111的表面形成均匀的粗糙度的凹凸。
具体而言，专利文献2中，为实现上述构成，使用含过氧化氢和硫酸和四唑等的蚀刻液进行导体电路111的构图。由此，在蚀刻工序中，化合物112附着于导体电路111的表面。其结果是，从附着有化合物112的部分以外一样地进行蚀刻，在导体电路111的表面形成均匀的凹凸。由此，导体电路111和其它树脂制部件的粘着强度提高，避免了两者剥离的问题，以上的情况记载于下记专利文献2中。
专利文献1：(日本)特开2003-324263号公报
专利文献2：(日本)特开2002-76610号公报
但是，在上述专利文献2记载的技术事项中，存在导体电路111从抗焊剂剥离的问题。图18(A)是表示导体电路111的周边部附近的剖面图，图18(B)是表示包覆层114(抗焊剂)从导体电路111剥离的状态的剖面图。
参照图18(A)，在基板110的上面形成有导体电路111，该导体电路111的端部(纸面上为右侧端部)由利用电解镀敷法形成的镀敷膜112包覆。另外，按照将导体电路111及基板110的上面包覆的方式形成有由树脂材料构成的包覆层114。该包覆层114包覆导体电路111的表面，并且也部分地对包含镀敷膜112的表面进行包覆。
参照图18(B)，对如上所述形成的包覆层114剥离的现象进行说明。具体而言，如上所述，由于导体电路111和包覆层114的热膨胀系数不同，故伴随温度变化而在两者的边界产生热应力。而且，该热应力在包覆层114端部大。参照该图进行说明，在包覆层114内部附近(纸面上为左侧)的上述热应力的大小F1小，在包覆层114端部的周边部附近的热应力的大小F2较大。另外，导体电路111的粗糙度在所有区域大致相同，因此，导体电路111与包覆层114的粘着强度在整面上大致相同。
如上，在基板110的周边部，在导体电路111与包覆层114的界面，每次温度变化都施加大的热应力。结果是，在该区域，产生包覆层114从导体电路111剥离的问题。包覆层114剥离，则水分容易侵入两者的界面，导致耐湿性恶化。
发明内容
本发明就是鉴于所述问题而提出的，本发明的主要目的在于，提供一种提高了耐湿性的基板及其制造方法、电路装置及其制造方法。
本发明提供一种基板，其特征在于，具备：基材；配线，其形成于所述基材的一主面并且具有连接部；包覆层，其将除所述连接部之外的所述配线包覆，所述配线的所述连接部配置在所述基材的上面规定的电路元件搭载预定区域的周边部，使位于所述电路元件搭载预定区域的周边部的所述配线的表面的凸部的宽度比位于所述电路元件搭载预定区域的中心部的所述配线的凸部的宽度大。
本发明提供一种电路装置，具有基板和安装于所述基板的电路元件，其特征在于，所述基板具备：基材；配线，其形成于所述基材的一主面并且具有与所述电路元件电连接的连接部；包覆层，其将除所述连接部之外的所述配线包覆，所述配线的所述连接部配置在所述基材的所述一主面的电路元件搭载预定区域的周边部，使位于所述电路元件搭载预定区域的周边部的所述配线的表面的凸部的宽度比位于所述电路元件搭载预定区域的中心部的所述配线的凸部的宽度大。
本发明提供一种电路装置，具有基板和安装于所述基板的电路元件，其特征在于，所述电路元件是在一主面具有多个电极的半导体元件，所述基板具备：基材；配线，其形成于所述基材的一主面并且具有与所述电路元件电连接的连接部；包覆层，其将除所述连接部之外的所述配线包覆，所述配线的所述连接部设置在所述基材的周边部，使位于所述基材的周边部的所述配线的表面的凸部的宽度比位于所述基材的中心部的所述配线的凸部的宽度大。
本发明提供一种基板的制造方法，制造在基材的一主面形成由包覆层包覆的配线的基板，其特征在于，包括：使位于所述基材的电路元件搭载预定区域的周边部的所述配线的凸部的宽度比位于所述基材的电路元件搭载预定区域的中心部的所述配线的凸部的宽度大的第一工序；按照包覆所述配线的表面及所述基材的一主面的方式形成所述包覆层的第二工序。
本发明提供一种基板的制造方法，制造在基材的一主面形成由包覆层包覆的配线的基板，其特征在于，包括：在所述基材的所述一主面，按照包围电路元件搭载预定区域的方式形成具有连接部的配线的第一工序；在所述基材的所述一主面及所述配线的表面粘附无电解镀敷膜的第二工序；作为第一开口部使所述配线的连接部及其周边部的所述基材的所述一主面开口并通过蚀刻保护层将所述基材的所述一主面及所述配线包覆的第三工序；通过蚀刻除去从所述第一开口部露出的区域的所述无电解镀敷膜的第四工序；作为第二开口部使设有所述连接部的区域开口，在所述基材的一主面形成包覆所述配线的镀敷保护层的第五工序；通过将所述无电解镀敷膜作为电极使用的电解镀敷法在从所述第二开口部露出的所述配线的所述连接部覆盖电解镀敷膜的第六工序；将包覆所述基材的所述第一主面的所述无电解镀敷膜除去，作为第三开口部使所述配线彼此电独立的第七工序；使覆盖所述电解镀敷膜的所述连接部露出，按照包覆所述配线的方式在所述基材的所述第一主面形成包覆层的第八工序。
本发明提供一种电路装置的制造方法，其特征在于，包括：准备基板的工序，该基板具备基材、形成于所述基材的一主面并且具有连接部的配线、将除所述连接部之外的所述配线包覆的包覆层，所述配线的所述连接部配置在所述基材的上面规定的电路元件搭载预定区域的周边部配置，使位于所述电路元件搭载预定区域的周边部的所述配线的表面的凸部的宽度比位于所述电路元件搭载预定区域的中心部的所述配线的凸部的宽度大；在所述基板上安装与所述配线电连接的电路元件的工序。
本发明提供一种电路装置的制造方法，其具备：在基材的一主面形成具有由包覆层包覆的配线的基板的工序、和在所述基板上安装与所述配线电连接的电路元件的工序，其特征在于，形成所述基板的工序包括：在所述基材的所述一主面，按照包围电路元件搭载预定区域的方式形成具有连接部的配线的第一工序；在所述基材的所述一主面及所述配线的表面粘附无电解镀敷膜的第二工序；作为第一开口部使所述配线的连接部及其周边部的所述基材的所述一主面开口并通过蚀刻保护层将所述基材的所述一主面及所述配线包覆的第三工序；通过蚀刻除去从所述第一开口部露出的区域的所述无电解镀敷膜的第四工序；作为第二开口部使设有所述连接部的区域开口，在所述基材的一主面形成包覆所述配线的镀敷保护层的第五工序；通过将所述无电解镀敷膜作为电极使用的电解镀敷法，在从所述第二开口部露出的所述配线的所述连接部覆盖电解镀敷膜的第六工序；将包覆所述基材的所述第一主面的所述无电解镀敷膜除去，使所述配线彼此电独立的第七工序；作为第三开口部使覆盖所述电解镀敷膜的所述连接部露出，按照包覆所述配线的方式在所述基材的所述第一主面形成包覆层的第八工序。
本发明提供一种基板，其特征在于，具备：基材；配线，其形成于所述基材的一主面并且具有外部端子部；包覆层，其将除所述外部端子部之外的所述配线包覆，在所述包覆层具有使所述配线的所述外部端子部露出的开口部，使被位于所述开口部的周边部附近的所述包覆层包覆的所述配线的表面的凸部的宽度比被所述开口部周边部以外的所述包覆层包覆的所述配线大。
根据本发明的基板及电路装置，使位于基板周边部的配线表面的凸部的宽度比位于基板中心部的配线表面大。由此，在基板的中心部，可提高配线与包覆层的粘着强度并抑制两者的剥离。另外，在基板的周边部，由于配线的凸部的宽度较大，故热应力(应力)分散，防止包覆层从配线的剥离。
另外，根据本发明的制造方法，可高效地制造上述结构的基板及电路装置。具体而言，在蚀刻配线周边部的工序和蚀刻配线中心部的工序中使用性质不同的蚀刻剂，由此可使位于周边部的配线的凸部的宽度比中心部的大。换言之，可使位于基板中心部的配线的表面的凸部的宽度比周边部的细。
另外，可将按照包覆基板上面的整个区域的方式形成的无电解镀敷膜作为进行电解镀敷处理时的镀敷线使用。这样的情况下，可由同一工序进行除去不需要的无电解镀敷膜的工序、和蚀刻位于周边部的配线的表面的工序。因此，在配线的表面制造粗糙度的变化而引起的工序数的增加被抑制。
附图说明
图1是表示本发明的电路装置的图，(A)是剖面图，(B)是平面图；
图2是表示本发明的电路装置的图，(A)是剖面图，(B)是平面图；
图3(A)～(C)是拍摄到的本发明的电路装置中包含的配线的图像；
图4(A)及(B)是拍摄到的本发明的电路装置中包含的配线的图像；
图5是表示本发明的电路装置的图，(A)是剖面图，(B)是平面图；
图6是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图7是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图8是表示本发明的电路装置的制造方法的图，是拍摄到的电解镀敷膜表面的图像；
图9是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图10是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图11是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图12是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图13是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图14是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图15是表示本发明的电路装置的制造方法的图，(A)是剖面图，(B)是平面图；
图16是表示背景技术的电路装置的剖面图；
图17是表示背景技术的电路装置的剖面图；
图18(A)及(B)是表示背景技术的电路装置的剖面图。
附图标记说明
10   电路装置
12   基材
14   配线
14A  第一连接部
14B  第二连接部
14C  配线部
16   半导体元件
18   包覆层
20   基板
22   密封树脂
24   开口部
26   金属细线
28   镀敷膜
30   贯通电极
32   背面电极
34   连接电极
36   第一粗糙化区域
38   第二粗糙化区域
40   凹部
42   无电解镀敷膜
44   开口部
46   蚀刻保护层
48   镀敷保护层
50   开口部
具体实施方式
(第一实施方式)
参照图1～图5，首先说明本实施方式的电路装置10的结构。图1是表示电路装置10的整体结构的图，图2是表示配线14的粗糙度的图，图3是拍摄到的配线14的表面状态的图像，图4是拍摄到的配线表面和镀敷表面的状态的图像，图5是表示配线14的其它结构的图。
首先，参照图1说明电路装置10的构造。图1(A)是电路装置10的剖面图，图1(B)是其平面图。在此，图1(A)是图1(B)所示的平面图的代表性剖面图。
电路装置10是外形尺寸比内装的半导体元件16大若干的大小的树脂密封型CSP。电路装置10的外观是长方体形状或正方体形状。另外，电路装置10是将与内装的半导体元件16电连接的连接电极34网格状设置在基板20的背面的BGA(Ball Grid Array：球形网格状阵列)。
另外，由于SIP等也可以，故连接电极34的位置可以环状地配置于基板的周围，也可以随机配置于其周围。
参照图1(A)，电路装置10主要具备：在上面设有配线14的基板20、粘合于基板20并与配线14电连接的半导体元件16、按照覆盖半导体元件16的方式覆盖基板20的上面的密封树脂22。
基板20由基材12、形成于基材12上面的配线14、覆盖除成为连接部的区域以外的配线14的包覆层18、形成于基材12的下面的背面电极32、贯通基材12将配线14和背面电极32连接的贯通电极30构成。
基材12是在玻璃纤维中含浸了环氧树脂而成的玻璃环氧树脂等，是以树脂材料为主体的母板。基材12还具有在上面及背面形成配线层，并且在制造工序中机械地支承半导体元件16的功能。作为基材12的材料，也可以采用以树脂为主体的材料以外的材料，例如也可以采用由陶瓷或Si等无机材料构成的基板、由铜或铝等金属构成的金属基板等作为基材12的材料。另外，在采用金属基板作为基材12的材料时，基材12的上面及下面利用由树脂等构成的绝缘层包覆，将配线14等和基材12绝缘。
配线14由铜及铝等金属构成，通过选择性蚀刻层叠于基材12上面的厚度为20μm～50μm左右的导电箔，形成规定形状。也可以通过覆盖选择的镀敷膜来形成配线14。在本实施方式中，位于包覆层18的开口部24的周边部的配线14的表面凸部的宽度比开口部24的周边部以外的大，这样的特征后述。另外，在此在基材12的上面形成有单层的配线14，但也可以在基材12的上面或下面形成经由绝缘层层叠而成的2层以上的多层配线层。另外，自下向上经由绝缘层层叠图案而成的包层结构等，基板的构造怎样的都可以。
参照图1(B)，配线14包含第一连接部14A(连接部)、第二连接部14B、在两连接部之间细长地设置的配线部14C。第一连接部14A是与半导体元件16(电路元件)电连接的部位，图中，作为之一例，沿基板20的周边部，按照包围半导体元件16的方式形成有多个。换言之，第一连接部14A配置于搭载半导体元件等电路元件的作为预定区域的电路元件搭载预定区域的周边部。
第二连接部14B是在下面连接贯通电极30的部位，比第一连接部14A靠电路基板20的内侧。而且，第一连接部14A和第二连接部14B通过比两连接部细长的配线部14C连接。通过将配线14作成这样的结构，可将紧密排列配置于半导体元件16上面的电极作为在基板20的背面矩阵状(行列状)离开形成的背面电极32再配置。
在基材12的下面，蚀刻导电箔而设置背面电极32。通过上述的配线14的构成，背面电极32彼此离开的距离比配线14的第一连接部14A彼此离开的距离长。
贯通电极30通过利用镀敷法等在沿厚度方向贯通规定位置的基材12而设置的贯通孔埋入铜等金属而形成。参照图1(B)，在各配线14的第二连接部14B的下方设有贯通电极30及背面电极32。在此，除形成连接电极34的部分之外，也可以设置包覆背面电极32及基材12的下面的包覆树脂。另外，该情况下，与上面的配线14相同，也可以使位于包覆层18的开口部24的周边部的背面电极32的表面的凸部的宽度比位于包覆层18的开口部周边部以外的背面电极32大。
基材12的上面按照将除成为连接部的部位的配线14覆盖的方式由包覆层18包覆。包覆层18由环氧树脂等热固化性树脂或聚乙烯等热塑性树脂构成，包覆层18包覆配线14的上面的厚度例如为20μm～100μm左右。参照图1(B)，按照使各配线14的第一连接部14A露出的方式，部分地除去包覆层18而设置四边形的开口部24。另外，包覆层18也称作抗焊剂或PSR(Photosolder resist：光抗焊剂)。另外，该包覆层也可以设于基板的背面。
半导体元件16(电路元件)被粘合于基板20的上面，并且与配线14电连接。具体而言，半导体元件16通过正装安装于基板20上，其下面经由绝缘性粘接剂粘合于包覆层18上面。另外，在半导体元件的背面固定于GND时，经由焊锡或导电膏等导电性材料固定于岛上。另外，形成于半导体元件16上面的电极经由由Au等构成的金属细线26与配线14连接。在此，示例了经正装安装的半导体元件16，但半导体元件16也可以倒装片地安装。该情况下，按照电极为下面的方式载置半导体元件16，经由连接于该电极的突起状电极将形成于基板20上面的配线14和半导体元件16电连接。
在此，作为内装于电路装置10内的电路元件，采用半导体元件16，但也可以采用其它电路元件。具体而言，也可以采用IC、LSI、分立型的晶体管、二极管等有源元件作为电路元件。另外，还可以采用片状电阻、片状电容、传感器等无源元件作为电路元件。另外，将无源元件和有源元件组合多个并进行内部连接的系统也可以在电路装置10的内部构筑(SIP：System inPackage：封装中系统)。该情况下，参照图1(A)，在半导体元件16的附近配置片状电阻等无源元件。另外，在半导体元件16及其周边部形成上述构成的配线14。
另外，该基板可适用于仅载置电路元件的模块、密封基板整体的电路装置。另外，作为该基板及电路装置上载置的电路元件，考虑半导体芯片及无源元件。但是，这些电路元件被三维或平面地设置。即，作为三维，也可以堆栈多个半导体芯片。另外，还可以平面配置多个半导体元件。无论哪一种，都是设置多个电路元件来构成系统。
密封树脂22由通过传递膜模制形成的热固化性树脂或通过注入膜模制形成的热塑性树脂构成。另外，密封树脂22形成为将半导体元件16、金属细线26及基板20的上面覆盖。另外，密封树脂22接触基板12的上面、包覆层18的上面、配线14及镀敷膜28。
参照图1(B)进一步说明电路装置10的结构。该图中，省略了连接半导体元件16和配线14的金属细线26。
首先，在此将一个半导体元件16安装于基板20的中央部附近。然后，配线14的第一连接部14A按照包围该半导体元件16的方式设置多个。第一连接部14A与设于半导体元件16的上面的电极对应设置。
基板20的上面大致整个面由包覆层18包覆。另外，按照配线14的第一连接部14A露出的方式部分地四边形地除去包覆层18，设置开口部24。配线14的第一连接部14A、第一包覆第一连接部14A的镀敷膜28、第一连接部14A附近的基材12的上面从开口部24露出。
配线14在基材12的上面设有多个，从半导体元件16的下方(基板20的中心部附近)向基板20的周边部放射状地延伸。第二连接部14B形成在比第一连接部14A靠基板20的内侧位置，在下方连接有贯通电极30。多个第二连接部14B可分为配置于半导体元件16的下方和配置于半导体元件16的外侧区域。在此，也可以将所有的第二连接部14B配置于半导体元件16的下方。
参照图2说明配线14的表面的粗糙度。图2(A)是配线14的第一连接部14A及其附近的剖面图，图2(B)是其平面图。在此，图2(A)是图2(B)所示的平面图的代表性的剖面图。
本实施方式中，使位于在包覆层18形成的开口部24的周边部的配线14的表面的凸部的宽度比位于在包覆层18形成的开口部24的周边部以外的配线14的表面大。若相反地表述，则配线14的表面的开口部24的周边部以外的一方，其凸部的宽度比周边部小。由此，配线14和包覆其的包覆层18的热循环负荷时的可靠性提高。即，防止包覆层18从配线14剥离。而在此，配线14的表面是配线14的上面及侧面，这些面由包覆层18包覆。
参照图2(A)，在基材12的上面形成有配线14，按照包覆配线14的方式形成有包覆层18。进而在包覆层18的上面粘合半导体元件16。在此，表示配线14的第一连接部14A和配线部14C，配线部14C由包覆层18包覆，第一连接部14A不由包覆层18包覆而露出。而且，第一连接部14A的上面及侧面由镀敷膜28包覆。作为该镀敷膜28，例如使用顺序成膜镍(Ni)和金(Au)而成的结构。图中未图示，在镀敷膜28的上面连接金属细线的一端，且金属细线的另一端与设于半导体元件16的上面的电极连接。
配线14可分为表面的凸部宽度较小的第一粗糙化区域36、和表面的凸部的宽度比该第一粗糙化区域36大的第二粗糙化区域38。第一粗糙化区域36及第二粗糙化区域38的凸部的宽度的调节可通过适当选择蚀刻这些表面时使用的蚀刻剂来进行。在此，凸部的宽度是指凸部的底部的宽度。
第一粗糙化区域36相当于从配线部14C的中途到基板20的内侧(纸面上为左侧)的区域的配线14，其包含配线部14C的一部分和第二连接部14B(参照图1)。在该第一粗糙化区域36的表面，形成较细的凸部，表面的凸部的大小例如是高度为1.2μm、凸部的宽度为1.7μm左右。在第一粗糙化区域36，在表面的锐利的凹凸和包覆层18之间产生锚固效果，因此，配线14和包覆层18的粘着强度提高。另外，通过在第一粗糙化区域36的表面形成锐利的凹凸，从而该区域的配线14的表面积增大，配线14和包覆层18粘着的面积增大。由此，通过第一粗糙化区域36，也可提高配线14和包覆层18的粘着强度。
第二粗糙化区域38相当于从配线部14C的中途到基板20的外侧(纸面上为右侧)的区域的配线14，其包含配线部14C的一部分和第一连接部14A。第二粗糙化区域38的表面成为表面的凸部的宽度比上述第一粗糙化区域36大的形状。具体而言，第二粗糙化区域38的表面形成的凸部的大小例如是高度为0.8μm、宽度为2.4μm。因此，与第一粗糙化区域36比较，第二粗糙化区域38的表面的凸部成为宽度宽的形状。
通过将第二粗糙化区域38的表面作成上述结构，可防止在第二粗糙化区域38的配线14和包覆层18的剥离。具体而言，在有温度变化产生时，在由树脂构成的包覆层18和为金属材料的配线14，热膨胀系数不同，因此，热应力作用于两者的边界面。该热应力沿配线14的上面与包覆层18的界面平行地作用。另外，该热应力在基板20的中央部较小，在包覆层18的开口部24(参照图1)的周边部附近较大。换言之，在本实施方式中，由于在基板20的周边部形成开口部24，故热应力在基板20的周边部大。因此，在热应力引起的两者的剥离产生时，大多数情况是在包覆层18的开口部24附近、即基板20的周边部产生。
在本实施方式中，如上所述那样将位于基板20的周边部的配线14设为第二粗糙化区域38。由此，在第二粗糙化区域38，配线14的表面的凸部的宽度大，因此，没有热应力容易集中的锐角的形状。即，热应力的集中被抑制。由此，防止基板20的周边部的包覆层18从配线14的剥离。
另一方面，在基板20的中心部，通过将配线14的表面形成为锚固效果大的凸部宽度小的锐角形状，使配线14的第一粗糙化区域36和包覆层18之间产生大的锚固效果，防止包覆层18从配线14的剥离。
如以上所说明，在本实施方式中，通过使配线14的表面凸部的宽度在基板20的中心部和周边部不同，从而即使大的热应力作用于配线14和包覆层18的边界面，也可以防止两者的剥离。
另外，还具有以下效果。从轻薄短小的倾向看，需要进一步减小设于基板上的配线的宽度、配线彼此之间的间隔，提高图案的安装密度。即，进一步减细配线的宽度。此时，当配线全域的表面粗糙度为粗糙化区域的状态时，由于包覆层或其上的密封树脂和配线的热膨胀系数的不一致，增加图18(B)所示的应力，特别是可能在端子的根部(颈部)部分产生空隙，导致电阻上升。
这是由于，应力集中于该根部分，在此集中有配线内的缺陷。但是，从图2所示可知，通过设置第二粗糙化区域38，形成应力不集中的形状，可抑制空隙的产生，而可相应地提高可靠性。
参照图3说明拍摄到的配线14的各区域的图像。图3(A)是第一粗糙化区域36的配线14的表面的图像，图3(B)是第二粗糙化区域38的配线14的表面的图像，图3(C)是拍摄到的配线14的第一粗糙化区域36及第二粗糙化区域38两者的图像。
参照图3(A)及图3(B)，将配线14的第一粗糙化区域36和第二粗糙化区域38进行比较，可理解到，与第二粗糙化区域38的表面相比，第一粗糙化区域36的表面的凹凸的程度(粗糙度)大。即，形成于第一粗糙化区域36的凸部与形成于第二粗糙化区域38的凸部相比，高度高且宽度窄。这样，通过使第一粗糙化区域36和第二粗糙化区域38的表面的凹凸的程度不同，可得到上述的效果。这样的结构可通过在第一粗糙化区域36和第二粗糙化区域38以性质不同的蚀刻剂进行蚀刻而得到。该情况的详细后述。
参照图3(C)，该图像所示的配线的左侧为第一粗糙化区域36，右侧为第二粗糙化区域38。从该图像读取出，边界线越是明确出现，第一粗糙化区域36和第二粗糙化区域38的粗糙度越是不同。
另外，参照图2(B)，配线14的第二粗糙化区域38(导电材料)也与镀敷膜28一起从除去包覆层18而设置的开口部24露出。而且，从开口部24露出的镀敷膜28及第二粗糙化区域38由密封树脂22(参照图1(A))包覆。换言之，包覆层18只包覆配线14，镀敷膜28不由包覆层18覆盖。由此，可提高密封树脂22和配线14的粘合性。具体而言，由于最表层由金构成的镀敷膜28的表面非常光滑，故镀敷膜28和密封树脂22的粘合强度低。另一方面，虽然配线14的第二粗糙化区域38从开口部24露出，但该第二粗糙化区域38从镀敷膜28的表面开始成为粗糙面，因此，第二粗糙化区域38和密封树脂22的粘合强度大。因此，由于第二粗糙化区域38与密封树脂22牢固地粘合，从而具有增强配线14和密封树脂22的粘合强度的效果。
图4(A)是拍摄到的镀敷膜28的表面的图像，图4(B)是拍摄到的配线14的代表性表面的图像。从这些图可知与镀敷膜28的表面相比，配线14的表面粗。因此，通过上述构成，提高密封树脂22和其它部件(在此为配线14)的粘合强度。
参照图5说明配线14和包覆层18的其它关联结构。图5(A)是配线14的第一连接部14A及其附近的剖面图，图5(B)是其平面图。
图5(A)及图5(B)所示的结构与参照图2说明的结构基本上相同，不同点是配线14的表面及镀敷膜28的表面局部由包覆层18包覆。
即，参照图5(A)，包覆层18将未图示的第二连接部14B、配线部14C及第一连接部14A的一部分包覆，并且将镀敷膜28的一部分包覆。换言之，利用包覆层18将未由镀敷膜28包覆的配线14的所有表面覆盖。
参照图5(B)，从除去包覆层18而设置的开口部24露出的是包覆第一连接部14A的镀敷膜28，配线14自身未露出到外部。
通过这样的构成，由于配线14未露出到外部，故配线14的表面的氧化被抑制。另外，第二粗糙化区域38与其它区域相比，极细地形成，但该部分也由包覆层18覆盖，因此，也可以防止细的第二粗糙化区域38的断线。具体而言，第二粗糙化区域38的宽度例如为35μm左右，其它区域(第一粗糙化区域36)的配线14的宽度为45μm左右。第二粗糙化区域38的宽度变细的理由通过之后的制造方法的说明明了，该部分被蚀刻多次。
进而参照图5(A)，通过由包覆层18一并覆盖配线14和镀敷膜28，可提高装置整体的耐湿性。具体而言，包覆层18不仅包覆配线14及镀敷膜28的表面，也包覆两者边界的台阶部分。因此，包覆层18和配线14的不同种类材料间的路径变长，耐湿性相应地提高。
进而参照图5(A)，在镀敷膜28的终端部分的配线14上设有向内侧凹下的凹部40。具体而言，在将镀敷膜28附着于配线14的第一连接部14A之后，整面且薄地湿式蚀刻配线14。湿式蚀刻各向同性地进行，因此，在镀敷膜28的终端部，蚀刻向镀敷膜28侧(纸面上为右侧)行进，形成凹部40。而且，镀敷膜28的端部成为檐状突出的形状。在该凹部40内充填构成包覆层18的树脂材料。凹部40沿配线14的上面及侧面的镀敷膜28的终端部设置。通过该结构，配线14的表面和包覆层18的边界的路径变得更长，因此，耐湿性进一步提高。
(第二实施方式)
本实施方式中，参照图6～图15说明上述结构的电路装置10的制造方法。这些图中，(A)是剖面图，(B)是平面图。
参照图6，首先准备在基材12的主面上形成有配线等的基板20。图6(A)是表示本工序中的基板20的的剖面图，图6(B)是从上方看到的基板20的平面图。
参照图6(A)，在基材12的上面形成规定形状的配线14，在基材12的背面形成背面电极32，将两者连接的贯通电极30贯通基材12而形成。
基材12的材料等与第一实施方式相同，由树脂材料、无机材料或金属材料构成。基材12在上面形成配线14、在下面形成背面电极32、并且也具有在制造工序中机械支承半导体元件16的功能。
配线14由铜及铝等金属构成，通过选择性地蚀刻粘接于基材12上面的厚度20μm～50μm左右的导电膜而形成。在此，配线14包含第一连接部14A、第二连接部14B、在两连接部之间细长地设置的配线部14C。参照图6(B)，配线14在基材12的上面设有多个，从基材20的中心部附近向周边部放射状地延伸。在平面上，第一连接部14A沿基板20的侧边平行地配置多个。另外，第二连接部14B形成于比第一连接部14A更靠基板20的内侧的位置，在下方连接有贯通电极30。
背面电极32与配线14相同，通过蚀刻粘接于基材12的背面的导电箔而形成为规定形状。参照图6(B)，背面电极32在基板20的背面网格状大致等间隔离开地配置。
贯通电极30通过利用镀敷法等在厚度方向贯通规定部位的基材12而设置的贯通孔埋入铜等金属而形成。
参照图7，其次，在基材12的上面及配线14的表面覆盖无电解镀敷膜42。
参照图7(A)及图7(B)，在本工序中，在基材12的上面、配线14的表面(上面及两侧面)，通过无电解镀敷法粘附例如厚度1μm左右的无电解镀敷膜42。在作为导电材料的配线14的表面粘附无电解镀敷膜42，且在作为绝缘材料的基材12的上面也粘附无电解镀敷膜42。作为无电解镀敷膜42的材料，可以是与配线14相同的材料(例如铜)，也可以是其它金属材料。
通过本工序中形成的无电解镀敷膜42，形成于基板20上面的全部配线14成为短路的状态。无电解镀敷膜42具有后面工序中如形成电解镀敷膜时的供电用镀敷线的作用。
图8是拍摄到的通过本工序形成的无电解镀敷膜42的图像。参照该图可知：无电解镀敷膜42的表面的凸部比第一粗糙化区域36的表面(参照图3(A))或第二粗糙化区域38的表面(参照图3(B))细。在第二粗糙化区域38，通过蚀刻图8所示的无电解镀敷膜42的表面，在表面成平滑后，再次进行粗糙化处理而得到，因此，第二粗糙化区域38的表面的凸部的宽度比无电解镀敷膜42的大。
参照图9，其次，将形成有无电解镀敷膜42的基板20的上面由蚀刻保护层46包覆。在本工序中，首先在基材12的上面薄地形成由树脂材料构成的蚀刻保护层46。这样，将包覆基材12及配线14的无电解镀敷膜42的表面由蚀刻保护层46全面地包覆。
另外，在从上方向感光性蚀刻保护层46选择性地照射光线之后，使强碱的溶液与蚀刻保护层46接触。由此，未感光的蚀刻保护层46被部分除去，形成开口部44。
参照图9(B)，使配线14的第一连接部14A和其周边的基材12的上面从利用上述方法形成的开口部44露出。在此，从开口部44露出的部位全部由无电解镀敷膜42包覆。
参照图10，其次，从蚀刻保护层46的开口部44进行蚀刻，将从开口部44露出的无电解镀敷膜42除去。
在本工序中，从除去蚀刻保护层46而设置的开口部44进行湿式蚀刻。由此，蚀刻从开口部44露出的无电解镀敷膜42。本工序中，在开口部44的内部，进行蚀刻直至包覆基材12的上面的无电解镀敷膜42被除去。
参照图10(B)，在蚀刻保护层46的开口部44的内部，将包覆基材12的上面的无电解镀敷膜42除去。另一方面，在开口部44露出的配线14的第一连接部14A，也通过本工序蚀刻表面。
本工序的蚀刻目的是为了，在进行电解镀敷处理的后面的工序中，仅使第一连接部14A的表面粘附镀敷膜，而使基材12的上面不粘附镀敷膜，在基材12的上面在后面的工序粘附例如镀金膜时，镀金膜附着的部分的无电解镀敷膜42未被除去而可能残留。当作为制品残留有不必要的无电解镀敷膜42时，可能存在配线14彼此间经由无电解镀敷膜42短路的危险性。在本实施方式中，为排除这样的危险性，通过经由开口部44进行蚀刻，将包覆于第一连接部14A附近的基材12的上面的无电解镀敷膜42除去。
另外，在本工序中，在配线14的材料为铜时，使用配线铜(配线14的材料：例如轧制铜箔或电解铜)和无电解铜(无电解镀敷膜42)的蚀刻速率大的蚀刻剂进行蚀刻。即，与配线14相比选择无电解镀敷膜42一方容易蚀刻的蚀刻剂进行本工序。
在本工序中，如上所述，蚀刻从开口部44露出的配线14的第一连接部14A的表面(包覆第一连接部14A的表面的无电解镀敷膜42)。换言之，湿式蚀刻位于基板20的周边部的配线14的表面。因此，通过本工序，位于周边部的配线14的表面被蚀刻，其表面平坦化。而且，在本工序中，受到蚀刻影响的配线14成为图2(A)等所示的第二粗糙化区域38。
进而，在本工序中，使用适合平坦化的蚀刻剂进行蚀刻。具体而言，在配线14的表面，构成配线14的结晶的表面和该结晶彼此的边界(粒界)露出。在本工序中，使用结晶表面和粒界同样(均匀)地被除去的蚀刻剂。由此，在本工序中进行蚀刻处理的配线14的第一连接部14A的表面更平滑。具体而言，在本工序中使用以氯化铁的水溶液为主体的蚀刻剂。
本工序结束之后，将蚀刻保护层46从基板20剥离除去。
参照图11，其次形成用于在下一工序进行电解镀敷处理的镀敷保护层48。
参照图11(A)，在基板20的整个上面形成了镀敷保护层48之后，进行曝光显影处理，部分地除去镀敷保护层48。由此，形成镀敷膜的预定的第一连接部14A的上面及侧面，从开口部露出到外部。
参照图11(B)，按照使各配线14的第一连接部14A露出的方式在蚀刻保护层48上设置开口部50。在此，镀敷保护层48上形成的开口部50比之前的工序中设于蚀刻保护层46的开口部44小。即，通过之前的工序中进行蚀刻而平坦化的部分的配线14的一部分从镀敷保护层48的开口部50露出。镀敷膜粘附在从开口部50露出的部分的配线14上。另一方面，存在有通过之前工序的蚀刻而平坦化，且从开口部50不露出的部分的配线14。参照图2(A)，该部分成为不由镀敷膜28覆盖的第二粗糙化区域38。参照图12(A)，上面不由无电解镀敷膜42覆盖，另外，未露出于开口部50的部分的配线14相当于该部分(图2(A)等所示的第二粗糙化区域38)。
参照图12，其次，通过电解镀敷法在从镀敷保护层48的开口部50露出的配线14的表面粘附镀敷膜28。
参照图12(A)，在本工序中，使镀敷液与从设于镀敷保护层48上的开口部50露出的配线14(第一连接部)接触，通过对无电解镀敷膜42施加电压，在配线14的表面形成电解镀敷膜。在此，在露出的配线14的表面粘着由镍构成的电解镀敷膜之后，在由该镍构成的电解镀敷膜的上面粘着由金构成的电解镀敷膜。
在本工序中，除开口部50内部的基材12的上面之外，将全面地包覆基材12的上面及配线14的无电解镀敷膜42作为电极使用，进行电解镀敷处理。因此，目前虽然配线14彼此之间形成有用于进行电解镀敷的镀敷线，但可不要该镀敷线，因此，可使配线14彼此近接。
参照图12(B)，在各开口部50的内部，形成覆盖配线14的表面的镀敷膜28。另外，关于在开口部50的内部露出的基材12，除去之前工序中覆盖基材12上面的无电解镀敷膜42，因此在该部分不粘着镀敷膜28。
本工序结束之后，将镀敷保护层48从基板20的上面剥离除去。参照图13，其表示除去镀敷保护层之后的基板20的状态。特别是参照图13(B)，除开口部50的内部以外的基板20的上面由作为镀敷线起作用的无电解镀敷膜42包覆。
参照图14，其次，全面地除去为进行电解镀敷处理而使用的无电解镀敷膜。
在本工序中，基本上不使用蚀刻保护层，而使蚀刻剂接触基板20的整个上面，来进行蚀刻。而且，连续进行蚀刻直至包覆基材12上面的无电解镀敷膜被除去。通过本工序，包覆基材12的上面的无电解镀敷膜被蚀刻，并且配线14的整个区域的表面被蚀刻。
通过上述工序除去作为镀敷线起作用的无电解镀敷膜，由此，各配线14电独立。
本工序中使用的蚀刻剂是比之前工序的蚀刻中使用的蚀刻剂的选择性强的蚀刻剂。具体而言，本工序中使用的蚀刻剂是与结晶的表面相比优先除去粒界的蚀刻剂。在此，在配线14及配线14上的无电解镀敷膜42的表面，配线14及构成无电解镀敷膜的结晶的表面、和该结晶彼此的边界(粒界)露出。因此，与构成配线14的晶粒相比，无电解镀敷膜42的晶粒细。具体而言，作为本工序中使用的蚀刻剂，优选氯化铁的水溶液之外的蚀刻剂。
因此，在之前的蚀刻工序中平滑地进行了无电解镀敷膜42的除去的第一连接部14A附近(周边部)的配线14的表面，比无电解镀敷膜42大的晶粒露出，经由本工序也形成凸部宽度较大的形状。即，该部分进行多次蚀刻，成为图2(A)所示的第二粗糙化区域38。
另一方面，参照图2(A)，只是进行本工序的蚀刻的配线14在本工序的蚀刻处理时，在表面存在有晶粒粒径较小的无电解镀敷膜42，因此，其成为表面的凸部的宽度小的第一粗糙化区域36。
参照图15，其次，由包覆层18包覆基板20的上面。图15(A)是本工序的基板20的剖面图，图15(B)是从上方看到的基板20的平面图。
参照图15(A)及图15(B)，首先，按照将基材12的上面及配线14全面地覆盖的方式形成由树脂构成的包覆层18。其次，按照各配线14的第一连接部14A露出的方式除去包覆层18而形成开口部24。第一连接部14A及镀敷膜28从开口部24露出。
在此，不仅镀敷膜28，而且构成配线14的金属材料也从开口部24露出到外部。但是，如图5(A)及图5(B)所示，也可以缩小开口部24的宽度，只是使镀敷膜28从开口部24露出到外部。该情况下，构成配线14的金属材料全面由包覆层18覆盖。
利用以上的工序制造基板20。另外，制造图1所示的电路装置10需要如下工序。即，需要有：经由绝缘性粘接剂将半导体元件16粘着于基板20上的工序；经由金属细线26将半导体元件16的电极与配线14电连接的工序；按照将半导体元件16及金属细线26密封的方式在基板20的上面形成密封树脂22的工序；在背面电极32上焊接由焊料构成的连接电极34的工序等。

Claims (12)

1.一种基板，其特征在于，具备：
基材；
配线，其形成于所述基材的一主面并且具有连接部；
包覆层，其将除所述连接部之外的所述配线包覆，
所述配线的所述连接部配置在所述基材的上面规定的电路元件搭载预定区域的周边部，
使位于所述电路元件搭载预定区域的周边部的所述配线的表面的凸部的宽度比位于所述电路元件搭载预定区域的中心部的所述配线的凸部的宽度大。
2.一种电路装置，具有基板和安装于所述基板的电路元件，其特征在于，
所述基板具备：
基材；
配线，其形成于所述基材的一主面并且具有与所述电路元件电连接的连接部；
包覆层，其将除所述连接部之外的所述配线包覆，
所述配线的所述连接部配置在所述基材的所述一主面的电路元件搭载预定区域的周边部，
使位于所述电路元件搭载预定区域的周边部的所述配线的表面的凸部的宽度比位于所述电路元件搭载预定区域的中心部的所述配线的凸部的宽度大。
3.一种电路装置，具有基板和安装于所述基板的电路元件，其特征在于，
所述电路元件是在一主面具有多个电极的半导体元件，
所述基板具备：
基材；
配线，其形成于所述基材的一主面并且具有与所述电路元件电连接的连接部；
包覆层，其将除所述连接部之外的所述配线包覆，
所述配线的所述连接部设置在所述基材的周边部，
使位于所述基材的周边部的所述配线的表面的凸部的宽度比位于所述基材的中心部的所述配线的凸部的宽度大。
4.如权利要求2或3所述的电路装置，其特征在于，在所述包覆层上设置使所述配线的所述连接部露出的开口部。
5.如权利要求4所述的电路装置，其特征在于，从所述开口部露出的所述连接部由镀敷膜包覆。
6.如权利要求5所述的电路装置，其特征在于，所述镀敷膜的终端部由所述包覆层包覆。
7.如权利要求5所述的电路装置，其特征在于，
使构成所述配线的导电材料的一部分与所述镀敷膜一起从所述开口部露出，
使密封所述电路元件的密封树脂粘着于从所述开口部露出的所述镀敷膜的表面及构成所述配线的导电材料上。
8.一种基板的制造方法，制造在基材的一主面形成由包覆层包覆的配线的基板，其特征在于，包括：
使位于所述基材的电路元件搭载预定区域的周边部的所述配线的凸部的宽度比位于所述基材的电路元件搭载预定区域的中心部的所述配线的凸部的宽度大的第一工序；
按照包覆所述配线的表面及所述基材的一主面的方式形成所述包覆层的第二工序。
9.如权利要求8所述的基板的制造方法，其特征在于，所述第一工序包括蚀刻位于所述基材的周边部的所述配线的表面的第一蚀刻、和蚀刻位于所述基材的中心部的所述配线的表面的第二蚀刻，
在所述第一蚀刻使用第一蚀刻剂，在所述第二蚀刻使用性质与所述第一蚀刻剂不同的第二蚀刻剂，
所述第一蚀刻剂与第二蚀刻剂相比，具有将所述配线的表面均匀地蚀刻的性质。
10.如权利要求9所述的基材的制造方法，其特征在于，在所述第二蚀刻中，将所述配线的表面粗糙化。
11.一种电路装置的制造方法，其特征在于，包括：准备基板的工序，该基板具备基材、形成于所述基材的一主面并且具有连接部的配线、将除所述连接部之外的所述配线包覆的包覆层，所述配线的所述连接部配置在所述基材的上面规定的电路元件搭载预定区域的周边部，
使位于所述电路元件搭载预定区域的周边部的所述配线的表面的凸部的宽度比位于所述电路元件搭载预定区域的中心部的所述配线的凸部的宽度大；
在所述基板上安装与所述配线电连接的电路元件的工序。
12.一种基板，其特征在于，具备：
基材；
配线，其形成于所述基材的一主面并且具有外部端子部；
包覆层，其将除所述外部端子部之外的所述配线包覆，
在所述包覆层具有使所述配线的所述外部端子部露出的开口部，
使被位于所述开口部的周边部附近的所述包覆层包覆的所述配线的表面的凸部的宽度比被所述开口部周边部以外的所述包覆层包覆的所述配线大。
CN2008100884666A 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法 Expired - Fee Related CN101604675B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP094574/07 2007-03-30
JP2007094574A JP4498378B2 (ja) 2007-03-30 2007-03-30 基板およびその製造方法、回路装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110148119XA Division CN102281720A (zh) 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法

Publications (2)

Publication Number Publication Date
CN101604675A CN101604675A (zh) 2009-12-16
CN101604675B true CN101604675B (zh) 2011-07-27

Family

ID=39792305

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100884666A Expired - Fee Related CN101604675B (zh) 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法
CN201110148119XA Pending CN102281720A (zh) 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110148119XA Pending CN102281720A (zh) 2007-03-30 2008-03-31 基板及其制造方法、电路装置及其制造方法

Country Status (3)

Country Link
US (1) US8258409B2 (zh)
JP (1) JP4498378B2 (zh)
CN (2) CN101604675B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251483A (ja) * 2009-04-14 2010-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011146588A (ja) * 2010-01-15 2011-07-28 Dainippon Printing Co Ltd 電子部品内蔵配線板、電子部品内蔵配線板の製造方法
JP6131135B2 (ja) * 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
US9633924B1 (en) * 2015-12-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
JP2019096577A (ja) * 2017-11-28 2019-06-20 株式会社ジャパンディスプレイ 表示装置
CN108922981B (zh) 2018-07-19 2021-02-23 上海天马微电子有限公司 显示面板和显示装置
JP7382170B2 (ja) 2019-08-02 2023-11-16 ローム株式会社 半導体装置
CN117015132A (zh) * 2022-04-28 2023-11-07 奥特斯奥地利科技与系统技术有限公司 部件承载件、部件承载件的制造方法和金属迹线的用途

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392601A (zh) * 2001-06-19 2003-01-22 三洋电机株式会社 电路装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
DE69233801D1 (de) * 1991-07-24 2011-02-17 Denki Kagaku Kogyo Kk Verfahren zur Herstellung eines Schaltungssubstrates mit einem montierten Halbleiterelement
JP3694796B2 (ja) * 1994-12-12 2005-09-14 イビデン株式会社 プリント配線板及びその製造方法
JPH10340925A (ja) * 1997-06-09 1998-12-22 Matsushita Electron Corp 半導体装置およびその製造方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP4521951B2 (ja) 2000-08-28 2010-08-11 イビデン株式会社 エッチング液
JP2003224230A (ja) 2002-01-30 2003-08-08 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ及びその製造方法
JP2003324263A (ja) 2002-04-30 2003-11-14 Ngk Spark Plug Co Ltd プリント配線基板の製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4276446B2 (ja) * 2003-01-23 2009-06-10 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
JP2006287034A (ja) 2005-04-01 2006-10-19 Shinko Electric Ind Co Ltd 電解めっきを利用した配線基板の製造方法
JP4503039B2 (ja) * 2006-04-27 2010-07-14 三洋電機株式会社 回路装置
JP4067027B2 (ja) * 2006-09-21 2008-03-26 イビデン株式会社 プリント配線板及びその製造方法
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392601A (zh) * 2001-06-19 2003-01-22 三洋电机株式会社 电路装置及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2002-76610A 2002.03.15
JP特开平8-222828A 1996.08.30

Also Published As

Publication number Publication date
CN102281720A (zh) 2011-12-14
US20080236879A1 (en) 2008-10-02
JP4498378B2 (ja) 2010-07-07
JP2008252016A (ja) 2008-10-16
CN101604675A (zh) 2009-12-16
US8258409B2 (en) 2012-09-04

Similar Documents

Publication Publication Date Title
CN101604675B (zh) 基板及其制造方法、电路装置及其制造方法
CN110034072B (zh) 半导体封装及其制造方法
US8378492B2 (en) Semiconductor package
CN102017142B (zh) 三维安装半导体装置及其制造方法
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
US9779940B2 (en) Chip package
US7514636B2 (en) Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
US5744758A (en) Multilayer circuit board and process of production thereof
US8945994B2 (en) Single layer coreless substrate
US20080131998A1 (en) Method of fabricating a film-on-wire bond semiconductor device
US20130008705A1 (en) Coreless package substrate and fabrication method thereof
US8008120B2 (en) Method for producing electronic part package
US20200335429A1 (en) Flexible printed circuit board and method of manufacturing flexible printed circuit board
JP2017038044A (ja) 配線基板及びその製造方法と電子部品装置
CN112420524B (zh) 一种支撑框架及其制造方法
CN108257875B (zh) 芯片封装基板、芯片封装结构及二者的制作方法
US20080128879A1 (en) Film-on-wire bond semiconductor device
TW201913944A (zh) 中介基板及其製法
JP2009004813A (ja) 半導体搭載用配線基板
US10177128B2 (en) Semiconductor device including support pillars on solder mask
US8556159B2 (en) Embedded electronic component
JP2006339293A (ja) 回路モジュール
JP5121857B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2001339001A (ja) 半導体チップ搭載用基板及びそれを備えた半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110727

Termination date: 20150331

EXPY Termination of patent right or utility model