[go: up one dir, main page]

CN101578702B - 具有铝外壳的封装集成电路器件 - Google Patents

具有铝外壳的封装集成电路器件 Download PDF

Info

Publication number
CN101578702B
CN101578702B CN200780038940.8A CN200780038940A CN101578702B CN 101578702 B CN101578702 B CN 101578702B CN 200780038940 A CN200780038940 A CN 200780038940A CN 101578702 B CN101578702 B CN 101578702B
Authority
CN
China
Prior art keywords
lead
wire
nude film
integrated circuit
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780038940.8A
Other languages
English (en)
Other versions
CN101578702A (zh
Inventor
彼得·周
露西·田
伊万·付
萨姆尔·李
M·L·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of CN101578702A publication Critical patent/CN101578702A/zh
Application granted granted Critical
Publication of CN101578702B publication Critical patent/CN101578702B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

一种集成电路器件，该器件包括裸片、引线和布置为便于裸片与引线之间的电连接的导电结构。该器件还包括使导电结构、裸片和至少一部分引线嵌入的封装材料。导电壳体包住该封装材料并形成该器件的外部封装。在制造期间，可以在封装材料被放置在该壳体中之前或之后将导电结构、裸片和至少一部分引线布置在该导电壳体中。当该集成电路器件工作时，热量可以通过由导电结构、封装材料和导电壳体所形成的热传导路径而从裸片排出。

Description

具有铝外壳的封装集成电路器件
背景技术
导致在诸如整流器的集成电路器件中效率降低的一种原因是正常工作期间的不充分冷却。图1是由VishayIntertechnology公司制造的Semiconductor牌双高压整流器器件10的一种封装方案的透视图，该器件在内部具有两个半导体裸片(不可见)。器件10可通过引线14通孔插装(虽然可以使用可表面安装的封装方案)，并且包括外部环氧树脂壳体12和铝复合物散热器16。散热器16可以形成壳体12的一侧或附接在此。在器件10的工作期间，由裸片产生的热通过引线14、壳体12和散热片16排出。壳体12的导热率一般远低于散热器16的导热率，然而，这可能导致器件10的区域具有不令人满意的散热性能。
这就存在着对如下的诸如半导体器件的集成电路器件的需求：具有包含轻量级电气隔离散热器的封装设计，能够用于可表面安装的或可通孔插装(through-hole-mountable)的应用中以令人满意地从器件的多个表面、包括从其壳体中散热。
应当理解，本发明所要求的主题不限于解决特定集成电路器件封装设计或其多个方面的任一或所有缺陷的实施例。
发明内容
在此要论述的是可表面或可通孔插装的集成电路的方面，例如桥式整流器器件。特别公开了集成电路器件及制造这种集成电路器件的方法。在一个实施例中，集成电路器件(例如整流器)包括裸片、引线和布置为便于所述裸片与所述引线之间的电连接的导电结构(例如铜裸片焊盘)。该器件也包括使导电结构、裸片和至少一部分引线嵌入的封装材料。导电壳体(例如铝复合物壳体)包住该封装材料并形成该器件的外部封装。在制造期间，可以在封装材料放置在所述壳体中之前或之后将导电结构、裸片和至少一部分引线布置在导电壳体中。
当该集成电路器件工作时，热可以通过由导电结构、封装材料和导电壳体形成的热传导路径而从裸片排出。
该发明内容用来以简化形式介绍概念的选择。这些概念还将在详细说明部分中进一步描述。除了在此发明内容中描述的之外的元件或步骤也是可能的，并且没有元件和步骤是必须需要的。该发明内容不打算用于确定所要求的主题的关键特征或必要特征，也不打算用作对确定所要求的主题的范围的辅助。
附图说明
图1是用于可通孔插装的集成电路器件的一般封装的透视图。
图2是具有形成其外部封装的导热壳体的示例性集成电路器件的内部横截面的平面图。
图3是图2中所示的集成电路器件的沿箭头3-3方向的截面侧视图。
图4是图2和3中所示的集成电路器件的透视图。
图5是示出了在集成电路器件的正常工作期间的特定热传导路径的图，热通过该特定热传导路径而从图2至4中所示的集成电路器件(它已沿着图3中所示的箭头5的方向旋转90度)排出。
图6是用于制造图2至4中所示的集成电路器件的方法的流程图。
具体实施方式
回到附图，其中同样的附图标记表示同样的部件，图2是示例性集成电路器件200(为了讨论的目的称为功率整流器)的内部横截面的平面图。将简短地介绍器件200的元件，并在下面更详细地讨论所述元件。
器件200包括：两个裸片202；三根引线204；导电结构205，该导电结构205布置为便于一个或多个裸片202与一根或多根引线204之间的电连接；封装材料206，导电结构205、裸片202和一部分引线204嵌入该封装材料206中；以及导电壳体208，该导电壳体208包住封装材料206并形成器件200的外部封装。壳体208具有内表面207和外表面209。可以由与导电壳体208的内表面和/或外表面相同或不同的材料组成的结构210从壳体208延伸，并且提供了在器件200的正常工作期间的额外的排热能力(下面结合图5进一步讨论)。
裸片202类似于在商业上可以获得的模拟或者数字集成电路芯片中可见的那些裸片。同样，裸片202一般由诸如半导体材料的基材以及至少两个电极(未视出)组成，该至少两个电极(未视出)是导体，用来与执行预定功能(例如信号整流)的裸片上的一个或多个电路形成电接触。
引线204便于器件200外部的电子元件与裸片202的电极之间的电连接。引线204一般整体上或部分地由诸如铜的导电材料组成。如图所示，延伸到器件200外部的引线204的部分被配置为允许使用通孔插装技术来将器件200安装到衬底上(未示出)，以便于与器件200外部的电子元件的电互连。然而，应当理解，引线204可以替代性地配置为允许使用诸如表面安装技术的其他安装技术来将器件200安装到衬底上。
在器件200内部，每根引线204的一部分通过导电结构205直接或间接地电互连到裸片202的电极。如图所示，导电结构205是矩形的铜裸片焊盘。然而，一般来讲，导电结构205也可以是任何已知或今后开发的结构、为任意几何形状、整体上或部分地由导电材料组成。这种结构的例子包括裸片焊盘、焊球、引线框、或者部分的引线。
图3是沿箭头3-3方向的器件200的截面侧视图，示出了导体结构205的示例性布置方式，它便于裸片202与器件200内的引线204的部分之间的电连接。图3中可见一个裸片202和两根引线204。裸片202的一侧面向导电结构205，而裸片202的另一侧面向引线204。裸片202上的电极与引线204和导电结构205形成接触。另一根引线204与裸片202面向的一侧相同的导电结构205的一侧接触。虽然示出了一种导电结构205，但是应当理解，可以存在一个以上的这种结构。
继续参考图2和3，在一个实施例中，一个或多个裸片202、引线204和导电结构205可以布置为形成子组件302(如图3中所示)。子组件302布置在限定出一空腔的导电壳体208的内表面207中。子组件302以使在它和导电壳体208的内表面307之间存在空间的这种方式布置。子组件302可以在封装材料206设置在由内表面307限定出的空腔中之前或之后布置在所述空腔中。封装材料206可以是现在已知的或今后开发的任意适合的介电热传导材料，例如环氧树脂。
导电壳体208的外表面209由与内表面307相同或不同的材料和/或几何形状构成。如图所示，内表面和外表面都由铝复合物材料形成，并且具有矩形的几何形状。用于增强器件200的排热能力的可选结构210与导电壳体208成一体并从导电壳体208延伸。
图4是集成电路器件200的透视图。如图所示，与可选结构210一起，导电壳体208的外表面209形成器件200的外部封装的五个侧面(仅三侧面可见)。第六个侧面包括封装材料206和从器件200延伸的引线204的部分。
图5是示出特定热传导路径的图，热通过该特定热传导路径而从已沿着图3中所示的箭头5的方向旋转90度的集成电路器件200排出。当器件200正常工作时，热通过由导电结构205、封装材料206，以及壳体208的内和外表面207、209形成的热传导路径(如箭头502、506和508所示)而从裸片202排出到周围环境中。热也沿着包括可选结构210的热传导路径(如箭头504所示)和包括引线204的热传导路径(如箭头510所示)而从裸片202中排出。
继续参考图1至5，图6是用于制造诸如图2至4中所示的集成电路器件200的集成电路器件的方法的流程图。图6中所示的过程能够使用一个或多个一般的多用途或单用途处理器(整体上或部分地)实施。除非特别声明，在此描述的方法不限于特定的顺序或序列。此外，所描述的方法及其要素中的一些能够同时发生或执行。
该方法开始于椭圆形600，并继续于块602，在这里形成子组件。子组件302(图3中所示)是示例性的子组件，其包括布置为便于一个或多个裸片202与一根或多根引线204之间的电连接的导电结构205。在一个实施例中，导电结构205可以焊接到一个或多个裸片202和一根或多根引线204上。
接下来，在块704处，提供诸如壳体208(图2至4所示)的导电壳体。该导电壳体具有诸如内表面207的限定出空腔的内表面和诸如外表面209的外表面。在一实施例中，壳体208是矩形的铝复合物外壳。
在块606处，将诸如封装材料206(图2至4所示)的封装材料分配到由内表面限定出的空腔中。在一个实施例中，封装材料206是环氧树脂。
在块608处，以使子组件与导电壳体的内表面之间存在空间的这种方式将子组件放置在空腔中。该空间被封装材料占据。子组件302可以在将封装材料206放置在由内表面307限定出的空腔中之前或之后布置在所述空腔中。封装材料可以是自固化的或可以在单独的步骤(未示出)中固化。
在此已描述了集成电路器件及其制造方法。轻量级、低廉的、电气隔离的外部器件的封装提供了大量的热传导路径。一般来讲，使用封装混合物代替另一种物质(例如惰性气体)将给出更好的热性能。所述器件可以直接安装到其他散热器而不需要电气隔离，使得经由外部封装本身的冷却可以单独使用，或者用来补充对更大的面积提供的冷却。该集成电路器件可以在更理想的温度下工作，而没有封装管脚的明显改变，并且/或没有额外的隔离要求，从而减少对产品重新设计的需求。该器件可以是可通孔插装的或者可表面安装的。
虽然在此已用结构特征和/或方法行为所特有的语言描述了主题，但是也应当理解，在权利要求中限定的主题不必限于上述具体特征或行为。而是，上述具体特征和行为是作为实施权利要求的例子形式公开的。例如，集成电路200被称为功率整流器，并描述为具有具体的几何形状，但是，具有任何几何结构的模拟或数字集成电路器件都能受益于此处描述的封装。
在此使用的词语“示意性的”意指作为例子、实例或示例。在此描述为“示意性的”任何实施例或其方面都不必解释为优选于或者优于其他实施例或其方面。
应当理解，在不背离所附权利要求的精神及范围的情况下，也可以设计除上述具体实施例以外的实施例，意图是，这里的主题的范围将由下面的权利要求决定。

Claims (20)

1.一种集成电路器件，包括：
裸片；
第一引线和第二引线；
导电结构，该导电结构不同于所述第一引线和第二引线，其中所述裸片具有两个相反的侧，其中所述裸片的一侧面向所述导电结构并且所述裸片的另一侧接触所述第一引线，并且其中，所述第二引线直接接触所述第一引线并且还接触与所述裸片所面向的一侧相同的所述导电结构的一侧；
封装材料，该封装材料使所述导电结构、所述裸片、所述第一引线和所述第二引线的至少一部分嵌入其中，其中，所述裸片靠在嵌入所述封装材料中的所述导电结构上；以及
导电壳体，该导电壳体仅仅包住所述封装材料以及嵌入其中的所述导电结构、所述裸片、所述第一引线和所述第二引线的至少一部分，并布置为形成所述集成电路器件的外部封装；
其中，热量能够通过由所述导电结构、所述封装材料和所述导电壳体形成的热传导路径而从所述裸片排出。
2.如权利要求1所述的集成电路器件，其中所述导电壳体包住所述封装材料的表面区域的大部分。
3.如权利要求1所述的集成电路器件，其中所述裸片包括半导体裸片。
4.如权利要求1所述的集成电路器件，其中所述集成电路器件包括整流器。
5.如权利要求1所述的集成电路器件，其中所述集成电路器件包括可表面安装的器件和可通孔插装的器件中的一种。
6.如权利要求1所述的集成电路器件，其中所述集成电路器件包括有源器件。
7.如权利要求1所述的集成电路器件，其中所述导电结构包括铜焊盘、焊球、引线和引线框中的一种。
8.如权利要求1所述的集成电路器件，其中所述封装材料包括介电热传导材料。
9.如权利要求8所述的集成电路器件，其中所述封装材料包括环氧树脂。
10.如权利要求1所述的集成电路器件，其中所述导电壳体包括金属外壳。
11.如权利要求10所述的集成电路器件，其中所述金属外壳包括铝复合物外壳。
12.如权利要求1所述的集成电路器件，还包括：与所述导电壳体成一体并从该导电壳体延伸的结构，其中热量能够通过由该结构形成的热传导路径而从所述集成电路器件排出。
13.一种集成电路器件，包括：
导电壳体，该导电壳体具有内表面和外表面，并且该内表面限定出空腔；
子组件，该子组件以使所述子组件与所述内表面之间存在空间的方式布置在所述空腔内，所述子组件包括：
裸片，
第一引线和第二引线，以及
导电结构，该导电结构不同于所述第一引线和所述第二引线，其中所述裸片具有两个相反的侧，其中所述裸片的一侧面向所述导电结构并且所述裸片的另一侧接触所述第一引线，并且其中，所述第二引线直接接触所述第一引线并且还接触与所述裸片所面向的一侧相同的所述导电结构的一侧；以及
封装材料，该封装材料布置在所述子组件与所述内表面之间的所述空间中，其中所述裸片靠在嵌入所述封装材料中的所述导电结构上，并且
其中该导电壳体仅仅包住所述封装材料以及嵌入其中的所述导电结构、所述裸片、所述第一引线和所述第二引线的至少一部分，并布置为形成所述集成电路器件的外部封装。
14.如权利要求13所述的集成电路器件，其中热量能够通过由所述导电结构、所述封装材料、所述导电壳体的内表面和所述导电壳体的外表面形成的热传导路径，通过所述导电壳体的外表面而从所述裸片排出。
15.一种用于制造集成电路器件的方法，该方法包括：
将导电结构布置为便于裸片与第一引线和第二引线之间的电连接，所述导电结构、所述裸片和所述第一引线和第二引线形成子组件，其中，所述裸片具有两个相反的侧，其中，所述裸片的一侧面向所述导电结构并且所述裸片的另一侧接触所述第一引线，并且其中，所述第二引线直接接触所述第一引线并且还接触与所述裸片所面向的一侧相同的所述导电结构的一侧；
提供导电壳体，该导电壳体具有内表面和外表面，该内表面限定出空腔；
将封装材料分配到所述空腔中，该封装材料使所述导电结构、所述裸片、所述第一引线和所述第二引线的至少一部分嵌入其中，其中，所述裸片靠在嵌入所述封装材料中的所述导电结构上，其中，该导电壳体仅仅包住所述封装材料以及嵌入其中的所述导电结构、所述裸片、所述第一引线和所述第二引线的至少一部分，并布置为形成所述集成电路器件的外部封装；以及
以使所述子组件与所述内表面之间存在空间的方式将所述子组件放置在所述空腔中，并且所述空间被所述封装材料占据，其中热量能够通过由所述导电结构、所述封装材料和所述导电壳体形成的热传导路径而从所述裸片排出。
16.如权利要求15所述的方法，还包括：固化所述封装材料。
17.如权利要求15所述的方法，其中将封装材料分配到所述空腔中的步骤在将所述子组件放置在所述空腔中的步骤之前执行。
18.如权利要求15所述的方法，其中将封装材料分配到所述空腔中的步骤在将所述子组件放置在所述空腔中的步骤之后执行。
19.如权利要求15所述的方法，其中将所述导电结构布置为便于所述裸片与所述引线之间的电连接并形成子组件的步骤包括：将所述导电结构焊接到所述裸片和所述引线。
20.如权利要求15所述的方法，其中所述集成电路器件包括可表面安装的整流器和可通孔插装的整流器中的一种。
CN200780038940.8A 2006-10-18 2007-08-10 具有铝外壳的封装集成电路器件 Expired - Fee Related CN101578702B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/582,699 2006-10-18
US11/582,699 US8198709B2 (en) 2006-10-18 2006-10-18 Potted integrated circuit device with aluminum case
PCT/US2007/017765 WO2008048384A2 (en) 2006-10-18 2007-08-10 Potted integrated circuit device with aluminum case

Publications (2)

Publication Number Publication Date
CN101578702A CN101578702A (zh) 2009-11-11
CN101578702B true CN101578702B (zh) 2015-11-25

Family

ID=39314574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780038940.8A Expired - Fee Related CN101578702B (zh) 2006-10-18 2007-08-10 具有铝外壳的封装集成电路器件

Country Status (6)

Country Link
US (2) US8198709B2 (zh)
EP (1) EP2078308B1 (zh)
CN (1) CN101578702B (zh)
ES (1) ES2938582T3 (zh)
TW (1) TW200828538A (zh)
WO (1) WO2008048384A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8421214B2 (en) * 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
DE102008045139A1 (de) * 2008-09-01 2010-03-04 Endress + Hauser Flowtec Ag Opto-elektronische Vorrichtung mit einer eingebauten Sicherungsvorrichtung
US9335427B2 (en) 2013-11-22 2016-05-10 General Electric Company High voltage shielding to enable paschen region operation for neutron detection systems
TWI593067B (zh) * 2014-02-26 2017-07-21 林朋科技股份有限公司 半導體封裝結構
CN106920781A (zh) * 2015-12-28 2017-07-04 意法半导体有限公司 半导体封装体和用于形成半导体封装体的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271638A (en) * 1963-11-04 1966-09-06 Emil M Murad Encased semiconductor with heat conductive and protective insulative encapsulation
US3569797A (en) * 1969-03-12 1971-03-09 Bendix Corp Semiconductor device with preassembled mounting
CN1085409C (zh) * 1996-03-06 2002-05-22 现代电子产业株式会社 底部引线的半导体封装件
US6402347B1 (en) * 1998-12-17 2002-06-11 Koninklijke Philips Electronics N.V. Light generator for introducing light into a bundle of optical fibers
CN1577897A (zh) * 2003-07-28 2005-02-09 罗姆股份有限公司 半导体组件
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2758261A (en) * 1952-06-02 1956-08-07 Rca Corp Protection of semiconductor devices
US2903630A (en) * 1956-09-21 1959-09-08 Rca Corp Semiconductor devices
US2981875A (en) * 1957-10-07 1961-04-25 Motorola Inc Semiconductor device and method of making the same
US3255394A (en) * 1962-06-15 1966-06-07 Gen Motors Corp Transistor electrode connection
USRE28145E (en) * 1972-10-25 1974-09-03 Tharman rectifier network assembly
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
US4766479A (en) * 1986-10-14 1988-08-23 Hughes Aircraft Company Low resistance electrical interconnection for synchronous rectifiers
JPH0724112B2 (ja) * 1988-12-19 1995-03-15 ローム株式会社 レーザダイオードユニットの取り付け方法
US5001299A (en) * 1989-04-17 1991-03-19 Explosive Fabricators, Inc. Explosively formed electronic packages
DE69634393T2 (de) * 1995-07-18 2006-01-12 Omron Corp. Elektronisches Gerät und Verfahren zu seiner Herstellung
US5744860A (en) * 1996-02-06 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271638A (en) * 1963-11-04 1966-09-06 Emil M Murad Encased semiconductor with heat conductive and protective insulative encapsulation
US3569797A (en) * 1969-03-12 1971-03-09 Bendix Corp Semiconductor device with preassembled mounting
CN1085409C (zh) * 1996-03-06 2002-05-22 现代电子产业株式会社 底部引线的半导体封装件
US6402347B1 (en) * 1998-12-17 2002-06-11 Koninklijke Philips Electronics N.V. Light generator for introducing light into a bundle of optical fibers
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
CN1577897A (zh) * 2003-07-28 2005-02-09 罗姆股份有限公司 半导体组件

Also Published As

Publication number Publication date
ES2938582T3 (es) 2023-04-12
US8426253B2 (en) 2013-04-23
WO2008048384A2 (en) 2008-04-24
EP2078308A2 (en) 2009-07-15
WO2008048384A3 (en) 2008-09-04
US8198709B2 (en) 2012-06-12
US20080093735A1 (en) 2008-04-24
EP2078308A4 (en) 2014-03-12
EP2078308B1 (en) 2022-12-14
TW200828538A (en) 2008-07-01
US20120252167A1 (en) 2012-10-04
CN101578702A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
US8310045B2 (en) Semiconductor package with heat dissipation devices
JP4634497B2 (ja) 電力用半導体モジュール
US9484282B2 (en) Resin-sealed semiconductor device
JP2003264265A (ja) 電力用半導体装置
JP2009532912A (ja) 一体型スルーホール熱放散ピンを有するモールドされた半導体パッケージ
JP2010129671A (ja) 電力用半導体モジュール
CN101578702B (zh) 具有铝外壳的封装集成电路器件
WO2013141154A1 (ja) 放熱フィン付き半導体モジュール
US20120306064A1 (en) Chip package
JP5446302B2 (ja) 放熱板とモジュール
KR20140073522A (ko) 인쇄 회로 기판내로 인레이드 칩을 연결하기 위한 방법 및 장치
JP7237647B2 (ja) 回路基板および電子装置
CN100550360C (zh) 具有底部散热的设备和系统及其制造方法
JP5409344B2 (ja) 半導体装置および半導体装置の製造方法
KR20080023689A (ko) 집적회로 패키지 구조 및 그것의 제조 방법
TWI399837B (zh) 半導體裝置及製造半導體裝置的方法
CN216818324U (zh) 功率半导体模块
JP5588766B2 (ja) 半導体装置
CN221447152U (zh) 芯片封装结构
CN219778877U (zh) Mos器件在印制电路板上的连接结构
JP2011192689A (ja) パワーモジュール
JP2012256935A (ja) 樹脂封止型半導体装置
JP2004247396A (ja) 半導体装置の実装構造
JP2004235280A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20170810