[go: up one dir, main page]

CN101553920A - 方型扁平无引线封装的方法和设备 - Google Patents

方型扁平无引线封装的方法和设备 Download PDF

Info

Publication number
CN101553920A
CN101553920A CNA2007800394764A CN200780039476A CN101553920A CN 101553920 A CN101553920 A CN 101553920A CN A2007800394764 A CNA2007800394764 A CN A2007800394764A CN 200780039476 A CN200780039476 A CN 200780039476A CN 101553920 A CN101553920 A CN 101553920A
Authority
CN
China
Prior art keywords
lead
semiconductor chip
wires
bonding line
qfn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800394764A
Other languages
English (en)
Other versions
CN101553920B (zh
Inventor
詹姆斯·J·王
威廉·G·麦克唐纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101553920A publication Critical patent/CN101553920A/zh
Application granted granted Critical
Publication of CN101553920B publication Critical patent/CN101553920B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

本发明提供了一种将方型扁平无引线(QFN)封装(300，400)的尺寸减小至芯片尺寸封装的方法和设备。这样的QFN封装包括：第一半导体芯片(310，410)；多个凹进的引线(306，406，408，411)，具有模塑锁部件；以及模塑材料(340，440)，基本包围半导体芯片的所有面。半导体芯片的活性表面(314，414)被定向向着QFN封装的安装面(307，407)，以及多个键合线(330，430)设置在活性表面和安装面之间，将活性面耦合到引线。QFN封装也可包括第二半导体芯片(452)，以与第一半导体芯片类似的方式，第二半导体芯片(452)通过键合线(431，432)耦合到多个引线(408)和第一半导体芯片。

Description

方型扁平无引线封装的方法和设备
技术领域
本发明主要涉及一种电子封装，更具体地，涉及一种方型扁平无引线(QFN)封装。
背景技术
方型扁平无引线(QFN)半导体封装由于其封装尺寸较小近年来已经实现了广泛地普及。QFN封装典型地以各种尺寸出现，并且通常根据其尺寸被分类。例如，QFN封装可以被称作“4×4”QFN封装或者“6×6”QFN封装，这意味着QFN封装分别包括4mm×4mm的尺寸或者6mm×6mm的尺寸。通常，QFN封装的面积比包含在QFN封装内的半导体芯片的面积大20％，因此，QFN封装没有被归类为芯片尺寸封装。
图1是示出典型的QFN封装100的底视图的图示。如所示出的，QFN封装100包括由QFN封装100的模塑材料140形成的、在安装面107上暴露的多个引线105和标记(flag)120，其中，引线105典型地被嵌入到模塑材料140内以便更不易弯曲，并且被构造为将QFN 100耦合到印刷电路板(PCB，未示出)。典型的引线105包括大体为矩形的形状，使得引线105与安装面107基本上共面。此外，任意特定的QFN封装100上包括的引线105的数目随着QFN封装100的尺寸而变化。例如，一个4×4的QFN封装(即，QFN封装100)可以包括16个引线(例如，每侧有4个引线)。此外，标记120典型地为正方形，并且用于在PCB与QFN封装100内包括的半导体芯片(下面讨论)之间进行电和/或热耦合。
图2是示出QFN封装100的横截面图的图示，其中，QFN封装100包括附着到标记120(或芯片焊盘)的半导体芯片110。标记120典型地由导电材料(例如，金属)形成，并且包括用于将标记120附着到模塑材料140的模塑锁(mold lock)125。
半导体芯片110包括非活性表面112，非活性表面112用于将半导体芯片通过粘附材料(例如，未示出的环氧、胶带、焊料等)附着到标记120。此外，半导体芯片110包括活性表面114，该活性表面114具有位于活性表面114的外周116处的一个或多个键合焊盘118，其中，键合焊盘118能够使半导体芯片120通过一个或多个键合线(下面讨论)耦合到一个或多个引线105。半导体芯片110可以由例如硅、二氧化硅、锗、砷化镓和/或类似的材料形成，并且可以例如是互补型金属氧化物半导体(CMOS)芯片、微机电(MEMS)芯片或类似的半导体芯片。
此外，QFN封装100包括用于将引线105附着到半导体芯片110的多个键合线130。键合线130例如通常由诸如铜、金、银、铂或类似导电材料的导电材料形成。此外，与活性表面114的外周116相邻近地附着键合线130，使得每个键合线130包括从半导体芯片110“向上”延伸的部分132、“环状”部分134和弯曲点136，在弯曲点136后跟随以更大曲率“向下”延伸直到键合线与引线105的表面平行的键合线的线。该布曲率提供对键合焊盘118和引线105的充足的球键合强度，并且防止使键合线130与半导体芯片110在不期望的点处接触。
当半导体芯片110通过键合线130附着到标记120以及一个或多个引线105时，利用模塑材料140将这些组件模塑到一起，其中，模塑材料140形成安装面107、定向为与安装面107基本上相对的顶面108以及多个侧面109。模塑材料140通常是塑料或类似的非导电材料，并且用于保护半导体芯片110、标记120以及键合线130。
如以上所讨论的，因为期望的是键合线130附着到引线105和半导体110，使得键合线130没有在不期望的点处与半导体110接触，所以在半导体芯片110的每侧需要特定最小宽度“W”和/或在半导体芯片110的上方需要特定高度“H”，以确保键合线130有充足的空间来避开半导体110，但不穿过模塑材料140的顶面108而伸出。半导体芯片110通常不是完美的正方形；但是，半导体芯片110的两个“Z”宽度小于标记120的两个“Z”尺寸。此外，每个引线105与标记120分隔开距离“D”。宽度“W”、标记宽度“Z”、分隔间隔“D”和/或高度“H”导致了QFN封装100大于以其他方式形成的封装。
可以使用具有不同膨胀系数(CTE)的各种材料来构建QFN封装100。当QFN封装100包括具有在其中间夹有半导体芯片的有机模塑材料140和金属标记120结构(下面讨论)时，QFN封装100将在随后暴露于加热和冷却条件的过程中产生与双金属条类似的弯曲力。结果，QFN封装100将典型地包含固有残余应力，其中，固有残余应力可以使QFN封装100扭曲或弯曲，这会导致封装失效(例如，模塑材料140和引线105之间的分离)。
为了减小残余应力的量，标记120和/或引线105包括模塑锁125，以增加模塑材料140和金属标记120之间和/或模塑材料140和引线105之间的粘附性。换言之，模塑锁125有助于将残余弯曲力造成的封装分离最小化。
附图说明
下文中，将结合下面的附图来描述本发明，其中，相同的标号表示相同的元件，
图1是示出现有技术的方型扁平无引线(QFN)封装的底视图的图示；
图2是示出图1的QFN封装的横截面图的图示；
图3是示出对于给定的半导体芯片尺寸，具有至少一个比图1和图2的QFN封装小的尺寸的QFN封装的一个实施例的横截面图的图示；
图4是示出包括多个半导体芯片的QFN封装的实施例的底视图的图示；
图5是示出沿着图4的线5-5截取的QFN封装的横截面图的图示；
图6是示出具有在图3和图4的QFN封装上包括的模塑锁部件的引线的一个实施例的图示；
图7A和图7B是示出制造图3和图4的QFN封装的方法的一个实施例的表示的流程图。
具体实施方式
下面对本发明的详细描述本质上只是示例性的，并不意在限制本发明或者本发明的应用和使用。另外，没有意图通过之前本发明的背景中表现的任何理论或者下面对本发明的详细描述来进行约束。
如本领域所公知的，期望的是，QFN封装(可优选地在任何给定芯片尺寸的所有三维尺寸中)小于它们当前的尺寸，使得QFN封装没有占用例如PCB上的过多空间。因此，期望提供一种小于当前QFN封装的QFN封装，以变成芯片尺寸QFN封装(即，包括略大于半导体芯片尺寸的宽度的QFN封装)。此外，期望提供一种具有多个半导体芯片的较小的QFN封装，使得多芯片的QFN封装比当前多芯片QFN封装占用更小的空间。另外，为了优良的封装可靠性，期望包括一种具有较大的模塑锁部件来防止模塑材料与QFN封装引线分离的QFN封装。此外，期望通过在半导体芯片的所有面上包括相同的模塑材料，来减小由作用在半导体芯片上的不同材料导致的封装弯曲应力。
图3是示出方型扁平无引线(QFN)封装300的一个实施例的横截面图的图示。如图3所示，QFN封装包括与上面讨论的安装面107、顶面108和横向侧面109分别类似的安装面307、顶面308和多个横向侧面309。值得注意的是，安装面307不包括如QFN封装100所需的标记(例如，标记120)。
QFN封装300包括通过安装面307暴露的多个引线306。此外，QFN封装300包括与上面讨论的半导体芯片110类似的半导体芯片310，所述半导体芯片310包括无源面312和有源面314。在一个实施例中，半导体芯片310包括不大于约2.1mm的宽度“W1”。
在一个实施例中，半导体芯片310的中心(未示出)定位在QFN封装300的(关于X轴、Y轴和Z轴)三维中心。例如，如果QFN封装300是5mm×5mm的QFN封装(高度为0.7mm)，则半导体芯片310的中心将基本上位于点(2.5mm，2.5mm，0.4mm)。在另一实施例中，半导体芯片310的中心位于安装面307的(关于宽度的X轴和Y轴)二维中心。例如，如果QFN封装是5mm×5mm的QFN封装，则半导体芯片310的中心将相对于安装面307的宽度基本上位于点(2.5mm，2.5mm)。
根据一个实施例，活性面314通过粘附材料350设置在引线306上，其中，粘附材料350的示例包括但不限于环氧、胶带或类似的粘附材料。例如，可以利用导热粘附材料来增强通过引线306从活性面314的散热。活性面314向着或面向安装面307(如参照图2所讨论的，与向着或面向顶面108的活性面114相对)。此外，活性面314上的一个或多个键合焊盘318被定位成更靠近半导体芯片310的中心，以避免与附着材料350的干扰并且允许键合焊盘318到引线306的线键合。此外，引线306包括使得在活性面314和安装面307之间产生间隔(或间隙)301的形状(下面讨论)。
此外，QFN封装300包括与上面讨论的键合线130类似的键合线330，其中，键合线330将活性面314耦合到引线306。根据一个实施例，在将活性面314耦合到引线306的过程中，键合线330基本上设置在间隔301内(即，设置在活性面314和安装面307之间)。以此方式，与当前的QFN封装(例如，QFN封装100)相比，QFN封装300能够具有减小的尺寸。换言之，与QFN封装100相比，QFN封装300能够减小宽度“W1”和/或高度“H1”的尺寸。
此外，因为QFN封装300包括引线至活性表面的上升(即，活性面314“高于”引线306)，所以QFN封装300对于工业标准的金丝球键合是非常合适的。在一个实施例中，键合线330是在线弯曲中包括弯曲点的较长楔形键合线。在另一实施例中，键合线330是较短的键合球，该键合球具有从与参照图2讨论的部分132类似的表面314向下延伸的部分以及与参照图2讨论的部分134类似的环状部分，但是在线键合工艺中没有弯曲点以及更少的弯曲以将电阻和成本最小化。
根据一个实施例，QFN封装300包括不大于约2.5mm的宽度W1。在另一实施例中，QFN封装300包括不大于约1.0mm的高度H1。在又一实施例中，QFN封装300包括约2.0mm的宽度W1和约0.8mm的高度H1。
根据一个示例性实施例的QFN封装300包括不大于约1.2的W1/W2的比率，使得QFN封装300是芯片尺寸封装。在另一实施例中，W1/W2的比率可以大于1.2，使得QFN封装300不是芯片尺寸封装。
此外，QFN封装300的各种实施例意图比上面讨论的QFN封装具有更小和/或更薄的尺寸，使管芯尺寸减小和/或引线尺寸减小。此外，QFN封装300的各种实施例意图比上面讨论的QFN封装具有更大和/或更厚的尺寸。
图4是示出包括多个半导体芯片的QFN封装400的实施例的底视图的图示，其中，虽然QFN封装400包括形成安装面407的模塑材料440，但是底视图没有包括形成安装面407的(与模塑材料140类似的)模塑材料440。如所示出的，QFN封装400包括半导体芯片410和半导体芯片452，其中，半导体芯片410和452中的每个与上面讨论的半导体芯片310相类似。根据一个示例性实施例，半导体芯片410和452基本上是相同类型的半导体芯片(例如MEMS或CMOS芯片)。在另一实施例中，半导体芯片410和452是不同类型的半导体芯片(例如，半导体芯片410是SiGe芯片而半导体芯片452是CMOS芯片)。
此外，QFN封装400包括通过多个键合线430与半导体芯片410耦合的多个引线406以及通过多个键合线430与半导体芯片452耦合的多个引线408，其中，引线406和408与引线306相类似，以及键合线430与上面讨论的键合线330相类似。此外，QFN封装400包括与半导体芯片410和半导体芯片452耦合的至少一个引线411。此外，引线411通过多个键合线430(例如，通过键合焊盘418将引线411耦合到半导体芯片410的第一键合线431以及通过键合焊盘418将引线411耦合到半导体芯片452的第二键合线432)耦合到半导体芯片410和452中的每个。
在另一实施例中，QFN封装400包括将半导体芯片410耦合到半导体芯片452的、与键合线330相类似的至少一个键合线433。如所示出的，半导体芯片410和452中的至少一个包括突出物(stud)488，所述突出物488由例如用于将半导体芯片410和450通过键合线433“直接”彼此耦合的金形成。这里，例如与引线411相比，键合线433在半导体芯片410和452之间提供更多的芯片至芯片耦合通路。
根据一个实施例，QFN封装400包括将半导体芯片410耦合到半导体芯片452的一个键合线433和/或一个引线411。在另一实施例中，QFN封装400包括将半导体芯片410耦合到半导体芯片452的多于一个的键合线433和/或多于一个的引线411。
值得注意的是，图4示出包括两个引线411的QFN封装，然而，QFN封装400可以包括任意数目的引线411，包括0个。此外，图4示出包括将每个引线411耦合到半导体芯片410的单个键合线431以及将每个引线411耦合到半导体芯片452的单个键合线432；然而，引线411可以包括将引线411耦合到半导体芯片410的任意数目的键合线431和/或将引线411耦合到半导体芯片的452的任意数目的键合线432，包括0个键合线431或0个键合线432。另外，QFN封装400被示出为包括单个键合线433；然而，QFN封装400可以包括将半导体芯片410耦合到半导体芯片452的任意数目的键合线433，包括0个。
图5是示出沿着线5-5截取的QFN封装400的横截面图的图示。如所示出的，QFN封装400包括半导体芯片410和452，半导体芯片410和452分别包括通过与上面讨论的粘附材料350相类似的粘附材料450分别在引线406、408和411上设置的活性面414和454(以及非活性面412和456)。
在一个实施例中，QFN封装400包括(通过键合焊盘418)将引线406、408和411耦合到半导体芯片410和/或452的键合线430、431和432。此外，键合线430、431和/或432设置在间隔401内，所述间隔401产生于半导体芯片410和/或452的活性表面414和/或454与安装面407之间。换言之，键合线430、431和/或432的一部分或全部分别设置在半导体芯片410的活性面414和安装面407之间和/或半导体芯片452的活性面454和安装面407之间。
与QFN封装300类似地，QFN封装400包括模塑材料440，所述模塑材料440包围半导体芯片410和452、键合线430、431和/或432，并且至少部分地包围引线406、408和/或411。此外，模塑材料440形成与上面讨论的各种实施例相类似的安装面407、顶面408和侧面409。
根据一个实施例，QFN封装400包括不大于约5.5mm的宽度“W3”。在另一实施例中，QFN封装400包括不大于约1.0mm的高度“H2”。在又一实施例中，QFN封装400包括约5.0mm的宽度“W3”和约0.8mm的高度“H2”。此外，QFN封装400的其他实施例可以包括不大于约1.0mm的其他宽度和/或不大于约5.5mm的其他高度。
值得注意的是，QFN封装400的各种实施例意图使QFN封装400可以包括超过两个的半导体芯片。此外，QFN封装400也可以包括大于上面讨论的尺寸的尺寸。
图6是根据QFN封装300和QFN封装400的一个实施例的引线600(例如，引线306、406或408)的侧视图的图示。如所示出的，引线600包括模塑锁610、620和630。模塑锁610、620和630被构造在引线600上，使得当耦合到模塑材料340或440时，引线600基本上不能与模塑材料340、440分离并且在没有使模塑材料340、440产生裂缝的情况下移动。换言之，模塑锁610、620和630基本上防止引线600在沿着X轴、Y轴或Z轴方向上的移动。
模塑锁610和630都基本上锁固模塑材料340、440，防止其相对于引线600向右移动。在一个实施例中，模塑锁610基本上比模塑锁630大，使得与模塑锁630相比，模塑锁610提供优良的锁固部件。模塑锁620锁固了模塑材料340、440而防止其相对于引线600向上和向左移动。
在一个实施例中，引线600包括“啮合形状”，使得引线600在三个轴上由模塑材料340或440围绕。换言之，模塑材料340或440将基本填充表面640上方的空间、双分层表面(two-tiered surface)650下方的空间的至少一部分、表面660旁边的空间以及表面670的侧部空间675。另外，各种实施例意图使引线600可以包括将产生间隔(例如，间隔301和间隔401)的任何形状，所述间隔能够使键合线330、430、431和432设置这样的间隔内(即，设置在活性面314、414和/或514与安装面307或407之间)。
根据一个实施例，引线600的高度“H3”处于约0.15mm至约0.40mm的范围内。在另一实施例中，高度“H3”小于约0.40mm。
引线600由包括例如金属、合金或其他类似导电材料的导电材料形成。根据一个实施例，引线600由铜形成。在另一实施例中，引线600由已经用镍、镍-钯膜、镍-金膜、铬或铬膜进行电镀的铜形成。
图7A和7B示出表示形成具有减小尺寸的QFN封装(例如，QFN封装300和QFN封装400)的方法700的一个实施例的流程图。根据一个实施例，方法700以形成第一多个引线(例如引线306和引线406)(块705)作为开始。根据一个实施例，块705包括在至少一个引线中形成至少一个模塑锁(例如，模塑锁610、620和/或630)，使得引线基本上不能在沿着X轴、Y轴或Z轴的方向上移动。在另一实施例中，块705包括在至少一个引线中形成至少两个模塑锁，使得引线基本上不能在沿着X轴和Y轴、X轴和Z轴或者Y轴和Z轴的方向上移动。在又一实施例中，块705包括在至少一个引线中形成至少三个模塑锁，使得引线基本上不能在沿着X轴、Y轴和Z轴的方向上移动。
此外，方法700包括将第一半导体芯片(例如，半导体芯片310和半导体芯片410)的第一活性面(例如，活性面314和活性面414)设置或附着到第一多个引线上(块710)。另外，方法700包括将第一多个键合线(例如，键合线330和键合线430)耦合到第一活性面(块720)。此外，方法700包括将第一多个键合线耦合到第一多个引线，使得第一多个键合线设置在QFN封装的活性面和安装面(例如，安装面307和安装面407)之间的间隔(例如，间隔301和间隔401)内(块730)。此外，方法700包括以模塑材料(例如，模塑材料340)包围第一半导体芯片、第一多个键合线以及第一多个引线的至少一部分(块740)。
根据另一实施例，方法700包括形成第二多个引线(例如，引线306和引线406)(块750)。根据一个实施例，块750包括在至少一个引线中形成至少一个模塑锁(例如，模塑锁610、620和/或630)，使得引线基本上不能在沿着X轴、Y轴或Z轴的方向上移动。在另一实施例中，块750包括在至少一个引线中形成至少两个模塑锁，使得引线基本上不能在沿着X轴和Y轴、X轴和Z轴或者Y轴和Z轴的方向上移动。在又一实施例中，块750包括在至少一个引线中形成至少三个模塑锁，使得引线基本上不能在沿着X轴、Y轴和Z轴的方向上移动。
此外，方法700包括将第二半导体芯片(例如，半导体芯片452)的第二活性面(例如，活性面454)设置在或附着到第二多个引线(例如，引线408和/或411)上(块755)。另外，方法700包括将第二多个键合线(例如，键合线431)耦合到第二活性面(块760)。此外，方法700包括将第二多个键合线耦合到第二多个引线，使得第二多个键合线设置在QFN封装的第二活性面和安装面(例如，安装面407)之间的间隔(例如，间隔401)内(块765)。
在一个实施例中，方法700包括通过至少一个键合线(例如，键合线432)将至少一个引线(例如，引线408)耦合到第一活性面和第二活性面(块770)。另外，方法700包括耦合至少一个键合线，使得键合线设置在第一活性面和/或第二活性面与安装面之间(块775)。
根据一个实施例，方法700包括以模塑材料(例如，模塑材料440)包围第一半导体芯片、第二半导体芯片、第一多个键合线、第二多个键合线、第一多个引线的至少一部分以及第二多个引线的至少一部分(块780)。根据另一实施例，方法700包括以模塑材料(例如，模塑材料440)包围第一半导体芯片、第二半导体芯片、第一多个键合线、第二多个键合线、第一引线(即，引线408)的至少一部分、第一多个引线的至少一部分和第二多个引线的至少一部分(块785)。
值得注意的是，虽然以特定的次序讨论了方法700，但是方法700不需要以表现出的次序来执行。此外，方法700的各种实施例可以省略关于块705至785的上面讨论的步骤中的一个或多个。
总之，各种实施例提供一种方型扁平无引线(QFN)封装，该封装具有安装面、包括具有活性表面和非活性表面的半导体芯片的芯片尺寸封装、在安装面上暴露的多个引线以及被构造成将多个引线耦合到半导体芯片的多个键合线，其中，活性表面被定向为面对安装面，以及多个键合线设置在活性表面和安装面之间。在一个实施例中，多个引线包括将多个引线中的每个耦合到模塑材料的至少一个模塑锁。
在一个实施例中，QFN封装还包括基本上围绕半导体芯片和键合线并且至少部分地围绕多个引线的模塑材料，其中，多个引线中的每个包括用于将多个引线中的每个耦合到模塑材料的啮合形状。在另一实施例中，QFN封装还包括基本上与安装面相对设置的顶面和多个侧面，其中，半导体芯片的第一中心基本上定向于芯片尺寸封装的第二中心中，以及第二中心位于在安装面、顶面和多个侧面的中心。
在另一实施例中，QFN封装的安装面包括不大于2.5mm的宽度。此外，芯片尺寸封装的高度不大于约1mm。另外，QFN封装的宽度与半导体芯片的宽度的比率不大于1.2。在又一实施例中，QFN封装包括具有啮合形状的多个引线中的至少一个，其中，啮合形状包括被定向为面向安装面的双分层表面，以及其中，至少一个键合线耦合到活性面和双分层表面。
其他实施例提供一种具有安装面的QFN封装，该QFN封装包括具有第一活性表面和第一非活性表面的第一半导体芯片、具有第二活性表面和第二非活性表面的第二半导体芯片、定位在安装面上的第一多个引线以及将第一多个引线耦合到第一半导体芯片的第一多个键合线，其中，第一活性表面被定向为面向安装面，以及第一多个键合线设置在第一活性表面和安装面之间。在一个实施例中，QFN封装还包括定位在安装面上的第二多个引线以及将第二多个引线耦合到第二半导体芯片的第二多个键合线，其中，第二多个键合线设置在第二活性表面和安装面之间。
在另一实施例中，QFN封装包括将第一引线耦合到第一活性表面的第一键合线，其中，第一键合线设置在第一活性表面和安装面之间。在又一实施例中，QFN封装包括将第一引线耦合到第二活性表面的第二键合线，其中，第二键合线设置在第二活性表面和安装面之间。
在又一实施例中，第一多个引线和第二多个引线中的每个包括将第一多个引线和第二多个引线中的每个耦合到模塑材料的至少一个模塑锁。在另一实施例中，第一多个引线和/或第二多个引线中的每个包括用于将第一多个引线和第二多个引线中的每个耦合到模塑材料的啮合形状。
可替选地，安装面包括不大于约5mm的宽度。在另一实施例中，QFN封装包括不大于约1mm的宽度。
各种其他实施例提供一种形成具有安装面的QFN封装的方法，该方法包括：将第一半导体芯片的第一活性面设置在第一多个引线上，第一多个引线定位在安装面上并且第一多个引线中的一个的至少一部分暴露在安装面上；将第一多个键合线耦合到第一半导体芯片的第一活性面；将第一多个键合线耦合到第一多个引线，其中，第一多个键合线定位在第一活性面和安装面之间。在一个实施例中，该方法还包括以模塑材料来包围半导体芯片、多个引线中的每个的至少一部分以及多个键合线。此外，该方法还包括在多个引线的每个上形成至少一个模塑锁，以将多个引线耦合到模塑材料。
在另一实施例中，该方法还包括：将第二半导体芯片的第二活性面设置在第二多个引线上，第二多个引线定位在安装面上并且第二多个引线中的一个的至少一部分暴露在安装面上；将第二多个键合线耦合到第二半导体芯片的第二活性面；以及将第二多个键合线耦合到第二多个引线，其中，第二多个键合线定位在第二活性面和安装面之间。在又一实施例中，该方法包括将至少第一引线耦合到第一活性表面和第二活性表面。在一个实施例中，耦合第一键合线包括：将第一键合线耦合到第一引线和第一活性表面，使得第一键合线设置在第一活性面和安装面之间；以及将第二键合线耦合到第一引线和第二活性表面，使得第二键合线设置在第二活性面和安装面之间。
虽然在前面对本发明的详细描述中示出至少一个示例性实施例，但是应该理解存在大量的变形。也应该理解，该示例性实施例或多个示例性实施例只是示例，不旨在以任何方式限制本发明的范围、应用和构造。相反，前面的详细描述将向本领域的技术人员提供用于实施本发明的示例性实施例的方便的路程图，理解的是，在不脱离如所附权利要求和它们的法律等效物中所阐述的本发明的范围的情况下，可以对示例性实施例中描述的元件的布置和功能进行各种改变。

Claims (23)

1.一种具有安装面的方型扁平无引线(QFN)封装，所述QFN封装包括：
半导体芯片，包括活性表面和非活性表面；
多个引线，暴露在所述安装面上；以及
多个键合线，被构造成将所述多个引线耦合到所述半导体芯片，其中，所述活性表面被定向面向所述安装面，以及所述多个键合线设置在所述活性表面和所述安装面之间。
2.如权利要求1所述的QFN封装，其中，所述多个引线包括将所述多个引线中的每个耦合到模塑材料的至少一个模塑锁。
3.如权利要求1所述的QFN封装，还包括基本围绕所述半导体芯片和所述键合线并且至少部分围绕所述多个引线的模塑材料，其中，所述多个引线中的每个包括用于将所述多个引线中的每个耦合到所述模塑材料的啮合形状。
4.如权利要求1所述的QFN封装，还包括设置成与所述安装面基本上相对的顶面以及多个侧面，其中：
所述半导体芯片的第一中心被基本上定向在QFN封装的第二中心中，以及
所述第二中心设置在所述安装面、所述顶面以及所述多个侧面的中心。
5.如权利要求1所述的QFN封装，其中，所述安装面的宽度不大于约2.5mm。
6.如权利要求5所述的QFN封装，其中，所述QFN封装的高度不大于约1mm。
7.如权利要求1所述的QFN封装，其中，所述QFN封装的宽度与所述半导体芯片的宽度的比率不大于1.2。
8.如权利要求1所述的QFN封装，其中，所述多个引线中的至少一个包括具有被定向为面向所述安装面的双分层表面的啮合形状，以及其中，至少一个键合线耦合到所述活性面和所述双分层表面。
9.一种具有安装面的QFN封装，所述QFN封装包括：
第一半导体芯片，包括第一活性表面和第一非活性表面；
第二半导体芯片，包括第二活性表面和第二非活性表面；
第一多个引线，被定位在所述安装面上；以及
第一多个键合线，将所述第一多个引线耦合到所述第一半导体芯片，其中，
所述第一活性表面被定向为面向所述安装面，以及
所述第一多个键合线设置在所述第一活性表面和所述安装面之间。
10.如权利要求9所述的QFN封装，还包括：
第二多个引线，定位在所述安装面上；以及
第二多个键合线，将所述第二多个引线耦合到所述第二半导体芯片，其中，所述第二多个键合线设置在所述第二活性表面和所述安装面之间。
11.如权利要求10所述的QFN封装，还包括：
第一键合线，将第一引线耦合到所述第一活性面，其中，所述第一键合线设置在所述第一活性表面和所述安装面之间。
12.如权利要求11所述的QFN封装，还包括：
第二键合线，将所述第一引线耦合到所述第二活性面，其中，所述第二键合线设置在所述第二活性表面和所述安装面之间。
13.如权利要求10所述的QFN封装，其中，所述第一多个引线和所述第二多个引线中的每个包括将所述第一多个引线和所述第二多个引线中的每个耦合到所述模塑材料的至少一个模塑锁。
14.如权利要求10所述的QFN封装，其中，所述第一多个引线和所述第二多个引线中的每个包括用于将所述第一多个引线和所述第二多个引线中的每个耦合到所述模塑材料的啮合形状。
15.如权利要求9所述的QFN封装，其中，所述安装面的宽度不大于约5mm。
16.如权利要求9所述的QFN封装，其中，所述QFN封装包括不大于约1mm的高度。
17.一种形成具有安装面的QFN封装的方法，所述方法包括：
将第一半导体芯片的第一活性面设置在第一多个引线上，所述第一多个引线定位在所述安装面上，以及所述第一多个引线中的一个的至少一部分暴露在所述安装面上；
将第一多个键合线耦合到所述第一半导体芯片的第一活性面；以及
将所述第一多个键合线耦合到所述第一多个引线，其中，所述第一多个键合线被定位在所述第一活性面和所述安装面之间。
18.如权利要求17所述的方法，还包括：
以模塑材料来包围所述半导体芯片、所述多个引线中的每个的至少一部分以及所述多个键合线。
19.如权利要求18所述的方法，还包括：
在所述多个引线中的每个上形成至少一个模塑锁，以将所述多个引线耦合到所述模塑材料。
20.如权利要求17所述的方法，还包括：
在第二多个引线上设置第二半导体芯片的第二活性面，所述第二多个引线定位在所述安装面上，以及所述第二多个引线中的一个的至少一部分暴露在所述安装面上；
将第二多个键合线耦合到所述第二半导体芯片的所述第二活性面；以及
将所述第二多个键合线耦合到所述第二多个引线，其中，所述第二多个键合线定位在所述第二活性面和所述安装面之间。
21.如权利要求20所述的方法，还包括：
将至少第一引线耦合到所述第一活性表面和所述第二活性表面。
22.如权利要求20所述的方法，其中，耦合所述第一键合线包括：
将第一键合线耦合到所述第一引线和所述第一活性表面，使得所述第一键合线设置在所述第一活性面和所述安装面之间；以及
将第二键合线耦合到所述第一引线和所述第二活性表面，使得所述第二键合线设置在所述第二活性面和所述安装面之间。
23.如权利要求17所述的方法，还包括形成所述第一多个引线，使得至少一个引线包括啮合形状。
CN2007800394764A 2006-10-31 2007-09-14 方型扁平无引线封装及其方法 Expired - Fee Related CN101553920B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/590,327 2006-10-31
US11/590,327 US7489026B2 (en) 2006-10-31 2006-10-31 Methods and apparatus for a Quad Flat No-Lead (QFN) package
PCT/US2007/078444 WO2008054929A2 (en) 2006-10-31 2007-09-14 Methods and apparatus for a quad flat no-lead (qfn) package

Publications (2)

Publication Number Publication Date
CN101553920A true CN101553920A (zh) 2009-10-07
CN101553920B CN101553920B (zh) 2012-10-10

Family

ID=39329140

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800394764A Expired - Fee Related CN101553920B (zh) 2006-10-31 2007-09-14 方型扁平无引线封装及其方法

Country Status (5)

Country Link
US (3) US7489026B2 (zh)
KR (1) KR101532443B1 (zh)
CN (1) CN101553920B (zh)
TW (1) TWI419287B (zh)
WO (1) WO2008054929A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630671A (zh) * 2017-03-23 2018-10-09 罗姆股份有限公司 半导体器件

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051199A1 (de) * 2006-10-30 2008-05-08 Robert Bosch Gmbh Elektrisches Bauelement mit äußerer Kontaktierung
US8058099B2 (en) * 2007-06-28 2011-11-15 Sandisk Technologies Inc. Method of fabricating a two-sided die in a four-sided leadframe based package
US8395246B2 (en) * 2007-06-28 2013-03-12 Sandisk Technologies Inc. Two-sided die in a four-sided leadframe based package
US8334584B2 (en) * 2009-09-18 2012-12-18 Stats Chippac Ltd. Integrated circuit packaging system with quad flat no-lead package and method of manufacture thereof
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US8415205B2 (en) * 2010-01-12 2013-04-09 Stats Chippac Ltd. Integrated circuit packaging system with lead interlocking mechanisms and method of manufacture thereof
CN102299083B (zh) 2010-06-23 2015-11-25 飞思卡尔半导体公司 薄半导体封装及其制造方法
US8304868B2 (en) 2010-10-12 2012-11-06 Texas Instruments Incorporated Multi-component electronic system having leadframe with support-free with cantilever leads
US8742555B2 (en) 2011-08-30 2014-06-03 Jian Wen Lead frame having a flag with in-plane and out-of-plane mold locking features
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
US9287200B2 (en) 2013-06-27 2016-03-15 Freescale Semiconductor, Inc. Packaged semiconductor device
US8957510B2 (en) 2013-07-03 2015-02-17 Freescale Semiconductor, Inc. Using an integrated circuit die configuration for package height reduction
US10177074B1 (en) 2017-10-04 2019-01-08 Semiconductor Components Industries, Llc Flexible semiconductor package
US20240243043A1 (en) * 2021-05-12 2024-07-18 Telefonaktiebolaget Lm Ericsson (Publ) Circuitry package for power applications

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5583375A (en) 1990-06-11 1996-12-10 Hitachi, Ltd. Semiconductor device with lead structure within the planar area of the device
JP2932785B2 (ja) 1991-09-20 1999-08-09 富士通株式会社 半導体装置
KR940007757Y1 (ko) 1991-11-14 1994-10-24 금성일렉트론 주식회사 반도체 패키지
KR100269281B1 (ko) 1992-12-17 2000-10-16 윤종용 반도체장치
JPH09326463A (ja) * 1996-05-09 1997-12-16 Oki Electric Ind Co Ltd 樹脂封止型半導体装置
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
JP3036498B2 (ja) 1997-12-08 2000-04-24 日本電気株式会社 半導体パッケージ
KR100253376B1 (ko) 1997-12-12 2000-04-15 김영환 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
SE9802939D0 (sv) * 1998-09-01 1998-09-01 Astra Ab New process
US6189171B1 (en) * 1999-03-16 2001-02-20 General Electric Company Washing machine having a variable speed motor
TW432557B (en) 1999-12-14 2001-05-01 Siliconware Precision Industries Co Ltd Chip-scale package and its manufacturing method
US6198171B1 (en) 1999-12-30 2001-03-06 Siliconware Precision Industries Co., Ltd. Thermally enhanced quad flat non-lead package of semiconductor
JP3696820B2 (ja) * 2001-10-10 2005-09-21 新光電気工業株式会社 リードフレーム及びその製造方法
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630671A (zh) * 2017-03-23 2018-10-09 罗姆股份有限公司 半导体器件
CN108630671B (zh) * 2017-03-23 2021-09-28 罗姆股份有限公司 半导体器件

Also Published As

Publication number Publication date
TWI419287B (zh) 2013-12-11
WO2008054929A3 (en) 2009-05-28
KR20090074793A (ko) 2009-07-07
TW200830511A (en) 2008-07-16
US7713781B2 (en) 2010-05-11
US20090004775A1 (en) 2009-01-01
KR101532443B1 (ko) 2015-06-29
US7489026B2 (en) 2009-02-10
US20090152710A1 (en) 2009-06-18
CN101553920B (zh) 2012-10-10
US20080099899A1 (en) 2008-05-01
US7652357B2 (en) 2010-01-26
WO2008054929A2 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
CN101553920B (zh) 方型扁平无引线封装及其方法
CN100490140C (zh) 双规引线框
US8184453B1 (en) Increased capacity semiconductor package
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US20030030131A1 (en) Semiconductor package apparatus and method
JP4095827B2 (ja) 半導体装置
US20110163430A1 (en) Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
JP2004500718A5 (zh)
US7781899B2 (en) Leadframe having mold lock vent
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
US6780679B2 (en) Semiconductor device and method of manufacturing the same
KR950000205B1 (ko) 리이드 프레임 및 이를 사용한 반도체 장치
JP2004014823A (ja) 半導体装置及びその製造方法
US7173321B2 (en) Semiconductor package having multiple row of leads
US10861828B2 (en) Molded semiconductor package having a package-in-package structure and methods of manufacturing thereof
JP2004363365A (ja) 半導体装置及びその製造方法
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
JPH03250756A (ja) 半導体素子の外部リードの成型方法
JP2981194B2 (ja) 半導体チップパッケージ
US8916957B2 (en) Package structure and package process
JP4031005B2 (ja) 半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2002246531A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20160914