CN101527509B

CN101527509B - 电源装置

Info

Publication number: CN101527509B
Application number: CN2009100079690A
Authority: CN
Inventors: 工藤良太郎; 長泽俊夫
Original assignee: Renesas Electronics Corp
Current assignee: NEC Corp
Priority date: 2008-03-07
Filing date: 2009-03-06
Publication date: 2012-12-19
Anticipated expiration: 2029-03-06
Also published as: JP2009219184A; CN101527509A; US7777462B2; US7986133B2; US20100277143A1; JP5205083B2; US20090224732A1; TWI465022B; TW200939606A

Abstract

本发明公开了一种电源装置。例如，多个半导体器件DEV[1]～DEV[n]中的每一个分别具有触发输入端子TRG_IN、触发输出端子TRG_OUT及将从TRG_IN输入的脉冲信号延迟并向TRG_OUT输出的定时器电路TM。DEV[1]～DEV[n]通过本身的TRG_IN与本身之外的一个半导体器件的TRG_OUT连接，相互成环状连接。DEV[1]～DEV[n]各自分别以来自TRG_IN的脉冲信号为起点并进行开关动作，并使电流流向与本身对应的电感器L。另外，通过将开始触发端子ST设定为地电压GND，DEV[1]在启动时仅生成一次所述的脉冲信号。

Description

电源装置

相关申请的交叉引用

本申请要求于2008年3月7日提交的日本专利申请2008-57496的优先权，在此通过引用将该申请的内容结合在本申请中。

技术领域

本发明涉及一种电源装置，例如对于将高电压转换成低电压的开关电源装置有效的技术。

背景技术

例如，在专利文献1中，记载了多相降压转换器(buck converter)，其包括：并联到共同电容上的n个电感器、分别连接到所述各个电感器的n个输出开关装置、通过PWM控制来驱动所述各个输出开关装置的n个相输出装置、及向所述各个相输出装置供给共同的控制信号的相控制装置(图1)。相控制装置向n个相输出装置供给诸如三角波等相时序信号或用于确定PWM占空比的PWM控制信号。所述三角波根据n个相输出装置每一个中的不同的电压电平来判定，并由此生成具有对于n个相输出装置每一都不同的n个相位(phase)的时序信号(图12d)。n个相输出装置分别在其本身的相位中通过基于所述PWM控制信号的PWM占空比来驱动对应的输出开关装置。

专利文献2中，记载了多相转换器，其包括：并联到共同电容上的n个电感器、分别连接到所述各个电感器的n个晶体管对、通过PWM控制来分别驱动所述晶体管对的n个相位IC、及向所述各个相位IC供给共同的控制信号的控制IC(图1、图2)。控制IC生成时钟信号、phase-out信号(脉冲信号)及为了确定PWM占空比的误差放大器信号等。第一个相位IC将来自控制IC的phase-out信号作为phase-in信号接收，并在将之延迟一个时钟后作为phase-out信号向第二个相位IC输出。第二个相位IC将来自所述第一相位IC的phase-out信号作为phase-in信号来接收，并且在将之延迟一个时钟后作为phase-out信号向第三个相位IC输出。之后也以同样的方式进行，最后是将来自第n个相位IC的phase-out信号反馈作为控制IC的phase-in信号。各个相位IC基于本身的phase-in信号的时序并根据对应于误差放大器信号的PWM占空比来驱动对应的晶体管对。

专利文献3中，记载了一种半导体器件，其中功率晶体管(PowerMOSFET)及其驱动电路、向驱动电路传送开关控制信号的控制电路等装载于一个封装内(图1、图2)。所述半导体器件采用峰值电流控制方式(图8、图9)，其中，通过反映了来自耦合于功率晶体管的外置电容器的检测电压的误差放大器信号(判定基准电平)与通过检测流经功率晶体管的电流并进行电压转换而得到的信号(指示灯(ramp)信号)进行比较的结果，确定PWM占空比。另外，所述半导体器件内置了振荡电路并可通过外部端子与其他半导体器件共享所述振荡电路的输出和所述误差放大器信号等(图17)。

非专利文献1中，记载了六相降压转换器，所述六相降压转换器包括：并联到共同电容上的6个电感器、分别连接到所述电感器的6个晶体管对、通过PWM控制分别驱动所述晶体管对的6个驱动IC、及控制所述各个驱动IC的控制IC。控制IC包括：为了分别检测流经6个电感器的电流的6对(正极和负极)外部输入端子、分别向6个驱动IC供给不同位相的PWM信号的6个外部输出端子、以及为了对共同电容器的设定电压进行外部设定的多个外部输入端子等。

《专利文献1》日本特许公表公报特表2005-520475号公报

《专利文献2》日本公开特许公报特开2007-135390号公报

《专利文献3》日本公开特许公报特开2008-17620号公报

《非专利文献1》

「ISL6327 data sheet 」、[ON line]、

[2008年2月12日检索]、

Internet＜URL：http://www.intersil.com/data/fn/FN9276.pdf＞

发明内容

例如，以个人电脑(以下简称PC)等为代表的各种电子设备及电气设备中，一般都配备有将作为商用电源的交流电压(如100V等)转换为所需的直流电压(如12V、5V、3.3V等)的AC/DC转换器(如ATX电源)。另外，笔记本型PC等还用电池供给特定值的直流电压。例如，PC等产品中所使用的各种半导体部件需要有稳定的电源电压，有时甚至还需要多个电源电压值。所以，由所述AC/DC转换器或电池等所产生的电压是通过降压式DC/DC转换器(降压转换器)来转换成规定的电压及稳定的电压后才供应给各种半导体产品。这些转换器一般被称为POL(point of load，负载点)转换器等，例如，PC中，一般被安装在主板或各种扩展板(图形板(Graphic board)等)上的各种信息处理单元(CPU(中央处理单元)、GPU(图形处理单元)、存储器等)的旁边。

像这类降压转换器中，通常使用可得到高功率效率的开关式的降压转换器。使用开关式时，降低因开关而产生的纹波电压及支持较大电流将变得很重要。尤其是对于后者来说，随着负荷电流量的增加，随之而来的开关晶体管的与导通电阻相关的损耗和发热等都不可忽视。为了解决上述问题，如专利文献1、2及非专利文献1中所述，利用多相位技术，其中将多个电感器并联到共同的电容上，并使电流以各自不同的相流过各个电感器，是有利的。如果利用多相位技术，则在理论上，相位数越多，纹波电压就会越少。而且，因为负荷电流量可以从各个电感器(各开关晶体管)以分散的方式供给，所以可更容易应对较大电流的问题。另外，由于可以降低电感器的值，所以可实现高速响应。

但是如果利用专利文献1、2及非专利文献1所述的技术，则必须总是设置主控IC(专利文献1的相控制装置、专利文献2的控制IC、非专利文献1的控制IC)，并须将多个从IC连接到它。因此，在安装面积及IC成本等方面，无法降低成本。例如，利用非专利文件1所述的技术，在实现具有比6相更少的相位的多相位电源时，那些为了实现余下的相的电路就浪费了。另一方面，例如如果利用专利文献1、2所述的技术，虽然只需提供与所期望实现的相位数对应的从IC，但还需另外设置主控IC。所以，要实现的相位数越少性价比就越低。特别是，在笔记本型PC或各种移动通信设备等等中，由于安装面积有限，所以所安装的部件的及安装部件间的互连布线也优选尽可能少。

因此，本发明的目的之一是提供一种能够低成本实现多相位电源的电源装置。另外，根据本说明书的描述及附图将明了本发明的上述目的及其他目的以及新颖的特征。

下面，简要说明关于本专利申请中所公开的发明中具有代表性的实施方式的概要。

根据本发明的一个实施方式的电源装置，包括：多个半导体器件、分别与所述多个半导体器件耦合的多个电感器、及共同耦合到所述多个电感器的输出电容器。每个半导体器件包括：第一输入端子、第一输出端子、延迟从第一输入端子输入的触发脉冲信号并将其向第一输出端子传送的第一电路、以及将所述触发脉冲信号作为起点对内置晶体管进行开关控制并向对应的电感器提供电流的控制电路。这些半导体器件特征在于：它们通过将其本身的第一输出端子与除本身以外的任何一个半导体器件的第一输入端子耦合而相互以环状耦合，由此进行多相位电源操作。

利用上述配置，无需像现有技术中那样设置主控IC，因此可实现低成本的多相位电源操作。需注意，更具体的，为了使上述配置实现多相位电源操作，例如，多个半导体器件中的任何一个须在启动期间仅生成触发脉冲信号一次。于是，每个半导体器件具有根据来自外部的设定启动期间生成所述触发脉冲信号的功能。所述来自外部的设定可根据例如外部电阻器是否连接在第一输入端子或第一输出端子上来进行。因此，与另行设置专用端子时相比，可减少端子数从而降低成本。

另外，所述各半导体器件具有用于设定晶体管的开关时间的误差放大器电路，并进一步具有输出来自所述误差放大器电路的误差放大器信号的第二输出端子和可接收来自其本身以外的误差放大器信号的第二输入端子。这允许，例如，多个半导体器件中的任何一个生成误差放大器信号，并允许其他的半导体器件共享该误差放大器信号。因此，可减少布线数量等而降低成本，另外，由于各个半导体器件中的开关时间的设定基准相同，所以可实现对每一相具有较小偏差的开关控制。另外，特别是在进行所述开关控制时采用了峰值电流的控制方法时，可容易地进行各相的电流的均等化，这是有利的。另外，在此情况下，如果通过各半导体器件内的晶体管的电流来检测各相的电流，与检测电感器的电流时相比可减少布线数量等，从而实现低成本化。

另外，根据本发明的一个具体实施方式的电源装置，除了如上所述的半导体器件之外，还包括供监视和设定用的一个半导体器件。所述监视和设定用半导体器件具有例如用于设定输出电容器的电压值的多个第一设定端子及如上所述的误差放大器电路。在此情况下，所述误差放大器电路根据输出电容器的检测电压和关于所述多个第一设定端子的信息，生成误差放大器信号。然后，所述误差放大器信号被从如上所述的多个半导体器件的第二输入端子输入，并被该半导体器件共享。由于多个第一设定端子通常具有许多个端子，所以将这些端子分开地分配别的半导体器件，从而可实现整体的低成本电源装置。注意，例如，所述监视和设定用半导体器件中也可装有所谓的倾斜功能(droop function)等。

如果要简要说明本专利申请中所公开的发明当中的代表性的发明所得到的效果，那就是可以以低成本实现多相电源。

附图说明

图1(a)和(b)示出了根据本发明的实施方式1的电源装置的基本概念，图1(a)为该配置示例的概略图，图1(b)为说明图1(a)的操作示例的示例示图。

图2为更加详细地说明图1的电源装置中的配置示例的框图。

图3为图2的电源装置操作示例的波形图。

图4示出了根据本发明实施方式2的电源装置中所用的半导体器件的详细配置示例的框图。

图5为示出图4的半导体器件的封装形态的例子的平面图。

图6为示出使用了图4及图5的半导体器件实现多相位电源时的电源装置配置示例的布线图。

图7(a)和7(b)示出了图4的半导体器件中的定时器电路的细节，其中图7(a)为示出所述配置示例的电路图，图7(b)为示出所述操作示例的波形图。

图8是图7的定时器电路中的开始触发判定电路的详细配置示例的电路图。

图9是根据本发明实施方式3的电源装置中的配置示例的布线图。

图10(a)和10(b)示出了根据本发明实施方式4的电源装置的基本概念，其中图10(a)为示出其配置示例的概略图，图10(b)为图10(a)的操作示例的说明性示图。

图11(a)至11(c)示出了图10(a)和10(b)的半导体器件中相输入信号及相输出信号周边的例子，其中图11(a)为主控器件的概略配置图，图11(b)为从器件的概略配置图，图11(c)为说明其操作示例的说明性示图。

图12是根据本发明的实施方式5的电源装置中的配置示例的概略图。

图13是图12的电源装置中监视和设定器件的详细配置示例的框图。

符号的说明

ACS 电流检测电路

AD 逻辑“积”电路

AMP_DF 差动放大电路

BK 消隐电路

BOOT 引导端子

C 电容

Cv 输出电容

CIV 时钟控制式反相器电路

CMP 比较电路

CM 电流镜电路

CS 电流传感器端子

CTF 频率设定端子

CT 延迟时间设定端子

D 二极管

DAC 数字/模拟转换电路

DEV_SVC 监视和设定器件

DEV，DEVd 半导体器件

DFO 差动输出端子

DFS 差动放大信号

DROOPC 倾斜控制电路

DROOP 倾斜端子

DRV5 内部电源端子

DV 驱动电路

EA 误差放大器电路

EN 允许信号

EO_IN 误差放大器输入端子

EO 误差放大器输出端子

FB 输出电源电压检测端子

FF 触发器电路

GND 地电压

HSCP，LSCP，CTLCP 半导体芯片

IR 可变电流源

IV 反相器电路

IB 电流源

L 电感器

LD 负荷

LGC 控制逻辑电路

LPF 低通滤波器电路

MXD 最大占空比信号

ND 反相逻辑“积”电路

OCPC 过电流检测电路

OCP 过电流检测信号

ON/OFF 器件运行允许设定端子

OR 逻辑“加”电路

OSC 振荡电路

OSPG_DLY 单触发延迟脉冲生成电路

OSPG 单触发脉冲生成电路

OVPC 过电压检测电路

OVP 过电压检测信号

PGEN 脉冲生成电路

PGND 地电压端子

PG “电源正常”端子

PH_IN 相输入端子

PH_OUT 相输出端子

PWGD 输出电源电压监视电路

PWM_EN PWM允许信号

Q 晶体管

REG5 内部电源端子

REGGD 内部电源允许信号

RES 复位信号

R 外部电阻

SBD 肖特基二极管

SGND 地电压端子

SN，SP 输出电源电压检测端子

STJG 开始触发判定电路

ST 开始触发端子

SV 稳压器电压监视电路

SW 开关端子

SYNC[n] 基准时钟信号端子

SYNC 基准时钟信号

SYNC_CTL 基准时钟控制部

TM_OUT 定时器输出信号

TM 定时器电路

TRG_IN 触发输入端子

TRG_OUT 触发输出端子

TRKSS 软起动器端子

TSD 温度检测电路

UVLOC 电压检测电路

VC 比较电路

VCIN 电源端子

VID 输出电源电压设定端子

VIN 电源电压输入端子

VREG 稳压器电路

VR 可变电压生成电路

Vin 输入电源电压

Vout 输出电源电压

Vref，Vref_CT 基准电压

具体实施方式

以下，根据附图详细说明本发明的实施方式。在为了说明实施方式的所有图中，原则上是同一构件用同一符号，省略掉重复的说明。另外，在以下的实施方式中，为了方便，在必要时将分几个部分或将实施方式分割来说明，除了特别说明的以外，这些都不是彼此独立且无关系的，而是其中的一个可以与其他的一部分或者全部的变形例、详细内容及补充说明等相互关联的。

另外，在以下的实施方式中，当提及要素数等(包括个数、数值、量、范围等)时，除了特别说明及原理上已经明确限定了特定的数量等除外，所述的要素数并不限于特定数，而是可以指大于等于该特定数或小于等于该特定数。而且，在以下的实施方式中，除了特别说明及原理上明确了是必要时除外，所述的构成要素(包括要素、步骤等)也并非是必须的要素。同样的，在以下的实施方式中，在提及构成要素的形状、位置关系等时，除了特别说明及原理上已经明确了并非如此时，实质上包括与所述形状等相近或者类似的情形。同理，所述的数值及范围也同样包括与其相近或类似的。

(实施方式1)

图1(a)和1(b)所示的是本发明的实施方式1中的电源装置的基本概念。图1(a)为表示所述配置示例的概略图，图1(b)为表示图1(a)的操作示例的说明性示图。图1(a)中所示的电源装置具有用于实现n(n≥2)个相位的多相位电源的配置，并包括n个半导体器件(半导体装置或半导体IC)DEV[1]～DEV[n]、n个电感器L1～Ln及输出电容器Cv等。

DEV[1]～DEV[n]每一个包括触发输入端子TRG_IN、触发输出端子TRG_OUT及定时器电路TM。TM将TRG_IN信号作为输入接收，再根据与延迟时间设定端子CT连接的电容器Ctm进行延迟，并将延迟后的信号从TRG_OUT输出。注意，这里使用基于电容Ctm的模拟延迟，但并不仅限于此，例如，还可替换为一般性的各种延迟电路，诸如使用了例如触发器电路或计数器电路等的数字延迟等。

各半导体器件DEV[1]～DEV[n]的TRG_IN及TRG_OUT通过某个半导体器件的TRG_OUT与另外一个半导体器件的TRG_IN耦合，整体耦合成环状(ring)。即：前段的DEV[k](1≤k≤(n-1))的TRG_OUT与后段的DEV[k+1]的TRG_IN耦合，最后段的DEV[n]的TRG_OUT与最前段的DEV[1]的TRG_IN耦合。电感器L1～Ln的一端分别与DEV[1]～DEV[n]耦合，另一端与输出电容器Cv的一端共同耦合。另外，DEV[1]～DEV[n]在允许信号EN被激活时进行操作。

在上述配置中，DEV[1]～DEV[n]的每一个分别如图1(b)所示，以对其本身的TRG_IN的输入信号为起点进行脉宽调制(PWM：PulseWidth Modulation)操作，并向与其本身对应的电感器供给电流。因此，DEV[1]进行PWM操作，然后在经过基于TM的延迟时间(以Td表示)后，DEV[2]进行PWM操作，后面的DEV同样地进行操作。然后，DEV[n]在进行PWM操作并经过Td后，再一次DEV[1]进行PWM操作。因此，可通过开关频率f(＝(Td×n)^-1)[Hz]实现n相位的多相位电源操作。

但是，在所述的环状连接的环(loop)体系中，只要输入脉冲信号一次，接下来该脉冲信号就自动循环，但是必须以某种形式生长该第一次脉冲信号。因此，图1(a)的配置示例中，例如通过将该开始触发信号端子ST置为固定电压(此处是地电压GND)，DEV[1]在允许信号EN激活期间仅生成脉冲一次。例如，通过使ST置为开路，其他的DEV[2]～DEV[n]不进行所述的第一次脉冲信号的生成。

如上所述，如果使用图1所示的电源装置，就无需像现有技术中所要求的那样另行准备主控IC，而可以利用n个半导体器件实现n相位的多相位电源。由此，可得到半导体器件本身的成本或安装成本等较低的低成本电源装置。另外，与现有技术相比，在电源装置的设计方面也更加容易了。即：如果使用主控IC，则必须设置彼此兼容的主控IC和n个从IC，而且原则上必须从主控IC向n个从IC延伸n条布线，所以将需要进行比较复杂的设计(布线设计等)。另一方面，在图1所示的电源装置中，只需要设置想要的相位数的半导体器件，再将某个半导体器件的TRG_OUT与别的半导体器件的TRG_IN进行1对1连接便可，设计很容易。而且，图1所示的电源装置中的半导体器件可以通过将其本身的TRG_IN与其本身的TRG_OUT连接来通过其自身操作，并可作为单相电源使用。因此可灵活地应对需要构筑各种相位数的电源装置的情况，而且，设计容易且成本低。

图2是示出了图1所述的电源装置中详细配置示例的图。图3是示出图2的电源装置操作示例的波形图。图2所示的电源装置是实现2相位的多相位电源的示例，而且还示出了半导体器件DEV中主要部分的配置示例。图2所示的各个半导体器件DEV[1]、[2]进行如上述的专利文献3所示的被称为峰值电流控制方式的PWM操作。

DEV[1]包括9个外部端子。ON/OFF[1]为器件操作允许(enable)设定端子、CS[1]为电流传感(sensing)端子(电流传感信号)、EO_IN[1]为误差放大器输入端子、EO[1]为误差放大器输出端子。另外，TRG_IN[1]为触发输入端子(触发输入信号)、TRG_OUT[1]为触发输出端子(触发输出信号)。而且，VIN[1]为电源电压输入端子、SW[1]为开关端子、FB[1]为输出电源电压检测端子。类似的，DEV[2]也包括9个外部端子(ON/OFF[2]，CS[2]，EO_IN[2]，EO[2]，TRG_IN[2]，TRG_OUT[2]，VIN[2]，SW[2]，FB[2])。

ON/OFF[1]、[2]被输入允许信号EN。电流检测用的电阻Ri1，Ri2分别连接到CS[1]，CS[2]上。EO_IN[1]和EO_IN[2]分别与EO[1]耦合。TRG_OUT[1]被耦合到TRG_IN[2]、TRG_OUT[2]被耦合到TRG_IN[1]。另外，TRG_OUT[1]上耦合有开始触发用的电阻Rs。VIN[1]、[2]被输入输入电源电压Vin。SW[1]经由电感器L1耦合到输出电容器Cv的一端，SW[2]经由电感器L2与Cv的一端耦合。所述Cv的这一端的电压作为输出电源电压Vout、所述Vout为CPU等规定的负荷LD的电源电压。另外，所述Vout还被输入FB[1]。

各半导体器件DEV[1]、[2]分别包括：定时器电路TM，脉冲生成电路PGEN，比较电路VC1，触发器电路FFp，误差放大器电路EA，电流检测电路ACS，消隐(blanking)电路BK，控制逻辑电路LGC，驱动电路DV1、DV2，以及晶体管Qh、Ql等。以DEV[1]为例进行说明，PGEN在接收到来自TRG_IN[1]的触发输入信号时输出复位信号RES。FFp在复位输入接收RES，在置位输入接收VC1的输出，并从(/Q)输出PWM信号。LGC在接收到所述PWM信号时，经由DV1驱动Qh的栅极、经由DV2驱动Ql的栅极。

Qh的漏极连接到VIN[1]、源极连接到SW[1]。Ql的漏极连接到SW[1]，源极连接到地电压GND。ACS检测流经Qh的漏极的电流，并通过BK将该电流屏蔽一定时间后向CS[1]输出。由于CS[1]上连接有电阻器Ri1，所以通过CS[1]将所述检测到的电流转换为电压。另外，EA将通过FB[1]检测到的输出电源电压Vout与基准电压Vref进行比较，以生成作为PWM占空比的判定基准的误差放大器信号。所述误差放大器信号经由EO[1]再次从EO_IN[1]输入。而且，VC1将所述EO_IN[1]的误差放大器信号作为基准，将通过CS[1]检测出的电流量进行比较，并将结果传给FFp的置位输入。

另一方面，来自TRG_IN[1]的触发输入信号也传给定时器电路TM。定时器电路TM将所述触发输入信号延迟规定的延迟时间Td，并然后将其从TRG_OUT[1]输出。而且，TM还包括开始触发判定电路STJG。所述STJG对TRG_OUT[1]上是否连接有开始触发用的电阻器Rs进行判别。如果连接，则TM将在经由ON/OFF[1]输入允许信号EN时，仅生成脉冲信号一次并将之从TRG_OUT[1]输出。注意，由于DEV[2]的STJG将不生成所述脉冲信号，因为其本身的TRG_OUT[2]没连接有Rs。

所述图2的电源装置进行图3所示的操作。首先，DEV[1]在接收到来自TRG_IN[1]的触发输入信号时生成复位信号RES。接着，通过所述RES，Qh被驱动为‘H’电平(即，导通，ON)，Ql被驱动为‘L’电平(即截止)。注意，在实际操作中，在Qh和Ql的切换时序中必须设定时滞(dead time)，但是这里省略了。如果Qh被驱动为导通，来自VIN[1]的输入电源电压Vin就被传送至SW[1]。

由于所述SW[1]的电压被施加至电感器L1，所以Qh中流过以规定的倾斜率上升的斜坡波形(Ramp waveform)电流。所述电流通过CS[1]转换成电压。在这里，通过图2的消隐电路BK，设置了从Qh的导通到CS[1]中产生电压之前的一定的屏蔽时间。这是为了在检测随着开关产生的尖峰电流而引起的误动作而设的。所述尖峰电流与连接到Ql上的体二极管的恢复电流相关，但在图中没有示出。在所述CS[1]处的电压达到从EO_IN[1]输入的误差放大器信号的电压电平时，DEV[1]将Qh驱动为‘L’电平(即为截止)，将Ql驱动为‘H’电平(即为导通)。Ql为导通(Qh为截止)时，通过储蓄在L1中的能量并在经由所述Ql的路径中，继续有电流流经L1。其结果，流经电感器L1的电流IL1在Qh为导通(Ql为截止)时以规定的倾斜率上升，在Ql为导通(Qh为截止)时，以规定的倾斜率减少。

另外，DEV[1]在触发输入信号被从TRG_IN[1]输入时向其增加经过延迟时间Td，然后将其从TRG_OUT[1]输出。所述从TRG_OUT[1]输出的触发输出信号，被作为DEV[2]的触发输入信号输入到TRG_IN[2]。DEV[2]在接收到来自所述TRG_IN[2]的触发输入信号时，在产生复位信号RES，然后进行与上述DEV[1]的情形中同样的操作。而且，与DEV[1]一样，DEV[2]从TRG_OUT[2]输出触发输出信号，并将其作为DEV[1]的触发输入信号输入到TRG_IN[1]，由此将重复上述操作。

作为所述操作的结果，比所述电感器L1的电流IL1迟半个周期(cycle)生成电感器L2的电流IL2。输出电容器Cv在接收到所述IL1及IL2时生成规定的输出电源电压Vout，并且负荷LD将所述Vout作为电源电压、将IL1及IL2作为电源电流来进行期望的操作。虽然并没有特别限定，但是输入电源电压Vin可以为12V，输出电源电压Vout可以为1.2V，IL1及IL2各自分别为几十A，等等。

以这样的方式，图2所示的电源装置除了用于反馈输出电源电压Vout的反馈环(feedback loop)之外，还包括监视并反馈输入电流IL的反馈环，由此根据由所述电压反馈环生成的误差放大器信号(判定电平)控制输入电流IL的峰值电流。如果采用这种峰值电流控制方式，如专利文献3所述的，可消除反馈环体系中的不稳定因素以易于进行相位补偿，另外，还可高速响应与负荷LD相关的输出电源电压Vout的波动。

另外，在图2所示的电源装置中，经由EO_IN[1]及EO_IN[2]使DEV[1]和DEV[2]共享由DEV[1]的误差放大器电路EA生成的误差放大器信号。在多相位电源中，通过使各相中流过的电流均衡化，可得到被良好平衡了的稳定的电源。例如，在DEV[1]及DEV[2]各自分别使用其本身的EA并生成其本身的误差放大器信号(判定电平)时，随着工艺波动，判定电平会出现一些偏差。另一方面，在图2所示的电源装置中，由于统一了所述判定电平，所以可实现电流IL1和电流IL2的均衡化。

而且，使用图2所述的半导体器件来构筑多相位电源时，所述相数越多，越可减少布线数。即，例如，在上述的专利文献1、2及非专利文献1中，由于通过从主控IC或从IC对n个相位的n个电感器进行n对布线来进行电流检测，所以，布线数随相数的增加而进一步增加。另一方面，在图2所述的电源装置中，由于在每一半导体器件DEV[1]、[2]内进行电流检测，所以无需进行如上述的布线。因此，结合图1所述的各种效果，图2的电源装置可以具有适合实现多相位电源的配置。注意，这里只是以2相为例，因此容易理解，对于3相及3相以上的情况，也可以得到同样的配置和操作，并获得同样的效果。

如上所述，使用本实施方式1的电源装置，可实现具有代表性的低成本多相位电源。

(实施方式2)

在实施方式2中，将就实施方式1中所述的半导体器件DEV的更详细的配置示例进行说明。图4为示出在本发明的实施方式2的电源装置中所使用的半导体器件的详细配置示例的框图。图5是示出图4的半导体器件的封装形态的一个示例的平面图。图4所示的配置示例为所述图2所述的配置示例的更具体化的示例，其大致配置及操作与图2及图3相同。在这里，就图2的配置示例中更具体化的部分着重进行说明。

将图4所示的半导体器件(半导体装置、半导体IC)DEV进行大致可包括：作为高侧晶体管(例如：MOSFET)的晶体管Qh、作为低侧晶体管(例如：MOSFET)的晶体管Ql、及控制这些晶体管的各种控制电路。在Qh的源极与漏极之间设有二极管D1，在Ql的源极与漏极之间设有肖特基二极管SBD1。通过设置所述SBD1，可以在Qh截止后到Ql导通之前的时滞期间降低Ql侧上的电流路径中的电压降。

如图5所示，所述晶体管Qh及二极管D1形成于半导体芯片HSCP上，晶体管Ql及肖特基二极管SBD1形成于半导体芯片LSCP上，其他各种控制电路形成于半导体芯片CTLCP上。即，图5所示的半导体器件DEV为3个半导体芯片搭载在一个封装体上的多芯片模块SiP(System in Package，封装中系统)或MCM(Multi Chip Module，多芯片模块)。所述半导体器件DEV无特别限制，例如，可通过具有56个外部端子的8mm×8mm的QFN(Quad Flat Non-leaded package，方形扁平无引脚封装)来实现。

在所述封装体内，LSCP安装在大约一半的安装面积中，而在剩下的面积大约均分的区域中安装HSCP和CTLCP。即，低侧晶体管Ql的晶体管面积被设计为高侧晶体管Qh的晶体管面积的大约2倍。如图2及图3所示，例如，在将12V的输入电源电压Vin转换为1.2V的输出电源电压Vout时，使Ql导通的时间比使Qh导通的时间长。因此，通过加大Ql的晶体管面积，可以降低通态电阻，提高电源装置的功率效率。另外，如图4中详细记载的，HSCP周围设置有与Qh连接的各种外部端子，LSCP周围设置有与Ql连接的各种外部端子，而CTLCP周围设置有用于控制Qh、Ql的各种控制信号的外部端子。

如图4所示，Qh的漏极连接到电源电压输入端子VIN且源极连接到开关端子SW，而Ql的漏极连接到SW、源极连接到地电压端子PGND。所述PGND作为Qh、Ql专用端子，为了不给其他各种控制电路带来开关噪声而被设置成与各种控制电路等的地电压分隔。SW经由电感器L与输出电容器Cv连接，所述Cv的电压作为输出电源电压Vout。

图中虽然没有示出电流检测电路ACS，但是，例如可通过在HSCP内形成作为与晶体管Qh电流镜地连接的具有1/18500的尺寸的晶体管来实现该电流检测电路ACS。于是，令Qh的电流以IL表示，则通过所述ACS检测到的IL/18500的电流经由消隐电路BK提供屏蔽期间(例如：几十ns)供给电流传感端子(电流传感器信号)CS。用于检测电流的外部电阻Ri与CS连接，并由此将电流转换为电压。注意，CS还连接有用于稳定操作的偏置电流源IB2。

驱动电路DV1、DV2根据来自控制逻辑电路LGC的控制，分别驱动Qh、Ql。输入电源电压Vin被供给给电源端子VCIN以及电源电压输入端子VIN。来自所述VCIN的电源电压经由电压检测电路UVLOC供给稳压电路REG1、VREG2。电压检测电路UVLOC检测输入电源电压不小于规定的电压，如果不小于，则将VREG1、VREG2的操作置为有效。VREG1、VREG2在接收到12V左右的输入电源电压时生成5V左右的内部电源电压。VREG1向各种控制电路供给所生成的内部电源电压，还将其输出到向内部电源端子REG5。VREG2在将生成的内部电源电压向DV1、DV2等供给，还将其向内部电源端子DRV5输出。内部电源端子REG5，DRV5分别连接为了稳定电压的电容器C4，C5。

在这里，由于驱动电路DV1、DV2驱动Qh及Ql，所以它们需要比较大的电流，并产生较多的噪声。另一方面，因为其他各种控制电路内具有较多的模拟电路，例如电压比较电路等，所以必须降低电源噪声。因此，这些电源由两个稳压器电路VREG1、VREG2分开地生成。另外，稳压器(regulator)电压监视电路SV监视VREG1、VREG2所生成的内部电源电压，并且如果这些电压在规定的范围内则输出内部电源允许信号REGGD。

引导端子BOOT供给驱动电路DV1的电源电压。BOOT经由肖特基二极管SBD2与DRV5连接，还经由引导用的外部电容器Cb及外部电阻器Rb与SW连接。Ql为导通时，经由SBD2及BOOT向所述Cb施加内部电源电压(DRV5)。之后，在Qh为导通时，通过所述Cb抬升传到SW的Vin并然后将其供给DV1。据此，DV1可以产生大于等于Qh的阈值电压的电压。

控制逻辑电路LGC在除了上述的内部电源允许信号REGGD之外，还基于接收到来自触发器电路FFp的PWM信号、来自器件操作允许设定端子(ON/OFF)的ON/OFF信号、来自过电流检测电路OCPC的过电流检测信号OCP、来自过电压检测电路OVPC的过电压检测信号OVP，来进行操作。LGC在ON/OFF信号(器件操作允许信号)为ON(即允许状态)以及REGGD、OCP及OVP都无异常时，用PWM信号来控制DV1及DV2。

对于器件操作允许设定端子(ON/OFF)，从外部输入允许信号(图中未示出)，晶体管Q20也连接于此。在由温度检测电路TSD检测到异常发热时，或者在由过电压检测电路OVPC检测到过电压检测信号OVP时，晶体管Q20被逻辑“加”(logical addition)电路OR20驱动为导通。在该情况下，ON/OFF信号被强制性地截止(即禁止操作)而不管来自外部的允许信号。过电压检测电路OVPC通过输出电源电压检测端子FB来监视输出电源电压Vout，并在产生过电压时输出OVP。过电流检测电路OCPC经由比较电路VC3与CS连接，并在CS产生过电压时(即有过电流流过时)输出OCP。

脉冲生成电路PGEN在接收到来自触发输入端子TRG_IN的触发输入信号时，输出复位信号RES及最大占空比信号MXD。复位信号RES作为触发器电路FFp的复位输入，MXD经由逻辑“加”电路OR1作为FFp的置位输入。由于电感器L在PWM信号的ON占空比(ONduty)过大时可能饱和损坏器件，MXD信号是为了防止在ON占空比达到容许的最大值时该损坏而迫使PWM信号下降的信号。另外，比较电路VC1的输出连接到逻辑“加”电路OR1的另一输入。VC1将来自误差放大器输入端子EO_IN的误差放大器信号与向CS的电压加上规定的偏移电压(0.1V)的信号进行比较。

注意，在输入了过电流检测信号OCP或过电压检测信号OVP时，控制逻辑电路LGC强制性地将Qh及Ql驱动为截止。输出电源电压监视电路PWGD检测通过输出电源电压检测端子FB所检测的输出电源电压Vout不小于规定的值。即，检测Vout生成操作正常进行。如果检测到，则PWGD驱动晶体管Q21，来向“电源正常”(power good)端子PG发出该检测信号。

误差放大器电路EA通过取基准电压Vref与输出电源电压检测端子FB处的电压之间的差来生成误差放大器信号，并然后将其从误差放大器输出端子EO输出。输出电容器Cv的输出电源电压Vout通过外部电阻器R1、R2的电阻器分压器输入到FB。另外，从EO输出的误差放大器信号，通过外部电阻器R4和外部电容器C2设定电源电路的带宽，且通过外部电阻R5、R6的电阻器分压器反馈回EO_IN。

另外，EA还被连接到软起动端子TRKSS。TRKSS上连接有外部电阻器R3和外部电容器C1及作为内置晶体管的晶体管Q14。Q14在ON/OFF信号为OFF的状态(即操作禁止状态)时、内部电源允许信号REGGD为禁止状态时、或者过电流检测信号OCP被激活时，经由逻辑“加”电路OR2将TRKSS驱动为地电压GND。在此情况下，EA的输出(EO)为GND电平，开关操作停止。反之，在OCP为非激活状态、ON/OFF信号为ON状态、以及REGGD为允许状态时，Q14并截止，并通过R3将来自内部电源端子REG5的电荷储蓄于C1中。以这样的方式，执行软起动，其中TRKSS处的电压将缓慢上升，从而PWM信号的ON占空比慢慢变大。与上述的PGND不同，地电压端子SGND被用于通过内部电源(REG5)操作的各种控制电路。

定时器电路TM在ON/OFF信号或内部电源允许信号REGGD的控制下操作，接收来自触发输入端子TRG_IN的触发输入信号，并向其增加规定的延迟时间，然后将其从触发输出端子TRG_OUT输出，详情将在后面详述。在此情况下，延迟时间由连接到延迟时间设定端子CT的外部电容器Ctm及外部电阻器Rtm来设定。另外，TM具有开始触发判定电路STJG，其中在TRG_OUT上连接有电阻的情况下，STJG在通电后操作开始时，仅生成脉冲信号一次。

图6为使用图4及图5所述的半导体器件实现多相位电源的情况下电源装置的配置示例的布线图。尽管这里以具有两相的电源装置为例，当然，也可以扩展到具有3相及以上的电源装置。连接到半导体器件DEV[1]、DEV[2]的各个外部端子的外部电阻器或外部电容器，大部分都与图4所述的相同。这里，只对构筑多相位电源而获得的独特性部分进行说明。

首先，通过将DEV[1]的TRG_OUT与DEV[2]的TRG_IN连接，将DEV[2]的TRG_OUT与DEV[1]的TRG_IN连接，从而进行如上所述的2相位的多相位电源操作。即，如图3所述，在某个周期从DEV[1]的SW向电感器L1供给电流，并然后以与其错开半个周期的方式从DEV[2]的SW向电感器L2供给电流，并且这些电流输入到输出电容器Cv，从而生成输出电源电压Vout。在此，为了在接通电源后操作开始时(在开始时或启动时)只生成脉冲信号一次，DEV[1]的TRG_OUT与地电压GND之间连接有外部电阻器Rs。另一方面，DEV[2]的TRG_OUT不与该外部电阻器连接。

Vout通过外部电阻器R1、R2的电阻器分压器被输入DEV[1]的FB。另一方面，DEV[2]的FB连接到地电压GND。即，如图2、图3所述的，DEV[1]生成与Vout对应的误差放大器信号，且DEV[1]和DEV[2]共享该信号。具体地，DEV[1]的EO经由外部电阻器R51、R61的电阻器分压器与DEV[1]的EO_IN连接，同时，经由外部电阻器R52、R62的电阻器分压器与DEV[2]的EO_IN连接。由此，如图2、图3所述的，可实现各相的电流平衡的均衡化。注意，尽管这里DEV[1]的EO经R52、R62将连接到DEV[2]的EO_IN，但是实际上也可将DEV[1]的EO_IN直接连接到DEV[2]的EO_IN。

允许信号EN经由外部电阻器R9被共同输入到DEV[1]和DEV[2]的ON/OFF。另外，DEV[1]的TRKSS和DEV[2]的TRKSS也彼此共同连接。因此，这允许在DEV[1]和DEV[2]之间使启动时或关闭时的时序相一致。

图7(a)和7(b)示出了图4的半导体器件DEV中的所述定时器电路TM的详细图，图7(a)为示出其配置示例的电路图，图7(b)为示出其操作示例的波形图。图7(a)所示的定时器电路TM包括：触发器电路FF1，晶体管Q1，逻辑“加”电路OR1、OR2，比较电路CMP1，开始触发判定电路STJG等。FF1利用TRG_IN作为置位输入及OR2的输出作为复位输入，通过反转输出节点(/Q)来控制Q1。另一方面，在延迟时间设定端子CT和内部电源电压(REG5)之间连接有外部电阻器Rtm，并在CT和地电压GND之间连接有外部电容器Ctm。Q1被设置于该CT和地电压GND之间。

即，在对FF1提供置位输入时，Q1截止而对Ctm进行充电操作；而进行复位输入时，Q1导通而Ctm进行放电操作。OR1被输入ON/OFF信号的反转信号和REGGD的反转信号，该运算结果经由OR2的一个输入传给FF1的复位输入。即，在操作禁止状态或内部电源禁止状态时，进行复位输入；而在除此之外在通常操作状态时，不进行复位输入。

CMP1将CT的电压和基准电压Vref_CT进行比较，如果CT的电压比Vref_CT高，则生成定时器输出信号TM_OUT。该TM_OUT被输出到开始触发判定电路STJG，还作为OR2的另一输入。因此，如图7(b)所示，在接收到来自TRG_IN的触发输入信号时，对Ctm进行充电操作，之后在CT的电压达到了Vref_CT时，进行放电操作。接下来，在由该充电操作向放电操作转换时，TM_OUT被输出。这里，从向TRG_IN的输入到TM_OUT的输出的期间为TM的延迟时间Td。

使用Ctm的电容值、Rtm的电阻值、Vref_CT及REG5的电压值，由公式(1)给出所述延迟时间Td[sec]。

Td＝-Ctm·Rtm·Ln{1-(Vref_CT)/REG5}(1)

此外，在使用这样的定时器电路TM进行图6等所示的多相位电源操作时，该开关频率f[Hz]由公式(2)给出。

f＝(Td×相位数)^-1 (2)

开关频率f无特别限定，例如可设定为几百k[Hz]等。一旦决定了开关频率数f，根据所期望的相数决定Td，于是用于实现所述Td的Ctm或Rtm也被决定。注意，在Ctm或Rtm出现精度偏差时，也将产生各相位之间相位差的偏移，然而，例如，如果使用常用的绝对精度为1％或2％的Ctm或Rtm，实际使用时几乎不会产生问题。

图8为图7所示的定时器电路TM中的所述开始触发判定电路STJG的详细配置示例的电路图。如图8所示的开始触发判定电路STJG包括：时钟控制式反相器(Clocked Inverter)电路CIV，电流镜电路CM，反相器电路IV3、IV5，逻辑“积”(logical product)电路AD1，反相的逻辑“积”电路ND1、单触发(one-shot)脉冲生成电路OSPG，单触发延迟脉冲生成电路OSPG_DLY，逻辑“加”电路OR3等。CIV包括：串联连接在内部电源(REG5)和输出节点Nb之间的PMOS晶体管Q11、Q12，串联连接在Nb和地电压GND之间的NMOS晶体管Q13、Q14，以及连接在Q11的栅极上的反相器电路IV4。

电流镜电路CM包括：设置在从内部电源(REG5)朝向GND的一个电流路径上的电流源IB12及NMOS晶体管Q15、Q16；设置于另一电流路径上的电流源IB11及NMOS晶体管Q17；控制CM的激活/去激活的NMOS晶体管Q18。来自IB12的电流I2经由二极管连接的Q15及Q16流入公共源节点，并从这里经由Q18流入GND。另一方面，来自IB11的电流I1经由Q17流入公共源节点，并从这里经由Q18流入GND。Q17的栅极和源分别与Q16的栅极和源极共同连接，并且Q17具有与Q16相同的晶体管尺寸。

CIV的输出节点Nb及CM中的IB12与Q15之间的连接节点共同与TRG_OUT连接。AD1接收内部电源允许信号REGGD和ON/OFF信号(器件操作允许信号)，并根据该逻辑积的结果驱动CIV的Q11及Q14。因此，在内部电源及器件操作同为允许的状态下，CIV被激活，而在任何一方为禁止的状态下将CIV去激活。另外，AD1的输出经由IV3与CM中的Q18连接。因此，与CIV相反，在内部电源及器件操作同为允许的状态下，CM被去激活，而在任何一方为禁止的状态时CM被激活。

ND1接收CM中的IB11和Q17之间的连接节点Na以及IV3的输出作为其输入，并将该反相逻辑积的运算结果向OSPG_DLY输出。在接收到ND1的向‘H’电平的转变时，OSPG_DLY生成单触发脉冲信号，将其延迟一定的时间(例如10μs)并将其输出到OR3的一个输入。如图7所述的定时器输出信号TM_OUT被输入到OR3的另一输入。OR3将这些输入的逻辑“加”的运算结果输出到OSPG。在接收到OR3向‘H’电平的转变时，OSPG生成单触发脉冲信号，并将其经由IV5向CIV的Q12及Q13的栅极传送。

在所述的配置中，CIV起输出缓冲器的作用，CM起判定是否连接有外部电阻器Rs的判定电路的作用。所述CIV和CM共同连接到TRG_OUT，但是，由于这些以互补的方式操作使得一方被激活时另一方被去激活，所以它们互不影响。即，例如在由CM进行判定时，CIV不会影响CM的判定操作。

具体说明该操作，首先，在启动前，由于ON/OFF信号为‘L’电平和/或REGGD为‘L’电平，所以CIV为去激活状态(Q11、Q14截止)，CM为激活状态(Q18导通)。接下来，ND1的一个输入(IV3的输出)为‘H’电平。在这样的状态下，在TRG_OUT连接有外部电阻器Rs(例如27kΩ)时，IB12的电流I2(例如10μA)流经Rs侧，且由于施加到Q15和Q16的电压不大于阈值电压，所以Q15及Q16截止。因此，Q17截止，而节点Na为‘H’电平。其结果是，ND1的输出为‘L’电平。另一方面，在TRG_OUT没连接有外部电阻器Rs时，IB12的电流I2(例如10μA)流入Q15及Q16。因此，Q17虽然也有I2的电流流过，但是因为I2的电流比IB11的电流I1(例如5μA)大，所以节点Na为‘L’电平。结果，ND1的输出为‘H’电平。

之后，如果进行启动，ON/OFF信号及REGGD为‘H’电平，所以CIV就为激活状态(Q11、Q14导通)，而CM为去激活状态(Q18截止)。因此，ND1的一个输入(IV3的输出)从‘H’电平转变为‘L’电平。这时，如果TRG_OUT连接有Rs时，则在接收到所述一个输入电平转变为‘L’时，ND1的输出从‘L’电平电平转变为‘H’。相反地，如果TRG_OUT没连接有Rs，则ND1的输出保持‘H’电平。

因此，仅在TRG_OUT连接有Rs时，OSPG_DLY输出单触发脉冲信号。所述单触发脉冲信号经由OR3向OSPG输入，OSPG再次输出单触发脉冲信号，并且该信号经由IV5及激活状态的CIV输出到TRG_OUT。另外，在OR3接收定时器输出信号TM_OUT时，OSPG也输出单触发脉冲信号并且该信号也经由IV5及CIV输出到TRG_OUT。注意，在启动后的操作期间，由于CM为非激活状态，所以不会影响所述单触发脉冲信号。而且，在所述操作期间，与CM内的节点Na无关地，通过IV3的输出将ND1的输出固定为‘H’电平，因此，OSPG_DLY不会再次操作。

如上所述，通过使用图7及图8中所述的定时器电路TM及开始触发判定电路STJG，各个半导体器件可以从TRG_IN接收触发输入信号，对其加以延迟时间Td，并从TRG_OUT输出该触发输出信号。而且，TRG_OUT连接了外部电阻器Rs的半导体器件在启动(StartUp)期间可以从TRG_OUT只输出触发输出信号一次。注意，在这种情况下，如图6所述地，最先开始电源开关操作的DEV是DEV[2]，该DEV[2]接收了所述启动期间DEV[1]的TRG_OUT，接下来DEV[1]开始电源开关操作。

另外，简要地说，图7的配置示例包括：用于判定有无外部电阻器Rs的判定部件(电流镜电路CM)；和用于如果存在外部电阻器Rs就反映单触发脉冲信号生成电路上启动信号(REGGD，ON/OFF)的转变，以及如无外部电阻器Rs就不反映该启动信号的转变的部件(ND1，OSPG_DLY等)。当然，可进行各种变更，只要包括这些部件即可，而不限于图7的配置示例。另外，当然也可以进行这样的配置，其基于是否存在与TRG_IN的连接来进行判定，而代替基于是否存在与TRG_OUT的连接来进行判定。

而且，不限于通过外部电阻器Rs进行判定，例如，还可以是这样的配置：根据外部端子被设置为电源电压电平还是被设置为地电压电平来判定。但是，在这种情况下，由于向外部端子增加了一个引脚，所以从这方面来看，最好还是采用通过外部电阻器Rs进行判定的方式。由于Rs具有如27kΩ的高电阻，所以几乎不会影响来自TRG_OUT的触发输出信号。

如上所述，通过采用如本实施方式2的电源装置，可以与实施方式1的情形一样，实现具有代表性的低成本的多相位电源。

(实施方式3)

在实施方式3中，将说明采用实施方式2(图4等)中所述的半导体器件DEV实现单相电源的例子。图9所示的是根据本发明的实施方式3的电源装置中的配置示例的布线图。图9所示的半导体器件DEV[1]，连接有与图4的DEV或图6的DEV[1]的相同的外部电阻器及外部电容器。其不同点是：DEV[1]的触发输出端子TRG_OUT与其本身的触发输入端子TRG_IN连接，且TRG_OUT与外部电阻器Rs连接。除此之外，其配置与图4的DEV或图6的DEV[1]相同，所以在这里不再重复说明。

图4等所述的半导体器件DEV，无需象现有技术中那样的主控IC，并示出了可单独操作的配置示例，所以通过进行图9所示的连接，该半导体器件DEV可作为单相电源操作。在此情况下，DEV[1]在启动期间检测外部电阻器Rs并从TRG_OUT产生触发输出信号，而且在触发输出信号被作为触发输入信号输入TRG_IN时开始电源开关操作。使用图9所示的配置示例时的开关频率f[Hz]基于上述公式(2)由f＝(Td)-1给出，其中Td为从触发输入信号到触发输出信号的延迟时间。

以这样的方式，如果采用图4等所述的半导体器件DEV，不仅能够容易地、低成本地实现多相位电源，而且还能够容易地、低成本地实现单相电源，因此，能够提高进行系统电源的设计时的灵活性。即，使用1～n个半导体器件就可实现1～n相的电源。

(实施方式4)

图10(a)和10(b)示出了根据本发明实施方式4的电源装置的基本概念，图10(a)为示出其配置示例的概略图，图10(b)为示出图10(a)的操作示例的说明性示图。图10(a)所示的电源装置中，与图1的电源装置一样，通过将n个半导体器件DEVd[1]～DEVd[n]进行环状连接，可实现具有n个相位的多相位电源。在图1(a)的配置示例中，采用定时器电路TM以模拟的方式设定各相位间隔，而图10(a)的配置示例的主要特征是：采用基准时钟信号数字地设定各相位间隔。

在图10(a)中，DEVd[1]的相输出端子(相输出信号)PH_OUT[1]与DEVd[2]的相输入端子(相输入信号)PH_IN[2]连接。DEVd[2]的PH_OUT[2]与DEVd[3]的PH_IN[3]连接。之后的DEVd也是同样连接。然后，DEVd[n]的PH_OUT[n]与DEVd[1]的PH_IN[1]连接。在此，如图10(b)所示的，DEVd[1]～DEVd[n]的每一个与基准时钟信号SYNC同步地产生相输出信号。在本例中，DEVd[n-1]与SYNC的下降沿同步地产生PH_OUT[n-1]，并且接收了所产生的该信号的DEVd[n]与SYNC的下一个上升沿同步开始规定的PWM操作(SW[n])，然后与下一个下降沿同步产生PH_OUT[n]。

在这里，所述基准时钟信号SYNC由在频率设定端子CTF上连接了电容器Cf的DEVd[1]产生，并从DEVd[1]的基准时钟信号端子SYNC[1]输出。另一方面，DEVd[2]～DEVd[n]每一个的CTF被设置为地电压。在此情况下，DEVd[2]～DEVd[n]的基准时钟信号端子SYNC[2]～SYNC[n]作为输入端子，并接收来自DEVd[1]的基准时钟信号SYNC，由此，DEVd[1]～DEVd[n]当中可使用共同的基准时钟信号SYNC。所述基准时钟信号端子的运行可采用专利文献3中记载的技术来实现。

图11(a)至11(c)为图10中的半导体器件中的相输入信号及相输出信号周边的示例，图11(a)为主控器件的配置概略图，图11(b)为从器件的配置概略图，图11(c)为示出其操作示例的说明性示图。图11(a)所示的半导体器件DEVd[1]包括：振荡电路OSC、基准时钟控制部SYNC_CTL、逻辑“加”电路OR30、逻辑“积”电路AD30、触发器电路FF30、以及单触发脉冲生成电路OSPG1、OSPG2等。如图10(a)和(b)所述，所述器件是用于生成基准时钟信号的主控器件。

OSC以与连接到频率设定端子CTF的电容器Cf相应的频率生成基准时钟信号SYNC。该SYNC经由SYNC_CTL从基准时钟信号端子SYNC[1]输出。相输入端子PH_IN[1]通过OR30的一个输入连接到FF30的置位输入。因此，在相输入信号被输入时，FF30被置位，其输出(Q)为‘H’电平。该FF30的输出(Q)被传送到AD30的一个输入。SYNC被传送到AD30的另一输入。因此，如果FF30随着相输入信号被置位，则SYNC被从AD30输出。

所述AD30的输出被输入到OSPG2。在接收到该SYNC的下降沿时，OSPG2生成单触发脉冲信号并将之作为相输出信号从PH_OUT[1]输出。以这样的方式，如图11(c)所示，在从前段接收到与SYNC的下降沿同步的相输入信号时，OSPG2将在下一个下降沿输出相输出信号。另一方面，所述OSPG2的单触发脉冲信号作为FF30的复位输入。其结果，如图11(c)所示，从AD30仅输出SYNC中的一个‘H’脉冲信号。所述从AD30输出的‘H’脉冲信号被作为PWM允许信号PWM_EN传送到内部电路，内部电路与该上升沿同步地以规定的PWM占空比驱动晶体管(即，图2的Qh、Ql)。

另外，来自OSC的基准时钟信号SYNC还被输入到OSPG1。OSPG1在器件启动后来自OSC的基准时钟信号SYNC稳定时，仅生成启动脉冲信号一次。该启动脉冲信号通过OR30的另一输入成为FF30的置位输入。于是，与图11(c)所示的相输入信号的情况一样，还生成相输出信号和PWM_EN。注意，在此情况下，与实施方式2的情形不同，所述主控器件将最先开始开关操作。即，在实施方式2中，主控器件在开始时只生产触发输出信号一次，但在实施方式4中，主控器件在开始时只生成触发输入信号一次。

另外，图11(b)所示的半导体器件DEVd[n]也与图11(a)的DEVd[1]一样具有同样的配置。但是，在DEVd[n]中频率设定端子CTF被设置为地电压GND，所以其操作与DEVd[1]的有少许不同。即，DEVd[n]的基准时钟信号端子SYNC[n]作为输入端子操作，并根据在这里所输入的基准时钟信号SYNC进行图11(c)所示的操作。此时，由于OSC及OSPG1都不操作，所以将不生成启动脉冲信号。

如上所述，通过采用本实施方式4中的电源装置，可以如实施方式1等那样实现具有代表性的低成本的多相位电源。另外，由于是与基准时钟信号SYNC同步地进行多相位电源操作，所以与采用了如实施方式2等所述的模拟延迟的情形相比，可以容易地减小每个相位间的相位差的偏差。

(实施方式5)

在实施方式5中，将说明采用前面所述的半导体器件并更进一步扩展了功能的电源装置的示例。图12为示出本发明实施方式5的电源装置中的配置示例的概略图。图12所示的电源装置的特征在于：除了如图1中所述的相互连接成环状的n个半导体器件DEV[1]～DEV[n]之外，还具有监视和设定器件DEV_SVC。DEV[1]～DEV[n]各自具有例如图4所述的配置示例。

关于监视和设定器件DEV_SVC的详细内容，将在后文中详述，简要地说，监视和设定器件DEV_SVC具有这样的功能，即，根据多个输出电源电压设定端子VID来改变误差放大器的判定电平，并由此来设定输出电容器Cv处的输出电源电压Vout的值。即，例如，如图6所示的，在前面所述的实施方式中，示出了由DEV[1]～DEV[n]的误差放大器输入端子EO_IN共享来自DEV[1]的误差放大器信号(EO)的配置示例。与此相反，在图12的配置示例中，由DEV[1]～DEV[n]的误差放大器输入端子EO_IN共享来自DEV_SVC的误差放大器信号。

如上所述的输出电源电压设定端子VID需要较多的引脚，因此，如果要用前面的实施方式的配置示例(即，电源装置仅包括相同器件)来实现同样的功能，则必须对所有器件都提供所述VID。因此，如图12的配置示例所述的，通过用分离的芯片来实现该功能，从整体来说可降低成本。在这种情况下，由于DEV_SVC中至少设置误差放大器，所以可不再需要每一个DEV[1]～DEV[n]内的误差放大器(图4中的EA)。但是，由于EA并不需要很大的面积，从维持DEV[1]～DEV[n]的单独操作功能的观点来看，优选在DEV[1]～DEV[n]内设置误差放大器。

另外，图12的配置示例中，监视和设定器件DEV_SVC的软起动端子TRKSS与外部电阻器R3、外部电容器C1及DEV[1]～DEV[n]的TRKSS连接。如图4所示的，这是为了将DEV[1]～DEV[n]中的ON/OFF信号、内部电源允许信号REGGD、过电流检测信号OCP的信息反映于DEV_SVC的TRKSS上。

图13是示出图12的电源装置中监视和设定器件DEV_SVC的详细配置示例的框图。图13所示的监视和设定器件DEV_SVC包括：输出电源电压检测端子SN、SP、和FB；输出电源电压设定端子VID1～VID7；软起动端子TRKSS；器件操作允许设定端子(ON/OFF)；误差放大器输出端子EO；“电源正常”端子PG；倾斜端子DROOP；差动输出端子DFO等。

例如，SN与连接到输出电容器Cv的负荷LD(未示出)的地电压节点相连接，SP连接到Cv的输出电源电压Vout上。差动放大器电路AMP_DF放大SN和SP之间的电位差，并将差动放大的信号DFS输出到DFO。即：和前面的实施方式中所述的通过FB进行电压检测的情形相比，可进行精度更高的电压检测。该DFO经由外部电阻器R50与FB连接。数字/模拟转换电路DAC将来自VID1～VID7的输出电源电压设定信号转换为模拟值。可变电压生成电路VR根据所述模拟值生成电压，并向误差放大器电路EA输出。

误差放大器电路EA放大所述VR和FB之间的电位差，并将结果输出到EO。EA由此可生成与VID1～VID7对应的误差放大器信号(EO)。另外，在接收到连接了外部电阻器R3、外部电容C1及内置晶体管Q41的TRKSS的电压时，EA进行软起动。在器件操作允许设定端子(ON/OFF)的ON/OFF信号为OFF的状态(操作禁止状态)时，Q41将TRKSS与地电压GND连接，并且在ON/OFF信号为导通的状态时，TRKSS为开路状态。在ON/OFF信号变为ON状态时，TRKSS的电压缓慢上升，并进行软起动。

EO经由外部电阻器R4及外部电容C2与FB连接。R4及C2具有设定电源电路带宽的功能。另外，如图12所示，EO与DEV[1]～DEV[n]的EO_IN连接。另一方面，EA的输出(即EO电压)经由低通滤波器电路LPF被输入到倾斜控制电路DROOPC。DROOPC利用连接到倾斜端子DROOP的外部电阻器R51的值及EA的输出电压控制可变电流源IR。所述IR的电流供给FB。输出电源电压监视电路PWGD检测差动放大器信号DFS的电压值不低于规定的值。即，检测正在进行输出电源电压Vout的产生操作。检测到时，PWGD驱动晶体管Q40，并向“电源正常”端子PG输出检测信号。

这里，已知倾斜是这样一种功能，其以反比的方式控制输出电源电压和输出电源电流，以使得例如随着输出电源电流增加，输出电源电压下降。在峰值电流控制方式中，误差放大器电路EA的输出电压与输出电源电流成正比。因此，响应于EA的输出电压，IR的值改变，其结果可使输出电源电压Vout发生变化。具体地说，进行控制以使得IR电流值可以随着来自EA的误差放大器信号的电压的增加而增加。IR与EA的输出(EO)成正比地变大，该比例常数由外置电阻器R51的值决定。于是，在此情况下，输出电源电压Vout的减少值如公式(3)所示。

ΔVout＝IR×R51 (3)

如上所述，通过采用本实施方式5的电源装置，可以与实施方式1等一样，实现具有代表性的低成本的多相位电源。即，在欲追加倾斜功能或输出电源电压设定功能等等时，通过将这些功能设为分开的器件可以实现整体成本低的多相位电源。具体来说，例如，监视和设定器件DEV_SVC如图13所示的，可以以较小面积实现，另外，在DEV_SVC与DEV[1]～DEV[n]之间布线较少，所以可降低器件的成本及安装费用。

如上所述，基于实施方式对本案发明人所做的发明进行了具体说明，但是本发明并不限于所述的实施方式，而是可进行各种变更而不超出本发明的范围。

例如，在所述的实施方式中，列出了采用峰值电流控制方式的半导体器件的配置示例，但是本实施方式是以通过环状连接来实现多相位电源的方法为主要特征，而并不一定限于峰值电流控制方式。例如，如所公知的，利用三角波生成电路生成PWM信号的电压控制方式等的配置也是可能的。但是，在多相位电源中，优选对各相馈送均等的电流，从这方面来考虑，采用峰值电流控制方式能较容易地进行控制。

另外，在前述的实施方式中，示出了其中利用触发输入信号作为起点进行开关操作的配置示例，但是，不仅可以以触发输入信号为起点，也可以以触发输出信号为起点，这是因为简而言之，只需以一定间隔进行开关操作。

基于本发明的一个实施方式的电源装置，是一种特别适用于多相位DC-DC转换器的有益技术，但并不限于此，也可广泛适用于各种电源装置。

Claims

1.一种电源装置，其特征在于，包括：

多个半导体器件；

分别耦合到所述多个半导体器件的多个电感器；及

共同耦合到所述多个电感器的输出电容器；

其中，所述多个半导体器件分别包括：

电源输入端子，被输入外部电源电压；

地电压端子，被输入地电源电压；

开关端子，与所述多个电感器中的与其本身对应的电感器耦合；

第一输入端子，被输入第一脉冲输入信号；

第一电路，接收所述第一脉冲输入信号并在经过第一延迟时间后生成第一脉冲输出信号；

第一输出端子，输出所述第一脉冲输出信号；

晶体管，将所述开关端子耦合到所述电源输入端子或所述地电压端子；以及

控制电路，以所述第一脉冲输入信号为起点控制所述晶体管的导通/截止；

其中，所述多个半导体器件以自身的第一输出端子与除自身以外的任何一个半导体器件的第一输入端子耦合，从而彼此环状耦合。

2.根据权利要求1所述的电源装置，其特征在于，

所述第一电路还包括第二电路，该第二电路根据来自外部的设定，在启动期间仅生成所述第一脉冲输入信号或所述第一脉冲输出信号一次。

3.根据权利要求2所述的电源装置，其特征在于，

所述第二电路根据外部电阻器是否与所述第一输入端子或者所述第一输出端子耦合来判定是否生成所述第一脉冲输入信号或所述第一脉冲输出信号。

4.根据权利要求1所述的电源装置，其特征在于，

所述多个半导体器件还分别包括：其上反映所述输出电容器的电压的第一检测端子，第二输入端子，及第二输出端子；

其中，所述控制电路具有误差放大器电路，该误差放大器电路反映所述第一检测端子的电压，并将用于设定所述晶体管的导通/截止时间的误差放大器信号向所述第二输出端子输出；

所述多个半导体器件中的任何一个半导体器件通过所述误差放大器电路生成所述误差放大器信号，而其他的半导体器件被配置使得：由所述任何一个半导体器件所生成的误差放大器信号能够从所述第二输入端子输入。

5.根据权利要求4所述的电源装置，其特征在于，

所述控制电路包括：

电流检测电路，用于检测流过所述晶体管的电流，并将该电流转换成电压；以及

比较电路，将由所述电流检测电路转换的电压和从所述第二输入端子输入的所述误差放大器信号进行比较；

其中，所述控制电路根据所述比较电路的比较结果控制所述晶体管的导通/截止。

6.根据权利要求1所述的电源装置，其特征在于，

所述第一电路通过利用了对电容器的充电时间的模拟电路生成所述第一延迟时间。

7.根据权利要求1所述的电源装置，其特征在于，

所述第一电路通过利用了时钟信号的边沿的数字电路生成所述第一延迟时间。

8.一种电源装置，包括：

电源输入端子，被输入外部电源电压；

地电压端子，被输入地电源电压；

开关端子，经由外部电感器耦合到外部输出电容器；

第一输入端子，被输入第一脉冲输入信号；

第一电路，接收所述第一脉冲输入信号，并在经过第一延迟时间后生成第一脉冲输出信号；

第一输出端子，输出所述第一脉冲输出信号；

晶体管，使所述开关端子与所述电源输入端子或所述地电压端子耦合；以及

其中，所述第一电路还包括第二电路，该第二电路根据来自外部的设定，在启动期间仅生成所述第一脉冲输入信号或所述第一脉冲输出信号一次。

9.根据权利要求8所述的电源装置，其特征在于，

所述第二电路根据外部电阻器是否与所述第一输入端子或者所述第一输出端子耦合来判定是否生成所述第一脉冲输入信号或者所述第一脉冲输出信号。

10.根据权利要求8所述的电源装置，其特征在于，

所述电源装置还包括：其上反映所述外部输出电容器的电压的第一检测端子，第二输入端子，及第二输出端子；

其中，所述控制电路具有误差放大器电路，该误差放大器电路反映所述第一检测端子的电压，并将用于设定所述晶体管的导通/截止时间的误差放大器信号向所述第二输出端子输出；以及

其中，所述控制电路根据从所述第二输出端子输出的所述误差放大器信号是从所述第二输入端子输入的，或者根据在自身以外生成的误差放大器信号是从所述第二输入端子输入的，来控制所述晶体管的导通/截止。

11.根据权利要求10所述的电源装置，其特征在于，所述控制电路包括：

比较电路，将由所述电流检测电路转换得到的电压和从所述第二输入端子输入的所述误差放大器信号进行比较；

12.根据权利要求8所述的电源装置，其特征在于，

13.根据权利要求8所述的电源装置，其特征在于，

14.一种电源装置，其特征在于，包括：

多个第一半导体器件，第二半导体器件，分别耦合到所述多个第一半导体器件的多个电感器，及共同耦合到所述多个电感器的输出电容器；

其中，所述多个第一半导体器件分别包括：

电源输入端子，被输入外部电源电压；

地电压端子，被输入地电源电压；

第一输入端子，被输入第一脉冲输入信号；

第一输出端子，输出所述第一脉冲输出信号；

晶体管，将所述开关端子耦合到所述电源输入端子或所述地电压端子；

第二输入端子，被输入用于设定所述晶体管的导通/截止时间的误差放大器信号；以及

控制电路，以所述第一脉冲输入信号为起点，根据所述误差放大器信号控制所述晶体管的导通/截止；

其中，所述第二半导体器件包括：

多个第一设定端子，用以设定所述输出电容器的电压；

第一检测端子，其上反映所述输出电容器的电压；

第二输出端子；以及

误差放大器电路，反映所述第一检测端子的电压及所述第一设定端子的信息，并将用于设定包括在所述多个第一半导体器件的每一个中的所述晶体管的导通/截止时间的误差放大器信号向所述第二输出端子输出；

其中，所述多个第一半导体器件通过本身的第一输出端子与本身以外的任何一个第一半导体器件的第一输入端子耦合而彼此环状耦合，且所述多个第一半导体器件的第二输入端子与所述第二半导体器件的所述第二输出端子耦合。

15.根据权利要求14所述的电源装置，其特征在于，

所述第一电路还包括第二电路，该第二电路根据来自外部的设定，在启动时仅生成所述第一脉冲输入信号或所述第一脉冲输出信号一次。

16.根据权利要求15所述的电源装置，其特征在于，

17.根据权利要求14所述的电源装置，其特征在于，

所述第二半导体器件还具有控制流过所述多个电感器的电流与所述输出电容器的电压使得它们成反比例关系的倾斜功能。