[go: up one dir, main page]

CN101404734B - 图像信号处理装置及图像信号处理方法 - Google Patents

图像信号处理装置及图像信号处理方法 Download PDF

Info

Publication number
CN101404734B
CN101404734B CN2008101687773A CN200810168777A CN101404734B CN 101404734 B CN101404734 B CN 101404734B CN 2008101687773 A CN2008101687773 A CN 2008101687773A CN 200810168777 A CN200810168777 A CN 200810168777A CN 101404734 B CN101404734 B CN 101404734B
Authority
CN
China
Prior art keywords
image
control information
frame speed
frame
view data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101687773A
Other languages
English (en)
Other versions
CN101404734A (zh
Inventor
内田真树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101404734A publication Critical patent/CN101404734A/zh
Application granted granted Critical
Publication of CN101404734B publication Critical patent/CN101404734B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44008Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving operations for analysing video streams, e.g. detecting features or characteristics in the video stream
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/57Control of contrast or brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Television Receiver Circuits (AREA)

Abstract

公开了对于输入图像信号执行帧速转换并且获得输出图像信号的图像信号处理装置。存储部分存储两个或更多个帧的图像数据。图像测量部分使用当执行帧速转换时所出现的帧延迟时间,来测量尚未执行帧速转换的输入图像信号的图像信息。控制信息生成部分基于图像数据来生成控制信息,以基于图像信息来执行高画质图像产生处理,并将生成的控制信息和与其相关联的图像数据存储至存储部分。帧速转换部分基于存储部分提供的控制信息来对于存储部分提供的图像数据执行帧速转换。

Description

图像信号处理装置及图像信号处理方法
相关申请的交叉引用
本发明包括涉及于2007年10月1日在日本专利局提交的日本专利申请JP2007-257506的主题,该申请的完整内容通过引用合并于此。
技术领域
本申请涉及布置在例如电视接收机中的图像信号处理装置和图像信号处理方法。
背景技术
对提供给显示器的图像信号执行高画质图像产生处理。高画质图像产生处理包括:例如,轮廓校正处理和对比度校正处理。专利文档1(日本专利申请特许公开号2005-176060)描述了一种用于高画质图像产生处理的装置,该处理基于输入的RGB信号来生成亮度信号、检测亮度信号的最大亮度差、存储所检测的最大亮度差、将最大亮度差转换为轮廓校正量、获得轮廓校正量的时间平均值(temporal average)、基于时间平均值形成轮廓加重增益(emphasis gain)信号、基于轮廓加重增益信号来调整增益、生成轮廓校正信号、并基于轮廓校正信号来校正轮廓。此外,专利文档1描述了中央处理单元(CPU)生成校正信号。
在用于执行例如专利文档1中所描述的轮廓校正的用以高画质图像产生处理的装置中,基于图像的所测图像信息(例如,上述的亮度信号的最大亮度差)执行最优高画质图像产生控制。基于所测图像信号来生成例如轮廓校正信息的图像控制信息需要花费一些时间。因此,已从其获得所测图像信息的图像可能会与待基于图像控制信号来处理的图像偏离一个帧。由于这种偏离对控制具有不利的影响,因而可能会发生问题。
帧存储器用于防止图像偏离。换句话说,在测量图像之后,图像数据被暂时地存储在帧存储器中,以使得图像数据被延迟一段时间,在该段时间内,CPU可计算图像控制信息。
发明内容
在这种相位匹配方法中,可能会出现以下问题。
●增加了整个系统的视频帧的延时。
●浪费了高画质图像产生电路和帧存储器之间的通信波段。
●增加了帧存储器所需要的面积。
考虑到之前所述,期望提供可解决上述问题,并且基于图像信息来实现控制最优动态高画质图像产生的图像信号处理装置和图像信号处理方法。
根据本发明的实施例,提供图像信号处理装置,其对于输入图像信号执行帧速转换并且获得输出图像信号。图像信号处理装置包括:存储部分、图像测量部分、控制信息生成部分、帧速转换部分以及图像处理控制部分。存储部分存储两个或多个帧的图像数据。图像测量部分使用当执行帧速转换时所出现的帧延迟时间,来测量尚未执行帧速转换的输入图像信号的图像信息。控制信息生成部分基于图像数据来生成控制信息,以基于图像信息来执行高画质图像产生处理,并将生成的控制信息和与其相关联的图像数据存储至存储部分。帧速转换部分基于存储部分提供的控制信息来对于存储部分提供的图像数据执行帧速转换。图像处理控制部分基于帧速转换部分提供的控制信息,来执行用于帧速转换部件提供的图像数据的高画质图像产生处理。图像处理控制部分匹配图像数据与高画质图像产生控制的相位。
根据本发明的实施例,提供对于输入图像信号执行帧速转换并获得输出图像信号的图像信号处理方法。使用当执行帧速转换时所出现的帧延迟时间,来测量尚未执行帧速转换的输入图像信号的图像信息。基于图像数据生成控制信息,以基于图像信息来执行高画质图像产生处理,并将生成的控制信息和与其相关联的图像数据存储至存储部件。基于存储部件提供的控制信息来对于存储部件提供的图像数据执行帧速转换。基于帧速转换步骤之后提供的控制信息,在帧速转换步骤之后执行用于所提供的图像数据的高画质图像产生处理。通过匹配图像数据和高画质图像产生控制的相位来执行图像处理控制步骤。
根据本发明的实施例,可无需访问帧存储器,而基于所测图像信号来匹配由CPU计算的用于高画质图像产生处理的控制信息与输出图像信号的相位。结果,可最优地且动态地执行高画质图像产生控制。因此,根据本发明的实施例,在高画质图像产生处理中,CPU可仅执行与输入垂直同步信号同步的处理。因此,可简化用于高画质图像产生控制的结构和处理。
如附图中所图解,根据其最佳方式实施例的以下详细描述,本发明的这些及其它目标、特征和优点将会变得更加显而易见。
附图说明
图1是显示根据本发明的实施例的图像信号处理装置的示例性结构的框图;
图2是显示根据本发明的实施例的示例性处理的时序图;
图3是显示根据本发明的实施例的示例性帧速转换处理的时序图;
图4是显示根据本发明的实施例的帧存储器的示例性映射的原理图;
图5是显示根据本发明的实施例的具体的示例性处理的时序图。
具体实施方式
接下来参考附图,描述根据本发明的实施例的图像信号处理装置。如图1中所示,根据本实施例的图像信号处理装置由CPU101、帧存储器102和图像信号处理模块103构成。连接在CPU101和帧存储器102之间的是存储器总线104。连接在CPU101和图像信号处理模块103之间的是寄存器总线105。
图像信号处理模块103具有:图像测量模块107,其连接至图像信号(例如,数字亮度信号)输入端106;图像缩放模块108,其连接至图像测量模块107;帧速转换模块109;以及图像处理控制模块110,用于高画质图像产生处理。图像处理控制模块110将已对其执行了帧速转换及高画质图像产生处理的输出图像信号提供给输出端111。
布置在图像缩放模块108和帧存储器102之间的是存储器总线112。布置在帧存储器102和帧速转换模块109之间的是存储器总线113。
图像测量模块107测量与高画质图像产生处理对应的输入图像信号的期望信息,以基于输入图像信号来生成高画质图像产生处理所需要的控制信号。高画质图像产生处理包括轮廓校正。图像测量模块107测量例如待处理的一个帧的图像的平均图像亮度(APL)。图像处理控制模块110控制对应于APL的亮度输入/输出特性。图像测量模块107可测量一个帧的亮度柱状图(而非APL)。示例性动态画质控制的细节将在随后描述。
CPU101通过寄存器总线105读取图像测量模块107的所测信息。CPU101计算待设置给图像处理控制模块110的控制信息,并将CPU101已计算出的控制信息(例如,寄存器值)通过存储器总线104提供给帧存储器102。
图像缩放模块108放大或缩小对应于例如显示板的分辨率等等的输入图像信号。例如,当显示板显示(1920×1080)逐行信号(progressive signal),而输入图像是(720×480)隔行(隔行地扫描)信号时,图像缩放模块108对于输入图像信号执行放大处理,并且生成具有显示板的尺寸的图像信号。
在图像缩放模块108中已处理的图像数据通过存储器总线112被写入至帧存储器102。然后将CPU101所计算出的控制信息与图像数据打包,再将打包后的数据存储在帧存储器102中。打包表示将例如一个帧的图像数据与对应的控制信号相关联并且将关联后的数据存储至帧存储器102中的处理。换句话说,可从帧存储器102同时读取图像数据和与其关联的控制数据。例如,可创建将图像数据与控制信息相关联的表,并且可通过引用从该表读取图像数据和控制信息。
从帧存储器102中读取图像数据和控制信息。已从帧存储器102中读取的图像数据和控制信息通过存储器总线113提供给帧速转换模块109。帧速转换模块109对于图像数据执行帧速转换。
由帧速转换模块109对其执行了帧速转换的图像信号被提供给图像处理控制模块110。图像处理控制模块110对图像信号执行高画质图像产生处理。在从其中读取图像信号之前的消隐期(blanking period)中,从帧存储器102中读取用于高画质图像产生处理的控制信息。在垂直消隐间隔(blankinginterval)中,用于高画质图像产生处理的图像处理控制模块110更新高画质图像产生设置。图像处理控制模块110对图像信号执行高画质图像产生处理,并将已对其执行了合适的帧速转换、已产生的高画质图像的图像信号提供给输出端111。
接下来参考图2中所示的时序图,以时序描述根据本发明的实施例的处理。在图2中,Vsy1表示与输入图像信号同步的垂直同步信号;Den1表示与输入图像信号同步的数据使能信号。数据使能信号Den1的高电平期是图像数据存在的期间,而其低电平期是垂直消隐间隔。图2中所示的时序图集中在关于一个垂直区域的部分的处理上。
图像测量模块107测量输入图像信号的一个垂直区域区域的图像数据区域区域中的图像的APL等等(区域201)。图像测量模块107将测量结果存储在下一个垂直区域中(区域202)。图像缩放模块108在待由图像测量模块107测量的一个垂直区域中缩放图像信号,并将缩放后的图像数据通过存储器总线112写入至帧存储器102(区域203)。
CPU101与输入图像数据的垂直同步信号Vsy1同步地执行处理。CPU101从图像测量模块107获得所测信息(区域204)。CPU101基于已获得的所测信息来生成控制信号,并将生成的控制信息通过存储器总线112写入帧存储器102(区域205)。在这种情况下,控制信息与在先前区域203中写入帧存储器102中的已缩放图像数据相关联,并被写入帧存储器102。
在控制信息写入帧存储器102之后,执行帧速转换处理和高画质图像产生处理。在区域206中决定待从帧存储器102中读取的帧。从帧存储器102中读取与已决定的帧相关联的控制信息。已读取的控制信息被提供给图像处理控制模块110。已设置给图像处理控制模块110的控制信息被更新为已从帧存储器102中所读取的控制信息。
图像处理控制模块110与输出垂直同步信号Vsy2同步地执行高画质图像产生处理。Den2表示输出图像数据的使能信号。Den2的高电平区域是图像区域。Den2的低电平区域是垂直消隐间隔。在垂直消隐间隔中决定待读取的帧,读取控制信号,并且将图像处理控制模块110的控制信息更新为已读取的控制信息(区域206)。由于在更新图像信号之前更新控制信息,所以可以基于更新后的控制信息在区域207中的相同垂直间隔中对图像信号执行高画质图像产生处理。
如图3的时序图中所示,帧速转换模块109对于图像数据执行帧速转换。帧存储器102具有用于三个帧的三个存储区域(区域1、区域2和区域3)。与输入垂直同步信号Vsy1同步的输入图像数据Din被连续地写入帧存储器102的每个区域。
当输出图像数据的帧速大约是输入图像数据的帧速的两倍时,输出垂直同步信号Vsy2的频率大约是Vsy1的频率的两倍。虽然输入图像数据被写入帧存储器102一次,但帧速转换模块读取相同的帧两次。该处理字面上称为重复。
当输出图像数据的帧速大约是输入图像数据的帧速的一半时,输出垂直同步信号Vsy2的频率大约是Vsy1的频率的一半。为了实时的显示输入图像数据而不导致帧存储区溢出,需要略过一些帧。该处理字面上称为跳转(skipping)。
当执行对于输入图像数据的帧速转换时,可以对应于其动作内插输入图像数据。在跳转处理以及重复相同图像的方法中,附加帧的活动像素可用前一个和后一个帧的图像都已被内插的像素来替代。当执行帧速转换时,水平扫描线的频率被加倍(在重复的情况下)或者频率被减半(在跳转的情况下)。
以这种方式,执行对于输入图像数据的帧速转换。通常,当执行帧速转换时,写图像数据的图像缩放模块108被允许将图像数据写入存储区,从该存储区中,帧速转换模块109正在读取仅当帧速转换模块109已完全地读取图像数据时才对其执行帧速转换的图像数据;以及将图像数据写入至帧速转换模块109为了防止写入方被超越(overtake)(即重写读取方正在读取(显示)的图像数据)而未从其中读取图像数据的区域。在通过重复和跳转处理来控制帧速转换的系统中,如图3中所示,可以使用大于输入垂直同步信号Vsy1的一个周期的时段作为CPU101的处理时间。
接下来参考图4,描述存储在帧存储器102中的数据的打包。可为帧存储器102分配用于帧1的区域401、用于帧2的区域402、用于帧3的区域403。图像缩放模块108连续且循环地将已缩放的图像存储至图像数据区域404、图像数据区域405和图像数据区域406。
CPU101基于由图像测量模块107测量的所测信息来计算控制信息,并连续且循环地将已计算出的控制信息存储至控制信息区域407、控制信息区域408和控制信息区域409。在这种情况下,由帧速转换模块109生成的图像数据以及由CPU101计算出的控制信息被打包,并被存储至每个区域。
帧速转换模块109确定是否要执行跳转处理或重复处理。帧速转换模块109基于所确定的结果来选择帧区域401、402或403。首先,帧速转换模块109与输出垂直同步信号同步地从所选择的区域读取控制信息,并将图像处理控制模块110的控制信息的设置更新为已读取的控制信息。接下来,帧速转换模块109从区域404、405或406读取图像数据,并对于图像数据执行帧速转换。图像处理控制模块110执行对于已读取的图像数据的高画质图像产生控制。
图像处理控制模块110具有将其设置更新为从上游端(upstream-side)的帧速转换模块109接收的用于高画质图像的控制信息(用于高画质图像产生控制的寄存器组)的更新部分。因为帧速转换模块109决定由前述的跳转处理和重复处理从其之中读取图像数据的帧存储器102的区域(图4中所示的区域404、区域405或区域406),所以图像处理控制模块110不直接从帧存储器102获得高画质图像产生控制信息。此外,帧速转换模块109在从区域404、区域405和区域406的任何一个读取图像数据之前,在消隐间隔读取高画质图像产生控制信息(图4中所示的区域404、区域408和区域409的任何区域)。
接下来参考图5,描述本发明的更具体的实施例。在该实施例中,图像测量模块107测量APL(平均图像亮度)。图像处理控制模块110控制对应于APL的输入/输出亮度特性。当屏幕的所有像素都是最大电平(白)时,APL是100%;当屏幕的所有像素都是最小电平(黑)时,APL是0%。APL表示为百分比值。
图5中所示的时序图比图2中所示的时序图更加具体。图5示出输入垂直同步信号Vsy1、数据使能信号Den1以及输入图像信号Din。在输入图像信号Din中,帧A、B、C和D以APL增高的顺序排列。图像测量模块107测量输入图像信号的每个帧的APL,并在每个帧间隔中获得APL的测量结果(所测图像信息)。例如,帧A、B、C和D的APL分别是50%、40%、30%和20%。
图像缩放模块108将图像数据写入帧存储器102。帧速转换模块109从帧存储器102中读取图像数据。在图5中所示的例子中,通过跳转处理将帧速减半。
输入至图像处理控制模块110的图像数据Din’与输出垂直同步信号Vsy2同步。图像数据Din’是已经对于其执行了缩放和帧速转换的数据。然而,图像数据Din’的APL与输入图像数据的APL相同。帧A的APL是50%,而帧B的APL是40%。
图像处理控制模块110使用放大输入亮度50%的电平处的增益最大的输入/输出亮度控制特性。在该点,执行由下面公式所表示的控制,假设输入数据的电平与输出数据的电平的比率表示为Gain(增益)。
Gain=输入亮度×(100%-输入亮度)
通过将50%代入上面等式的“输入亮度”,可得到25%作为GainMax的值。使用GainMax的值,依赖于所测APL的放大后的Gain定义如下。
放大后的Gain=(100%-APL)×GainMax
根据该公式,APL越高,则放大后的Gain变得越低。换句话说,不执行高画质图像产生控制。相反,APL越低,则放大后的Gain越高。因此,执行了用于整个屏幕的放大亮度特性的控制。从图5中可清楚地看到,由于具有高APL的图像A具有低放大后的Gain,因此亮度放大处理的电平低。相反,可清楚地看到,具有比图像A的APL低的APL的图像B,以比图像A的放大后的Gain更高的放大后的Gain进行控制。
本领域的技术人员应该明白,只要在所附权利要求或其等效的范围之内,根据设计要求和其它因素可以发生各种修改、组合、子组合和变更。例如,代替用于高画质图像产生控制的输入/输出亮度特性的控制,本发明可应用于诸如轮廓校正之类的其它控制。

Claims (5)

1.一种对于输入图像信号执行帧速转换并且获得输出图像信号的图像信号处理装置,该图像信号处理装置包含:
存储部件,用于存储两个或多个帧的图像数据;
图像测量部件,用于使用当执行帧速转换时所出现的帧延迟时间,来测量尚未执行帧速转换的输入图像信号的图像信息;
控制信息生成部件,用于基于该图像数据来生成控制信息,以基于该图像信息来执行高画质图像产生处理,并将所生成的控制信息和与其相关联的图像数据存储至该存储部件;
帧速转换部件,用于基于该存储部件提供的控制信息,来对于该存储部件所提供的图像数据执行帧速转换;以及
图像处理控制部件,用于基于该帧速转换部件提供的控制信息,来对于该帧速转换部件所提供的图像数据执行该高画质图像产生处理,
其中,该图像处理控制部件匹配该图像数据与高画质图像产生控制的相位。
2.如权利要求1所述的图像信号处理装置,
其中,该图像处理控制部件无需访问该存储部件而获得该控制信息。
3.如权利要求1所述的图像信号处理装置,
其中,该控制信息生成部件是中央处理单元。
4.一种对于输入图像信号执行帧速转换并获得输出图像信号的图像信号处理方法,该图像信号处理方法包含以下步骤:
使用当执行该帧速转换时所出现的帧延迟时间,来测量尚未执行帧速转换的输入图像信号的图像信息;
基于图像数据来生成控制信息,以基于该图像信息来执行高画质图像产生处理,并将所生成的控制信息和与其相关联的图像数据存储至存储部件;
基于该存储部件提供的控制信息,来对于该存储部件所提供的图像数据执行帧速转换;以及
基于该帧速转换步骤之后提供的控制信息,来对于该帧速转换步骤之后所提供的图像数据执行高画质图像产生处理,
其中,通过匹配该图像数据与高画质图像产生控制的相位来执行该图像处理控制步骤。
5.如权利要求4所述的图像信号处理方法,
其中,无需访问该存储部件而通过获得该控制信息来执行该图像处理控制。
CN2008101687773A 2007-10-01 2008-09-28 图像信号处理装置及图像信号处理方法 Expired - Fee Related CN101404734B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007257506A JP4556982B2 (ja) 2007-10-01 2007-10-01 映像信号処理装置および映像信号処理方法
JP257506/07 2007-10-01

Publications (2)

Publication Number Publication Date
CN101404734A CN101404734A (zh) 2009-04-08
CN101404734B true CN101404734B (zh) 2011-08-24

Family

ID=40507803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101687773A Expired - Fee Related CN101404734B (zh) 2007-10-01 2008-09-28 图像信号处理装置及图像信号处理方法

Country Status (3)

Country Link
US (1) US20090086090A1 (zh)
JP (1) JP4556982B2 (zh)
CN (1) CN101404734B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150018029A (ko) * 2013-08-08 2015-02-23 삼성디스플레이 주식회사 단말기 및 그 제어 방법
US9728166B2 (en) * 2015-08-20 2017-08-08 Qualcomm Incorporated Refresh rate matching with predictive time-shift compensation
US10237319B2 (en) 2015-10-14 2019-03-19 Google Llc Capture, recording, and streaming of media content
EP3382405B1 (en) * 2017-03-30 2024-10-09 Rohde & Schwarz GmbH & Co. KG Method for performing a bus autoset function and measurement device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691769A (zh) * 2004-03-31 2005-11-02 松下电器产业株式会社 可变帧速率记录的视频记录设备、复用及画面编码方法
CN101017654A (zh) * 2006-02-07 2007-08-15 三星电子株式会社 显示装置及其驱动设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3898347B2 (ja) * 1998-06-30 2007-03-28 富士通株式会社 動画データ制御装置、動画データ制御方法、及び動画データ制御プログラムを記録したコンピュータ読みとり可能な記録媒体
US20020191104A1 (en) * 2001-03-26 2002-12-19 Mega Chips Corporation Image conversion device, image conversion method and data conversion circuit as well as digital camera
JP4140709B2 (ja) * 2003-02-05 2008-08-27 松下電器産業株式会社 画像信号再生装置および画像信号再生方法
JP4325388B2 (ja) * 2003-12-12 2009-09-02 ソニー株式会社 信号処理装置、画像表示装置および信号処理方法
JP4773739B2 (ja) * 2005-04-13 2011-09-14 キヤノン株式会社 画像処理方法
JP4861636B2 (ja) * 2005-04-19 2012-01-25 パナソニック株式会社 画像処理装置及び画像処理プログラム
JP4506548B2 (ja) * 2005-04-28 2010-07-21 株式会社日立製作所 映像処理装置及び映像表示装置
JP4504284B2 (ja) * 2005-08-30 2010-07-14 株式会社東芝 映像信号処理装置及び映像信号処理方法
US8204104B2 (en) * 2006-03-09 2012-06-19 Sony Corporation Frame rate conversion system, method of converting frame rate, transmitter, and receiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691769A (zh) * 2004-03-31 2005-11-02 松下电器产业株式会社 可变帧速率记录的视频记录设备、复用及画面编码方法
CN101017654A (zh) * 2006-02-07 2007-08-15 三星电子株式会社 显示装置及其驱动设备

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2006-295686A 2006.10.26
JP特开2006-303797A 2006.11.02
JP特开2006-311166A 2006.11.09
JP特开2007-67687A 2007.03.15

Also Published As

Publication number Publication date
CN101404734A (zh) 2009-04-08
US20090086090A1 (en) 2009-04-02
JP4556982B2 (ja) 2010-10-06
JP2009089137A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
US6982730B2 (en) Apparatus and method for correcting keystone distortion
US20080043123A1 (en) Imaging device
US20070279523A1 (en) Frame rate conversion apparatus and frame rate converson method
JP6601020B2 (ja) 撮像表示装置
JP6948810B2 (ja) 画像処理システム
CN101404734B (zh) 图像信号处理装置及图像信号处理方法
KR20070031805A (ko) 화상 처리 장치 및 화상 처리 방법
US20080043145A1 (en) Image Processing Apparatus, Image Processing Method, and Image Display Apparatus
US6084568A (en) System and methods for both 2-tap and 3-tap flicker filtering of non-interlaced computer graphics to interlaced lines for television display
US8447131B2 (en) Image processing apparatus and image processing method
JP4573769B2 (ja) 画像処理回路および画像処理方法
US7633494B2 (en) Apparatus and method for controlling display state
US20060284986A1 (en) Wireless terminal for reducing distortion of moving picture screen
JP2000004382A (ja) 画像処理装置、画像処理方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6989870B2 (en) Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal
JP2976877B2 (ja) キーストン歪み補正装置
JP2020170985A (ja) 撮像装置およびその制御方法
JP2013074335A (ja) 画像処理装置及びその方法、撮像装置
JP2009156709A (ja) レーダ表示処理装置及びレーダ表示処理方法
JP2007293148A (ja) 表示装置
JP2024128806A (ja) 画像処理装置、撮像装置、画像処理方法、及びプログラム
KR20040093269A (ko) 영상처리방법 및 장치
KR20060022575A (ko) 이미지센서의 디지털 줌 방법
JPH07501626A (ja) マトリクスディスプレイの制御方法および制御装置
JP2000267619A (ja) 撮像カメラ付き液晶プロジェクタ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20130928