CN101359662B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN101359662B CN101359662B CN2007101437330A CN200710143733A CN101359662B CN 101359662 B CN101359662 B CN 101359662B CN 2007101437330 A CN2007101437330 A CN 2007101437330A CN 200710143733 A CN200710143733 A CN 200710143733A CN 101359662 B CN101359662 B CN 101359662B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- centered cubic
- nitride
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 229910052751 metal Inorganic materials 0.000 claims abstract description 167
- 239000002184 metal Substances 0.000 claims abstract description 167
- 150000004767 nitrides Chemical class 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 38
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 38
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 28
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 16
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 16
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000010955 niobium Substances 0.000 claims description 3
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052716 thallium Inorganic materials 0.000 claims description 3
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 335
- 239000003990 capacitor Substances 0.000 description 40
- 238000000034 method Methods 0.000 description 26
- 239000011229 interlayer Substances 0.000 description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 18
- 230000008569 process Effects 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 229910052757 nitrogen Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000009832 plasma treatment Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910018182 Al—Cu Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910004156 TaNx Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明揭示一种半导体装置。上述半导体装置包含：一基底；一位于该基底上的第一金属层；一位于该第一金属层上的介电层；以及一位于该介电层上的第二金属层。其中该第一金属层具有：一第一体心立方晶格金属层；一第一氮化物层，其位于该第一体心立方晶格金属层的下方，该第一氮化物层为该第一体心立方晶格金属层的组成的氮化物；及一体心立方晶格的第一界面，其位于该第一体心立方晶格金属层与该第一氮化物层之间。
Description
技术领域
本发明涉及半导体技术，特别涉及金属-绝缘体-金属电容器。
背景技术
电容器是广泛用于半导体装置中的元件，用来储存电荷、或是与一电感器并联而成为用于发射信号的一LC振荡器(LC oscillator)。电容器在本质上具有被一介电材料分离的两片导体板，且也会用于滤波器、模拟至数字转换器、存储装置、控制用途、与许多其它种类的半导体装置。
电容器中，有一种是金属-绝缘体-金属(metal-insulator-metal；MIM)电容器，其常用于信号与逻辑的混合装置中，例如嵌入式存储器与射频装置。在许多种类的半导体装置中，金属-绝缘体-金属电容器用于储存电荷。金属-绝缘体-金属电容器通常水平地形成于一半导体晶片上，其一介电层夹于两片电极板中间，并与晶片表面平行。在射频装置的应用方面，氮化钽膜常常用作金属-绝缘体-金属电容器的金属板。
氮化钽的电阻率通常为150～250μΩ-cm。在某些情况中，对半导体装置的整体而言，上述电阻率值是太高了。因此业界需要一种技术，以降低金属-绝缘体-金属电容器的电极板的电阻率。
发明内容
因此，本发明提供一种半导体装置，以提供具有低电阻率的金属电极板的金属-绝缘体-金属电容器。
本发明揭示一种半导体装置。上述半导体装置包含一基底、一第一金属层、一介电层、与一第二金属层。上述第一金属层位于上基底上，且上述第一金属层包含实质上不含氮的体心立方晶格的金属；上述介电层位于上述第一金属层上；而上述第二金属层则位于上述介电层上。
本发明又提供一种半导体装置。上述半导体装置包含一基底、一第一金属层、一介电层、与一第二金属层。上述第一金属层位于上述基底上；上述介电层位于上述第一金属层上；上述第二金属层位于上述介电层上。上述第一金属层具有一第一体心立方晶格金属层、一第一氮化物层、与一体心立方晶格的第一界面。上述第一氮化物层位于上述第一体心立方晶格金属层的下方，而上述第一氮化物层为上述第一体心立方晶格金属层的组成的氮化物。上述体心立方晶格的第一界面位于上述第一体心立方晶格金属层与上述第一氮化物层之间。
另外，本发明又提供一种半导体装置。上述半导体装置包含一基底、与一金属-绝缘体-金属电容器。上述基底具有一逻辑区与一非逻辑区；上述金属-绝缘体-金属电容器位于上述基底的上述非逻辑区上。上述金属-绝缘体-金属电容器具有：一下电极、一介电层、与一上电极。上述下电极位于上述基底上，上述下电极包含实体心立方晶格的钽；上述介电层位于上述下电极上；上述上电极位于上述介电层上，上述上电极包含实体心立方晶格的钽。
附图说明
图1为一剖面图，显示本发明第一实施例的一半导体装置。
图2为一剖面图，显示本发明第二实施例的一半导体装置。
图3为一剖面图，显示本发明第三实施例的一半导体装置。
图4A～4G为一系列的剖面图，显示本发明的半导体装置的例示的一制造方法。
图5为一曲线图，显示本发明的半导体装置相关的实验数据。
其中，附图标记说明如下：
20～等离子体 100～基底
101～逻辑区 102～非逻辑区
105～金属-绝缘体-金属电容器 109～蚀刻停止层
109a～部分 109b～部分
110～下电极板 111～氮化钽层
112～铝铜合金层 113～氮化钽层
120～介电层 130～上电极板
140～层间介电层 141～介电层
142～介电层 143～蚀刻停止层
144～蚀刻停止层 150～电路层
200～基底 201～逻辑区
202～非逻辑区 205～金属-绝缘体-金属电容器
209～蚀刻停止层 209a～部分
209b～部分 211～氮化物层
211a～界面 212～金属层
220～介电层 230～上电极板
231～氮化物层 231a～界面
232～金属层 240～层间介电层
241～介电层 242～介电层
243蚀刻停止层 244～蚀刻停止层
250～电路层 280～掩模层
290～掩模层 300～基底
301～逻辑区 302～非逻辑区
305～金属-绝缘体-金属电容器 309～蚀刻停止层
309a～部分 309b～部分
310～下电极板 311～氮化物层
311a～界面 312～金属层
313～铝铜合金层 314～氮化物层
314a～界面 315～金属层
320～介电层 330～上电极板
331～氮化物层 331a～界面
332～金属层 340～层间介电层
341～介电层 342～介电层
343～蚀刻停止层 344～蚀刻停止层 350～电路层
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图，详细说明如下：
请参考图1，为一剖面图，显示本发明第一实施例的一半导体装置，其包含一基底100、一金属-绝缘体-金属电容器105、一层间介电层140、与一电路层150。
基底100包含半导体材料例如硅、锗、硅锗、化合物半导体、或其它已知的半导体材料，而在本实施例中，基底100为一硅晶片。在另一实施例中，基底100可以是一显示器、一发光装置、或其它装置的基板。在基底100中可形成多个有源装置例如晶体管、二极管、或其它有源装置，但为了简洁，在附图中不会显示上述有源装置。在某些情况中，基底100可包含其它层间介电质与电路层于金属-绝缘体-金属电容器105、层间介电层140、与电路层150的下方，但为了简洁，在附图中也不会将其显示出来。在本实施例中，基底100包含一选择性附加的(optional)蚀刻停止层109，其较好为包含氮化硅。上覆的蚀刻停止层109包含部分109a与109b，其细节会在后文中叙述。
基底100包含一逻辑区101与一非逻辑区102。通常大部分的主动元件形成于逻辑区101中。非逻辑区102可以是一模拟(analog)区、一周边电路区、一存储器区、一通讯区、或其它性质的区域。在本实施例中，非逻辑区102为一通讯区，其具有多个射频(radio frequency；RF)装置。
金属-绝缘体-金属电容器105置于基底100的非逻辑区102上。在本实施例中，金属-绝缘体-金属电容器105置于基底100的蚀刻停止层109的部分109b上。也可将一电感器置于非逻辑区102中，而与金属-绝缘体-金属电容器105并联以形成用于发射信号的一LC振荡器，但为了简洁，在附图中不会将其显示出来。
介电层141与142例如为非掺杂的硅玻璃(undoped silicate glass；USG)，依序形成于基底100与金属-绝缘体-金属电容器105上，而成为层间介电层140。在另一实施例中，介电层141与142可以是已知的低介电常数介电质，甚至其介电常数可以低于3。层间介电层140可视需求包含蚀刻停止层143与144于金属-绝缘体-金属电容器105上，其细节部分将在后文中说明。然后，将电路层150嵌于层间介电层140中，其可以是钨、铜或其它导体材料。在逻辑区101中的电路层150与上述主动元件电性连接或电性接触；而非逻辑区102中的电路层150则与金属-绝缘体-金属电容器105电性接触。
金属-绝缘体-金属电容器105包含一下电极板110、一介电层120于下电极板110上、与一上电极板130于介电层120上。下电极板110从下电极板110、介电层120、与上电极板130的堆叠体中，水平地延伸出来，因此至少一电路层可与下电极板110电性接触。在本实施例中，电路层150分别与下电极板110及上电极板130电性接触。介电层120的材质可选自已知的介电质，视金属-绝缘体-金属电容器105所设计的电容值、工艺整合、或其它因素所决定。
下电极板110与上电极板130可以是任何已知的导体材料，而在本实施例中则为氮化钽。下电极板110还包含一低阻剂层例如为一铝铜合金层112夹于两个氮化钽层111与113之间。铝铜合金层112的电阻率通常为2～3μΩ-cm，远低于氮化钽的电阻率。因此，将铝铜合金层112用于下电极板110中有助于降低下电极板110整体的电阻值。
另外如图1所示，电路层150可延伸到下电极板110内，以降低二者之间的接触电阻。在某些情况中，电路层150伸进氮化钽层113中，但电路层150之下的氮化钽层113尚有T1的残留厚度，考虑到电路层150的工艺方面的整合，T1值较好为大于
在某些实施例中，电路层150也可伸进上电极板130中，以降低二者之间的接触电阻。
氮化钽层111的厚度较好为
在本实施例中其厚度为约
而铝铜合金层112的厚度较好为
以能够实质上且有效地降低下电极板110的电阻，而在本实施例中，铝铜合金层112的厚度为
氮化钽层113的厚度较好为
在本实施例中其厚度为约
还有，介电层120的厚度较好为
在本实施例中其厚度为约上电极板130的厚度较好为
在本实施例中其厚度为约
如前所述，将铝铜合金层112用于下电极板110中，有助于帮助降低下电极板110的整体电阻。然而，将铝铜合金层112用于下电极板110中，也增加了金属-绝缘体-金属电容器105的整体厚度，而因此增加了形成层间介电层140与电路层150之前的逻辑区101与非逻辑区102之间的阶差。在本实施例中，形成层间介电层140与电路层150之前的逻辑区101与非逻辑区102之间的阶差H1为约
且在金属-绝缘体-金属电容器105中，铝铜合金层112所占的厚度比例超过40％。
本申请发明人发现在逻辑区101与非逻辑区102之间发生如此大的阶差，可能对后续层间介电层140与电路层150的工艺造成负面影响。
例如，在使用沉积工艺例如化学气相沉积(chemical vapor deposition；CVD)法形成介电层141之后，则施以一平坦化的工艺以改善基底100表面高低不平的状态。由于前述阶差的影响，在逻辑区101与非逻辑区102之间的介电层141具有一阶差倾斜区，而介电层141的平坦化工艺通常使用化学机械研磨(chemical mechanical polishing；CMP)的方法，在其过程中所使用的化学物质与研磨粒子会大量残留于上述的阶差倾斜区中。上述化学物质与研磨粒子的残留物会流入后来形成而用以让电路层150嵌入的导通孔与沟槽中，而因此增加电路层150的电阻、或是使电路层150发生开路。
后续本发明第二与第三实施例的半导体装置是第一实施例的半导体装置的改进实施例。考虑到在金属-绝缘体-金属电容器105中，铝铜合金层112所占的厚度比例超过40％，因此减少铝铜合金层112的用量可有效地缩减金属-绝缘体-金属电容器105的整体厚度，以降低阶差H1。
请参考图2，为一剖面图，显示本发明第二实施例的一半导体装置，其包含一基底200、一金属-绝缘体-金属电容器205、一层间介电层240、与一电路层250。关于基底200的叙述包含逻辑区201、非逻辑区202、具有部分209a与209b的选择性附加的上覆蚀刻停止层209、具有介电层241和242及选择性附加的蚀刻停止层243与244的层间介电层240、厚度T2、与电路层250，与第一实施例的基底100包含逻辑区101、非逻辑区102、具有部分109a与109b的选择性附加的上覆蚀刻停止层109、具有介电层141、142及选择性附加的蚀刻停止层143与144的层间介电层140、厚度T2、与电路层150的叙述相同或相似，而因此省略其相关叙述。
金属-绝缘体-金属电容器205包含一下电极板210、一介电层220位于下电极板210上、与一上电极板230位于介电层220上。下电极板210从下电极板210、介电层220、与上电极板230的堆叠体中，水平地延伸出来，因此至少一电路层可与下电极板210电性接触。另外，关于介电层220的叙述与第一实施例中的介电层120的叙述相同或相似，故在此予以省略。
下电极板210通常为金属，且包含体心立方晶格的金属以降低其本身的电阻率。因此，上电极板230通常为金属，且更好为体心立方晶格的金属。在某些实施例中，下电极板210与上电极板230分别包含金属层212及232、与氮化物层211及231。金属层212及232为体心立方晶格，而氮化物层211及231分别置于金属层212及232的下方，且分别为金属层212及232的成分的氮化物。位于氮化物层211与金属层212之间的一界面211a为体心立方晶格，以在工艺中促使体心立方晶格的金属层212的孕核及晶粒生长。相同地，位于氮化物层231与金属层232之间的一界面231a为体心立方晶格，以在工艺中促使体心立方晶格的金属层232的孕核及晶粒生长。在某些实施例中，下电极板210与上电极板230中的体心立方晶格的金属可包含铌、钽、铊、或上述组合。
在某些实施例中，为了确保整个半导体装置的工艺能够整合，下电极板210与上电极板230中的体心立方晶格的金属较好为钽，以与该半导体装置的金属化工艺例如制造电路层250的阻障层(未绘示)相容。因此在本实施例中，金属层212及232分别为体心立方晶格的含钽层、氮化物层211及231分别为氮化钽层、以及界面211a与231a为TaNx。界面211a与231a为体心立方晶格，且x值为约0.1。在某些实施例中，金属层212为体心立方晶格的TaNa，其中a值小于0.5但不为0，较好为0.1～0.3；在其它实施例中，金属层212为不含氮、或实质上不含氮的体心立方晶格的金属钽。相同地，金属层232可以是体心立方晶格的TaNb，其中b值小于0.5但不为0，较好为0.1～0.3；或是金属层232为不含氮、或实质上不含氮的体心立方晶格的金属钽。
在本实施例中，氮化物(氮化钽)层211的厚度较好为
而更好为约
金属(钽)层212的厚度较好为
而更好为约
介电层220的厚度较好为
而更好为约
氮化物(氮化钽)层231的厚度较好为更好为约金属(钽)层232的厚度较好为
更好为约
此时，在形成层间介电层240与电路层250之前，逻辑区201与非逻辑区202之间的阶差H2为约远小于第一实施例中的H1的值。因此，本发明第二实施例达到了下电极板210与上电极板230的电阻降低，其额外的技术效果之一即为得到较低的阶差值H2。
当降低电阻值的重要性(权重)大于降低基底的阶差的重要性(权重)时，可将例如一铝铜合金层用于含有体心立方晶格的无氮金属的下电极板210中。
请参考图3，为一剖面图，显示本发明第三实施例的一半导体装置，其包含一基底300、一金属-绝缘体-金属电容器305、一层间介电层340、与一电路层350。关于基底300的叙述包含逻辑区301、非逻辑区302、具有部分309a与309b的选择性附加的上覆蚀刻停止层309、具有介电层341和342及选择性附加的蚀刻停止层343与344的层间介电层340、厚度T3、与电路层350，是与第一实施例的基底100包含逻辑区101、非逻辑区102、具有部分109a与109b的选择性附加的上覆蚀刻停止层109、具有介电层141、142及选择性附加的蚀刻停止层143与144的层间介电层140、厚度T2、与电路层150的叙述相同或相似，而因此省略其相关叙述。
金属-绝缘体-金属电容器305包含一下电极板310、一介电层320位于下电极板310上、与一上电极板330位于介电层320上。下电极板310是从下电极板310、介电层320、与上电极板330的堆叠体中，水平地延伸出来，因此至少一电路层可与下电极板310电性接触。另外，关于具有氮化物层331、金属层332、与界面331a的上电极板330以及介电层320的叙述是与第二实施例中的具有氮化物层231、金属层232、与界面231a的上电极板230以及介电层220的叙述相同或相似，故在此予以省略。
下电极板310包含一氮化物层311、一金属层312、一铝铜合金层313、一氮化物层314、与一金属层315，其中铝铜合金层313是夹于氮化物层311及金属层312的组合、与氮化物层314及金属层315的组合之间。将铝铜合金层313用于下电极板310中又降低下电极板310的电阻。在某些实施例中，相同或相似的材料也可用于上电极板330中，以降低其电阻。关于氮化物层311与314、金属层312与315、以及界面311a与314a的叙述，是与第二实施例中的氮化物层211、金属层212、与界面211a相同或相似，故在此省略其说明。
与第二实施例相同，在本实施例中，为了确保整个半导体装置的工艺能够整合，下电极板310与上电极板330中的体心立方晶格的金属较好为钽，以与该半导体装置的金属化工艺例如制造电路层350的阻障层(未绘示)相容。因此在本实施例中，金属层312和315及332分别为体心立方晶格的含钽层、氮化物层311和314及331分别为氮化钽层、以及界面311a和314a与231a为TaNx。界面311a和314a与231a为体心立方晶格，且x值为约0.1。在某些实施例中，金属层312为体心立方晶格的TaNa，其中a值小于0.5但不为0，较好为0.1～0.3；在其它实施例中，金属层312为不含氮、或实质上不含氮的体心立方晶格的金属钽。相同地，金属层315可以是体心立方晶格的TaNb，其中b值小于0.5但不为0，较好为0.1～0.3；或是金属层315为不含氮、或实质上不含氮的体心立方晶格的金属钽。相同地，金属层332可以是体心立方晶格的TaNc，其中c值小于0.5但不为0，较好为0.1～0.3；或是金属层332为不含氮、或实质上不含氮的体心立方晶格的金属钽。
在本实施例中，氮化物(氮化钽)层311的厚度较好为
而更好为约
金属(钽)层312的厚度较好为而更好为约
铝铜合金层313的厚度较好为以能够实质上且有效地降低下电极板310的电阻，而在本实施例中，铝铜合金层313的厚度为
氮化物(氮化钽)层314的厚度较好为而更好为约
金属(钽)层315的厚度较好为
而更好为约
介电层320的厚度较好为
而更好为约
氮化物(氮化钽)层331的厚度较好为
更好为约金属(钽)层332的厚度较好为更好为约
此时，在形成层间介电层340与电路层350之前，逻辑区301与非逻辑区302之间的阶差H2为约
虽大于第二实施例中的H2的值，但仍小于第一实施例中的H1的值。因此，本发明第三实施例达成了下电极板210与上电极板230的电阻降低，其额外的技术效果之一即为得到较低的阶差值H3。
图4A～4G为一系列的剖面图，显示本发明的半导体装置的例示的一制造方法。下列的流程用以制造本发明第二实施例的半导体装置，但仍可用以制造本发明第三实施例的半导体装置。
如上述实施例所述，金属-绝缘体-金属电容器的上电极板与下电极板较好为实质上包含不含氮的体心立方晶格的金属例如铌、钽、铊、或上述组合，而更好为包含不含氮的体心立方晶格的钽。以钽为例，其具有两种固相，其一为正方晶格，另一为体心立方晶格。正方晶格的钽层的电阻率通常为160～180μΩ-cm，而体心立方晶格的钽层的电阻率通常为20～40μΩ-cm。当未特别控制沉积工艺的条件时，通常是形成正方晶格的钽层。因此，本发明揭示用以形成体心立方晶格的钽层的工艺。
在图4A中，提供前述第二实施例的基底200。在本实施例中，基底200包含选择性附加的上覆蚀刻停止层209；在其它实施例中，也可省略或忽略此一上覆蚀刻停止层209。然后，将一氮化物层211例如为氮化钽形成于基底200上，氮化物层211的形成方法可以是例如蒸镀法、溅镀法、或其它已知的沉积方法，将其沉积于上覆蚀刻停止层209上。在本实施例中，上覆蚀刻停止层209包含氮化硅，其厚度约
在其它实施例中，上覆蚀刻停止层209可以是其它材料与其它厚度，视需求而定。氮化物层211的厚度通常为其用作形成体心立方晶格的金属层的种晶层。
在图4B中，在氮化物层211上施以一道等离子体处理的程序，其中使用气体的等离子体20，例如氦、氩、或上述组合，等离子体20轰击氮化物层211的表面(界面)211a，并移除一既定厚度的氮化物层211。在此一步骤中，将表面(界面)211a的晶格结构变成体心立方晶格，以供体心立方晶格的金属在其上孕核、生长。
请参考图5，显示以等离子体20对表面(界面)211a进行轰击的实验结果。为了进行这个实验，是以相同方法、相同条件下形成多个厚度约
的氮化钽层。以等离子体轰击上述氮化钽层的表面，而每个氮化钽层因轰击而缩减的厚度则有所不同。在本实验中，因轰击而缩减的厚度范围为0(未受到轰击)～
经过轰击后，含钽层则分别形成于上述氮化钽层上，接下来则测量各含钽层的电阻率。在图5的图形中，X轴为等离子体处理量，即是因为等离子体的处理(轰击)而使上述氮化钽层厚度缩减的量；Y轴为电阻率(μΩ-cm)，即为形成于经等离子体处理后而厚度缩减一定值的上述氮化钽层上的含钽层的电阻率测量值。例如，在经等离子体处理后而厚度缩减值为0(即未经等离子体轰击)的氮化钽层上，所形成的含钽层的电阻率为188μΩ-cm，其实验数据则记录于图5中坐标(0，188)的位置；而其它实验数据也以相同的方法记录于图5中，而完成图5中的曲线。如前所述，体心立方晶格的含钽层的电阻率通常为20～40μΩ-cm。因此如图5所示，对一氮化钽层的厚度缩减量较好为订在
或更高，以达成在其上可形成体心立方晶格的含钽层。
请再参考图4B，根据图5的实验数据所示，经由等离子体轰击而使氮化物层211的厚度缩减量较好为
或更高。另外，惰性气体等离子体的条件较好为加以控制，以更有效地达成对氮化物层211的厚度缩减量。当等离子体20使用氩气时，其优选条件包含：
氩气流量：10～60sccm，较好为20 to 50sccm
时间：较好为5～30秒，更好为15～25秒
直流电源：较好为0～10000W，更好为2000～5000W
射频偏压：较好为0～2000W，更好为约1200W
在等离子体处理之后，较好为使用例如X光绕射、二次电子检查等方法确认氮化物层211的表面结晶状况。在本实施例中，表面(界面)211a的晶格结构变成体心立方晶格的TaNx，其中X值约为0.1。
在图4C中，以溅镀、蒸镀、或其它已知的沉积方法，将金属层212例如为钽形成于氮化物层211上。已沉积的钽与其它成分的原子可在例如室温之下，在体心立方晶格的表面(界面)211a发生孕核，之后生长成一层体心立方晶格的结构，成为金属层212。在形成金属层212之后，表面(界面)211a则成为氮化物层211与金属层212之间的界面。受惠于体心立方晶格的表面(界面)211a的形成，而得以在室温下形成体心立方晶格的氮化物层211，而可以增加半导体工艺中在热预算(thermal budget)设计方面的可变化的弹性。
在图4D中，形成金属层212之后，以例如化学气相沉积法或其它已知的沉积方法，将介电层220形成于金属层212上。然后，以相同于氮化物层211的形成方法，在金属层212上形成氮化物层231。接下来，对氮化物层231施以与图4B所示相同或相似的等离子体处理程序，而形成其体心立方晶格的TaNx的表面(界面)231a，其中X值约为0.1。之后，如同金属层212的形成，将金属层232形成于氮化物层231上。在本实施例中，含有氮氧化硅(SiON)的一选择性附加的蚀刻停止层243形成于金属层232上。蚀刻停止层243的厚度较好为
更好为
而在本实施例中则为在另一实施例中，可视需求形成其它厚度与包含其它材料的蚀刻停止层243。在其它实施例中，也可以省略蚀刻停止层243的形成。然后，将一图形化的掩模层280形成于金属层232上，而覆盖其预定成为图2所示的上电极板230的那一部分。在本实施例中，掩模层280是形成于蚀刻停止层243的上面。
在图4E中，以图4D所示的掩模层280为掩模，通过例如蚀刻等方法，将金属层232、氮化物层231、介电层220、与选择性附加的蚀刻停止层243图形化，然后将掩模层280移除。因此，形成图2所示的非逻辑区202中的金属-绝缘体-金属电容器的上电极板230。可视需求将一选择性附加的蚀刻停止层244顺应性地形成于金属层212以及已图形化的金属层232、氮化物层231、介电层220、与选择性附加的蚀刻停止层243上。在本实施例中，选择性附加的蚀刻停止层244包含氮化硅，其厚度较好为
更好为
而在本实施例中则为
在另一实施例中，可视需求形成其它厚度与包含其它材料的蚀刻停止层244，但其材质则与蚀刻停止层243互异。在其它实施例中，也可以省略蚀刻停止层244的形成。
在图4F中，形成一图形化的掩模层280，而覆盖上电极板230与预定成为图2所示的下电极板210的那一部分的金属层212。当基底200具有选择性附加的蚀刻停止层209时，可对暴露的氮化物层211与金属层212施以过蚀刻(over etch)的手段，而确保能将其完全移除。因此，金属-绝缘体-金属电容器205范围以外的部分209a会变薄。在本实施例中，金属-绝缘体-金属电容器205范围以外的部分209a的厚度较好为约
而在氮化物层211下方的部分209b的厚度较好为其值是等于上覆的蚀刻停止层209的原始厚度。
在图4G中，以图4F所示的掩模层290为掩模，以例如蚀刻等方法将金属层212与氮化物层211图形化，而形成下电极板210。因此，完成图2所示的非逻辑区202中的金属-绝缘体-金属电容器。然后，可进行已知的金属化工艺，来形成图2所示的介电层240与电路层250，而完成本发明第二实施例的半导体装置。
关于图3所示的半导体装置的形成，氮化物层311、金属层312、氮化物层314、金属层315、氮化物层331、与金属层332的形成，可依照于图4A与4B绘示的工艺来进行，故省略其相关叙述。另外，介电层320的形成则与图4D所示的介电层220的形成相同或相似。而在形成氮化物层314之前，则以例如物理气相沉积法、化学气相沉积法、电镀、非电化学镀、或其它已知的沉积方法，在金属层312上形成铝铜合金层313。还有，上电极板330与下电极板310的形成，也可以与图4D～4G所示的上电极板230及下电极板210的形成相似或相同。
本发明的半导体装置包含本发明的金属-绝缘体-金属电容器，可达到降低下金属板的电阻率与降低半导体装置的基板阶差等等的技术效果。
虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何本发明所属技术领域中具有普通技术知识的技术人员，在不脱离本发明的精神和范围内，当可作一些变动与润饰，因此本发明的保护范围当以后附的权利要求书为准。
Claims (8)
1.一种半导体装置，包含：
一基底；
一位于该基底上的第一金属层；
一位于该第一金属层上的介电层；以及
一位于该介电层上的第二金属层，其中该第一金属层具有：
一第一体心立方晶格金属层；
一第一氮化物层，其位于该第一体心立方晶格金属层的下方，该第一氮化物层为该第一体心立方晶格金属层的组成的氮化物；及
一体心立方晶格的第一界面，其位于该第一体心立方晶格金属层与该第一氮化物层之间。
2.如权利要求1所述的半导体装置，其特征是该第二金属层包含：
一第二体心立方晶格金属层；
一第二氮化物层，其位于该第二体心立方晶格金属层的下方，该第二氮化物层为该第二体心立方晶格金属层的组成的氮化物；以及
一体心立方晶格的第二界面，其位于该第二体心立方晶格金属层与该第二氮化物层之间。
3.如权利要求1所述的半导体装置，其特征是该第一金属层与该第二金属层分别选自由下列金属所组成的族群：铌、钽、铊、与上述三种金属的组合。
4.如权利要求2所述的半导体装置，其特征是：
该第一氮化物层与该第二氮化物层均为氮化钽层；
该第一体心立方晶格金属层与该第二体心立方晶格金属层均为含钽层；以及
该第一界面与该第二界面均为TaNx，其中x值为0.1。
5.如权利要求2所述的半导体装置，其特征是该第一金属层还包含：
一铝铜合金层，其位于该第一氮化物层的下方；
一第三体心立方晶格金属层，其位于该铝铜合金层的下方；
一第三氮化物层，其位于该第三体心立方晶格金属层的下方，该第三氮化物层为该第三体心立方晶格金属层的组成的氮化物；以及
一体心立方晶格的第三界面，其位于该第三体心立方晶格金属层与该第三氮化物层之间。
6.如权利要求5所述的半导体装置，其特征是：
该第一氮化物层、该第二氮化物层、与第三氮化物层均为氮化钽层；
该第一体心立方晶格金属层、该第二体心立方晶格金属层、与该第三体心立方晶格金属层均为含钽层；以及
该第一界面、该第二界面、与该第三界面均为TaNx，其中x值为0.1。
7.如权利要求4所述的半导体装置，其特征是所述含钽层均为TaNa，其中a值小于0.5。
8.如权利要求6所述的半导体装置，其特征是所述含钽层均为TaNb，其中b值小于0.5。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/733,897 US20080251889A1 (en) | 2007-04-11 | 2007-04-11 | Semiconductor device |
| US11/733,897 | 2007-04-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101359662A CN101359662A (zh) | 2009-02-04 |
| CN101359662B true CN101359662B (zh) | 2010-06-09 |
Family
ID=39852947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101437330A Active CN101359662B (zh) | 2007-04-11 | 2007-08-02 | 半导体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080251889A1 (zh) |
| CN (1) | CN101359662B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732889B2 (en) * | 2007-05-24 | 2010-06-08 | Akros Silicon Inc. | Capacitor structure in a semiconductor device |
| KR100901054B1 (ko) * | 2007-10-08 | 2009-06-04 | 주식회사 동부하이텍 | 반도체 소자 및 반도체 소자의 제조 방법 |
| WO2010023573A1 (en) * | 2008-08-25 | 2010-03-04 | Nxp B.V. | Reconfigurable radio-frequency front-end |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180465C (zh) * | 1994-12-28 | 2004-12-15 | 松下电器产业株式会社 | 集成电路用电容元件的制造方法 |
| US20050155677A1 (en) * | 2004-01-08 | 2005-07-21 | Wickersham Charles E.Jr. | Tantalum and other metals with (110) orientation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3063506D1 (en) * | 1979-08-31 | 1983-07-07 | Fujitsu Ltd | A tantalum thin film capacitor and process for producing the same |
| WO1992007968A1 (en) * | 1990-10-26 | 1992-05-14 | International Business Machines Corporation | STRUCTURE AND METHOD OF MAKING ALPHA-Ta IN THIN FILMS |
| US7317221B2 (en) * | 2003-12-04 | 2008-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | High density MIM capacitor structure and fabrication process |
-
2007
- 2007-04-11 US US11/733,897 patent/US20080251889A1/en not_active Abandoned
- 2007-08-02 CN CN2007101437330A patent/CN101359662B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1180465C (zh) * | 1994-12-28 | 2004-12-15 | 松下电器产业株式会社 | 集成电路用电容元件的制造方法 |
| US20050155677A1 (en) * | 2004-01-08 | 2005-07-21 | Wickersham Charles E.Jr. | Tantalum and other metals with (110) orientation |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080251889A1 (en) | 2008-10-16 |
| CN101359662A (zh) | 2009-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4636598B2 (ja) | デュアル・ダマシン構造におけるｍｉｍキャパシタの構造および製作方法 | |
| US6593185B1 (en) | Method of forming embedded capacitor structure applied to logic integrated circuit | |
| US6993814B2 (en) | Method of fabricating a capacitor having sidewall spacer protecting the dielectric layer | |
| KR102187709B1 (ko) | 커패시터를 갖는 반도체 디바이스의 구조물 및 형성 방법 | |
| KR20010072072A (ko) | 높은 ｋ 유전 캐패시터 및 관련 전극에 대한 우수한 스텝커버리지 및 인터페이스 제어를 위한 방법 및 장치 | |
| WO2011114989A1 (ja) | 薄膜の形成方法 | |
| US9985089B2 (en) | Vertical MIM capacitor | |
| CN100461421C (zh) | 具有铁电电容器的半导体器件及其制造方法 | |
| CN101359662B (zh) | 半导体装置 | |
| US6825080B1 (en) | Method for forming a MIM capacitor | |
| WO2006118652A2 (en) | Method for fabricating a mim capacitor high-k dielectric for increased capacitance density and related structure | |
| US20060157764A1 (en) | Methods and apparatuses for producing a polymer memory device | |
| US8552529B2 (en) | Semiconductor device | |
| US6423637B2 (en) | Method of manufacturing copper wiring in a semiconductor device | |
| US20210143248A1 (en) | Semiconductor structure having laminate dielectric films and method of manufacturing a semiconductor structure | |
| US7179705B2 (en) | Ferroelectric capacitor and its manufacturing method, and ferroelectric memory device | |
| US11769793B2 (en) | Metal-insulator-metal (MIM) capacitor module | |
| JP4589092B2 (ja) | 半導体装置の製造方法 | |
| US20020146881A1 (en) | Methods for manufacturing semiconductor devices having a metal layer | |
| US12238934B2 (en) | Method of fabricating semiconductor device comprising ferroelectric layer | |
| TW200539354A (en) | Low temperature method for metal deposition | |
| US20040155348A1 (en) | Barrier structure for copper metallization and method for the manufacture thereof | |
| TW202444236A (zh) | 半導體電阻器結構及其製造方法 | |
| KR100545900B1 (ko) | 반도체 소자 제조방법 | |
| KR20070000776A (ko) | 반도체 소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |