[go: up one dir, main page]

CN101345246B - 包括tft的有源矩阵驱动式显示装置 - Google Patents

包括tft的有源矩阵驱动式显示装置 Download PDF

Info

Publication number
CN101345246B
CN101345246B CN2008101361162A CN200810136116A CN101345246B CN 101345246 B CN101345246 B CN 101345246B CN 2008101361162 A CN2008101361162 A CN 2008101361162A CN 200810136116 A CN200810136116 A CN 200810136116A CN 101345246 B CN101345246 B CN 101345246B
Authority
CN
China
Prior art keywords
layer
insulating film
gate
thickness
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101361162A
Other languages
English (en)
Other versions
CN101345246A (zh
Inventor
土居悟史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hannstar Display Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101345246A publication Critical patent/CN101345246A/zh
Application granted granted Critical
Publication of CN101345246B publication Critical patent/CN101345246B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种有源矩阵驱动式LCD,其包括TFT基板,在该TFT基板上TFT被形成。TFT基板包括栅极层、栅极绝缘膜、形成图案的半导体层以及源极层和漏极层,该栅极层、栅极绝缘膜、形成图案的半导体层以及源极层和漏极层被连续地形成于TFT基板的绝缘基板上。栅极层的厚度小于栅极绝缘膜的厚度。

Description

包括TFT的有源矩阵驱动式显示装置
相关申请的交叉引用 
本申请基于并要求2007年7月9日提交的日本专利申请No.2007-180043的优先权权益,该申请的公开内容通过引用在此全文并入。 
技术领域
本发明涉及一种包括TFT(薄膜晶体管)的有源矩阵驱动式显示装置,更具体地,本发明涉及用在诸如液晶显示器(LCD)装置等有源矩阵驱动式显示装置内的TFT的结构。 
背景技术
LCD装置包括薄膜晶体管(TFT)基板和对置基板(counter substrate),液晶显示(LC)层夹在薄膜晶体管与对置基板之间。TFT基板在其上安装了对应于LCD装置内的像素阵列的TFT阵列。通过使用驱动LSI,TFT经由多个栅极线和多个漏极线(数据线)被彼此独立地驱动。每一个TFT均作为开关器件以逐像素地(in a pixel-by-pixel basis)控制施加到LC层上的电场,以便在LCD装置的屏幕上显示图像。 
TFT基板是透明基板或玻璃基板,TFT阵列形成在该TFT基板上。每一个TFT均包括:形成于玻璃基板上的栅极,形成在栅极上的本征半导体层,且栅极绝缘膜插入在该栅极与本征半导体层之间,以及在本征半导体层的沟道区的两个端部上被电连接到本征半导体层的源极和漏极。栅极被构成为栅极层的一部分,而源极和漏极被构成为源极/漏极层的一部分。本征半导体层由氢化非晶硅(a-Si:H)(hydrogentated amorphous silicon)等构成。 
例如,LCD装置中的TFT基板的结构在以下公开中得到说明: 
专利申请1:JP-2000-171834A;以及 
专利申请2:JP-1999-2843A。 
随着对LCD装置更高性能的近期开发,所期望的是TFT具有较高的漏极电流的导通/截止比,以提高TFT的数据写入特性(data writecharacterestic)。漏极电流较高的导通/截止比可通过较小厚度的栅极绝缘膜而由此增加TFT的导通电流而获得。 
然而,现在的趋势是在膜的特定厚度以下,栅极绝缘膜厚度太薄而不足以使得TFT截止电流的显著增加,且其会引起不良的图像质量,例如屏幕图像不均匀以及在LCD装置的屏幕上的点缺陷的故障。目前的LCD装置中栅极绝缘膜的厚度已经几乎达到厚度的下限,从而截止电流显著增加,结果漏极电流的导通/截止比下降。因此,进一步减小栅极绝缘膜的厚度,而不增加TFT的截止电流是困难的。 
发明内容
考虑到在对诸如LCD装置的显示装置内的以上问题,本发明的目的是提供一种能够获得更高的漏极电流导通/截止比而由此提高显示装置的图像质量的有源矩阵驱动式显示装置。 
本发明提供一种有源矩阵驱动式显示装置,其包括薄膜晶体管,该薄膜晶体管包括栅极层、栅极绝缘膜、被形成图案的半导体层以及源极层和漏极层,所述栅极层、栅极绝缘膜、被形成图案的半导体层以及源极层和漏极层相互关联地构造在绝缘基板上,所述栅极层的厚度大于栅极绝缘膜的厚度,且所述栅极层的侧面的一部分具有倒锥形结构,以便所述栅极层的顶部悬垂于所述栅极层的底部上,从而所述栅极绝缘膜沿栅极层的表面具有不明显的凹陷,而不是具有锐角的楔形凹陷。 
本发明以上以及其它目的、特征和优点将参照附图在以下说明中变得更清楚。 
附图说明
图1是根据本发明的实施例的LCD装置内的TFT基板的剖视图; 
图2是图1的TFT基板的示意性俯视图; 
图3A到3F是连续示出了生产图1的TFT基板的制造过程的剖视图; 
图4A到4B是对于用于栅极层的材料各个情况,图3A步骤中TFT基板内的栅极的横截面图; 
图5A到5B是示出了对于栅极绝缘膜的特定厚度,图3B步骤中TFT基板的剖视图; 
图6A到6B是示出了对于栅极绝缘膜厚度的另一种情况,图3B步骤中TFT基板的剖视图; 
图7是示出了对于栅极包括单层的情况,图3A步骤中的TFT基板的细节的剖视图;和 
图8是示出了产品LCD装置的不良率和栅极绝缘膜厚度之间的关系图。 
优选实施方式 
现在将参照附图说明本发明的示例性实施例。图1示出了用于根据本发明的实施例的显示装置内的TFT基板的剖视图。TFT基板10包括玻璃基板11和形成于玻璃基板11上的栅极层12。 
例如,栅极层12包括:厚度为300nm的铝(Al)膜,和形成于铝膜上并且厚度为70nm的钼(Mo)膜。栅极层12被构成为栅极12a、栅极端子12b、用于将栅极12a和12b连接到一起的栅极线(未示出),和公用线(未示出)。 
栅极层12被形成于玻璃基板11上的SiNx(氮化硅)栅极绝缘膜13所覆盖。在本实施例中,栅极绝缘膜13的厚度小于栅极层12的厚度,例如,可为300nm(纳米)。栅极绝缘膜13可具有如SiNx/SiOx(氧化硅)而不是SiNx的两层结构。 
栅极12a附近的栅极绝缘膜13的一部分被由氢化非晶硅(a-Si:H)构成的本征半导体层14所覆盖。栅极12a上的本征半导体层14的一部分构成沟道15。除沟道15之外,本征半导体层14由掺有n型杂质的氢化非晶硅(n+a-Si:H)构成的欧姆接触层16所覆盖。 
欧姆接触层16被源极/漏极层所覆盖,该源极/漏极层包括形成于栅极绝缘膜13上的单层铬(Cr)膜或钼/铝/钼集成膜。源极/漏极层构成为在沟道15的两个端部被连接到欧姆接触层16的源极17a和漏极17b,和形成于栅极绝缘膜13上的漏极线和漏极端子。漏极线(互连线)将漏极17b和漏极端子连接在一起。包括SiNx的保护层18覆盖包括沟道15的绝缘基板11的整个区域。栅极12、栅极绝缘膜13、源极17a、漏极17b、一对欧姆接触层16 以及包括沟道15的本征半导体(Si)层14的结合构成了TFT。 
接触孔19穿透保护层18以通过其露出源极17a和漏极端子。像素电极20形成在接触孔19内和保护层18的顶部上,并被连接到源极17a。接触孔21穿透栅极绝缘膜13和保护层18以通过其露出栅极端子12b的顶部和漏极端子。外部电极22形成在接触孔21内和保护层18的顶部上,以连接到栅极端子12b或漏极端子。像素电极20和外部电极22包括ITO(氧化锡铟)或IZO(氧化锌铟)。 
图2是TFT基板10的示意性俯视图。本实施例的LCD装置由有源矩阵驱动式驱动方案驱动,并且像素电极20在TFT基板10上被排列成二维矩阵。形成像素电极20的区域对应于像素。每一个像素电极20关联于包括栅极12a、源极17a以及漏极17b的TFT24。在行向上,栅极线12c在像素电极20的相邻两个像素电极之间延伸,而在列向上,漏极线17c在像素电极20的相邻两个像素电极之间延伸。栅极端子12b设置在栅极线12c的端部处,漏极端子设置在漏极线17c的端部处。 
在LCD装置10中,对置基板被设置与TFT基板10相对,且液晶显示(LC)层插入在两者之间。在TFT基板10中,经由漏极线17c施加到像素电极20上的电压控制LC层相应部分内的电场。电场控制在LC层内LC分子的定向以逐像素地控制来自背光光源的透射光的密度,以便在LCD上显示图像。 
图3A到3F是连续示出了用于生产图1的TFT基板的制造过程的剖视图。首先,包括钼/铝膜的金属层通过使用溅镀(sputtering)技术形成于玻璃基板11上。铝膜和钼膜的厚度分别为300nm和70nm。单层铬膜可代替金属层而被形成。接下来,使用湿法蚀刻工艺将金属层形成图案,由此而形成栅极层12(图3A)。用于给金属层形成图案的湿法蚀刻工艺较干法蚀刻工艺具有优点,即湿法蚀刻设备的初始成本较低,并且湿法蚀刻工艺得到较高的生产能力。 
此后,通过使用增强等离子体CVD工艺,包括SiNx的栅极绝缘膜13、包括a-Si:H的本征半导体层14、以及包括n+a-Si:H的欧姆接触层16被连续沉积(deposite)以覆盖在玻璃基板11上的栅极层12。栅极绝缘膜13的厚度可为300nm。在沉积栅极绝缘膜13之后,台阶状部分23被形成于栅极绝缘 膜13的表面上以在栅极层12的图案附近反射(reflect)栅极层12的图案。SiNx/SiOx膜可代替用作栅极绝缘膜13。 
接下来,使用干法蚀刻工艺使本征半导体层14和欧姆接触层16形成图案以构成多个彼此绝缘的岛状区域(图3B)。此后,包括单层铬膜或钼/铝/钼膜的源极/漏极层被沉积,并且受到湿法蚀刻或干法蚀刻以使其形成图案以构成源极17a、漏极17b、漏极线和漏极端子(图3C)。为了阻止由导电材料的蚀刻残渣产生的泄露电流的形成,用于给导电材料形成图案的蚀刻被执行直到栅极绝缘膜13的整个表面被暴露。 
接下来,另一个蚀刻被实施以清除沟道15上的欧姆接触层16,然后清除本征半导体层14的顶端部,与此同时控制蚀刻时间长度,由此而构成具有凹槽沟道(图3D)的TFT。此后,通过使用增强等离子体CVD工艺,包括SiNx并防止沟道15的顶部污染的保护层18被沉积在包括沟道15的顶部的整个表面上(图3E)。接下来,在栅极绝缘膜13和保护层18内形成接触孔19和21,以暴露源极17a的顶部、栅极端子12b和漏极端子(图3F)。 
此后,包括ITO或IZO的透明导电膜通过溅镀沉积在接触孔19和21内以及保护层18的顶部上。然后该透明导电膜被形成图案以构成连接到源极17a的像素电极20,和连接到栅极端子12b和漏极端子的外部电极。由此得到了图1中所示的TFT基板10。 
通常认为,由于在本征半导体层14内的孔电流的增加,由栅极绝缘膜13的较小的厚度引起TFT的截止电流的增加。出于此原因,还认为:栅极绝缘膜13的更小厚度将导致孔电流的进一步增加。 
然而,在完成各种测定例如研究TFT的剖面结构以及测量其电特性之后,本发明者发现了TFT的截止电流增加的原因。截止电流的增加并非由孔电流的增加产生的,而主要由在给本征半导体层14、欧姆接触层16以及源极/漏极层的形成图案的过程中生成的导电材料的蚀刻残渣导致,该蚀刻残渣又在漏极线17c和源极17a之间的晶片上形成漏极电流通路。 
本发明者还发现了导电材料的蚀刻残渣在栅极绝缘膜13的厚度等于栅极层12的厚度的情况下生成,并且它导致形成了捕获部分。在传统的LCD装置中,栅极绝缘膜13的厚度被设计成大于栅极层12的厚度。然而,在这种传统技术中生成蚀刻残渣,在上述栅极绝缘膜13的厚度等于栅极层 12的厚度的情况下也生成蚀刻残渣。因此,本发明人发现蚀刻残渣的生成,即TFT截止电流的增加能够通过使用其中栅极绝缘膜的厚度小于栅极层的厚度的构造而被避免。 
图4A和4B是图3A的步骤中的栅极层12内的栅极或栅极线的横截面图。图4A示出了栅极层12由单层铬膜或铝膜构成的一种情况,而图4B示出了栅极层12由包括钼膜和铝膜的两层结构构成的另一种情况。由于前锥形侧面的出现,如由图4A中的数字31、32、33所示,栅极12优选的结构是栅极12的底面大于其顶面。然而,湿法蚀刻工艺有可能在栅极12的侧面上提供局部倒锥形结构。 
例如,在具有如图4B中所示的包括钼/铝膜34、35的两层结构的栅极层12中,在金属膜34、35两者之间的电池功能效应引起蚀刻铝膜34快于蚀刻钼膜35的蚀刻选择。出于此原因,图4B中所示的栅极层12在栅极层12的侧面的局部位置处具有倒锥形结构37。 
在图4B中所示的在栅极12上形成栅极绝缘膜13的接下来的步骤期间,如上所述,由于栅极12的存在的反射,图3B所示的台阶状部分23被形成。因为用于沉积栅极绝缘膜13的增强等离子体CVD工艺是各向同性沉积工艺,因此即使栅极层12的侧面具有局部倒锥形结构37,在下面的栅极12可提供前锥形结构以覆盖栅极绝缘膜13。 
另一方面,如果栅极绝缘膜13的厚度被设计成等于栅极层12的厚度,如图5A所示,具有锐角的楔型凹陷38可形成在对应于栅极12的局部倒锥形结构37的栅极绝缘膜的表面上。形成在栅极绝缘膜13内的楔形凹陷38可在其内捕捉在蚀刻导电材料(如用于给本征半导体层14、欧姆接触层16以及源极层和漏极层形成图案)期间所生成的蚀刻残渣39,如图5B所示。所捕捉的蚀刻残渣39可被留在最终的产品内,而因此在最终的产品中形成漏极电流通道。 
更具体地,蚀刻残渣39可在漏极线17c(图2)和源极17a(图1)之间构成漏极电流通道,以增加TFT的截止电流。如果漏极电流的增加相对较低,所增加的漏极电流将在LCD装置的图像内产生非均匀性,而如果漏极电流的增加相对较高,所增加的漏极电流将在LCD装置的屏幕上产生点缺陷。 
在本实施例的LCD装置的结构中,栅极绝缘膜13的厚度小于栅极层12的厚度。此结构为绝缘膜13提供了沿栅极层12的侧面的光滑表面。图6A示出了在此情况下的栅极绝缘膜,其中栅极绝缘膜13在其表面上具有不明显的凹陷40,而不是图5A和5B中所示的具有锐角的楔形凹陷38。 
因此,本实施例防止给诸如本征半导体层14、欧姆接触层16以及源极/漏极层等导电材料形成图案之后在电极层12附近生成蚀刻残渣,如图6B所示。这防止在漏极线17c和源极17a之间的漏极电流通道的形成。因此,本实施例实现了对TFT截止电流增加的抑制,并实现了栅极绝缘膜13厚度的减少,因此增加了TFT排出电流的导通/截止比。 
如果栅极层12由诸如高熔点金属铝或铝合金等单层金属膜构成,那么栅极层12的图案的形成有时可产生如图7中所示的局部倒锥形结构。此结构通常由在通过使用湿法蚀刻在给金属膜形成图案期间由金属膜的表面氧化以及由抗蚀膜对金属层的粘贴力的影响而产生。在这种情况下,即,例如,如果栅极层12具有局部倒锥形结构,不论栅极层12是否是由钼/铝/钼膜或单层铬膜制成,其中栅极绝缘膜13的厚度小于栅极层12的厚度的构成提供了类似的优点。 
可以考虑有意减少栅极层12以抑制TFT截止电流的增加和降低栅极绝缘膜13的厚度。然而,栅极层12的较小的厚度增加了构成栅极层12的栅极线、公用线等的线阻抗,而由此增加了不期望的信号延迟。 
本实施例的构造是栅极绝缘膜13的厚度小于栅极层12的厚度,以抑制TFT截止电流的增加。在此构造中,栅极层12的厚度不受到由栅极绝缘膜13的减少而产生的限制,由此栅极层12的厚度可具有最优厚度以确保其较低的线阻抗和TFT基板10的改良特性。 
为了确保本发明的优点,研究了栅极绝缘膜13的各种厚度下LCD装置的特性。图8示在图表中示出了研究结果,其中画出了在栅极绝缘膜各种厚度下的产品的不良率(或次品的百分比),即在屏幕上具有不均匀度的次品的数量与产品的总数量的比值。由三角点所代表的曲线(i)示出了包括70nm厚的钼膜和200nm厚的铝膜的厚度为270nm的栅极层12的情况,而由圆点所代表的曲线(ii)示出了包括70nm厚的钼膜和300nm厚的铝膜的厚度为370nm的栅极层12的情况。栅极绝缘膜13的厚度从250nm到 550nm之间变化。本文所引用的用于栅极层、钼膜、铝膜和栅极绝缘膜的厚度为最优厚度或目标厚度。 
如从图8的理解,如果栅极绝缘膜13的厚度等于或大于栅极层12的厚度,不良率,即次品与与总产品的比值显著增加。此外,当绝缘膜13的厚度大于栅极层12的厚度的情况下,以及当绝缘膜13的厚度小于栅极层12的厚度的情况下,不良率被降低。此现象不能通过较小的栅极绝缘膜厚度增加孔电流,而增加的孔电流又增加TFT的截止电流的常规理论来解释清楚。即,此现象可证明等于栅极层的厚度的栅极绝缘膜的厚度增加蚀刻残渣,增加的蚀刻残渣又增加TFT的截止电流。 
在图8的实例中,其中栅极绝缘膜13的厚度在铝膜的厚度以下的构造抑制由导电材料的蚀刻残渣所引起的截止电流的增加。因此,在本实施例中优选的是,对于曲线(i)所示的包括70nm厚的钼膜和200nm厚的铝膜的栅极层12的情况,栅极绝缘膜13的厚度设为200nm或更小,以及对于由曲线(ii)所示的包括70nm厚的钼膜和300nm厚的铝膜的栅极层12的情况,栅极绝缘膜13的厚度被设为300nm或更小。 
在本发明中所确保的是对于200nm或以上的栅极层12的厚度,栅极绝缘膜13的厚度优选地比栅极层12的厚度小50nm或以上,以便实现导电材料蚀刻残渣的的抑制。为了防止在TFT的制造期间由静电荷导致的TFT的破坏,优选的是栅极绝缘膜的厚度为150nm或以上。为了抑制漏极电流并保持栅极绝缘膜13的所要求的承受电压,优选的是栅极绝缘膜具有大约200nm或以上的厚度。 
虽然参照图3A到3F所说明的制造过程为所谓的五掩膜工艺,但是该制造过程也可以为四掩膜工艺,其中图3B到3C中所示的步骤使用普通光致抗蚀剂掩膜(photo resist mask),以便实现类似的的优点。虽然上述制造过程在移除本征半导体层的顶端部期间通过控制蚀刻时间长度而提供了具有凹槽沟道结构的TFT,但是TFT的结构不限于凹槽沟道结构。例如,沟道保护式TFT可通过在本征半导体层14和欧姆接触层16之间提供蚀刻停止层以阻止本征半导体层14的蚀刻而被形成。LCD装置可通过任何纵向电场驱动方案和横向电场驱动方案而被驱动。 
上面实施例中的TFT为反交错型TFT,其中栅极12a在栅极绝缘膜13 的下面。然而,TFT可以是前交错型,其中源极/漏极层、欧姆接触层16以及本征半导体层14在栅极绝缘膜13的下面,并且栅极12a覆盖栅极绝缘膜13。在这种情况下,由于源极/漏极层、欧姆接触层16以及本征半导体层14的图案,栅极绝缘膜13可在其上具有台阶状部分。然而,在栅极12a形成图案之后,小于源极/漏极层、欧姆接触层16以及本征半导体层14的总厚度的栅极绝缘膜13的厚度阻止蚀刻残渣的生成,由此而阻止漏极电流通道在栅极线之间形成。 
应该注意的是,小于栅极层12的厚度的栅极绝缘膜13的厚度可产生在栅极层12附近形成于栅极绝缘膜13上的陡峭的台阶状部分。该陡峭的台阶状部分可导致在栅极绝缘膜的陡峭台阶状部分附近形成于栅极绝缘膜上的漏极线的断开。作为此问题的对策,本征半导体层14和欧姆接触层16的图案在栅极线和漏极线的交会处可被留下来,并被置于栅极线和漏极线之间。在另一实施例中,可使用较大厚度的源极/漏极层。 
虽然已参照示例性实施例及其修改具体示出并说明了本发明,但是本发明不限于这些实施例和修改。本领域的技术人员将要理解的是在不脱离由所附权利要求限定的本发明的本质和保护范围的前提下,在形式和细节上可对实施例做各种改变。 

Claims (5)

1.一种具有薄膜晶体管的有源矩阵驱动式显示装置,其中:
所述薄膜晶体管包括栅极层、栅极绝缘膜、被形成图案的半导体层以及源极/漏极层,所述栅极层、栅极绝缘膜、被形成图案的半导体层以及源极/漏极层相互关联地构造在绝缘基板上,且所述栅极层的厚度大于所述栅极绝缘膜的厚度,且其中所述栅极层的侧面的一部分具有倒锥形结构,以便所述栅极层的顶部悬垂于所述栅极层的底部上,从而所述栅极绝缘膜沿栅极层的表面上具有不明显的凹陷,而不是具有锐角的楔形凹陷。
2.根据权利要求1所述的有源矩阵驱动式显示装置,其中所述栅极绝缘膜在所述栅极层的互连线和所述源极/漏极层的互连线的交会处被置于所述栅极层的互连线和所述源极/漏极层的互连线之间。
3.根据权利要求1所述的有源矩阵驱动式显示装置,其中所述栅极层包括多个金属膜。
4.根据权利要求3所述的有源矩阵驱动式显示装置,其中所述多个金属膜包括第一金属膜和覆盖在所述第一金属膜上的第二金属膜,并且所述栅极绝缘膜的厚度等于或小于所述第一金属膜的厚度。
5.根据权利要求1所述的有源矩阵驱动式显示装置,其中所述栅极层的厚度为200nm或以上,并且所述栅极绝缘膜的厚度比所述栅极层的厚度小50nm或以上。
CN2008101361162A 2007-07-09 2008-07-09 包括tft的有源矩阵驱动式显示装置 Active CN101345246B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007180043A JP5250832B2 (ja) 2007-07-09 2007-07-09 アクティブマトリクス駆動表示装置
JP2007180043 2007-07-09
JP2007-180043 2007-07-09

Publications (2)

Publication Number Publication Date
CN101345246A CN101345246A (zh) 2009-01-14
CN101345246B true CN101345246B (zh) 2012-12-05

Family

ID=40247195

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101361162A Active CN101345246B (zh) 2007-07-09 2008-07-09 包括tft的有源矩阵驱动式显示装置

Country Status (3)

Country Link
US (1) US7804092B2 (zh)
JP (1) JP5250832B2 (zh)
CN (1) CN101345246B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011108050A1 (ja) * 2010-03-02 2011-09-09 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
WO2014174937A1 (ja) * 2013-04-24 2014-10-30 独立行政法人産業技術総合研究所 異種材料接合を有する半導体デバイス
CN113571588A (zh) * 2015-04-13 2021-10-29 株式会社半导体能源研究所 半导体装置及其制造方法
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
JP6505857B2 (ja) * 2015-09-24 2019-04-24 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
US20190140081A1 (en) * 2017-11-06 2019-05-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Tft substrate and manufacturing method thereof
US10937879B2 (en) * 2017-11-30 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008065A (en) * 1995-11-21 1999-12-28 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Mos型トランジスタの作製方法
JP2985124B2 (ja) 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP4831850B2 (ja) * 1997-07-08 2011-12-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP2000171834A (ja) * 1998-10-02 2000-06-23 Hitachi Ltd 液晶表示装置とその製造方法
JP2000305104A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 液晶表示装置及びその製造方法
JP2000314897A (ja) * 1999-05-06 2000-11-14 Hitachi Ltd 液晶表示装置
KR100587363B1 (ko) * 1999-09-20 2006-06-08 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막트랜지스터의 제조방법
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6773944B2 (en) * 2001-11-07 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2003105236A1 (ja) * 2002-06-07 2003-12-18 ソニー株式会社 表示装置及びその製造方法、並びに投射型表示装置
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
TWI238449B (en) * 2003-06-06 2005-08-21 Pioneer Corp Organic semiconductor device and method of manufacture of same
JP2005197363A (ja) * 2004-01-05 2005-07-21 Toshiba Corp 不揮発性半導体メモリセル及びその製造方法
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US20070296003A1 (en) * 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008065A (en) * 1995-11-21 1999-12-28 Samsung Electronics Co., Ltd. Method for manufacturing a liquid crystal display

Also Published As

Publication number Publication date
JP2009016756A (ja) 2009-01-22
US7804092B2 (en) 2010-09-28
CN101345246A (zh) 2009-01-14
US20090014722A1 (en) 2009-01-15
JP5250832B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
CN101345246B (zh) 包括tft的有源矩阵驱动式显示装置
CN100378902C (zh) 薄膜晶体管阵列板及其制造方法
US8218117B2 (en) Liquid crystal display and method of manufacturing the same
JP4543385B2 (ja) 液晶表示装置の製造方法
US9343580B2 (en) Semiconductor device
KR100583979B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR101353269B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US20100044708A1 (en) Thin film transistor, pixel structure and fabrication methods thereof
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
US20100133539A1 (en) Thin-film transistor and method of manufacturing the same
US7514712B2 (en) Electro-optic display and connection between drain electrode and pixel electrode
US20060273316A1 (en) Array substrate having enhanced aperture ratio, method of manufacturing the same and display apparatus having the same
CN104102059A (zh) Tft阵列基板及其制造方法
JP2008010440A (ja) アクティブマトリクス型tftアレイ基板およびその製造方法
CN102110693B (zh) 薄膜晶体管阵列面板
US11145679B2 (en) Method for manufacturing active matrix board
KR100342860B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
US6559920B1 (en) Liquid crystal display device and method of manufacturing the same
CN101017832A (zh) 薄膜晶体管基板及其制造方法以及具有该基板的显示面板
US20200006392A1 (en) Active matrix substrate and method for producing active matrix substrate
CN106575062B (zh) 有源矩阵基板及其制造方法
US12100711B2 (en) Active matrix substrate and method for manufacturing same
CN102736298B (zh) 液晶显示装置的制造方法和液晶显示装置
US10128274B2 (en) Thin film transistor array panel and a method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NIPPON ELECTRIC CO., LTD.

Free format text: FORMER OWNER: NEC LIQUID CRYSTAL TECHNOLOGY CO., LTD.

Effective date: 20100419

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN COUNTY TO: TOKYO, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100419

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Address before: Kanagawa, Japan

Applicant before: NEC LCD Technologies, Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINZHEN CO., LTD.

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130410

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130410

Address after: Apia, Samoa

Patentee after: Jinzhen Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

TR01 Transfer of patent right

Effective date of registration: 20230505

Address after: Floor 4, No. 15, Lane 168, Xingshan Road, Neihu District, Taipei City, Taiwan, China, 114762, China

Patentee after: HANNSTAR DISPLAY Corp.

Address before: Apia, Samoa

Patentee before: Jinzhen Co.,Ltd.

TR01 Transfer of patent right