CN101154670A - 像素结构及其制造方法 - Google Patents
像素结构及其制造方法 Download PDFInfo
- Publication number
- CN101154670A CN101154670A CNA2007101820629A CN200710182062A CN101154670A CN 101154670 A CN101154670 A CN 101154670A CN A2007101820629 A CNA2007101820629 A CN A2007101820629A CN 200710182062 A CN200710182062 A CN 200710182062A CN 101154670 A CN101154670 A CN 101154670A
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- wiring
- data wiring
- sides
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 217
- 239000010409 thin film Substances 0.000 claims abstract description 35
- 239000011241 protective layer Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 8
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 48
- 230000003071 parasitic effect Effects 0.000 abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种像素结构及其制造方法，该像素结构适于配置在一透明基板上，其包括一扫描配线、一栅绝缘层、一数据配线、一遮光层、一介电层、一薄膜晶体管、一保护层、一接触窗以及一像素电极；其中，遮光层配置在透明基板的表面上且对应配置于数据配线的两侧，介电层配置在该数据配线与遮光层上方的栅绝缘层之间；其可以降低寄生电容量，并可避免因数据配线与其两侧的遮光层所产生的寄生电容不一致，而导致显示不均匀的情形。
Description
本申请为依据发明名称为“像素结构及其制造方法”、申请号为02153826.3的中国发明专利申请提出的分案申请。
技术领域
本发明是有关于一种半导体组件的结构及其制造方法，且特别是有关于一种薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT-LCD)的像素结构及其制造方法。
背景技术
薄膜晶体管液晶显示器主要由薄膜晶体管数组基板、彩色滤光数组基板和液晶层所构成，其中薄膜晶体管数组基板是由多个以数组排列的薄膜晶体管，以及与每一薄膜晶体管对应配置的一像素电极(Pixel Electrode)所组成。而上述的薄膜晶体管包括栅极、信道层、源极与漏极，薄膜晶体管系用来作为液晶显示单元的开关组件。
薄膜晶体管组件的操作原理与传统的半导体MOS组件相类似，都是具有三个端子(栅极、源极以及漏极)的组件。通常薄膜晶体管组件可分成非晶硅与多晶硅材质两种类型。其中，非晶硅薄膜晶体管是属于较为成熟的技术。就非晶硅薄膜晶体管液晶显示器而言，其制造流程大致包括在基板上形成栅极、信道层、源极/漏极、像素电极以及保护层。
图1所示，其绘示为现有一种像素结构的上视示意图；图2所示，其绘示为图1由I-I’的剖面示意图。
请同时参照图1与图2，现有像素结构的制造方法首先提供一透明基板100。接着，在透明基板100上形成一栅极102以及与栅极102连接的一扫描配线130，并且同时在透明基板100上形成一遮光金属层132a、132b，而遮光金属层132a、132b形成在一预定形成数据配线处的两侧。之后，在透明基板100上形成一栅绝缘层104，覆盖住栅极102、扫描配线130以及遮光金属层132a、132b。
接着，在栅极102上方的栅绝缘层104上形成一信道层106。然后，在信道层106上形成一源极/漏极108a/108b，并且同时在栅绝缘层104上形成与源极108a连接的一数据配线140，其中数据配线140所延伸的方向与扫描配线130所延伸的方向垂直，而且在数据配线140两侧的栅绝缘层104底下形成有遮光金属层132a、132b。而栅极102、信道层106以及源极/漏极108a/108b构成一薄膜晶体管120。
之后，在透明基板100的上方形成一保护层110，覆盖住薄膜晶体管120与数据配线140。续之，在保护层110中形成一开口112，暴露出薄膜晶体管的漏极108b。接着，在保护层110上形成一像素电极114，其中像素电极114与薄膜晶体管120的漏极108b之间通过开口112而彼此电性连接。在此，所定义出的像素电极114可能同时覆盖住遮光金属层132a、132b。
由于遮光金属层132a、132b与数据配线140之间以及遮光金属层132a、132b与像素电极114之间会产生有寄生电容，又由于遮光金属层132a、132b为浮置状态，因此其所产生的寄生电容将难以计算与控制。特别是，倘若在定义数据配线140时有些许的偏差，将会造成数据配线140与遮光金属层132a、132b之间的距离不一致，如图1所示，遮光金属层132a与数据配线140的距离较遮光金属层132b与数据配线140的距离要小。如此一来，数据配线140与其两侧的遮光金属层132a、132b所产生的寄生电容量会不相同，换言之，数据配线140与其两侧的遮光金属层132a、132b之间的电荷分布会不均匀，如此将会造成两区域显示的颜色与灰度会不均匀，其称为Shot Mura。
发明内容
因此，本发明的目的就是在提供一种像素结构及其制造方法，以降低寄生电容量，进而减少因数据配线与其两侧的遮光金属层之间寄生电容不一致而导致显示不均匀的情形。
本发明提出一种像素结构，其适于架构于一透明基板上，此像素结构包括一扫描配线、一栅绝缘层、一数据配线、一遮光层、一介电层、一薄膜晶体管、一保护层、一接触窗以及一像素电极。其中扫描配线配置在透明基板上，栅绝缘层配置于透明基板上，并覆盖住扫描配线。数据配线配置于栅绝缘层上，且数据配线所延伸的方向垂直于扫描配线所延伸的方向。另外，遮光层配置在透明基板上，并对应配置在数据配线的两侧。而介电层配置在遮光层上方的栅绝缘层以及资料配线之间。在此，资料配线两侧的遮光层可选择性的彼此电性连接。总而言之，在遮光层以及数据配线之间配置有栅绝缘层以及介电层。除此之外，薄膜晶体管配置于透明基板上，且薄膜晶体管包括一栅极、一信道层与一源极/漏极，其中源极与资料配线电性连接，栅极与扫描配线电性连接，而信道层配置在栅极上方的栅绝缘层上。另外，保护层配置于透明基板的上方，覆盖住薄膜晶体管与资料配线。接触窗配置在保护层中。而像素电极配置于保护层上，其中像素电极通过接触窗而与漏极电性连接。
本发明提出一种像素结构的制造方法，此方法首先在一透明基板上形成一栅极与栅极连接的一扫描配线，并且同时在透明基板上形成一遮光层，其中，遮光层形成在一预定形成资料配线处的两侧，且形成在预定形成资料配线处两侧的遮光层可以选择性的彼此电性连接。之后，在透明基板上形成一栅绝缘层，覆盖住栅极、扫描配线以及遮光层。接着，在栅极的栅绝缘层上形成一信道层，在遮光层上的栅绝缘层上形成一介电层。然后在信道层上形成一源极/漏极，并且同时在栅绝缘层上形成与源极连接的一数据配线，其中栅极、信道层以及源极/漏极构成一薄膜晶体管，且遮光层与资料配线之间形成有栅绝缘层与介电层。续之，在透明基板的上方形成一保护层，覆盖住薄膜晶体管以及资料配线。接着在保护层中形成一开口，暴露出漏极。之后在保护层上形成一像素电极，其中像素电极通过开口而与漏极电性连接。
本发明的像素结构及其制造方法，由于数据配线与遮光层之间除了有一栅绝缘层之外，还包括有一介电层，基于电容与电容介电层的厚度成反比的关系，因此此种结构及方法可降低寄生电容量，进而减少因数据配线两侧的寄生电容不一而造成显示不均匀的情形。
本发明的像素结构及其制造方法，由于配置在数据配线两侧的遮光层彼此电性连接，因此数据配线与其两侧的遮光层所产生的电容可以互相平衡，而避免因数据配线两侧的寄生电容不一而造成显示不均匀的情形。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明。
附图说明
图1为现有一种像素结构的上视示意图；
图2为图1由I-I’的剖面示意图；
图3是依照本发明一较佳实施例的一种像素结构的上视示意图；
图4为图3由II-II’的剖面示意图；
图5是依照本发明一较佳实施例的一种像素结构的上视示意图；
图6为图5由III-III’的剖面示意图；
图7是依照本发明一较佳实施例的一种像素结构的剖面示意图。
标示说明：
100：透明基板 102：栅极
104：栅绝缘层 106：信道层
108a/108b：源极/漏极 110：保护层
112：开口(接触窗) 114：像素电极
120：薄膜晶体管 130：扫描配线
132a、132b：遮光部 132c：连接部
134、160：遮光层
140：数据配线 150：介电层
具体实施方式
第一实施例
图3所示，其绘示为依照本发明一较佳实施例的一像素结构的上述示意图；图4所示，其绘示为图3中由II-II’的剖面示意图。
请参照图3与图4，首先提供一透明基板100，其中透明基板100例如是一玻璃基板或一塑料基板。接着，在透明基板100上形成一栅极102以及与栅极102连接的一扫描配线130，且同时在透明基板100上成一遮光层134。其中，遮光层134由一遮光部132a、132b以及一连接部132c所构成，且遮光部132a、132b配置在一预定形成数据配线处的两侧，而连接部132c将遮光部132a、132b连接起来。
在本实施例中，栅极102、扫描配线130以及遮光层134的材质例如是钽、钛或铝金属等导体。之后，在透明基板100上全面性的形成一栅绝缘层104，覆盖住栅极102、扫描配线130以及遮光层134。其中，栅绝缘层104例如是一氮化硅层或是一氧化硅层。
接着，在栅极102上方的栅绝缘层104上形成一信道层106。而在信道层106的表面上还包括形成有一欧姆接触层(未绘示)。在此，信道层106的材质例如是非晶硅(a-Si)，而欧姆接触层的材质例如是经掺杂的非晶硅(n+-Si)。
然后，在信道层106上形成一源极/漏极108a/108b，并且同时在栅绝缘层104上形成与源极108a连接的一数据配线140，其中数据配线140所延伸的方向与扫描配线130所延伸的方向垂直，且数据配线140两侧的栅绝缘层104底下形成有遮光层134。而栅极102、信道层106以及源极/漏极108a/108b构成一薄膜晶体管120。
之后，在透明基板100的上方形成一保护层110，覆盖住薄膜晶体管120以及数据配线140。续之，在保护层110中形成一开口112，暴露出薄膜晶体管的漏极108b。接着，在保护层110上形成一像素电极114，其中像素电极114与薄膜晶体管120的漏极108b的间隙通过开口112而彼此电性连接，且所定义出的像素电极114可能同时覆盖住部分遮光层134。
本实施的像素结构由于其遮蔽层134的遮光部132a、132b之间通过连接部132c而彼此电性连接，因此数据配线140与其两侧的遮光部132a、132b所产生的寄生电容则可以互相平衡，因此可避免因数据配线140两侧的电容不一而导致显示不均匀的情形。
本实施例另一种可防止显示不均匀的像素结构的制造方法如图5所示，图5为依照本发明另一较佳实施例的像素结构的上视示意图，图6为图5中由III-III’的剖面示意图。
请参照图5与图6，如先前所描述，在透明基板100上形成栅极102与扫描配线130的同时，也在透明基板100上形成一遮光层160。在此，所形成的遮光层160横越一预定形成资料配线处的一块状遮光金属层160。
之后，在透明基板100上方形成一栅绝缘层104，覆盖住栅极102、扫描配线130与遮光层160。
接着，如先前所述，依序形成一信道层106、一源极/漏极108a/108b以及与源极108a连接的一资料配线140，以构成一薄膜晶体管120。之后，再依照先前所述的方法形成一保护层110、一接触窗112以及一像素电极114，以完成一像素结构的制作。
在此，由于资料配线140下方的遮光层160为横越资料配线140的一块状遮光金属层，使得资料配线140两侧的遮光层160的电位是相等的，因此可避免因资料配线140两侧的电容不一而导致显示不均匀的情形。
本发明的像素结构适于架构于一透明基板100上，此像素结构包括一扫描配线130、一栅绝缘层104、一数据配线140、一遮光层134(或遮光层160)、一薄膜晶体管120、一保护层110、一接触窗112以及一像素电极114。
其中，扫描配线130配置在透明基板100上，栅绝缘层104配置于透明基板100上，并覆盖住扫描配线130。数据配线140配置于栅绝缘层104上，且数据配线140所延伸的方向垂直于扫描配线130所延伸的方向。
另外，遮光层134配置在透明基板100的表面上，并对应配置于数据配线140的两侧，其中数据配线140两侧的遮光层134彼此电性连接。在本实施例中，遮光层134由一遮光部132a、132b以及一连接部132c所构成，其中遮光部132a、132b对应配置在数据配线140的两侧，而连接部132c将配置在数据配线140两侧的遮光部132a、132b连接起来。另外，本发明的遮光层160亦可以是横越资料配线两侧的一块状遮光金属层160。
除此之外，薄膜晶体管120配置于透明基板100上，且薄膜晶体管120包括一栅极102、一信道层104与一源极/漏极108a/108b，其中源极108a与数据配线140电性连接，栅极102与扫描配线130电性连接，而信道层106配置在栅极102上方的栅绝缘层104上。另外，保护层110配置于透明基板100的上方，覆盖住薄膜晶体管120与数据配线140。接触窗112配置在保护层110中。而像素电极114配置于保护层110上，其中像素电极114通过接触窗112而与漏极108b电性连接。
第二实施例
本发明另一种可防止显示不均匀的像素结构的制造方法如图5所示，图5为依照本发明另一较佳实施例的像素结构的面示意图。
请参照图5，如先前现有技术所描述，在透明基板100上形成栅极102与扫描配线130的同时，也在透明基板100上形成遮光层132a、132b。之后，在透明基板100上方形成一栅绝缘层104，覆盖住栅极102、扫描配线130与遮光层132a、132b。接着，在遮光层132a、132b上的栅绝缘层104上再额外形成一介电层150，其中介电层150的材质例如是氮化硅。
接续，依序形成一信道层106、一源极/漏极108a/108b以及与源极108a连接的一数据配线140，以构成一薄膜晶体管120。其中，所形成的数据配线140与遮光层132a、132b之间除了形成有栅绝缘层104之外，还形成有一介电层150。之后，再依序先前所述的方法形成一保护层110一接触窗112以及一像素电极114，以完成一像素结构的制作。
值得一提的是，本实施例的于数据配线140与遮光层132a、132b之间额外的形成一层介电层150可以减少数据配线140与遮光层132a、132b之间所产生的寄生电容。另外，在此实施例中，遮光层132a、132b之间可以选择性的彼此电性连接。例如图1所示，遮光层132a、132b之间并未电性连接，或者是如图3所示，遮光层132a、132b之间通过连接部132c而电性连接，或者是如图5所示，遮光层160横越数据配线140的两侧。
本实施例的像素结构，其适于架构于一透明基板100上，此像素结构包括一扫描配线130、一栅绝缘层104、一数据配线140、一遮光层132a、132b(或遮光层134、160)、一介电层150、一薄膜晶体管120、一保护层110、一接触窗112以及一像素电极114。
其中，扫描配线130配置在透明基板100上，栅绝缘层104配置于透明基板100上，并覆盖住扫描配线130。数据配线140配置于栅绝缘层104上，且数据配线140所延伸的方向垂直于扫描配线130所延伸的方向。
另外，遮光层132a、132b配置在透明基板100上，并对应配置在数据配线140的两侧。而介电层150配置在遮光层132a、132b上方的栅绝缘层104以及数据配线140之间。在此，数据配线140两侧的遮光层132a、132b可选择性的彼此电性连接。例如图1所示的遮光层132a、132b(遮光层132a、132b并未电性连接)，或是如图3与图5所示的遮光层134、150(数据配线两侧的遮光层有电性连接的关系)。总而言之，本实施例的遮光层132a、132b(或遮光层134、160)与数据配线140之间配置有栅绝缘层104以及介电层150。
除此之外，薄膜晶体管120配置于透明基板100上，且薄膜晶体管120包括一栅极102、一信道层106与一源极/漏极108a/108b，其中源极108a与数据配线140电性连接，栅极102与扫描配线130电性连接，而信道层106配置在栅极102上方的栅绝缘层104上。另外，保护层110配置于栅绝缘层104上，覆盖住薄膜晶体管120与数据配线140。接触窗112配置在保护层110中。而像素电极114配置于保护层110上，其中像素电极114通过接触窗112而与漏极108b电性连接。
在此，由于数据配线140与遮光层132a、132b(或遮光层134、160)之间除了形成有栅绝缘层104之外，还形成有一介电层150，基于电容与电容介电层的厚度成反比的关系，因此本实施例的结构与方法可以降低数据配线140与遮光层132a、132b(或遮光层134、160)之间的寄生电容量，借此以减少数据配线140两侧因寄生电容不一致而导致显示不均匀的现象。
本发明的像素结构及其制造方法，由于配置在数据配线两侧的遮光层彼此电性连接，因此数据配线与其两侧的遮光层所产生的电容可以互相平衡，而避免因数据配线左右的寄生电容不一而造成显示不均匀的情形。
本发明的像素结构及其制造方法，由于数据配线与遮光层之间除了有一栅绝缘层之外，还包括有一介电层，基于电容与电容介电层的厚度呈反比的关系，因此此种结构及方法可降低寄生电容量，进而减少因数据配线左右的寄生电容不一而造成显示不均匀的情形。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求书所界定为准。
Claims (12)
1.一种像素结构，适于架构于一透明基板上，其特征在于：该像素结构包括：
一扫描配线，配置在该透明基板上；
一栅绝缘层，配置于该透明基板上，并覆盖住该扫描配线；
一数据配线，配置于该栅绝缘层上，且该数据配线的延伸方向垂直于该扫描配线的延伸方向；
一遮光层，配置在透明基板上并对应配置在该数据配线的两侧；
一介电层，配置在该数据配线与该遮光层上方的该栅绝缘层之间；
一薄膜晶体管，配置于该透明基板上，该薄膜晶体管包括一栅极、一信道层与一源极/漏极，其中该源极与该资料配线电性连接，该栅极与该扫描配线电性连接，该信道层配置在该栅极上方的该栅绝缘层上；
一保护层，配置于该透明基板的上方，覆盖住该薄膜晶体管与该资料配线；
一接触窗，配置在该保护层中；
一像素电极，配置于该保护层上，其中该像素电极通过该接触窗而与该漏极电性连接。
2.如权利要求1所述的像素结构，其特征在于：该介电层为一氮化硅层。
3.如权利要求1所述的像素结构，其特征在于：该资料配线两侧的该遮光层彼此电性连接。
4.如权利要求3所述的像素结构，其特征在于：该遮光层系包括：
一遮光部，配置在该透明基板上并对应配置在该数据配线的两侧；
一连接部，配置在该透明基板上并将配置在该数据配线两侧的该遮光部连接起来。
5.如权利要求4所述的像素结构，其特征在于：该遮光层为横越该资料配线两侧的一块状遮光金属层。
6.如权利要求1所述的像素结构，其特征在于：该遮光层的材质与该栅极及该扫描配线的材质相同。
7.一种像素结构的制造方法，其特征在于：包括：
在一透明基板上形成一栅极以及与该栅极连接的一扫描配线，并且同时在该透明基板上形成一遮光层，其中该遮光层形成在一预定形成资料配线处的两侧；
在该透明基板上形成一栅绝缘层，覆盖住该栅极、该扫描配线以及该遮光层；
在该栅极的该栅绝缘层上形成一信道层；
在该遮光层上的该栅绝缘层上形成一介电层；
在该信道层上形成一源极/漏极，并且同时在该栅绝缘层上的该预定形成资料配线处形成与该源极连接之一数据配线，其中栅极、该信道层以及该源极/漏极构成一薄膜晶体管；
在该透明基板的上方形成一保护层，覆盖住该薄膜晶体管以及该资料配线；
在该保护层中形成一开口，暴露出该漏极；
在该保护层上形成一像素电极，其中该像素电极通过该开口而与该漏极电性连接。
8.如权利要求7所述的像素结构的制造方法，其特征在于：该介电层为一氮化硅层。
9.如权利要求7所述的像素结构的制造方法，其特征在于：形成在该资料配线两侧的该遮光层彼此电性连接。
10.如权利要求9所述的像素结构的制造方法，其特征在于：该遮光层由形成在该预定形成资料配线处两侧的一遮光部以及将形成在该预定形成资料配线处两侧的该遮光部连接起来的一连接部所构成。
11.如权利要求9所述的像素结构的制造方法，其特征在于：该遮光层为横越该资料配线的一块状遮光金属层。
12.如权利要求7所述的像素结构的制造方法，其特征在于：该遮光层的材质与该栅极及该扫描配线的材质相同。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA021538263A CN1504816A (zh) | 2002-11-28 | 2002-11-28 | 像素结构及其制造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA021538263A Division CN1504816A (zh) | 2002-11-28 | 2002-11-28 | 像素结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154670A true CN101154670A (zh) | 2008-04-02 |
| CN101154670B CN101154670B (zh) | 2010-06-09 |
Family
ID=34235314
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101820629A Expired - Fee Related CN101154670B (zh) | 2002-11-28 | 2002-11-28 | 像素结构及其制造方法 |
| CNB2007101820633A Expired - Fee Related CN100514658C (zh) | 2002-11-28 | 2002-11-28 | 一种像素结构及其制造方法 |
| CNA021538263A Pending CN1504816A (zh) | 2002-11-28 | 2002-11-28 | 像素结构及其制造方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007101820633A Expired - Fee Related CN100514658C (zh) | 2002-11-28 | 2002-11-28 | 一种像素结构及其制造方法 |
| CNA021538263A Pending CN1504816A (zh) | 2002-11-28 | 2002-11-28 | 像素结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (3) | CN101154670B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924353B2 (en) | 2008-04-22 | 2011-04-12 | Au Optronics Corporation | Pixel structure and active device array substrate |
| WO2015096392A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317596C (zh) * | 2004-11-15 | 2007-05-23 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| KR101119186B1 (ko) | 2005-04-06 | 2012-03-20 | 삼성전자주식회사 | 표시패널, 이를 갖는 표시장치 및 이의 제조 방법 |
| CN100533236C (zh) * | 2005-11-29 | 2009-08-26 | 中华映管股份有限公司 | 像素结构 |
| CN100451795C (zh) * | 2006-11-13 | 2009-01-14 | 友达光电股份有限公司 | 像素结构 |
| CN100499085C (zh) * | 2006-11-17 | 2009-06-10 | 友达光电股份有限公司 | 像素结构的制造方法 |
| CN100429765C (zh) * | 2006-12-04 | 2008-10-29 | 友达光电股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN101847652B (zh) * | 2010-04-21 | 2011-08-17 | 友达光电股份有限公司 | 电致发光显示面板 |
| CN102269900B (zh) * | 2010-06-03 | 2013-04-24 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
| CN110164880B (zh) * | 2015-06-09 | 2022-05-10 | 群创光电股份有限公司 | 显示装置 |
| JP6867737B2 (ja) * | 2016-08-30 | 2021-05-12 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置及び電子機器 |
| CN106298956A (zh) | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW575775B (en) * | 2001-01-29 | 2004-02-11 | Hitachi Ltd | Liquid crystal display device |
-
2002
- 2002-11-28 CN CN2007101820629A patent/CN101154670B/zh not_active Expired - Fee Related
- 2002-11-28 CN CNB2007101820633A patent/CN100514658C/zh not_active Expired - Fee Related
- 2002-11-28 CN CNA021538263A patent/CN1504816A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7924353B2 (en) | 2008-04-22 | 2011-04-12 | Au Optronics Corporation | Pixel structure and active device array substrate |
| WO2015096392A1 (zh) * | 2013-12-26 | 2015-07-02 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US10403651B2 (en) | 2013-12-26 | 2019-09-03 | Boe Technology Group Co., Ltd. | Array substrate, method for fabricating the same and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100514658C (zh) | 2009-07-15 |
| CN101154670B (zh) | 2010-06-09 |
| CN101154671A (zh) | 2008-04-02 |
| CN1504816A (zh) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7636144B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| CN104423110B (zh) | 液晶显示器的阵列基板 | |
| US7623194B2 (en) | Pixel structure and liquid crystal display and method for manufacturing the same | |
| CN101339923B (zh) | 形成薄膜晶体管阵列面板的方法及薄膜晶体管阵列面板 | |
| US7932986B2 (en) | Liquid crystal display comprising a first signal line including a first portion and second portion, wherein the cross-section of the second portion is thinner than the cross-section of the first portion, and wherein a spacer overlaps the second portion | |
| CN100438048C (zh) | 一种平板显示器中的电极结构及其制造方法 | |
| US6819385B2 (en) | Transflective pixel structure | |
| CN105629612A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US8115215B2 (en) | Array substrate and method for manufacturing the same | |
| CN101154670A (zh) | 像素结构及其制造方法 | |
| KR20090033809A (ko) | 액정 표시 장치 및 전자 기기 | |
| CN100447646C (zh) | 像素结构及其制造方法 | |
| JPS63208896A (ja) | 薄膜トランジスタアレイ | |
| CN101196659A (zh) | 液晶显示器及其制造方法 | |
| CN100444405C (zh) | 双栅级薄膜电晶体与像素结构及其制造方法 | |
| CN101207140B (zh) | 阵列基板及其制造方法 | |
| JPH0258030A (ja) | 液晶表示装置 | |
| CN100495182C (zh) | 主动式阵列液晶显示器及其制作方法 | |
| KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
| CN100381924C (zh) | 液晶显示装置及其制造方法 | |
| KR19990017662A (ko) | 광차단막을 갖는 액정 표시 장치용 박막 트랜지스터 기판 | |
| US6940480B2 (en) | Pixel structure | |
| TW563258B (en) | Pixel structure and fabricating method thereof | |
| JP4497049B2 (ja) | 電気光学装置の製造方法 | |
| KR20070088044A (ko) | 액정표시장치의 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100609 Termination date: 20201128 |