[go: up one dir, main page]

CN101140802A - 相变随机访问存储器与相关操作方法 - Google Patents

相变随机访问存储器与相关操作方法 Download PDF

Info

Publication number
CN101140802A
CN101140802A CNA2007101490281A CN200710149028A CN101140802A CN 101140802 A CN101140802 A CN 101140802A CN A2007101490281 A CNA2007101490281 A CN A2007101490281A CN 200710149028 A CN200710149028 A CN 200710149028A CN 101140802 A CN101140802 A CN 101140802A
Authority
CN
China
Prior art keywords
programming
storage unit
unit
programmed
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101490281A
Other languages
English (en)
Other versions
CN101140802B (zh
Inventor
李光振
赵佑荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101140802A publication Critical patent/CN101140802A/zh
Application granted granted Critical
Publication of CN101140802B publication Critical patent/CN101140802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

在相变随机访问存储器(PRAM)设备中，利用多个编程循环，将数据编程到所选存储单元中。在每个编程循环中，在连续的时隙中，进行对包括所选存储单元的单元组的划分编程操作。

Description

相变随机访问存储器与相关操作方法
技术领域
一般地，本发明实施例涉及相变随机访问存储器(PRAM)设备与相关操作方法。更具体地，本发明实施例涉及PRAM设备与执行包括划分编程操作与验证读取操作的编程操作的相关方法。
背景技术
相变存储器设备利用相变材料(其能够在非结晶与结晶相之间稳定地转变，例如氧属化物(chalcogenide))来存储数据。非结晶与结晶相(或者状态)显示不同的电阻值，这用来区分存储器设备中的存储单元的不同逻辑状态。具体地，非结晶相显示相对较高的电阻，而结晶相显示相对较低的电阻。
至少一种类型的相变存储器设备——PRAM——使用非结晶状态来表示逻辑′1′，用结晶状态来表示逻辑′0′。在PRAM设备中，结晶状态被称为“置位状态”，非结晶状态被称为“复位状态”。相应地，PRAM中的存储单元通过将该存储单元中的相变材料设置为结晶状态，来存储逻辑′0′，并且存储单元通过将相变材料设置为非结晶状态，来存储逻辑′1′。例如在美国专利第6487113与6480438号中，公开了各种PRAM设备。
通过将PRAM中的相变材料加热到高于预定熔融温度的第一温度、然后迅速冷却该材料，将该材料转变为非结晶状态。通过在低于该熔融温度但是高于结晶温度上加热该材料一段较长的时间，将相变材料转变为结晶状态。相应地，通过如上所述地利用加热与冷却、在非结晶与结晶状态之间转换PRAM的存储单元中的相变材料，将数据编程到PRAM中的存储单元。
PRAM中的相变材料一般包括包含锗(Ge)、锑(Sb)、以及碲(Te)等的化合物，即“GST”化合物。GST化合物很适合于PRAM，这是因为其可以通过加热与冷却在非结晶与结晶状态之间迅速转变。除GST化合物之外，或者作为其替代物，可以在相变材料中使用多种其他化合物。其他化合物的例子包括但不限于：两元素化合物，例如GaSb、InSb、InSe、Sb2Te3、与GeTe；三元素化合物，例如GeSbTe、GaSeTe、InSbTe、SnSb2Te4、与InSbGe；或者四元素化合物，例如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)、与Te81Ge15Sb2S2。
PRAM中的存储单元被称为“相变存储单元”。相变存储单元一般包括上电极、相变材料层、下电极触点、下电极、以及存取晶体管。通过测量相变材料层的电阻，对相变存储单元进行读取操作，而通过如上所述地加热与冷却相变材料层，对相变存储单元进行编程操作。
不幸的是，常规PRAM设备可以同时接收几个比特的输入，但是不能同时将这些比特编程到相应存储单元中。例如，PRAM可以通过多个引脚接收16个输入，但是PRAM不能同时存取16个相变存储单元。这个缺点的一个原因在于：如果需要1mA的电流来编程一个相变存储单元，则将需要16mA的电流来同时编程16个相变存储单元。另外，如果提供电流的驱动器电路的效率为10％，则实际上将需要160mA的电流来同时编程16个存储单元。但是，常规PRAM设备的配备一般不能提供这样高幅度的电流。
因为PRAM设备中的编程驱动器只提供有限量的电流，所以可以将几个相变存储单元的编程操作划分为几个“划分编程操作”，其每个只需要编程所有这几个相变存储单元所需总电流的一部分。在每个划分编程操作中，编程较大组中的存储单元子集(即“划分”)。例如，可以通过将16个相变存储单元划分为2单元的8个组(即划分)、并且在8个连续的划分编程操作中、同时编程每个2单元组中的两个存储单元，编程一组16个相变存储单元。
为了防止不必要的电流消耗以及编程失败，PRAM设备也可以进行验证读取操作，以验证每个所选存储单元的编程状态。为了进行验证读取操作，将要编程到所选存储单元中的编程数据存储在临时存储位置中，例如编程缓冲器。接着，将编程数据编程到所选存储单元中。然后，读取在所选存储单元中存储的数据，并且将其与在临时存储位置中存储的编程数据比较。如果临时存储位置中存储的数据不同于在所选存储单元中存储的数据，则验证读取操作指示编程失败。否则，验证读取操作指示编程成功。
图1为显示操作PRAM设备的常规方法的概念时序图，其使用划分编程操作。为了解释的目的，假定PRAM设备的编程操作使用8个划分编程操作，将16比特的数据编程到划分为8对或组的16个所选存储单元中。
参照图1，利用多个编程循环(L＝1到“k”)，将数据编程到PRAM设备中。在每个编程循环开始之前，执行验证读取操作，以检测所选存储单元中没有被成功编程的存储单元。此后，对其中至少一个存储单元还没有被成功编程的存储单元组——称为“失败组”(另外，将没有被成功编程的各个存储单元称为“失败单元”)，进行划分编程操作。在图1的例子中，8个划分编程操作①到⑧对应于8个相应的单元组。
在编程操作中，所有8个存储单元组一般作为失败组开始。相应地，在第一编程循环中(L＝1)，一般对这8个组中的每一个执行划分编程操作。在第二编程循环中(L＝2)，假定第三与第四组已经被成功编程，则除第三与第四组之外，对所有8个组执行划分编程操作。类似地，在剩余的循环中，随着更多的组被成功编程，编程更少的组。
不幸的是，诸如图1所示等常规方法由于其中不执行编程的时间间隙，例如第二编程循环(L＝2)的第二与第五划分编程操作之间的时间间隙，可能会不必要地缓慢。
发明内容
本发明的所选实施例提供了PRAM设备以及相关编程方法，用来提高设备的效率与可靠性。
根据本发明的一个实施例，提供了一种在包含划分为多个单元组的多个相变存储单元的相变随机访问存储器(PRAM)设备中执行编程操作的方法。所述方法包括：从所述多个相变存储单元中的所选存储单元读取验证数据；比较所述验证数据与要编程到所选存储单元中的编程数据，并且根据所述比较，识别所选存储单元中的“n”(“n”为大于2的自然数)个失败存储单元；以及利用对应于“m”(“m”为大于2的自然数)个失败单元组的“m”个划分编程操作，用所述编程数据的子集编程所述“n”个失败存储单元，其中所述“m”个失败单元组中的每一个都包含所述“n”个失败存储单元中的至少一个。在当前编程循环的“m”个连续并且基本均匀间隔的时隙中，执行所述“m”个划分编程操作。
根据本发明的另一个实施例，提供了另一种在包含划分为多个单元组的多个相变存储单元的PRAM设备中执行编程操作的方法。所述方法包括：(a)对所述多个单元组中的各个单元组进行一或多个顺序检查操作，直至检测到失败组，其中所述各个单元组包括多个所选存储单元；(b)当检测到失败组时，进行划分编程操作，以将编程数据编程到所检测的失败组中；以及(c)重复(a)与(b)直至对所有所述多个单元组进行了检查操作。
根据本发明的另一个实施例，提供了另一种在包含划分为多个单元组的多个相变存储单元的相变随机访问存储器(PRAM)设备中执行编程操作的方法。所述方法包括：设置该设备的划分编程模式，以确定在每个单元组中包括的相变存储单元的数目；以及设置该设备的验证读取模式，以将该设备置于第一验证读取模式，其中在编程操作的每个编程循环之前，比较验证数据与要编程到所选存储单元中的编程数据，或者将该设备置于第二验证读取模式，其中在编程操作的每个编程循环期间，利用一或多个顺序检查操作，比较验证数据与要编程到所选存储单元中的编程数据。
根据本发明的另一个实施例，提供了一种相变随机访问存储器设备。该设备包括：划分为多个单元组的多个相变存储单元；以及编程电路，用来对所述多个单元组中的所选存储单元执行编程操作。该编程电路从所选存储单元读取验证数据，比较所述验证数据与要编程到所选存储单元中的编程数据，根据所述比较，识别所选存储单元中的“n”(“n”为大于2的自然数)个失败存储单元；以及利用对应于“m”(“m”为大于2的自然数)个失败单元组的“m”个划分编程操作，用所述编程数据的子集编程所述“n”个失败存储单元，其中所述“m”个失败单元组中的每一个都包含所述“n”个失败存储单元中的至少一个。在当前编程循环的“m”个连续并且基本均匀间隔的时隙中，执行所述“m”个划分编程操作。
根据本发明的另一个实施例，提供了另一种相变随机访问存储器设备。该设备包括：划分为多个单元组的多个相变存储单元；以及编程电路，用来对所述多个单元组中的所选存储单元执行第一验证读取操作。该第一验证读取操作包括：(a)对所述多个单元组中的各个单元组进行一或多个顺序检查操作，直至检测到失败组，其中所述各个单元组包括所选存储单元；(b)当检测到失败组时，进行划分编程操作，以将编程数据编程到所检测的失败组中；以及(c)重复(a)与(b)直至对所有所述多个单元组进行了检查操作。
根据本发明的另一个实施例，提供了另一种相变随机访问存储器设备。该设备包括：划分为多个单元组的多个相变存储单元；第一模式选择单元，其指定划分编程模式，以确定在每个单元组中包括的相变存储单元的数目；以及第二模式选择单元，其指定第一验证读取模式，其中在编程操作的每个编程循环之前，比较验证数据与要编程到所选存储单元中的编程数据，或者指定第二验证读取模式，其中在编程操作的每个编程循环期间，利用一或多个顺序检查操作，比较验证数据与要编程到所选存储单元中的编程数据。
附图说明
以下参照附图描述本发明的实施例。在附图中，相同的附图标记表示相同的示范行元件、组件、以及步骤。在附图中：
图1为显示在PRAM设备中执行编程操作的常规方法的概念时序图；
图2为显示根据本发明实施例的PRAM设备中执行编程操作的方法的概念时序图；
图3A为显示根据本发明实施例的调整执行划分编程操作的时序的技术的概念图；
图3B为显示图2的第二编程循环中划分编程操作的时序调整的概念图；
图4A与图4B为显示根据本发明另一实施例的调整执行划分编程操作的时序的技术的概念图；
图5为显示根据本发明另一实施例的调整执行划分编程操作的时序的技术的概念图；
图6为显示根据本发明实施例的PRAM设备中执行编程操作的方法的流程图；
图7为显示根据本发明实施例的PRAM设备的方框图；
图8为显示图7的PRAM设备中编程验证指定单元的实施例的方框图；
图9为显示图7的PRAM设备中编程脉冲生成单元输出的置位脉冲控制的例子的概念时序图；
图10为显示根据本发明另一实施例的PRAM设备中执行编程操作的方法的概念时序图；
图11为显示根据本发明另一实施例的PRAM设备中执行编程操作的方法的流程图；和
图12为显示根据本发明另一实施例的PRAM设备中执行编程操作的方法的流程图。
具体实施方式
以下参照附图描述本发明的实施例。这些实施例被呈现作为教学例子。本发明的实际范围由权利要求限定。
图2为根据本发明实施例的PRAM设备中执行编程操作的方法的概念时序图。
参照图2，利用多个编程循环，将数据编程到PRAM设备中。在每个编程循环之前，执行验证读取操作，以确定所选存储单元是否被成功编程。在该说明书中，将要编程到所选存储单元中的数据称为编程数据，并且将在验证读取操作中从所选存储单元读取的数据称为验证数据。
在每个编程循环中，利用对应于包括所选存储单元的单元组的多个划分编程操作，将编程数据编程到所选存储单元。但是，在编程循环中，只对包括没有被成功编程的所选存储单元的单元组(即“失败组”)进行划分编程操作。
为了解释的目的，假定通过16根输入/输出(I/O)引脚同时向PRAM设备输入16比特数据。然后，将这16比特数据编程到8个两单元组中的16个所选相变存储单元中，如以下表1所示。在表1的例子中，第一组包括对应于第零个与第八个IO引脚IO0与IO8的存储单元，第二组包括对应于第一个与第九个IO引脚IO1与IO9的存储单元，等等。将数据同时编程到每个组的两个存储单元中，而不同组中的存储单元在不同的时间编程。
表1
  IO引脚   {0，8}   {1，9}   {2，10}   {3，11}   {4，12}   {5，13}   {6，14}   {7，15}
  单元组   1   2   3   4   5   6   7   8
在图2所示的方法中，第一到第八单元组开始为失败组。相应地，在第一编程循环期间，在第一到第八划分编程操作中，编程第一到第八单元组。然后，在第一编程循环之后的验证读取操作中，检测到第一、第二、以及第五到第八单元组为失败组。相应地，在第二编程循环中，对检测的失败组进行划分编程操作。但是，与图1的方法不同，在图2的方法中，图2的第二编程循环中划分编程操作连续执行，从而减少了对应于第二与第五单元组的划分编程操作之间的时间间隙。
通过减少对应于第二与第五单元组的划分编程操作之间的时间间隙，减少了图2方法中的第二编程循环的持续时间。结果，也减少了执行编成操作所需的时间。类似地，使用图2的方法，根据要执行的划分编程操作的数目，减少了随后编程循环(例如编程循环L＝q-1与L＝q)的持续时间，由此进一步减少了编程操作的持续时间。
因为图2的方法根据循环中要执行的划分编程操作的数目调整每个编程循环的持续时间，所以可以将图2的编程方法称为“自适应编程操作”。
以下以广义概念术语解释图2所示的执行编程操作的方法。在该方法中，“n”(n为自然数)个失败相变存储单元被包含在“m”(m为自然数)个单元组中。在“m”个依次划分编程操作期间，将数据编程到“n”个失败相变存储单元中，而不关心包含所选存储单元的单元组的总数或者失败单元组的组织。
图3到图5为显示可以用来实现图2所示的自适应编程操作的各种技术的概念图。为了解释的目的，假定图3到图5中的技术使划分编程操作在不同的“时隙”中执行。例如，在图3A与图3B所示的技术中，在第一编程循环期间，在相应的第一到第八时隙期间，编程第一到第八单元组。然后，在第二编程循环期间，将第五到第八单元组“移位”，从而分别在第三到第六时隙期间对它们编程。
在图3到图5中，每个方框表示对应于由大括号中的数字表示的所选存储单元的单元组。实线表示连续编程循环之间的可能的时间移位；但是，是否真正发生时间移位依赖于在每个编程循环期间是否成功编程了单元组。例如，在图3A与图3B的例子中，在第一编程循环期间，成功编程了第三与第四单元组，而剩余的单元组没有成功编程。相应地，对于第二编程循环，移位第五到第八单元组的时序。
图4A与5类似于图3A，只是在图4A与图5中，假定每个单元组包含较大数目的存储单元。例如，在图4A中，假定每个单元组包含要同时编程的四个存储单元，而在图5中，假定每个单元组包含要同时编程的八个存储单元。
图4B显示在使用图4A所示的四个存储单元组的PRAM的特定编程循环中可能发生的不同事件的例子。参照图4B，在标记“情况1”的事件中，在第一编程循环中，第一与第二单元组没有成功编程，但是成功编程了第三与第四单元组。相应地，第二编程循环对第一与第二单元组进行划分编程操作，而不对第三与第四单元组进行划分编程操作，如图4B底部所示。虽然图4B的图示没有显示所有可能事件的所有集合，但是显示了几个其他的可能事件，而没有相伴的波形图。
图6为显示根据本发明实施例的PRAM设备中执行编程操作的方法的流程图。为了解释的目的，假定图6的方法实现图2的时序图。
参照图6，设置划分编程模式(S10)。划分编程模式确定要同时编程的存储单元数目。例如，可以将一组16个所选存储单元划分为：2存储单元的8个组(×2划分编程模式)、4存储单元的4个组(×4划分编程模式)、8存储单元的2个组(×8划分编程模式)、或者16存储单元的1个组(×16划分编程模式)。
此后，从所选相变存储单元读取验证数据(S20)。然后，比较验证数据与要编程到所选存储单元中的编程数据(S30)。接着，基于该比较进行判定(S40)。如果验证数据等于编程数据(S40＝是)，则编程操作以合格状态终止(S70)。否则(S40＝否)，基于在S30进行的比较，对失败单元组进行划分编程操作(S50)。
在S50之后，该方法确定是否完成了最终的编程循环(S60)。如果完成了最终的编程循环(S60＝是)，则编程操作以“失败”状态终止(S80)。否则，该方法返回到S20，并且重复S20与随后的步骤。
图7为显示根据本发明实施例的PRAM设备的方框图。为了解释的目的，假定图7的PRAM设备被设计来实现图2的方法或者图6的流程图。
参照图7，该PRAM设备包括：存储单元阵列110、行解码器124、列解码器126、地址缓冲器128、以及编程电路130。
存储单元阵列110包含多个相变存储单元，其可以被划分为多个单元组。虽然在图中未显示，但是每个相变存储单元都包括相变电阻材料以及存取元件，例如晶体管或者二极管。存取元件用来在编程、读取、以及擦除操作期间，控制对相变电阻材料的电流供应。
向行解码器124提供地址缓冲器128输出的行地址XA，行解码器124解码行地址XA，并且根据解码的行地址XA，选择要编程的多个相变存储单元的行。向列解码器126提供地址缓冲器128输出的列地址YA，列解码器126解码列地址YA，并且根据解码的列地址YA，选择要编程的多个相变存储单元的列。
编程电路130对多个所选相变存储单元进行自适应验证读取操作。具体地，编程电路130比较从所选相变存储单元读出的验证数据VDATA与要编程到所选相变存储单元的编程数据WDATA，并且根据该比较，识别其验证数据VDATA与编程数据WDATA相互不同的多个“失败”相变存储单元。此后，编程电路130在其中要编程具有第一逻辑状态的数据(例如数据“1”)的失败相变存储单元中编程数据，然后在其中要编程具有第二逻辑状态的数据(例如数据“0”)的失败相变存储单元中编程数据。
编程电路130包括：比较单元140、验证读出放大器142、数据输入缓冲器144、编程验证指定单元150、编程脉冲生成单元160、编程驱动器170、控制单元180、命令缓冲器182、以及模式选择单元190。
比较单元140比较通过验证读出放大器142从所选相变存储单元读取的验证数据VDATA与数据输入缓冲器144输出的编程数据WDATA，并且输出比较信号PASS。比较信号PASS指示“k”个所选相变存储单元中其验证数据VDATA与编程数据WDATA相互不同的“n”个不同的失败相变存储单元。比较单元140向控制单元180提供标志信号PASS_FLAG。当验证数据VDATA与编程数据WDATA相等时，标志信号PASS_FLAG采用第一逻辑状态(例如逻辑电平“高”)，并且当验证数据VDATA与编程数据WDATA相互不同时，标志信号PASS_FLAG采用第二逻辑状态(例如逻辑电平“低”)。
编程验证指定单元150接收比较信号PASS并生成用于指定在“n”个失败相变存储单元中用于变成数据的“m”个划分编程操作的指定信号DG。
编程脉冲生成单元160接收指定信号DG与编程循环信号WT_LOOP，并且在编程循环中的划分编程操作期间，生成置位脉冲控制信号PWD_SET与复位脉冲控制信号PWD_RESET。
编程驱动器170接收编程数据WDATA、置位脉冲控制信号PWD_SET、与复位脉冲控制信号PWD_RESET，并且生成对应于对于失败相变存储单元的编程数据的置位脉冲或者复位脉冲。
控制单元180接收来自命令缓冲器182的编程命令，并且控制验证读出放大器142、编程驱动器170、以及编程脉冲生成单元160执行自适应编程验证操作。控制单元180接收指定信号DG，并且调整验证读出放大器142的操作，并且接收具有第一逻辑状态的标志信号PASS_FLAG并且停止自适应编程验证操作。另外，控制单元180从模式选择单元190接收选择划分编程模式的模式选择信号WT_×X，并且根据所选划分编程模式控制验证读出放大器142的操作。
图8为显示图7所示的编程验证指定单元150的实施例的详细方框图。为了提供情景，在图8中也显示了模式选择单元190与编程脉冲生成单元160。图9为显示编程脉冲生成单元160输出的置位脉冲控制的例子的概念时序图。
参照图8，模式选择单元190接收模式控制信号MODE，并且生成选择划分编程模式的多个模式选择信号WT_×2、WT_×4、WT_×8、以及WT_×16。对应于所选划分编程模式的模式选择信号(例如WT_×2)采用第一逻辑状态(例如逻辑电平“高”)，并且剩余的模式选择信号WT_×4、WT_×8、以及WT_×16采用第二逻辑状态(例如逻辑电平“低”)。
编程验证指定单元150包括：多个通路门151、152、153、以及154，以及指定逻辑单元156。
该多个通路门151、152、153、以及154分别对应于多个模式选择信号。分别向该多个通路门151、152、153、以及154提供多个模式选择信号WT_×2、WT_×4、WT_×8、以及WT_×16，并且该多个通路门151、152、153、以及154选择性地传送比较信号PASS。被提供具有第一逻辑状态的模式选择信号WT_×2的通路门151变为使能，并且传送比较信号PASS；被提供具有第二逻辑状态的模式选择信号WT_×4、WT_×8、以及WT_×16的通路门152、153、以及154变为截止。
指定逻辑单元156接收比较信号PASS以及模式选择信号WT_×2、WT_×4、WT_×8、以及WT_×16，并且生成指定“m”个划分编程会话期的指定信号DG，使得检查“m”个失败单元组的编程顺序，并且根据所希望的编程顺序编程数据。以上参照图3A到图5描述了确定编程顺序的示例方法。
编程脉冲生成单元160接收指定信号DG以及编程循环信号WT_LOOP，并且输出置位脉冲控制信号PWD_SET与复位脉冲控制信号PWD_RESET。为了描述方便，图9显示了当在图2所示的时序图中的第二编程循环中第一、第二、以及第五到第八单元组失败时生成的置位脉冲控制信号PWD_SET。
参照图9，第一到第八置位脉冲控制信号PWD_SET0到PWD_SET7对应于图2的方法中的相应的第一到第八单元组。因为第三与第四单元组已经被成功编程(即“合格”)，所以第三与第四置位脉冲控制信号PWD_SET2与PWD_SET3被维持在低电平。但是，相互不重叠地依次生成剩余的置位脉冲控制信号PWD_SET0、PWD_SET1、以及PWD_SET4到PWD_SET7。
图10为显示根据本发明另一实施例的PRAM设备中执行编程操作的方法的概念时序图。图11为显示图10的方法的流程图。因为图10与图11所示的方法与图2与图6所示的方法有些类似，所以为了避免冗余，可能省略对这些方法的某些方面的描述。
图10与图11所示的方法与图2与图6所示的方法的一个差别在于：图10与图11所示的方法在每个编程循环中的每个划分编程操作之前，对所选单元组执行验证读取操作。
参照图11，该方法开始时设置划分编程模式(S210)。划分编程模式确定要同时编程的存储单元数目。例如，可以将一组16个所选存储单元划分为：2存储单元的8个组(×2划分编程模式)、4存储单元的4个组(×4划分编程模式)、8存储单元的2个组(×8划分编程模式)、或者16存储单元的1个组(×16划分编程模式)。
此后，从所选相变存储单元读取验证数据(S220)。然后，比较验证数据与要编程到所选存储单元中的编程数据(S230)。基于该比较，该方法进入分支(S240)。如果验证数据等于编程数据(S240＝是)，则该方法以“合格”状态终止(S292)。否则(S240＝否)，执行编程循环。
在编程循环中，从所选存储单元读取验证数据(S250)。接着，执行一或多个顺序“检查操作”，以检测要编程的单元组中的失败组(如果存在的话)(S260)。在每个“检查操作”中，比较对应于单元组的验证数据对应于该单元组的编程数据。如果单元组的验证数据不同于该单元组的编程数据，则该方法“发现”了失败单元组(S270＝是)，并且对该失败单元组进行划分编程操作(S280)。但是，如果没有检测到失败组(S270＝否)，则该方法以“合格”状态终止(S292)。
在步骤S280对检测的失败组进行了划分编程操作之后，该方法确定是否对所有单元组检查了失败单元(S282)。如果在编程循环期间没有对所有单元组检查了失败单元(S282＝否)，则该方法返回到步骤S250。否则(S282＝是)，完成编程循环，并且因此该方法确定是否该编程循环是否为最终编程循环(S284)。如果是，则该方法以“失败”状态终止(S294)。如果不是，则该方法返回到步骤S250，并且执行另一编程循环。
一般地，图10与图11所示的方法顺序执行检查失败组的步骤。例如，在图10的第二编程循环中对第一单元组进行了划分编程操作之后，该方法接着检查第二单元组是否为失败组。该方法存储已经检查了失败单元的单元组，以避免在单个编程循环期间执行冗余检查。该存储可以通过例如以下完成：简单计数器，其跟踪在编程循环中检查了多少单元组。在每个编程循环之后，可以复位该计数器。
在图10与图11的方法中，因为在每个划分编程操作之前执行验证读取操作，所以不需要执行图3A至图5所示用来确定编程顺序的处理。结果，与图2与图6的方法相比，图10与图11的方法可以简化。结果，可以利用设计类似于图7所示的PRAM设备来实现图10与图11所示的方法，但是其中编程验证指定单元150由计数器替换。
图12为根据本发明另一实施例的PRAM设备中执行编程操作的方法的流程图。在图12的方法中，设置验证读取模式，以与在图10与图11中一样确定在每个编程循环期间是否要执行几个验证读取操作，或者如图2与图6所示确定是否在每个编程循环之前要执行单个验证读取操作。
在图12的方法中，设置划分编程模式(S310)。然后，设置验证读取模式(S320)。如果验证读取模式设置为第一模式，则利用图6的方法，从步骤S20开始执行编程操作。否则，如果验证读取模式设置为第二模式，则利用图11的方法，从步骤S220开始执行编程操作。
可以在设计类似于图7所示的PRAM设备中实现图12的方法，但是要经过修改以包括例如附加的模式选择单元，用来选择验证读取模式。
如上所述，与常规编程方法相比，通过消除连续划分编程操作之间的不必要的时间间隙，本发明的实施例提供了效率更高的编程操作。
以上示范性实施例为教学例子。本领域技术人员应该理解：在不脱离权利要求限定的本发明的范围的前提下，可以对示范性实施例进行形式与细节的各种修改。

Claims (24)

1.一种在包含划分为多个单元组的多个相变存储单元的相变随机访问存储器设备中执行编程操作的方法，所述方法包括：
从所述多个相变存储单元中的所选存储单元读取验证数据；
比较所述验证数据与要编程到所选存储单元中的编程数据，并且根据所述比较，识别所选存储单元中的“n”个失败存储单元，“n”为大于2的自然数；以及
利用对应于“m”个失败单元组的“m”个划分编程操作，用所述编程数据的子集编程所述“n”个失败存储单元，其中所述“m”个失败单元组中的每一个都包含所述“n”个失败存储单元中的至少一个，“m”为大于2的自然数；
其中在当前编程循环的“m”个连续并且基本均匀间隔的时隙中，执行所述“m”个划分编程操作。
2.如权利要求1所述的方法，其中在当前编程循环中，相对于其在先前编程循环中的位置，对所述“m”个划分编程操作中的至少一个进行时间移位，使得当前编程循环的持续时间短于先前编程循环的持续时间。
3.如权利要求1所述的方法，其中通过以下方式在当前编程循环中对所述“m”个划分编程操作中的至少一个进行时间移位：在开始当前编程循环之前，确定对于所述“m”个划分编程操作中的每一个的时隙分配，并且根据所述时隙分配，对所述“m”个划分编程操作中的所述至少一个进行时间移位。
4.如权利要求1所述的方法，还包括：
在当前编程循环之后，确定验证数据是否等于编程数据；以及
当确定验证数据等于编程数据时，终止该编程操作。
5.如权利要求1所述的方法，还包括：
设置划分编程模式，以确定在每个单元组中包括的相变存储单元的数目。
6.一种在包含划分为多个单元组的多个相变存储单元的相变随机访问存储器设备中执行编程操作的方法，所述方法包括：
(a)对所述多个单元组中的各个单元组进行一或多个顺序检查操作，直至检测到失败组，其中所述各个单元组包括多个所选存储单元；
(b)当检测到失败组时，进行划分编程操作，以将编程数据编程到所检测的失败组中；以及
(c)重复(a)与(b)直至对所有所述多个单元组已经进行检查操作。
7.如权利要求6所述的方法，还包括：
从所选存储单元中读取验证数据；
比较所述验证数据与要编程到所选存储单元中的编程数据，并且根据所述比较，检测所选存储单元中的失败单元；以及
当检测到至少一个失败单元时，执行(a)、(b)、与(c)。
8.如权利要求6所述的方法，还包括：
设置划分编程模式，以确定在每个单元组中包括的相变存储单元的数目。
9.一种在包含划分为多个单元组的多个相变存储单元的相变随机访问存储器设备中执行编程操作的方法，所述方法包括：
设置该设备的划分编程模式，以确定在每个单元组中包括的相变存储单元的数目；以及
设置该设备的验证读取模式，以将该设备置于第一验证读取模式，其中在编程操作的每个编程循环之前，比较验证数据与要编程到所选存储单元中的编程数据，或者将该设备置于第二验证读取模式，其中在编程操作的每个编程循环期间，利用一或多个顺序检查操作，比较验证数据与要编程到所选存储单元中的编程数据。
10.如权利要求9所述的方法，还包括：在第一验证读取模式下，
从所选存储单元读取验证数据；
比较所述验证数据与编程数据，并且根据所述比较，识别所选存储单元中的“n”个失败存储单元，“n”为大于2的自然数；以及
利用对应于“m”个失败单元组的“m”个划分编程操作，用所述编程数据的子集编程所述“n”个失败存储单元，其中所述“m”个失败单元组中的每一个都包含所述“n”个失败存储单元中的至少一个，“m”为大于2的自然数；
其中在当前编程循环的“m”个连续并且基本均匀间隔的时隙中，执行所述“m”个划分编程操作。
11.如权利要求9所述的方法，还包括：在第二验证读取模式下，
(a)对所述多个单元组中的各个单元组进行一或多个顺序检查操作，直至检测到失败组，其中所述各个单元组包括所选存储单元；
(b)当检测到失败组时，进行划分编程操作，以将编程数据编程到所检测的失败组中；以及
(c)重复(a)与(b)直至对所有所述多个单元组进行了检查操作。
12.一种相变随机访问存储器设备，包括：
划分为多个单元组的多个相变存储单元；和
编程电路，用来对所述多个单元组中的所选存储单元执行编程操作；
其中该编程电路从所选存储单元读取验证数据，比较所述验证数据与要编程到所选存储单元中的编程数据，根据所述比较，识别所选存储单元中的“n”个失败存储单元，“n”为大于2的自然数；以及利用对应于“m”个失败单元组的“m”个划分编程操作，用所述编程数据的子集编程所述“n”个失败存储单元，其中所述“m”个失败单元组中的每一个都包含所述“n”个失败存储单元中的至少一个，“m”为大于2的自然数；
其中在当前编程循环的“m”个连续并且基本均匀间隔的时隙中，执行所述“m”个划分编程操作。
13.如权利要求12所述的设备，其中在当前编程循环中，相对于其在先前编程循环中的位置，对所述“m”个划分编程操作中的至少一个进行时间移位，使得当前编程循环的持续时间短于先前编程循环的持续时间。
14.如权利要求12所述的设备，其中所述编程电路包括：
比较单元，其比较所述验证数据与编程数据，并且输出指示所述“n”个失败存储单元的比较信号；
编程验证指定单元，其接收所述比较信号，并且提供用来指定所述“m”个划分编程操作的指定信号；
编程脉冲生成单元，其接收所述指定信号，并且根据所指定的划分编程操作的时序，生成置位脉冲控制信号以及复位脉冲控制信号；和
编程驱动器，其接收所述编程数据、置位脉冲控制信号、以及复位脉冲控制信号，并且生成对应于失败存储单元的编程数据的置位脉冲或复位脉冲。
15.如权利要求14所述的设备，其中所述编程验证指定单元包括：
指定逻辑单元，其接收所述比较信号，确定所述“m”个失败单元组的编程顺序，并且生成所述用来指定“m”个划分编程操作的指定信号，使得根据所述编程顺序，将编程数据编程到失败存储单元中。
16.如权利要求14所述的设备，其中所述编程验证指定单元包括：
第一寄存器，其与第一参考时钟同步地存储所述比较信号；
指定逻辑单元，其接收所述比较信号，确定所述“m”个失败单元组的编程顺序，并且生成所述用来指定“m”个划分编程操作的指定信号，使得根据所述编程顺序，将编程数据编程到失败存储单元中；和
第二寄存器，其接收并且存储所述指定信号，并且与第二参考时钟同步地输出该指定信号。
17.如权利要求14所述的设备，其中所述编程验证电路还包括：
模式选择电路，其接收模式控制信号，并且生成用来选择划分编程模式的多个模式选择信号；和
其中所述编程验证指定单元包括：
多个通路门，其接收相应的模式控制信号，并且根据模式选择信号的相应逻辑状态，选择性地传送所述比较信号；和
指定逻辑单元，其接收所述比较信号，确定所述“m”个失败单元组的编程顺序，并且生成所述用来指定“m”个划分编程操作的指定信号，使得根据所述编程顺序，将编程数据编程到失败存储单元中。
18.如权利要求12所述的设备，其中该相变随机访问存储器设备具有多个划分编程模式，并且
在每个单元组中包含的相变存储单元的数目依该多个划分编程模式而不同。
19.一种相变随机访问存储器设备，包括：
划分为多个单元组的多个相变存储单元；和
编程电路，用来对所述多个存储单元中的所选存储单元执行第一验证读取操作，该第一验证读取操作包括：
(a)对所述多个单元组中的各个单元组进行一或多个顺序检查操作，直至检测到失败组，其中所述各个单元组包括所选存储单元；
(b)当检测到失败组时，进行划分编程操作，以将编程数据编程到所检测的失败组中；以及
(c)重复(a)与(b)直至对所有所述多个单元组进行了检查操作。
20.如权利要求19所述的相变随机访问存储器设备，其中编程电路执行第二验证读取操作，该第二验证读取操作包括：
从所选存储单元读取验证数据；
比较所述验证数据与要编程到所选存储单元中的编程数据，并且根据所述比较，检测所选存储单元中的失败存储单元；以及
当检测到至少一个失败单元时，执行(a)、(b)、以及(c)。
21.如权利要求19所述的相变随机访问存储器设备，其中所述编程电路包括：
比较单元，其比较从所选存储单元读取的多个验证数据与要编程到所选存储单元中的编程数据，并且输出指示比较结果的比较信号；
编程验证指定单元，其接收所述比较信号，执行所述一或多个检测操作，并且生成用来指定要对失败单元组执行的划分编程操作的指定信号；
编程脉冲生成单元，其接收所述指定信号，并且根据所指定的划分编程操作的时序，提供置位脉冲控制信号以及复位脉冲控制信号；和
编程驱动器，其接收所述编程数据、置位脉冲控制信号、以及复位脉冲控制信号，并且提供用来编程失败单元组的置位脉冲或复位脉冲。
22.如权利要求21所述的相变随机访问存储器设备，其中所述编程验证指定单元包括：
计数器，其指示已经对其进行检查操作的单元组。
23.如权利要求19所述的相变随机访问存储器设备，其中该相变随机访问存储器设备具有多个划分编程模式，并且
在每个单元组中包含的相变存储单元的数目依该多个划分编程模式而不同。
24.一种相变随机访问存储器设备，包括：
划分为多个单元组的多个相变存储单元；
第一模式选择单元，其指定划分编程模式，以确定在每个单元组中包括的相变存储单元的数目；和
第二模式选择单元，其指定第一验证读取模式，其中在编程操作的每个编程循环之前，比较验证数据与要编程到所选存储单元中的编程数据，或者指定第二验证读取模式，其中在编程操作的每个编程循环期间，利用一或多个顺序检查操作，比较验证数据与要编程到所选存储单元中的编程数据。
CN2007101490281A 2006-09-04 2007-09-04 相变随机访问存储器与相关操作方法 Active CN101140802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060084863A KR100809333B1 (ko) 2006-09-04 2006-09-04 상변화 메모리 장치의 기입 검증 방법 및 그 방법을사용하는 상변화 메모리 장치
KR84863/06 2006-09-04

Publications (2)

Publication Number Publication Date
CN101140802A true CN101140802A (zh) 2008-03-12
CN101140802B CN101140802B (zh) 2012-06-13

Family

ID=39151263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101490281A Active CN101140802B (zh) 2006-09-04 2007-09-04 相变随机访问存储器与相关操作方法

Country Status (4)

Country Link
US (1) US7535747B2 (zh)
KR (1) KR100809333B1 (zh)
CN (1) CN101140802B (zh)
TW (1) TWI447730B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714056A (zh) * 2009-11-24 2012-10-03 英特尔公司 重置相变存储器位
CN103632732A (zh) * 2012-08-24 2014-03-12 索尼公司 存储器控制设备、非易失性存储器及存储器控制方法
CN103824600A (zh) * 2014-03-05 2014-05-28 上海华虹宏力半导体制造有限公司 存储器测试方法及装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7885102B2 (en) * 2006-09-15 2011-02-08 Renesas Electronics Corporation Semiconductor device
KR100819106B1 (ko) * 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
US20090304775A1 (en) * 2008-06-04 2009-12-10 Joshi Ashok V Drug-Exuding Orthopedic Implant
US7978507B2 (en) 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
KR101448915B1 (ko) 2008-10-17 2014-10-14 삼성전자주식회사 프로그램 및 검증 동작을 수행하는 가변 저항 메모리 장치
TWI402845B (zh) * 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
KR20100097407A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR20100107609A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 기입 방법
KR101131551B1 (ko) * 2009-05-29 2012-04-04 주식회사 하이닉스반도체 데이터 전송을 제어하는 상변화 메모리 장치
KR101094904B1 (ko) * 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
US8570828B2 (en) * 2010-04-12 2013-10-29 Mosaid Technologies Incorporated Memory programming using variable data width
US8526227B2 (en) 2010-06-23 2013-09-03 Mosaid Technologies Incorporated Phase change memory word line driver
KR20130043469A (ko) 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
KR102154296B1 (ko) 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
KR101991900B1 (ko) 2013-03-13 2019-06-24 삼성전자주식회사 메모리 장치의 동작 방법, 이를 이용한 메모리 장치 및 이를 포함하는 메모리 시스템
KR102144779B1 (ko) 2014-02-04 2020-08-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법
US9384831B2 (en) 2014-05-29 2016-07-05 Intel Corporation Cross-point memory single-selection write technique
KR20160025927A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102271462B1 (ko) 2015-01-13 2021-07-05 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 및 그것의 프로그램 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
JP3138688B2 (ja) 1998-07-24 2001-02-26 日本電気アイシーマイコンシステム株式会社 不揮発性半導体記憶装置及びプログラムベリファイ方法
US8171204B2 (en) * 2000-01-06 2012-05-01 Super Talent Electronics, Inc. Intelligent solid-state non-volatile memory device (NVMD) system with multi-level caching of multiple channels
KR20020047772A (ko) 2000-12-14 2002-06-22 윤종용 노어형 플래시 메모리 장치의 프로그램 방법
JP4726169B2 (ja) * 2001-04-19 2011-07-20 キヤノン株式会社 磁気メモリ及びその駆動方法
JP3977799B2 (ja) * 2003-12-09 2007-09-19 株式会社東芝 不揮発性半導体記憶装置
JP4063615B2 (ja) 2002-08-30 2008-03-19 Ｎｅｃエレクトロニクス株式会社 不揮発性メモリおよびその書き込み処理方法
US7177199B2 (en) * 2003-10-20 2007-02-13 Sandisk Corporation Behavior based programming of non-volatile memory
US7002843B2 (en) * 2004-01-27 2006-02-21 Sandisk Corporation Variable current sinking for coarse/fine programming of non-volatile memory
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
KR100791341B1 (ko) * 2006-09-04 2008-01-03 삼성전자주식회사 비휘발성 메모리 장치의 기입 방법 및 그 방법을 사용하는비휘발성 메모리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714056A (zh) * 2009-11-24 2012-10-03 英特尔公司 重置相变存储器位
CN103632732A (zh) * 2012-08-24 2014-03-12 索尼公司 存储器控制设备、非易失性存储器及存储器控制方法
CN103632732B (zh) * 2012-08-24 2017-07-11 索尼公司 存储器控制设备、非易失性存储器及存储器控制方法
CN103824600A (zh) * 2014-03-05 2014-05-28 上海华虹宏力半导体制造有限公司 存储器测试方法及装置
CN103824600B (zh) * 2014-03-05 2017-01-04 上海华虹宏力半导体制造有限公司 存储器测试方法及装置

Also Published As

Publication number Publication date
KR100809333B1 (ko) 2008-03-05
TW200822115A (en) 2008-05-16
CN101140802B (zh) 2012-06-13
TWI447730B (zh) 2014-08-01
US7535747B2 (en) 2009-05-19
US20080055963A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
CN101140802B (zh) 相变随机访问存储器与相关操作方法
CN102496387B (zh) 非易失性存储设备
CN101140801B (zh) 相变随机存取存储器设备及相关的操作方法
US7746688B2 (en) PRAM and method of firing memory cells
JP5143535B2 (ja) マルチレベル可変抵抗メモリ装置の駆動方法及びマルチレベル可変抵抗メモリ装置
US8081501B2 (en) Multi-level nonvolatile memory device using variable resistive element
US20100080040A1 (en) Nonvolatile memory device and method of driving the same
CN101004947A (zh) 相变存储器件及其编程方法
CN105320471A (zh) 操作存储装置的方法和操作存储系统的方法
JP2009048757A (ja) ３−レベル不揮発性メモリセルを含む不揮発性メモリ装置の駆動方法およびその方法を使用する不揮発性メモリ装置
JP2009245573A (ja) 外部ピンを通じてワードライン電圧を出力する半導体メモリ装置及びその電圧測定方法
KR102684082B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
CN102859603A (zh) 具有交替选择的相变存储阵列块
US20060087877A1 (en) Phase-change semiconductor memory device and method of programming same
KR101372434B1 (ko) 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
KR101201858B1 (ko) 반도체 메모리 장치
KR102646755B1 (ko) 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
KR102471519B1 (ko) 저항 변화 메모리 장치
KR101993180B1 (ko) 비휘발성 메모리 장치의 동작 방법
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100887135B1 (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant