CN1010539B - 混合式分组交换的方法和设备 - Google Patents

Abstract

在快速分组交换网中，特殊连接的分组(例如，声音、移动画面)将优先于其它连接的分组(例如，数据)进行处理(无延迟误差和无信息丢失)。根椐本发明，所有的分组在交换中被分成长度相等的小分组并分配给小帧。交换在小帧的基础上发生。延迟和存储位置的需求将帧：小帧的比例减小。将优先处理的连接指定在整个呼叫的每个帧和每个小帧中的固定位置。

Description

本发明是涉及交换第一种被分成统一长度（单元）的分组的信息和第二种被分成统一长度（单元）的分组的信息的方法及其所用设备。

该方法及其设备如“通迅＝工程师”（Der    Fernmelde＝Ingenieur）1987年9月第41卷第9期，特别是第8页和第9页上的第3、4项所述。

不断增加的多种远距离通讯服务要求有高度灵活的交换系统。为此，数据以分组形式进行处理的快速分组交换系统正受到特别的关注。在这类系统中，延时、延时波动、分组丢失不能被排除。因此，个别的通讯服务受到的影响是不同的。例如，对分组丢失来说，能够检测出分组的丢失，并能重新唤回该分组的数据设施就远不如声音或移动图象设施那么易受影响，声音或移动图象设施必须立即估价出到达的情报（电声的或电光的转换），并且在其中丢失和延时波动会导致干扰。

在分组交换系统中应用统一长度的分组，把这些分组结合成周期性重新出现的帧，把要优先处理的信息指定到帧里的固定位置上，以及运用线路交换系统中常用的同步分时信号多路传输系统以便交换这些需优先处理的信息，同时其他的分组按通常的方式进行分组交换是众所周知的。

对于优先处理的信息，存在一种同步传输模式（STM）。其单个分组就叫“STM单元”。对于其它的信息 存在一种异步传输模式（ATM），其单个分组就叫“ATM单元”。关于同步传输模式，要用到诸如“线路交换”（CS）和“CS分组”这样的术语;关于异步传输模式，要用到诸如“分组交换”（PS），“PS分组”，“异步分时”（ATD）和“快速分组转换”这样的术语。它们的结合就叫“混合式”。

但是，一分组必然包含较之传统分时多路通讯系统中的时隙更多的比特。现在正在考虑运用7040八位位组，即40×70×8比特＝22400比特的帧。在传统分时多路传输系统中，通常使用带有32    16比特时隙，即512比特的帧。由于在一个同步分时多路传输系统中每个输入中的一个完全的帧都必须暂时存储在每个对分接线器中，所需要的存储量从而大大增加，此外，出现一个帧的序列的延迟。如果象预料的那样，帧重见率在两种情况中（8KHz）一样，存储器不仅将不得不大得多，而且相应地要快得多。如果可能的话、用并行处理代替串行处理来减速，也只是很有限的。

本发明的目的是用减少对快速存储的要求并为其提供必要设备的方式改进上述的混合式分组交换方法。

为达到上述目的，应用了交换设备、接收分类器和发送分类器并采用下述方法：在交换前，将所有分组分成多个等长度的小分组，对小分组在时间上进行再编以使得帧被分成多个小帧，在一小帧中小分组的数目等于在一帧中分组的数目，并且在交换后再组合属于一个分组的小分组。

根据本发明，所有分组就在交换中被分割成长度相等的小分组并被分配到小帧上。在小帧的基础上发生交换。在交换网络内延迟和记忆位置要求按帧与小帧之比减少。保存交换网络内的速度。对每个输入线和输出线，需要有一个分类器暂时将一个帧存储一段时间。由于不同于在交换级，没有必要在同一个存储器内存储几个帧，从而能够用比交换级转慢的存储器，在一个三级交换网络中，不仅已使所要求的快速存储器的数目减少，而且也已使对存储器的总需求量减少。

本发明的基本构思是把分组分割成小分组就有效地获得较短的“分组”，这种分组相应地将减少对存储量的需求。但是，由于只有第一小分组中带有通路信息，从而同属于一起的小分组的相互关系和等同的处理必须用不同方式予以保证。代之以按惯用方法将分组塞进数据流中的任意一点，根据STM单元和ATM单元被处理的不同优先的次序，单个小分组按照预定的模式一个接着一个排列。为使分组的有效缩短能产生理想的效果，同属一起的小分组不必直接一个接一个排列，而应与其他分组的小分组相交替。

本发明的同一基本构思的其他实施形式包括在申请人同时提交的P……专利申请中，该专利申请的名称为“分组交换设备”。

本发明将用最初用于集中位置的交换设备的那些术语来描述-下面的例子也表示一个中心交换设备-它也同样适用于非集中交换系统，例如总线及环形系统。参考资料包括上述的“Der    Fernmelde＝Ingenieur”中的文章，4.1.2中的信息转移通路和环形系统，（其从属于第4节中的交换装置），以及出版物EP-A2-0125744“闭环通讯系统”，该文描述了一环形系统，在该系统中始终有一包括有多个分组的完整帧在循环，它要求有移位寄存器或其他存储器。

现将参照附图，解释本发明的一个实施例，其中：

图1：展示了STM单元在交换输入时的运行顺序;

图2：就ATM单元对图1进行补充;

图3：展示了STM和ATM单元的结构;

图4：展示了本发明的交换设备的结构;

图5：为一单个交换网络的框图;

图6：为一输入分类器框图;

图7：为一输出分类器框图;

图8：为图6输入分类器的写控制框图;

图9：为图6输入分类器的读控制框图;

图10：为图5交换网络的异步交换元件框图;及

图11至图14：展示了图10所示异步交换元件的进一步细节。

首先，本发明的原则将借助于图1和图2进行说明。图1展示了要优先处理的分组的处理，图2展示了对其他分组的处理。

假设一帧包含6个由8个八进位位组组成的分组（每个八进位位组包含8个比特）。在本例中，位置1、3和6包含要进行分组交换的分组，PS1、PS2和PS3。位置2和4包含要进行线路交换的分组，CS1和CS2。位置5包含一个控制分组DP或一个空分组LP。

每个分组有一个信息域（“有效负载”）P和一个前行标签（分组头）。该标签是用于下步交换的信息段。因此，输入的标签HE首先被一个输出的标签HA所替代。在这输出的标签上外加一个用于区别分组的类型并含有呼叫联络信息的内标签Hi。

输入的分组（图1和图2中的第1排）与输出的标签HA和内标签Hi（图1和图2中的第2排）一起被存储了起来。该信息从而以一个改变了的顺序（图1和图2中的第3排）被读出。读出在时间上移动一帧，但从表示上看，它并未被移动。

在交换中（第3排），帧被分成8个每个含有6个八进位位组的小帧。将要优先处理的分组，CS1和CS2作同步交换;它们从而被称为“STM单元”。每个STM单元在每个小帧中的同一位置上被分配一个八进位位组，以致于帧中占有第2个位置的STM单元，CS1，就在小帧的相应的第2个位置上一个八进位位组按一个八进位位组地被分开。同样，第4个位置被分配给STM单元CS2。

在帧中的整个分组和小帧的小分组之间的分配也能做得不同，但这种不同必须始终是清楚的。有利的情况是，例如，在尽管不呼叫期间帧中的位置改变，但在该呼叫期间仍保留在小帧中的该位置。

如图1所示，小帧被STM单元的八进位位组所占据，其他分组的八进位位组就按其原有的顺序被分进如图2所示的未被属于STM单元的小分组（八进位位组）所占据的小帧的位置中。这些分组被异步交换，它们并从外面异步到达。它们从而被称作“ATM单元”。在原则上，ATM单元也能在一个帧阶段中被同步处理，但在这里，最好用异步方式。

空分组，LP，也即不包含信息的帧中的时隙，它以及控制信息DP象ATM单元一样被处理，但它们可以在交换中被选出或加进。

在本实施例中，在重新分类前对包含在一个帧中的信息进行重新分类，以便在重新分类后被完全包含在一个帧中，但是，这并不是必须是这样的。

现在将借助于图3解释STM单元，CS，和ATM单元，PS的结构。图中并没有按真实的比例表示。两类分组都有三部分结构，前5个八进位位组，即从比特0至比特39，代表内标签Hi，后3个八进位位组，即从比特40至比特63，代表输出去的标签HA，剩下的32个八进位位组，即从比特64至比特319，代表信息域P。比特0用于区分STM单元和ATM单元。

在STM单元中，比特0是“1”，其后接着一个连接数（5个比特），CONN，和一个在连接中的顺序数（5个比特），SEQU。内标签Hi的剩余比特在STM单元中未使用。

在ATM单元中，比特0是“0”，其后接着一个“分组确认”比特PV，两个优先比特PRIO，一个未使用的比特E，和一个通道信息域WI。如图3第3排所示，通道信息域WI对7个连续段中的每一个包含5个比特通道信息。其第1比特是一个控制比特C，在控制分组中，该控制比特C标志其分组欲进入的段。其后4个比特指定为输出地址SSSS。

图4表示根据本发明的一个简单的交换设备。该设备有4个交换网络20，交换网络20设置了两个相似级，每个交换网络有两根输入线42和两根输出线42。每个第一级的交换网络20被连到第2级的两个交换网络20上。一个输入分类器10被插接到该交换设备的每根输入线41和第一级的交换网络20的连接输入线42之间。在交换设备的输出中，输出分类器30被插接在上一级，这儿是第二级的交换网络20的输出线42和交换设备的输出线43之间。

图5表示一个带有下述部件的交换网络20，2根输入线42，两根输出线42，两个信号分离器21，一个同步交换部件22，一个异步交换部件24，一个控制器23，两个多路转换器25和两根控制分组线26和27。

每根输入线42有一个信号分离器21与之相连。例中列举了两根输入线和两个信号分离器，但最多交换网络带有16个输入和输出，即16根输入线，16个信号分离器，16个多路转换器和16根输出线。

每个信号分离器21使输入的数据流同步，一个八进位位组接一个八进位位组地把它从串行形式改为并行形式，并把它传送到同步交换元件22和异步交换元件24上。该决定借助一个表完成的，该表标志被同步交换的时隙。该表既能从控制器23起修改，也能通过估价每一个帧的第一小帧而每次重新组成。

在所描述的例子中，同步交换元件22有两个输入和两个输出;但最好16个输入和16个输出。在传统的分时多路通讯系统中，交换能够从每个输入的每个输入时隙至每个输出的每个输出时隙进行。每个输入必须存储一小帧。同步交换元件22由控制器23所控制。控制信息通过异步交换元件24。具有不同传输速度和不同用途的这样一个同步交换元件已 在W.Frank等人所著文章“连接网络组合件的双通道-系统12”（“SYSTEM12-Doppelportdes    Koppelnetz-bausteins”），“电通信”，第59卷，1985年第1/2期中描述。

在本例中，异步交换元件24有三个输入和三个输出;最好是17个输入及17个输出。输入中的一个和输出中的一个分别通过控制分组线26和27与控制器23相连。为实现异步交换元件，可使用任何单级分组交换网络。在前述的“通讯＝工程师”杂志以及后继出版的1987年10月第10期上对此已发表描述了足够多的例子了。仅仅增加的不得不采取的步骤是从相继到达的小分组中建立分组，然后再将它们分开来。

多路转换器25把来自于异步交换元件24的小分组插入到来自于同步交换元件22的数据流的间隙中去。如有必要，插入空分组。也插入用于同步化，帧识别或小帧识别的任何附加信息。通过再转变将其流入串行数据流。

经过所有输入和输出线41，42和43，ATM和STM两者相互传输。在所有的部件中，例如，输入和输出分类器10、30和交换网20将他们进行不同的处理。在输入分类器10和输出分类器30中，通过不同的控制保证这不同的处理，而在交换网20中，为此而提供了独立的支路。两者中的任何一个都不是绝对必需的，但使用两者是有益的，因为鉴于在交换网20中大得多的通过量，在那里无论如何必须进行分割。

下文将较详细地描述这些部件设备中的一些设备。

如图6所示，输入分类器10包括一个同步器11，一个串行并行转换器12，一个D通道读出逻辑13，一个具有与其相连的标签翻译器14a的标签读出逻辑14，一个输入存储器15，该输入存储器由两个类似部分15a和15b，一个并行一串行转换器16，一个写入控制器17，一个读出控制器18，和一个控制器19。常规的信息流从同步器11的输入端流经串行-并行转换器12，D通道读出逻辑13，标签读出逻辑14，输入存储器15和并行-串行转换器16流向输出端。

同步器11实行比特和帧的同步化，借此使得整个输入分类器10同步化，尤其是D通道读出逻辑13，标签读出逻辑14，写控制器17和读出控制18。

D通道读出逻辑13通过输入标签HE识别D通道分组，把它们传入控制器19，再向前传送是以一空分组代替（不变信息域标志为无效信息域）。

标签读出逻辑14将输入标签HE从整个输入分组中分离出来，并将他们传送到标签翻译器14a。

标签翻译器14a基于一个表格用相关联的输出标签HA和相关联的内标签Hi代替每个输入标签HE，并在写入控制器17的控制下，把标签HA和Hi写入输入存储器15，该表格由控制器19写出。

输入存储器15由两个相似的部分15a和15b组成。在写入控制器17的控制下，把数据写入两部分中的一部分，而在读出控制18的控制下从另一部分读出。在下一帧中，相应地，在该相应的另一部分写入或读出。

输入存储器的每一部分由三个区段组成，一个主区段151，分组的信息域写入该区段，一个标签区段152，标签译码器14a写入该区段，和一个控制数据区段153，在控制器19的控制下将数据写入该区段，该区段尤其包括同步化信息以及帧和小帧的识别信息。

写入控制17如图8所示。它计算写入输入分组的输入存储器15的单元地址，它使ATM和STM单元之间无区别。它包括一个时钟发生器171，一个列计数器172，一个行计数器173和一个帧计数器174。

写入控制17控制对输入存储器15的主区段151的写入。列计数器172计算分组的八进位位组，行计数器173计算帧的分组。两者由同步器11在帧开始时复位。通过列计数器172溢出对计数器173发出脉冲。时钟发生器171在输入数据流出现标签时停止。这是通过标签读出逻辑14控制的。行计数器173的值在乘法器175中与列数相乘（＝信息域中的八进位位组数），并且在加法器176中与列计数器172的值相加。其结果就是输入地址。

在从输入存储器15读出期间发生再分类，并且其受读出控制18的控制。

读出控制18示于图9。它计算从其读出八进位位组的输入存储器15的单元地址。它识别出ATM和STM单元。读出控制18包括一个时钟发生器181，一个行计数器182，一个列计数器183，一个乘法器184，一个与STM连接的存储器185，一个小分组计数器186和一个分组存储表格187。

读控制18控制从输入存储器18中的读出。行计数器182决定被读STM八进位位组的行，而列计数器 183决定它的列。由行计数器182的溢出对列计数器183发出脉冲。时钟发生器181向行计数器182发出时间脉冲。行计数器182的计数值在乘法器184中与列数（以内单元格式）相乘并且在加法器1841中与列计数器183的计数值相加。行计数器182在STM的连接存储器185中确定出：相应的行是STM的还是ATM特征的行。如果在表格中的值是1，即，STM，将通过“与”门1881和“或”门1883把地址加入输入存储器15被读出的区段，如果在表格中的值为0，即，ATM，将通过一脉冲对小分组计数器186进行计时。小分组计数器186的溢出将导致在分组存储表格187中建立下一个分组存储地址。从小分组计数器186计数值和包括在分组存储表格187中的分散存储地址，用加法器1871产生读出地址。如果在STM连接存储器186的表格中值是0，即，ATM，读出的地址将通过“与”门1882和“或”门1883输出。

所有的计数器由同步器11经过复位线被复位。

当由控制器19内部通信时，通过标签翻译器14a写分组存储表格187。

不论是连接建立或消除的时候，在控制器19的控制下，数据被写入STM连接存储器。

输出分类器30在结构和功能方面与输入分类器10相类似。现将借助于图7对这样的输出分类器进行描述。

输出分类器30包括一个同步器31，一个串行-并行转换器32，一个控制数据读出逻辑33，一个由两个相似部分34a和34b构成的输出存储器34，一个D通道插入逻辑35，其具有一相连的D通道分组存储器35a，一个并行-串行转换器36a、一个写入控制37，一个读出控制38和一个控制器39。来自于交换中的或来自于输入的控制分组被控制数据读出逻辑33分离，并输入到控制器39;发送空分组取代他们向前发送。D通道插入逻辑35将来自于控制器39的D通道分组和暂时存储在D通道分组存储器35a中的D通道分组代替空分组插入发送数据流。由写控制37实行再分类，并且读控制38导致数据仅串行地读出。输出存储器34的两部分中的每一个被分成主区段341和标签区段;这里不需要控制数据区段。主区段341包括一个信息域和一个用于每个分组的输出标签，而标签区段342包括内标签。当读出时，标签区段342被漏读。

最后，将描述异步交换元件24的优选实施例。

如图10所示，异步交换元件24包括每输入线上有一分组输入单元241和每输出线上有一分组输出单元242，一个分组存储分配单元243，一个分组存储器246，一个总线控制单元244和一个总线245。

分组输入单元241识别有效的ATM单元并被分组存储分配单元243通过总线245在分组存储器246中分配一位置。分组输出单元242从分组存储器243读出这些分组，并把他们送至相连的多路转换器25。

在图14中描述了一总线控制单元244。其本质上是一模N计数器，其中N是分组输入单元241和分组输出单元242的数。计数器把它的计数放入分组输入控制总线2451和分组输出控制总线2452，实际上它们可能是相同的。

在图13中展示了分组存储分配单元243和分组存储器246。分组存储分配单元243是由一个栈读控制2431，一个分组栈2432和一个栈写控制2433构成，数据能通过写地址总线2457和一个写数据总线2459从分组输入单元241写入分组存储器246，并且通过一个读地址总线2458和一个读数据总线24510从分组输出单元242读出数据。栈读控制2431识别分组指示线2455上的选址请求和导致分组栈2432把一个空存储地址放入用于分组输入单元241的存储地址总线2453。栈写控制2433在返回线2456上识别空位返回并导致分组栈2432分选存储地址返回总线2454中的地址。

图11描述了分组输入单元241。它由一个输入单元2411，一个分组滤波器2412，一个标签交换单元2413，一个数据锁存器2414，一个控制器2415，一个端口锁存器2416，一个存储地址存储器2417，一个计数器2418和一个译码器2419构成。输入单元2411识别输入的八进位位组并将它发送给计数器2418。在第一个接收到的八进位位组中，分组滤波器2412识别输入的分组（通过PV标记）并通过分组指示线2455从存储分配单元243请求一空位。计算器2418将接收到的完整的标签信号发送给控制器2415。然后控制器2415导致标签交换单元2413轮番地交换标签和把这级有效的标签写入端口锁存器2416。数据写入数据锁存器2414。译码器2419通过分组输入控制总线2451识别总线周期并将它发送到控制器2451。控制器2451使得数据锁存器2414把数据放入写数据总线2459，并且使存储地址存储器2417把存储地址放入写地址总线2457。当最后一八进位位组传输时， 控制器2415使端口锁存器2416把发送端口地址放入端口总线24511。

图12描述了一个分组输出单元242。它由一个分组输出时隙控制器2421，一个分组输出译码器2426，一个小分组计数器2422，一个分组计数器2423，一个写入逻辑2424，一个分组队列2425，一个区域地址存储器2427，一个区域地址返回存储器2428，和一个输出数据锁存器2429构成。分组输出单元242有二个功能：分组队列管理和从分组存储器246中读出分组。分组输出译码器2426识别在端口总线24511上单元本身的地址。然后分组输出译码器2426使分组开始地址被写入分组队列2425。当读分组时，被取消的存储区域位置的开始地址通过区域地址返回存储器2428被放入存储地址返回总线2454，并且在分组输出时隙控制器2421的控制下，将该地址发送到返回线2456上。

分组的阅读受分组输出时隙控制器2421的控制，控制器2421对小分组计数器2422发送时间脉冲。小分组计数器2422的溢出对分组计数器2423发送时间脉冲。利用来自分组队列2425的开始地址，小分组计数器2422形成读地址，该读地址被放置在读地址总线2458上。通过读数据总线24510，分组数据被写入输出数据锁存器2429。

Claims (9)

1、交换第一种被分成统一长度(单元)的分组(同步传输模式，STM)的信息和第二种被分成统一长度(单元)的分组(异步传输模式，ATM)的信息的方法，尤其在多级交换网中，其中，第一种信息被这样分成分组(STM)单元)，以致在一周期性帧内，至少有一时隙可传每个第一种信息，并且其中，使用同步时分多路通讯交换第一种信息，其特征在于：在交换前，将所有分组(CS1，CS2，PS1，PS2，PS3，LP，DP)分成多个等长度的小分组，对小分组在时间上进行再编，以便把帧分成多个小帧，在一小帧中小分组的数目等于在一帧中分组的数目，并且在交换后，再组合属于一个分组的小分组。

2、根据权利要求1的方法，其特征在于：属于第一种（CS1，CS2）信息的小分组象帧中整个分组一样，在每个小帧中占有相同的位置。

3、根据权利要求2的方法，其特征在于：属于第二种（PS1，PS2，PS3）信息的小分组以它们原来的顺序被编入未被属于第一种（CS1，CS2）信息的小分组占据的小帧的那些位置。

4、根据权利要求3的方法，其特征在于：在没有信息内容（LP）的帧中的控制情报（DP）和时隙，象属于第二种（PS1，PS2，PS3）信息的分组一样地被处理。

5、根据权利要求1至4中任一权利要求的方法，其特征在于：利用同步时分多路通迅在交换网的每一级，把每个属于第一种信息的小分组从输入小帧的位置传输到输出小帧的位置。

6、根据权利要求3或权利要求4的方法，其特征在于：利用同步时分多路通迅，在交换网的每一级，将每个属于第一种信息的小分组从输入小帧的位置传输到输出小帧的位置，并且在交换网的每一级，属于第二种信息的分组的小分组首先被重新组合成一个分组，然后再分成小分组，并且编入那些未被属于第一种信息的小分组占据的连续输出的小帧的位置。

7、交换分成统一长度（单元）和包括在周期性帧中的第一种和第二种信息的交换设备，尤其是具有多级交换网的交换设备，其特征在于：在每个交换网的引入线（41）与交换网络（20）的连续输入线（42）之间设有输入分类器（10），该分类器（10）将所有分组（CS1，CS2，PS1，PS2，PS3，LP，DP）分成多个长度相等的小分组并且在时间上进行重编，以便将帧分成多个小帧，在小帧中的分组数等于在帧中的分组数;在每个交换网络（20）的每个出线（42）与输出线（43）之间设置有一个重新组合属于一分组的小分组的输出分类器（30）。

8、根据权利要求7的交换设备，其所述的输入分类器的特征在于：它包括一个输入存储器（15）和一个写和读控制（17，18），以及在写和读控制（17，18）的控制下，以将帧分成小帧的方式，写入信息到输入存储器（15）和从其中读出。

9、根据权利要求7的交换设备，其中所述的输出分类器的特征在于：它包括一个输出存储器（34）和一个写和读控制（37，38），并且在写和读控制（37，38）的控制下，以小帧组合成帧的方式，写入信息到输出存储器（34）和从其中读出。

Images