CN100481426C - 同排凸块交错探测的半导体装置 - Google Patents

Abstract

本发明是有关于一种同排凸块交错探测的半导体装置，主要包括一晶片以及在晶片上的多个同一排凸块，其中部份凸块为规则形，其余为不规则形。在同一直线上该些不规则凸块是比该些规则形凸块来得更窄小，以达到密集排列。又该些不规则凸块一体连接设有多个探测部，以使该些探测部的顶面具有可定义出探触点的面积。并且这两种凸块是为间隔排列，藉此可以达到同排凸块交错探测与密集排列的功效。本发明能够进行测试并使窄化凸块具有足够接合面积以接合至单层引脚的基板，并能够取代现有习知晶片的多排凸块结构，且不需要重分配线路层及其上层保护层，非常适于实用。

Description

同排凸块交错探测的半导体装置

技术领域

本发明涉及一种半导体装置，特别是涉及一种同排凸块交错探测的半导体装置。

背景技术

传统的半导体装置会在一表面上镀设有多个凸块，以覆晶接合至一外部基板。例如在集成电路领域的IC驱动晶片产品，晶片的凸块是接合到一玻璃基板或是一覆晶薄膜(Chip-On-Film，COF)电路薄膜。就其中的一种超扭曲向列(Super Twisted Nematic，STN)液晶显示器的面板制造技术而言，玻璃基板上方会蒸镀一层二氧化硅的氧化膜，再利用已知的镀膜与转印技术，印出一条一条位于单层的氧化铟锡(Indium Tin Oxide，ITO)引线，整块可称为ITO导电玻璃，另压上另一玻璃基板再灌入液晶。为了驱动上述的面板，需要接合多个具有凸块的驱动晶片。然而随着晶片的微小化发展，在同一排的凸块希望越密集排列越好，但又须控制足够的凸块间隔，间隔不足否则无论是异方向导电胶膜(Anisotropic Conductive Film，ACF)导电连接或是焊接导电，皆会有电信号短路的问题。在一定的间隔要求下，该凸块本身的宽度相对变小，使得凸块顶面可供导电接合至基板的面积亦变少，且无法在测试时被探测卡的探针接触到，而导致测试的失误。

请参阅图1与图2所示，图1是现有习知的一种具有单排凸块的半导体装置的局部立体示意图，图2是现有习知的一种具有单排凸块的半导体装置的顶面示意图。现有习知的半导体装置100，主要包括一晶片110与多个凸块120。其中在同一排的部分该些凸块120是设置于该晶片110的一表面111上，并电性连接至该晶片110的对应焊垫112。而在该些凸块120的顶面是定义有可供探针接触的探测点121，该些探测点121是可形成于一直线上。依目前的制程能力与产品规范要求，当同一排的该些凸块120的凸块间隔S1低于10μm，则容易会有接合短路与接合力不足的问题；又当同一排的该些凸块120的凸块宽度W1低于15μm，可供定义该些探测点121的容许误差变小，则会有测试时探针测不到凸块的问题。为了同时符合上述条件，同一排的该些凸块120将无法达到进一步的密集排列。然而，另一种易于思及的现有习知的解决方法，是将晶片的凸块排列更改成多排的排列，便能进行交错探测，然而被接合基板亦需要有多层线路结构的引线，雷同中国台湾专利证号第I253158号的基板结构。此外，凸块下方需要额外增加一重分配线路层(Redistribution layer)与保护该重分配线路层的另一上层保护层(upper passivation layer)，雷同中国台湾专利证号第I222687号的晶片结构。无论是晶片与基板，都需要变更设计并增加了昂贵的元件成本。

由此可见，上述现有的半导体装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的同排凸块交错探测的半导体装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

有鉴于上述现有的半导体装置存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的同排凸块交错探测的半导体装置，能够改进一般现有的半导体装置，使其更具有实用性。经过不断研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的主要目的在于，克服现有的半导体装置存在的缺陷，而提供一种新型结构的半导体装置，所要解决的技术问题是使其藉由凸块的形状与排列方式，使得凸块的探触间隔大于凸块的接合间隔，原本同排的凸块能密集排列并可交错探测，以能进行测试并使窄化凸块具有足够接合面积以接合至单层引脚的基板，非常适于实用。

本发明的另一目的在于，提供一种新型结构的半导体装置，所要解决的技术问题是使其能取代现有习知晶片的多排凸块结构且不需要重分配线路层及其上层保护层，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种同排凸块交错探测的半导体装置，其主要是包括：一晶片，其具有一表面，该表面定义有相互平行的一第一直线与一第二直线；多个规则形凸块，其是形成于该晶片的该表面上并等距排列在该第一直线上；以及多个不规则凸块，其形成于该晶片的该表面上，其中该些不规则凸块是具有多个窄化部与多个探测部，该些窄化部是等距排列在该第一直线上且与该些规则形凸块为交错间隔，且该些窄化部沿第一直线的宽度是小于该些规则形凸块沿第一直线的宽度，该些探测部是与对应的该些窄化部为一体连接并等距排列在该第二直线上。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的同排凸块交错探测的半导体装置，其中所述的该些规则形凸块的形状是选自于矩形柱、多角形柱、圆形柱的其中之一。

前述的同排凸块交错探测的半导体装置，其中所述的该些探测部沿第二直线的宽度是大于该些窄化部沿第一直线的宽度。

前述的同排凸块交错探测的半导体装置，其中所述的该些不规则凸块的探测部形状是选自于方形柱、多角形柱、圆形柱的其中之一。

前述的同排凸块交错探测的半导体装置，其中所述的每一不规则凸块的探测部与窄化部的顶面总合面积与每一规则形凸块的顶面面积相等。

前述的同排凸块交错探测的半导体装置，其中所述的每一不规则凸块的窄化部的一侧壁是与相邻规则形凸块的一相邻侧壁互成平行。

前述的同排凸块交错探测的半导体装置，其中所述的每一规则形凸块是具有一第一缺角壁，每一不规则凸块的探测部是具有一第二缺角壁，该第一缺角壁与相邻近的第二缺角壁为互成平行。

前述的同排凸块交错探测的半导体装置，其中所述的每一规则形凸块的顶面是定义有一第一探测点，每一不规则凸块的探测部顶面是定义有一第二探测点，该第二探测点与相邻的两第一探测点概为一正三角形的三顶点。

前述的同排凸块交错探测的半导体装置，其中所述的晶片的该表面是具有一边缘，其是与该第一直线为平行，且该边缘与该第一直线的间距是小于该边缘与该第二直线的间距。

前述的同排凸块交错探测的半导体装置，其中所述的每一不规则凸块的底部可设有一凸块下金属层(Under Bump Metallurgy layer，UBM)，其中该凸块下金属层在该窄化部的部位是直接通过该晶片的一保护层而连接至对应焊垫。

前述的同排凸块交错探测的半导体装置，其中在该些不规则凸块底部的凸块下金属层是可呈T字形。

本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，依据本发明的一种半导体装置，主要包括一晶片、多个规则形凸块、以及多个不规则凸块，该晶片是具有一表面，该表面是定义有相互平行的一第一直线与一第二直线。该些规则形凸块是形成于该晶片的该表面上并等距排列在该第一直线上。该些不规则凸块是形成于该晶片的该表面上，其中该些不规则凸块是具有多个窄化部与多个探测部，该些窄化部是等距排列在该第一直线上且与该些规则形凸块为交错间隔，且该些窄化部沿第一直线的宽度是小于该些规则形凸块沿第一直线的宽度，该些探测部是与对应的该些窄化部为一体连接并等距排列在该第二直线上。

借由上述技术方案，本发明同排凸块交错探测的半导体装置至少具有下列优点：

1、本发明的半导体装置藉由凸块的形状与排列方式，使得凸块的探触间隔大于凸块的接合间隔，原本同排的凸块能密集排列并可交错探测，而能够进行测试并使窄化凸块具有足够接合面积以接合至单层引脚的基板，非常适于实用。

2、本发明的半导体装置，能够取代现有习知晶片的多排凸块结构，且不需要重分配线路层及其上层保护层，更加适于实用。

综上所述，本发明新颖的同排凸块交错探测的半导体装置，具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显着的进步，并产生了好用及实用的效果，且较现有的半导体装置具有增进的突出功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是现有习知的一种具有单排凸块的半导体装置的局部立体示意图。

图2是现有习知的一种具有单排凸块的半导体装置的顶面示意图。

图3是依据本发明第一具体实施例的一种半导体装置的局部立体示意图。

图4是依据本发明第一具体实施例的该半导体装置的顶面示意图。

图5是依据本发明第一具体实施例的该半导体装置沿不规则凸块的截面示意图。

图6是依据本发明第二具体实施例的该半导体装置的顶面示意图。

100：半导体装置               110：晶片

111：表面                     112：焊垫

120：凸块                     121：探测点

200：半导体装置               210：晶片

211：表面                     212：第一直线

213：第二直线                 214：边缘

215：焊垫                     216：保护层

217：UBM层                    220：规则形凸块

221：第一探测点               230：不规则凸块

231：窄化部                   232：探测部

233：第二探测点               300：半导体装置

310：晶片             311：第一直线

312：第二直线         313：边缘

320：规则形凸块       321：第一探测点

322：侧壁             323：第一缺角壁

330：不规则凸块       331：探测部

332：窄化部           333：第二探测点

334：侧壁             335：第二缺角壁

W1：凸块宽度          W2：凸块宽度

W3：窄化部宽度        W4：探测部宽度

S1：凸块间隙          S2：凸块间隙

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术于段及功效，以下结合附图及较佳实施例，对依据本发明提出的同排凸块交错探测的半导体装置其具体实施方式、结构、特征及其功效，详细说明如后。

在本发明的第一具体实施例中，请参阅图3及图4所示，图3是依据本发明第一具体实施例的一种半导体装置的局部立体示意图，图4是该半导体装置的顶面示意图。该半导体装置200，主要包括一晶片210、多个规则形凸块220、以及多个不规则凸块230。

该晶片210，是具有一表面211，可为具有集成电路布局的主动面。该表面211是定义有相互平行的一第一直线212与一第二直线213。在本实施例中，该晶片210的该表面211是具有一边缘214，其是与该第一直线212为平行，且该边缘214与该第一直线212的间距是小于该边缘214与该第二直线213的间距。也就是说，所定义的第一直线212比第二直线213更接近该表面211的该边缘214。

该些规则形凸块220与该些不规则凸块230，是电性连接至该晶片210的多个焊垫215，作为该半导体装置200的对外端子，其材质是可以为金、铜、铝等导电物质。

该些规则形凸块220，是形成于该晶片210的该表面211上，并等距排列在该第一直线212上。该些规则形凸块220的形状是选自于矩形柱、多角形柱、圆形柱的其中之一。如图3所示，该些规则形凸块220的形状是可为矩形柱。每一规则形凸块220的顶面是定义有一第一探测点221，作为测试卡探针的接触位置。当该半导体装置200测试之后，第一探测点221会有探压痕迹；当测试之前，第一探测点221则不会有痕迹。通常每一规则形凸块220的底部是连接有一焊垫215。

该些不规则凸块230，是形成于该晶片210的该表面211上，其中该些不规则凸块230是具有多个窄化部231与多个探测部232。如图4所示，该些窄化部231是等距排列在该第一直线212上，且与该些规则形凸块220为交错间隔，且该些窄化部231沿第一直线212的宽度W3是小于该些规则形凸块220沿第一直线212的宽度W2。因此，该些窄化部231比该些规则形凸块220更窄，使得该些不规则凸块230的部份(窄化部231)与该些规则形凸块220可更密集地排列在同一第一直线212上，又能维持足够的在该些不规则凸块230的窄化部231与该些规则形凸块220之间的凸块间隔S2，不会在凸块接合后产生电气短路的问题。该每一不规则凸块230的窄化部231的一侧壁应与相邻规则形凸块220的一相邻侧壁互成平行为较佳，以使该些凸块间隔S2为一固定值。该些探测部232是与对应的该些窄化部231为一体连接，并等距排列在该第二直线213上。该些不规则凸块230的探测部232的形状是为可选自于方形柱、多角形柱、圆形柱的其中之一。在本实施例中，该些探测部232沿第二直线213的宽度W4是大于该些窄化部231沿第一直线212的宽度W3，故在该些不规则凸块230的探测部232的顶部可以提供可定义出一第二探测点233的面积，配合对照该些规则形凸块220的第一探测点221，而能够达到同排凸块交错探测的功效。较佳地，该第二探测点233与相邻的两第一探测点221概为一正三角形的三顶点，即测试该半导体装置200的探测卡的探针排列亦为相应的交错且等距排列，而能降低探测卡的制作难度。

较佳地，请再参阅图4所示，该每一不规则凸块230的探测部232与窄化部231的顶面总合面积与每一规则形凸块220的顶面面积是为大致相等。因此，当该些不规则凸块230与该些规则形凸块220同时接合至一具有单排引脚的基板，该些不规则凸块230至对应单排引脚的电导接面与接合力相当于该些规则形凸块220至对应单排引脚的电导接面与接合力。

此外，在本发明的更具体结构中，请参阅图5所示，是依据本发明第一具体实施例的该半导体装置沿不规则凸块的截面示意图。每一个不规则凸块230的底部是可设有一凸块下金属层217(Under Bump Metallurgylayer，UBM)，其中该UBM层217在该窄化部231的部位是直接通过该晶片210的一保护层216而连接至对应焊垫215，可以省略现有习知非必要在原保护层上的重分配线路(RDL)与覆盖该重分配线路的另一上层保护层。

请参阅图6所示，是依据本发明第二具体实施例的该半导体装置的顶面示意图，在本发明的第二具体实施例中揭示了另一种半导体装置300。该半导体装置300，主要包括一晶片310、多个规则形凸块320、以及多个不规则凸块330，在该晶片310的一表面上是定义有相互平行的一第一直线311与一第二直线312，两直线311皆与该晶片310的邻近边缘313为平行。该些规则形凸块320是形成于该晶片310之上并等距排列在该第一直线311上。该些不规则凸块330是形成于该晶片310上，其中该些不规则凸块330是具有多个窄化部332与多个探测部331，该些窄化部332是等距排列在该第一直线311上且与该些规则形凸块320为交错间隔，且该些窄化部332沿第一直线311的宽度W3是小于该些规则形凸块320沿第一直线311的宽度，该些探测部331是与对应的该些窄化部332为一体连接并等距排列在该第二直线312上。因此，该些不规则凸块330的探测部331顶面可定义出第二探测点333，对照该些规则形凸块320顶面定义的第一探测点321，改变了该些不规则凸块330的探触位置。藉此达到同排凸块可更密集排列且交错探测的功效。该些规则形凸块320的侧壁322应与该些不规则凸块330的窄化部332的侧壁334互为平行。此外，在本实施例中，每一规则形凸块320是具有一第一缺角壁323，每一不规则凸块330的探测部331是具有一第二缺角壁335，该第一缺角壁323与相邻近的第二缺角壁335为互成平行，可以进一步避免电气短路的发生。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (11)

1、一种同排凸块交错探测的半导体装置，其特征在于其主要包括：

一晶片，其具有一表面，该表面定义有相互平行的一第一直线与一第二直线；

多个规则形凸块，其形成于该晶片的该表面上并等距排列在该第一直线上；

多个不规则凸块，其形成于该晶片的该表面上，其中该些不规则凸块是具有多个窄化部与多个探测部，该些窄化部是等距排列在该第一直线上且与该些规则形凸块为交错间隔，且该些窄化部沿第一直线的宽度是小于该些规则形凸块沿第一直线的宽度，该些探测部是与对应的该些窄化部为一体连接并等距排列在该第二直线上；以及

多个焊垫，其设置于该晶片的该表面并沿着该第一直线为平行排列而位于该第一直线与该晶片的一边缘之间，其中该晶片的该边缘是平行于该第一直线以及该第二直线，每一不规则凸块的窄化部是位于相对应的焊垫上，并使每一不规则凸块的探测部相对远离对应的焊垫；并且，每一规则形凸块与每一不规则凸块是突出于该晶片的该表面。

2、根据权利要求1所述的同排凸块交错探测的半导体装置，其特征在于其中所述的该些规则形凸块的形状是选自于矩形柱、多角形柱、圆形柱的其中之一。

3、根据权利要求1所述的同排凸块交错探测的半导体装置，其特征在于其中所述的该些探测部沿第二直线的宽度是大于该些窄化部沿第一直线的宽度。

4、根据权利要求3所述的同排凸块交错探测的半导体装置，其特征在于其中所述的该些不规则凸块的探测部形状是为选自于方形柱、多角形柱、圆形柱的其中之一。

5、根据权利要求3所述的同排凸块交错探测的半导体装置，其特征在于其中所述的每一不规则凸块的探测部与窄化部的顶面总合面积与每一规则形凸块的顶面面积相等。

6、根据权利要求3所述的同排凸块交错探测的半导体装置，其特征在于其中所述的每一不规则凸块的窄化部的一侧壁是与相邻规则形凸块的一相邻侧壁互成平行。

7、根据权利要求6所述的同排凸块交错探测的半导体装置，其特征在于其中所述的每一规则形凸块是具有一第一缺角壁，每一不规则凸块的探测部是具有一第二缺角壁，该第一缺角壁与相邻近的第二缺角壁为互成平行。

8、根据权利要求3所述的同排凸块交错探测的半导体装置，其特征在于其中所述的每一规则形凸块的顶面是定义有一第一探测点，每一不规则凸块的探测部顶面是定义有一第二探测点，该第二探测点与相邻的两第一探测点概为一正三角形的三顶点。

9、根据权利要求1所述的同排凸块交错探测的半导体装置，其特征在于该边缘与该第一直线的间距是小于该边缘与该第二直线的间距。

10、根据权利要求1所述的同排凸块交错探测的半导体装置，其特征在于其中所述的每一不规则凸块的底部可设有一凸块下金属层(Under BumpMetallurgy layer，UBM)，其中该凸块下金属层在该窄化部的部位是直接通过该晶片的一保护层而连接至对应焊垫。

11、根据权利要求1所述的同排凸块交错探测的半导体装置，其特征在于其中在该些不规则凸块底部的凸块下金属层是可呈T字形。

Images