CN100462932C - 低功率静态随机存取存储器备份修复结构 - Google Patents
低功率静态随机存取存储器备份修复结构 Download PDFInfo
- Publication number
- CN100462932C CN100462932C CNB031429734A CN03142973A CN100462932C CN 100462932 C CN100462932 C CN 100462932C CN B031429734 A CNB031429734 A CN B031429734A CN 03142973 A CN03142973 A CN 03142973A CN 100462932 C CN100462932 C CN 100462932C
- Authority
- CN
- China
- Prior art keywords
- storage unit
- reference voltage
- sram
- cut
- low reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一种静态随机存取存储器(SRAM)储存单元功率结构。该结构可以减低由故障存储器阵列储存单元所引起的功率，进而降低整个芯片的功率。藉由NMOS晶体管控制低参考电压(VSS)到六晶体管存储器储存单元的电路。一VSS启动信号(VSSEN)电路解码检验哪一区有故障。藉此，在正常区间，VSSEN信号可以藉经由关掉NMOS晶体管来切断VSS电路，以禁止一故障储存单元或一区储存单元。或者在备份区间，VSSEN信号可以藉由打开NMOS晶体管来使VSS路径通路，以启动一备份储存单元或一区储存单元。
Description
技术领域
本发明是关于一种静态随机存取存储器(Static Random Access Memory，SRAM)，尤指一种SRAM储存单元功率结构。
背景技术
SRAM的主要设计都是朝向将存储器阵列储存单元(cell)所消耗的功率最小化而努力。目前已有许多种解决方案被提出，包括藉由降低故障存储器储存单元所消耗的功率，进而降低整个芯片所消耗的功率。
美国专利案号5,703,816提供一种方法，该方法是在封装之前，藉由存储器储存单元的备用行(redundant columns)取代故障行(failed columns)，以降低在SRAM中故障储存单元的待命电流(standby current)。该专利案提供一种装置，该装置可以关闭供应电流给位线对(bit line pair)的预充电(precharge)电路晶体管对，以及可以关闭存储器储存单元阵列故障行的储存单元电源线电路。
美国专利案号6,175,938揭露了一种降低由制程瑕疵所引起的待命电流的结构。在备用储存单元取代故障储存单元后，每一位线VDD路径上的多晶硅(polysilicon)保险丝会断路，以减少故障储存单元的待命电流。
美国专利案号6,097,647揭露了一种方法，该方法是利用电性隔绝的方式，将没有办法修复的存储器储存单元与电源线及接地线切断。该方法也可使功能正常的存储器储存单元子阵列继续工作，而消除故障存储器储存单元所多的额外待命电流。
这些低功率的的存储器阵列储存单元是由静态互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，CMOS)触发器(flip-flop)电路所构成，使用一对相互耦合的反相器当作储存元件。CMOS触发器在静态功率消耗实际上是非常地小，主要的消耗由接点漏电流引起。在这包含存储器阵列储存单元的电路中，功率的消耗是非常关键的。对于低功率的规格来说，一些故障储存单元就足以产生够大的电流而超出该芯片的的功率规格。
因此需要一种机制，该机制可以将故障的储存单元选择性地禁止，藉此降低漏电流以及整个芯片的功率。
发明内容
本发明的主要目的是提供一种有效将低功率SRAM阵列中故障储存单元所造成电流降到最低的机制。本发明的次要目的是提供一种装置，该装置可用来侦测在SRAM存储器中哪一个储存单元或是哪一区的储存单元有漏电路径的存在。为了达到上述目的，本发明提供一种具有一备份修复结构的SRAM存储器储存单元。在该结构中，SRAM存储器储存单元连接到一高参考电压以及一低参考电压，且具有一切断装置，可切断低参考电压与SRAM存储器储存单元间的连接。根据本发明的一种有备份修复结构的SRAM存储器储存单元，包括有：
一连接到一高参考电压及一低参考电压的SRAM存储器储存单元；其特特在于还包括
一切断装置，可切断该低参考电压与该SRAM存储器储存单元间的连接，其中该装置包括有：
一包括一NMOS晶体管的低参考电压启动VSSEN电路，该电路还包括：
一启动/禁止控制逻辑10，其输出信号EN连接到装置14的漏极端点；
一解码器12，其输出信号TMEN连接到装置18的漏极端点；
一反向器16，其输出信号TESTMOD连接到装置14及装置18的栅极端点，装置14及装置18的源极端点连接到信号VSSEN。
本发明亦提供一种降低由SRAM阵列中故障储存单元所产生的漏电流的方法，该方法包括有以下步骤：
a:将一SRAM阵列中的多个SRAM存储器储存单元连接到一高参考电压及一低参考电压；
b:测试该SRAM阵列是否有故障储存单元；
c：当检测到SRAM阵列中有缺陷储存单元时，由正常的备份储存单元取代该故障储存单元；以及
d：藉由低参考电压信号的变化切断低参考电压与该故障储存单元的连接，藉以降低来自该故障储存单元的漏电流，使芯片整体功率结构不变。
该低参考电压路径是由一启动信号(VSSEN)所控制，该启动讯号用来在阵列测试所指定的条件下，隔绝故障储存单元。该启动信号在低功率SRAM中也用来解码出哪些存储器储存单元或哪些区储存单元被启动(enabled)，以及哪些故障储存单元被切断连接。切断故障储存单元通往低参考电压的路径，并用正常的备份储存单元取代故障储存单元可以减低由故障储存单元所产生的功率，而故障的备份储存单元也可以被禁止(disabled)，藉此降低芯片的电流和功率。经由这个方法，将漏电流最小化，进而降低整个芯片所消耗的功率。
至于本发明的详细构造、应用原理、作用与功效，则参照下列附图所作的说明即可得到完全的了解：
附图说明
图1是先前技术中一标准的六晶体管(6T)SRAM储存单元结构；
图2是为本发明的六晶体管SRAM储存单元结构，其中附带一低参考电压的启动信号(VSSEN)
图3是为一方块图，说明如何解码该低参考电压启动信号(VSSEN)，以禁止正常储存单元区中的故障储存单元，并启动在备用储存单元区中用来取代该故障储存单元的储存单元；
图4是表示对一低功率SRAM中的正常存储器储存单元，启动/禁止控制逻辑如何完成动作的电路图；
图5是表示对一低功率SRAM中的备份存储器储存单元，启动/禁止控制逻辑如何完成动作的电路图；
图6是图标说明多个存储器储存单元如何连接到低参考电压启动信号(VSSEN)；
图7是本发明的操作流程图。
附图标记说明：WL:字线；BL、BLB：位线对；N1-N4、P1、P2：晶体管；N11-N14、P11、P12：晶体管；10控制逻辑；12解码器；14晶体管装置(CMOS开关)；16反相器；18晶体管装置(CMOS开关)；20晶体管装置；22晶体管装置；24反相器；26保险丝；21晶体管装置；23晶体管装置；25反相器；27反相器；29保险丝；30-n0存储器储存单元行；40-46本发明操作流程图。
具体实施方式
请参阅图1，此为一标准六晶体管SRAM储存单元。对一个8M位容量的超低功率SRAM来说，当其字线(word line，WL)关闭时，存储器储存单元的待命电流在85℃下是小于20微安培，而在室温时待命电流约是1到2微安培间。
存取装置N3及N4对资料进出储存单元提供一可转换的路径。除了正在读出或写入外，字线WL选取讯号通常都是保持在低电位的状态。两字符线BL、BLB则提供该资料路径。字线和位线的选择是藉由解码器来完成。假设所存的逻辑「1」定义成触发器的左侧处于高电位的状态，也就是说N2是关闭的状态。
图1的存储器储存单元的操作程序如下：该字线WL于待命状态时是在低电位的状态，当收到高参考电压时，将N4及N3打开。强制位线BL或BLB其中之一为低电位状态，同时另一位线仍维持高电位状态，以完成写入动作。举例来说，要写入一个逻辑「1」，位线BLB被强制成低电位的状态。该存储器储存单元设计成使得N1的漏极与N2的漏极可以带至临界电压(threshold voltage)之下。于是N2关闭，且N2的漏极电压因为电流从P2流到N4而上升；N1打开，字线WL可以回复到平常的待命低电位，同时存储器储存单元写入「1」。
请参阅图2，其是本发明的六晶体管SRAM储存单元结构，其中附带一低参考电压的启动信号(VSSEN)。当存储器储存单元没有侦测到有故障在其中时，VSSEN就保持在高电位，而其所包括的NMOS晶体管处于导通状态；并将该储存单元启动，要读取一个逻辑「1」，位线对BLB、BL在一开始是处于高参考电压(VCC)下的高电位状态。当选定好存储器储存单元时，电流经由N11与N13到低参考电压(VSS)，且流经P12与N14到字元线BL。N11保持开的状态。要读取一个逻辑「0」，当选定好存储器储存单元时，电流经由N12与N14到低参考电压VSS，且流经过P11与N13到字符线BLB。N12保持开的状态。当侦测到有故障在存储器储存单元中时，VSSEN就变成低电位的状态，而其NMOS晶体管就变成非导通状态，并且将储存单元从存储器中禁止。
在存储器被制造后，通常会作是否存在任何故障储存单元的测试。先前技术要求对全部的子阵列(sub array)都去作检测。假如在测试的时候，一存储器储存单元或是一区的储存单元被侦测到有故障，整个子阵列都会被置换。而本发明则可以将范围缩小到位线对之行中，也就是只有一位线对之行会被删除。请参阅图3，其说明如何进行VSSEN的解码动作。信号EN为控制逻辑10的输出，而且连接到装置14的漏极(drain)端点。信号TMEN为解码器12的输出，而且连接到装置18的漏极端点。信号TESTMODE为反相器16的输出，该反相器16的输出连接到装置14及装置18的漏极(gate)端点。装置14及装置18的源极(source)端点连接到信号VSSEN。当侦测到电流超出预设的电流规格时，如果该阵列储存单元在正常储存单元的区间中，就以备份储存单元取代；而如果该阵列储存单元是在备用储存单元区间中，就禁止该储存单元。在正常储存单元区间中，信号EN除了在该储存单元被一备用的储存单元取代外，其它时候是在处于高电位的状态。在备用的储存单元的区间中，信号EN除了该储存单元被用来取代一故障储存单元外，其它时候是在处于低电位的状态。
请参阅图4及图5，此二图分别表示保险丝如何用来设定OUTB及OUT的高低电位，从而设定图三中信号EN的高低电位。图4表示假如正常储存单元区间中的储存单元有故障，就会将保险丝26烧掉，使该储存单元禁止，也就是使VSSEN处于低电位。EN(对正常储存单元来说是OUTB)是反相器24的输出，同时也是装置22漏极。假如该储存单元是故障储存单元，打断连接到装置20及装置22的源极的保险丝26，使得通过反相器24的INITIALB反相变成EN。图5表示烧掉保险丝29使该储存单元启动，也就是使VSSEN处于高电位的状况，即可将备用储存单元取代正常的储存单元。EN(对备用储存单元来说是OUT)是反相器27的输出。反相器27的输入是反相器25的输出，同时也是装置23的漏极端点，假如该储存单元将被使用，连接到装置21及装置23的源极的保险丝29就使INITIALB通过变成EN。依照以上的方式，没有使用的阵列储存单元会被禁止，所以不会对待命电流有任何的影响。先前技术要求切断VDD及VSS两个电源供应路径。但如果应用本发明的方法，只要切断VSS电源供应路径，就只需要比较少的晶体管，藉此芯片的消耗功率及电路设计的成本就可以减到最小。
请参阅图6，该图显示假如发现一故障储存单元，包含该故障储存单元的储存单元行就从阵列中被删除，然后加入一正常的备用储存单元行。在这个方法中，低参考电压启动信号(VSSEN)连接到每一存储器储存单元行，也就是30到n0，使得本发明比先前技术更为简单。
请参照图7，其为本发明的操作流程图。根据本发明，该方法包括以下步骤，
40：提供一个SRAM储存单元阵列的SRAM，并且每一储存单元都连接到一高参考电压及一低参考电压；
42：侦测该SRAM阵列是否有缺陷储存单元；
44：当检测到SRAM阵列中有缺陷储存单元时，由正常的备用储存单元取代故障储存单元；
46：藉由低参考电压信号的变化将故障储存单元禁止，使低参考电压路径切断。
于是，故障储存单元的漏电流被降低，同时也不影响芯片其它部分的电源结构。
但是以上所述，仅为发明的一较佳实施例而已，并非用来限定本发明实施的范围。即凡本发明申请专利范围所作的均等变化与修饰，皆为本发明专利范围所含盖。
Claims (9)
1.一种有备份修复结构的SRAM存储器储存单元，包括有：
一连接到一高参考电压及一低参考电压的SRAM存储器储存单元；其特特在于还包括
一切断装置，可切断该低参考电压与该SRAM存储器储存单元间的连接，其中该装置包括有：
一包括一NMOS晶体管的低参考电压启动电路，该电路还包括：
一启动/禁止控制逻辑(10)，其输出信号(EN)连接到装置(14)的漏极端点；
一解码器(12)，其输出信号(TMEN)连接到装置(18)的漏极端点；
一反向器(16)，其输出信号(TESTMOD)连接到装置(14)及装置(18)的栅极端点，装置(14)及装置(18)的源极端点连接到低参考电压启动信号。
2.如权利要求1所述的有备份修复结构的SRAM存储器储存单元，其特征在于启动所述启动/禁止控制逻辑包括有：
装置(20)，(21)；
保险丝(26)，(29)；
装置(22)，(23)；
反相器(24)，(25)，以分别设定信号(EN)的高低电位。
3.如权利要求1所述的有备份修复结构的SRAM存储器储存单元，其特征在于：所述的切断装置可切断低参考电压与SRAM存储器储存单元间的连接，以减少从该储存单元来的漏电流。
4.如权利要求1所述的有备份修复结构的SRAM存储器储存单元，其特征在于：所述的切断装置可依据侦测故障储存单元的结果，选择启动或禁止一阵列储存单元区。
5.一种有备份修复结构的SRAM阵列，包括有：
多个连接到一高参考电压及一低参考电压的SRAM存储器储存单元；
一字线解码器，连接到所述多个储存单元的字线；
一位线选择器，连接到所述多个储存单元的位线，其特征在于还包括：
一切断装置，可切断该低参考电压与该SRAM存储器储存单元间的连接，其中该装置包括有：
一包括一NMOS晶体管的低参考电压启动电路，该电路还包括：
一启动/禁止控制逻辑(10)，其输出信号(EN)连接到装置(14)的漏极端点；
一解码器(12)，其输出信号(TMEN)连接到装置(18)的漏极端点；
一反向器(16)，其输出信号(TESTMOD)连接到装置(14)及装置(18)的栅极端点，装置(14)及装置(18)的源极端点连接到低参考电压启动信号，以禁止正常储存单元区间中的故障储存器，启动备用储存单元区间中用来取代故障储存单元的储存单元。
6.如权利要求5所述的有备份修复结构的SRAM阵列，其特征在于：所述的切断装置为包括一N型互补金属氧化物半导体(NMOS)晶体管的VSS启动(VSSEN)电路。
7.如权利要求5所述的有备份修复结构的SRAM阵列，其特征在于：所述的切断装置可用来切断该低参考电压与一行或多行的该些储存单元间的连接，以减少从该行或多行储存单元而来的漏电流。
8.如权利要求5所述的有备份修复结构的SRAM阵列，其特征在于：所述的切断装置可依据侦测故障储存单元的结果，选择启动或禁止一阵列储存单元区。
9.一种减低SRAM阵列中故障存储器阵列储存单元所引起的漏电流的方法，包括以下步骤：
a：将一SRAM阵列中的多个SRAM储存单元连接到一高参考电压及一低参考电压；
b：测试该SRAM阵列是否有故障储存单元；
c：当检测到SRAM阵列中有缺陷储存单元时以正常的备份储存单元取代该故障储存单元；以及
d：藉由低参考电压信号的变化禁止该故障储存单元，以降低来自该故障储存单元的漏电流，使芯片整体功率结构不变。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031429734A CN100462932C (zh) | 2003-06-13 | 2003-06-13 | 低功率静态随机存取存储器备份修复结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031429734A CN100462932C (zh) | 2003-06-13 | 2003-06-13 | 低功率静态随机存取存储器备份修复结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1567215A CN1567215A (zh) | 2005-01-19 |
| CN100462932C true CN100462932C (zh) | 2009-02-18 |
Family
ID=34471221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031429734A Expired - Lifetime CN100462932C (zh) | 2003-06-13 | 2003-06-13 | 低功率静态随机存取存储器备份修复结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100462932C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7609579B2 (en) * | 2007-11-21 | 2009-10-27 | Etron Technology Inc. | Memory module with failed memory cell repair function and method thereof |
| US9147457B2 (en) * | 2012-09-13 | 2015-09-29 | Qualcomm Incorporated | Reference cell repair scheme |
| TWI545564B (zh) * | 2015-03-24 | 2016-08-11 | 國立成功大學 | 一種非揮發性靜態隨機存取記憶體 |
| CN105244060B (zh) * | 2015-09-25 | 2019-01-01 | 北京兆易创新科技股份有限公司 | 一种基于芯片的测试处理方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5886375A (en) * | 1996-06-17 | 1999-03-23 | United Microelectronics Corporation | SRAM having improved soft-error immunity |
| US5952678A (en) * | 1995-01-23 | 1999-09-14 | Mitsubishi Denki Kabushiki Kaisha | SRAM cell with no PN junction between driver and load transistors and method of manufacturing the same |
| CN1402353A (zh) * | 2001-08-10 | 2003-03-12 | 三菱电机株式会社 | 半导体存储器 |
-
2003
- 2003-06-13 CN CNB031429734A patent/CN100462932C/zh not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952678A (en) * | 1995-01-23 | 1999-09-14 | Mitsubishi Denki Kabushiki Kaisha | SRAM cell with no PN junction between driver and load transistors and method of manufacturing the same |
| US5886375A (en) * | 1996-06-17 | 1999-03-23 | United Microelectronics Corporation | SRAM having improved soft-error immunity |
| CN1402353A (zh) * | 2001-08-10 | 2003-03-12 | 三菱电机株式会社 | 半导体存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1567215A (zh) | 2005-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281739B1 (en) | Fuse circuit and redundant decoder | |
| KR890003691B1 (ko) | 블럭 열 리던던씨 회로 | |
| US8693271B2 (en) | Method of stressing static random access memories for pass transistor defects | |
| JPH0969300A (ja) | 半導体記憶装置 | |
| JP2007257707A (ja) | 半導体記憶装置 | |
| JPH0756759B2 (ja) | スタティック型半導体記憶装置 | |
| JP2008176910A (ja) | 半導体記憶装置 | |
| CN102110476A (zh) | 具有用于修复缺陷单位单元的冗余电路的半导体存储装置 | |
| CN100545939C (zh) | 半导体存储器和制造半导体存储器的方法 | |
| TWI651729B (zh) | 靜態隨機存取記憶體裝置、其冗餘電路及半導體裝置 | |
| US6711076B2 (en) | Active restore weak write test mode | |
| US5703816A (en) | Failed memory cell repair circuit of semiconductor memory | |
| US20090059682A1 (en) | Semiconductor memory device having antifuse circuitry | |
| JP3895838B2 (ja) | 半導体記憶装置 | |
| JP4782937B2 (ja) | 半導体記憶装置 | |
| CN100462932C (zh) | 低功率静态随机存取存储器备份修复结构 | |
| KR100518579B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
| US7095642B1 (en) | Method and circuit for reducing defect current from array element failures in random access memories | |
| US6456547B1 (en) | Semiconductor memory device with function of repairing stand-by current failure | |
| JP4071680B2 (ja) | 半導体記憶装置 | |
| US6643166B1 (en) | Low power SRAM redundancy repair scheme | |
| US7697356B2 (en) | Method of testing semiconductor apparatus | |
| JP2002093195A (ja) | 半導体記憶装置および半導体記憶装置のテスト方法 | |
| US6650580B1 (en) | Method for margin testing | |
| JP2002230991A (ja) | 半導体メモリ装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090218 |