[go: up one dir, main page]

CN100461342C - 沟槽式栅介电层的形成方法 - Google Patents

沟槽式栅介电层的形成方法 Download PDF

Info

Publication number
CN100461342C
CN100461342C CNB2005100655983A CN200510065598A CN100461342C CN 100461342 C CN100461342 C CN 100461342C CN B2005100655983 A CNB2005100655983 A CN B2005100655983A CN 200510065598 A CN200510065598 A CN 200510065598A CN 100461342 C CN100461342 C CN 100461342C
Authority
CN
China
Prior art keywords
dielectric layer
formation method
grid dielectric
slotted grid
slotted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100655983A
Other languages
English (en)
Other versions
CN1855376A (zh
Inventor
黄明山
许汉杰
赖亮全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lijing Jicheng Electronic Manufacturing Co Ltd
Original Assignee
Powerchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powerchip Semiconductor Corp filed Critical Powerchip Semiconductor Corp
Priority to CNB2005100655983A priority Critical patent/CN100461342C/zh
Publication of CN1855376A publication Critical patent/CN1855376A/zh
Application granted granted Critical
Publication of CN100461342C publication Critical patent/CN100461342C/zh
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

一种沟槽式栅介电层的形成方法,此方法先提供一基底,且基底中已形成有沟槽,然后进行一原位蒸汽产生氧化工艺,以于沟槽表面形成牺牲氧化层。接着,移除牺牲氧化层。之后,进行低压化学气相沉积工艺,以于沟槽表面形成栅介电层。

Description

沟槽式栅介电层的形成方法
技术领域
本发明涉及一种半导体工艺,特别是涉及一种沟槽式栅介电层的形成方法。
背景技术
晶体管(transistor)是一种基本的半导体元件,其常应用于集成电路中,例如制作动态随机存取存储器、闪存和逻辑元件等。其中,在晶体管的工艺中,栅氧化层的品质为影响晶体管电特性的关键性因素之一。
图1A至图1D绘示现有栅氧化层的工艺流程的剖面图。
首先,请参照图1A,提供一基底100,此基底100上已形成有图案化的氧化硅层102与图案化的氮化硅层104。然后,于基底100中形成沟槽106。其中,沟槽106的形成方法例如是以图案化的氧化硅层102与图案化的氮化硅层104为掩模,进行一蚀刻工艺,移除部分基底100以形成之。
但是,于形成沟槽106之后,由于暴露出的基底100表面受到上述蚀刻工艺作用,因此常会在其表面造成损伤或不平均的问题,而影响后续制作栅氧化层的品质。
因此,为了消除基底100表面的损伤,通常会进行一氧化工艺,以于基底100表面上形成一层如图1B所示的氧化层108。其中,此氧化层108利用炉管(furnace)氧化工艺以形成之,而炉管氧化工艺的温度约在800℃左右。
之后,请参照图1C,移除氧化层108。其中,移除氧化层108的方法例如是进行一蚀刻工艺。上述的移除氧化层108的作用在于通过移除氧化层108而一并将受损的基底100移除,以达到消除基底100表面损伤的目地,而上述的氧化层108亦即所谓的牺牲氧化层。
然后,请参照图1D,利用一热氧化工艺,在沟槽106a所暴露出的基底100表面形成栅氧化层120。
然而,上述的栅氧化层的形成方法仍有一些问题存在。在形成牺牲氧化层(即氧化层108)的步骤中,利用炉管氧化工艺所形成的牺牲氧化层(即氧化层108)会产生角缘尖锐(corner tip)(如图1B的上缘区域107与下缘区域109所示)的现象,此现象会导致漏电流(leakage current),并且所产生的应力会对基底100产生影响而引起缺陷。此外,上述是利用热氧化工艺以形成栅氧化层120,但是热氧化工艺会造成栅氧化层120的厚度呈不均匀状态,且会破坏基底100表面的晶格,进而影响工艺的可靠性。而且,栅氧化层120的厚度不均匀亦容易造成漏电流和崩溃电压等特性的维持有困难。
发明内容
有鉴于此,本发明的目的就是在提供一种沟槽式栅介电层的形成方法,能够形成厚度均匀的栅介电层,以及提升栅介电层的品质,且可避免因造成漏电流和崩溃电压不稳等问题,进而影响到工艺的可靠性。
本发明提出一种沟槽式栅介电层的形成方法,此方法为提供一基底,且基底中已形成有沟槽。然后,进行原位蒸汽产生氧化工艺,以于沟槽表面形成牺牲氧化层。接着,移除牺牲氧化层。之后,进行低压化学气相沉积工艺,以于沟槽表面形成栅介电层。
依照本发明的优选实施例所述的沟槽式栅介电层的形成方法,上述的原位蒸汽产生氧化工艺的温度例如是介于1000~1050℃。其中,原位蒸汽产生氧化工艺的反应气体可以是氢气(H2)与氧气(O2),H2/O2气体流量例如是介于(0.3~0.7)/(9~10)slm。
依照本发明的优选实施例所述的沟槽式栅介电层的形成方法,上述的牺牲氧化层的厚度例如是80~150
Figure C200510065598D0005154650QIETU
依照本发明的优选实施例所述的沟槽式栅介电层的形成方法,上述的移除牺牲氧化层的方法例如是氢氟酸湿蚀刻工艺(HF dip process)。
依照本发明的优选实施例所述的沟槽式栅介电层的形成方法,上述的栅介电层例如是一栅氧化层。其中,栅氧化层的材料例如是氧化硅。此外,栅介电层的厚度例如是70~135
Figure C200510065598D0005154701QIETU
依照本发明的优选实施例所述的沟槽式栅介电层的形成方法,上述的低压化学气相沉积工艺的反应气体可以是二氯硅烷(SiH2Cl2)与一氧化二氮(N2O)。其中,低压化学气相沉积工艺的SiH2Cl2/N2O气体流量例如是介于(150~200)/(250~350)sccm,而其温度例如是介于700~850℃,且其压力例如是介于0.2~0.35 Torr。
依照本发明的优选实施例所述的沟槽式栅介电层的形成方法,还包括于栅介电层形成后,进行一热处理工艺。其中,热处理工艺例如是快速热退火工艺。另外,快速热退火工艺的反应温度例如是介于950~1100℃,反应气体可以是一氧化氮(NO)与氧气(O2),NO/O2气体流量例如是介于(0.4~0.6)/(1~3)slm,反应时间例如是介于10~60秒。
本发明利用原位蒸汽产生氧化工艺形成牺牲氧化层,而使此牺牲氧化层具有角缘圆化优选以及应力较低的优点。另外,利用本发明所形成的栅介电层,其厚度均匀性良好,因此可降低漏电流、加强崩溃电场与工艺的可靠性。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图作详细说明如下。
附图说明
图1A至图1D绘示现有栅氧化层的工艺流程的剖面图。
图2A至图2D绘示依照本发明的优选实施例的沟槽式栅介电层的工艺流程的剖面图。
简单符号说明
100、200:基底
102:图案化的氧化硅层
104:图案化的氮化硅层
106、106a、206、206a:沟槽
107、209:上缘区域
108:氧化层
109、210:下缘区域
120:栅氧化层
202:介电层
204:绝缘层
205:开口
208:牺牲氧化层
214:栅介电层
具体实施方式
图2A至图2D绘示依照本发明的优选实施例的沟槽式栅介电层的工艺流程剖面图。
首先,请参照图2A,提供一基底200。然后,于基底200上依序形成介电层202与绝缘层204。之后,定义介电层202与绝缘层204以形成一开口205,且开口205底部暴露出基底200表面。接着,以介电层202与绝缘层204为掩模,进行光刻、蚀刻工艺移除部分基底200,以形成沟槽206。其中,上述的基底200例如是硅基底,介电层202的材料例如是氧化硅,绝缘层204的材料例如是氮化硅。
接着,请参照图2B,进行原位蒸汽产生(in suit steam generation,ISSG)氧化工艺,以于沟槽206表面形成牺牲氧化层208。其中,牺牲氧化层的厚度例如是在80~150
Figure C200510065598D0007154743QIETU
之间。另外,原位蒸汽产生氧化工艺的温度例如是在介于1000~1050℃之间,而原位蒸汽产生氧化工艺所使用的气体例如是氢气(H2)与氧气(O2),其流量为H2/O2介于(0.3~0.7)/(9~10)slm。
特别是,上述的原位蒸汽产生氧化工艺会与沟槽206所暴露出的基底200产生反应,而在沟槽206表面形成一层氧化层。通过此氧化层的形成可以修补沟槽206所暴露出的基底200表面因上述蚀刻工艺所造成的损伤,所以,此氧化层又有牺牲氧化层208之称。而且,除了与沟槽206所暴露出的基底200部分反应之外,原位蒸汽产生氧化工艺亦会与开口205的侧壁产生反应,因此牺牲氧化层208的上缘区域209与下缘区域210会因硅的氧化作用而予以圆弧化,即称之为角缘圆化(corner rounding)。
因此,由上述可知,由原位蒸汽产生氧化工艺形成的牺牲氧化层208具有角缘圆化度优选以及应力较低等优异的材料特性,如此将有利于后续的工艺。而且,现有的炉管氧化工艺总是需要耗费数小时的久始以完成膜层的制作,而原位蒸汽产生氧化工艺具有温度高、反应快等优点,因此较现有更能节省工艺上时间成本的支出。
之后,请参照图2C,移除牺牲氧化层208,而形成沟槽206a。其中,移除牺牲氧化层208的方法例如是氢氟酸湿蚀刻工艺(HF dip process)。上述的移除氧化层208的动作可一并将受损的基底200移除,以达到消除基底200表面损伤的目地。
继之,请参照图2D,进行一低压化学气相沉积工艺,以于沟槽206a表面形成栅介电层214。其中,栅介电层214例如是栅氧化层,其材料例如是氧化硅。以栅介电层214为氧化硅层为例,上述的低压化学气相沉积工艺的反应气体例如是二氯硅烷(SiH2Cl2)与一氧化二氮(N2O),其气体流量例如是SiH2Cl2/N2O介于(150~200)/(250~350)sccm,且低压化学气相沉积工艺的温度例如是介于700~850℃之间,低压化学气相沉积工艺的压力例如是介于0.2~0.35Torr。另外,上述的栅介电层214的厚度例如是在70~135之间。
另外,在另一实施例中,在形成栅介电层214之后,还可进行一热处理工艺。其中,热处理工艺例如是快速热退火工艺,而此快速热退火工艺例如是以NO与O2作为反应气体,在温度为介于950~1100℃之间,气体流速NO/O2介于(0.4~0.6)/(1~3)slm的条件下,进行持续约10~60秒的快速热退火工艺。上述的热处理工艺能够使得栅介电层214的密度更为致密化,以提升栅介电层214的品质,而更加有利于后续工艺的进行。
值得一提的是,利用本发明所形成的沟槽式栅介电层可应用于许多方面,例如沟槽式存储器、沟槽式半导体元件与沟槽式电容器等。特别是,对存储器而言,由于本发明所形成的栅介电层的厚度均匀性优选,如此可提高存储器的数据保存性(data retention)的可靠性。
综上所述,本发明至少具有下列的优点:
1.本发明利用原位蒸汽产生氧化工艺形成的牺牲氧化层,其具有角缘圆化度优选以及应力较低等优异的材料特性,如此将有利于后续的工艺。
2.本发明利用低压化学气相沉积工艺以形成具有厚度均匀的栅介电层,如此可提升栅介电层的品质,且能够降低漏电流、加强崩溃电场与提高工艺的可靠性。
3.本发明的形成方法可应用于许多方面,特别是,对存储器元件而言,本发明有利于提高存储器的数据保存性的可靠性。
虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (19)

1.一种沟槽式栅介电层的形成方法,包括:
提供一基底,且该基底中已形成有一沟槽;
进行一原位蒸汽产生氧化工艺,于该沟槽表面形成一牺牲氧化层;
移除该牺牲氧化层;以及
进行一低压化学气相沉积工艺,于该沟槽表面形成一栅介电层。
2.如权利要求1所述的沟槽式栅介电层的形成方法,其中该原位蒸汽产生氧化工艺的温度为介于1000~1050℃。
3.如权利要求1所述的沟槽式栅介电层的形成方法,其中该原位蒸汽产生氧化工艺的反应气体包括氢气H2与氧气O2
4.如权利要求3所述的沟槽式栅介电层的形成方法,其中该原位蒸汽产生氧化工艺的H2/O2气体流量为介于0.3~0.7/9~10slm。
5.如权利要求1所述的沟槽式栅介电层的形成方法,其中该牺牲氧化层的厚度为80~
Figure C200510065598C00021
6.如权利要求1所述的沟槽式栅介电层的形成方法,其中移除该牺牲氧化层的方法包括氢氟酸湿蚀刻工艺。
7.如权利要求1所述的沟槽式栅介电层的形成方法,其中该栅介电层包括一栅氧化层。
8.如权利要求7所述的沟槽式栅介电层的形成方法,其中该栅氧化层的材料包括氧化硅。
9.如权利要求8所述的沟槽式栅介电层的形成方法,其中该低压化学气相沉积工艺的反应气体包括二氯硅烷SiH2Cl2与一氧化二氮N2O。
10.如权利要求9所述的沟槽式栅介电层的形成方法,其中该低压化学气相沉积工艺的SiH2Cl2/N2O气体流量为介于150~200/250~350sccm。
11.如权利要求8所述的沟槽式栅介电层的形成方法,其中该低压化学气相沉积工艺的温度为介于700~850℃。
12.如权利要求8所述的沟槽式栅介电层的形成方法,其中该低压化学气相沉积工艺的压力介于0.2~0.35Torr。
13.如权利要求8所述的沟槽式栅介电层的形成方法,其中该栅介电层的厚度为70~
Figure C200510065598C00022
14.如权利要求1所述的沟槽式栅介电层的形成方法,还包括于该栅介电层形成后,进行一热处理工艺。
15.如权利要求14所述的沟槽式栅介电层的形成方法,其中该热处理工艺包括一快速热退火工艺。
16.如权利要求15所述的沟槽式栅介电层的形成方法,其中该快速热退火工艺的反应温度为介于950~1100℃。
17.如权利要求15所述的沟槽式栅介电层的形成方法,其中该快速热退火工艺的反应气体包括一氧化氮NO与氧气O2
18.如权利要求17所述的沟槽式栅介电层的形成方法,其中该快速热退火工艺的NO/O2气体流量为介于0.4~0.6/1~3slm。
19.如权利要求15所述的沟槽式栅介电层的形成方法,其中该快速热退火工艺持续10~60秒。
CNB2005100655983A 2005-04-18 2005-04-18 沟槽式栅介电层的形成方法 Active CN100461342C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100655983A CN100461342C (zh) 2005-04-18 2005-04-18 沟槽式栅介电层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100655983A CN100461342C (zh) 2005-04-18 2005-04-18 沟槽式栅介电层的形成方法

Publications (2)

Publication Number Publication Date
CN1855376A CN1855376A (zh) 2006-11-01
CN100461342C true CN100461342C (zh) 2009-02-11

Family

ID=37195430

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100655983A Active CN100461342C (zh) 2005-04-18 2005-04-18 沟槽式栅介电层的形成方法

Country Status (1)

Country Link
CN (1) CN100461342C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374123B2 (en) * 2019-10-21 2022-06-28 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Trench gate semiconductor device and method for making the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100590841C (zh) * 2006-09-29 2010-02-17 台湾积体电路制造股份有限公司 半导体装置及金属氧化物半导体场效应晶体管的制造方法
CN101620996B (zh) * 2008-07-03 2012-10-10 和舰科技(苏州)有限公司 一种栅氧化层的制造方法
CN101740367B (zh) * 2008-11-27 2012-07-11 中芯国际集成电路制造(上海)有限公司 阶梯式栅氧化层的制造方法及半导体器件
CN101847597B (zh) * 2009-03-27 2013-12-04 台湾积体电路制造股份有限公司 集成电路结构
CN102361007A (zh) * 2011-11-02 2012-02-22 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件
CN103943481B (zh) * 2014-04-22 2017-05-24 上海华力微电子有限公司 改善器件负偏压温度不稳定性的方法
CN104599969A (zh) * 2015-02-02 2015-05-06 上海集成电路研发中心有限公司 一种减小槽栅结构半浮栅器件漏电的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US5937309A (en) * 1998-11-23 1999-08-10 United Semiconductor Corp. Method for fabricating shallow trench isolation structure
CN1404129A (zh) * 2001-09-06 2003-03-19 旺宏电子股份有限公司 降低浅沟渠隔离侧壁氧化层应力的方法
CN1449023A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 一种降低快闪存储器随机位故障的方法
CN1449012A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 一种改善浅槽隔离可靠度的方法
CN1450622A (zh) * 2002-04-10 2003-10-22 旺宏电子股份有限公司 形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法
US6709976B1 (en) * 2002-07-29 2004-03-23 The United States Of America As Represented By The Secretary Of The Navy Method for improving reliability in trench structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US5937309A (en) * 1998-11-23 1999-08-10 United Semiconductor Corp. Method for fabricating shallow trench isolation structure
CN1404129A (zh) * 2001-09-06 2003-03-19 旺宏电子股份有限公司 降低浅沟渠隔离侧壁氧化层应力的方法
CN1449023A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 一种降低快闪存储器随机位故障的方法
CN1449012A (zh) * 2002-03-29 2003-10-15 旺宏电子股份有限公司 一种改善浅槽隔离可靠度的方法
CN1450622A (zh) * 2002-04-10 2003-10-22 旺宏电子股份有限公司 形成具有低应力无侵蚀区的浅沟渠隔离侧壁氧化层的方法
US6709976B1 (en) * 2002-07-29 2004-03-23 The United States Of America As Represented By The Secretary Of The Navy Method for improving reliability in trench structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374123B2 (en) * 2019-10-21 2022-06-28 Shanghai Huahong Grace Semiconductor Manufacturing Corporation Trench gate semiconductor device and method for making the same

Also Published As

Publication number Publication date
CN1855376A (zh) 2006-11-01

Similar Documents

Publication Publication Date Title
CN100463113C (zh) 制造具有凹陷栅极结构的半导体器件的方法
KR102052936B1 (ko) 반도체 소자 제조 방법
US10153262B2 (en) Semiconductor device and manufacturing method thereof
JP2016503243A (ja) 窒化ケイ素誘電体膜をパターニングする方法
KR20060055751A (ko) 반도체 장치의 게이트 형성 방법
JPWO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
US7205217B2 (en) Method for forming trench gate dielectric layer
CN101330013A (zh) 隧穿氧化层的制作方法及快闪存储器的制作方法
CN100461342C (zh) 沟槽式栅介电层的形成方法
KR100490301B1 (ko) 난드 플래시 메모리 소자의 제조 방법
CN102931194A (zh) 半导体器件及其制造方法
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
CN103426742B (zh) 半导体结构以及晶体管的形成方法
WO2023279835A1 (zh) 半导体结构及其制备方法
CN112164655B (zh) 闪存器件的制备方法
KR100849067B1 (ko) 반도체 소자의 제조 방법
CN115084140B (zh) 半导体结构的制备方法及半导体结构
US20050272210A1 (en) Method for manufacturing gate electrode of semiconductor device using aluminium nitride film
KR100825004B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
CN100479118C (zh) 光致抗蚀剂的去除方法以及半导体元件的制造方法
CN1402334A (zh) 具有闸极堆叠介电层的半导体内存组件的制作方法
TWI223447B (en) Insulation structure of vertical trench transistor and its manufacturing method
KR100233879B1 (ko) 개선된 셀프얼라인형 규소화합물의 제조방법
KR20040061278A (ko) 반도체소자의 캐패시터 제조방법
CN114899093A (zh) 半导体结构及其制备方法、半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: POWERCHIP TECHNOLOGY CO., LTD.

Free format text: FORMER NAME: POWERCHIP SEMICONDUCTOR CORP.

CP03 Change of name, title or address

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Powerflash Technology Corporation

Address before: Hsinchu City, Taiwan, China

Patentee before: Powerchip Semiconductor Corp.

TR01 Transfer of patent right

Effective date of registration: 20190626

Address after: Hsinchu Science Park, Taiwan, China

Patentee after: Lijing Jicheng Electronic Manufacturing Co., Ltd.

Address before: Hsinchu Science Park, Taiwan, China

Patentee before: Powerflash Technology Corporation

TR01 Transfer of patent right