[go: up one dir, main page]

CN103943481B - 改善器件负偏压温度不稳定性的方法 - Google Patents

改善器件负偏压温度不稳定性的方法 Download PDF

Info

Publication number
CN103943481B
CN103943481B CN201410162847.XA CN201410162847A CN103943481B CN 103943481 B CN103943481 B CN 103943481B CN 201410162847 A CN201410162847 A CN 201410162847A CN 103943481 B CN103943481 B CN 103943481B
Authority
CN
China
Prior art keywords
negative bias
temperature instability
bias temperature
device negative
chlorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410162847.XA
Other languages
English (en)
Other versions
CN103943481A (zh
Inventor
朱双龙
胡鹏超
刘景富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410162847.XA priority Critical patent/CN103943481B/zh
Publication of CN103943481A publication Critical patent/CN103943481A/zh
Application granted granted Critical
Publication of CN103943481B publication Critical patent/CN103943481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种改善器件负偏压温度不稳定性的方法。利用干法沉积工艺替代湿法沉积工艺来沉积栅极氧化层；而且在沉积栅极氧化层之后，利用高温热氧化工艺在放置了待处理器件的氧化工艺腔中通入氧化气体以生长栅极隔离薄膜。而且，可以在利用高温热氧化工艺生长栅极隔离薄膜的过程中，在氧化气体中掺入二氯硅烷以完成栅极隔离薄膜的高温热氧化工艺。

Description

改善器件负偏压温度不稳定性的方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种通过改进炉管工艺来改善器件负偏压温度不稳定性的方法。
背景技术
在PMOS器件工作时，当栅极处于负偏压下，在经过施加一定时间后，器件的阈值电压绝对值不断增大，漏极电流和跨导不断减小，这种效应会随着偏压的增加而更加显著。
在现有制程中，栅极氧化层(Gate 1 oxide)采用湿法沉积(Wet deposition)的工艺，工艺过程中会引入H形成H+，在栅极电场的作用下向栅极方向漂移，某些会被氧化层缺陷俘获形成正氧化层陷阱电荷，这部分电荷会引起阈值电压的漂移，且栅控能力变弱，在相同栅极电压下和漏极电压下，反型层程度降低，饱和电流减小，器件驱动能量下降；另一部分H+还会和界面的Si-H键继续作用使得Si-H分解并形成H2，留下界面陷阱即三价硅的悬挂键，而界面陷阱的产生将导致表面散射率的增大，从而影响载流子迁移率、跨导等。由此，使得器件的负偏压温度不稳定性NBTI(Negativebiastemperature instability)受到影响。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够通过改进炉管工艺来改善器件负偏压温度不稳定性的方法。
为了实现上述技术目的，根据本发明，提供了一种改善器件负偏压温度不稳定性的方法，其中利用干法沉积工艺替代湿法沉积工艺来沉积栅极氧化层；而且在沉积栅极氧化层之后，利用高温热氧化工艺在放置了待处理器件的氧化工艺腔中通入氧化气体以生长栅极隔离薄膜。
优选地，在利用高温热氧化工艺生长栅极隔离薄膜的过程中，在氧化气体中掺入二氯硅烷以完成栅极隔离薄膜的高温热氧化工艺。
优选地，所述改善器件负偏压温度不稳定性的方法用于制造PMOS。
优选地，所述改善器件负偏压温度不稳定性的方法用于制造NMOS。
优选地，所述改善器件负偏压温度不稳定性的方法用于制造CMOS。
因此，本发明通过利用干法沉积工艺和高温热氧化工艺的组合以改变和改进炉管的工艺，由此降低了工艺过程中H+的产生，从而减少了栅极氧化物和衬底之间的界面的界面陷阱(Si悬挂键)，最终减少了阈值电压的漂移，改善了器件的负偏压温度不稳定性NBTI。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的改善器件负偏压温度不稳定性的方法。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
在半导体器件的可靠性分析中，负偏压温度不稳定性NBTI(Negative biastemperature instability)是非常重要的考量参数，针对于提升器件的负偏压温度不稳定性NBTI，本发明在栅极氧化层沉积工艺中使用干法沉积(Dry oxidation)替代湿法沉积，并利用掺氯的HTO(热氧化)进行栅极隔离物的生长，从而减少了H+的产生，降低了正氧化层陷阱电荷的数量，改善了器件的负偏压温度不稳定性NBTI。
具体地说，通过将现有制程中栅极氧化层沉积工艺的湿法沉积改变成干法沉积，可以减少水汽或者是H2的进入，降低Si-H以及H+的数量，避免Si-H断裂后产生界面陷阱(Si悬挂键)和H+被俘获后产生的正氧化层陷阱电荷，从而提升器件的负偏压温度不稳定性NBTI；另外，在栅极隔离物的生长中利用HTO(高温热氧化)的方式生长薄膜，高温下同时在氧化气体中掺入二氯硅烷(SiH2Cl2)，氯的引入改善了氧化的速度和氧化层的质量，在Si和SiO2的界面Cl和Si结合生成氯硅化物，在高温有氧的情况下，氯硅化物易被氧化成SiO2，氯相当于氧化过程中的催化剂，并且能结合Si-H断裂后产生的氢离子，在减少了界面陷阱(Si悬挂键)的同时也减少了H+的数目，很大程度上改善了器件的负偏压温度不稳定性NBTI；另外，氯还能结合薄膜中的一些可能存在的金属元素，提升了薄膜的质量。
因此，本发明通过利用干法沉积工艺和高温热氧化工艺的组合改变和改进炉管的工艺来降低工艺过程中H+的产生，从而减少了栅极氧化物和衬底之间的界面的界面陷阱(Si悬挂键)，最终减少了阈值电压的漂移，改善了器件的负偏压温度不稳定性NBTI。
具体地，图1示意性地示出了根据本发明优选实施例的改善器件负偏压温度不稳定性的方法。
如图1所示，在根据本发明优选实施例的改善器件负偏压温度不稳定性的方法中，利用干法沉积工艺替代湿法沉积工艺来沉积栅极氧化层；而且在沉积栅极氧化层之后，利用高温热氧化工艺在放置了待处理器件的氧化工艺腔中通入氧化气体以生长栅极隔离薄膜。
优选地，在利用高温热氧化工艺生长栅极隔离薄膜的过程中，在氧化气体中掺入二氯硅烷以完成栅极隔离薄膜的高温热氧化工艺。
上述方法可用于制造PMOS、NMOS或者CMOS等。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种改善器件负偏压温度不稳定性的方法，其中利用干法沉积工艺替代湿法沉积工艺来沉积栅极氧化层；而且在沉积栅极氧化层之后，利用高温热氧化工艺在放置了待处理器件的氧化工艺腔中通入氧化气体以生长栅极隔离薄膜，其中在氧化气体中掺入二氯硅烷，氯的引入改善了氧化的速度和氧化层的质量，在Si和SiO2的界面Cl和Si结合生成氯硅化物，氯硅化物易被氧化成SiO2，氯相当于氧化过程中的催化剂，并且能结合Si-H断裂后产生的氢离子，在减少了界面陷阱的同时也减少了氢离子的数目。
2.根据权利要求1所述的改善器件负偏压温度不稳定性的方法，其特征在于，所述改善器件负偏压温度不稳定性的方法用于制造PMOS。
3.根据权利要求1所述的改善器件负偏压温度不稳定性的方法，其特征在于，所述改善器件负偏压温度不稳定性的方法用于制造NMOS。
4.根据权利要求1所述的改善器件负偏压温度不稳定性的方法，其特征在于，所述改善器件负偏压温度不稳定性的方法用于制造CMOS。
CN201410162847.XA 2014-04-22 2014-04-22 改善器件负偏压温度不稳定性的方法 Active CN103943481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410162847.XA CN103943481B (zh) 2014-04-22 2014-04-22 改善器件负偏压温度不稳定性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410162847.XA CN103943481B (zh) 2014-04-22 2014-04-22 改善器件负偏压温度不稳定性的方法

Publications (2)

Publication Number Publication Date
CN103943481A CN103943481A (zh) 2014-07-23
CN103943481B true CN103943481B (zh) 2017-05-24

Family

ID=51191092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410162847.XA Active CN103943481B (zh) 2014-04-22 2014-04-22 改善器件负偏压温度不稳定性的方法

Country Status (1)

Country Link
CN (1) CN103943481B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867376A (zh) * 2019-11-25 2020-03-06 上海华力集成电路制造有限公司 用于改善半导体应变器件nbti的方法和结构
CN112582272A (zh) * 2020-12-11 2021-03-30 长江存储科技有限责任公司 半导体器件及其制作方法
CN114999907B (zh) * 2022-08-08 2023-03-17 合肥新晶集成电路有限公司 栅极氧化层的制作方法及场效应晶体管的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855376A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 沟槽式栅介电层的形成方法
CN1967780A (zh) * 2005-10-20 2007-05-23 应用材料公司 用于制作场效应晶体管的栅极电介质的方法
CN101320691A (zh) * 2007-06-05 2008-12-10 联华电子股份有限公司 制造金属氧化物半导体晶体管的方法
CN103094325A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103390559A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050202659A1 (en) * 2004-03-12 2005-09-15 Infineon Technologies North America Corp. Ion implantation of high-k materials in semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855376A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 沟槽式栅介电层的形成方法
CN1967780A (zh) * 2005-10-20 2007-05-23 应用材料公司 用于制作场效应晶体管的栅极电介质的方法
CN101320691A (zh) * 2007-06-05 2008-12-10 联华电子股份有限公司 制造金属氧化物半导体晶体管的方法
CN103094325A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN103390559A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN103943481A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
JP6873890B2 (ja) Оｎｏスタックの形成方法
JP2013513235A5 (zh)
CN103943481B (zh) 改善器件负偏压温度不稳定性的方法
SG151184A1 (en) Impurity control in hdp-cvd dep/etch/dep processes
JPH1079509A (ja) ゲート酸化物の拡散隔膜特性の改良法
CN102931093B (zh) N沟道耗尽型功率mosfet器件及制造方法
CN106449362B (zh) 一种改善应力记忆工艺效果的方法
CN104103503B (zh) 半导体器件栅氧化层的形成方法
CN104078478B (zh) 背照式cmos影像传感器及其制造方法
CN107871781A (zh) 一种碳化硅mosfet及其制造方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN104347370B (zh) 提高pmos器件栅极的负偏压温度稳定性方法
CN107210220A (zh) 膜形成方法及薄膜晶体管的制作方法
CN109346433A (zh) 半导体衬底的键合方法以及键合后的半导体衬底
CN108807165A (zh) 氧化层的制造方法
CN105575785A (zh) 栅极结构的形成方法
CN103887162A (zh) 一种高介电SiON栅介质的制备方法
CN101022079A (zh) 将四乙氧基硅烷用于形成高压器件栅氧层的方法
CN100585835C (zh) 基于多层辅助结构制备多晶SiGe栅纳米级CMOS集成电路方法
CN105206523A (zh) 用于制备高k介质层的方法
CN102842505B (zh) 一种场效应管及场效应管制造方法
CN104152865A (zh) 一种氮化硅薄膜制备方法
CN104810263A (zh) 栅氧化层的制造方法
KR100611389B1 (ko) 게이트산화막의 형성방법
CN109411343A (zh) 一种SiC MOSFET栅氧化层退火方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant