CN100459145C - 高压功率集成电路隔离结构 - Google Patents
高压功率集成电路隔离结构 Download PDFInfo
- Publication number
- CN100459145C CN100459145C CNB2006100983732A CN200610098373A CN100459145C CN 100459145 C CN100459145 C CN 100459145C CN B2006100983732 A CNB2006100983732 A CN B2006100983732A CN 200610098373 A CN200610098373 A CN 200610098373A CN 100459145 C CN100459145 C CN 100459145C
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- integrated circuit
- power integrated
- epitaxy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009413 insulation Methods 0.000 title 1
- 238000002955 isolation Methods 0.000 claims abstract description 32
- 238000000407 epitaxy Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 230000003647 oxidation Effects 0.000 abstract 3
- 238000007254 oxidation reaction Methods 0.000 abstract 3
- 230000010354 integration Effects 0.000 abstract 2
- 239000000203 mixture Substances 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构，包括：P型衬底，在P型衬底设有N型外延，在N型外延上设有2块场氧化层，在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间，在N型外延内设有2个P型隔离阱，该2个P型隔离阱分别位于2块场氧化层的下方，并且该2个P型隔离阱将N型外延分隔成3块，上述重掺杂N型区位于2个P型隔离阱之间，在2个P型隔离阱的上端分别设有重掺杂P型区，上述重掺杂N型区及重掺杂P型区与零电位相连接。本发明能够有效防止体硅高压功率集成电路中寄生可控硅结构触发。
Description
技术领域
本发明为一种适用于体硅工艺功率集成电路高压器件与低压器件之间的隔离结构，尤其涉及一种高压功率集成电路隔离结构。
背景技术
在功率集成电路中，P型金属氧化物半导体(PMOS)和N型金属氧化物半导体(NMOS)组成互补式金属氧化物半导体(CMOS)电路。由于PMOS寄生PNP双极晶体管，NMOS寄生NPN双极晶体管，结合在一起就构成了PNPN的可控硅(SCR)结构。当可控硅结构被触发时，会使该结构的电阻极大降低，有大电流流过结构。每种可控硅结构都存在固有的触发门限，防治可控硅触发的方法很多。
在功率集成电路的某些工作状态下，高压部分会对低压部分注入载流子，触发低压CMOS寄生可控硅结构。本发明通过引入高低压之间的隔离结构，减小注入载流子，防止可控硅结构触发。
目前很多高低压隔离结构需要特殊半导体制备工艺，在已开发工艺流程上并不适用。
发明内容
本发明为一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构，本发明能够有效防止体硅高压功率集成电路中寄生可控硅结构触发。
本发明采用如下技术方案：
一种高压功率集成电路隔离结构，包括：P型衬底，在P型衬底设有N型外延，在N型外延上设有2块场氧化层，在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间，在N型外延内设有2个P型隔离阱，该2个P型隔离阱分别位于2块场氧化层的下方，并且该2个P型隔离阱将N型外延分隔成3块，上述重掺杂N型区位于2个P型隔离阱之间，在2个P型隔离阱的上端分别设有重掺杂P型区，上述重掺杂N型区及重掺杂P型区与零电位电连接。
与现有技术相比，本发明具有如下优点：
(1)本发明的结构能够有效吸收功率集成电路工作时从高压结构注入到衬底，再注入到低压结构的载流子，从而提高低压CMOS结构寄生可控硅触发的难度。
(2)本发明结构中，两个P型隔离阱之间的外延小岛接零电位，使吸收的载流子流入大地，而不是流入低压电源，这样能够避免由于载流子注入低压电源引起芯片可靠性问题。
(3)本发明的隔离结构，仅仅利用芯片版图的设计即可防止可控硅触发，所有工艺与原工艺流程兼容，因此不需要修改固有工艺流程，不需增加工艺成本。
附图说明
图1是隔离结构剖面图。
图2是本发明隔离结构衬底电流示意图。
图3是传统隔离结构衬底电流示意图。
具体实施方式
参照图1，一种高压功率集成电路隔离结构，包括：P型衬底1，在P型衬底1设有N型外延2，在N型外延2上设有2块场氧化层3、4，在N型外延2上设有重掺杂N型区5且该重掺杂N型区5位于2块场氧化层3、4之间，在N型外延2内设有2个P型隔离阱6、7，该2个P型隔离阱6、7分别位于2块场氧化层3、4的下方，并且该2个P型隔离阱6、7将N型外延2分隔成3块，上述重掺杂N型区5位于2个P型隔离阱6、7之间，在2个P型隔离阱6、7的上端分别设有重掺杂P型区8、9，上述重掺杂N型区5及重掺杂P型区8、9与零电位电连接。在场氧化层3、4、重掺杂P型区8、9及重掺杂N型区5上设有介质层10，在介质层10上设有接零电位金属11且该接零电位金属11与重掺杂N型区5及重掺杂P型区8、9连接。
在图2中给出了本发明结构衬底电流示意图，图3给出了传统的单个P型隔离阱衬底电流示意图，说明本发明结构吸收衬底电流的能力显著提高。
本发明在制备时，首先选择P型衬底，制作深N型外延，然后制备穿通外延的P型隔离阱，然后制备场氧化层，然后进行重掺杂N型区注入和重掺杂P型区注入，然后淀积介质层并刻蚀，接下来是接零电位金属引线的制备及钝化处理，整个工艺过程完全与原外延功率集成电路制备工艺兼容。
Claims (2)
1、一种高压功率集成电路隔离结构，包括：P型衬底(1)，在P型衬底(1)设有N型外延(2)，在N型外延(2)上设有2块场氧化层(3、4)，其特征在于在N型外延(2)上设有重掺杂N型区(5)且该重掺杂N型区(5)位于2块场氧化层(3、4)之间，在N型外延(2)内设有2个P型隔离阱(6、7)，该2个P型隔离阱(6、7)分别位于2块场氧化层(3、4)的下方，并且该2个P型隔离阱(6、7)将N型外延(2)分隔成3块，上述重掺杂N型区(5)位于2个P型隔离阱(6、7)之间，在2个P型隔离阱(6、7)的上端分别设有重掺杂P型区(8、9)，上述重掺杂N型区(5)及重掺杂P型区(8、9)与零电位电连接。
2、根据权利要求1所述的高压功率集成电路隔离结构，其特征在于在场氧化层(3、4)、重掺杂P型区(8、9)及重掺杂N型区(5)上设有介质层(10)，在介质层(10)上设有接零电位金属(11)且该接零电位金属(11)与重掺杂N型区(5)及重掺杂P型区(8、9)连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100983732A CN100459145C (zh) | 2006-12-15 | 2006-12-15 | 高压功率集成电路隔离结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006100983732A CN100459145C (zh) | 2006-12-15 | 2006-12-15 | 高压功率集成电路隔离结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1996599A CN1996599A (zh) | 2007-07-11 |
| CN100459145C true CN100459145C (zh) | 2009-02-04 |
Family
ID=38251608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100983732A Expired - Fee Related CN100459145C (zh) | 2006-12-15 | 2006-12-15 | 高压功率集成电路隔离结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100459145C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100464421C (zh) * | 2007-10-30 | 2009-02-25 | 无锡博创微电子有限公司 | 集成增强型和耗尽型垂直双扩散金属氧化物场效应管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719431A (en) * | 1994-04-06 | 1998-02-17 | Siemens Aktiengesellschaft | Integrated driver circuit configuration for an inductive load element |
| CN1325545A (zh) * | 1998-09-03 | 2001-12-05 | 艾利森电话股份有限公司 | 高压屏蔽 |
| CN1507070A (zh) * | 2002-12-11 | 2004-06-23 | ������������ʽ���� | 功率晶体管及使用它的半导体集成电路 |
| US20060237815A1 (en) * | 2005-03-16 | 2006-10-26 | Fairchild Korea Semiconductor, Ltd. | High voltage integrated circuit device including high-voltage resistant diode |
| CN200993963Y (zh) * | 2006-12-15 | 2007-12-19 | 东南大学 | 高压功率集成电路隔离结构 |
-
2006
- 2006-12-15 CN CNB2006100983732A patent/CN100459145C/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5719431A (en) * | 1994-04-06 | 1998-02-17 | Siemens Aktiengesellschaft | Integrated driver circuit configuration for an inductive load element |
| CN1325545A (zh) * | 1998-09-03 | 2001-12-05 | 艾利森电话股份有限公司 | 高压屏蔽 |
| CN1507070A (zh) * | 2002-12-11 | 2004-06-23 | ������������ʽ���� | 功率晶体管及使用它的半导体集成电路 |
| US20060237815A1 (en) * | 2005-03-16 | 2006-10-26 | Fairchild Korea Semiconductor, Ltd. | High voltage integrated circuit device including high-voltage resistant diode |
| CN200993963Y (zh) * | 2006-12-15 | 2007-12-19 | 东南大学 | 高压功率集成电路隔离结构 |
Non-Patent Citations (2)
| Title |
|---|
| 功率集成电路中的一种抗闩锁方法研究. 宋慧滨，唐晨，易扬波，孙伟锋.半导体技术，第31卷第6期. 2006 |
| 功率集成电路中的一种抗闩锁方法研究. 宋慧滨，唐晨，易扬波，孙伟锋.半导体技术，第31卷第6期. 2006 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1996599A (zh) | 2007-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8692289B2 (en) | Fast turn on silicon controlled rectifiers for ESD protection | |
| US9123540B2 (en) | Apparatus for high speed signal processing interface | |
| US9576945B2 (en) | Methods and apparatus for increased holding voltage in silicon controlled rectifiers for ESD protection | |
| JP4006398B2 (ja) | 静電放電保護デバイスを有する集積回路 | |
| US9443840B2 (en) | Methods and apparatus for ESD structures | |
| US8809961B2 (en) | Electrostatic discharge (ESD) guard ring protective structure | |
| US7718481B2 (en) | Semiconductor structure and method of manufacture | |
| US6747294B1 (en) | Guard ring structure for reducing crosstalk and latch-up in integrated circuits | |
| US20160079228A1 (en) | Esd protection circuit with plural avalanche diodes | |
| JP2012146978A (ja) | 半導体装置及びその製造方法 | |
| CN104916632B (zh) | 一种静电放电保护电路 | |
| CN210403729U (zh) | 用于集成电路的闩锁免疫技术 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| WO2012119788A1 (en) | Integrated circuit including silicon controlled rectifier | |
| CN109920849B (zh) | 后镇流式纵向npn晶体管 | |
| KR101392587B1 (ko) | 고전압 정전기 방전 보호 소자 | |
| US8188568B2 (en) | Semiconductor integrated circuit | |
| CN102169890A (zh) | 高压功率集成电路隔离结构 | |
| JP2009038130A (ja) | 横型ｍｏｓトランジスタ及びこれを用いた半導体装置 | |
| CN107658291B (zh) | 用于保护集成电路免于静电放电的结构 | |
| CN100459145C (zh) | 高压功率集成电路隔离结构 | |
| CN112447703A (zh) | 静电放电防护元件 | |
| CN200993963Y (zh) | 高压功率集成电路隔离结构 | |
| US10861848B2 (en) | Single event latch-up (SEL) mitigation techniques | |
| CN102956631B (zh) | 半导体结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20121215 |