[go: up one dir, main page]

CN100367509C - 用于高击穿电压半导体器件的高阻碳化硅衬底 - Google Patents

用于高击穿电压半导体器件的高阻碳化硅衬底 Download PDF

Info

Publication number
CN100367509C
CN100367509C CNB028093925A CN02809392A CN100367509C CN 100367509 C CN100367509 C CN 100367509C CN B028093925 A CNB028093925 A CN B028093925A CN 02809392 A CN02809392 A CN 02809392A CN 100367509 C CN100367509 C CN 100367509C
Authority
CN
China
Prior art keywords
silicon carbide
concentration
nitrogen
crystal silicon
scandium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028093925A
Other languages
English (en)
Other versions
CN1507506A (zh
Inventor
史蒂芬·穆勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1507506A publication Critical patent/CN1507506A/zh
Application granted granted Critical
Publication of CN100367509C publication Critical patent/CN100367509C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

公开了一种高阻碳化硅单晶，它含有至少一种补偿掺杂剂，该掺杂剂的电子能级距碳化硅带隙边缘足够远以免产生导电行为，而且当衬底与掺杂的碳化硅外延层接触时，并且当晶体中存在的掺杂剂净含量足以使费米能级钉扎在掺杂剂电子能级处时，该掺杂剂的电子能级朝着能带边缘距带隙中部足够远，从而比中等能态产生更大的能带差。此碳化硅晶体的室温电阻率至少为5,000Ωcm。

Description

用于高击穿电压半导体器件的高阻碳化硅衬底
技术领域
本发明涉及到高频器件所需的半导体材料，更确切地说是涉及到高阻碳化硅材料。
背景技术
本发明涉及到现代的半导体电子器件及其所需的半导体材料。半导体材料依其本征性质以及掺以施主或受主原子后所表现的性质来决定是否有用。再者，其他半导体器件要求其某些部分是绝缘的(很类似于硅氧化时形成的氧化物绝缘体)或半绝缘的。特别是对许多器件如(但不限于)场效应晶体管(“FET”)，其实例之一是通常称为“MESFET”的金属-半导体场效应晶体管，半绝缘(有时称为“高阻”)材料作为衬底是有用的。虽然“半绝缘”和“高阻”常互换使用，本发明所讨论的是最好的表达--高阻，且本发明在背景和描述中一直使用该词，这样的使用在描述本发明及其权利要求时有助于描述而非对其功能的限制。
各种类型FET的理论、工作和结构对于本领域的一般熟练人员都是熟知的，因此，这里不再详述。然而，在一种简单的模型中。MESFET是在高阻或半绝缘衬底上放置p型或n型掺杂的导电外延层而成的。源、栅和漏极接触则做在外延层上，当对栅极施加电位(电压)时产生一耗尽区，使源和漏之间的沟道夹断而致器件关断。
因此，MESFET的性能取决于半导体外延层的质量和特性，也取决于高阻衬底的质量和特性。
由于宽带隙材料，如碳化硅(SiC)和III族氮化物(例如，GaN、AlGaN和InGaN)在商业上已变得可行了，生产较高频率MESFET的可能性已成为商业上的现实。这样的高频器件在许多应用中是极其有用的，一些较熟悉的应用是功率放大器、无线收发机如移动电话机等。
再者，由于碳化硅和III族氮化物的宽带隙特性可使器件设计在较高的频率和功率水平下工作，与其他较窄带隙材料例如砷化镓(GaAs)的同样器件所用的高阻或半绝缘衬底相比，用于MESFET和相关器件的高阻衬底一般必须满足更严格的标准。因此，随着这些较高频率器件的开发与使用，对高质量半绝缘碳化硅衬底提出了更高的要求，将使宽带隙外延层的电子学性质得到充分利用。
而且，优质高阻衬底产生的优良势垒为提高和最大化半导体器件击穿电压(VB)的提高和最大化提供了可能。
在常规的半绝缘碳化硅衬底中(在某些方面，“常规”代表较近的时期)，由掺钒的碳化硅得到了合适的电阻率。钒约在碳化硅导带和价带的中间产生一能级，亦即，在2.99eV的SiC带隙中距任一能带边缘约1.5eV处。用钒掺杂碳化硅也趋于使钒补偿碳化硅中的残余施主(几乎总是氮)和受主(不常存在)，以产生室温下几乎绝缘的材料。对这样的材料已在例如美国专利5,611,955号中作了阐述。
虽然掺钒的碳化硅作为半绝缘材料在某些方面是有用的，但其特性还有一些缺点。特别是，由于钒的两性特性可在碳化硅中产生施主或受主能级。更具体地，在碳化硅中钒的受主能级较接近导带。结果，在中等的高温下就可发生电子的热激发，这就降低了电阻率，并相应地降低了由这种材料制成的器件在这样稍加升温时的工作性能。参见，例如，Mitchel，et al.“Fermi-Level Control and Deep Level inSemi-insulating 4H-SiC.”Journal of Applied Physics，Volume 86，No.9，November 1，1999。此外，在工作中，电子可陷在碳化硅衬底中钒的附加能级中而引起注入后的时延。这就会在半绝缘层中建立内电荷，在外延层中(参照MESFET而言)相应地有空穴积累，并且建立的电荷跟不上栅极施加的频率。
为了避免钒引起的问题，即妨碍碳化硅和其他宽带隙材料的器件发挥其高频应用的潜力，本发明的受让人开发了一种避免使用钒的半绝缘碳化硅衬底材料。该主题的描述和讨论见共转让的美国专利6,218,680号”Semi-Insulating Silicon Carbide Without Vanadium”，及其2001年1月10日提交的后续申请，序号09/757,950。其内容此处全部引入作为参考。
虽然’680号专利所描述的材料比掺钒材料有很多优点，但材料的生产需要处理一般天然存在的大量本底氮，而这几乎总是存在于碳化硅中的。’680号专利确实用补偿技术这样做了。尽管这样的技术已被证明是成功的，氮的存在仍会引起制作和生长过程的困难和无效。特别是在碳化硅升华生长期间(例如，美国专利RE34,861号)，氮浓度趋于随时间而变化。此外，出于经验观察而非概念说明的原因，在碳化硅晶体生长中，氮的浓度有随晶体的几何排列而变化的趋势。因此，虽然’680号专利的技术已证明有很大改善，仍需要仔细控制来消除氮或使之降至最低。
发明内容
因此，本发明的一个目标是提供一种高阻碳化硅衬底，其特性符合优良的高频器件的要求，并能在稍宽的工作参数范围内进行生产，而仍能避免钒和相关掺杂剂的缺点。
本发明以高阻碳化硅单晶达到了这一目标，该单晶至少含有一种补偿掺杂剂，其电子能级距离碳化硅带边足够远，或是其浓度足够低(或二者都具备)以免产生导电行为，当衬底与掺杂的碳化硅外延层接触时，并且当所述晶体中存在的掺杂剂净含量足以使费米能级钉扎在掺杂剂的电子能级处时，朝着能带边缘离带隙中部足够远的掺杂剂电子能级比中等的能态(例如，陷阱、缺陷、或掺杂剂)产生更大的能带差，使碳化硅单晶在室温下(298K)具有5,000Ωcm的电阻率。
例如，其中所述碳化硅单晶被钪掺杂并被氮补偿。
在优选的实施方式中，高阻的晶体或衬底与毗邻的外延层结合使用以产生所希望的能带弯曲效应，这在后面还要更详细地描述。而且，将了解到，虽然外延层代表目前的优选实施方式，当高阻部分邻近任何合适的有源区时，也可引起所希望的能带差，有源区包括注入或扩散掺杂形成的区域而非性质不同的外延层。
这里所用的掺杂剂净含量是指按照掺杂方式起作用的量，亦即，是否被其他元素或其他项目如点缺陷所补偿。
在这方面，本技术领域的熟练人员都知道，能级接近带隙边缘的掺杂剂比产生的能级接近带隙中间或在带隙中间者更可能产生导电行为。在宽带隙材料如碳化硅中更是如此。
另一方面，本发明为含氮的高阻碳化硅单晶，并含有至少一种受主元素，其电子能级位于距碳化硅单晶价带(亦即，价带以上)0.3-1.4eV之间，此至少一种受主元素的含量对氮是过补偿的，并将碳化硅衬底的费米能级钉扎在至少一种受主元素的电子能级处。
另一方面，本发明为高阻碳化硅单晶，该单晶含有一定量的电活性氮、一定量的起受主作用的电活性点缺陷、以及一定量的至少一种受主元素，该受主元素的电子能级位于距碳化硅单晶价带0.3-1.4eV之间，受主元素与点缺陷的总量高于电活性的氮及任何其他电活性施主包括本征点缺陷的含量。这样得到的补偿使碳化硅衬底的费米能级钉扎在至少一种受主元素的电子能级处。
另一方面，本发明为高阻碳化硅体单晶，该单晶含有钪、硼以及非故意掺杂的氮(亦即，典型存在的氮，而不是一般预激活掺杂者)，氮的浓度(以及任何其他电活性施主，包括本征点缺陷)高于钪的浓度，并且硼的浓度足以使硼与钪的浓度和过补偿氮(或其他电活性施主)，并使碳化硅的费米能级钉扎在钪能级处。
还有一方面，本发明为高阻碳化硅单晶，该单晶含有电活性的氮和起施主作用的电活性本征点缺陷、起受主作用的电活性点缺陷、电子能级距单晶碳化硅价带0.3-1.4eV的第一受主元素、以及电子能级距单晶碳化硅价带0.3-1.4eV的第二受主元素，第一受主元素的能级深于第二受主元素的能级，受主元素与受主型激活的点缺陷总量高于电活性氮(以及施主型激活的点缺陷)的含量，这样就使碳化硅衬底的费米能级钉扎在第一受主元素能级处。
根据下面的详细描述结合附图，实现本发明的上述和其他目标和优点及其方式将变得更加清楚。
附图说明
图1为用掺钒制成的半绝缘碳化硅的示意能带图；
图2为基本的金属-半导体场效应晶体管(MESFET)图，它示意说明了在图1示意说明的那种碳化硅材料中所不希望的电子聚集；
图3说明了图1所示掺钒半绝缘碳化硅和掺氮的n型碳化硅的能带图；
图4说明了图3所示的材料互相靠近成为衬底-外延层关系时发生的能带弯曲；
图5为与图3相似的一对能带图，但其中的半绝缘碳化硅具有本发明的费米能级；
图6为与图4相似的能带图，但表示本发明的半绝缘碳化硅与掺氮的n型碳化硅靠近时发生的能带弯曲；
图7为碳化硅的另一个能带图，它表示没有本发明的掺杂剂时费米能级的位置，也表示在含有本发明的掺杂剂时的可用态；
图8为本发明的半绝缘碳化硅的示意能带图，表示被本发明提供的可用态钉扎的新费米能级。
具体实施方式
本发明为高阻碳化硅单晶，该单晶含有至少一种补偿掺杂剂，其电子能级远离碳化硅带隙边缘以免发生导电行为，在衬底与掺杂的碳化硅外延层接触时，并且在晶体中的掺杂剂净含量足以使费米能级钉扎在掺杂剂的电子能级处时，朝着能带边缘距离带隙中间足够远的电子能级会比中等能态(例如，陷阱、缺陷、元素等)产生更大的能带差，使所得的碳化硅单晶在室温(298K)下具有至少5,000Ωcm的电阻率。
本发明在结构上是特别优越的，在这种结构中，外延层或功能相当的有源层(例如，扩散掺杂或离子注入掺杂区)与衬底接触，结果，衬底与外延层之间的相互作用产生了如此后所述的优越的能带弯曲效应。合适的注入和扩散技术阐述在共受让的美国专利6,107,142中，其内容此处全部引入作为参考。
在某些优选实施方式中，碳化硅单晶含有本征的氮和至少一种受主元素，其电子能级距单晶碳化硅价带0.3-1.4eV，其含量对氮(和起施主作用的本征点缺陷)过补偿，并使碳化硅衬底的费米能级钉扎在至少一种受主元素的电子能级处。在还有一种优选实施方式中，此高阻碳化硅单晶也含有一定量的电活性点缺陷，在本征的电活性氮存在时它起受主作用。在此实施方式中，受主元素与点缺陷的总量高于电活性氮加上起施主作用的本征点缺陷的含量，并使碳化硅衬底的费米能级钉扎在至少一种受主元素能级处。
在这方面，本发明也可只使用一种受主(例如，硼或钪)，其浓度与起受主作用的本征点缺陷浓度一起足够高，以补偿起施主作用的电活性本征点缺陷，使得衬底的费米能级被钉扎在此一种受主(硼或钪)或起受主作用的本征点缺陷处，此本征点缺陷也具有距价带0.3-1.4eV的能级。
就概念上而言，能级距价带0.3-1.4eV的电活性中心不一定是受主。原则上，这种电活性中心也可为“深”施主，包括起施主作用的本征点缺陷，如果此深施主被其他电活性中心补偿，使得费米能级被钉扎在距价带0.3-1.4eV的深施主能级处的话。然而，至今还没有识别出这种情况的具体深施主。
在一种较优选的实施方式中，高阻碳化硅晶体含有电活性的氮、起受主作用的电活性点缺陷、电子能级距单晶碳化硅价带0.3-1.4eV的第一受主元素、以及电子能级距单晶碳化硅价带0.3-1.4eV的第二受主元素。在此实施方式中，第一受主元素的能级深于第二受主元素，受主元素和点缺陷的总量高于电活性氮(加上起施主作用的本征点缺陷浓度)的含量，并使碳化硅衬底的费米能级钉扎在第一受主元素能级处。
另一方面，根据本发明的高阻碳化硅单晶含有本征的氮、钪和硼，其中氮的浓度高于钪的浓度，且对于硼和钪的浓度之和硼的浓度足以过补偿氮(以及任何起施主作用的本征点缺陷)，并使碳化硅的费米能级钉扎在钪能级处(亦即，部分占据的最高能级)。
在最优选的实施方式中，高阻碳化硅体单晶含有激活浓度为5E15-3E16cm-3的氮、浓度为1E16cm-3的硼、浓度为1E15-2E16cm-3的钪、点缺陷浓度为1E14-3E16cm-3，室温电阻率至少为5,000Ωcm。这里所用的表达方式如“5E15”为其通常熟知的意义--指数值，亦即5E15cm-3为5×1015cm-3的缩写。
在这方面，本发明的所有实施方式都包含碳化硅衬底，其室温电阻率至少为5,000Ωcm，较优选者室温下至少为10,000Ωcm，最优选者室温下至少为50,000Ωcm。
如背景中所述，以及这里对附图的描述所说明的，也可结合一个完整的半导体结构来最好地了解本发明。这样的半导体结构为部分的半导体器件，确切地为晶体管，通常的场效应晶体管及相关器件。在这方面，本发明还包括如这里所述的半导体结构，即在碳化硅衬底上的碳化硅外延层。而且，由于碳化硅中最常见的本征掺杂元素是氮，补偿原子将为施主，如钪和硼，因此，半绝缘碳化硅结构将常与n型碳化硅外延层结合使用。
这样，另一方面，本发明包括晶体管，确切地说是场效应晶体管，它包含的半导体结构是这里所述的加入了外延层和碳化硅衬底的结构。
高阻单晶衬底和外延层所用的碳化硅多型体优选自3C、4H、6H和15R的碳化硅多型体组。
例如，美国专利4,912,064、5,011,549和5,119,540号的公开给出在碳化硅衬底上生长碳化硅外延层(“外延层”)的示例，这里将不再另作详细讨论。这种生长在技术上已较成熟，可由本技术领域熟练的普通人员来完成而无须过多的实验。
在许多方面，当与附图相结合时，可最好地了解本发明。将会了解，为清楚起见这些图实际上做了一些简化。确切地说，这些图说明了本发明掺入具体掺杂剂元素的方式。然而，这些图并未试图给出本征点缺陷的能带位置或能级，但将了解，这样的图是与说明特定掺杂剂能级的图一致的。
图1为碳化硅带隙(约3eV)的示意图，并表示出钒(V)产生的陷阱能级，它产生的费米能级距碳化硅导带10和价带11约1.5eV。一般说来，图1是现有技术的示意说明。
图2为金属-半导体场效应晶体管(MESFET)，总体上由14表示，的示意剖面图。MESFET 14含有半绝缘碳化硅衬底15和n型碳化硅外延层16。与MESFET的设计和目的有关，此外延层可为p型也可为n型，但通常大多为n型。源极接触由17表示，栅极接触由20表示，而漏极接触由21表示。正如此技术领域的熟练人员所熟知的，栅极20施加负电位则产生由虚线22所示的耗尽区，来调制沟道的电导率。
MESFET和许多其他半导体器件的工作在技术上一般是熟知的。适当讨论可取自各种广泛的来源，一个示例是Sze，Physics ofSemiconductor Devices，2d Ed(1981)John Wiley&Sons，Inc.，及其合伙者，Sze，Modern Semiconductor Device Physics，(1998)JohnWiley&Sons，Inc.。在这方面，尽管此处以MESFET结构来描述本发明，但应当理解本发明可用于其它器件结构。
作为本发明优点的介绍，图2也示意说明了以23表示的多个陷在陷阱中的电子组，以及被电子23吸引的相应空穴组24。MESFET工作中的陷阱和“背栅”效应的确切机构还不完全清楚。虽然本发明不愿受任何特定理论的约束，由于在SiC MESFET的工作中包括高电场，在某些时候电子有可能陷在以前钒的空施主态中。
图3和4为当掺钒的半绝缘碳化硅与掺氮的n型碳化硅接触时(通常为衬底与外延层的关系)说明所得特性的能带图。
图3与图1有些相似，图中说明了总体由25表示的半绝缘碳化硅、及其价带11、导带10、和费米能级12。图3右边的部分同样说明了一个掺氮的n型碳化硅外延层的实例，它也具有同样的价带11和导带10，但其费米能级26的位置与掺钒的衬底不同。
费米能级12与26的位置以及在这样的位置背后的理论，在此技术领域中一般都已了解(例如，前面所列的Sze的参考文献)，在这里除了描述本发明所必须者外，不再详加说明。
图4为带隙图，说明当外延层27与半绝缘碳化硅衬底结合在一起时(亦即，作为衬底和外延层时)如典型的场效应晶体管的情形。首先，如从能带理论所熟知的，当两种材料结合在一起时，其费米能级是一致的，如图4中虚线30所示。由于有共同的费米能级30，并且由于在图4的半绝缘材料25和外延部分27中，费米能级30与导带和价带间的关系分别保持不变，彼此的导带和价带间就有能量差而产生一势垒，在图4中由EB表示，使电子从衬底流向外延层(在图4中从右至左)，并且相应的势垒EH使空穴从外延层27流向衬底25(从左至右)。
正如熟悉基本量子力学的普通人员所熟知的，电子越过或隧穿图4所示势垒EB的几率与许多因素有关，但最重要者是势垒的尺度(高度)。因此，在所有其他因素相同时，势垒EB(以及相应的势垒EH)越高，电子和空穴就越少在半导体衬底25与外延层27间相向移动。由于防止这样的流动是场效应晶体管高阻衬底的目的之一，势垒EB和EH做得越高，预期所得器件的性能越好。而且，势垒EB和EH越高，所得器件的击穿电压(VB)也越高。
图5和6为一般相应于图3和4所示者的能带图，但图5和6说明了本发明的优点。首先，在图5中，根据本发明的高阻材料总体标为31。如图1和3那样，导带标为10、价带标为11。由于本发明改变了衬底的费米能级，在图5中此费米能级标为32。图5中右侧部分的其他方面与图3的右侧部分是相同的，并表示为n型掺氮的碳化硅外延层27及其导带10、价带11和费米能级26。
图5与图3相比表明，衬底的费米能级32与n型外延层费米能级26之差，比图3所示的相应者大得多。
因此，图6表示根据本发明在衬底31上有外延层27时的带隙图。所得的费米能级标为33。按照图4所描述的方式，由于材料彼此接触时有共同的费米能级，故当材料接触时彼此的导带和价带间就有能量差。而且，由于图5和6的能带必须进一步彼此相对移动来保持共同的费米能级33，图6所示的电子势垒EB就比图4所示者高得多。按照同样的方式，空穴势垒EH也同样高于图4所示的相应者。因此，如图4所预期和讨论者，电子跨越势垒EB(空穴跨越势垒EH)的几率比用本发明的高阻碳化硅衬底低得多。结果，制作在本发明衬底上的场效应晶体管性能预期要比制作在图4示意说明的材料上者好得多。
图7和8以示意的方式说明了这里和权利要求中所阐述的施主、受主以及可用态的数量关系。在图7和图8中都示意说明了根据本发明的半绝缘材料31的带隙，此处所用的参考数字与图5相同。同样，图7和8表示出当衬底中只存在氮时(至少氮的量足以影响晶体性质)确定的费米能级26。然而，图7和8也表示出多个可用态，其中一些36由存在的钪所提供，而另一些37由硼所提供。
为了明确地并以稍简化的方式说明本发明，图7表示10个电子40填充在费米能级26处，如同根据本发明没有掺杂时那样。在根据本发明没有掺杂时，这些电子代表在材料中能带的最高填充或部分填充，因而确定费米能级。
然而，如图8所示，当有示例的硼和钪存在时，则产生各自的态37(来自硼)和36(来自钪)，电子除了填充原来的费米能级26外也会有限填充最低的可用能态，在此情形下由图8中的虚线41所示。为了进行说明，由于图8已示出了电子40的6个可用位置，10个电子中有6个将填充能级41。余下的4个电子将填充钪能级42，这也示于图8中，但没有填满它。因此，部分填充的钪能级42确定了材料的费米能级。这样做，称之为费米能级“钉扎”在碳化硅半绝缘材料中的钪掺杂剂处。
已参照某些优选实施方式详细描述了本发明，以使读者能实现本发明而无须过多的实验。本技术领域普通的熟练人员将容易地认识到，许多部分和参数可做一定程度的变通和修改而没有背离本发明的范围和构思。而且，所提供的题目、标题等是为了提高读者对此报告的理解，不应读作对本发明范围的限制。

Claims (24)

1.一种半导体结构，包括：
碳化硅单晶衬底；以及
毗邻所述衬底的碳化硅掺杂区；
所述衬底含有至少一种补偿掺杂剂，该补偿掺杂剂的电子能级离碳化硅带隙边缘足够远以免产生导电行为，并且，当所述衬底与所述掺杂区接触时，以及当所述衬底中存在的所述掺杂剂净含量足以使所述衬底的费米能级钉扎在所述掺杂剂电子能级处时，该掺杂剂的电子能级朝着能带边缘距带隙中部足够远，从而在所述衬底与所述掺杂区之间比中等能级态产生更大的能带差；以及
所述碳化硅衬底的室温电阻率至少为5,000Ωcm，所述室温为298K，
其中所述补偿掺杂剂是钪，并且所述衬底被氮补偿。
2.根据权利要求1的半导体结构，其中所述衬底被氮和本征点缺陷补偿。
3.根据权利要求2的半导体结构，其中所述氮以约5E15-3E16cm-3的激活浓度存在，而所述钪的浓度为约1E15-2E16cm-3。
4.根据权利要求3的半导体结构，还含有浓度为约1E16cm-3的硼作为第二补偿掺杂剂；
所述硼的浓度高于所述钪的浓度；并且
所述硼、所述点缺陷以及所述钪的净浓度足以在所述本征氮存在的情况下使费米能级钉扎在所述钪的能级处。
5.根据权利要求1的半导体结构，其中所述毗邻的掺杂区选自注入掺杂区、扩散掺杂区以及外延层构成的组。
6.根据权利要求1的半导体结构，其中碳化硅的多型体选自3C、4H、6H和15R的多型体组。
7.根据权利要求1的半导体结构，室温电阻率至少为10,000Ωcm。
8.根据权利要求1的半导体结构，室温电阻率至少为50,000Ωcm。
9.一种碳化硅单晶，包括：
氮，其激活浓度为约5E15-3E16cm-3；以及
至少一种受主元素，选自硼和钪构成的组，其电子能级距单晶碳化硅的价带0.3-1.4eV；
所述至少一种受主元素的含量大于氮含量，并使所述碳化硅单晶的费米能级钉扎在所述至少一种受主元素的电子能级处。
10.根据权利要求9的碳化硅单晶，含有其他起施主作用的本征点缺陷，其中所述至少一种受主元素的含量大于氮和所述其他起施主作用的本征点缺陷的含量，并使所述碳化硅单晶的费米能级钉扎在所述至少一种受主元素的电子能级处。
11.根据权利要求9的碳化硅单晶，含有两种或多种受主元素。
12.一种碳化硅单晶，含有：
电活性氮，其激活浓度为约5E15-3E16cm-3；
起受主作用的电活性点缺陷，其浓度为约1E14-3E16cm-3；以及
一定量的至少一种受主元素，选自硼和钪构成的组，其电子能级距单晶碳化硅的价带0.3-1.4eV；
其中所述受主元素与所述点缺陷的总量高于电活性氮的含量，并使所述碳化硅单晶的费米能级钉扎在所述至少一种受主元素的电子能级处。
13.一种碳化硅体单晶，含有：
非故意引入的氮，其激活浓度为约5E15-3E16cm-3；
钪，其浓度为约1E15-2E16cm-3；以及
硼，其浓度为1E16cm-3；并且其中
氮浓度高于钪浓度；而且
硼的浓度足以使硼和钪浓度之和过补偿氮，并使所述碳化硅的费米能级钉扎在所述钪的能级处。
14.一种半导体结构，包括在根据权利要求9或权利要求12或权利要求13的碳化硅单晶上的n型碳化硅外延层。
15.一种碳化硅体单晶，含有：
氮，其浓度为约5E15-3E16cm-3；
硼，其浓度为1E16cm-3；
钪，其浓度为约1E15-2E16cm-3；
点缺陷，其浓度为约1E14-3E16cm-3；以及
室温电阻率至少为5,000Ωcm。
16.一种金属-半导体场效应晶体管，包括根据权利要求15的半绝缘晶体。
17.一种碳化硅单晶，含有：
电活性氮，其激活浓度为约5E15-3E16cm-3；
起受主作用的电活性点缺陷，其浓度为约1E14-3E16cm-3；
第一受主元素，选自硼和钪构成的组，其电子能级距单晶碳化硅的价带0.3-1.4eV；以及
第二受主元素，选自硼和钪构成的组，其电子能级距单晶碳化硅的价带0.3-1.4eV；
所述第一受主元素的所述能级深于所述第二受主元素的能级；
所述第二受主元素的浓度高于所述第一受主元素的含量；并且
所述受主元素与所述点缺陷的总量高于所述电活性氮的含量，并使所述碳化硅衬底的费米能级钉扎在所述第一受主元素的电子能级处。
18.一种半导体结构，包括在根据权利要求15或权利要求17的碳化硅单晶上的n型碳化硅外延层。
19.一种场效应晶体管，包括根据权利要求9或权利要求12的碳化硅单晶或者根据权利要求14或权利要求18的半导体结构。
20.根据权利要求9或权利要求12或权利要求17的碳化硅单晶，其中所述受主元素选自钪和硼构成的组。
21.根据权利要求9或权利要求12或权利要求13或权利要求15或权利要求17的碳化硅单晶，其中碳化硅的多型体选自3C、4H、6H和15R的多型体组。
22.根据权利要求9或权利要求12或权利要求13或权利要求15或权利要求17的碳化硅单晶，室温电阻率至少为5,000Ωcm。
23.根据权利要求9或权利要求12或权利要求13或权利要求15或权利要求17的碳化硅单晶，室温电阻率至少为10,000Ωcm。
24.根据权利要求9或权利要求12或权利要求13或权利要求15或权利要求17的碳化硅单晶，室温电阻率至少为50,000Ωcm。
CNB028093925A 2001-05-11 2002-05-08 用于高击穿电压半导体器件的高阻碳化硅衬底 Expired - Lifetime CN100367509C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/853,375 US6507046B2 (en) 2001-05-11 2001-05-11 High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage
US09/853,375 2001-05-11

Publications (2)

Publication Number Publication Date
CN1507506A CN1507506A (zh) 2004-06-23
CN100367509C true CN100367509C (zh) 2008-02-06

Family

ID=25315870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028093925A Expired - Lifetime CN100367509C (zh) 2001-05-11 2002-05-08 用于高击穿电压半导体器件的高阻碳化硅衬底

Country Status (8)

Country Link
US (1) US6507046B2 (zh)
EP (1) EP1386026B1 (zh)
JP (1) JP4635237B2 (zh)
KR (2) KR101027424B1 (zh)
CN (1) CN100367509C (zh)
CA (1) CA2443512A1 (zh)
TW (1) TW591751B (zh)
WO (1) WO2002092886A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531632A (zh) * 2012-07-02 2014-01-22 英飞凌科技奥地利有限公司 包括边缘区域的半导体器件和制造半导体器件的方法

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US7125786B2 (en) 2000-04-11 2006-10-24 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
EP1358681A4 (en) * 2001-01-03 2008-04-30 Univ Mississippi SILICON CARBIDE AND RELATED TRANSISTORS WITH LARGE BAND GAP FOR HALF INSULATING EPITAXIA FOR FAST HIGH PERFORMANCE APPLICATIONS
US7601441B2 (en) * 2002-06-24 2009-10-13 Cree, Inc. One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer
US7316747B2 (en) * 2002-06-24 2008-01-08 Cree, Inc. Seeded single crystal silicon carbide growth and resulting crystals
US6814801B2 (en) * 2002-06-24 2004-11-09 Cree, Inc. Method for producing semi-insulating resistivity in high purity silicon carbide crystals
US6964917B2 (en) * 2003-04-08 2005-11-15 Cree, Inc. Semi-insulating silicon carbide produced by Neutron transmutation doping
FR2860341B1 (fr) * 2003-09-26 2005-12-30 Soitec Silicon On Insulator Procede de fabrication de structure multicouche a pertes diminuees
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US20050269621A1 (en) * 2004-06-03 2005-12-08 Micron Technology, Inc. Flash memory devices on silicon carbide
US7192482B2 (en) * 2004-08-10 2007-03-20 Cree, Inc. Seed and seedholder combinations for high quality growth of large silicon carbide single crystals
US7294324B2 (en) * 2004-09-21 2007-11-13 Cree, Inc. Low basal plane dislocation bulk grown SiC wafers
JP4470690B2 (ja) * 2004-10-29 2010-06-02 住友電気工業株式会社 炭化珪素単結晶、炭化珪素基板および炭化珪素単結晶の製造方法
US7422634B2 (en) * 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
CN101473451B (zh) * 2006-06-19 2011-07-27 半南实验室公司 光控碳化硅和相关的宽带隙晶体管以及可控硅元件
JP5658472B2 (ja) * 2010-03-26 2015-01-28 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
US8563387B2 (en) * 2010-09-22 2013-10-22 Infineon Technologies Ag Transistor and method of manufacturing a transistor
CN102560671B (zh) * 2010-12-31 2015-05-27 中国科学院物理研究所 半绝缘碳化硅单晶
WO2013177496A1 (en) 2012-05-24 2013-11-28 Ii-Vi Incorporated Vanadium compensated, si sic single crystals of nu and pi type and the crystal growth process thereof
RU2528554C1 (ru) * 2013-04-25 2014-09-20 федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет МИФИ" (НИЯУ МИФИ) Способ формирования высоковольтного карбидокремниевого диода на основе ионно-легированных p-n-структур
US9919972B2 (en) 2013-05-02 2018-03-20 Melior Innovations, Inc. Pressed and self sintered polymer derived SiC materials, applications and devices
US11091370B2 (en) 2013-05-02 2021-08-17 Pallidus, Inc. Polysilocarb based silicon carbide materials, applications and devices
US10322936B2 (en) 2013-05-02 2019-06-18 Pallidus, Inc. High purity polysilocarb materials, applications and processes
US9657409B2 (en) 2013-05-02 2017-05-23 Melior Innovations, Inc. High purity SiOC and SiC, methods compositions and applications
US11488871B2 (en) * 2013-09-24 2022-11-01 Samar K. Saha Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
KR102375530B1 (ko) * 2018-10-16 2022-03-16 에스아이씨씨 컴퍼니 리미티드 소량의 바나듐이 도핑된 반절연 탄화규소 단결정, 기판, 제조 방법
KR102161593B1 (ko) * 2018-11-19 2020-10-05 한국에너지기술연구원 고저항 에피탁시 기판을 이용한 반도체 수광 소자 및 이를 제조하는 방법
JP7628968B2 (ja) 2020-01-24 2025-02-12 日本碍子株式会社 二軸配向ＳｉＣ複合基板及び半導体デバイス用複合基板
US11205651B2 (en) * 2020-02-24 2021-12-21 Nanya Technology Corporation Memory structure and method for manufacturing the same
WO2023062850A1 (ja) * 2021-10-12 2023-04-20 日本碍子株式会社 希土類含有ＳｉＣ基板及びＳｉＣ複合基板
JP7104266B1 (ja) * 2021-10-12 2022-07-20 日本碍子株式会社 希土類含有ＳｉＣ基板及びＳｉＣ複合基板
CN117529584A (zh) 2021-10-22 2024-02-06 日本碍子株式会社 SiC基板和SiC复合基板
KR20250000253A (ko) 2023-06-26 2025-01-03 엘지전자 주식회사 냉장고

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135885A (en) * 1989-03-27 1992-08-04 Sharp Corporation Method of manufacturing silicon carbide fets
JPH0541551A (ja) * 1990-04-20 1993-02-19 Internatl Business Mach Corp <Ibm> 金属−絶縁体−金属接合構造の製造方法
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
US5804482A (en) * 1995-04-10 1998-09-08 Abb Research Ltd. Method for producing a semiconductor device having a semiconductor layer of SiC
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532533A (en) * 1982-04-27 1985-07-30 International Business Machines Corporation Ballistic conduction semiconductor device
JPH04199504A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH04346458A (ja) * 1991-05-24 1992-12-02 Nippon Telegr & Teleph Corp <Ntt> 半絶縁性基板の高抵抗化方法とこれを用いたＧａＡｓＭＥＳＦＥＴの素子間分離方法
US5270554A (en) * 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
DE4325804C3 (de) * 1993-07-31 2001-08-09 Daimler Chrysler Ag Verfahren zum Herstellen von hochohmigem Siliziumkarbid
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
JP3312150B2 (ja) 1994-11-08 2002-08-05 独立行政法人産業技術総合研究所 炭化ケイ素への不純物ドーピング方法
JP3154939B2 (ja) * 1996-04-24 2001-04-09 松下電子工業株式会社 電界効果型トランジスタ
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
JP3590485B2 (ja) 1996-08-26 2004-11-17 新日本製鐵株式会社 単結晶炭化珪素インゴット及びその製造方法
US5937317A (en) * 1997-05-08 1999-08-10 Northrop Grumman Corporation Method of making a low resistivity silicon carbide boule
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5135885A (en) * 1989-03-27 1992-08-04 Sharp Corporation Method of manufacturing silicon carbide fets
JPH0541551A (ja) * 1990-04-20 1993-02-19 Internatl Business Mach Corp <Ibm> 金属−絶縁体−金属接合構造の製造方法
US5611955A (en) * 1993-10-18 1997-03-18 Northrop Grumman Corp. High resistivity silicon carbide substrates for high power microwave devices
US5804482A (en) * 1995-04-10 1998-09-08 Abb Research Ltd. Method for producing a semiconductor device having a semiconductor layer of SiC
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Liquid phase epitaxial growth of SiC". M. Syvajarvi et al..Journal of Crystal Growth,Vol.197 No.1-2. 1999 *
Fermi level control and deep levels in semi-insulating 4H-SiC. Mitchell, et al..Journal of Applied Physics,Vol.86 No.9. 1999 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531632A (zh) * 2012-07-02 2014-01-22 英飞凌科技奥地利有限公司 包括边缘区域的半导体器件和制造半导体器件的方法
CN103531632B (zh) * 2012-07-02 2017-06-20 英飞凌科技奥地利有限公司 包括边缘区域的半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
KR20090107569A (ko) 2009-10-13
EP1386026A1 (en) 2004-02-04
US6507046B2 (en) 2003-01-14
KR100984715B1 (ko) 2010-10-01
CN1507506A (zh) 2004-06-23
KR101027424B1 (ko) 2011-04-11
KR20030092145A (ko) 2003-12-03
JP4635237B2 (ja) 2011-02-23
US20020167010A1 (en) 2002-11-14
JP2004533720A (ja) 2004-11-04
TW591751B (en) 2004-06-11
WO2002092886A1 (en) 2002-11-21
CA2443512A1 (en) 2002-11-21
EP1386026B1 (en) 2014-11-12

Similar Documents

Publication Publication Date Title
CN100367509C (zh) 用于高击穿电压半导体器件的高阻碳化硅衬底
KR102256264B1 (ko) 실리콘 상의 ⅲ-ⅴ족 디바이스에 대한 도핑된 버퍼 층
US9064840B2 (en) Insulated gate bipolar transistors including current suppressing layers
CN100524658C (zh) 仅具有单一注入的cmos
CN100459153C (zh) SiC-MISFET及其制造方法
US7859014B2 (en) Semiconductor device
Kohn et al. Concepts for diamond electronics
KR20120016046A (ko) 역확산 억제 구조
US20070194300A1 (en) Low resistance tunnel junctions in wide band gap materials and method of making same
CN102237402A (zh) 氮化物半导体元件
KR20060127907A (ko) 다이아몬드 기판 상의 실리콘 카바이드, 그와 관련된디바이스 및 제조 방법
JP6910807B2 (ja) 改良された電子ガス閉込めヘテロ接合トランジスタ
EP2507820A2 (en) Semiconductor material doping
US8796809B2 (en) Varactor diode with doped voltage blocking layer
JP4142114B2 (ja) 相補形ヘテロ接合デバイスおよびその製造方法
Tsuyukuchi et al. Low-leakage-current enhancement-mode AlGaN/GaN heterostructure field-effect transistor using p-type gate contact
JPS5891682A (ja) 半導体装置
CN108878509A (zh) 氮化镓晶体管及其制造方法
US7126171B2 (en) Bipolar transistor
CN100470741C (zh) 结型场效应晶体管
Higashiwaki et al. Vertical gallium oxide transistors with current aperture formed using nitrogen-Ion implantation process
CN102339862B (zh) 包括沟道停止区的半导体器件
JP2003243422A (ja) 炭化珪素半導体装置及びその製造方法
JPS61256770A (ja) 電界効果トランジスタ構造体
JP2004221263A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080206