[go: up one dir, main page]

WO2024240618A1 - Temperaturkompensation von mos-transistoren - Google Patents

Temperaturkompensation von mos-transistoren Download PDF

Info

Publication number
WO2024240618A1
WO2024240618A1 PCT/EP2024/063622 EP2024063622W WO2024240618A1 WO 2024240618 A1 WO2024240618 A1 WO 2024240618A1 EP 2024063622 W EP2024063622 W EP 2024063622W WO 2024240618 A1 WO2024240618 A1 WO 2024240618A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
current
voltage
transistor
transistors
Prior art date
Application number
PCT/EP2024/063622
Other languages
English (en)
French (fr)
Inventor
Jürgen OEHM
Dominik Veit
Original Assignee
RUHR-UNIVERSITäT BOCHUM
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102023133413.1A external-priority patent/DE102023133413A1/de
Application filed by RUHR-UNIVERSITäT BOCHUM filed Critical RUHR-UNIVERSITäT BOCHUM
Publication of WO2024240618A1 publication Critical patent/WO2024240618A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Definitions

  • the present invention relates to a transistor arrangement in which analog transistor properties of a MOS or FET transistor are independent of the operating temperature.
  • the invention also relates to the use of the transistor arrangement in - in particular complex and/or integrated - analog semiconductor circuits and to a method for universal temperature compensation.
  • temperature drifts in relation to the effective gate voltage U Geff and/or the small signal forward slope g m are to be avoided in this way.
  • MOS circuits keeping basic electrical properties such as power consumption, dynamic range, gain, 1/f noise or frequency response and transit frequency constant over the technically relevant temperature range of, for example, -40°C to +140°C is desirable and in certain applications absolutely necessary.
  • a primary goal is to keep not just one of the parameters of integrated circuits, but all of the essential parameters mentioned simultaneously constant over the temperature.
  • a methodology for the most robustly plannable operating point settings within analog MOS or FET circuit arrangements for use in the so-called cryo range with temperatures that are well below -40°C in conjunction with quantum computers is also of particular interest, which is made possible for the first time with the method according to the invention.
  • a temperature constancy of the transistor small-signal forward slopes gm within an analog bipolar or MOS amplifier can be achieved, for example, by using a so-called PTAT current source (PTAT: Proportional To Absolute Temperature) (see [J. Steininger: Understanding wide-band mos transistors, IEEE Circuits and Devices Magazine, vol.6, no.3, pp.26–31, 1990.] and [M.
  • a transistor arrangement with temperature compensation and an associated method for temperature compensation are known from DE 102004002007 B4, whereby temperature compensation is carried out by changing the geometry parameter of the controllable path or the transistor arrangement.
  • the operating point is set using a temperature-independent current.
  • a transistor arrangement is known from DE 102004018355 B4 which combines the method proposed in DE 102004002007 B4 with a PTAT current.
  • the object of the present invention is to improve previous, highly restricted devices and methods for temperature compensation of MOS or FET transistors.
  • This object is achieved by the subject matter of the independent claims. Preferred developments can be found in the subclaims.
  • a device for temperature compensation of a field effect transistor in analog circuits is proposed, wherein the device is configured to set the operating point of a field effect transistor by means of an overall closed current loop and a potential-floating, temperature-stable partial voltage ⁇ U and the resulting operating current with a temperature gradient dependent on the temperature-dependent mobility of the charge carriers in the transistor channel, so that the effective gate voltages UGeff as a measure of the level of a threshold voltage exceedance of MOS transistors in strong channel inversion within the current loop and/or in other current paths derived from the current loop are independent of the temperature.
  • the invention provides a transistor arrangement for temperature-independent operating point adjustment of the effective gate voltages U Geff in MOS transistors, which then makes it possible to establish temperature compensation of small-signal forward slopes gm and thus of other electrical parameters such as power consumption and/or dynamic ranges and/or gains and/or transit frequencies over the technically relevant temperature range.
  • the invention thus allows a universal method for temperature-independent and highly precise analog operating point adjustment of the effective gate voltages U Geff in MOS transistors or field-effect transistors (FETs), in particular for the excellent operating range of strong channel inversion and saturation.
  • the present invention for temperature compensation of the effective gate voltages U Geff and small signal slopes g m of MOS transistors consists of two essential aspects. Firstly, according to the invention, the operating point setting of MOS transistors is carried out with the aid of a reference current with a negative temperature gradient defined in the classic temperature range in accordance with the mobility of the charge carriers in the channel.
  • the reference current is then slightly non-linearly dependent on the temperature within the classic temperature range, in particular from -40°C to +140°C, and in this temperature range is initially characterized by an overall clearly negative sign in relation to the temperature gradient, since the mobility of the charge carriers in the MOS channel increases overall in the direction of decreasing temperatures.
  • cryo range the reference current typically also shows a slightly non-linear temperature behavior.
  • the overall mobility of the charge carriers in the channel which then decreases significantly towards cryo temperatures, it then has a positive sign with increasing magnitude with respect to the gradient in the reference current.
  • operating point settings of both classic analog transistor arrangements including possible associated arrangements for setting the operating point of cascode transistors and thus also of the corresponding cascode transistors themselves, or also operating point settings for the overall possible linear control range, in particular of so-called square-law amplifiers or other square-law functional arrangements.
  • the above-mentioned particularly excellent defined temperature gradients result in highly precisely defined operating point settings in series production with regard to the effective gate voltages of all said transistors, which then remain extremely constant over the entire technically possible and relevant temperature range.
  • the reference-floating partial voltage is derived from a temperature-stable reference voltage UBG, the reference voltage U BG preferably being defined, for example, directly or indirectly via the band gap of a semiconductor material, which then results in a value of 1.2 V.
  • the band gap of a semiconductor material is the energetic distance between the valence band and the conduction band of a solid and represents a particularly stable and fixed energy property, as it is particularly material-specific. For the very frequently used silicon-based semiconductors, this is 1.2 eV for physical reasons.
  • a particularly robustly defined temperature-stable reference voltage U BG can then be derived from this.
  • the floating partial voltage is applied as a voltage drop across a resistor due to a current flowing in and out of current source transistors of the same magnitude, and the floating partial voltage is Partial voltage is derived from a temperature-stable reference voltage UBG.
  • stable framework conditions can be advantageously achieved through the equal-value incoming and outgoing currents from current source transistors and the voltage drop across a resistor.
  • this has a closed current loop, the closed current loop having at least one potential-floating partial voltage ⁇ U for determining the current operating points within the closed current loop.
  • the closed current loop in particular provides relatively fixed current conditions, which can advantageously contribute to the stability of the electrical circuit according to the invention.
  • the device has exactly one non-linear unit and exactly one linear unit with regard to the current transfer function, the non-linear unit and the linear unit closing a partial circuit to form a closed current loop.
  • the non-linearity of the non-linear unit and/or the effective gate voltage of the at least one field effect transistor as a sub-element of the non-linear current mirror circuit unit are determined by the floating partial voltage.
  • the floating partial voltage thus represents a central element of the circuit or device, which guarantees the non-linear properties central to the invention with high precision.
  • the floating partial voltage can always be connected to a suitable potential node in a floating and stress-free manner in terms of potential, and functionally in such a way as a particularly compact design, namely preferably on the basis of a linear resistor.
  • the device has at least one non-linear unit and at least one further linear or non-linear unit with respect to the current transfer function, wherein the non-linear unit and the further linear or non-linear unit closes a partial circuit to form an overall closed current loop. In this way - in particular by embedding several non-linear units in an overall closed current loop - a particularly robustly defined operating point setting is possible.
  • the device has at least two field-effect transistors as part of a non-linear unit, with each field-effect transistor having a separate potential-floating partial voltage ⁇ U.
  • the current in at least one of the current paths of a current loop exhibits a temperature response according to the mobility of the charge carriers in the channel of the reference transistor in the current path, which is mirrored into another adjacent current path and is designed to maintain the (optionally respective) effective gate voltage - and thus in particular its degree of strong channel inversion - in at least one field effect transistor - in particular in the adjacent current path in the operating range of the strong channel inversion - independently of a temperature change.
  • the effective gate voltage of the reference transistor in the current path in such an excellent current loop is preferably derived from a floating partial voltage, which in turn is then derived from a temperature-stable reference voltage UBG, the effective gate voltages of all said transistors are also automatically always in a fixed and constant reference relationship to the reference voltage U BG. They are therefore all defined particularly robustly, not only across the entire temperature range, but also within a series production, both absolutely and relative to one another.
  • the device has current paths within analog circuits with MOS or field-effect transistors, wherein (in particular in each case) further, parallel-acting analog current path components can be switched on, so that the frequency response and/or the bandwidth and/or the current consumption and/or the equivalent 1/f input noise of the analog current paths and/or the possible analog signal dynamics in the analog current paths are kept constant independently of the temperature by means of the current path components switched on depending on the temperature.
  • the invention also includes the use of a device according to the invention in an analog circuit with at least one field-effect transistor, which has a temperature-dependent operating current.
  • the invention comprises a method for temperature compensation of a MOS or field-effect transistor in analog circuits by means of an operating current with a temperature gradient dependent on the temperature-dependent mobility of the charge carriers in the transistor channel, wherein the operating current is derived from a potential-floating, temperature-stable partial voltage of a reference voltage, so that the effective gate voltages of field-effect transistors in current paths derived from the operating current are independent of the temperature.
  • This method is also intended in particular for use in conjunction with cascode transistor arrangements within any analog circuit arrangements such as in square law amplifiers or also within differential amplifier arrangements such as in operational amplifiers and preferably comprises the following method steps: - setting an operating point of a field effect transistor by means of an operating current with a defined temperature gradient, derived from a current loop with a potential-floating partial voltage ⁇ U, so that the effective gate voltage is independent of the temperature, - deriving the floating partial voltage as a partial voltage from a stable reference voltage and - connecting a parallel-acting current path component for temperature compensation of the field effect transistor, so that by means of the current path component connected depending on the temperature, a frequency response and/or a bandwidth and/or a current consumption and/or an equivalent 1/f input noise of the current paths and/or possible analog signal dynamics in the Current path portion can be kept constant regardless of the temperature.
  • a parallel-acting current path portion for temperature compensation can be achieved by using transistors as switches in the corresponding current paths. These transistors are switched on and off via a digital logic level.
  • cascode transistors in the digital function as an off switch in addition to their analog cascode function and in this way to make parallel-acting current path portions effective for temperature compensation.
  • the analog operating point is changed in the direction of a corresponding logic level. Separate transistors as on/off switches can then be omitted accordingly.
  • Fig. 2 shows a U Geff control range when generating a constant g m by a PTAT reference current
  • Fig. 3 shows an approach for generating a reference current that is controlled negatively to the absolute temperature in the classic temperature range according to the mobility of the charge carriers in the MOS channel
  • Fig. 4 shows a generalization of the approach preferably used here for generating a reference current that is controlled negatively to the absolute temperature in the classic temperature range
  • Fig. 5 a shows a possible overall circuit concept for generating a reference current with defined temperature gradients
  • Fig. 5 b shows details from Fig. 5 a
  • Fig. 6 shows a possible complete design at transistor level of the CSCBG current source principle according to Fig. 5 a and b
  • FIG. 7 shows a possible technical variant of a complete design of the CSCBG current source principle for a Reference current generation with a temperature response according to the mobility of the charge carriers in the MOS transistor channel
  • Fig. 8 shows a further advantageous complete embodiment of the CSCBG current source principle at transistor level in conjunction with two non-linear current mirrors for reference current generation according to the temperature response of the mobility of the respective charge carriers: At the output of the non-linear N-channel current mirror part, specially optimized for the channels of NMOS transistors and at the output of the non-linear P-channel current mirror part, specially optimized for the channels of PMOS transistors,
  • Fig. 9 a circuit design of a linear OTA circuit according to the square law principle
  • Fig. 10 a core idea of another circuit design of a linear OTA circuit according to the square law principle, based on the one shown in Fig. 9, in a special adaptation for HF applications
  • Fig. 11 a circuit design of a classic OTA circuit with cascode structures that are specially biased at the operating point and with additional temperature compensation of its characteristic variable g m via a 3-bit control word
  • Fig. 12 a circuit of a 3-stage operational amplifier with simultaneous temperature compensation of its respective characteristics gm.
  • Fig. 11 a circuit design of a classic OTA circuit with cascode structures that are specially biased at the operating point and with additional temperature compensation of its characteristic variable g m via a 3-bit control word
  • Fig. 12 a circuit of a 3-stage operational amplifier with simultaneous temperature compensation of its respective characteristics gm.
  • the invention essentially comprises a transistor arrangement for temperature-independent operating point setting of the effective gate voltages 2 and 6 and a method for temperature compensation of the small signal slope and other circuit parameters on the basis of a suitable connection and disconnection of parallel-acting current path components 16.
  • the temperature-independent operating point setting of the effective According to the invention, the gate voltages UGeff of MOS transistors or field effect transistors (FETs) that operate in strong channel inversion are measured using a specially defined temperature-controlled reference current 15.
  • the generation of the defined reference current 15 is based on the basic principle of a self-biased current source (SBCS), which here uses a reference-free, temperature-stable voltage source ⁇ U 5 within the non-linear current mirror for the purpose of generating a reference current (typically negative in the classic temperature range -40°C to +140°C) controlled to the absolute temperature according to the temperature response of the mobility of the charge carriers in the MOS channels (see Fig. 3).
  • Figure 3 illustrates a concept for generating a reference current (typically negative in the classic temperature range) controlled to the absolute temperature based on a CSCBG current loop, here with current coupling I D,x .
  • the temperature-stable voltage ⁇ U is generated according to the concept shown in Fig. 5 b.
  • Figure 4 also shows a concept for generating a reference current controlled to the absolute temperature (typically negative in the classical temperature range).
  • the respective temperature-stable voltages ⁇ U 1,2,3 can be different. They each have a potential connection to the associated MOS diode.
  • the voltages ⁇ U1,2,3 themselves are each generated individually according to the concept shown in Fig. 5 b.
  • a current decoupling from the current loop can be provided, for example, at each MOS diode in the form of a linear current mirror.
  • the Iref gradient then has a positive sign with a significantly increasing amount in accordance with the mobility of the charge carriers in the MOS channel, which then decreases again significantly towards cryo temperatures. In the immediate vicinity of 0°K, the charge carriers finally freeze completely. Their mobility is then zero. The positive Iref gradient therefore approaches + infinity at 0°K. In the classic temperature range of approx.
  • the effective gate voltage ⁇ ⁇ ,G for any transistor F G is calculated according to the invention using equation (3) as follows:
  • ⁇ U is a partial value of a temperature-stable reference voltage 9
  • ⁇ ⁇ ,G 2 is also determined by this reference voltage 9 - ie independent of the temperature response of + , / 0 1 or the mobility of the charge carriers in the MOS transistor channel - . / 0 1 .
  • the temperature-independent operating point setting of the effective gate voltage ⁇ ⁇ can be supplemented by a method for temperature compensation of the small-signal forward slope Z@:
  • ⁇ ⁇ ,G does not depend on the temperature according to the invention, but ⁇ ⁇ has a negative temperature response in the temperature range -40°C to +140°C (cf. equation (5)), Z @,G decreases accordingly with the temperature gradient of the current ⁇ ⁇ .
  • changes in the small-signal forward slope can be compensated for over the temperature according to equation (9).
  • the current factor & G must be considered.
  • the maximum number of possible transistor subcomponents h @aG to keep Z @,G approximately constant within the temperature range [0 @P> , 0 @aG ] is calculated using equation (12) as follows: The following should be taken into account: In the cryogenic range, the temperature response of the charge carrier mobility in the channel may be significantly different from the classic temperature range of, for example, -40°C to +140°C. There, it may be the case that starting from, for example, a temperature of 4°K in the direction of increasing temperatures, the base width G ⁇ must first be reduced by certain width components, because the charge carrier mobility in the channel initially increases in this temperature range.
  • the present invention is also suitable for MOS transistor arrangements whose power relationship between the drain current ⁇ ⁇ in strong channel inversion in saturation mode and the effective gate voltage ⁇ ⁇ is not exactly square.
  • Figures 5 a and b show a possible overall circuit concept for generating a reference current with defined temperature gradients according to the temperature gradient of the mobility of the charge carriers (electrons, holes) in the MOS transistor channel.
  • the temperature-stable voltage ⁇ suspended floating on the circuit node R within the non-linear current mirror is derived from a bandgap voltage reference circuit 9. Since the integrated generation of a bandgap voltage reference in the temperature range of 40° Kelvin, in particular in the direction of the absolute temperature zero, is not technically possible. is unproblematic, it can optionally be generated chip-externally, e.g. by means of a reference circuit, which then operates in an unproblematic temperature range. The robustness of the conceptual approach shown in Fig. 5 a and b depends crucially on the accuracy and quality of the generated voltage ⁇ .
  • the cascode transistors serve to improve the respective current source characteristics of the MOS transistors in the respective current mirror arrangements in order to prevent the penetration of static changes and dynamic disturbances in and on the supply voltage to the generated reference current ⁇ ⁇ 15 as low as possible.
  • the voltage ⁇ 5 is suspended at the reference potential at the designated circuit node R.
  • Fig. 5 b shows a possible suitable core concept for generating a floating voltage ⁇ , which can then be suspended at the reference potential at the circuit node R.
  • the reference potential connection of the generated voltage ⁇ to the circuit node R is such that the circuit node R is not subjected to an ohmic load).
  • Equation (3) applies to ⁇ ⁇ , ⁇ and the corresponding properties of M 1 and M2.
  • Equation (2) applies to the effective gate voltage of transistor M1.
  • Equation (7) applies to the relationships between the effective gate voltages of the transistors M 1 , M 2 , M 3 and M 4 . If the cascode transistors are also operated in strong channel inversion, equation (7) also applies to these transistors.
  • the mobility - . of the charge carriers in the transistor channels and thus also the respective values in & ⁇ , ⁇ &G typically differ by a factor of 2 to 3. Since the temperature responses of the mobility - .
  • FIG. 5 b shows a core concept that is suitable for Fig. 5 a for generating a floating voltage ⁇ , which can then be connected to the circuit node (R) without any load in terms of reference potential.
  • the voltage drop ⁇ arises at the resistor m ⁇ .
  • the resistor m ⁇ is integrated into an N- and P-channel current mirror arrangement in such a way that the current inflow at the connection point p ?T6 + is ideally exactly identical to the current outflow at the connection point p ?T6 -. Since the current inflow and outflow can be kept almost exactly identical in practice when the voltage drop ⁇ is connected to the circuit node R via m ⁇ in terms of reference potential , the reference potential connection of ⁇ to R is almost load-free.
  • the current ⁇ is then preferably also almost identical in all identically designed P-channel transistors shown, since they are jointly dependent on the output in terms of their gate potential. output of a differential amplifier.
  • the differential amplifier maps the voltage ⁇ l ⁇ onto the resistor m ⁇ , in which the current ⁇ then flows, which is mirrored and preferably flows in the other current paths with the same amount.
  • FIG. 6 shows a possible complete embodiment of the CSCBG current source principle at transistor level according to Fig. 3, Fig. 5 a and b.
  • the floating voltage ⁇ at node R directly (or indirectly) determines the effective gate voltage of all transistors within the CSCBG current loop.
  • the currents Iup1 and Idown1 in the respective branch currents (of the CSCBG current loop defined via ⁇ ) result.
  • the temperature response of the branch currents is thus a direct reflection of the temperature response of the mobility of the electrons in the NMOS transistor channels.
  • ⁇ l ⁇ is by definition temperature-stable and is preferably defined by the band gap of the semiconductor material used.
  • both the voltage drops across the resistors in the current paths with the currents IR1 and the effective gate voltages of all transistors in the current paths Idown1, Iup1 and Iup2 are in a fixed ratio to the temperature-stable voltage ⁇ l ⁇ allows all cascode N- and P-channel transistors within the CSCBG current loop to be adjusted in a potential-temperature-stable manner in such a way that both the N-channel Transistors M1 and M2 of the non-linear current mirror part, as well as the P-channel transistors M3 and M4 of the linear current mirror part, are always operated in a temperature-stable manner at the same absolute voltage level relative to their respective effective gate voltages in the saturation range.
  • the SBCS current loop does not necessarily require a so-called start-up circuit in order to always safely reach its intended ⁇ ⁇ operating point 15 in conjunction with the switching on of the supply voltage.
  • the SBCS current loop does not necessarily require a so-called start-up circuit in order to always safely reach its intended ⁇ ⁇ operating point 15 in conjunction with the switching on of the supply voltage.
  • the width control unit achieves the activation via MOS transistors 16 as on/off switches (in Fig. 9 and Fig. 10 with the designations M s ,1,i , M s ,2,i) in the parallel current paths, which then, via the digital on/off switching of the currents in the current paths, make the parallel transistor components Mx,i effective or ineffective accordingly via the current flow.
  • Figure 7 shows another possible technical variant of a complete design of the CSCBG current source principle for reference current generation with a temperature response corresponding to the mobility of the charge carriers in the MOS transistor channel.
  • 'Mres' works in the operating range of strong channel inversion - but in the triode range and not, like all other transistors, in the saturation range!
  • Its effective gate voltage and thus also its m ⁇ u value is determined solely by the ⁇ voltage value floating at node (R) if the transistor 'M Th ' in its circuit as a MOS diode shows a voltage drop approximately in line with its threshold voltage ⁇ Bw .
  • the PMOS transistors M1 and M2 of the non-linear current mirror portion of the SBCS are operated in strong channel inversion and in saturation. Furthermore, the following must apply to their ⁇ y geometry ratios: ⁇ ⁇ y ⁇ > ⁇ y ⁇ .
  • the temperature response of said conductances or resistances is determined by the temperature response of the mobility of the charge carriers in the PMOS transistor channel of the transistor 'M res ', which overall means that the resulting currents in the current loop 15 are again exactly determined by the temperature response of the mobility of the charge carriers (holes) in the channels of the PMOS transistors. It should be noted that this variant of the SBCS current loop requires a so-called 'start-up' circuit due to its concept.
  • Figure 8 shows another advantageous complete embodiment of the CSCBG current source principle at transistor level with a controlled SBCS current loop - this time consisting of a total of two non-linear current mirror units, each defined via ⁇ 5, in accordance with the fundamental concept of a generalization for the characteristics of CSCBG current loops shown in Fig. 4.
  • the current operating points in the SBCS current loop are defined even more stably and the characteristics of all electrical features are thus significantly improved (see in particular [Veit, Dominik and Oehm, Jürgen, “A Current Reference with Multiple Nonlinear Current Mirrors to Reduce Noise, Mismatch and Impact of Supply Voltage Variation”, IEEE Transactions on Circuits and Systems II: Express Briefs, vol.
  • the branch currents Iup1 and Idown1 have a slightly different temperature response as a new feature.
  • the current I up1 is optimally suited for generating temperature-stable effective gate voltages in N-channel transistors.
  • the current Idown1 is ideally suited to generating temperature-stable effective gate voltages in P-channel transistors.
  • the background is that the temperature responses in the mobility of holes and electrons in the transistor channels are not exactly similar, but only approximately similar, due to the nature of the principle. Accordingly, the non-linear N-channel current mirror part maps the temperature response of the electrons and the non-linear P-channel current mirror part that of the holes.
  • the voltage ⁇ > is connected floatingly at the node RN in the non-linear N-channel current mirror part.
  • the voltage ⁇ U is connected floatingly at the node R P in the non-linear P-channel current mirror part.
  • the circuit shown here does not necessarily require a so-called ⁇ start-up ⁇ circuit for the same reasons.
  • the CSCBG current loop does not necessarily require a so-called start-up circuit in addition, analogous to the circuit shown in Fig. 6, in order to always safely reach its intended ⁇ ⁇ operating points 15 I down1 and I up1 in conjunction with switching on the supply voltage.
  • Figure 9 shows the concept of a linear OTA circuit according to the ⁇ square-law ⁇ principle with a fixed input common-mode reference 2 to the circuit node K, supplemented by a Method for temperature compensation of the small-signal slope Z @ and thus simultaneously also of the linear large-signal slope
  • the reference current ⁇ is provided with a temperature gradient according to the temperature gradient of the mobility of the charge carriers in the NMOS transistor channel and that the effective gate voltages for the (N)MOS transistors which are established according to the invention in connection with this reference current ⁇ ⁇ are always in a fixed temperature-independent relationship to the band gap voltage ⁇ l ⁇ 9.
  • Possible devices for generating a suitable reference current ⁇ ⁇ 15 are shown in Figures 3, 4, 5, 6, 7 and 8.
  • the total effective small-signal slopes in the current paths 1 and 2 can be kept almost constant over temperature.
  • the transistor components that can be switched on via the switching transistors Fu, ⁇ P and Fu, ⁇ P and F ⁇ au, ⁇ P , FG, ⁇ P can advantageously follow a 2 > weighting (I ⁇ S) corresponding to the Q-bit word width in relation to their respective transistor widths.
  • the intended temperature range can correspond to the maximum technically possible operating temperature range of CMOS circuits (approx. 4 K to 480 K). Based on the core idea shown in Fig.
  • Figure 10 shows another circuit design of a linear OTA circuit according to the square law principle with a fixed input common mode reference to the circuit node K and with an integrated method for temperature compensation of the small-signal slope Z @ and thus simultaneously also the linear large-signal slope
  • the OTA circuit functions here in conjunction with the special wiring as a linear RF transmitter output stage on an antenna 11.
  • Cascode arrangements in the drain paths can be advantageously dispensed with in this OTA application because the drain connections in the given case are approximately always connected to the fixed potential of the supply voltage via the balun (transformer).
  • Q ⁇ S control word with Q-bit word width
  • the transistor components and F that can be switched on via the switching transistors Fu, ⁇ P and F can be > u, ⁇ P G, ⁇ P advantageously follow a 2 - weighting (I ⁇ S) corresponding to the Q-bit word width in relation to their respective transistor widths.
  • I ⁇ S 2 - weighting
  • x the maximum possible range for linear signal dynamics, the equivalent 1 ⁇ W input noise, the branch currents ⁇ ⁇ and ⁇ ⁇ , the power consumption and the signal bandwidth of the arrangement.
  • the intended temperature range can also correspond to the maximum technically possible operating temperature range of CMOS circuits (approx. 4 K to 480 K).
  • Figure 11 shows the circuit design of a classic OTA circuit with cascode structures that are specially biased at the operating point.
  • a special feature here is the floating operating point setting of the PMOS cascodes via the PMOS differential stage 13 by means of a PMOS diode, through which part of the reference current flows.
  • the transistors of the PMOS differential stage 13 are always in saturation in the resting position according to the difference in the effective gate voltages of the PMOS diode minus the effective gate voltage of the cascode transistors and the effective gate voltages of the PMOS transistors of the input differential stage 13. The following applies: .
  • the NMOS cascode structures of the linear NMOS current mirror are also biased accordingly by an NMOS diode (not shown in Fig. 11).
  • the NMOS transistors of the current mirror operate in saturation according to the difference in the effective gate voltages of the NMOS diode relative to the effective gate voltages of the NMOS transistors of the current mirror.
  • All branch currents 15 in the OTA circuit have a temperature response such that the effective gate voltages of all actively switched-on transistors are not a function of the temperature. These are typically ⁇ 0 " ⁇ ⁇ in the classic temperature range from -40°C to +140°C.
  • the actively switched-on transistors operate in strong channel inversion. (Possible exception: the cascode transistors can also operate in moderate channel inversion if necessary). This means that over the entire technically possible temperature range, all the transistors involved always operate in saturation at the same fixed voltage level.
  • a total DC gain of significantly more than 80 dB can be achieved in this way using the statically unloaded OTA stage shown here (e.g. within operational amplifier arrangements, e.g. according to Fig. 12) - and this even within the entire technically possible temperature range (cryogenic to high temperature).
  • the total effective Slope of the differential stage arrangement over temperature e.g. in the classic range from -40°C to 140°C can be kept approximately constant.
  • Figure 12 shows the circuit of a 3-stage operational amplifier with temperature compensation according to the invention of its characteristics via a 3-bit control word in the area of the OTA input differential stage 13 and simultaneously the driving OTA output stage 13.
  • the first stage - the input OTA stage - is designed identically to the stage shown in Fig. 11.
  • No temperature control is provided for the second stage - an inverting voltage amplifier stage with an excellently high DC gain due to the cascode transistors provided there - since the temperature response of this stage is typically not visible from the outside in the overall behavior of the operational amplifier due to the limitation of the OP bandwidth on the basis of a provided Miller capacitor C in conjunction with the temperature compensation of the slope Z @ of the OTA input differential stage 13 provided here.
  • the third stage is a buffer stage with a voltage gain of just under one.
  • the buffer OTA stage does not require any internal cascode structures, as the simple buffer functionality is sufficiently implemented without additional cascode structures within the buffer OTA stage. However, it preferably contains temperature compensation based on a 3-bit control word in analogy and matching to the first OTA stage of the operational amplifier, so that the driving capability of the operational amplifier as a whole does not show any temperature variation.
  • the 3-bit control word is for both OTA stages of the The 3-bit control word is also used to keep the slope of the buffer OTA stage and thus the driving capability of the operational amplifier with regard to its output stage approximately constant within the intended temperature range of the temperature compensation.
  • ⁇ G ⁇ ⁇ h@aG
  • 0 ⁇ Q ⁇ h @aG the following also applies: 0 ⁇ Q ⁇ h @aG .
  • Fig. 9 and Fig. 10 where an example of Z @ trimming consisting of Q identical ⁇ G ⁇ ,P trimming components is proposed.
  • the respective transistor components Mx,i with ⁇ G ⁇ ,P are switched on or off via an additional control path consisting of a temperature sensor and a digital width control unit, acting electrically parallel to the base width component in accordance with the temperature change.
  • the switching on and off takes place via a series with the transistor width component with switched switching transistor M s,i with preferably the same transistor width ⁇ G ⁇ ,P and preferably a minimum channel length y @P> , which is then preferably switched on and off with full digital level.
  • the respective switchable transistor width components ⁇ G ⁇ ,P can, for example, advantageously be identical in width value and can be combined in ascending 2 > groupings for control purposes. Alternatively, the switchable transistor width components can also be different and their width gradation can then advantageously follow a 2 > weighting.
  • the capacitive load situation due to the sum of all gate-source capacitances ⁇ ⁇ v changes only insignificantly by switching transistor parts on and off. Even a transistor part that is switched off still has a capacitive load. The channel under a gate does not carry any current when it is switched off - but it is still there and still places a capacitive load on the analog signal path. If Z @ remains approximately constant in connection with the switching on and off of transistor width components, the capacitive load components in the analog Z @ signal path also remain approximately constant. Accordingly, the transit frequency W B also remains approximately constant for such an amplifier in which (as described above) the small signal slopes effective in the analog signal paths are kept approximately constant by switching on and off transistor width components (according to the current temperature).
  • Figures 13 and 14 show a tabular comparison of the classic 'bias' concept approach, namely that of a PTAT reference current, with that of the 'bias' concept approach according to the invention with regard to the central properties of an analog signal path as a function of the operating temperature 0.
  • positive (+) is evaluated if the temperature has no influence on the property under consideration, negative (-) if there is a significant temperature influence.
  • the comparison reference is the respective properties at 27°C.
  • the temperature window under consideration is between -40°C and 140°C.
  • the transistors characterizing the analog signal path operate in strong channel inversion and in saturation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

Die Erfindung betrifft eine Vorrichtung (1) zur Temperaturkompensation eines Feldeffekt- Transistors (2) in analogen Schaltkreisen, wobei die Vorrichtung (1) konfiguriert ist, den Arbeitspunkt eines Feldeffekt-Transistors (2) mittels einer insgesamt geschlossenen Stromschleife (10) und einer potentialmäßig schwimmenden temperaturstabilen Teilspannung (5) ΔU und daraus resultierenden Betriebsstrom mit einem - von der Temperatur abhängigen Beweglichkeit der Ladungsträger im Transistorkanal - abhängigen Temperaturgradienten einzustellen, so dass die effektive Gate- Spannungen (6) von MOS-Transistoren innerhalb der Stromschleife und/oder in weiteren aus der Stromschleife abgeleiteten Strompfaden unabhängig von der Temperatur sind. Auf diese Weise werden bisherige stark eingeschränkte Vorrichtungen und Verfahren zur Temperaturkompensation von MOS- bzw. FET-Transistoren verbessert.

Description

Temperaturkompensation von MOS-Transistoren Die vorliegende Erfindung betrifft eine Transistoranordnung, bei der analoge Transistor- eigenschaften eines MOS- oder FET-Transistors unabhängig von der Betriebstemperatur sind. Zu den vorliegend interessierenden analogen Transistoreigenschaften, typischer- weise im MOS- bzw. FET-Betriebsbereich der starken Kanalinversion und Sättigung, zäh- len insbesondere die effektive Gate-Spannung, welche sich aus der Differenz zwischen der Spannung zwischen Gate und Source (UGS) einerseits und der temperaturabhängigen MOS- bzw. FET-Schwellenspannung UTh (`Th` := `Threshold` für Schwellenwert) ande- rerseits berechnet (UGeff = UGS – UTh), sowie die MOS-Kleinsignalvorwärtssteilheit g ^^ m= ^ ^^ , ^^ (^^ := Drain-Strom im MOS-Transistor). Zudem betrifft die Erfindung die Ver- wendung der Transistoranordnung in - insbesondere komplexen und/oder integrierten - analogen Halbleiterschaltkreisen und ein Verfahren zur universellen Temperaturkompen- sation. Vor allem Temperaturdriften in Bezug auf die effektive Gate-Spannung UGeff und/oder die Kleinsignalvorwärtssteilheit gm sollen hierdurch vermieden werden. In MOS-Schaltungen ist ein Konstanthalten von grundlegenden elektrischen Eigenschaf- ten wie Stromverbrauch, Dynamikbereich, Verstärkung, 1/f-Rauschen oder auch Fre- quenzgang und Transitfrequenz über den technisch relevanten Temperaturbereich von bei- spielsweise -40°C bis +140°C wünschenswert und in bestimmten Applikationen unbedingt notwendig. Dabei ist es ein vorrangiges Ziel, nicht nur jeweils eine der Kenngrößen inte- grierter Schaltungen, sondern alle genannten wesentlichen Kenngrößen gleichzeitig über die Temperatur konstant zu halten. Auch ist eine Methodik für möglichst robust planbare Arbeitspunkteinstellungen innerhalb von analogen MOS- bzw. FET-Schaltungsanordnun- gen für den Einsatz im sogenannten Cryo-Bereich mit Temperaturen, die sehr deutlich un- terhalb von -40°C liegen, in Verbindung mit Quantencomputern von besonderem Interesse, was mit dem erfindungsgemäßen Verfahren erstmalig ermöglicht wird. Eine Temperaturkonstanz der Transistor-Kleinsignalvorwärtssteilheiten gm innerhalb ei- nes analog arbeitenden bipolaren-, oder aber auch MOS-Verstärkers kann beispielsweise dadurch erreicht werden, dass eine sogenannte PTAT-Stromquelle (PTAT: Proportional To Absolute Temperature) verwendet wird (siehe [J. Steininger: Understanding wide-band mos transistors, IEEE Circuits and Devices Magazine, vol.6, no.3, pp.26–31, 1990.] und [M. Shahghasemi and K. M. Odame: A constant gm current reference generator with pseudo resistor-based compensation, IEEE Transactions on Circuits and Systems I: Regu- lar Papers, vol. 69, no. 3, pp. 1115–1124, 2022]). Über den typischerweise technisch re- levanten Temperaturbereich von z.B. -40°C bis +140°C ist jedoch dafür z.B. in Verbin- dung mit MOS-Transistoren insgesamt ungefähr eine Verdopplung der Drain-Ströme ID über den genannten Temperaturbereich notwendig, um auf diese Weise insgesamt immer für konstante gm-Werte zu sorgen. Die erhöhten Stromverbräuche insbesondere bei hohen Temperaturen sind jedoch technisch gesehen eigentlich unvorteilhaft. Zudem führt die Verwendung PTAT gesteuerter Drain-Betriebsströme ^^ im Betriebsbereich der starken Kanalinversion und Sättigung (vgl. Fig.1) gleichzeitig auch immer zu einem unvorteilhaf- ten und deutlichen Anstieg der effektiven Gate-Spannungen UGeff mit der Betriebstempe- ratur, was insbesondere für betragsmäßig bewusst höher gewählte effektive Gate-Span- nungen gilt, z.B. für höhere Stromdichten in den Transistorkanälen und damit gleichzeitig auch für höhere erreichbare Signalbandbreiten für die Transistoren. Dieser Umstand kann im Grenzfall bei hohen Temperaturen eine unerwünschte Verschie- bung der Betriebspunkte der MOS-Transistoren vom Stromquellenbetrieb in den Ohm’schen Bereich bewirken, was gleichzeitig zu einem Totalausfall der gewünschten analogen Funktionalität führt. Insbesondere bei analogen MOS-Schaltungen in Verbin- dung mit vergleichsweise niedrigen Versorgungsspannungen und gleichzeitig notwendi- gen höheren effektiven Gate-Spannungen für hinreichende Signalbandbreiten in den Tran- sistorpfaden ist bei höheren Temperaturen ein ungünstiges Wegdriften der Arbeitspunkte in Richtung der Ohm’schen Betriebsbereiche relativ schnell gegeben (vgl. Fig. 2). Aus DE 102004002007 B4 ist eine Transistoranordnung mit Temperaturkompensation und ein zugeordnetes Verfahren zur Temperaturkompensation bekannt, wobei eine Tem- peraturkompensation durch Veränderung des Geometrieparameters der steuerbaren Stre- cke bzw. der Transistoranordnung durchgeführt wird. Die Arbeitspunkteinstellung erfolgt durch einen temperaturunabhängigen Strom. Aus der DE 102004018355 B4 ist eine Transistoranordnung bekannt, welche die in der DE 102004002007 B4 vorgeschlagene Methode mit einem PTAT-Strom kombiniert. Davon ausgehend ist es die Aufgabe der vorliegenden Erfindung, bisherige stark einge- schränkte Vorrichtungen und Verfahren zur Temperaturkompensation von MOS- bzw. FET-Transistoren zu verbessern. Diese Aufgabe wird durch die Gegenstände der unabhängigen Ansprüche gelöst. Bevor- zugte Weiterbildungen finden sich in den Unteransprüchen. Erfindungsgemäß wird eine Vorrichtung zur Temperaturkompensation eines Feldeffekt- Transistors in analogen Schaltkreisen vorgeschlagen, wobei die Vorrichtung konfiguriert ist, den Arbeitspunkt eines Feldeffekt-Transistors mittels einer insgesamt geschlossenen Stromschleife und einer potentialmäßig schwimmenden temperaturstabilen Teilspannung ΔU und daraus resultierenden Betriebsstrom mit einem - von der Temperatur abhängigen Beweglichkeit der Ladungsträger im Transistorkanal - abhängigen Temperaturgradienten einzustellen, so dass die effektive Gate-Spannungen UGeff als ein Maß für die Höhe einer Schwellenspannungsüberschreitung von MOS-Transistoren in starker Kanalinversion in- nerhalb der Stromschleife und/oder auch in weiteren aus der Stromschleife abgeleiteten Strompfaden unabhängig von der Temperatur sind. Insbesondere stellt die Erfindung eine Transistoranordnung zur temperaturunabhängigen Arbeitspunkteinstellung der effektiven Gate-Spannungen UGeff in MOS-Transistoren be- reit, die es dann ermöglicht, eine Temperaturkompensation von Kleinsignalvorwärtssteil- heiten gm und somit von weiteren elektrischen Kenngrößen wie Stromverbrauch und/oder Dynamikbereiche und/oder Verstärkungen und/oder Transitfrequenzen über den technisch relevanten Temperaturbereich zu etablieren. Die Erfindung erlaubt damit ein universelles Verfahren zur temperaturunabhängigen und hochgenauen analogen Arbeitspunkteinstel- lung der effektiven Gate-Spannungen UGeff in MOS-Transistoren respektive Feldeffekt- Transistoren (FET), insbesondere für den ausgezeichneten Betriebsbereich der starken Ka- nalinversion und Sättigung. Dies ermöglicht es dann ein Verfahren zur Temperaturkom- pensation der Kleinsignalvorwärtssteilheiten gm in der Gesamtschaltungswirkung und so- mit entsprechend auch von weiteren elektrischen Kenngrößen von größeren analogen Funktionsgruppen, wie beispielsweise Stromverbräuche, Dynamikbereiche, Verstärkun- gen, Frequenzgänge und Transitfrequenzen über den gesamten technisch/physikalisch möglichen Temperaturbereich vorteilhaft anzuwenden. Die vorliegende Erfindung zur Temperaturkompensation der effektiven Gate-Spannungen UGeff und Kleinsignalsteilheiten gm von MOS-Transistoren setzt sich aus zwei wesentli- chen Teilaspekten zusammen. Zum einen erfolgt erfindungsgemäß die Arbeitspunktein- stellung von MOS-Transistoren mit Hilfe eines Referenzstroms mit einem im klassischen Temperaturbereich definierten negativen Temperaturgradienten gemäß der dort gegebenen Beweglichkeit der Ladungsträger im Kanal. Der Referenzstrom ist innerhalb des klassi- schen Temperaturbereichs dann von insbesondere -40°C bis +140°C leicht nichtlinear von der Temperatur abhängig und ist in diesem Temperaturbereich in Bezug auf den Tempe- raturgradienten zunächst von einem insgesamt deutlich negativen Vorzeichen geprägt, da die Beweglichkeit der Ladungsträger im MOS-Kanal in Richtung abnehmender Tempera- turen insgesamt zunimmt. Hingegen bei besonders tiefen Temperaturen deutlich unterhalb von -40°C und in zwar Richtung des absoluten Nullpunkts (sogenannter Cryo-Bereich) zeigt der Referenzstrom typischerweise dann ebenfalls ein leicht nichtlineares Tempera- turverhalten. Er besitzt dann allerdings dort - gemäß der in Richtung Cryo-Temperaturen gegebenen insgesamt dann dort wieder deutlich abnehmenden Beweglichkeit der Ladungs- träger im Kanal - bezüglich des Gradienten im Referenzstrom dann entsprechend ein po- sitives Vorzeichen mit zunehmendem Betrag. Durch Arbeitspunkteinstellungen auf Basis eines besonders definierten Referenzstroms über die temperaturstabile Spannung ΔU, die insbesondere bevorzugt von einer tempera- turstabilen Bandlückenspannungsschaltung mit der Ausgangsspannung UBG abgeleitet ist, wird ermöglicht, die effektive Gate-Spannungen UGeff = UGS − UTh in MOS- oder Feldef- fekt-Transistoren über besonders weite Temperaturbereiche konstant zu halten. Diese Me- thode zur Arbeitspunkteinstellung kann sich besonders vorteilhaft in MOS- bzw. FET- Schaltungen oder Schaltungsanteilen auswirken, die im Betriebsbereich der starken Ka- nalinversion und Sättigung arbeiten. Dabei kann es sich beispielsweise um die Arbeits- punkteinstellungen sowohl von klassischen analogen Transistoranordnungen samt mögli- cher zugehöriger Anordnungen zur Arbeitspunkteinstellung von Kaskode-Transistoren und damit dann auch von den entsprechend zugehörigen Kaskode-Transistoren selbst han- deln, oder aber auch um Arbeitspunkteinstellungen für den insgesamt möglichen linearen Aussteuerungsbereich insbesondere von sogenannten Square-Law-Verstärkern oder sons- tigen Square-Law-Funktionsanordnungen. In Verbindung mit den Referenzströmen mit den bereits genannten besonders ausgezeichneten definierten Temperaturgradienten gelin- gen im Ergebnis hoch genau definierte Arbeitspunkteinstellungen in der Serienfertigung bezüglich der effektiven Gate-Spannungen aller besagten Transistoren, die dann über den gesamten technisch möglichen und relevanten Temperaturbereich in höchstem Maße kon- stant bleiben. Auf die oben genannte und vorgeschlagene Methode aufbauend schlägt diese Erfindung als einen zweiten wesentlichen Teilaspekt ein Verfahren zur Nachjustierung von Geomet- riegrößen (bevorzugt über die geometrischen Kanalweiten) von MOS-Transistoren über einen weiten Temperaturbereich vor, so dass dadurch die Kleinsignalvorwärtssteilheiten gm=2Iref/UGeff (Zusammenhang ist gegeben im MOS-Betriebsbereich starker Kanalinver- sion/Sättigung) in analogen Schaltungsanordnungen und damit dann auch gleichzeitig alle weiteren damit verbundenen Kenngrößen dieser Anordnungen wie Stromverbrauch, Ver- stärkung, äquivalentes 1/f-Eingangsrauschen, Frequenzgang und Transitfrequenz über den gesamten technisch möglichen und relevanten Temperaturbereich insgesamt nahezu kon- stant gehalten werden können. In einer bevorzugten Ausführungsform der Erfindung ist die bezugsmäßig schwimmende Teilspannung von einer temperaturstabilen Referenzspannung UBG abgeleitet, wobei sich die Referenzspannung UBG bevorzugt z.B. direkt oder indirekt über die Bandlücke eines Halbleitermaterials definiert, die dann im Ergebnis z.B.1,2 V beträgt. Die Bandlücke eines Halbleitermaterials ist der energetische Abstand zwischen Valenzband und Leitungsband eines Festkörpers und stellt eine besonders stabile und feste, da insbesondere materialspe- zifische Energieeigenschaft dar. Bei den sehr häufig verwendeten Halbleitern auf Silizi- umbasis beträgt diese physikalisch bedingt 1,2 eV. In Verbindung mit einer Bandabstands- referenz-Schaltung oder auch Bandgap-Spannungsreferenz-Schaltung kann dann daraus z.B. eine besonders robust definierte temperaturstabile Referenzspannung UBG abgeleitet werden. In einer ebenfalls bevorzugten Ausführungsform liegt die schwimmende Teilspannung durch einen betragsgleichen zu- und abfließenden Strom aus Stromquellentransistoren als Spannungsabfall über einen Widerstand an, und die schwimmende Teilspannung ist als Teilspannung von einer temperaturstabilen Referenzspannung UBG abgeleitet. Insbeson- dere durch die betragsgleichen zu- und abfließenden Ströme aus Stromquellentransistoren und dem Spannungsabfall über einen Widerstand lassen sich in vorteilhafter Weise stabile Rahmenbedingungen realisieren. In einer besonderen Realisierung der erfindungsgemäßen Vorrichtung weist diese eine ge- schlossene Stromschleife auf, wobei die geschlossene Stromschleife mindestens eine po- tentialmäßig schwimmende Teilspannung ΔU aufweist zur Festlegung der Stromarbeits- punkte innerhalb der geschlossenen Stromschleife. Durch die geschlossene Stromschleife liegen insbesondere relativ feste Stromverhältnisse vor, welche zur Stabilität der erfin- dungsgemäßen elektrischen Schaltung in vorteilhafter Weise beitragen können. In einer weiteren bevorzugten Ausführungsform weist die Vorrichtung in Bezug auf die Stromübertragungsfunktion genau eine nichtlineare Einheit und genau eine lineare Einheit auf, wobei die nichtlineare Einheit und die lineare Einheit einen Teilkreis zu einer ge- schlossenen Stromschleife schließen. Durch Kombination aus nichtlinearer und linearer Stromübertragungsfunktion wird ein sehr robust definierter Arbeitspunkt für die Betriebs- ströme innerhalb der Stromschleife erreicht. Insbesondere werden die Nichtlinearität der nichtlinearen Einheit und/oder die effektive Gate-Spannung des mindestens einen Feldeffekt-Transistors als Teilelement der nichtline- aren Stromspiegelschaltungseinheit durch die schwimmende Teilspannung bestimmt. Die schwimmende Teilspannung stellt somit ein zentrales Element der Schaltung bzw. Vor- richtung dar, welche die für die Erfindung zentralen nichtlinearen Eigenschaften hochge- nau garantiert. Erfindungsgemäß gelingt das bevorzugt insbesondere in der Art, dass die schwimmende Teilspannung dabei potentialmäßig immer schwimmend und belastungsfrei an einen geeigneten Potentialknoten angebunden werden kann und das funktionell in der Art als besonders kompakte Bauform, nämlich bevorzugt auf der Basis eines linearen Wi- derstandes. In einer weiteren besonders bevorzugten Ausführungsform weist die Vorrichtung in Bezug auf die Stromübertragungsfunktion mindestens eine nichtlineare Einheit und mindestens eine weitere lineare oder auch nichtlineare Einheit auf, wobei die nichtlineare Einheit und die weitere lineare oder auch nichtlineare Einheit einen Teilkreis zu einer insgesamt ge- schlossenen Stromschleife schließen. Auf diese Weise – insbesondere durch die Einbet- tung mehrerer nichtlinearer Einheiten in einer insgesamt geschlossenen Stromschleife ist insgesamt eine besonders robust definierte Arbeitspunkteinstellung möglich. In einer weiteren Ausführungsform weist die Vorrichtung mindestens zwei Feldeffekt- Transistoren als Teil einer nichtlinearen Einheit auf, wobei jeder Feldeffekt-Transistor eine separate potentialmäßig schwimmende Teilspannung ΔU besitzt. Hierdurch kann eine ge- gen Störungen auf der Versorgungsspannung vergleichsweise deutlich robustere Vorrich- tung erreicht werden. Sie erweist sich ferner vergleichsweise auch als sowohl unempfind- licher gegen Auswirkungen der Rauscheinströmungen an den Transistoren selbst, als auch gegen zufällige statistische Unpaarigkeitswirkungen in der Serienfertigung zwischen den Transistoren. In einer vorteilhaften Ausgestaltung zeigt der Strom in mindestens einem der Strompfade einer Stromschleife einen Temperaturgang gemäß der Beweglichkeit der Ladungsträger im Kanal des Bezugstransistors im Strompfad, welcher ausgespiegelt in einen anderen an- liegenden Strompfad dazu eingerichtet ist, bei mindestens einem Feldeffekt-Transistor – insbesondere im anliegenden Strompfad im Betriebsbereich der starken Kanalinversion - die (optional jeweilige) effektive Gate-Spannung – und somit insbesondere ihren Grad der starken Kanalinversion - unabhängig von einer Temperaturänderung zu halten. Durch die ausgezeichneten und gleichartigen relativen Temperaturgänge der Ströme in al- len Strompfaden mit einem Temperaturgang gemäß der Beweglichkeit der Ladungsträger im Kanal eines Bezugstransistors in einem Strompfad in einer Stromschleifen ist automa- tisch gewährleistet, dass alle effektiven Gate-Spannungen (die jeweils vom Betrag durch- aus verschieden sein können) über den gesamten Temperaturbereich immer in einen kon- stanten und festen Verhältnis zur effektiven Gate-Spannung des Bezugstransistors in dem Strompfad in einer solchen Stromschleife stehen, sofern alle Transistoren in starker Ka- nalinversion und in Sättigung betrieben sind. Da die Temperaturgänge der Beweglichkei- ten der Ladungsträger im Kanal für N- und P-Kanal Transistoren näherungsweise typisch ähnlich sind, gilt obige Aussage angenähert auch für die Verhältnisse zwischen den Beträ- gen der effektiven Gate-Spannungen von N- und P-Kanal Transistoren. Da sich die effek- tive Gate-Spannung des Bezugstransistors in dem Strompfad in einer solchen ausgezeich- neten Stromschleife bevorzugt aus einer schwimmenden Teilspannung ableitet, die sich ihrerseits dann selbst von einer temperaturstabilen Referenzspannung UBG abgeleitet, ste- hen gleichzeitig automatisch die effektiven Gate-Spannungen aller besagten Transistoren auch gleichzeitig immer in einem festen und konstanten Bezugsverhältnis zur Referenz- spannung UBG. Sie sind damit alle nicht nur über den gesamten Temperaturbereich, sondern gleichzeitig auch innerhalb einer Serienfertigung absolut und relativ zueinander besonders robust definiert. In einer weiteren Realisierung weist die Vorrichtung Strompfade innerhalb von analogen Schaltungen mit MOS- bzw. Feldeffekt-Transistoren auf, wobei (insbesondere jeweils) weitere, parallel wirkende analoge Strompfadanteile zuschaltbar gemacht sind, so dass dann der Frequenzgang und/oder die Bandbreite und/oder die Stromaufnahme und/oder das äquivalente 1/f-Eingangsrauschen der analogen Strompfade und/oder die möglichen analogen Signaldynamiken in den analogen Strompfaden mittels den in Abhängigkeit von der Temperatur zugeschalteten Strompfadanteilen unabhängig von der Temperatur kon- stant gehalten werden. Hierdurch lässt sich der Grundgedanke der Erfindung wesentlich auf größere und/oder komplexere Schaltungen erweitern. Die Erfindung umfasst auch die Verwendung einer erfindungsgemäßen Vorrichtung in ei- ner analogen Schaltung mit mindestens einem Feldeffekt-Transistor, welcher einen tem- peraturabhängigen Betriebsstrom aufweist. Weiterhin umfasst die Erfindung ein Verfahren zur Temperaturkompensation eines MOS bzw. Feldeffekt-Transistors in analogen Schaltkreisen mittels eines Betriebsstroms mit ei- nem von der Temperatur abhängigen Beweglichkeit der Ladungsträger im Transistorkanal abhängigen Temperaturgradienten, wobei der Betriebsstrom von einer potentialmäßig schwimmenden temperaturstabilen Teilspannung einer Referenzspannung abgeleitet wird, so dass die effektive Gate-Spannungen von Feldeffekt-Transistoren in vom Betriebsstrom abgeleiteten Strompfaden unabhängig von der Temperatur sind. Dieses Verfahren ist insbesondere auch zur Verwendung im Zusammenspiel mit Kaskode- Transistor-Anordnungen innerhalb beliebiger analoger Schaltungsanordnungen wie z.B. in Square-Law-Verstärkern oder auch innerhalb von Differenzverstärkeranordnungen wie z.B. in Operationsverstärkern vorgesehen und umfasst vorzugsweise die folgenden Ver- fahrensschritte: - Einstellen eines Arbeitspunktes eines Feldeffekt-Transistors mittels eines Be- triebsstroms mit einem definierten Temperaturgradienten, abgeleitet von einer Stromschleife mit potentialmäßig schwimmender Teilspannung ΔU, so dass die effektive Gate-Spannung unabhängig von der Temperatur ist, - Ableiten der schwimmenden Teilspannung als Teilspannung von einer stabilen Referenzspannung und - Zuschalten eines parallel wirkenden Strompfadanteils zur Temperaturkompen- sation des Feldeffekt-Transistors, so dass mittels des in Abhängigkeit von der Temperatur zugeschalteten Strompfadanteils ein Frequenzgang und/oder eine Bandbreite und/oder eine Stromaufnahme und/oder ein äquivalentes 1/f-Ein- gangsrauschen der Strompfade und/oder mögliche analoge Signaldynamiken in dem Strompfadanteil unabhängig von der Temperatur konstant gehalten wer- den. Das Zu- und Abschalten eines parallel wirkenden Strompfadanteils zur Temperaturkom- pensation kann erreicht werden durch Transistoren als Schalter in den entsprechenden Strompfaden. Diese Transistoren werden über einen digitalen logischen Pegel an und aus- geschaltet. Grundsätzlich ist es möglich, Kaskode-Transistoren zusätzlich zu ihrer analogen Kaskode- funktion auch in der digitalen Funktion als Off-Schalter zu verwenden und auf diese Weise parallel wirkenden Strompfadanteile zur Temperaturkompensation wirksam werden zu lassen. Dazu wird der analoge Arbeitspunkt in Richtung eines entsprechenden logischen Pegels verändert. Gesonderte Transistoren als On/Off-Schalter können dann entsprechend entfallen. Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen weiter im Detail erläutert. In den Zeichnungen zeigen Fig. 1 eine normierte Darstellung einer typischen Übertragungskennlinie eines NMOS- Transistors, Fig. 2 einen UGeff-Aussteuerbereich bei Generierung eines konstanten gm durch einen PTAT-Referenzstrom, Fig. 3 einen Ansatz zur Generierung eines im klassischen Temperaturbereich negativ zur absoluten Temperatur gesteuerten Referenzstroms gemäß der Beweglichkeit der Ladungsträger im MOS-Kanal, Fig. 4 eine Verallgemeinerung des hier bevorzugt eingesetzten Ansatzes zur Generierung eines im klassischen Temperaturbereich negativ zur absoluten Temperatur gesteu- erten Referenzstroms, Fig. 5 a ein mögliches schaltungstechnisches Gesamtkonzept zur Generierung eines Refe- renzstroms mit definierten Temperaturgradienten, Fig. 5 b Details aus Fig. 5 a, Fig. 6 mögliche vollständige Ausgestaltung auf Transistorebene des CSCBG-Stromquel- lenprinzips nach Fig. 5 a und b, Fig. 7 eine mögliche technische Variante einer vollständigen Ausgestaltung des CSCBG- Stromquellenprinzips für eine Referenzstromgenerierung mit einem Temperatur- gang gemäß dem der Beweglichkeit der Ladungsträger im MOS-Transistorkanal, Fig. 8 eine weitere vorteilhafte vollständige Ausgestaltung des CSCBG-Stromquellen- prinzips auf Transistorebene in Verbindung mit zwei nichtlinearen Stromspiegeln zur Referenzstromgenerierung gemäß dem Temperaturgang der Beweglichkeit der jeweiligen Ladungsträger: Am Ausgang des nichtlinearen N-Kanal-Stromspiegel- parts speziell optimiert auf die Kanäle von NMOS-Transistoren und am Ausgang des nichtlinearen P-Kanal-Stromspiegelparts speziell optimiert auf die Kanäle von PMOS-Transistoren, Fig. 9 ein Schaltungsentwurf einer linearen OTA-Schaltung nach dem Square-Law-Prin- zip, Fig. 10 eine in Anlehnung an die in Fig. 9 gezeigte Kernidee eines weiteren Schaltungs- entwurfs einer linearen OTA-Schaltung nach dem Square-Law-Prinzip in einer speziellen Anpassung für HF-Anwendungen, Fig. 11 einen Schaltungsentwurf einer klassischen OTA-Schaltung mit arbeitspunktmäßig speziell vorgespannten Kaskode-Strukturen und mit zusätzlicher Temperaturkom- pensation seiner Kenngröße gm über ein 3-Bit Steuerwort, Fig.12 eine Schaltung eines 3-stufigen Operationsverstärkers mit gleichzeitiger Tempera- turkompensation seiner jeweiligen Kenngrößen gm. Zu einen dem gm der OTA- Eingangsdifferenzstufe im Zusammenspiel und in Verbindung mit speziell vorge- spannten Kaskode-Strukturen und dem typisch deutlich größeren gm der treibenden OTA-Ausgangsstufe über ein gemeinsames 3-Bit Steuerwort, Fig. 13 eine Tabelle mit einer Gegenüberstellung der klassischen Bias-Technik und der erfindungsgemäßen Bias-Technik für einen ersten Satz von Parametern und Fig. 14 eine Tabelle mit einer Gegenüberstellung der klassischen Bias-Technik und der erfindungsgemäßen Bias-Technik für einen zweiten Satz von Parametern. Die Erfindung umfasst im Wesentlichen eine Transistoranordnung zur temperaturunab- hängigen Arbeitspunkteinstellung der effektiven Gate-Spannungen 2 bzw. 6 und ein Ver- fahren zur Temperaturkompensation der Kleinsignalsteilheit und weiterer Schaltungs- kenngrößen auf der Basis eines geeigneten Zu- und Abschaltens von parallel wirkenden Strompfadanteilen 16. Die temperaturunabhängige Arbeitspunkteinstellung der effektiven Gate-Spannungen UGeff von MOS-Transistoren respektive Feldeffekt-Transistoren (FET), die in starker Kanalinversion arbeiten, erfolgt erfindungsgemäß über einen speziell defi- nierten temperaturgesteuerten Referenzstrom 15. Die Fig. 1 zeigt hierzu eine normierte Darstellung einer typischen Übertragungskennlinie eines NMOS-Transistors als Funktion der effektiven Gate-Spannungen UGeff bei Tnom= 27 °C im Stromquellenbetrieb über die Betriebsbereiche der schwachen, der moderaten und der starken Kanalinversion. Im Be- reich der starken Kanalinversion muss für den Stromquellenbetrieb - d.h. für den dort aus- gezeichneten Betrieb im Sättigungsbereich - gelten: UDS > UGeff. Dies entspricht einer einfachen Abschätzbedingung für die Spannung UDsat als notwendige Minimalspannung für den Sättigungsbetrieb. Die effektive Gate-Spannung UGeff ist im Bereich der starken Kanalinversion vom Vorzeichen her positiv gezählt, da dort die NMOS-Schwellenspan- nung UTh überschritten wurde. Die Figur 2 zeigt einen erforderlichen UGeff-Aussteuerbe- reich im Betriebsbereich der starken Kanalinversion, der sich bei Generierung eines kon- stanten gm–Kleinsignalvorwärtsübertragungsleitwerts durch einen PTAT-Referenzstrom für einen Temperaturbereich von -35°C bis +125°C bezogen auf verschiedene UGeff-Be- triebspunkte bei Tnom= 27 °C dann entsprechend ergibt. Alle von dem vorgenannten Referenzstrom 15 abgeleiteten Arbeitspunkte halten die effek- tive Gate-Spannung 2 bzw.6 eines MOS-Transistors oder weiterer MOS- bzw. FET-Tran- sistoren über der Temperatur konstant. Die Erzeugung des definierten Referenzstroms 15 basiert auf dem Grundprinzip einer selbst-vorgespannten Stromquelle (englisch: self-bia- sed current source (SBCS)), die hier zum Zweck der Generierung eines (im klassischen Temperaturbereich -40°C bis +140°C dann typisch negativ) zur absoluten Temperatur ge- steuerten Referenzstroms gemäß des Temperaturgangs der Beweglichkeit der Ladungsträ- ger in den MOS-Kanälen eine bezugsfreie temperaturstabile Spannungsquelle ΔU 5 inner- halb des nichtlinearen Stromspiegels verwendet (siehe Fig.3). Die Figur 3 verdeutlicht ein Konzept zur Generierung (eines im klassischen Temperaturbereich dann typisch negativ) zur absoluten Temperatur gesteuerten Referenzstroms auf Basis einer CSCBG-Strom- schleife, hier mit Stromauskopplung ID,x. Die temperaturstabile Spannung ΔU wird gemäß dem in Fig. 5 b gezeigten Konzept erzeugt. Die Figur 4 zeigt ebenfalls ein Konzept zur Generierung eines (im klassischen Tempera- turbereich dann typisch negativ) zur absoluten Temperatur gesteuerten Referenzstroms. Hier in einer verallgemeinerten Ausprägung bestehend jetzt auch unter zusätzlicher Ver- wendung von mehreren nichtlinearen Stromspiegeln innerhalb einer CSCBG-Strom- schleife. Die jeweiligen temperaturstabilen Spannungen ΔU1,2,3 können verschieden sein. Sie besitzen jeweils eine Potentialanbindung an die zugehörige MOS-Diode. Die Span- nungen ΔU1,2,3 selbst werden jeweils individuell erzeugt gemäß dem in Abb.5 b gezeigten Konzept. Eine Stromauskopplung aus der Stromschleife kann z.B. an jeder MOS-Diode in der Form eines linearen Stromspiegels vorgesehen werden. Die grundsätzlichen potentiel- len Vorteile einer SBCS-Stromschleife bestehend aus mehreren (linearen und) nichtlinea- ren Stromspiegelanordnungen sind beschrieben in [Veit, Dominik and Oehm, Jürgen: A Current Reference with Multiple Nonlinear Current Mirrors to Reduce Noise, Mismatch and Impact of Supply Voltage Variation, IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 70, no. 5, pp. 1729-1733, May 2023, doi: 10.1109/TCSII.2023.3260164]. Der Parameter ΔU ist dabei ein Teilwert einer beliebig gearteten temperaturstabilen Refe- renzspannung 9. Daher ist in diesem Kontext für das hier vorgeschlagene Konzept der Begriff Self-Biased Current Source (SBCS) nicht mehr hinreichend zutreffend. Vielmehr ist hier von einer Current Source Controlled by Band Gap Voltage (CSCBG) zu sprechen. Unter der Annahme, dass die Transistoren 2 des nichtlinearen Stromspiegels M1 und M2 (vgl. Fig. 3) jeweils in starker Kanalinversion und Sättigung (vgl. Fig. 1) arbeiten, gelten in sehr guter Näherung folgende Zusammenhänge:
Figure imgf000015_0001
Aus (1) und (2) errechnet sich die Lösung für ^^^^ wie folgt: mit +, = - 2 ./01 3245 645 (3)
Figure imgf000015_0002
ist ^^^^^,^ → 0, d. h. &^,^ → &^. Für diesen Fall gilt dann: mit
Figure imgf000016_0001
Unter der Annahme, dass ΔU keinen Temperaturgang besitzt, hat der Referenzstrom ^^^^ einen insgesamt negativen Temperaturgang . Hinweis: Im Parameter +, manifestiert sich der Temperaturgang der Beweglichkeit der Ladungsträger im MOS-Transistorkanal:
Figure imgf000016_0002
gemäß [S. Sze, Physics of Semiconductor Devices, ser. Wiley-Interscience publication. Wiley, 1981. [Online]. Available: https: //books.google.de/books?id =LCNTAAAAMAAJ]. Obi- ger Temperaturzusammenhang für +, /01 ist allerdings nur gut im klassischen Tempera- turbereich von ca. -40°C bis +140°C erfüllt. Im sogenannten Cryo-Bereich ist dagegen ein gänzlich anderer Trend für den Temperatur- gang der Beweglichkeit der Ladungsträger in MOS-Kanälen gegeben. Entsprechend ergibt sich dann auch dort ein entsprechend vollständig anderer Temperaturgang für den Refe- renzstrom Iref des erfindungsgemäßen Konzepts. Der Iref -Gradient besitzt - gemäß der in Richtung Cryo-Temperaturen dann dort wieder deutlich abnehmenden Beweglichkeit der Ladungsträger im MOS-Kanal - dann dementsprechend ein positives Vorzeichen mit deut- lich zunehmendem Betrag. In der direkten Nähe von 0°K frieren die Ladungsträger schließlich vollständig ein. Ihre Beweglichkeit ist dann Null. Der positive Iref-Gradient geht bei 0°K daher gegen + unendlich. Es gilt somit im klassischen Temperaturbereich von ca. -40°C bis +140°C für einen MOS- Transistor in starker Kanalinversion im Sättigungsbetrieb angenähert:
Figure imgf000016_0003
Wird nun ein beliebiger Transistor FG in einem beliebigen analogen Strompfad betrachtet und arbeitet dieser Transistor 2 in starker Kanalinversion im Sättigungsbereich mit der effektiven Gate-Spannung ^^^^^,G und dem Drain-Strom ^^,G, dann gilt folgender Zusam- menhang:
Figure imgf000017_0001
Wenn ^^,G aus dem Referenzstrom ^^^^ abgeleitet wird, so dass ^^,G = I ⋅ ^^^^ mit I > 0 gilt (vgl. Fig. 3), errechnet sich unter Einbeziehung der Gleichung (3) erfindungsgemäß die effektive Gate-Spannung ^^^^^,G für einen beliebigen Transistor FG wie folgt:
Figure imgf000017_0002
Für den Grenzfall ^^ ^^ ^^ ≫ ^^ gilt die Vereinfachung:
Figure imgf000017_0003
Nach den Gleichungen (7) und (8) steht ^^^^^,G dann in einer festen gewichteten Bezie- hung zu ΔU, die durch die Transistor-Geometrien definiert ist. Da ΔU ein Teilwert einer temperaturstabilen Referenzspannung 9 ist, ist auch ^^^^^,G 2 durch diese Referenzspan- nung 9 festgelegt – d.h. unabhängig vom Temperaturgang von +, /01 bzw. der Beweglich- keit der Ladungsträger im MOS-Transistorkanal -. /01. Das bedeutet, dass auf Basis des erzeugten Referenzstroms ^^^^ 15 alle und somit auch unterschiedliche effektive Gate- Spannungen 2 bzw.6 aller weiteren Transistoren FG,P/Q ∈ S1 in allen anderen von ^^^^ 15 abgeleiteten Strompfaden temperaturstabil eingestellt werden können und nur von den Pro- zesstoleranzen der Referenzspannung 9 und weiterhin nach Gleichung (8) in ihren absolu- ten und relativen Genauigkeiten zueinander höchstens von lokalen Unpaarigkeiten in den Transistor-Geometrien zueinander und der absoluten Genauigkeit von ΔU selbst beein- flusst werden können. An dieser Stelle sei darauf hingewiesen, dass der Temperaturgang in den Beweglichkeiten der Elektronen in den NMOS-Transistorkanälen leicht abweichend vom Temperaturgang in den Beweglichkeiten der Löcher im PMOS-Transistorkanälen ist. Das kann in der Regel in erster Näherung bezüglich der leicht unterschiedlichen Auswirkung auf die Schaltungs- eigenschaften von analogen Funktionsgruppen mit Blick auf die Referenzstromerzeugung vernachlässigt werden. Im Anwendungsgrenzfall muss jedoch einmal ein Referenzstrom erzeugt werden, der eher optimal für die Eigenschaften der NMOS-Transistoren in den analogen Strompfaden ist und ein weiterer, der dann eher optimal für die der PMOS-Tran- sistoren ist. Unter diesem Gesichtspunkt ist die Fig. 8 gezeigte erfindungsgemäße Schal- tung von Bedeutung, da sie in ihrem rechten Strompfad mit ^TU^ einen ersten Referenz- strom zeigt, der optimal geeignet für ein ^^^^^ ≠ W/01 von NMOS-Transistoren ist und gleichzeitig in ihrem linken Strompfad mit ^X?Y>^ einen Referenzstrom zeigt, der optimal geeignet für ein ^^^^^ ≠ W/01 von PMOS-Transistoren ist. Gemäß dem oben vorgeschlagenen Prinzip kann die temperaturunabhängige Arbeitspunk- teinstellung der effektiven Gate-Spannung ^^^^^ um ein Verfahren zur Temperaturkom- pensation der Kleinsignalvorwärtssteilheit Z@ ergänzt werden: Für die Kleinsignalsteilheit Z @,G eines beliebigen Transistors M x , der mit einem vom ^ ^^^ abgeleiteten Strom ^ ^,G = I ⋅ ^^^^ gespeist wird und dabei in starker Kanalversion und Sättigung betrieben ist, gilt: mit I > 0 (9)
Figure imgf000018_0001
Da ^^^^^,G erfindungsgemäß nicht von der Temperatur abhängt, ^^^^ jedoch einen nega- tiven Temperaturgang im Temperaturbereich -40°C bis +140°C hat (vgl. Gleichung (5)), nimmt Z@,G entsprechend mit dem Temperaturgradienten des Stroms ^^^^ ab. Zur Tempe- raturkompensation der Kleinsignalsteilheit Z@,G eines Transistors FG muss daher die Transistorweite G^ des Transistors FG um einen gewissen Beitrag ^ G^ (unter gleichzeiti- ger Beibehaltung seines Arbeitspunktes ^^^^^,G) über die Temperatur geändert werden, so dass damit bei temperaturkonstantem ^^^^^,G der dann insgesamt wieder fließende Strom durch den in seiner Weite veränderten Transistor FG über der Temperatur auf diese Weise ebenfalls immer auf dem gleichbleibendem Niveau von I ⋅ ^^^^ bei T=Tnom konstant ge- halten werden kann. Prinzipbedingt können so nach Gleichung (9) Änderungen in der Kleinsignalvorwärtssteilheit über die Temperatur kompensiert werden. Zur Berechnung der notwendigen Transistorweitenverhältnisse für eine Temperaturkompensation der Kleinsignalsteilheit Z@,G eines Transistors FG muss der Stromfaktor &G betrachtet werden. Es gilt:
Figure imgf000019_0001
Zur Temperaturkompensation muss &G bei minimaler und maximaler Temperatur _0@P>; 0@aGb identisch sein, indem die effektive Transistorweite G^ bei 0@aG um den Be- trag ^ G^ erhöht wird. Es muss daher Folgendes gelten:
Figure imgf000019_0002
Aus (11) ergibt sich für die dann notwendige Änderung der Transistorweite G^ um den Beitrag ^ f^, für einen Temperaturbereich von 0@P> bis 0@aG:
Figure imgf000019_0003
Die schaltungstechnische Realisierung dieses Verfahrens zur Temperaturkompensation der Kleinsignalvorwärtssteilheit Z@,G eines Transistors FG kann mit Hilfe einer Transis- toreinheit mit verstellbarem Geometrieparameter erfolgen. Diese Transistoreinheit setzt sich aus einem Transistor 2 mit einer Basisweite G^ für 0 = 0@P> und mit insgesamt Q weiteren parallel verschalteten Transistoren 2 mit jeweils der Weite ^ G^,P zusammen, die in Summe den benötigten Beitrag ^ G^ für eine Kompensation bei 0@aG abbilden. Der Pa- rameter Q ist dabei eine Funktion der Temperatur mit 0 ≤ Q ≤ h und gibt die mögliche er- reichbare Genauigkeit zur Temperaturkompensation der Kleinsignalsteilheit Z@,G eines Transistors FG vor. Die maximale Genauigkeit der Temperaturkompensation hängt von der minimal wählbaren MOS-Transistorweite einer jeweiligen Fertigungstechnologie ab. Für beste Temperaturkompensation muss ^ G^,P = @^P> für alle Q bei den Transistorteil- komponenten gelten. Für diesen ausgezeichneten Fall wird die maximale Anzahl möglicher Transistorteilkom- ponenten h@aG, um Z@,G annähernd innerhalb des Temperaturbereichs [0@P>, 0@aG] kon- stant zu halten, mit Gleichung (12) wie folgt berechnet:
Figure imgf000020_0001
Hierzu sei folgendes zu berücksichtigen: Im Cryo-Bereich ist der Temperaturgang der Be- weglichkeit der Ladungsträger im Kanal ggf. deutlich verändert gegenüber dem klassi- schen Temperaturbereich von z.B. -40°C bis +140°C. Dort kann es z.B. sein, dass startend von z.B. der Temperatur 4°K in Richtung steigender Temperaturen die Basisweite G^zu- nächst um gewisse Weitenanteile gemindert werden muss, denn die Beweglichkeit der La- dungsträger im Kanal nimmt in diesem Temperaturbereich zunächst zu. Bei höheren Tem- peraturen nimmt sie dann aber - wie auch im Temperaturbereich von -40°C bis +140°C - wieder mit der Temperatur stetig ab. Dann müssen zur Basisweite G^ entsprechend wieder Weitenanteile hinzugefügt werden, um die Kleinsignalsteilheit Z@,G nach wie vor konstant zu halten. Das Verfahren zur Weitenkorrektur der Basisweite G^ kann daher in der Ent- sprechung auch im Cryo-Bereich eingesetzt werden. Hinweis: Die vorliegende Erfindung eignet sich auch für MOS-Transistoranordnungen, deren Potenz-Zusammenhang zwischen dem Drain-Strom ^^ in starker Kanalinversion im Sättigungsbetrieb und der effektiven Gate-Spannung ^^^^^ nicht exakt quadratisch ist. Die Figur 5 a und b zeigen ein mögliches schaltungstechnisches Gesamtkonzept zur Ge- nerierung eines Referenzstroms mit definierten Temperaturgradienten gemäß dem Tempe- raturgradienten der Beweglichkeit der Ladungsträger (Elektronen, Löcher) im MOS-Tran- sistorkanal. Im Temperaturbereich von z.B. ca. -40°C bis +140°C ist dieser negativ. Ge- nauer gesagt ist er dort in etwa proportional zu 0"<⁄ ^ . Im Cryo-Bereich, d.h. bei Tempe- raturen, die sehr deutlich unterhalb von -40°C liegen und zwar im Umfeld des Grenzbe- reichs, wo die Dotierungswirkung der im Kanalbereich eingebrachten Dotierstoffkonzent- ration beginnt einzufrieren (sogenanntes „beginning of doping freeze-out“), was in etwa in der Größenordnung von ca. 40° Kelvin stattfindet, ändert der Temperaturgradient der Be- weglichkeit der Ladungsträger nicht nur deutlich sein Trendverhalten gemäß 0"<⁄ ^ , son- dern er ändert dabei auch sogar sein Vorzeichen im Exponent. Entscheidend ist, dass das schaltungstechnisches Gesamtkonzept nach Fig. 5 a und b auch dort weiterhin funktioniert, ebenso wie weiterhin auch dort alle weiteren erfindungsgemäßen Vorteile gegeben sind (siehe die Figuren 13 und 14). Die schwimmend am Schaltungsknoten R aufgehängte temperaturstabile Spannung ^^ in- nerhalb des nichtlinearen Stromspiegels wird aus einer Bandgap-Spannungsreferenz- Schaltung 9 abgeleitet. Da die integrierte Erzeugung einer Bandlückenspannungsreferenz im Temperaturbereich von 40° Kelvin, insbesondere in Richtung des absoluten Tempera- turnullpunkts, technisch nicht unproblematisch ist, kann sie optional chip-extern erzeugt werden, z.B. mittels einer Referenzschaltung, die dann in einem unproblematischen Tem- peraturbereich arbeitet. Die Robustheit des in Fig. 5 a und b gezeigten konzeptionellen An- satzes hängt entscheidend mit von der Genauigkeit und Qualität der erzeugten Spannung ^^ ab. Diese wiederum hängt ab von der Genauigkeit und Qualität der erzeugten Bandlü- ckenspannung ^l^ 9, von den relativen Genauigkeiten von m^ und m^ 8 zueinander und von den relativen Paarigkeits-Genauigkeiten zwischen den MOS-Transistoren (bzw. Feld- effekt-Transistoren (FET)) in den beteiligten Stromspiegelpfaden zueinander. Es muss au- ßerdem darauf geachtet werden, dass Auswirkungen von Kanallängenmodulationseffekten auf das Spiegelverhalten in den Strompfaden möglichst gering bleiben. Die Erfahrung hat gezeigt, dass relative Genauigkeiten von nd^ ⁄ ^ ^ ≤ 4% in der Serienfertigung in Verbin- dung mit einem vertretbarem Flächenaufwand in der Integration leicht zu erreichen sein sollten. Die Figur 5 a zeigt den hier bevorzugt eingesetzten äußeren formalen CSCBG-Konzept- ansatz nach Fig. 3 in einer ersten genaueren Ausgestaltung mit MOS-Transistoren unter bevorzugter Verwendung von Kaskode-Transistoren 3. Die Kaskode-Transistoren dienen zur Verbesserung der jeweiligen Stromquellencharakteristik der MOS-Transistoren in den jeweiligen Stromspiegelanordnungen, um auf diese Weise den Durchgriff von statischen Veränderungen und dynamischen Störungen in und auf der Versorgungsspannung auf den erzeugten Referenzstrom ^^^^ 15 möglichst gering zu halten. An dem ausgezeichneten Schaltungsknoten R wird die Spannung ^^ 5 bezugspotentialmäßig aufgehängt. (Fig. 5 b zeigt ein mögliches passendes Kernkonzept zur Erzeugung einer schwimmenden Span- nung ^^, die dann entsprechend an dem Schaltungsknoten R bezugspotentialmäßig ange- hängt werden kann. Die bezugspotentialmäßige Anbindung der erzeugten Spannung ^^ an den Schaltungsknoten R ist dabei in der Art, dass der Schaltungsknoten R ohmsch nicht belastet wird). Für ^^^^, ^^ und die entsprechend zugehörigen Eigenschaften von M1 und M2 gilt Gleichung (3). Für die effektive Gate-Spannung von Transistor M1 gilt Glei- chung (2). Für die Zusammenhänge zwischen den effektiven Gate-Spannungen der Tran- sistoren M1, M2, M3 und M4 gilt Gleichung (7). Sofern die Kaskode-Transistoren ebenfalls in starker Kanalinversion betrieben werden, gilt Gleichung (7) entsprechend auch für diese Transistoren. Für das Verhältnis der effektiven Gate-Spannungen der N-Kanal Transisto- ren relativ zu denen der P-Kanal Transistoren ist zu beachten, dass die Beweglichkeit -. der Ladungträger in den Transistorkanälen und damit entsprechend auch die jeweiligen Werte in &^,^ &G typisch um den Faktor 2 bis 3 verschieden sind. Da die Temperatur- gänge der Beweglichkeit -. der Ladungträger in den N- und P-Transistorkanälen recht ähnlich sind, stehen insgesamt gesehen die effektiven Gate-Spannungen aller genannten Transistoren in der CSCBG-Stromschleife näherungsweise immer in einem festen gleich- bleibenden temperaturunabhängigen Zusammenhang zueinander und damit auch immer in einem festen gleichbleibenden temperaturunabhängigen Verhältnis zu ^^. Die Figur 5 b zeigt ein zu Fig. 5 a mögliches passendes Kernkonzept zur Erzeugung einer schwimmenden Spannung ^^, die dann entsprechend an dem Schaltungsknoten (R) be- zugspotentialmäßig belastungsfrei angehängt werden kann. Der Spannungsabfall ^^ ent- steht am Widerstand m^. Der Widerstand m^ ist in eine N- und P-Kanalstromspiegelanord- nung in der Art eingebunden, dass der Stromzufluss am Anschlusspunkt p?T6+ idealer- weise exakt identisch ist mit dem Stromabfluss am Anschlusspunkt p?T6 –. Da der Stromzu- und Abfluss bei einer bezugspotentialmäßigen Anbindung des Spannungsabfalls ^^ über m^ an den Schaltungsknoten R in der Praxis nahezu exakt identisch gehalten wer- den kann, gelingt die Bezugspotentialanbindung von ^^ an R nahezu belastungsfrei. Der Strom ^ ist bevorzugt in allen identisch gestalteten gezeigten P-Kanal Transistoren dann ebenfalls nahezu identisch, da sie gemeinsam bezüglich ihres Gate-Potentials vom Aus- gang eines Differenzverstärkers gesteuert werden. Über einen Regelprozess bildet der Dif- ferenzverstärker die Spannung ^l^ auf den Widerstand m^ ab, in dem dann der Strom ^ fließt, der gespiegelt dann bevorzugt betragsidentisch auch in den anderen Strompfaden fließt. Unter den oben beschriebenen und in Fig. 5 b ersichtlichen sonstigen Zusammen- hängen berechnet sich damit dann der Wert der Spannung ^^ gemäß: ^^ = ^ q^ l^ ⋅ q^. Da ^l^ bevorzugt die Ausgangsspannung einer temperaturstabilen Bandgap-Spannungsrefe- renz-Schaltung 9 ist, ist ^^ über ^l^ und das Widerstandsverhältnis q^ q^ nahezu genauso robust und temperaturstabil definiert, wie der Wert der Ausgangsspannung einer Bandgap- Spannungsreferenz-Schaltung selbst. Die Figur 6 zeigt eine mögliche vollständige Ausgestaltung des CSCBG-Stromquellen- prinzips auf Transistorebene gemäß Fig. 3, Fig. 5 a und b. Die am Knoten R schwimmend eingehängte Spannung ^^ bestimmt direkt (oder indirekt) die effektiven Gate-Spannung aller Transistoren innerhalb der CSCBG-Stromschleife. In Verbindung mit der tempera- turabhängigen Beweglichkeit der Ladungsträger (hier Elektronen) in den NMOS-Transis- torkanälen (und den zugehörigen NMOS-Kapazitätsbelägen) der Transistoren M1 und M2 ergeben sich (in Verbindung mit dem Stromübertragungsverhältnis des linearen P-Kanal- Stromspiegels bestehend aus M3 und M4) die Ströme Iup1 und Idown1 in den jeweiligen Zweigströmen (der über ^^ definiert eingestellten) CSCBG-Stromschleife. Der Tempera- turgang der Zweigströme ist damit ein unmittelbares Abbild des Temperaturgangs der Be- weglichkeit der Elektronen in den NMOS-Transistorkanälen. Die Spannung ^^ definiert sich aus der Spannung ^l^ gemäß ^^ = ^l^ ⋅ m^⁄ m^ . ^l^ ist definitionsgemäß tempera- turstabil und definiert sich bevorzugt über die Bandlücke des verwendeten Halbleiterma- terials. In Bezug auf Fig. 6 sei darauf hingewiesen, dass der Umstand, dass erfindungsgemäß so- wohl die Spannungsabfälle über den Widerständen in den Strompfaden mit den Strömen IR1 sowie die effektiven Gate-Spannungen aller Transistoren in den Strompfaden Idown1, Iup1 und Iup2 in einem festen Verhältnis zur temperaturstabilen Spannung ^l^ stehen, es erlaubt, dass alle Kaskode N- und P-Kanal Transistoren innerhalb der CSCBG-Strom- schleife in der Art potentialmäßig temperaturstabil zu justieren, dass sowohl die N-Kanal Transistoren M1 und M2 des nichtlinearen Stromspiegelparts, wie auch die P-Kanal Tran- sistoren M3 und M4 des linearen Stromspiegelparts immer temperaturstabil um den glei- chen absoluten Spannungsbetrag relativ zu ihren jeweiligen effektiven Gate-Spannungen im Sättigungsbereich betrieben sind. Das bedingt, dass über den gesamten technisch mög- lichen Temperaturbereich (Cryo bis Hochtemperatur – insbesondere auch in Verbindung mit vergleichsweise kleinen Versorgungsspannungen) eine einwandfreie Funktion der Schaltung immer gegeben ist: Nämlich die versorgungsspannungsunabhängige Erzeugung eines Referenzstroms mit einem Temperaturgang gemäß des Temperaturgangs der Beweg- lichkeit der Ladungsträger in den Transistorkanälen, auf dessen Basis dann in allen weite- ren gespiegelten Strompfaden die effektiven Gate-Spannungen 2 bzw. 6 der dort befindli- chen Transistoren dann ebenfalls wieder in einem festen Bezugsverhältnis zur temperatur- stabilen Spannung ^l^ 9 stehen. Ebenfalls in Bezug auf Fig. 6 sei darauf hingewiesen, dass durch die Besonderheit der anteiligen Erzeugung des Referenzpotentials Nref2 für die NMOS-Kaskode-Transistoren innerhalb der SBCS-Stromschleife aus der Spannung ^l^ 9 mit Hilfe eines weiteren Wi- derstandes m< benötigt die SBCS-Stromschleife nicht zwingend ergänzend eine soge- nannte Start-Up Schaltung, um in Verbindung mit dem Einschalten der Versorgungsspan- nung immer sicher in ihren vorgesehenen ^^^^  -Arbeitspunkt 15 zu gelangen. Für eine Temperaturkompensation von Kleinsignalvorwärtssteilheiten Z@ innerhalb von analogen Funktionsgruppen, erfindungsgemäß z.B. auf Basis der in Fig. 6 (oder auch der in Fig. 7 oder Fig. 8) gezeigten referenzstromerzeugenden Schaltung, müssen in den ent- sprechenden analogen Strompfaden, die entsprechend an eine der erfindungsgemäßen re- ferenzstromerzeugenden Schaltungen angekoppelt sind, und dort innerhalb der bezüglich Z@ konstant zu haltenden Transistorgruppen FG (vergleiche z.B. Fig. 9 oder Fig. 10) je- weils parallel zu den dortigen Basistransistoren 2 (in Fig.9 und 10 mit den Bezeichnungen Mx,1 , Mx,2) mit der jeweiligen Basisweite G^, die genau ausreichend ist für Z@ = Z@r4Cst bei 0 = 0@P> , insgesamt maximal Q = h@aG weitere Transistoranteile Mx,i mit jeweils parallel wirkend hinzugeschaltet werden, sodass letzendlich bei 0 = 0@aG für Z@ = Z@r4Cst gilt:
Figure imgf000024_0001
⋅ h@aG. Die Transistoranteile Mx,i (in Fig. 9 und Fig. 10 mit den Bezeichnungen Mx,1,i , Mx,2,i) werden über eine zusätzliche Steuerstrecke, bestehend aus einem Temperatursensor und einer Weiten-Steuereinheit, wirksam geschaltet. Die Weiten-Steuereinheit erreicht das Wirksamschalten über MOS-Transistoren 16 als Ein/Aus-Schalter (in Fig. 9 und Fig.10 mit den Bezeichnungen Ms,1,i , Ms,2,i) in den paral- lel wirkenden Strompfaden, die dann über das digitale Ein/Ausschalten der Ströme in den Strompfaden die parallel wirkenden Transistoranteile Mx,i über den Stromfluss entspre- chend wirksam oder unwirksam werden lassen. Die Weiten-Steuereinheit schaltet genau Q Transistoranteile Mx,i anteilig (mit 0 ≤ Q ≤ h@aG ) gemäß der aktuellen Temperatur 0 im- mer in der Art wirksam, dass das Ziel Z@ = Z@r4Cst möglichst gut angenähert erreicht wird. Mögliche weitere schaltungstechnische Ausgestaltungen eines Zu- und Abschaltens für ein Z@ = Z@r4Cst über Temperatur sind jeweils beispielhaft auch in Fig. 11 und Fig. 12 dargestellt. Die Figur 7 zeigt eine weitere mögliche technische Variante einer vollständigen Ausge- staltung des CSCBG-Stromquellenprinzips für eine Referenzstromgenerierung mit einem Temperaturgang gemäß dem der Beweglichkeit der Ladungsträger im MOS-Transistorka- nal. In Analogie zu Fig. 6 definiert sich die Spannung ^^ auch hier aus der Spannung ^l^ 9 gemäß ^^ = ^l^ ⋅ m^ ⁄ m^ . Die durch ^^ gesteuerte SBCS-Stromschleife ist hier aller- dings in ihren bevorzugt betragsgleichen Zweigströmen ’Iup1’ und ’Idown1’ zunächst durch den ON-Widerstand ’m^^u’ = 1⁄ Z^v,^^u des Transistors ’Mres’ bestimmt. ’Mres’ arbeitet im Betriebsbereich der starken Kanalinversion – allerdings im Trioden- und nicht wie alle anderen Transistoren im Sättigungsbereich! Seine effektive Gate-Spannung und damit dann auch sein m^^u-Wert ist genau dann alleinig durch den am Knoten (R) schwimmend eingehängten ^^  - Spannungswert bestimmt, wenn der Transistor ’MTh’ in seiner Ver- schaltung als MOS-Diode einen Spannungsabfall in etwa gemäß seiner Schwellenspan- nung ^Bw zeigt. D.h. es muss gelten: ^^^^^,x6w ≈ 0 V. ’MTh’ arbeitet dann im Betriebsbe- reich der moderaten Kanalinversion. Erreicht werden kann das durch eine entsprechende geometrische Gestaltung seines W/L-Verhältnisses. Unter diesen ausgezeichneten Bedin- gungen zeigen dann die Zweigströme auch in dieser durch ^^ gesteuerten SBCS-Strom- schleife einen Temperaturgang in der Qualität gemäß der Zweigströme der in Fig. 5 ge- zeigten ebenfalls durch ^^ gesteuerten SBCS-Stromschleife. Grund dafür ist, dass der On- Widerstand von ’Mres’ schaltungsbedingt alleinig durch den Spannungswert ^^, der tem- peraturabhängigen Beweglichkeit der Ladungsträger (hier Löcher) im seinem PMOS- Transistorkanal (und seinem zugehörigem PMOS-Kapazitätsbelag) und seinen geometri- schen Abmessungen bestimmt ist. Vorausgesetzt ist weiter, dass die PMOS-Transistoren M1 und M2 des nichtlinearen Stromspiegelanteils der SBCS in starker Kanalinversion und in Sättigung betrieben sind. Ferner muss für ihre ^⁄ y -Geometrieverhältnisse gelten: ^^⁄ y^ > ^^⁄ y^ . Um die Einflüsse des Substrateffektes zu vermeiden, befindet sich M2 bevorzugt in einer eigenen N-Wanne. Für den ausgezeichneten Ausgestaltungsfall das gilt ^^⁄ y^ = 4 ⋅ ^^⁄ y^ ergibt sich außerdem, dass dann für die Kleinsignalsteilheit Z@,^ von M1 näherungsweise gilt: Z@,^ ≈ Z^v,^^u = 1⁄ z^^u = 1⁄ m^^u . Der Temperaturgang besag- ter Leitwerte bzw. Widerstände ist vom Temperaturgang der Beweglichkeit der Ladungs- träger im PMOS-Transistorkanal des Transistors ’Mres’ bestimmt, was insgesamt dazu führt, das auch die resultierenden Ströme in der Stromschleife 15 jeweils wieder exakt geprägt sind von dem Temperaturgang der Beweglichkeit der Ladungsträger (Löcher) in den Kanälen der PMOS-Transistoren. Es sei darauf hingewiesen, dass diese Variante der SBCS-Stromschleife konzeptbedingt eine sogenannte `Start-Up`-Schaltung benötigt. Die Figur 8 zeigt eine weitere vorteilhafte vollständige Ausgestaltung des CSCBG-Strom- quellenprinzips auf Transistorebene mit einer gesteuerten SBCS-Stromschleife – hier dies- mal bestehend aus insgesamt zwei nichtlinearen, jeweils über ^^ 5 definierten Stromspie- geleinheiten gemäß dem in Fig. 4 gezeigten fundamentalen Konzepts einer Verallgemei- nerung für die Ausprägungen von CSCBG-Stromschleifen. Neben dem Vorteil, dass hier in Verbindung mit zwei nichtlinearen Stromspiegeleinheiten die Stromarbeitspunkte in der SBCS-Stromschleife noch deutlich stabiler definiert sind und sich damit das Kennverhal- ten aller elektrischen Merkmale nochmals deutlich verbessert (siehe hierzu insb. [Veit, Dominik and Oehm, Jürgen, “A Current Reference with Multiple Nonlinear Current Mir- rors to Reduce Noise, Mismatch and Impact of Supply Voltage Variation“, IEEE Transac- tions on Circuits and Systems II: Express Briefs, vol. 70, no. 5, pp. 1729-1733, May 2023, doi: 10.1109/TCSII.2023.3260164), besitzen die Zweigströme Iup1 und Idown1 als neues Merkmal einen leicht unterschiedlichen Temperaturgang. Dabei ist der Strom Iup1 optimal geeignet zur Erzeugung von temperaturstabilen effektiven Gate-Spannungen in N-Kanal- Transistoren. Der Strom Idown1 ist optimal geeignet zur Erzeugung von temperaturstabilen effektiven Gate-Spannungen in P-Kanal-Transistoren. Hintergrund ist, dass die Tempera- turgänge in den Beweglichkeiten von Löchern und Elektronen in den Transistorkanälen prinzipbedingt nicht exakt, sondern nur angenähert ähnlich sind. Entsprechend bildet der nichtlineare N-Kanal-Stromspiegelpart den Temperaturgang der Elektronen und der nicht- lineare P-Kanal-Stromspiegelpart den der Löcher ab. Die temperaturstabile Spannung ^^> 5 definiert sich über die Spannung ^l^ 9 gemäß ^^> = ^l^ ⋅ m^{⁄ m^ und ^^U 5 gemäß ^^U = ^l^ ⋅ m^,⁄ m^ . Die Spannung ^^> ist schwimmend am Knoten RN in den nichtli- nearen N-Kanal-Stromspiegelpart eingehängt. Die Spannung ^^U ist schwimmend am Knoten RP in den nichtlinearen P-Kanal-Stromspiegelpart eingehängt. Ebenso wie die in Fig. 6 gezeigte Schaltung benötigt auch die hier gezeigte Schaltung aus den gleichen Grün- den nicht zwingend eine sogenannte `Start-Up`-Schaltung. In Bezug auf Figur 8 sei darauf hingewiesen, dass der Umstand, dass erfindungsgemäß alle Spannungsabfälle über die Widerstände in den IR1 Strompfaden in einem festen Verhältnis zur temperaturstabilen Spannung ^l^ 9 stehen, es erlaubt, dass auch gleichzeitig alle Kas- kode N- und P-Kanal Transistoren innerhalb der CSCBG-Stromschleife in der Art poten- tialmäßig temperaturstabil zu justieren, dass sowohl die N-Kanal Transistoren M1 und M2 des nichtlinearen Stromspiegelparts, wie auch die P-Kanal Transistoren M3 und M4 des zweiten nichtlinearen Stromspiegelparts immer temperaturstabil um den gleichen absolu- ten Spannungsbetrag relativ zu ihren jeweiligen effektiven Gate-Spannungen im Sätti- gungsbereich 2 bzw. 6 betrieben sind. Man bedenke, dass konzeptbedingt sowohl die ef- fektiven Gate-Spannungen 2 bzw.6 der Transistoren M1, M2, M3 und M4 ebenso wie auch die Spannungsabfälle über die Widerstände in den IR1 Strompfaden immer in einem festen Verhältnis zur temperaturstabilen Spannung ^l^ stehen. In Analogie zur in Fig. 6 gezeig- ten Schaltung mit nur einem nichtlinearen Stromspiegelanteil bedingt das auch hier, dass über den gesamten technisch möglichen Temperaturbereich (Cryo bis Hochtemperatur) stets eine einwandfreie Funktion der Schaltung gegeben ist. Zusätzlich sei darauf hingewiesen, dass durch die Besonderheit der Erzeugung der schwimmenden Spannungen ^^> und ^^U und den jeweils daran orientierten weiteren Potentialen Nref2 und Pref2 aus den anteiligen Spannungsabfällen über die Widerstände in den IR1 Strompfaden benötigt die CSCBG-Stromschleife auch hier in Analogie zur in Fig. 6 gezeigten Schaltung nicht zwingend ergänzend eine sogenannte Start-Up Schaltung, um in Verbindung mit dem Einschalten der Versorgungsspannung immer sicher in ihre vorgese- henen ^^^^  -Arbeitspunkte 15 Idown1 und Iup1 zu gelangen. Die Figur 9 zeigt das Konzept einer linearen OTA-Schaltung nach dem `Square-Law`- Prinzip mit festem Eingangs-Gleichtaktbezug 2 zum Schaltungsknoten K ergänzt um eine Methode zur Temperaturkompensation der Kleinsignalsteilheit Z@ und damit gleichzeitig auch der linearen Großsignalsteilheit |@. Dabei ist vorausgesetzt, dass der Referenzstrom ^^^^ mit einem Temperaturgradient gemäß dem Temperaturgradienten der Beweglichkeit der Ladungsträger im NMOS-Transistorkanal versehen ist und die sich erfindungsgemäß dabei in Verbindung mit diesem Referenzstrom ^^^^ einstellenden effektiven Gate-Span- nungen für die (N)MOS-Transistoren immer in einem festen temperaturunabhängigen Ver- hältniszusammenhang zur Bandlückenspannung ^l^ 9 befinden. Mögliche Einrichtungen zur Erzeugung eines geeigneten Referenzstroms ^^^^ 15 zeigen die Figuren 3, 4, 5, 6, 7 und 8. Auf Basis der `Square-Law`-artigen Übertragungskennlinie (siehe Fig.1) der betei- ligten NMOS-Transistoren ergibt sich dann letztendlich in Verbindung mit den weiteren in Fig. 9 gezeigten Schaltungszusammenhängen ein linearer Übertragungszusammenhang zwischen der Eingangsspannung ^P> und dem Ausgangsstrom ^?T6 der OTA-Schaltung, soweit für die Signalamplituden von ^P> gilt:
Figure imgf000028_0001
Da die oben genannten effektiven Gate-Spannungen der N-Kanal Transistoren bei ^P> = 0V in Verbindung mit einer der ebenfalls oben genannten Einrichtungen zur Erzeugung eines geeigneten Referenzstroms ^^^^ 15 damit dann allesamt temperaturstabil sind, ist dann auch der Übertragungszusammenhang als solcher zwischen ^P> und ^?T6 innerhalb des oben genannten möglichen linearen Übertragungsbereichs der OTA-Schaltung unab- hängig von der Temperatur immer linear – die Übertragungssteilheit |x zwischen ^P> und ^?T6 ändert sich allerdings mit der Temperatur, wenn das Steuer-Kontrollwort mit Q-Bit Wortbreite nicht entsprechend mit der Temperatur verändert wird. In Verbindung mit einem Steuer-Kontrollwort mit Q-Bit Wortbreite (Q ∈ S) können näm- lich die in Summe wirksamen Kleinsignalsteilheiten in den Strompfaden 1 und 2 über Temperatur nahezu konstant gehalten werden. Die über die Schalttransistoren Fu,^P und Fu,^P zuschaltbaren Transistoranteile
Figure imgf000028_0002
und F^au,^P , FG,^P können dabei vor- teilhaft einer 2>-Gewichtung (I ∈ S) jeweils entsprechend der Q-Bit-Wortbreite in Bezug auf ihre jeweiligen Transistorbreiten folgen. In Verbindung mit dem Q-Bit Steuer-Kontroll- wort ist es dann insgesamt möglich u.a. folgende zentralen Schaltungskenngrößen über den gesamten vorgesehenen Temperaturbereich näherungsweise konstant zu halten: Z@ = |x, der maximal mögliche Bereich für lineare Signaldynamiken, das äquivalente 1⁄ W - Eingangsrauschen, die Zweigströme ^^ und ^^ , die Leistungsaufnahme und die Signal- bandbreite der Anordnung. Der vorgesehene Temperaturbereich kann dabei im Grenzfall dem maximal technisch möglichen Betriebstemperaturbereich von CMOS-Schaltungen entsprechen (ca. 4 K bis 480 K). Die Figur 10 zeigt in Anlehnung an die in Fig. 9 gezeigte Kernidee einen weiteren Schal- tungsentwurf einer linearen OTA-Schaltung nach dem Square-Law-Prinzip mit festem Eingangs-Gleichtaktbezug zum Schaltungsknoten K sowie mit integrierter Methode zur Temperaturkompensation der Kleinsignalsteilheit Z@ und damit gleichzeitig auch der li- nearen Großsignalsteilheit |@. Die OTA-Schaltung fungiert hier in Verbindung mit der speziellen Beschaltung als lineare HF-Sendeendstufe auf eine Antenne 11. Auf Kaskode- Anordnungen in den Drain-Pfaden kann in dieser OTA-Applikation vorteilhaft verzichtet werden, weil die Drain-Anschlüsse im gegebenen Fall hier über den Balun (Übertrager) näherungsweise immer mit dem festen Potential der Versorgungsspannung verbunden sind. Auch hier können in Verbindung mit einem Steuer-Kontrollwort mit Q-Bit Wortbreite (Q ∈ S) die in Summe wirksamen Kleinsignalsteilheiten in den Strompfaden ^^ und ^^ über Temperatur nahezu konstant gehalten werden. Die über die Schalttransistoren Fu,^P und F zuschaltbaren Transistoranteile und F können > u,^P
Figure imgf000029_0001
G,^P dabei vorteilhaft einer 2 - Gewichtung (I ∈ S) jeweils entsprechend der Q-Bit-Wortbreite in Bezug auf ihre jeweili- gen Transistorbreiten folgen. In Verbindung mit dem Q-Bit Steuer-Kontrollwort ist es ins- gesamt möglich u.a. folgende zentralen Schaltungskenngrößen über den gesamten vorge- sehenen Temperaturbereich näherungsweise konstant zu halten: Z@ = |x, der maximal mögliche Bereich für lineare Signaldynamiken, das äquivalente 1⁄ W -Eingangsrauschen, die Zweigströme ^^ und ^^, die Leistungsaufnahme und die Signalbandbreite der Anord- nung. Der vorgesehene Temperaturbereich kann dabei im Grenzfall auch hier dem maxi- mal technisch möglichen Betriebstemperaturbereich von CMOS-Schaltungen entsprechen (ca. 4 K bis 480 K). Die Figur 11 zeigt den Schaltungsentwurf einer klassischen OTA-Schaltung mit arbeits- punktmäßig speziell vorgespannten Kaskode-Strukturen. Eine Besonderheit dabei ist die schwimmende Arbeitspunkteinstellung der PMOS-Kaskoden über der PMOS-Differenz- stufe 13 mittels einer PMOS-Diode, über die ein Teil des Referenzstroms fließt. Die Tran- sistoren der PMOS-Differenzstufe 13 sind in Ruhelage immer gemäß der Differenz in den effektiven Gate-Spannungen von der PMOS-Diode abzüglich der effektiven Gate-Span- nung der Kaskode-Transistoren und den effektiven Gate-Spannungen der PMOS-Transis- toren der Eingangsdifferenzstufe 13 in Sättigung. Es gilt:
Figure imgf000030_0001
. Auch die NMOS-Kaskode-Strukturen des linearen NMOS-Stromspiegels werden entspre- chend von einer NMOS-Diode vorgespannt (in Fig. 11 nicht gezeigt). Auch hier gilt, dass gemäß der Differenz in den effektiven Gate-Spannungen von der NMOS-Diode relativ zu den effektiven Gate-Spannungen der NMOS-Transistoren des Stromspiegels die NMOS- Transistoren des Stromspiegels in Sättigung arbeiten. Es gilt:
Figure imgf000030_0002
Alle Zweigströme 15 in der OTA-Schaltung besitzen einen Temperaturgang in der Art, dass die effektive Gate-Spannungen aller aktiv eingeschalteten Transistoren keine Funk- tion von der Temperatur sind. Diese sind typisch ∝ 0"<⁄ ^ im klassischen Temperaturbe- reich von -40°C bis +140°C. Die aktiv eingeschalteten Transistoren arbeiten in starker Ka- nalinversion. (Mögliche Ausnahme: Die Kaskode-Transistoren können ggf. auch in mode- rater Kanalinversion arbeiten). Das führt dazu, dass über den gesamten technisch mögli- chen Temperaturbereich alle beteiligten Transistoren immer um den gleichen festen Span- nungsbetrag in Sättigung arbeiten. In Verbindung mit den hier beschriebenen Arbeitspunk- teinstellungstechniken der Kaskode-Strukturen kann auf diese Weise unter Verwendung der hier gezeigten statisch nicht belasteten OTA-Stufe (z.B. innerhalb von Operationsver- stärkeranordnungen z.B. gemäß Fig. 12) eine DC-Verstärkung von insgesamt deutlich mehr als 80 dB erreicht werden – und das sogar innerhalb des gesamten technisch mögli- chen Temperaturbereichs (Cryo- bis Hochtemperatur). Über ein 3-Bit Steuerwort kann weiterhin insbesondere die insgesamt wirksame Steilheit der Differenzstufenanordnung über Temperatur z.B. im klassischen Bereich von -40°C bis 140°C näherungsweise konstant gehalten werden. Das heißt in diesem Beispielfall im De- tail genauer: Im Raster von 22.5°C-Schritten, kann der Temperatureinfluss auf Schaltungs- eigenschaften wie z.B. der nichtlinearen Übertragungsdynamik der PMOS OTA-Diffe- renzstufe 13, das äquivalente 1⁄ W -Eingangsrauschen der Gesamt-OTA-Anordnung, die Höhe der Beträge der Zweigströme I1 und I3, die Leistungsaufnahme der Kern-OTA- Kernanordnung und der Frequenzgang sowie die Signalbandbreite der Gesamt-OTA-An- ordnung näherungsweise fast vollständig ausgeblendet werden. Erst jenseits des Tempera- turfensters [-65.5 °C bis +165 °C] verlassen die oben genannten Schaltungseigenschaften den eng gesteckten Spezifikationsbereich der über die 3-Bit-Steuerung kontrollierten Tem- peraturstabilität. Die Figur 12 zeigt die Schaltung eines 3-stufigen Operationsverstärkers mit erfindungsge- mäßer Temperaturkompensation seiner Kenngrößen über ein 3-Bit Steuerwort im Bereich der OTA-Eingangsdifferenzstufe 13 und gleichzeitig der treibenden OTA-Ausgangsstufe 13. Die erste Stufe – die Eingangs-OTA-Stufe – ist identisch zu der in Fig. 11 gezeigten Stufe gestaltet. Für die zweite Stufe – eine invertierende Spannungsverstärkerstufe mit ei- ner ausgezeichnet hohen DC-Verstärkung aufgrund der dort vorgesehenen Kaskode-Tran- sistoren – ist keine Temperatursteuerung vorgesehen, da der Temperaturgang dieser Stufe typisch im Gesamtverhalten des Operationsverstärkers von außen nicht sichtbar wird durch die Begrenzung der OP-Bandbreite auf der Basis eines vorgesehenen Miller-Kondensators C im Zusammenspiel mit der hier vorgesehenen temperaturkompensation der Steilheit Z@ der OTA-Eingangsdifferenzstufe 13. Die dritte Stufe ist eine Pufferstufe mit einer Span- nungsverstärkung von knapp unter eins. Sie ist als OTA-Stufe ausgeführt, die dann als Puffer-OTA-Stufe konfiguriert ist. Zu diesem Zweck ist der OTA-Ausgang fest mit dem negativen Eingang der Puffer-OTA-Stufe verdrahtet. Die Steilheit Z@.,T^^^^ der Puffer- OTA-Stufe entspricht unmittelbar der Steilheit ihrer Differenztransistoren und ist abzu- stimmen auf die zu erwartende ohmsche Belastung des Ausgangs des Operationsverstär- kers. Die Puffer-OTA-Stufe benötigt keine internen Kaskode-Strukturen, da die einfache Pufferfunktionalität auch ohne zusätzliche Kaskode-Strukturen innerhalb der Puffer-OTA- Stufe ausreichend realisiert ist. Allerdings enthält sie bevorzugt eine Temperaturkompen- sation auf der Basis eines 3-Bit Steuerwort in Analogie und passend zur ersten OTA-Stufe des Operationsverstärkers, damit auch die Treiberfähigkeit des Operationsverstärkers ins- gesamt keinen Temperaturgang zeigt. Das 3-Bit Steuerwort ist für beide OTA-Stufen des Operationsverstärkers bevorzugt identisch. Über das 3-Bit Steuerwort wird damit gleich- zeitig auch die Steilheit der Puffer-OTA-Stufe und damit die Treiberfähigkeit des Opera- tionsverstärkers hinsichtlich seiner Ausgangsstufe innerhalb des vorgesehenen Tempera- turbereichs der Temperaturkompensation angenähert konstant gehalten. In Bezug auf die Figuren 9 bis 12 ist folgendes anzumerken: Für eine Temperaturkompen- sation im klassischen Temperaturbereich (von z.B. -40°C bis +140°C) der jeweiligen Kleinsignalsteilheiten Z@ in den analogen Signalpfaden müssen in den diesbezüglich kri- tischen Pfaden mit den bezüglich Z@ konstant zu haltenden Transistorwirkungen den je- weils betreffenden Transistoren Mx zu ihrem jeweiligen wirksamen Basisweitenanteil G^, der genau ausreichend ist für den Z@-Zielwert bei 0 = 0@P>, mit zunehmender Temperatur nach und nach Q weitere Transistorweitenanteile Mx,i mit ^ G^,P (gleiche Kanallänge) elektrisch parallelwirkend hinzugeschaltet werden, um den Z@-Zielwert näherungsweise auch bei steigender Temperatur weiter konstant zu halten. Bei 0 = 0@aG gilt dann: ^ G^ = ⋅ h@aG, wobei h@aG die Anzahl der für 0 = 0@aG insgesamt hinzuschaltbaren iden- tischen Transistorweitenanteile mit jeweils ^ G^,P ist. In Verbindung mit Gleichung (13) gilt ferner:   0 ≤ Q ≤ h@aG. Vergleiche dazu Fig. 9 und Fig. 10, dort ist beispielhaft ein Z@- Trimming bestehend aus Q identischen ^ G^,P-Trimminganteilen vorgeschlagen. Die jewei- ligen Transistoranteile Mx,i mit ^ G^,P werden über eine zusätzliche Steuerstrecke, beste- hend aus einem Temperatursensor und einer digitalen Weiten-Steuereinheit, entsprechend der Temperaturänderung geeignet elektrisch parallel wirkend zum Basisweitenanteil zu- oder abgeschaltet. Das Zu- und Abschalten geschieht jeweils über einen in Serie zum Tran- sistorweitenanteil mit
Figure imgf000032_0001
geschalteten Schalttransistor Ms,i mit bevorzugt gleicher Transistorweite ^ G^,P und dabei bevorzugt minimaler Kanallänge y@P>, der dann bevor- zugt mit vollem digitalen Pegel an- und ausgeschaltet wird. Die jeweiligen zuschaltbaren Transistorweitenanteile ^ G^,P können dabei z.B. vorteilhaft jeweils im Weitenwert iden- tisch sein und in aufsteigenden 2> -Gruppierungen ansteuertechnisch zusammengefasst sein. Alternativ können die zuschaltbaren Transistorweitenanteile auch jeweils verschie- den sein und dabei dann in ihrer Weitenstaffelung vorteilhaft einer 2>-Gewichtung folgen. Auf diese Weise kann das Zu- und Abschalten von Transistorweitenanteilen über ein digi- tales Steuerwort stattfinden, so dass der Betragswert des digitalen Steuerworts im Dual- code gleichzeitig auch der Faktor für die zuzuschaltenden Transistorweitenanteile ist, zu- sammengesetzt anteilig aus Transistoren mit einer 2>-Weitenreihung. Dazu wird auch hier auf die Fig. 11 und Fig. 12 verwiesen, wo beispielhaft ein Z@-Trimming auf Basis eines 3- Bit-Worts vorgeschlagen wird, insbesondere eine 3-Bit-Trimm-Genauigkeit des Tempera- turgangs innerhalb des Temperaturbereichs _0@P>, 0@aG b. In allen analogen Signalpfaden, in denen die jeweiligen Kleinsignalsteilheiten Z@ über Temperatur näherungsweise konstant gehalten werden, indem den jeweils betreffenden Transistoren Mx zu ihrem jeweiligen wirksamen Basisweitenanteil G^, weitere Transistor- weitenanteile entsprechend den Temperaturveränderungen wirksam zu- oder abgeschaltet werden, fließt in den Transistoren Mx selbst jeweils ein Ruhestrom, der sich aus dem Re- ferenzstrom ^^^^ 15 (mit einem Temperaturgang gemäß der Beweglichkeiten der Ladungs- träger im Transistorkanal) ableitet. Auch in den jeweils aktiv eingeschalteten Transistor- anteilen Mx,i fließt ein entsprechender Ruhestrom, der sich jeweils aus dem Referenzstrom ^^^^ 15 ableitet. Alle stromführenden Transistoranteile haben also einen Kanalinversions- grad gemäß ^^^^^. In Verbindung mit den gemäß der aktuellen Temperatur zugeschalteten Transistorweiten- anteile für Z@ ≈ konstant, gilt entsprechend für die Gesamtstromaufnahme eines analogen Signalspfads mit Z@ ≈ konstant, dass diese mit der Temperatur ebenfalls angenähert kon- stant bleibt. Das folgt aus dem Umstand, dass allgemein für die MOS-Kleinsignalsteilheit Z in starker Kan ^^^ @ alinversion und Sättigung gilt: Z@ =
Figure imgf000033_0001
. Der Quotient aus ^^ und ^^^^^ bleibt – wenn alle aktiv geschalteten Transistoren den gleichen Kanainversionsgrad ^^^^^ haben – nur genau dann konstant, wenn der dabei insgesamt fließende Strom ^^ ebenfalls konstant bleibt. ^^ steht also in diesem Fall für die Stromsumme in allen für Z@ ≈ konstant aktiv stromführend geschalteten Transistoranteile. Ferner gilt, dass durch das Zu- und Abschalten von Transistorweitenanteilen sich die kapazitive Belastungssitua- tion durch die Summe aller Gate-Source-Kapazitäten ^^v nur unwesentlich ändert. Auch ein abgeschalteter Transistorweitenanteil belastet nach wie vor kapazitiv. Der Kanal unter einem Gate führt im abgeschalteten Fall zwar keinen Strom – er ist aber nach wie vor vorhanden und belastet den analogen Signalpfad nach wie vor entsprechend kapazitiv. Wenn also Z@ näherungsweise in Verbindung mit dem Zu- und Abschalten von Transis- torweitenanteilen konstant bleibt, bleiben dabei gleichzeitig auch die kapazitiven Belas- tungsanteile im analogen Z@-Signalpfad näherungsweise konstant. Entsprechend bleibt auch die Transitfrequenz WB für einen solchen Verstärker näherungsweise konstant, bei dem (wie oben beschrieben) durch das Zu- und Abschalten von Transistorweitenanteilen (gemäß der aktuellen Temperatur) die im den analogen Signalpfaden wirksamen Kleinsig- nalsteilheiten näherungsweise konstant gehalten werden. Die Figuren 13 und 14 zeigen in einem tabellarischen Vergleich den klassischen ’Bias’- Konzept-Ansatz nämlich `dem eines PTAT-Referenzstroms` dem des erfindungsgemä- ßen ’Bias’-Konzept-Ansatzes mit Blick auf die zentralen Eigenschaften eines analogen Signalpfads als Funktion der Betriebstemperatur 0 dar. Dabei wird z.B. jeweils positiv (+) gewertet, wenn die Temperatur keinen Einfluss auf die betrachtete Eigenschaft zeigt, ne- gativ (-) wenn ein deutlicher Temperatureinfluss gegeben ist. Vergleichsreferenz sind die jeweiligen Eigenschaften bei 27°C. Dort sind die Arbeitspunkte und damit alle analogen Eigenschaften des Signalpfads bei beiden Konzept-Ansätzen als exakt identisch vorausge- setzt. Das betrachtete Temperaturfenster liegt zwischen -40°C und 140°C. Die den analo- gen Signalpfad charakterisierenden Transistoren arbeiten in starker Kanalinversion und in Sättigung. Wie dem tabellarischen Vergleich zu entnehmen ist, sprechen die zahlreichen Vorteile des erfindungsgemäßen ’Bias’-Konzept-Ansatzes im Vergleich zu einem klassi- schen ’Bias’-Konzept-Ansatz für sich. Man bedenke ferner, dass es nicht unbedingt für jeden analogen Funktionspfad technisch erforderlich ist, von der Technik der Weitenzu- schaltung Gebrauch zu machen, denn diese bedeutet prinzipbedingt einen gewissen schal- tungstechnischen Mehraufwand.
Bezugszeichenliste 1 Vorrichtung 2 Transistor (in starker Kanalinversion/Sättigung) 3 Kaskode-Transistor-Anordnung 4 Square-Law-Verstärker 5 schwimmende Teilspannung 6 effektive Gate-Spannung 7 Stromquellentransistor 8 Widerstand 9 temperaturstabile Referenzspannung 10 geschlossene Stromschleife 11 Antenne 12 Referenzstromquelle 13 Differenzstufe 14 Stromspiegel zur Differenzstrombildung 15 Referenzstrom mit ausgezeichnetem Temperaturgang 16 Transistor als On/Off-Schalter

Claims

Patentansprüche 1. Vorrichtung (1) zur Temperaturkompensation eines Feldeffekt-Transistors (2) in analo- gen Schaltkreisen, wobei die Vorrichtung (1) konfiguriert ist, den Arbeitspunkt eines Feldeffekt-Transistors (2) mittels einer insgesamt geschlossenen Stromschleife (10) und einer potentialmäßig schwimmenden temperaturstabilen Teilspannung (5) ΔU und daraus resultierenden Betriebsstrom mit einem - von der Temperatur abhängigen Beweglichkeit der Ladungsträger im Transistorkanal - abhängigen Temperaturgradienten einzustellen, so dass die effektive Gate-Spannungen (6) von weiteren MOS-Transistoren (2) innerhalb der Stromschleife und/oder in weiteren aus der Stromschleife abgeleiteten Strompfaden unab- hängig von der Temperatur sind. 2. Vorrichtung nach Anspruch 1, wobei die bezugsmäßig schwimmende Teilspannung (5) ΔU von einer temperaturstabilen Referenzspannung (9) UBG abgeleitet ist. 3. Vorrichtung nach Anspruch 1, wobei die bezugsmäßig schwimmende Teilspannung (5) ΔU von einer temperaturstabilen Referenzspannung (9) UBG abgeleitet ist, wobei sich die Referenzspannung (9) UBG über die Bandlücke eines Halbleitermaterials definiert. 4. Vorrichtung nach Anspruch 1, wobei die schwimmende Teilspannung (5) durch einen betragsgleichen zu- und abfließenden Strom aus Stromquellentransistoren (7) als Span- nungsabfall über einen Widerstand (8) anliegt, und wobei die schwimmende Teilspannung (5) ΔU als Teilspannung von einer temperaturstabilen Referenzspannung (9) UBG abgelei- tet ist. 5. Vorrichtung nach einem der vorherigen Ansprüche, wobei die Vorrichtung (1) eine geschlossene Stromschleife (10) aufweist, wobei die geschlossene Stromschleife (10) min- destens eine potentialmäßig schwimmende Teilspannung (5) ΔU aufweist zur Festlegung eines Stromarbeitspunktes innerhalb der geschlossenen Stromschleife (10). 6. Vorrichtung nach Anspruch 5, wobei die Vorrichtung (1) in Bezug auf die Stromüber- tragungsfunktion genau eine nichtlineare Einheit und genau eine lineare Einheit aufweist, wobei die nichtlineare Einheit und die lineare Einheit einen Teilkreis zu einer geschlosse- nen Stromschleife (10) schließen. 7. Vorrichtung nach Anspruch 6, wobei die Nichtlinearität der nichtlinearen Einheit und/oder die effektive Gate-Spannung des mindestens einen Feldeffekttransistors (2) als Teilelement der nichtlinearen Stromspiegelschaltungseinheit durch die schwimmende Teilspannung (5) ΔU bestimmt sind. 8. Vorrichtung nach einem der vorherigen Ansprüche, wobei die Vorrichtung (1) in Bezug auf die Stromübertragungsfunktion mindestens eine nichtlineare Einheit aufweist und eine weitere lineare oder nichtlineare Einheit aufweist, wobei die nichtlineare Einheit und die weitere lineare bzw. nichtlineare Einheit einen Teilkreis zu einer geschlossenen Strom- schleife (10) schließen. 9. Vorrichtung nach einem der vorherigen Ansprüche, aufweisend mindestens zwei Feld- effekt-Transistoren (2) als nichtlineare Einheit, wobei jeder Feldeffekt-Transistor (2) eine separate potentialmäßig schwimmende Teilspannung (5) ΔU aufweist. 10. Vorrichtung nach einem der vorherigen Ansprüche mit mehr als einer schwimmenden Teilspannung (5) ΔU , wobei die jeweiligen schwimmenden Teilspannungen jeweils un- terschiedliche Betragswerte haben können. 11. Vorrichtung nach einem der vorherigen Ansprüche, wobei neben der Teilspannung (5) ΔU weitere separate potentialmäßig unterschiedlich aufgehängte Teilspannungen an wei- teren Widerständen (8) erzeugt werden, die jeweils ebenfalls als Teilspannung von einer temperaturstabilen Referenzspannung (9) UBG abgeleitet sind und zur Festlegung weiterer Strom- oder Potential-Arbeitspunkte herangezogen werden. 12. Vorrichtung nach einem der vorherigen Ansprüche, wobei der Strom in mindestens einem der Strompfade einer Stromschleife (10) einen von der temperaturabhängigen Be- weglichkeit der Ladungsträger im jeweiligen Transistorkanal abhängigen Temperaturgang zeigt, welcher ausgespiegelt in einen anderen anliegenden Strompfad dazu eingerichtet ist, bei mindestens einem Feldeffekttransistor (2) die effektive Gate-Spannung unabhängig von einer Temperaturänderung zu halten. 13. Vorrichtung nach einem der vorherigen Ansprüche, mit Strompfaden innerhalb von analogen Schaltungen mit Feldeffekttransistoren, wobei weitere, parallel wirkende analoge Strompfadanteile zuschaltbar gemacht sind, so dass der Frequenzgang und/oder die Band- breite und/oder die Stromaufnahme und/oder das äquivalente 1/f-Eingangsrauschen der analogen Strompfade und/oder die möglichen analogen Signaldynamiken in den analogen Strompfaden mittels den in Abhängigkeit von der Temperatur zugeschalteten Strom- pfadanteilen unabhängig von der Temperatur konstant gehalten werden. 14. Verwendung einer Vorrichtung (1) nach einem der vorherigen Ansprüche in einer analogen Schaltung mit mindestens einem Feldeffekttransistor (2), welcher einen tempe- raturabhängigen Betriebsstrom aufweist. 15. Verfahren zur Temperaturkompensation eines Feldeffekt-Transistors (2) in analogen Schaltkreisen mittels eines Betriebsstroms mit einem von der Temperatur abhängigen Be- weglichkeit der Ladungsträger im Transistorkanal abhängigen Temperaturgradienten, wo- bei der Betriebsstrom von einer potentialmäßig schwimmenden temperaturstabilen Teilspannung (5) ΔU einer Referenzspannung abgeleitet wird, so dass die effektive Gate- Spannungen (6) von Feldeffekt-Transistoren (2) in vom Betriebsstrom abgeleiteten Strom- pfaden unabhängig von der Temperatur sind. 16. Verfahren nach Anspruch 15, insbesondere auch bei Verwendung in Verbindung mit Kaskode-Transistor-Anordnungen (3) und/oder in Square-Law-Verstärkern (4), umfas- send die folgenden Verfahrensschritte: - Einstellen eines Arbeitspunktes eines Feldeffekt-Transistors (2) mittels eines Betriebsstroms mit einem definierten Temperaturgradienten, abgeleitet von ei- ner Stromschleife mit potentialmäßig schwimmender Teilspannung (5) ΔU, so dass die effektive Gate-Spannung (6) unabhängig von der Temperatur ist, - Ableiten der schwimmenden Teilspannung (5) als Teilspannung von einer stabilen Referenzspannung (9) UBG, - Zuschalten eines parallel wirkenden Strompfadanteils zur Temperaturkompen- sation des Feldeffekt-Transistors (2), so dass mittels des in Abhängigkeit von der Temperatur zugeschalteten Strompfadanteils ein Frequenzgang und/oder eine Bandbreite und/oder eine Stromaufnahme und/oder ein äquivalentes 1/f- Eingangsrauschen der Strompfade und/oder mögliche analoge Signaldynami- ken in dem Strompfadanteil unabhängig von der Temperatur konstant gehalten werden.
PCT/EP2024/063622 2023-05-23 2024-05-16 Temperaturkompensation von mos-transistoren WO2024240618A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102023113427.2 2023-05-23
DE102023113427 2023-05-23
DE102023133413.1A DE102023133413A1 (de) 2023-05-23 2023-11-29 Temperaturkompensation von MOS-Transistoren
DE102023133413.1 2023-11-29

Publications (1)

Publication Number Publication Date
WO2024240618A1 true WO2024240618A1 (de) 2024-11-28

Family

ID=91186752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2024/063622 WO2024240618A1 (de) 2023-05-23 2024-05-16 Temperaturkompensation von mos-transistoren

Country Status (1)

Country Link
WO (1) WO2024240618A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002007B4 (de) 2004-01-14 2012-08-02 Infineon Technologies Ag Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
DE102004018355B4 (de) 2004-04-15 2013-01-31 Infineon Technologies Ag Schaltung zur Signalverarbeitung, ihre Verwendung und Verfahren zur Temperaturkompensation des Großsignalübertragungsverhaltens von Transistoren
US20190326859A1 (en) * 2018-04-24 2019-10-24 Qualcomm Incorporated Temperature Dependency Compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004002007B4 (de) 2004-01-14 2012-08-02 Infineon Technologies Ag Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
DE102004018355B4 (de) 2004-04-15 2013-01-31 Infineon Technologies Ag Schaltung zur Signalverarbeitung, ihre Verwendung und Verfahren zur Temperaturkompensation des Großsignalübertragungsverhaltens von Transistoren
US20190326859A1 (en) * 2018-04-24 2019-10-24 Qualcomm Incorporated Temperature Dependency Compensation

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
J. STEININGER: "Understanding wide-band mos transistors", IEEE CIRCUITS AND DEVICES MAGAZINE, vol. 6, no. 3, 1990, pages 26 - 31, XP000205600, DOI: 10.1109/101.55332
M. SHAHGHASEMIK. M. ODAME: "A constant gm current reference generator with pseudo resistor-based compensation", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS, vol. 69, no. 3, 2022, pages 1115 - 1124, XP011901242, DOI: 10.1109/TCSI.2021.3123279
S. SZE: "Physics of Semiconductor Devices", 1981, WILEY
VEIT DOMINIK ET AL: "A Current Reference with high Robustness to Process and Supply Voltage Variations unaffected by Body Effect upon Threshold Voltage", 2020 18TH IEEE INTERNATIONAL NEW CIRCUITS AND SYSTEMS CONFERENCE (NEWCAS), IEEE, 16 June 2020 (2020-06-16), pages 34 - 37, XP033806286, DOI: 10.1109/NEWCAS49341.2020.9159793 *
VEITDOMINIKOEHM: "Jürgen: A Current Reference with Multiple Nonlinear Current Mirrors to Reduce Noise, Mismatch and Impact of Supply Voltage Variation", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II.-EXPRESS BRIEFS, vol. 70, no. 5, May 2023 (2023-05-01), pages 1729 - 1733, XP011940443, DOI: 10.1109/TCSII.2023.3260164
VEITDOMINIKOEHMJÜRGEN: "A Current Reference with Multiple Nonlinear Current Mirrors to Reduce Noise, Mismatch and Impact of Supply Voltage Variation", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, vol. 70, no. 5, May 2023 (2023-05-01), pages 1729 - 1733, XP011940443, DOI: 10.1109/TCSII.2023.3260164

Similar Documents

Publication Publication Date Title
DE102009054113B4 (de) Prozess-, Spannungs- und Temperaturregelung für Hochgeschwindigkeits-Verstärker mit festem Verstärkungsgrad sowie mit variabler Verstärkung und geringem Stromverbrauch auf der Basis von MOSFET-Widerständen
DE69011756T2 (de) Stromspiegelschaltung.
DE102004002007B4 (de) Transistoranordnung mit Temperaturkompensation und Verfahren zur Temperaturkompensation
WO2003047108A2 (de) Temperaturstabilisierter oszillator-schaltkreis
DE102010007771B4 (de) Elektronische Vorrichtung und Verfahren zum Erzeugen einer krümmungskompensierten Bandabstandsreferenzspannung
DE69917822T2 (de) Operationsverstärker
DE10328605A1 (de) Stromquelle zur Erzeugung eines konstanten Referenzstromes
DE3331626A1 (de) Differentialverstaerker
DE69815289T2 (de) Spannungsreglerschaltungen und halbleiterschaltung
DE102015122521B4 (de) Spannungsreferenzschaltung, integrierte Schaltung mit einer Spannungsreferenzschaltung und Verfahren zum Betrieb einer Spannungsreferenzschaltung
DE102019125607A1 (de) Ac-gekoppeltes choppersignal für einen hochwiderstandspuffer
DE10224747A1 (de) Sensorschaltung und Verfahren zur Herstellung derselben
DE102014111900B4 (de) Oszillatorschaltung
DE69619792T2 (de) Stromspiegelschaltung und Signalverarbeitungsschaltung
EP1101279B1 (de) Verstärkerausgangsstufe
WO2024240618A1 (de) Temperaturkompensation von mos-transistoren
DE102023133413A1 (de) Temperaturkompensation von MOS-Transistoren
DE102005039335A1 (de) CMOS-Bandabstandsreferenzschaltkreis
DE2751886A1 (de) Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung
DE3007715A1 (de) Verstaerkerschaltung mit durch eine steuerspannung steuerbarer gesamtverstaerkung
DE10102443A1 (de) Stromquellenschaltung
DE10054971B4 (de) Pufferschaltung und Halteschaltung
DE102013013528A1 (de) Leistungsverstärkerschaltung
DE102004018355B4 (de) Schaltung zur Signalverarbeitung, ihre Verwendung und Verfahren zur Temperaturkompensation des Großsignalübertragungsverhaltens von Transistoren
EP3721550A1 (de) Feldeffekttransistoranordnung sowie verfahren zum einstellen eines drain-stroms eines feldeffekttransistors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 24727337

Country of ref document: EP

Kind code of ref document: A1