[go: up one dir, main page]

WO2023121043A1 - 세라믹 커패시터 및 그 제조방법 - Google Patents

세라믹 커패시터 및 그 제조방법 Download PDF

Info

Publication number
WO2023121043A1
WO2023121043A1 PCT/KR2022/019361 KR2022019361W WO2023121043A1 WO 2023121043 A1 WO2023121043 A1 WO 2023121043A1 KR 2022019361 W KR2022019361 W KR 2022019361W WO 2023121043 A1 WO2023121043 A1 WO 2023121043A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
end surface
disposed
ceramic body
external
Prior art date
Application number
PCT/KR2022/019361
Other languages
English (en)
French (fr)
Inventor
임병국
최윤석
송재용
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210184442A external-priority patent/KR102735497B1/ko
Priority claimed from KR1020210184452A external-priority patent/KR102753729B1/ko
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to US18/723,391 priority Critical patent/US20250166921A1/en
Publication of WO2023121043A1 publication Critical patent/WO2023121043A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Definitions

  • the present invention relates to a ceramic capacitor and a manufacturing method thereof, and relates to a multilayer ceramic capacitor applied to an electronic device and a manufacturing method thereof (CERAMIC CAPACITOR AND MANUFACTURING METHOD THEREOF).
  • Capacitors store electricity when there is a part whose voltage needs to be kept constant, and supply electricity uniformly and stably as needed by the part to be used to protect the part or to reduce noise in electronic devices. It is used for the purpose of removing, or used for the purpose of passing only the alternating current signal in the mixed signal of direct current and alternating current.
  • Multilayer ceramic capacitors in which ceramics are stacked in several layers as dielectrics between electrodes, are widely used in accordance with the miniaturization, digitalization, and high frequency of electronic devices.
  • Multilayer ceramic capacitors help electronic devices to operate well by removing noise affecting active devices such as semiconductors and ICs in electronic circuits divided into active and passive devices. Noise refers to signals that interfere with the operation of electronic devices.
  • a ceramic capacitor consists of a dielectric, internal electrodes, and external electrodes. In ceramic capacitors, since charges are accumulated between internal electrodes facing each other, miniaturization and high capacity are realized by stacking many layers of internal electrodes in a limited space. A low-capacity ceramic capacitor with fewer layers of internal electrodes is more suitable than a high-capacity ceramic capacitor at a high frequency where a fast response is required.
  • the present invention has been made to solve the above-described problems, and the present invention can prevent cracks from occurring due to stress being concentrated on both sides of the lower portion of the ceramic body during soldering bonding, and floating generated between the external electrode and the internal electrode.
  • An object of the present invention is to provide a ceramic capacitor capable of suppressing capacitance and a manufacturing method thereof.
  • a ceramic capacitor manufacturing method includes a plurality of dielectric layers and internal electrodes, and first external electrodes are disposed on both sides of at least one of upper and lower surfaces of the ceramic capacitor.
  • the distance from each of the first and second end surfaces to one end of the second external electrode may be shorter than that of the first external electrode.
  • the second external electrode may be formed to surround the first end surface and the second end surface and an edge-side circumferential surface adjacent to each of the first end surface and the second end surface.
  • a plurality of first dielectric layers in which first external electrodes are disposed on both sides of one of upper and lower surfaces, a plurality of second dielectric layers in which internal electrodes are disposed, and a plurality of third dielectric layers made of only dielectrics are formed. It may include forming a laminate including the laminate, and pressing, cutting, and firing the laminate.
  • the first dielectric layer having first external electrodes disposed on both sides of the upper surface may be disposed on the uppermost side, and the first dielectric layer having first external electrodes disposed on both sides of the lower surface may be disposed on the lowermost side.
  • a plurality of second dielectric layers having internal electrodes disposed thereon may be disposed between the first dielectric layers, and a plurality of third dielectric layers made only of dielectric may be disposed between the first dielectric layer and the second dielectric layer.
  • the manufacturing of the ceramic body further includes forming side electrodes on both sides of each of the first side and the second side facing each other in the width direction, and in the forming of the second external electrode, the second external electrode is the side electrode. It can be extended to the circumferential surface as much as the length covering the .
  • the laminate is compressed and cut, then side electrodes are formed on both sides of each of a pair of side surfaces facing each other in the width direction, the laminate and the side electrodes are fired simultaneously, and second external electrodes are formed.
  • the second external electrode may extend along the circumferential surface by a length covering the side electrode.
  • each of the first dielectric layers on which the first external electrodes are disposed is formed by printing an electrode material of one of Ag and Cu or a mixed metal thereof on both sides of one of the upper and lower surfaces of the ceramic sheet. It could be
  • the method of manufacturing a ceramic capacitor according to another embodiment of the present invention may further include forming a third external electrode to cover each of the first end surface and the second end surface on which the second external electrode is disposed.
  • the third external electrode may be formed by attaching a metal plate to each of the first end surface and the second end surface with a conductive adhesive.
  • the third external electrode may be formed by depositing an electrode material on each of the first end surface and the second end surface by a sputtering method.
  • a ceramic capacitor includes a ceramic body including a plurality of dielectric layers and internal electrodes, and first external electrodes disposed on both sides of at least one of upper and lower surfaces, and facing each other in the length direction of the ceramic body.
  • the beam is disposed on at least a portion of each of the first end surface and the second end surface, and includes a second external electrode extending to upper and lower surfaces to contact the first external electrode, and the second external electrode is formed from each of the first end surface and the second end surface.
  • a distance to one end may be shorter than that of the first external electrode.
  • the second external electrode may cover the first end surface and the second end surface and the circumferential surface adjacent to the edge side adjacent to each of the first end surface and the second end surface.
  • the second external electrode is disposed on each of the upper and lower surfaces of the first portion in contact with the first external electrode, and each of the first side and the second side surface formed successively to the first portion and facing each other in the width direction of the ceramic body.
  • a second portion disposed on the second portion; and a third portion continuously formed on the second portion and disposed on the first and second end surfaces, respectively, wherein each of the first and second portions extends along the length direction of the ceramic body. Widths may be the same as each other.
  • the ceramic body may further include side electrodes disposed on both sides of each of the first and second side surfaces facing each other in the width direction, and the second external electrode may extend along the circumferential surface by a length covering the side electrode.
  • a distance between the first external electrodes in the longitudinal direction of the ceramic body may be shorter than a distance between the second external electrodes.
  • the ceramic capacitor according to another embodiment of the present invention may further include third external electrodes formed to cover each of the first and second end surfaces on which the second external electrodes are disposed.
  • the second external electrode may be disposed at a central portion along the width direction of the ceramic body in each of the first and second end surfaces.
  • the second external electrode includes a first portion disposed on each of the upper and lower surfaces and in contact with the first external electrode, and a second portion formed successively to the first portion and disposed on each of the first and second end surfaces; ,
  • the first part and the second part may each have the same length along the width direction of the ceramic body.
  • the second external electrode may have the same length as the first external electrode in the width direction of the ceramic body.
  • the first external electrodes are formed by being printed on a ceramic sheet, the position and size of the first external electrodes can be accurately controlled, and the distance between the first external electrodes can be accurately controlled, so that the capacitance variation can reduce
  • first external electrodes having a large area are disposed on both sides of at least one of the upper and lower surfaces of the ceramic body, thereby reinforcing the strength of the capacitor and preventing cracks from occurring.
  • the distance from the first and second end surfaces to one end of the second external electrode is shorter than that of the first external electrode, the area where the second external electrode and the internal electrode face each other is reduced, thereby reducing stray capacitance. can be suppressed, and variation in capacitance can be reduced.
  • side electrodes are disposed on both sides of each of the first and second side surfaces facing each other in the width direction of the ceramic body, so that the extension length of the second external electrode to the circumferential surface of the ceramic body can be controlled. Accordingly, the position and size of the second external electrode may be accurately controlled so that the second external electrode is formed within a range capable of suppressing stray capacitance.
  • the third external electrode is formed to cover each of the first and second end surfaces in a state in which the second external electrodes are disposed on the first and second end surfaces, respectively, and the upper and lower surfaces, the first and second side surfaces It is easy to form the external electrode so that it does not extend, suppress generation of stray capacitance, and reduce variation in capacitance.
  • the present invention can form a third external electrode by attaching a metal plate to each of the first and second end surfaces with a conductive adhesive, the third external electrode provided with the metal plate is the first and second electrodes of the ceramic body. By serving to support the cross section, vibration caused by the piezoelectric phenomenon of the capacitor can be damped.
  • the present invention can form the third external electrode by depositing an electrode material on each of the first and second end surfaces by a sputtering method, the composition ratio and thickness of the third external electrode can be easily adjusted.
  • FIG. 1 is a perspective view showing a ceramic capacitor according to an exemplary embodiment of the present invention.
  • FIG. 2 is an exploded perspective view showing a ceramic body of a ceramic capacitor according to an embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along the line A-A' of FIG. 1 .
  • FIG. 4 is a perspective view illustrating a ceramic capacitor having a different ceramic body according to an exemplary embodiment of the present invention.
  • FIG. 5 is a perspective view showing a ceramic capacitor according to another embodiment of the present invention.
  • FIG. 6 is a perspective view showing a disassembled third external electrode in FIG. 5 .
  • FIG. 7 is a cross-sectional view taken along the line A-A' of FIG. 5 .
  • FIG. 8 is a perspective view showing a ceramic capacitor according to a modified example in which a second external electrode is different according to another embodiment of the present invention.
  • FIG. 9 is a perspective view showing a disassembled third external electrode in FIG. 8 .
  • FIG. 10 is a diagram for explaining a method of manufacturing a ceramic capacitor according to an embodiment of the present invention.
  • FIG. 11 is a view for explaining a method of manufacturing a ceramic capacitor according to a modified example having a different ceramic body according to an embodiment of the present invention.
  • FIG. 12 is a view for explaining a method of manufacturing a ceramic capacitor according to another embodiment of the present invention.
  • each layer (film), region, pattern or structure is formed “on” or “under” the substrate, each layer (film), region, pad or pattern.
  • "on” and “under” include both “directly” and “indirectly” formation.
  • the standard for the top or bottom of each floor is based on the drawing.
  • FIG. 1 is a perspective view showing a ceramic capacitor according to an embodiment of the present invention
  • FIG. 2 is an exploded perspective view showing a ceramic body of the ceramic capacitor according to an embodiment of the present invention
  • FIG. 3 is A-A′ of FIG. It is a cross-sectional view along the line, and the drawings are only for understanding the spirit of the present invention, and should not be construed as limiting the scope of the present invention by the drawings.
  • relative thickness, length or relative size in the drawings may be exaggerated for convenience and clarity of explanation.
  • a ceramic capacitor 1 may include a ceramic body 100 and a second external electrode 200 .
  • the ceramic body 100 includes a plurality of dielectric layers 110, 120, and 130 and internal electrodes 121 and 122, and first external electrodes 111 may be disposed on both sides of at least one of the upper surface 101 and the lower surface 102.
  • the ceramic body 100 is fired after stacking a plurality of dielectric layers 110 , 120 , and 130 , and adjacent dielectric layers may be integrated to the extent that boundaries cannot be identified.
  • the ceramic body 100 may have a rectangular parallelepiped shape. Defining directions for clearly describing the embodiments of the present invention, L, W, and T shown in FIG. 1 represent the length direction, width direction, and thickness direction of the ceramic body 100, respectively.
  • the upper surface 101 and the lower surface 102 are disposed to face each other in the stacking direction of the dielectric layers, that is, in the thickness direction T, and the first end surface 103 and the second end surface 104 are disposed in the longitudinal direction.
  • the first side surface 105 and the second side surface 106 may be arranged to face each other in the width direction (W).
  • the ceramic body 100 includes a plurality of first dielectric layers 110 in which first external electrodes 111 are disposed on both sides of one of an upper surface 101 and a lower surface 102, and an inner It may be composed of a laminate including a plurality of second dielectric layers 120 on which electrodes 121 and 122 are disposed, and a plurality of third dielectric layers 130 made only of dielectric.
  • the number of layers of each of the plurality of first to third dielectric layers 110 , 120 , and 130 may be selectively adjusted.
  • the first external electrodes 111 may be disposed on both sides of at least one of the upper surface 101 and the lower surface 102 of the ceramic body 100 .
  • the first dielectric layer 110 on which the first external electrodes 111 are formed on both sides of the upper surface 101 is disposed on the top of the ceramic body 100, and the first external electrodes 111 are formed on both sides of the lower surface 102.
  • the first dielectric layer 110 may be disposed on a lowermost portion of the ceramic body 100 .
  • the second dielectric layer 120 on which the internal electrodes 121 and 122 are disposed may be disposed between the first dielectric layers 110, and the third dielectric layer 130 made of only dielectric may include the first dielectric layer 110 and the second dielectric layer ( 120) can be placed between them.
  • the third dielectric layer 130 is arranged to secure an appropriate distance between the first dielectric layer 110 and the second dielectric layer 120, so that the first external electrode 111 and the second dielectric layer 110 are disposed on the first dielectric layer 110. Stray capacitance generated between the internal electrodes 121 and 122 disposed on the dielectric layer 120 can be suppressed.
  • a dielectric material forming the plurality of first to third dielectric layers 110 , 120 , and 130 may be a barium titanate (BaTiO 3 )-based ceramic having a high permittivity.
  • BaTiO 3 barium titanate
  • (Ca, Zr)(Sr, Ti)O 3 may be used or additionally included.
  • the capacitance is proportional to the permittivity of the dielectric, it is preferable to use BaTiO 3 , which is a dielectric material having a high permittivity.
  • the first internal electrode 121 and the second internal electrode 122 are electrodes having different polarities and may be disposed on at least one surface of the second dielectric layer 120 .
  • the second dielectric layer 120 may be formed by printing or coating an internal electrode material on at least one surface of a ceramic sheet made of a dielectric material.
  • the first and second internal electrodes 121 and 122 may be formed by printing a conductive paste containing at least one of Cu, Ag, Pd, Pt, Au, and Ni on at least one surface of a ceramic sheet.
  • the ceramic sheet may be manufactured by a molding process of uniformly mixing dielectric material powder and additive materials to form a slurry, and then uniformly coating the slurry on a film.
  • the first and second internal electrodes 121 and 122 have a first end face 103 and a second end face 104 with the second dielectric layer 120 interposed therebetween in the ceramic body 100 . It can be arranged so that it is exposed alternately through.
  • the first and second internal electrodes 121 and 122 are electrically insulated from each other by the second dielectric layer 120 disposed in the middle, and the capacitance of the ceramic capacitor 1 depends on the stacking direction of the second dielectric layer 120. Accordingly, it is proportional to the area of the first and second internal electrodes 121 and 122 overlapping each other.
  • the first external electrode 111 disposed on the first dielectric layer 110 an electrode material of one of Ag and Cu or a mixed metal thereof is printed on both sides of one of the upper and lower surfaces of a ceramic sheet made of a dielectric material.
  • the first external electrode 111 may be formed by stencil printing or the like. In the stencil printing, the first external electrode 111 is formed by disposing a stencil metal mask having patterned holes on one of the upper and lower surfaces of the ceramic sheet and screen-printing an electrode material.
  • the ceramic capacitor 1 according to an embodiment of the present invention is formed by printing the first external electrodes 111 on a ceramic sheet, the formation position and size of the first external electrodes 111 can be precisely controlled. there is. In addition, since the distance between the first external electrodes 111 can be accurately controlled, the variation in capacitance can be reduced.
  • the distance between the first external electrodes 111 along the length direction of the ceramic body 100 is shorter than the distance between the second external electrodes 200 to be described later. That is, the second external electrode 200 may have a shorter distance from each of the first end surfaces 103 and the second end surface 104 to one end than the first external electrode 111 .
  • the reason why the area of the first external electrode 111 is wider than that of the second external electrode 200 is to secure the tensile strength of the ceramic capacitor 1 .
  • the ceramic capacitor 1 having a low-profile structure with a low height lacks strength, stress is concentrated on both sides of the lower portion of the capacitor where a load is concentrated during soldering bonding to a board, and cracks may occur. Therefore, the first external electrodes 111 having a large area are disposed on both sides of at least one of the upper surface 101 and the lower surface 102 of the ceramic body 100 to reinforce the strength of the capacitor and prevent cracks from occurring. there is.
  • a fringing capacitance is generated, so that a bandwidth can be widened at a high frequency.
  • the first external electrodes 111 conduct each other or the stray capacitance between the first external electrodes 111 and the internal electrodes 121 and 122 increases. It is preferable to be formed so as to leave a distance greater than the interval.
  • the second external electrode 200 is disposed on at least a portion of each of the first end surface 103 and the second end surface 104 facing each other in the longitudinal direction of the ceramic body 100, and extends through the upper surface 101 and the lower surface 102. It may be extended to contact the first external electrode 111 .
  • the second external electrode 200 may be formed to surround the first end surface 103 and the second end surface 104 and the edge-side circumferential surface adjacent to the first end surface 103 and the second end surface 104, respectively.
  • the second external electrode 200 may include a first part 210 , a second part 220 and a third part 230 .
  • the first part 210 is a part that is disposed on each of the upper surface 101 and the lower surface 102 and contacts the first external electrode 111 .
  • the second part 220 may be continuously formed with the first part 210 and may be disposed on each of the first side surface 105 and the second side surface 106 facing each other in the width direction of the ceramic body 100 .
  • the third portion 230 may be continuously formed with the second portion 220 and disposed on the first end surface 103 and the second end surface 104 , respectively.
  • the first portion 210 of the second external electrode 200 is a portion covering the first external electrode 111 disposed on both sides of each of the upper and lower surfaces 101 and 102 of the ceramic body 100
  • the second part 220 of the second external electrode 200 is a part covering the first side surface 105 and the second side surface 106 of the ceramic body 100
  • the third part of the second external electrode 200 Reference numeral 230 is a portion covering the first end surface 103 and the second end surface 104 of the ceramic body 100 .
  • the first part 210 and the second part disposed on the circumferential surface of the edge side of the ceramic body 100, that is, the upper surface 101, the lower surface 102, the first side surface 105, and the second side surface 106.
  • the second external electrodes 200 have the same widths along the longitudinal direction L of the ceramic body 100 .
  • the lengths of the second external electrodes 200 extending to the upper surface 101 , the lower surface 102 , the first side surface 105 , and the second side surface 106 of the ceramic body 100 are the same.
  • the second external electrode 200 may be formed to have an area smaller than that of the first external electrode 111 on the circumferential surfaces 101 , 102 , 105 , and 106 of the ceramic body 100 . If the area of the second external electrode 200 is equal to or greater than the area of the first external electrode 111 on the circumferential surface, the first and second parts 210 and 220 of the second external electrode 200 and the internal electrode ( 121 and 122), stray capacitance is generated, and due to this stray capacitance, deviation of capacitance occurs.
  • the present invention suppresses the occurrence of stray capacitance and reduces the deviation of capacitance by reducing the area where the first and second portions 210 and 220 of the second external electrode 200 and the internal electrodes 121 and 122 face each other.
  • the second external electrode 200 may be formed by transferring conductive paste using a wheel.
  • the termination method using a wheel has an advantage in that the thickness can be easily adjusted because the conductive paste can be transferred thinly or thickly by adjusting the pressure of the wheel using an elastic wheel.
  • the second external electrode 200 may be formed of a plurality of layers (not shown).
  • the plurality of layers forming the second external electrode 200 may include first and second internal electrodes 121 and 122 exposed through the first end surface 103 and the second end surface 104 of the ceramic body 100 .
  • a first layer including Cu, a second layer including Ag epoxy, and a third layer including Ni or Sn may be sequentially laminated.
  • the Ag epoxy included in the second layer is a material having flexibility and elasticity while having conductivity, it is effective in preventing cracks by acting as a cushion for shock mitigation in an environment with large stress changes.
  • the ceramic capacitor 1 includes the first external electrodes 111 disposed on both sides of at least one of the upper surface 101 and the lower surface 102 of the ceramic body 100.
  • the strength of the capacitor can be reinforced, and thus cracks can be prevented from being generated due to stress being concentrated on both sides of the lower portion of the ceramic body 100 during soldering.
  • the second external electrode 200 is formed to have an area smaller than that of the first external electrode 111 on the upper and lower surfaces 101 and 102 of the ceramic body 100, the second external electrode 200 ) and the internal electrodes 121 and 122 are reduced, and stray capacitance that may occur between the second external electrode 200 and the internal electrodes 121 and 122 can be suppressed.
  • FIG. 4 is a perspective view illustrating a ceramic capacitor having a different ceramic body according to an exemplary embodiment of the present invention.
  • a ceramic capacitor 1A according to a modified example having a different ceramic body in one embodiment of the present invention includes a ceramic body 100 and a second external electrode 200 .
  • the ceramic body 100 may further include side electrodes 300 .
  • the side electrodes 300 may be disposed on both sides of each of the first side surface 105 and the second side surface 106 facing each other in the width direction of the ceramic body 100 .
  • the side electrode 300 is an electrode of one of Ag and Cu, or a mixed metal thereof, on both sides of each of the first side surface 105 and the second side surface 106 after the multilayer body in which the plurality of dielectric layers 110 , 120 , and 130 are stacked is fired.
  • the material may be printed and formed.
  • the side electrode 300 may be formed by printing electrode materials on both sides of each of the first side surface 105 and the second side surface 106 after a laminate in which the plurality of dielectric layers 110 , 120 , and 130 are stacked is compressed and cut. there is. In this case, the side electrode 300 may be fired simultaneously during the firing process of the laminate.
  • the side electrodes 300 may be formed to control the length of the second external electrodes 200 extending to the circumferential surface of the ceramic body 100 when the second external electrodes 200 are formed. If the second external electrode 200 is formed by applying conductive paste, the second external electrode 200 may be formed to a length covering the side electrode 300, which is a metal material, and a ceramic body made of a dielectric material. The remaining area of 100 may be formed uncovered. In this way, the side electrode 300 serves as a guide for the second external electrode 200 so that the formation position and size of the second external electrode 200 can be precisely controlled.
  • FIGS. 5 to 7 For convenience of description, descriptions of the same components as those of the exemplary embodiment shown in FIGS. 1 to 4 will be omitted, and the differences will be mainly described below.
  • FIG. 5 is a perspective view showing a ceramic capacitor according to another embodiment of the present invention
  • FIG. 6 is a perspective view showing a disassembled third external electrode in FIG. 5, and FIG. it is a cross section
  • a ceramic capacitor 1' according to another embodiment of the present invention may further include a third external electrode 300' as shown in FIGS. 5 to 7 .
  • the third external electrode 300' may be formed to cover each of the first end surface 103' and the second end surface 104' where the second external electrode 200' is disposed.
  • the third external electrode 300' is formed by attaching a metal plate such as Ag or Cu to each of the first end surface 103' and the second end surface 104' with a conductive adhesive, or attaching the metal plate to each of the first end surface 103' and the second end surface 104' using a laser, ultrasonic, etc. It may be formed by fusion.
  • the third external electrodes 300' formed of metal plates are attached to the first and second end surfaces 103 and 104', respectively, the third external electrodes 300' are the first and second external electrodes 300' of the ceramic body 100'. Since it can play a role of supporting the second end surfaces 103 and 104', it is possible to damp vibration caused by the piezoelectric phenomenon of the capacitor.
  • the third external electrode 300' may be formed by depositing an electrode material such as Ag or Cu on each of the first end surface 103' and the second end surface 104' by a sputtering' method. .
  • the composition ratio and thickness of the third external electrode 300' can be easily adjusted.
  • the second external electrode 200' may include a first part 210' and a second part 220'.
  • the first portion 210' of the second external electrode 200' is disposed on the upper and lower surfaces 101' and 102', respectively, and is in contact with the first external electrode 111'.
  • the second part 220' of the second external electrode 200' is formed successively to the first part 210' and is disposed on the first end surface 103' and the second end surface 104', respectively. am.
  • the first part 210' of the second external electrode 200' is the first external electrode 111' disposed on both sides of each of the upper and lower surfaces 101' and 102' of the ceramic body 100'.
  • the second portion 220' of the second external electrode 200' is a portion covering the first end surface 103' and the second end surface 104' of the ceramic body 100'.
  • the first part 210' and the second part 220' of the second external electrode 200' have the same length along the width direction W of the ceramic body 100'. That is, as shown in FIG. 4, the length W1 of the first portion 210' along the width direction W is equal to the length W2 of the second portion 220' along the width direction W. are identical to each other
  • the ceramic body 100 ' may be formed to have an area smaller than that of the first external electrode 111' on the upper and lower surfaces 101' and 102'.
  • the second external electrode 200' Stray capacitance is generated between the first part 210' and the internal electrodes 121' and 122', and due to this stray capacitance, deviation of capacitance occurs.
  • a high frequency band such as 5G
  • the present invention reduces the area where the first portion 210' of the second external electrode 200' and the internal electrodes 121' and 122' oppose each other, thereby suppressing the occurrence of stray capacitance and preventing the deviation of capacitance. can reduce
  • the second external electrode 200' may be disposed at a central portion along the width direction of the ceramic body 100' in each of the first end surface 103' and the second end surface 104'.
  • the second external electrode 200' does not extend to the first side surface 105' and the second side surface 106'. That is, the ceramic capacitor 1' according to another embodiment of the present invention minimizes the deviation of capacitance due to the stray capacitance between the part of the second external electrode 200' and the internal electrodes 121' and 122'.
  • the second external electrode 200' may be formed so as not to extend to the first and second side surfaces 105' and 106'.
  • a ceramic capacitor 1' includes second external electrodes 200' disposed on first and second end surfaces 103' and 104' and upper and lower surfaces 101' and 102', respectively. Since the third external electrode 300' is formed to cover each of the first end surface 103' and the second end surface 104' in this state, the first side surface 105' and the second side surface 106' are formed. It is easy to form the external electrode so that it does not extend.
  • the ceramic capacitor 1' after the second external electrode 200' is thinly formed to have lengths W1 and W2 along the width direction W, the first end surface 103' Since the third external electrode 300' is formed to cover each of the ) and the second end surface 104', it is easy to form the external electrode so as not to extend to the first and second side surfaces 105' and 106'. do. In addition, since the third external electrode 300' can serve to support the first and second end surfaces 103' and 104' of the ceramic body 100', vibration caused by the piezoelectric phenomenon of the capacitor is suppressed. can attenuate.
  • FIG. 8 is a perspective view showing a ceramic capacitor according to a modified example of a second external electrode according to another embodiment of the present invention
  • FIG. 9 is a perspective view showing a disassembled state of the third external electrode in FIG. 8 .
  • a ceramic capacitor 1A' includes a ceramic body 100', second external electrodes 200', and third external electrodes 300'.
  • the length of the second external electrode 200' along the width direction of the ceramic body 100' may be the same as that of the first external electrode 111'.
  • the second external electrode ( 200') does not extend to the first and second side surfaces 105' and 106', and the first end surface 103' and the second end surface 104' respectively, and the first end surface 103' and the second end surface 103'.
  • the second external electrode 200' may be formed to cover the upper surface 101' and the lower surface 102' of the edge side adjacent to each of the end surfaces 104'. As described above, since the length of the second external electrode 200' along the width direction W of the ceramic capacitor 1A' is formed to be the same wide as that of the first external electrode 111', the second external electrode 200' ) increases the strength of the capacitor by supporting both sides of the ceramic body 100'.
  • FIG. 10 is a diagram for explaining a method for manufacturing a ceramic capacitor according to an embodiment of the present invention
  • FIG. 11 is a diagram for explaining a method for manufacturing a ceramic capacitor according to another embodiment of the present invention.
  • a method of manufacturing a ceramic capacitor according to an embodiment of the present invention includes a plurality of dielectric layers 110 , 120 , and 130 and internal electrodes 121 and 122 , and includes at least one surface of an upper surface 101 and a lower surface 102 .
  • a step S20 of forming second external electrodes 200 disposed on each side and extending to the upper surface 101 and the lower surface 102 to contact the first external electrode 111 may be included.
  • the second external electrode 200 includes the first end surface 103 and the second end surface 104, and the first end surface 103 and the second end surface ( 104) may be formed so as to surround the edge-side circumferential surface adjacent to each.
  • a plurality of first external electrodes 111 are disposed on both sides of one of the upper surface 101 and the lower surface 102.
  • Forming a laminate including a first dielectric layer 110, a plurality of second dielectric layers 120 on which internal electrodes are disposed, and a plurality of third dielectric layers 130 made only of dielectric, and pressing, cutting, and firing the laminate steps may be included.
  • the first dielectric layer 110 in which the first external electrodes 111 are disposed on both sides of the upper surface 101 is disposed on the top, and the first external electrodes 111 are disposed on both sides of the lower surface 102
  • the disposed first dielectric layer 110 may be disposed at the lowermost portion.
  • each of the first dielectric layers 110 on which the first external electrodes 111 are disposed is one of Ag, Cu, or It may be formed by printing these mixed metals.
  • external electrodes are formed by dipping both ends of the ceramic body 100 in paste, but in the case of the dipping method, it is difficult to accurately control the dipping depth.
  • the first external electrode 111 is formed by printing on a ceramic sheet, the formation position and size of the first external electrode 111 can be precisely controlled. In addition, it is possible to accurately control the distance between the first external electrodes 111 disposed on both sides of the same surface, thereby reducing the variation in capacitance.
  • a plurality of second dielectric layers 120 on which internal electrodes are disposed are disposed between the first dielectric layers 110, and a plurality of third dielectric layers 130 made of only dielectric are placed in the first dielectric layer ( 110) and the second dielectric layer 120.
  • the third dielectric layer 130 is arranged to secure an appropriate distance between the first dielectric layer 110 and the second dielectric layer 120, so that the first external electrode 111 and the second dielectric layer 110 are disposed on the first dielectric layer 110. Stray capacitance generated between the internal electrodes 121 and 122 disposed on the dielectric layer 120 can be suppressed.
  • the second external electrode 200 has a distance from each of the first end surface 103 and the second end surface 104 to one end of the first external electrode ( 111) can be formed shorter. That is, the second external electrode 200 may be formed to have an area smaller than that of the first external electrode 111 on the circumferential surface of the ceramic body 100 . If the area of the second external electrode 200 is equal to or larger than the area of the first external electrode 111 on the circumferential surface, the first and second parts 210 and 220 of the second external electrode 200 and the inner Stray capacitance is generated between the electrodes 121 and 122, and due to this stray capacitance, deviation of capacitance occurs.
  • the present invention suppresses the occurrence of stray capacitance and reduces the deviation of capacitance by reducing the area where the first and second portions 210 and 220 of the second external electrode 200 and the internal electrodes 121 and 122 face each other.
  • the second external electrode 200 may be formed by transferring the conductive paste using a wheel.
  • the termination method using a wheel has an advantage in that the thickness can be easily adjusted because the conductive paste can be transferred thinly or thickly by adjusting the pressure of the wheel using an elastic wheel.
  • manufacturing the ceramic body 100 includes side electrodes on both sides of each of the first side surface 105 and the second side surface 106 facing each other in the width direction of the ceramic body 100.
  • Forming 300 may be further included.
  • the side electrode 300 may be formed by printing an electrode material that is one of Ag and Cu or a mixed metal thereof on both sides of each of the first side surface 105 and the second side surface 106 after the firing step.
  • the side electrode 300 may be formed in a firing step. That is, in the firing step, after the laminate in which the plurality of first to third dielectric layers 130 are laminated is compressed and cut, electrode materials are printed on both sides of each of a pair of side surfaces facing each other in the width direction of the laminate. can be formed. In this case, the side electrode 300 may be fired simultaneously during the firing process of the laminate.
  • the side electrodes 300 may be formed to control the length of the second external electrodes 200 extending to the circumferential surface of the ceramic body 100 in the step of forming the second external electrodes 200 (S20). . If the second external electrode 200 is formed by applying conductive paste, the second external electrode 200 may be formed to a length covering the side electrode 300, which is a metal material, and a ceramic body made of a dielectric material. The remaining area of 100 may be formed uncovered. In this way, the side electrode 300 serves as a guide for the second external electrode 200 so that the formation position and size of the second external electrode 200 can be accurately controlled.
  • FIG. 12 is a view for explaining a method of manufacturing a ceramic capacitor according to another embodiment of the present invention.
  • the second external electrode 200' in the method of manufacturing a ceramic capacitor according to another embodiment of the present invention, includes the first end surface 103' and the second end surface 104'. ), the second external electrode 200' may be disposed at the central portion along the width direction of the ceramic body 100'. The second external electrode 200' does not extend to the first side surface 105' and the second side surface 106'. That is, the ceramic capacitor 1' according to another embodiment of the present invention minimizes the deviation of capacitance due to the stray capacitance between the part of the second external electrode 200' and the internal electrodes 121' and 122'. For this purpose, the second external electrode 200' may be formed so as not to extend to the first and second side surfaces 105' and 106'.
  • the second external electrode 200' is the first end surface 103 of the ceramic body 100'. ') and the second end surface 104', respectively, and the upper surface 101' and the lower surface 102' on the edge side adjacent to the first end surface 103' and the second end surface 104', respectively.
  • the third external electrode 300 covers each of the first end surface 103' and the second end surface 104' on which the second external electrode 200' is disposed. ') may be further included.
  • a metal plate is attached to each of the first end surface 103' and the second end surface 104' with a conductive adhesive, or the metal plate is attached to each of the first end surfaces 103' and the second end surface 104' using a laser, ultrasonic wave, etc. may be fused to form the third external electrode 300'.
  • the third external electrode 300' which is a metal plate, is a ceramic body ( Since it can serve to support the first and second end surfaces 103' and 104' of 100', vibration generated by the piezoelectric phenomenon of the capacitor can be damped.
  • an electrode material is deposited on each of the first end surface 103' and the second end surface 104' by a sputtering' method to form the third external electrode 300. ') can be formed. In this way, when the third external electrode 300' is formed by the sputtering method, the composition ratio and thickness of the third external electrode 300' can be easily adjusted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 세라믹 커패시터 및 그 제조방법에 관한 것으로, 복수의 유전체층과 내부전극을 포함하고, 상면 및 하면 각각의 양측에 제1 외부전극이 배치된 세라믹 본체와, 세라믹 본체에서 길이 방향으로 마주보는 제1 단면 및 제2 단면 각각의 적어도 일부에 배치되고, 상면 및 하면으로 연장되어 제1 외부전극과 접하는 제2 외부전극을 포함하고, 제2 외부전극은 제1 단면 및 제2 단면 각각으로부터 일단부까지의 거리가 제1 외부전극보다 짧게 형성된 세라믹 커패시터 및 그 제조방법을 제공한다.

Description

세라믹 커패시터 및 그 제조방법
본 발명은 세라믹 커패시터 및 그 제조방법에 관한 것으로, 전자기기에 적용되는 적층 세라믹 커패시터 및 그 제조방법(CERAMIC CAPACITOR AND MANUFACTURING METHOD THEREOF)에 관한 것이다.
커패시터(Capacitor)는 전압이 일정하게 유지되어야 하는 부품이 있을 때 전기를 저장했다가 부품이 필요로 하는 만큼 전기를 균일하고 안정적으로 공급함으로써 해당 부품을 보호하는 용도로 사용하거나, 전자기기 안에서 노이즈를 제거하는 용도로 사용하거나, 직류와 교류가 섞여 있는 신호에서 교류 신호만 통과시키는 용도로 사용한다.
최근 전자기기의 소형 경량화, 디지털화, 고주파화에 따라 전극간 유전체로 세라믹을 여러 층으로 쌓은 적층 세라믹 커패시터(MLCC, Multilayer Chip Capacitor)가 많이 사용되고 있다. 적층 세라믹 커패시터는 능동소자와 수동소자로 구분되어 있는 전자회로에서 반도체, IC 등의 능동소자에 영향을 주는 노이즈를 제거하여 해당 전자기기가 잘 동작하도록 돕는다. 노이즈는 전자기기의 작동을 방해하는 신호를 의미한다.
세라믹 커패시터는 유전체, 내부전극, 외부전극으로 구성된다. 세라믹 커패시터는 내부전극이 마주보는 사이에 전하가 축적되므로 한정된 공간에 많은 층의 내부전극을 쌓아 소형화와 고용량화를 구현하고 있다. 세라믹 커패시터는 빠른 응답이 요구되는 고주파에서는 고용량 세라믹 커패시터 보다는 내부전극의 적층 수가 적은 저용량 세라믹 커패시터가 적합하다.
그런데, 내부전극의 적층 수가 적고, 높이가 낮은 세라믹 커패시터는 인장강도가 약하기 때문에 외부전극을 회로기판에 전기적으로 연결하기 위한 납땜 시, 납땜 부위에 응력이 집중되면서 크랙이 발생하기 쉽다. 세라믹 커패시터에 크랙이 발생하면 세라믹 커패시터에서 요구되는 특성이 변하기 때문에 신뢰성이 저하된다.
이상의 배경기술에 기재된 사항은 발명의 배경에 대한 이해를 돕기 위한 것으로서, 공개된　종래 기술이 아닌 사항을 포함할 수 있다.
본 발명은 상술한 문제점을 해결하고자 안출된 것으로서, 본 발명은 솔더링 접합 시 세라믹 본체의 하부 양측에 응력이 집중되어 크랙이 발생하는 것을 방지할 수 있고, 아울러 외부전극과 내부전극 사이에서 발생하는 부유 용량을 억제할 수 있는 세라믹 커패시터 및 그 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 커패시터 제조방법은, 복수의 유전체층과 내부전극을 포함하고, 상면 및 하면 중 적어도 일면의 양측에 제1 외부전극이 배치된 세라믹 본체를 제조하는 단계와, 세라믹 본체에서 길이 방향으로 마주보는 제1 단면 및 제2 단면 각각의 적어도 일부에 배치되고, 상면 및 하면으로 연장되어 제1 외부전극과 접하는 제2 외부전극을 형성하는 단계를 포함하고, 제2 외부전극을 형성하는 단계에서, 제2 외부전극은 제1 단면 및 제2 단면 각각으로부터 일단부까지의 거리가 제1 외부전극보다 짧게 형성될 수 있다.
제2 외부전극을 형성하는 단계에서, 제2 외부전극은 제1 단면 및 제2 단면과, 제1 단면 및 제2 단면 각각에 인접한 가장자리측 둘레면을 감싸도록 형성될 수 있다.
세라믹 본체를 제조하는 단계는, 상면과 하면 중 한 면의 양측에 제1 외부전극이 배치된 복수의 제1 유전체층, 내부전극이 배치된 복수의 제2 유전체층, 유전체만으로 이루어진 복수의 제3 유전체층을 포함한 적층체를 형성하는 단계와, 적층체를 압착, 절단 및 소성하는 단계를 포함할 수 있다.
적층체를 형성하는 단계에서, 상면 양측에 제1 외부전극이 배치된 제1 유전체층을 최상부에 배치하고, 하면 양측에 제1 외부전극이 배치된 제1 유전체층을 최하부에 배치할 수 있다.
적층체를 형성하는 단계에서, 내부전극이 배치된 복수의 제2 유전체층을 제1 유전체층들 사이에 배치하고, 유전체만으로 이루어진 복수의 제3 유전체층을 제1 유전체층과 제2 유전체층 사이에 배치할 수 있다.
세라믹 본체를 제조하는 단계는 폭 방향으로 마주보는 제1 측면 및 제2 측면 각각의 양측에 측면 전극을 형성하는 단계를 더 포함하고, 제2 외부전극을 형성하는 단계에서 제2 외부전극은 측면 전극을 덮는 길이만큼 둘레면으로 연장될 수 있다.
소성하는 단계에서, 적층체는 압착 및 절단된 후, 폭 방향으로 마주보는 한 쌍의 측면 각각의 양측에 측면 전극이 형성되고, 적층체 및 측면 전극이 동시에 소성되며, 제2 외부전극을 형성하는 단계에서, 제2 외부전극은 측면 전극을 덮는 길이만큼 둘레면으로 연장될 수 있다.
적층체를 형성하는 단계에서, 제1 외부전극이 배치된 제1 유전체층 각각은 세라믹 시트의 상면과 하면 중 한 면의 양측에 Ag, Cu 중 하나 또는 이들의 혼합 금속인 전극 재료를 인쇄하여 형성한 것일 수 있다.
한편, 본 발명의 다른 실시예에 의한 세라믹 커패시터 제조방법은, 제2 외부전극이 배치된 제1 단면 및 제2 단면 각각을 덮도록 제3 외부전극을 형성하는 단계를 더 포함할 수 있다.
제3 외부전극을 형성하는 단계는, 제1 단면 및 제2 단면 각각에 금속 플레이트를 도전성 접착제로 부착하여 제3 외부전극을 형성할 수 있다.
제3 외부전극을 형성하는 단계는, 제1 단면 및 제2 단면 각각에 스퍼터링(Sputtering) 방식으로 전극재료를 증착하여 제3 외부전극을 형성할 수 있다.
한편, 본 발명의 일 실시예에 의한 세라믹 커패시터는 복수의 유전체층과 내부전극을 포함하고, 상면 및 하면 중 적어도 일면의 양측에 제1 외부전극이 배치된 세라믹 본체와, 세라믹 본체에서 길이 방향으로 마주보는 제1 단면 및 제2 단면 각각의 적어도 일부에 배치되고, 상면 및 하면으로 연장되어 제1 외부전극과 접하는 제2 외부전극을 포함하고, 제2 외부전극은 제1 단면 및 제2 단면 각각으로부터 일단부까지의 거리가 제1 외부전극보다 짧게 형성될 수 있다.
여기서, 제2 외부전극은 제1 단면 및 제2 단면과, 제1 단면 및 제2 단면 각각에 인접한 가장자리측 둘레면을 감쌀 수 있다.
제2 외부전극은, 상면 및 하면 각각에 배치되어 제1 외부전극과 접하는 제1 부분과, 제1 부분에 연속하여 형성되고, 세라믹 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면 각각에 배치된 제2 부분과, 제2 부분에 연속하여 형성되고, 제1 단면 및 제2 단면 각각에 배치된 제3 부분을 포함하고, 제1 부분 및 제2 부분 각각은 세라믹 본체의 길이 방향에 따른 폭이 서로 동일할 수 있다.
또한, 세라믹 본체는, 폭 방향으로 마주보는 제1 측면 및 제2 측면 각각의 양측에 배치된 측면 전극을 더 포함하고, 제2 외부전극은 측면 전극을 덮는 길이만큼 둘레면으로 연장될 수 있다.
또한, 세라믹 본체의 길이 방향에 따른 제1 외부전극들 사이의 간격은 제2 외부전극들 사이의 간격보다 더 짧을 수 있다.
한편, 본 발명의 다른 실시예에 의한 세라믹 커패시터는 제2 외부전극이 배치된 제1 단면 및 제2 단면 각각을 덮도록 형성된 제3 외부전극을 더 포함할 수 있다.
제2 외부전극은 제1 단면 및 제2 단면 각각에서 세라믹 본체의 폭 방향에 따른 중앙부에 배치될 수 있다.
제2 외부전극은, 상면 및 하면 각각에 배치되어 제1 외부전극과 접하는 제1 부분과, 제1 부분에 연속하여 형성되고, 제1 단면 및 제2 단면 각각에 배치된 제2 부분을 포함하고, 제1 부분 및 제2 부분 각각은 세라믹 본체의 폭 방향에 따른 길이가 서로 동일할 수 있다.
제2 외부전극은 세라믹 본체의 폭 방향에 따른 길이가 제1 외부전극과 서로 동일할 수 있다.
본 발명은 제1 외부전극이 세라믹 시트에 인쇄되어 형성되기 때문에 제1 외부전극의 형성 위치 및 크기가 정확히 제어될 수 있고, 제1 외부전극들 사이의 간격도 정확히 제어가 가능하여 정전 용량의 편차를 감소시킬 수 있다.
또한, 본 발명은 세라믹 본체의 상면 및 하면 중 적어도 일면의 양측에 면적이 넓은 제1 외부전극이 배치됨으로써 커패시터의 강도를 보강하여 크랙이 발생하는 것을 방지할 수 있다.
또한, 본 발명에서 제2 외부전극은 제1 단면 및 상기 제2 단면 각각으로부터 일단부까지의 거리가 제1 외부전극보다 짧게 형성되므로 제2 외부전극과 내부전극이 대향하는 면적이 작아져 부유 용량의 발생을 억제할 수 있고, 정전 용량의 편차를 감소시킬 수 있다.
또한, 본 발명은 세라믹 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면 각각의 양측에 측면 전극이 배치됨으로써 제2 외부전극이 세라믹 본체의 둘레면으로 연장되는 길이를 제어할 수 있고, 이로 인해 부유 용량을 억제할 수 있는 범위 내에 제2 외부전극이 형성되도록 위치 및 크기가 정확히 제어될 수 있다.
또한, 본 발명은 제1 및 제2 단면 각각과 상하면에 제2 외부전극이 배치된 상태에서 제1 및 제2 단면 각각을 덮도록 제3 외부전극이 형성되기 때문에, 제1 및 제2 측면으로 외부전극이 연장되지 않게 형성하기가 용이하며, 부유 용량의 발생을 억제할 수 있고, 정전 용량의 편차를 감소시킬 수 있다.
또한, 본 발명은 제1 및 제2 단면 각각에 금속 플레이트를 도전성 접착제로 부착하여 제3 외부전극을 형성할 수 있기 때문에, 금속 플레이트로 구비된 제3 외부전극이 세라믹 본체의 제1 및 제2 단면을 지지하는 역할을 하여 커패시터의 압전 현상에 의해 발생하는 진동을 감쇄시킬 수 있다.
또한, 본 발명은 제1 및 제2 단면 각각에 스퍼터링 방식으로 전극재료를 증착하여 제3 외부전극을 형성할 수 있기 때문에, 제3 외부전극의 조성비, 두께의 조절이 용이하게 이루어질 수 있다.
도 1은 본 발명의 일 실시예에 의한 세라믹 커패시터를 보인 사시도이다.
도 2는 본 발명의 일 실시예에 의한 세라믹 커패시터의 세라믹 본체를 보인 분해 사시도이다.
도 3은 도 1의 A-A'선에 따른 단면도이다.
도 4는 본 발명의 일 실시예에서 세라믹 본체가 다른 변형예에 의한 세라믹 커패시터를 보인 사시도이다.
도 5는 본 발명의 다른 실시예에 의한 세라믹 커패시터를 보인 사시도이다.
도 6은 도 5에서 제3 외부전극이 분해된 상태를 보인 사시도이다.
도 7은 도 5의 A-A'선에 따른 단면도이다.
도 8은 본 발명의 다른 실시예에서 제2 외부전극이 다른 변형예에 의한 세라믹 커패시터를 보인 사시도이다.
도 9는 도 8에서 제3 외부전극이 분해된 상태를 보인 사시도이다.
도 10은 본 발명의 일 실시예에 의한 세라믹 커패시터 제조방법을 설명하기 위한 도면이다.
도 11은 본 발명의 일 실시예에서 세라믹 본체가 다른 변형예에 의한 세라믹 커패시터의 제조방법을 설명하기 위한 도면이다.
도 12는 본 발명의 다른 실시예에 의한 세라믹 커패시터 제조방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이고, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다.
실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드　또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는　"직접(directly)" 또는 "다른 층을 개재하여(indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위　또는 아래에 대한 기준은 도면을 기준으로 하는 것을 원칙으로 한다.
도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1은 본 발명의 일 실시예에 의한 세라믹 커패시터를 보인 사시도이고, 도 2는 본 발명의 일 실시예에 의한 세라믹 커패시터의 세라믹 본체를 보인 분해 사시도이며, 도 3은 도 1의 A-A'선에 따른 단면도이고, 도면은 본 발명의 사상을 이해할 수 있도록 하기 위한 것일 뿐, 도면에 의해서 본 발명의 범위가 제한되는 것으로 해석되지 않아야 한다. 또한 도면에서 상대적인 두께, 길이나 상대적인 크기는 설명의 편의 및 명확성을 위해 과장될 수 있다.
도 1 및 도 2에 도시된 바에 의하면, 본 발명의 일 실시예에 따른 세라믹 커패시터(1)는 세라믹 본체(100)와 제2 외부전극(200)을 포함하여 구성될 수 있다.
세라믹 본체(100)는 복수의 유전체층(110,120,130)과 내부전극(121,122)을 포함하고, 상면(101) 및 하면(102) 중 적어도 일면의 양측에 제1 외부전극(111)이 배치될 수 있다. 이러한 세라믹 본체(100)는 복수의 유전체층(110,120,130)이 적층된 후 소성된 것으로서, 인접하는 각각의 유전체층들은 서로 경계를 확인할 수 없을 정도로 일체화될 수 있다.
세라믹 본체(100)는 직육면체 형상을 가질 수 있다. 본 발명의 실시예들을 명확하게 설명하기 위한 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 세라믹 본체(100)의 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
세라믹 본체(100)에서 상면(101) 및 하면(102)은 유전체층의 적층 방향, 즉 두께 방향(T)으로 서로 마주하도록 배치되고, 제1 단면(103) 및 제2 단면(104)은 길이 방향(L)으로 서로 마주하도록 배치되며, 제1 측면(105) 및 제2 측면(106)은 폭 방향(W)으로 서로 마주하도록 배치될 수 있다.
도 2에 도시된 바와 같이, 세라믹 본체(100)는 상면(101)과 하면(102) 중 한 면의 양측에 제1 외부전극(111)이 배치된 복수의 제1 유전체층(110)과, 내부전극(121,122)이 배치된 복수의 제2 유전체층(120)과, 유전체만으로 이루어진 복수의 제3 유전체층(130)을 포함한 적층체로 구성될 수 있다. 여기서, 복수의 제1 내지 제3 유전체층(110,120,130) 각각의 적층 수는 선택적으로 조절 가능하다.
제1 외부전극(111)은 세라믹 본체(100)의 상면(101) 및 하면(102) 중 적어도 일면의 양측에 배치될 수 있다. 여기서, 상면(101) 양측에 제1 외부전극(111)이 형성된 제1 유전체층(110)은 세라믹 본체(100)의 최상부에 배치되고, 하면(102) 양측에 제1 외부전극(111)이 형성된 제1 유전체층(110)은 세라믹 본체(100)의 최하부에 배치될 수 있다.
내부전극(121,122)이 배치된 제2 유전체층(120)은 제1 유전체층(110)들의 사이에 배치될 수 있고, 유전체만으로 이루어진 제3 유전체층(130)은 제1 유전체층(110)과 제2 유전체층(120) 사이에 배치될 수 있다. 여기서, 제3 유전체층(130)은 제1 유전체층(110)과 제2 유전체층(120) 간의 적절한 간격을 확보하도록 배치됨으로써, 제1 유전체층(110)에 배치된 제1 외부전극(111)과 제2 유전체층(120)에 배치된 내부전극(121,122) 사이에 발생하는 부유 용량을 억제할 수 있다.
복수의 제1 내지 제3 유전체층(110,120,130)을 형성하는 유전체의 재료는 유전율이 큰 티탄산바륨(BaTiO3)계 세라믹일 수 있다. 이외에도 유전체층을 형성하는 유전체 재료는 (Ca, Zr)(Sr, Ti)O3를 사용하거나 추가로 포함할 수 있다. 그러나 정전 용량은 유전체의 유전율에 비례하므로 유전율이 큰 유전체 재료인 BaTiO3를 사용하는 것이 바람직하다.
제1 내부전극(121) 및 제2 내부전극(122)은 서로 다른 극성을 갖는 전극으로서, 제2 유전체층(120)의 적어도 일면에 배치될 수 있다. 제2 유전체층(120)은 유전체 재료로 제작한 세라믹 시트의 적어도 일면에 내부전극 재료가 인쇄 또는 도포되어 형성될 수 있다. 일례로, 제1 및 제2 내부전극(121,122)은 세라믹 시트의 적어도 일면에 Cu, Ag, Pd, Pt, Au 및 Ni 중 적어도 하나를 포함한 도전성 페이스트가 인쇄되어 형성될 수 있다. 또한, 세라믹 시트는 유전체 재료 파우더와 첨가 재료 등을 균일하게 혼합하여 슬러리를 만든 다음 필름 위에 슬러리를 균일하게 코팅하는 성형 공정으로 제조될 수 있다.
도 2 및 도 3을 참조하면, 제1 및 제2 내부전극(121,122)은 세라믹 본체(100) 내에서 제2 유전체층(120)을 사이에 두고 제1 단면(103) 및 제2 단면(104)을 통해 번갈아 노출되도록 배치될 수 있다. 여기서, 제1 및 제2 내부전극(121,122)은 중간에 배치된 제2 유전체층(120)에 의해 서로 전기적으로 절연되며, 세라믹 커패시터(1)의 정전 용량은 제2 유전체층(120)의 적층 방향을 따라 서로 오버랩되는 제1 및 제2 내부전극(121,122)의 면적과 비례하게 된다.
제1 유전체층(110)에 배치되는 제1 외부전극(111)은 유전체 재료로 제작한 세라믹 시트의 상면과 하면 중 한 면의 양측에 Ag, Cu 중 하나 또는 이들의 혼합 금속인 전극 재료가 인쇄되어 형성될 수 있다. 제1 외부전극(111)은 스텐실 인쇄 등의 방법으로 형성될 수 있다. 스텐실 인쇄는 패턴 구멍을 형성한 스텐실 메탈 마스크를 세라믹 시트의 상면과 하면 중 한 면에 배치하고, 전극 재료를 스크린 인쇄하여 제1 외부전극(111)을 형성시키는 것이다.
종래의 세라믹 커패시터의 경우, 외부전극은 세라믹 본체의 양단부를 페이스트에 디핑(dipping)하는 공법으로 형성되었으나, 디핑 공법의 경우 디핑 깊이를 정확히 제어하기가 어렵다는 단점이 있다. 따라서, 외부전극이 세라믹 본체의 둘레면으로 연장되는 정도를 정확히 제어하기가 어렵고, 세라믹 본체의 양단부에 배치된 외부전극들 사이의 간격을 정확히 제어하기가 어려워 정전 용량의 편차가 발생하는 문제점이 있다.
반면, 본 발명의 일 실시예에 따른 세라믹 커패시터(1)는 제1 외부전극(111)이 세라믹 시트에 인쇄되어 형성되기 때문에, 제1 외부전극(111)의 형성 위치 및 크기가 정확히 제어될 수 있다. 아울러, 제1 외부전극(111)들 사이의 간격도 정확히 제어가 가능하여 정전 용량의 편차를 감소시킬 수 있다.
세라믹 본체(100)의 길이 방향에 따른 제1 외부전극(111)들 사이의 간격은 후술할 제2 외부전극(200)들 사이의 간격보다 더 짧게 형성되는 것이 바람직하다. 즉, 제2 외부전극(200)은 제1 단면(103) 및 제2 단면(104) 각각으로부터 일단부까지의 거리가 제1 외부전극(111)보다 짧게 형성될 수 있다.
이와 같이, 제1 외부전극(111)의 면적이 제2 외부전극(200)의 면적보다 더 넓게 형성되는 것은 세라믹 커패시터(1)의 인장강도를 확보하기 위한 것이다. 높이가 낮은 저배(low profile)형 구조의 세라믹 커패시터(1)는 강도가 부족하기 때문에 기판에 솔더링 접합 시 하중이 집중되는 커패시터의 하부 양측에 응력이 집중되어 크랙이 발생할 수 있다. 따라서, 세라믹 본체(100)의 상면(101) 및 하면(102) 중 적어도 일면의 양측에 면적이 넓은 제1 외부전극(111)이 배치됨으로써 커패시터의 강도를 보강하여 크랙이 발생하는 것을 방지할 수 있다. 또한, 제1 외부전극(111)들 사이의 간격이 좁게 형성되면 프린징(fringing) 커패시턴스가 발생하여 고주파에서 대역폭을 넓게 할 수 있다는 장점도 있다.
반면, 제1 외부전극(111)들 사이의 간격이 너무 좁게 형성되면, 제1 외부전극(111)끼리 서로 도통하거나 제1 외부전극(111)과 내부전극(121,122) 간의 부유 용량이 증가하므로 일정 간격 이상의 거리를 두도록 형성되는 것이 바람직하다.
제2 외부전극(200)은 세라믹 본체(100)에서 길이 방향으로 마주보는 제1 단면(103) 및 제2 단면(104) 각각의 적어도 일부에 배치되고, 상면(101) 및 하면(102)으로 연장되어 제1 외부전극(111)에 접할 수 있다. 여기서, 제2 외부전극(200)은 제1 단면(103) 및 제2 단면(104)과, 제1 단면(103) 및 제2 단면(104) 각각에 인접한 가장자리측 둘레면을 감싸도록 형성될 수 있다.
도 1 및 도 3에 도시된 바와 같이, 제2 외부전극(200)은 제1 부분(210), 제2 부분(220) 및 제3 부분(230)을 포함하여 구성될 수 있다. 제1 부분(210)은 상면(101) 및 하면(102) 각각에 배치되어 제1 외부전극(111)과 접하는 부분이다. 제2 부분(220)은 제1 부분(210)에 연속하여 형성되고, 세라믹 본체(100)의 폭 방향으로 마주보는 제1 측면(105) 및 제2 측면(106) 각각에 배치될 수 있다. 제3 부분(230)은 제2 부분(220)에 연속하여 형성되고, 제1 단면(103) 및 제2 단면(104) 각각에 배치될 수 있다.
즉, 제2 외부전극(200)의 제1 부분(210)은 세라믹 본체(100)의 상면(101) 및 하면(102) 각각의 양측에 배치된 제1 외부전극(111)을 덮는 부분이고, 제2 외부전극(200)의 제2 부분(220)은 세라믹 본체(100)의 제1 측면(105) 및 제2 측면(106)을 덮는 부분이며, 제2 외부전극(200)의 제3 부분(230)은 세라믹 본체(100)의 제1 단면(103) 및 제2 단면(104)을 덮는 부분이다. 여기서, 세라믹 본체(100)의 가장자리측 둘레면, 즉 상면(101), 하면(102), 제1 측면(105) 및 제2 측면(106)에 배치된 제1 부분(210) 및 제2 부분(220)은 세라믹 본체(100)의 길이 방향(L)에 따른 폭이 서로 동일하다. 다시 말하면, 제2 외부전극(200)이 세라믹 본체(100)의 상면(101), 하면(102), 제1 측면(105) 및 제2 측면(106)으로 연장되는 길이는 동일하다.
이러한 제2 외부전극(200)은 세라믹 본체(100)의 둘레면(101,102,105,106) 상에서 제1 외부전극(111)의 면적보다 작은 면적을 갖도록 형성될 수 있다. 만약 제2 외부전극(200)의 면적이 둘레면 상에서 제1 외부전극(111)의 면적과 같거나 클 경우, 제2 외부전극(200)의 제1 및 제2 부분(210,220)과 내부전극(121,122) 사이에 부유 용량이 발생하고, 이 부유 용량으로 인해 정전 용량의 편차가 발생하게 된다. 특히, 5G와 같은 고대역 주파수에서는 정전 용량에 약간의 편차가 발생해도 회로 특성에 크게 영향을 미치기 때문에 제2 외부전극(200)과 내부전극(121,122) 사이에서 발생할 수 있는 부유 용량을 억제하는 것이 바람직하다. 따라서, 본 발명은 제2 외부전극(200)의 제1 및 제2 부분(210,220)과 내부전극(121,122)이 대향하는 면적을 작게 함으로써 부유 용량의 발생을 억제하고, 정전 용량의 편차를 감소시킬 수 있다.
제2 외부전극(200)은 휠(wheel)을 이용해 도전성 페이스트를 전사하여 형성된 것일 수 있다. 휠을 이용한 터미네이션(Termination) 방법은 탄성이 있는 휠을 이용하여 휠의 압력을 조절함으로써 도전성 페이스트가 얇거나 두껍게 전사될 수 있어 두께 조절이 용이하다는 장점이 있다.
비록 도시되지는 않았으나, 제2 외부전극(200)은 복수의 층(미도시)으로 형성될 수도 있다. 일 예로, 제2 외부전극(200)을 형성하는 복수의 층은, 세라믹 본체(100)의 제1 단면(103) 및 제2 단면(104)을 통해 노출된 제1 및 제2 내부전극(121,122) 각각과 접하고 Cu를 포함한 제1 층과, Ag 에폭시를 포함한 제2 층과, Ni 또는 Sn을 포함하는 제3 층이 순차적으로 적층된 형태일 수 있다. 이때 제2 층에 포함된 Ag 에폭시는 전도성을 가지면서 유연성과 탄력성을 가진 물질이기 때문에 응력 변화가 큰 환경에서 충격 완화를 위한 쿠션 역할을 하여 크랙을 방지하는데 효과적이다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 세라믹 커패시터(1)는 세라믹 본체(100)의 상면(101) 및 하면(102) 중 적어도 일면의 양측에 배치된 제1 외부전극(111)의 면적을 크게 함으로써 커패시터의 강도를 보강할 수 있고, 이로 인해 솔더링 접합 시 세라믹 본체(100)의 하부 양측에 응력이 집중되어 크랙이 발생하는 것을 방지할 수 있다. 이와 더불어, 제2 외부전극(200)은 세라믹 본체(100)의 상면(101) 및 하면(102) 상에서 제1 외부전극(111)의 면적보다 작은 면적을 갖도록 형성되기 때문에 제2 외부전극(200)과 내부전극(121,122)이 대향하는 면적이 줄어들고, 제2 외부전극(200)과 내부전극(121,122) 사이에서 발생할 수 있는 부유 용량을 억제할 수 있다.
도 4는 본 발명의 일 실시예에서 세라믹 본체가 다른 변형예에 의한 세라믹 커패시터를 보인 사시도이다.
도 4에 도시된 바에 의하면, 본 발명의 일 실시예에서 세라믹 본체가 다른 변형예에 의한 세라믹 커패시터(1A)는 세라믹 본체(100) 및 제2 외부전극(200)을 포함한다. 여기서, 세라믹 본체(100)는 측면 전극(300)을 더 포함하여 구성될 수 있다.
측면 전극(300)은 세라믹 본체(100)의 폭 방향으로 마주보는 제1 측면(105) 및 제2 측면(106) 각각의 양측에 배치될 수 있다. 이러한 측면 전극(300)은 복수의 유전체층(110,120,130)을 적층한 적층체가 소성된 후에 제1 측면(105) 및 제2 측면(106) 각각의 양측에 Ag, Cu 중 하나 또는 이들의 혼합 금속인 전극 재료가 인쇄되어 형성될 수 있다. 또한, 측면 전극(300)은 복수의 유전체층(110,120,130)을 적층한 적층체가 압착 및 절단된 후에, 제1 측면(105) 및 제2 측면(106) 각각의 양측에 전극 재료가 인쇄되어 형성될 수 있다. 이때, 측면 전극(300)은 적층체의 소성 공정 시 동시에 소성될 수 있다.
이러한 측면 전극(300)은 제2 외부전극(200)의 형성 시 제2 외부전극(200)이 세라믹 본체(100)의 둘레면으로 연장되는 길이를 제어하기 위해 형성될 수 있다. 만약 도전성 페이스트의 도포에 의해 제2 외부전극(200)이 형성될 경우, 제2 외부전극(200)은 금속 재료인 측면 전극(300)을 덮는 길이만큼 형성될 수 있고, 유전체 재료로 이루어진 세라믹 본체(100)의 나머지 영역은 덮지 않게 형성될 수 있다. 이와 같이, 측면 전극(300)은 제2 외부전극(200)의 가이드 역할을 하여 제2 외부전극(200)의 형성 위치 및 크기가 정확히 제어될 수 있다.
이하, 도 5 내지 도 7을 참조하여, 본 발명의 다른 실시예에 의한 세라믹 커패시터에 대해서 설명하기로 한다. 설명의 편의상, 도 1 내지 도 4에 도시된 일 실시예와 동일한 구성 요소에 대한 설명은 생략하며, 이하 차이점을 위주로 설명하 기로 한다.
도 5는 본 발명의 다른 실시예에 의한 세라믹 커패시터를 보인 사시도이고, 도 6은 도 5에서 제3 외부전극이 분해된 상태를 보인 사시도이며, 도 7은 도 5의 A-A'선에 따른 단면도이다.
본 발명의 다른 실시예에 의한 세라믹 커패시터(1')는 도 5 내지 도 7에 도시된 바와 같이 제3 외부전극(300')을 더 포함하여 구성될 수 있다.
제3 외부전극(300')은 제2 외부전극(200')이 배치된 제1 단면(103') 및 제2 단면(104') 각각을 덮도록 형성될 수 있다. 이러한 제3 외부전극(300')은 제1 단면(103') 및 제2 단면(104') 각각에 Ag, Cu 등의 금속 플레이트를 도전성 접착제로 부착하여 형성하거나, 금속 플레이트를 레이저, 초음파 등으로 융착시켜 형성한 것일 수 있다. 금속 플레이트로 구비된 제3 외부전극(300')이 제1 및 제2 단면(103,104') 각각에 부착될 경우, 제3 외부전극(300')이 세라믹 본체(100')의 제1 및 제2 단면(103,104')을 지지하는 역할을 할 수 있기 때문에 커패시터의 압전 현상에 의해 발생하는 진동을 감쇄시킬 수 있다.
또는, 제3 외부전극(300')은 제1 단면(103') 및 제2 단면(104') 각각에 스퍼터링(Sputtering') 방식으로 Ag, Cu 등의 전극재료를 증착하여 형성한 것일 수도 있다. 스퍼터링 방식으로 제3 외부전극(300')이 형성될 경우, 제3 외부전극(300')의 조성비, 두께의 조절이 용이하게 이루어질 수 있다.
한편, 본 발명의 다른 실시예에 의한 세라믹 커패시터(1')에서, 제2 외부전극(200')은 제1 부분(210') 및 제2 부분(220')을 포함하여 구성될 수 있다. 제2 외부전극(200')의 제1 부분(210')은 상면(101') 및 하면(102') 각각에 배치되어 제1 외부전극(111')과 접하는 부분이다. 제2 외부전극(200')의 제2 부분(220')은 제1 부분(210')에 연속하여 형성되고, 제1 단면(103') 및 제2 단면(104') 각각에 배치되는 부분이다.
즉, 제2 외부전극(200')의 제1 부분(210')은 세라믹 본체(100')의 상면(101') 및 하면(102') 각각의 양측에 배치된 제1 외부전극(111')을 덮는 부분이고, 제2 외부전극(200')의 제2 부분(220')은 세라믹 본체(100')의 제1 단면(103') 및 제2 단면(104')을 덮는 부분이다. 여기서, 제2 외부전극(200')의 제1 부분(210') 및 제2 부분(220')은 세라믹 본체(100')의 폭 방향(W)에 따른 길이가 서로 동일하다. 즉, 도 4에 도시된 바와 같이, 제1 부분(210')의 폭 방향(W)에 따른 길이(W1)는 제2 부분(220')의 폭 방향(W)에 따른 길이(W2)와 서로 동일하다.
이러한 제2 외부전극(200')은 제1 단면(103') 및 제2 단면(104') 각각으로부터 일단부까지의 거리가 제1 외부전극(111')보다 짧게 형성되므로, 세라믹 본체(100')의 상면(101') 및 하면(102') 상에서 제1 외부전극(111')의 면적보다 작은 면적을 갖도록 형성될 수 있다.
만약 제2 외부전극(200')의 면적이 상면(101') 및 하면(102') 상에서 제1 외부전극(111')의 면적과 같거나 클 경우, 제2 외부전극(200')의 제1 부분(210')과 내부전극(121',122') 사이에 부유 용량이 발생하고, 이 부유 용량으로 인해 정전 용량의 편차가 발생하게 된다. 특히, 5G와 같은 고대역 주파수에서는 정전 용량에 약간의 편차가 발생해도 회로 특성에 크게 영향을 미치기 때문에 제2 외부전극(200')과 내부전극(121',122') 사이에서 발생할 수 있는 부유 용량을 억제하는 것이 바람직하다. 따라서, 본 발명은 제2 외부전극(200')의 제1 부분(210')과 내부전극(121',122')이 대향하는 면적을 작게 함으로써, 부유 용량의 발생을 억제하고 정전 용량의 편차를 감소시킬 수 있다.
제2 외부전극(200')은 제1 단면(103') 및 제2 단면(104') 각각에서 세라믹 본체(100')의 폭 방향에 따른 중앙부에 배치될 수 있다. 이러한 제2 외부전극(200')은 제1 측면(105') 및 제2 측면(106')으로 연장 형성되지 않는다. 즉, 본 발명의 다른 실시예에 의한 세라믹 커패시터(1')는 제2 외부전극(200')의 부분과 내부전극(121',122') 사이의 부유 용량으로 인한 정전 용량의 편차를 최소화하기 위하여 제2 외부전극(200')이 제1 및 제2 측면(105',106')으로 연장되지 않게 형성될 수 있다.
본 발명의 다른 실시예에 의한 세라믹 커패시터(1')는 제1 및 제2 단면(103',104') 각각과 상하면(101',102')에 제2 외부전극(200')이 배치된 상태에서 제1 단면(103') 및 제2 단면(104') 각각을 덮도록 제3 외부전극(300')이 형성되기 때문에, 제1 측면(105')과 제2 측면(106')으로 외부전극이 연장되지 않게 형성하기가 용이하다. 즉, 본 발명의 다른 실시예에 의한 세라믹 커패시터(1')는 제2 외부전극(200')이 폭 방향(W)에 따른 길이(W1,W2)를 갖도록 얇게 형성된 후에 제1 단면(103') 및 제2 단면(104') 각각을 덮도록 제3 외부전극(300')이 형성되기 때문에, 외부전극을 제1 및 제2 측면(105',106')으로 연장되지 않게 형성하기가 용이하다. 또한, 제3 외부전극(300')이 세라믹 본체(100')의 제1 및 제2 단면(103',104')을 지지하는 역할을 할 수 있기 때문에 커패시터의 압전 현상에 의해 발생하는 진동을 감쇄시킬 수 있다.
도 8은 본 발명의 다른 실시예에서 제2 외부전극이 다른 변형예에 의한 세라믹 커패시터를 보인 사시도이고, 도 9는 도 8에서 제3 외부전극이 분해된 상태를 보인 사시도이다.
도 8 및 도 9에 도시된 바에 의하면, 본 발명의 다른 실시예에 의한 세라믹 커패시터(1A')는 세라믹 본체(100'), 제2 외부전극(200') 및 제3 외부전극(300')을 포함한다. 여기서, 제2 외부전극(200')은 세라믹 본체(100')의 폭 방향에 따른 길이가 제1 외부전극(111')과 서로 동일할 수 있다. 이때, 제2 외부전극(200')의 제1 부분(210')과 제2 부분(220') 각각은 세라믹 본체(100')의 폭 방향에 따른 길이가 서로 동일하므로, 제2 외부전극(200')은 제1 및 제2 측면(105',106')으로 연장되지 않고, 제1 단면(103') 및 제2 단면(104') 각각과, 제1 단면(103') 및 제2 단면(104') 각각에 인접한 가장자리 측의 상면(101') 및 하면(102')을 감싸도록 형성될 수 있다. 이와 같이, 세라믹 커패시터(1A')는 제2 외부전극(200')의 폭 방향(W)에 따른 길이가 제1 외부전극(111')과 동일하게 넓게 형성되기 때문에 제2 외부전극(200')이 세라믹 본체(100')의 양측을 지지하는 힘이 높아져 커패시터의 강도를 보강할 수 있다.
도 10은 본 발명의 일 실시예에 의한 세라믹 커패시터 제조방법을 설명하기 위한 도면이고, 도 11은 본 발명의 다른 실시예에 의한 세라믹 커패시터 제조방법을 설명하기 위한 도면이다.
본 발명의 일 실시예에 의한 세라믹 커패시터 제조방법은 도 10에 도시된 바와 같이, 복수의 유전체층(110,120,130)과 내부전극(121,122)을 포함하고, 상면(101) 및 하면(102) 중 적어도 일면의 양측에 제1 외부전극(111)이 배치된 세라믹 본체(100)를 제조하는 단계(S10)와, 세라믹 본체(100)에서 길이 방향으로 마주보는 제1 단면(103) 및 제2 단면(104) 각각에 배치되고, 상면(101) 및 하면(102)으로 연장되어 제1 외부전극(111)에 접하는 제2 외부전극(200)을 형성하는 단계(S20)를 포함할 수 있다. 제2 외부전극(200)을 형성하는 단계(S20)에서, 제2 외부전극(200)은 제1 단면(103) 및 제2 단면(104)과, 제1 단면(103) 및 제2 단면(104) 각각에 인접한 가장자리측 둘레면을 감싸도록 형성될 수 있다.
도 2 및 도 10을 참조하면, 세라믹 본체(100)를 제조하는 단계(S10)는, 상면(101)과 하면(102) 중 한 면의 양측에 제1 외부전극(111)이 배치된 복수의 제1 유전체층(110), 내부전극이 배치된 복수의 제2 유전체층(120), 유전체만으로 이루어진 복수의 제3 유전체층(130)을 포함한 적층체를 형성하는 단계와, 적층체를 압착, 절단 및 소성하는 단계를 포함할 수 있다.
적층체를 형성하는 단계에서, 상면(101) 양측에 제1 외부전극(111)이 배치된 제1 유전체층(110)을 최상부에 배치하고, 하면(102) 양측에 제1 외부전극(111)이 배치된 제1 유전체층(110)을 최하부에 배치할 수 있다.
적층체를 형성하는 단계에서, 제1 외부전극(111)이 배치된 제1 유전체층(110) 각각은 세라믹 시트의 상면(101)과 하면(102) 중 한 면의 양측에 Ag, Cu 중 하나 또는 이들의 혼합 금속을 인쇄하여 형성한 것일 수 있다.
종래에는 외부전극을 페이스트에 세라믹 본체(100)의 양단부를 디핑(dipping)하는 공법으로 형성하는데, 디핑 공법의 경우 디핑 깊이를 정확히 제어하기가 어렵다는 단점이 있다. 반면, 본 발명은 제1 외부전극(111)을 세라믹 시트에 인쇄하여 형성하기 때문에, 제1 외부전극(111)의 형성 위치 및 크기를 정확히 제어할 수 있다. 아울러, 동일면의 양측에 배치된 제1 외부전극(111)들 사이의 간격도 정확히 제어가 가능하여 정전 용량의 편차를 감소시킬 수 있다.
적층체를 형성하는 단계에서, 내부전극이 배치된 복수의 제2 유전체층(120)을 제1 유전체층(110)들 사이에 배치하고, 유전체만으로 이루어진 복수의 제3 유전체층(130)을 제1 유전체층(110)과 제2 유전체층(120) 사이에 배치할 수 있다. 여기서, 제3 유전체층(130)은 제1 유전체층(110)과 제2 유전체층(120) 간의 적절한 간격을 확보하도록 배치됨으로써, 제1 유전체층(110)에 배치된 제1 외부전극(111)과 제2 유전체층(120)에 배치된 내부전극(121,122) 사이에 발생하는 부유 용량을 억제할 수 있다.
제2 외부전극(200)을 형성하는 단계(S20)에서, 제2 외부전극(200)은 제1 단면(103) 및 제2 단면(104) 각각으로부터 일단부까지의 거리가 제1 외부전극(111)보다 짧게 형성될 수 있다. 즉, 제2 외부전극(200)은 세라믹 본체(100)의 둘레면 상에서 제1 외부전극(111)의 면적보다 작은 면적을 갖도록 형성될 수 있다. 만약 제2 외부전극(200)의 면적이 둘레면 상에서 제1 외부전극(111)의 면적과 같거나 크게 형성될 경우, 제2 외부전극(200)의 제1 및 제2 부분(210,220)과 내부전극(121,122) 사이에 부유 용량이 발생하고, 이 부유 용량으로 인해 정전 용량의 편차가 발생하게 된다. 따라서, 본 발명은 제2 외부전극(200)의 제1 및 제2 부분(210,220)과 내부전극(121,122)이 대향하는 면적을 작게 함으로써 부유 용량의 발생을 억제하고, 정전 용량의 편차를 감소시킬 수 있다.
제2 외부전극(200)을 형성하는 단계(S20)에서, 제2 외부전극(200)은 휠(wheel)을 이용해 도전성 페이스트를 전사하여 형성할 수 있다. 휠을 이용한 터미네이션(termination) 방법은 탄성이 있는 휠을 이용하여 휠의 압력을 조절함으로써 도전성 페이스트가 얇거나 두껍게 전사될 수 있어 두께 조절이 용이하다는 장점이 있다.
도 11을 참조하면, 세라믹 본체(100)를 제조하는 단계(S10)는, 세라믹 본체(100)의 폭 방향으로 마주보는 제1 측면(105) 및 제2 측면(106) 각각의 양측에 측면 전극(300)을 형성하는 단계를 더 포함할 수 있다. 이러한 측면 전극(300)은 소성하는 단계 이후에 제1 측면(105) 및 제2 측면(106) 각각의 양측에 Ag, Cu 중 하나 또는 이들의 혼합 금속인 전극 재료를 인쇄하여 형성할 수 있다.
또는, 측면 전극(300)은 소성하는 단계에서 형성될 수도 있다. 즉, 소성하는 단계에서, 복수의 제1 내지 제3 유전체층(130)이 적층된 적층체는 압착 및 절단된 후에, 적층체의 폭 방향으로 마주보는 한 쌍의 측면 각각의 양측에 전극 재료가 인쇄되어 형성될 수 있다. 이때, 측면 전극(300)은 적층체의 소성 공정 시 동시에 소성될 수 있다.
이러한 측면 전극(300)은 제2 외부전극(200)을 형성하는 단계(S20)에서 제2 외부전극(200)이 세라믹 본체(100)의 둘레면으로 연장되는 길이를 제어하기 위해 형성될 수 있다. 만약 도전성 페이스트의 도포에 의해 제2 외부전극(200)이 형성될 경우, 제2 외부전극(200)은 금속 재료인 측면 전극(300)을 덮는 길이만큼 형성될 수 있고, 유전체 재료로 이루어진 세라믹 본체(100)의 나머지 영역은 덮지 않게 형성될 수 있다. 이와 같이, 측면 전극(300)은 제2 외부전극(200)의 가이드 역할을 하여 제2 외부전극(200)의 형성 위치 및 크기가 정확히 제어될 수 있다.
도 12는 본 발명의 다른 실시예에 의한 세라믹 커패시터 제조방법을 설명하기 위한 도면이다.
도 12를 참조하면, 본 발명의 다른 실시예에 의한 세라믹 커패시터 제조방법에서, 제2 외부전극(200')을 형성하는 단계(S20)는 제1 단면(103') 및 제2 단면(104') 각각에서 세라믹 본체(100')의 폭 방향에 따른 중앙부에 제2 외부전극(200')을 배치할 수 있다. 이러한 제2 외부전극(200')은 제1 측면(105') 및 제2 측면(106')으로 연장 형성되지 않는다. 즉, 본 발명의 다른 실시예에 의한 세라믹 커패시터(1')는 제2 외부전극(200')의 부분과 내부전극(121',122') 사이의 부유 용량으로 인한 정전 용량의 편차를 최소화하기 위하여 제2 외부전극(200')이 제1 및 제2 측면(105',106')으로 연장되지 않게 형성될 수 있다.
한편, 제2 외부전극(200')을 형성하는 단계(S20)에서, 도 8 및 도 9에 도시된 바와 같이 제2 외부전극(200')은 세라믹 본체(100')의 제1 단면(103') 및 제2 단면(104') 각각과, 제1 단면(103') 및 제2 단면(104') 각각에 인접한 가장자리 측의 상면(101') 및 하면(102')을 감싸도록 형성될 수도 있다.
본 발명의 다른 실시예에 의한 세라믹 커패시터 제조방법은, 제2 외부전극(200')이 배치된 제1 단면(103') 및 제2 단면(104') 각각을 덮도록 제3 외부전극(300')을 형성하는 단계(S30)를 더 포함할 수 있다.
제3 외부전극(300')을 형성하는 단계(S30)는, 제1 단면(103') 및 제2 단면(104') 각각에 금속 플레이트를 도전성 접착제로 부착하거나, 금속 플레이트를 레이저, 초음파 등으로 융착시켜 제3 외부전극(300')을 형성할 수 있다. 이와 같이, 제3 외부전극(300')이 금속 플레이트로 구비되어 제1 및 제2 단면(103',104')에 부착될 경우, 금속 플레이트인 제3 외부전극(300')이 세라믹 본체(100')의 제1 및 제2 단면(103',104')을 지지하는 역할을 할 수 있기 때문에 커패시터의 압전 현상에 의해 발생하는 진동을 감쇄시킬 수 있다.
또는, 제3 외부전극을 형성하는 단계(S30)는, 제1 단면(103') 및 제2 단면(104') 각각에 스퍼터링(Sputtering') 방식으로 전극재료를 증착하여 제3 외부전극(300')을 형성할 수도 있다. 이와 같이, 스퍼터링 방식으로 제3 외부전극(300')을 형성할 경우, 제3 외부전극(300')의 조성비, 두께의 조절이 용이하게 이루어질 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 복수의 유전체층과 내부전극을 포함하고, 상면 및 하면 중 적어도 일면의 양측에 제1 외부전극이 배치된 세라믹 본체를 제조하는 단계; 및
    상기 세라믹 본체에서 길이 방향으로 마주보는 제1 단면 및 제2 단면 각각의 적어도 일부에 배치되고, 상기 상면 및 상기 하면으로 연장되어 상기 제1 외부전극과 접하는 제2 외부전극을 형성하는 단계를 포함하고,
    상기 제2 외부전극을 형성하는 단계에서,
    상기 제2 외부전극은 상기 제1 단면 및 상기 제2 단면 각각으로부터 일단부까지의 거리가 상기 제1 외부전극보다 짧게 형성되는 세라믹 커패시터 제조방법.
  2. 제1항에 있어서,
    상기 제2 외부전극을 형성하는 단계에서,
    상기 제2 외부전극은 상기 제1 단면 및 상기 제2 단면과, 상기 제1 단면 및 상기 제2 단면 각각에 인접한 가장자리측 둘레면을 감싸도록 형성되는 세라믹 커패시터 제조방법.
  3. 제2항에 있어서,
    상기 세라믹 본체를 제조하는 단계는,
    상면과 하면 중 한 면의 양측에 제1 외부전극이 배치된 복수의 제1 유전체층, 내부전극이 배치된 복수의 제2 유전체층, 유전체만으로 이루어진 복수의 제3 유전체층을 포함한 적층체를 형성하는 단계; 및
    상기 적층체를 압착, 절단 및 소성하는 단계를 포함하는 세라믹 커패시터 제조방법.
  4. 제3항에 있어서,
    상기 적층체를 형성하는 단계에서,
    상면 양측에 제1 외부전극이 배치된 제1 유전체층을 최상부에 배치하고, 하면 양측에 제1 외부전극이 배치된 제1 유전체층을 최하부에 배치하는 세라믹 커패시터 제조방법.
  5. 제4항에 있어서,
    상기 적층체를 형성하는 단계에서,
    내부전극이 배치된 복수의 제2 유전체층을 상기 제1 유전체층들 사이에 배치하고, 유전체만으로 이루어진 복수의 제3 유전체층을 상기 제1 유전체층과 상기 제2 유전체층 사이에 배치하는 세라믹 커패시터 제조방법.
  6. 제3항에 있어서,
    상기 세라믹 본체를 제조하는 단계는,
    폭 방향으로 마주보는 제1 측면 및 제2 측면 각각의 양측에 측면 전극을 형성하는 단계를 더 포함하고,
    상기 제2 외부전극을 형성하는 단계에서,
    상기 제2 외부전극은 상기 측면 전극을 덮는 길이만큼 상기 둘레면으로 연장되는 세라믹 커패시터 제조방법.
  7. 제3항에 있어서,
    상기 소성하는 단계에서,
    상기 적층체는 압착 및 절단된 후, 폭 방향으로 마주보는 한 쌍의 측면 각각의 양측에 측면 전극이 형성되고, 상기 적층체 및 상기 측면 전극이 동시에 소성되며,
    상기 제2 외부전극을 형성하는 단계에서,
    상기 제2 외부전극은 상기 측면 전극을 덮는 길이만큼 상기 둘레면으로 연장되는 세라믹 커패시터 제조방법.
  8. 제3항에 있어서,
    상기 적층체를 형성하는 단계에서,
    상기 제1 외부전극이 배치된 상기 제1 유전체층 각각은
    세라믹 시트의 상면과 하면 중 한 면의 양측에 Ag, Cu 중 하나 또는 이들의 혼합 금속인 전극 재료를 인쇄하여 형성한 것인 세라믹 커패시터 제조방법.
  9. 제1항에 있어서,
    상기 제2 외부전극이 배치된 상기 제1 단면 및 상기 제2 단면 각각을 덮도록 제3 외부전극을 형성하는 단계를 더 포함하는 세라믹 커패시터 제조방법.
  10. 제9항에 있어서,
    상기 제3 외부전극을 형성하는 단계는,
    상기 제1 단면 및 상기 제2 단면 각각에 금속 플레이트를 도전성 접착제로 부착하여 제3 외부전극을 형성하는 세라믹 커패시터 제조방법.
  11. 제9항에 있어서,
    상기 제3 외부전극을 형성하는 단계는,
    상기 제1 단면 및 상기 제2 단면 각각에 스퍼터링(Sputtering) 방식으로 전극재료를 증착하여 제3 외부전극을 형성하는 세라믹 커패시터 제조방법.
  12. 복수의 유전체층과 내부전극을 포함하고, 상면 및 하면 중 적어도 일면의 양측에 제1 외부전극이 배치된 세라믹 본체; 및
    상기 세라믹 본체에서 길이 방향으로 마주보는 제1 단면 및 제2 단면 각각의 적어도 일부에 배치되고, 상기 상면 및 상기 하면으로 연장되어 상기 제1 외부전극과 접하는 제2 외부전극을 포함하고,
    상기 제2 외부전극은 상기 제1 단면 및 상기 제2 단면 각각으로부터 일단부까지의 거리가 상기 제1 외부전극보다 짧게 형성된 세라믹 커패시터.
  13. 제12항에 있어서,
    상기 제2 외부전극은 상기 제1 단면 및 상기 제2 단면과, 상기 제1 단면 및 상기 제2 단면 각각에 인접한 가장자리측 둘레면을 감싸는 세라믹 커패시터.
  14. 제13항에 있어서,
    상기 제2 외부전극은,
    상기 상면 및 상기 하면 각각에 배치되어 상기 제1 외부전극과 접하는 제1 부분;
    상기 제1 부분에 연속하여 형성되고, 상기 세라믹 본체의 폭 방향으로 마주보는 제1 측면 및 제2 측면 각각에 배치된 제2 부분; 및
    상기 제2 부분에 연속하여 형성되고, 상기 제1 단면 및 상기 제2 단면 각각에 배치된 제3 부분을 포함하고,
    상기 제1 부분 및 상기 제2 부분 각각은 상기 세라믹 본체의 길이 방향에 따른 폭이 서로 동일한 세라믹 커패시터.
  15. 제13항에 있어서,
    상기 세라믹 본체는,
    폭 방향으로 마주보는 제1 측면 및 제2 측면 각각의 양측에 배치된 측면 전극을 더 포함하고,
    상기 제2 외부전극은 상기 측면 전극을 덮는 길이만큼 상기 둘레면으로 연장된 세라믹 커패시터.
  16. 제12항에 있어서,
    상기 세라믹 본체의 길이 방향에 따른 상기 제1 외부전극들 사이의 간격은 상기 제2 외부전극들 사이의 간격보다 더 짧은 세라믹 커패시터.
  17. 제12항에 있어서,
    상기 제2 외부전극이 배치된 상기 제1 단면 및 상기 제2 단면 각각을 덮도록 형성된 제3 외부전극을 더 포함하는 세라믹 커패시터.
  18. 제17항에 있어서,
    상기 제2 외부전극은
    상기 제1 단면 및 상기 제2 단면 각각에서 상기 세라믹 본체의 폭 방향에 따른 중앙부에 배치된 세라믹 커패시터.
  19. 제17항에 있어서,
    상기 제2 외부전극은,
    상기 상면 및 상기 하면 각각에 배치되어 상기 제1 외부전극과 접하는 제1 부분; 및
    상기 제1 부분에 연속하여 형성되고, 상기 제1 단면 및 상기 제2 단면 각각에 배치된 제2 부분을 포함하고,
    상기 제1 부분 및 상기 제2 부분 각각은 상기 세라믹 본체의 폭 방향에 따른 길이가 서로 동일한 세라믹 커패시터.
  20. 제17항에 있어서,
    상기 제2 외부전극은
    상기 세라믹 본체의 폭 방향에 따른 길이가 상기 제1 외부전극과 서로 동일한 세라믹 커패시터.
PCT/KR2022/019361 2021-12-22 2022-12-01 세라믹 커패시터 및 그 제조방법 WO2023121043A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US18/723,391 US20250166921A1 (en) 2021-12-22 2022-12-01 Ceramic capacitor and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0184442 2021-12-22
KR1020210184442A KR102735497B1 (ko) 2021-12-22 2021-12-22 세라믹 커패시터 및 그 제조방법
KR1020210184452A KR102753729B1 (ko) 2021-12-22 2021-12-22 세라믹 커패시터 및 그 제조방법
KR10-2021-0184452 2021-12-22

Publications (1)

Publication Number Publication Date
WO2023121043A1 true WO2023121043A1 (ko) 2023-06-29

Family

ID=86903007

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2022/019361 WO2023121043A1 (ko) 2021-12-22 2022-12-01 세라믹 커패시터 및 그 제조방법

Country Status (2)

Country Link
US (1) US20250166921A1 (ko)
WO (1) WO2023121043A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056549A (ko) * 2010-11-25 2012-06-04 삼성전기주식회사 이중 전극 구조를 갖는 적층형 세라믹 캐패시터
KR20130040423A (ko) * 2011-10-14 2013-04-24 삼성전기주식회사 적층형 세라믹 커패시터
KR20170135664A (ko) * 2016-05-31 2017-12-08 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2018018845A (ja) * 2016-07-25 2018-02-01 太陽誘電株式会社 積層セラミックコンデンサ
JP2020136553A (ja) * 2019-02-22 2020-08-31 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120056549A (ko) * 2010-11-25 2012-06-04 삼성전기주식회사 이중 전극 구조를 갖는 적층형 세라믹 캐패시터
KR20130040423A (ko) * 2011-10-14 2013-04-24 삼성전기주식회사 적층형 세라믹 커패시터
KR20170135664A (ko) * 2016-05-31 2017-12-08 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP2018018845A (ja) * 2016-07-25 2018-02-01 太陽誘電株式会社 積層セラミックコンデンサ
JP2020136553A (ja) * 2019-02-22 2020-08-31 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20250166921A1 (en) 2025-05-22

Similar Documents

Publication Publication Date Title
KR101525689B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101514565B1 (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR102032759B1 (ko) 전자 부품
WO2017200250A1 (ko) 회로 보호 소자
KR20150018137A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
WO2021162350A1 (ko) 광대역 커패시터
US10790093B2 (en) Multilayer ceramic electronic component array
WO2020096309A1 (ko) 인터포저
WO2015041447A1 (ko) 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
WO2023121043A1 (ko) 세라믹 커패시터 및 그 제조방법
WO2018117447A1 (ko) 복합 보호 소자 및 이를 구비하는 전자기기
WO2023113335A1 (ko) 세라믹 커패시터 및 이의 제조방법
WO2022164233A1 (ko) 커패시터 및 그 제조방법
CN117809980A (zh) 电子部件
US11640877B2 (en) Electronic component and board having the same
WO2023090797A1 (ko) 세라믹 커패시터
WO2023090798A1 (ko) 세라믹 커패시터 제조방법
WO2023121044A1 (ko) 세라믹 커패시터 및 그 제조방법
KR102737552B1 (ko) 적층형 커패시터 및 그 실장 기판
KR102004784B1 (ko) 적층 세라믹 전자부품 및 그 실장기판
KR20220106498A (ko) 적층형 커패시터 및 그 제조 방법
WO2023140501A1 (ko) 세라믹 커패시터 및 그 제조방법
WO2023113336A1 (ko) 세라믹 커패시터
KR20220063556A (ko) 적층형 커패시터 및 그 실장 기판
WO2023121057A1 (ko) 세라믹 커패시터 및 이의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22911676

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 18723391

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22911676

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 18723391

Country of ref document: US