[go: up one dir, main page]

WO2022172328A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2022172328A1
WO2022172328A1 PCT/JP2021/004782 JP2021004782W WO2022172328A1 WO 2022172328 A1 WO2022172328 A1 WO 2022172328A1 JP 2021004782 W JP2021004782 W JP 2021004782W WO 2022172328 A1 WO2022172328 A1 WO 2022172328A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
sense
main region
semiconductor substrate
igbt
Prior art date
Application number
PCT/JP2021/004782
Other languages
English (en)
French (fr)
Inventor
智人 工藤
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2021/004782 priority Critical patent/WO2022172328A1/ja
Priority to JP2022581050A priority patent/JP7521620B2/ja
Priority to DE112021007052.5T priority patent/DE112021007052B4/de
Priority to US18/040,953 priority patent/US20230268429A1/en
Priority to CN202180093025.9A priority patent/CN116830275A/zh
Publication of WO2022172328A1 publication Critical patent/WO2022172328A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/669—Vertical DMOS [VDMOS] FETs having voltage-sensing or current-sensing structures, e.g. emulator sections or overcurrent sensing cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/422—PN diodes having the PN junctions in mesas

Definitions

  • the present disclosure relates to semiconductor devices.
  • RC-IGBTs reverse-conducting IGBTs
  • a generally used RC-IGBT has a main region and a sense region having a smaller operating area than the main region (see, for example, Patent Document 1).
  • a current and voltage in the main region are monitored by a sense element formed in the sense region to detect whether an abnormality has occurred in the main region.
  • a p-type collector layer was formed on the back surface of the substrate in the sense region.
  • the built-in voltage at which the backside pn junction consisting of the p-type collector layer and the n-type drift layer turns on cannot be exceeded, resulting in an increase in the on-voltage.
  • the conductivity is modulated, and snapback occurs in which the ON voltage drops suddenly. Therefore, there is a problem that control is difficult.
  • the present disclosure has been made to solve the problems described above, and its object is to obtain a semiconductor device that can prevent snapback and improve detection sensitivity.
  • a semiconductor device includes: a semiconductor substrate having a main region; a sense region having an operation area smaller than that of the main region; an IGBT formed in the main region; and a sense element formed in the sense region.
  • a MOSFET having a gate electrode connected to the gate electrode of the IGBT; a surface electrode formed on the surface of the semiconductor substrate in the main region; and formed on the back surface of the semiconductor substrate in the main region and the sense region. and a current detection electrode formed on the surface in the sense region and separated from the surface electrode.
  • the present disclosure since there is no pn junction on the back surface of the substrate in the sense region, snapback due to conductivity modulation does not occur.
  • the IGBT is formed in the main region and the MOSFET is formed in the sense region, the on-voltage is lower in the sense region in the low current region. Therefore, it is possible to improve the detection sensitivity of the sense element by increasing the turn-on responsiveness in the low current region.
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment
  • FIG. 2 is a cross-sectional view showing the main region of the semiconductor device according to Embodiment 1
  • FIG. 2 is a cross-sectional view showing a sense region of the semiconductor device according to Embodiment 1
  • FIG. 11 is a cross-sectional view showing a main region of a semiconductor device according to a second embodiment
  • FIG. 10 is a cross-sectional view showing a sense region of a semiconductor device according to a second embodiment
  • FIG. 1 is a plan view showing a semiconductor device according to Embodiment 1.
  • FIG. A semiconductor substrate 1 has a main region 2 and a sense region 3 having a smaller operating area than the main region 2 .
  • a gate pad 4 , a surface electrode 5 and a current detection electrode 6 are formed on the surface of the semiconductor substrate 1 .
  • a surface electrode 5 is formed in the main region 2 .
  • a current detection electrode 6 is formed in the sense region 3 and separated from the surface electrode 5 .
  • FIG. 2 is a cross-sectional view showing the main region of the semiconductor device according to Embodiment 1.
  • FIG. An IGBT and a diode are formed in the main region 2 . Therefore, the semiconductor device according to this embodiment is an RC-IGBT.
  • p-type base layer 10 is formed on n ⁇ -type drift layer 9 of semiconductor substrate 1 .
  • An n + -type emitter layer 11 and a p + -type diffusion layer 12 are formed on the surface layer of the p-type base layer 10 .
  • a trench 13 penetrating through the n + -type emitter layer 11 and the p-type base layer 10 is formed on the surface side of the semiconductor substrate 1 .
  • a gate electrode 15 made of polysilicon or the like is formed inside the trench 13 with a gate oxide film 14 interposed therebetween.
  • An interlayer insulating film 16 is formed on the gate electrode 15 .
  • a p-type collector layer 17 is formed under the n ⁇ -type drift layer 9 .
  • a p-type anode layer 18 is formed on the n ⁇ -type drift layer 9 in the diode.
  • An n + -type cathode layer 19 is formed under the n ⁇ -type drift layer 9 .
  • a surface electrode 5 is connected to the p-type base layer 10 , the n + -type emitter layer 11 , the p + -type diffusion layer 12 and the p-type anode layer 18 .
  • a backside electrode 20 is formed on the backside of the semiconductor substrate 1 in the main region 2 and the sense region 3 and is connected to the p-type collector layer 17 and the n + -type cathode layer 19 .
  • FIG. 3 is a cross-sectional view showing the sense region of the semiconductor device according to the first embodiment.
  • a MOSFET is formed in the sense region 3 as a sense element.
  • the MOSFET has a structure in which the p-type collector layer 17 of the IGBT in the main region 2 is replaced with an n + -type cathode layer 19 . That is, the IGBT has the p-type collector layer 17 on the back side of the semiconductor substrate 1 , but the MOSFET does not have the p-type collector layer 17 on the back side of the semiconductor substrate 1 . Therefore, the p-type collector layer 17 is not formed on the back side of the semiconductor substrate 1 in the sense region 3 .
  • the n + -type emitter layer 11 serves as the source
  • the n + -type cathode layer 19 serves as the drain.
  • a gate electrode 15 of the MOSFET is connected to a gate electrode 15 of the IGBT.
  • a current detection electrode 6 is connected to a p-type base layer 10, an n + -type emitter layer 11 and a p + -type diffusion layer 12 of the MOSFET.
  • a backside electrode 20 is connected to the n + -type cathode layer 19 of the MOSFET.
  • the configuration of the present disclosure can be applied to IGBTs that do not include diodes, but is particularly effective in RC-IGBTs.
  • an n-type cathode layer is formed using a photomechanical technique. Therefore, when forming the n-type cathode layer of the diode in the main region, the n-type layer of the MOSFET in the sense region is formed. Thereby, the structure of this embodiment can be formed without adding a manufacturing process.
  • the cross-sectional views disclosed in the present embodiment are merely examples, and the present disclosure is not limited to the illustrated structures.
  • a diode with dummy trenches is illustrated, a diode without dummy trenches may be used.
  • FIG. 4 is a cross-sectional view showing the main region of the semiconductor device according to the second embodiment.
  • semiconductor substrate 1 has main region 2 and sense region 3 having a smaller operating area than main region 2 .
  • a MOSFET is formed in the main region 2 .
  • This MOSFET has a structure in which the p-type collector layer 17 of the IGBT in the main region 2 of the first embodiment is replaced with an n + -type cathode layer 19 .
  • a surface electrode 5 is connected to a p-type base layer 10, an n + -type emitter layer 11 and a p + -type diffusion layer 12 of the MOSFET.
  • a backside electrode 20 is connected to the n + -type cathode layer 19 of the MOSFET.
  • FIG. 5 is a cross-sectional view showing the sense region of the semiconductor device according to the second embodiment.
  • An IGBT is formed as a sense element in sense region 3 .
  • This IGBT has the same structure as the IGBT of the main region 2 of the first embodiment.
  • a gate electrode 15 of the IGBT in the sense region 3 is connected to a gate electrode 15 of the MOSFET in the main region 2 .
  • a current detection electrode 6 is connected to a p-type base layer 10, an n + -type emitter layer 11 and a p + -type diffusion layer 12 of the IGBT.
  • a current detection electrode 6 is formed in the sense region 3 and separated from the surface electrode 5 .
  • a back electrode 20 is connected to the p-type collector layer 17 of the IGBT.
  • the MOSFET is formed in the main region and the IGBT is formed in the sense region, the on-voltage is lower in the sense region than in the large current region. Therefore, it is possible to improve the detection sensitivity of the sense element by increasing the turn-on responsiveness in the large current region.
  • the semiconductor substrate 1 is not limited to being made of silicon, and may be made of a wide bandgap semiconductor having a larger bandgap than silicon.
  • Wide bandgap semiconductors are, for example, silicon carbide, gallium nitride-based materials, or diamond.
  • a semiconductor device formed of such a wide bandgap semiconductor can be miniaturized because of its high withstand voltage and allowable current density.
  • a semiconductor module incorporating this semiconductor device can also be miniaturized and highly integrated.
  • the heat resistance of the semiconductor device is high, the radiation fins of the heat sink can be made smaller, and the water-cooled portion can be air-cooled, so that the semiconductor module can be further made smaller.
  • the power loss of the semiconductor device is low and the efficiency is high, the efficiency of the semiconductor module can be improved.

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体基板（１）は、メイン領域（２）と、メイン領域（２）よりも動作領域面積が小さいセンス領域（３）とを有する。ＩＧＢＴがメイン領域（２）に形成されている。ＭＯＳＦＥＴがセンス領域（３）にセンス素子として形成され、ＩＧＢＴのゲート電極（１５）と接続されたゲート電極（１５）を持つ。表面電極（５）がメイン領域（２）において半導体基板（１）の表面に形成されている。裏面電極（２０）がメイン領域（２）及びセンス領域（３）において半導体基板（１）の裏面に形成されている。電流検出用電極（６）がセンス領域（３）において表面に形成され、表面電極（５）から分離されている。

Description

半導体装置
　本開示は、半導体装置に関する。
　インバータ装置に逆導通型ＩＧＢＴ（RC-IGBT: Reverse Conducting IGBT）などの半導体装置が用いられる。一般的に用いられるＲＣ－ＩＧＢＴは、メイン領域と、メイン領域よりも動作領域面積が小さいセンス領域とを有する（例えば、特許文献１参照）。センス領域に形成されたセンス素子によりメイン領域の電流及び電圧をモニタすることでメイン領域に異常が生じたかどうか検出する。
日本特開２００９－９９６９０号公報
　従来のＲＣ－ＩＧＢＴでは、センス領域において基板裏面にｐ型コレクタ層が形成されていた。低電流領域にはｐ型コレクタ層とｎ型ドリフト層からなる裏面ｐｎ接合がオンするビルトイン電圧を超えることができず、オン電圧が高くなってしまう。電流が大きくなりビルトイン電圧を超えた瞬間、ｐ型コレクタ層からホールが注入され電導度が変調してオン電圧が一気に低くなるスナップバックが発生してしまう。このため、制御が難しいという問題があった。
　本開示は、上述のような課題を解決するためになされたもので、その目的はスナップバックを防ぎ、検出感度を向上させることができる半導体装置を得るものである。
　本開示に係る半導体装置は、メイン領域と、前記メイン領域よりも動作領域面積が小さいセンス領域とを有する半導体基板と、前記メイン領域に形成されたＩＧＢＴと、前記センス領域にセンス素子として形成され、前記ＩＧＢＴのゲート電極と接続されたゲート電極を持つＭＯＳＦＥＴと、前記メイン領域において前記半導体基板の表面に形成された表面電極と、前記メイン領域及び前記センス領域において前記半導体基板の裏面に形成された裏面電極と、前記センス領域において前記表面に形成され、前記表面電極から分離された電流検出用電極とを備えることを特徴とする。
　本開示では、センス領域において基板裏面にｐｎ接合が存在しないため、電導度変調によるスナップバックが発生しない。また、メイン領域にＩＧＢＴを形成し、センス領域にＭＯＳＦＥＴを形成しているため、低電流領域にセンス領域の方が低オン電圧となる。このため、低電流領域でのターンオン時の応答性を上げてセンス素子の検出感度を向上させることができる。
実施の形態１に係る半導体装置を示す平面図である。 実施の形態１に係る半導体装置のメイン領域を示す断面図である。 実施の形態１に係る半導体装置のセンス領域を示す断面図である。 実施の形態２に係る半導体装置のメイン領域を示す断面図である。 実施の形態２に係る半導体装置のセンス領域を示す断面図である。
　実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置を示す平面図である。半導体基板１は、メイン領域２と、メイン領域２よりも動作領域面積が小さいセンス領域３とを有する。ゲートパッド４、表面電極５及び電流検出用電極６が半導体基板１の表面に形成されている。表面電極５はメイン領域２に形成されている。電流検出用電極６はセンス領域３に形成され、表面電極５から分離されている。
　図２は、実施の形態１に係る半導体装置のメイン領域を示す断面図である。メイン領域２にＩＧＢＴとダイオードが形成されている。従って、本実施の形態に係る半導体装置はＲＣ－ＩＧＢＴである。
　ＩＧＢＴにおいて、半導体基板１のｎ－型ドリフト層９の上にｐ型ベース層１０が形成されている。ｐ型ベース層１０の表層にｎ＋型エミッタ層１１とｐ＋型拡散層１２が形成されている。ｎ＋型エミッタ層１１とｐ型ベース層１０を貫通するトレンチ１３が半導体基板１の表面側に形成されている。トレンチ１３の内部にゲート酸化膜１４を介してポリシリコン等のゲート電極１５が形成されている。ゲート電極１５の上に層間絶縁膜１６が形成されている。ｎ－型ドリフト層９の下にｐ型コレクタ層１７が形成されている。
　ダイオードにおいて、ｎ－型ドリフト層９の上にｐ型アノード層１８が形成されている。ｎ－型ドリフト層９の下にｎ＋型カソード層１９が形成されている。
　表面電極５がｐ型ベース層１０、ｎ＋型エミッタ層１１、ｐ＋型拡散層１２及びｐ型アノード層１８に接続されている。裏面電極２０が、メイン領域２及びセンス領域３において半導体基板１の裏面に形成され、ｐ型コレクタ層１７及びｎ＋型カソード層１９に接続されている。
　図３は、実施の形態１に係る半導体装置のセンス領域を示す断面図である。センス領域３にセンス素子としてＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴは、メイン領域２のＩＧＢＴのｐ型コレクタ層１７がｎ＋型カソード層１９に置き換わった構造を有する。即ち、ＩＧＢＴは半導体基板１の裏面側にｐ型コレクタ層１７を有するが、ＭＯＳＦＥＴは半導体基板１の裏面側にｐ型コレクタ層１７を有しない。従って、センス領域３には半導体基板１の裏面側にｐ型コレクタ層１７が形成されていない。ＭＯＳＦＥＴにおいて、ｎ＋型エミッタ層１１がソースとなり、ｎ＋型カソード層１９がドレインとなる。
　ＭＯＳＦＥＴのゲート電極１５はＩＧＢＴのゲート電極１５と接続されている。電流検出用電極６がＭＯＳＦＥＴのｐ型ベース層１０、ｎ＋型エミッタ層１１及びｐ＋型拡散層１２に接続されている。裏面電極２０がＭＯＳＦＥＴのｎ＋型カソード層１９に接続されている。
　本実施の形態では、センス領域３において基板裏面にｐｎ接合が存在しないため、電導度変調によるスナップバックが発生しない。また、メイン領域にＩＧＢＴを形成し、センス領域にＭＯＳＦＥＴを形成しているため、低電流領域にセンス領域の方が低オン電圧となる。このため、低電流領域でのターンオン時の応答性を上げてセンス素子の検出感度を向上させることができる。
　また、従来は、メイン領域おいて基板裏面にｎ型カソード層が形成されたＲＣ－ＩＧＢＴの方が、スナップバックが発生しやすかった。従って、本開示の構成は、ダイオードを含まないＩＧＢＴにも適用できるが、ＲＣ－ＩＧＢＴにおいて特に有効である。また、ＲＣ－ＩＧＢＴを作成する際に一般的に裏面全面にｐ型コレクタ層を形成した後に写真製版技術を用いてｎ型カソード層を形成する。そこで、メイン領域のダイオードのｎ型カソード層を形成する際にセンス領域のＭＯＳＦＥＴのｎ型層を形成する。これにより製造工程を追加することなく、本実施の形態の構造を形成することができる。
　なお、本実施の形態で開示した断面図はあくまで一例であり、本開示は図示の構造に限られるものではない。例えば、ダミートレンチの有るダイオードを図示しているが、ダミートレンチの無いダイオードを使用してもよい。
実施の形態２．
　図４は、実施の形態２に係る半導体装置のメイン領域を示す断面図である。実施の形態１と同様に、半導体基板１は、メイン領域２と、メイン領域２よりも動作領域面積が小さいセンス領域３とを有する。
　メイン領域２にＭＯＳＦＥＴが形成されている。このＭＯＳＦＥＴは、実施の形態１のメイン領域２のＩＧＢＴのｐ型コレクタ層１７がｎ＋型カソード層１９に置き換わった構造を有する。表面電極５がＭＯＳＦＥＴのｐ型ベース層１０、ｎ＋型エミッタ層１１及びｐ＋型拡散層１２に接続されている。裏面電極２０がＭＯＳＦＥＴのｎ＋型カソード層１９に接続されている。
　図５は、実施の形態２に係る半導体装置のセンス領域を示す断面図である。センス領域３にセンス素子としてＩＧＢＴが形成されている。このＩＧＢＴは実施の形態１のメイン領域２のＩＧＢＴと同様の構造を有する。センス領域３のＩＧＢＴのゲート電極１５はメイン領域２のＭＯＳＦＥＴのゲート電極１５と接続されている。電流検出用電極６がＩＧＢＴのｐ型ベース層１０、ｎ＋型エミッタ層１１及びｐ＋型拡散層１２に接続されている。電流検出用電極６はセンス領域３に形成され、表面電極５から分離されている。裏面電極２０がＩＧＢＴのｐ型コレクタ層１７に接続されている。
　本実施の形態では、メイン領域にＭＯＳＦＥＴを形成し、センス領域にＩＧＢＴを形成しているため、大電流領域にセンス領域の方が低オン電圧となる。このため、大電流領域でのターンオン時の応答性を上げてセンス素子の検出感度を向上させることができる。
　なお、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この半導体装置を組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１　半導体基板、２　メイン領域、３　センス領域、５　表面電極、６　電流検出用電極、１５　ゲート電極、１７　ｐ型コレクタ層、２０　裏面電極

Claims (5)

  1. 　メイン領域と、前記メイン領域よりも動作領域面積が小さいセンス領域とを有する半導体基板と、
    　前記メイン領域に形成されたＩＧＢＴと、
    　前記センス領域にセンス素子として形成され、前記ＩＧＢＴのゲート電極と接続されたゲート電極を持つＭＯＳＦＥＴと、
    　前記メイン領域において前記半導体基板の表面に形成された表面電極と、
    　前記メイン領域及び前記センス領域において前記半導体基板の裏面に形成された裏面電極と、
    　前記センス領域において前記表面に形成され、前記表面電極から分離された電流検出用電極とを備えることを特徴とする半導体装置。
  2. 　前記メイン領域に形成されたダイオードを更に備えることを特徴とする請求項１に記載の半導体装置。
  3. 　メイン領域と、前記メイン領域よりも動作領域面積が小さいセンス領域とを有する半導体基板と、
    　前記メイン領域に形成されたＭＯＳＦＥＴと、
    　前記センス領域にセンス素子として形成され、前記ＭＯＳＦＥＴのゲートと接続されたゲートを持つＩＧＢＴと、
    　前記メイン領域において前記半導体基板の表面に形成された表面電極と、
    　前記メイン領域及び前記センス領域において前記半導体基板の裏面に形成された裏面電極と、
    　前記センス領域において前記表面に形成され、前記表面電極から分離された電流検出用電極とを備えることを特徴とする半導体装置。
  4. 　前記ＩＧＢＴは前記半導体基板の裏面側にｐ型コレクタ層を有し、
    　前記ＭＯＳＦＥＴは前記半導体基板の裏面側にｐ型コレクタ層を有しないことを特徴とする請求項１～３の何れか１項に記載の半導体装置。
  5. 　前記半導体基板はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～４の何れか１項に記載の半導体装置。
PCT/JP2021/004782 2021-02-09 2021-02-09 半導体装置 WO2022172328A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2021/004782 WO2022172328A1 (ja) 2021-02-09 2021-02-09 半導体装置
JP2022581050A JP7521620B2 (ja) 2021-02-09 2021-02-09 半導体装置
DE112021007052.5T DE112021007052B4 (de) 2021-02-09 2021-02-09 Halbleitervorrichtung
US18/040,953 US20230268429A1 (en) 2021-02-09 2021-02-09 Semiconductor device
CN202180093025.9A CN116830275A (zh) 2021-02-09 2021-02-09 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/004782 WO2022172328A1 (ja) 2021-02-09 2021-02-09 半導体装置

Publications (1)

Publication Number Publication Date
WO2022172328A1 true WO2022172328A1 (ja) 2022-08-18

Family

ID=82838458

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/004782 WO2022172328A1 (ja) 2021-02-09 2021-02-09 半導体装置

Country Status (5)

Country Link
US (1) US20230268429A1 (ja)
JP (1) JP7521620B2 (ja)
CN (1) CN116830275A (ja)
DE (1) DE112021007052B4 (ja)
WO (1) WO2022172328A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7632142B2 (ja) 2021-07-14 2025-02-19 株式会社デンソー 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199385A (ja) * 2011-03-22 2012-10-18 Toyota Motor Corp 半導体装置と制御手段とを備えるシステム、及び、半導体装置を流れる電流の制御方法
JP2015164159A (ja) * 2014-02-28 2015-09-10 トヨタ自動車株式会社 半導体装置
JP2020170827A (ja) * 2019-04-05 2020-10-15 株式会社デンソー 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243902B2 (ja) * 1993-09-17 2002-01-07 株式会社日立製作所 半導体装置
JP3393932B2 (ja) 1994-08-24 2003-04-07 株式会社東芝 絶縁ゲート型半導体装置
US5883402A (en) * 1995-11-06 1999-03-16 Kabushiki Kaisha Toshiba Semiconductor device and protection method
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5637175B2 (ja) 2008-12-24 2014-12-10 株式会社デンソー 半導体装置
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
JP6300316B2 (ja) * 2013-07-10 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
JP6056984B2 (ja) 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6652173B2 (ja) 2018-09-27 2020-02-19 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012199385A (ja) * 2011-03-22 2012-10-18 Toyota Motor Corp 半導体装置と制御手段とを備えるシステム、及び、半導体装置を流れる電流の制御方法
JP2015164159A (ja) * 2014-02-28 2015-09-10 トヨタ自動車株式会社 半導体装置
JP2020170827A (ja) * 2019-04-05 2020-10-15 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7632142B2 (ja) 2021-07-14 2025-02-19 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20230268429A1 (en) 2023-08-24
DE112021007052T5 (de) 2023-12-28
JPWO2022172328A1 (ja) 2022-08-18
DE112021007052B4 (de) 2024-10-02
JP7521620B2 (ja) 2024-07-24
CN116830275A (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
JP6119577B2 (ja) 半導体装置
KR101534106B1 (ko) 반도체장치
CN110391225B (zh) 半导体装置
JP5321377B2 (ja) 電力用半導体装置
WO2016098199A1 (ja) 半導体装置
JP2009123914A (ja) 逆耐圧を有するスイッチング用半導体装置
JP2009188178A (ja) 半導体装置
JP2013115223A (ja) 半導体装置
US20150187678A1 (en) Power semiconductor device
JP6804379B2 (ja) 半導体装置
JP7192968B2 (ja) 半導体装置
JP6540563B2 (ja) 半導体装置
JP2020013836A (ja) 半導体装置および半導体回路装置
US11374091B2 (en) Semiconductor device
JP5092244B2 (ja) 半導体装置
WO2022172328A1 (ja) 半導体装置
JP6048126B2 (ja) 半導体装置及び半導体装置の製造方法
JP6598756B2 (ja) 電力用半導体装置およびその製造方法
JP6843952B2 (ja) 半導体装置の製造方法
CN114551580A (zh) 一种碳化硅和硅异质结沟槽逆导型igbt
WO2022230014A1 (ja) 半導体装置
WO2014091545A1 (ja) 半導体装置及びその製造方法
JP7334678B2 (ja) 半導体装置
JPH10275918A (ja) 半導体装置
CN114551581A (zh) 一种碳化硅和硅异质结逆导型igbt

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21925582

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022581050

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180093025.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112021007052

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21925582

Country of ref document: EP

Kind code of ref document: A1