[go: up one dir, main page]

WO2021153609A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2021153609A1
WO2021153609A1 PCT/JP2021/002822 JP2021002822W WO2021153609A1 WO 2021153609 A1 WO2021153609 A1 WO 2021153609A1 JP 2021002822 W JP2021002822 W JP 2021002822W WO 2021153609 A1 WO2021153609 A1 WO 2021153609A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor device
layer
crystal
film
Prior art date
Application number
PCT/JP2021/002822
Other languages
English (en)
French (fr)
Inventor
孝仁 大島
Original Assignee
株式会社Flosfia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社Flosfia filed Critical 株式会社Flosfia
Priority to KR1020227028027A priority Critical patent/KR102777027B1/ko
Priority to EP21747504.5A priority patent/EP4098781A4/en
Priority to CN202180011241.4A priority patent/CN115023816A/zh
Priority to JP2021574071A priority patent/JPWO2021153609A1/ja
Publication of WO2021153609A1 publication Critical patent/WO2021153609A1/ja
Priority to US17/874,977 priority patent/US20220367674A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by producing an aerosol and subsequent evaporation of the droplets or particles
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Definitions

  • the present invention relates to a semiconductor device useful for a power device or the like.
  • the present invention also relates to a method for manufacturing a semiconductor device.
  • Ga 2 O 3 gallium oxide
  • LED light receiving / receiving device
  • Non-Patent Document 1 InAlGaO-based semiconductors constitute an extremely attractive material system.
  • Patent Document 1 describes a method for producing an oxide crystal thin film by a mist CVD method using a bromide or iodide of gallium or indium.
  • Patent Documents 2 to 4 describe a multilayer structure in which a semiconductor layer having a corundum-type crystal structure and an insulating film having a corundum-type crystal structure are laminated on a base substrate having a corundum-type crystal structure. .. Further, as in Patent Documents 5 to 7, film formation by mist CVD using an ELO substrate or void formation is also being studied.
  • Patent Document 8 describes that at least a gallium oxide raw material and an oxygen raw material are used to form a gallium oxide having a corundum structure by a halide vapor deposition method (HVPE method).
  • HVPE method halide vapor deposition method
  • Patent Documents 10 and 11 describe that ELO crystal growth is carried out using a PSS substrate to obtain a crystal film having a surface area of 9 ⁇ m 2 or more and a transition density of 5 ⁇ 10 6 cm- 2.
  • gallium oxide has a problem in heat dissipation, and in order to solve the problem in heat dissipation, for example, it is necessary to reduce the thickness of gallium oxide to 30 ⁇ m or less, but the polishing process becomes complicated and the cost increases.
  • the adhesion between the dielectric film and the semiconductor layer is not good.
  • the series resistance in the case of a vertical device was not sufficiently satisfactory.
  • Patent Documents 1 to 11 are publications relating to patents or patent applications by the applicants, and are still under study.
  • One of the aspects of the semiconductor device of the present invention is to reduce the dislocation density of a semiconductor.
  • one object of the present invention is to provide a semiconductor device including a semiconductor film in which the dislocation density of the Schottky junction region is smaller than the dislocation density of the ohmic junction region of the semiconductor film. ..
  • the present inventor has carried out ELO (Epitaxial Lateral Overgrown) under specific conditions, so that the dislocation density of the Schottky junction region of the semiconductor film is determined by that of the semiconductor film. It has been found that a semiconductor device having a dislocation density smaller than that in the ohmic junction region can be obtained, and it has been found that such a semiconductor device has excellent semiconductor characteristics and can lead to a solution to the above-mentioned conventional problems. Details will be described together with the embodiments.
  • a semiconductor film including a shotkey junction region and an ohmic junction region, a shotkey electrode arranged on the shotkey junction region of the semiconductor film, and an ohmic electrode arranged on the ohmic junction region.
  • a semiconductor device comprising the above, wherein the dislocation density of the shotky junction region of the semiconductor film is smaller than the dislocation density of the ohmic contact region of the semiconductor film.
  • the semiconductor film includes a first semiconductor layer including the Schottky junction region and a second semiconductor layer including the ohmic junction region.
  • the second semiconductor layer is an n + type semiconductor layer.
  • SBD Schottky barrier diode
  • JBD junction barrier diode
  • a semiconductor system including a semiconductor device, wherein the semiconductor device is the semiconductor device according to any one of [1] to [14].
  • a method for manufacturing a semiconductor device which comprises arranging a mask on a crystal substrate with the c-axis direction of the crystal substrate as the longitudinal direction, and crystal growing a semiconductor film on the crystalline substrate on which the mask is arranged. ..
  • a semiconductor device including arranging a mask on a crystal layer formed on a crystal substrate with the c-axis direction as a longitudinal direction, and crystal growing a semiconductor film on the crystal layer on which the mask is arranged. Manufacturing method. [18] The production method according to the above [16] or [17], wherein the mask contains an electrode material.
  • the transposition density of the Schottky junction region of the semiconductor film is set to the ohmic junction region of the semiconductor film. It is smaller than the rearrangement density and has excellent semiconductor characteristics. Details will be described together with the embodiments.
  • HVPE halide vapor deposition
  • FIG. 1 It is a figure which shows typically an example of the semiconductor device bonded with a lead frame, a circuit board, or a heat dissipation board. It is a figure which shows an example of a power card schematically.
  • the TEM image in the Example of this invention is shown.
  • a main part of an example of a semiconductor device is shown.
  • a main part of an example of a semiconductor device is shown.
  • a cross-sectional view of a semiconductor device SBD
  • JBS cross-sectional view of a semiconductor device
  • FIG. 1 it is a schematic explanatory drawing which shows a part of the manufacturing process of a semiconductor device.
  • FIG. 1 it is a schematic explanatory drawing which shows a part of the manufacturing process of a semiconductor device.
  • FIG. 1 it is a schematic explanatory drawing which shows a part of the manufacturing process of a semiconductor device.
  • FIG. 1 it is a schematic explanatory drawing which shows a part of the manufacturing process of a semiconductor device.
  • FIG. 1 it is a schematic explanatory drawing which shows a part of the manufacturing process of a semiconductor device.
  • a cross-sectional view of a laminated structure obtained from a manufacturing process of a semiconductor device is shown.
  • a cross-sectional view is shown as an example of the semiconductor device obtained from the manufacturing process of the semiconductor device.
  • the semiconductor device includes a semiconductor film including a shotkey junction region and an ohmic junction region, and a shotkey electrode arranged on the shotkey junction region of the semiconductor film. And an ohmic electrode arranged on the ohmic contact region, the dislocation density of the shotky junction region of the semiconductor film is smaller than the dislocation density of the ohmic contact region of the semiconductor film. According to the embodiment of the present invention, dislocations in the region where Schottky bonding is performed can be selectively reduced, so that a semiconductor device having excellent semiconductor characteristics can be obtained.
  • the Schottky junction region refers to, for example, a region of the semiconductor film in which the distance from the interface between the semiconductor film and the Schottky electrode is within 100 nm.
  • the ohmic contact region refers to, for example, a region of the semiconductor film in which the distance from the interface between the semiconductor film and the ohmic electrode is within 100 nm.
  • the semiconductor film forms an ohmic contact between a first semiconductor layer forming a Schottky junction with the Schottky electrode and the ohmic electrode. It is preferable to have a layer. Further, in the embodiment of the present invention, it is preferable that the dislocation density of the first semiconductor layer is smaller than the dislocation density of the second semiconductor layer.
  • the semiconductor device is a semiconductor device including at least an electrode and a semiconductor film, the semiconductor film has a crystal structure including a c-axis, and the electrode is in the c-axis direction.
  • the electrode extends in the c-axis direction
  • the longitudinal direction of the electrode is parallel to the c-axis direction of the semiconductor film, and an angle within 5 ° with respect to the c-axis direction. Includes the direction of the range.
  • the shape of the electrodes is not particularly limited, but when the electrode shapes are arranged having lengths in two or more directions, the longitudinal direction means a longer direction.
  • the c-axis direction of the crystalline substrate is set as the longitudinal direction on the m-plane of the crystalline substrate having the m-plane as the main surface.
  • the mask can be made of an electrode material. Since the semiconductor layer ELO-grown from the crystalline substrate is formed by extending onto the mask, when the mask is used as an electrode, the crystallinity near the interface between the electrode and the semiconductor layer is improved. Further, when a mask is used as an electrode, a semiconductor device having a good bonding state between the ELO-grown semiconductor layer and the electrode can be obtained.
  • the manufacturing method includes forming a semiconductor layer made of a crystal film by laterally growing on a crystal substrate having an ELO mask, and the ELO
  • the mask is used as an electrode or a gate insulating film.
  • the mask can be formed of a material containing Si, which is less conductive than the electrode.
  • the mask may include a dielectric material or may be a mask made of a dielectric material. The mask may be used as a dielectric film in a semiconductor device.
  • the semiconductor device is a semiconductor device including at least a dielectric film and a semiconductor film, and the semiconductor film has a crystal structure including a c-axis.
  • the dielectric film is characterized in that it extends in the c-axis direction.
  • “the dielectric film extends in the c-axis direction” means that the longitudinal direction of the dielectric film is parallel to the c-axis direction of the semiconductor film, with respect to the c-axis direction. Includes directions in an angular range within 5 °.
  • the manufacturing method includes forming a semiconductor layer including lateral growth on a crystalline substrate on which a mask is arranged.
  • a mask containing an electrode material can be placed on a crystalline substrate and used for ELO growth, and then the mask can be used as an electrode of a semiconductor device.
  • a mask containing a dielectric material can be arranged, used for ELO growth, and then used as a gate insulating film of a semiconductor device.
  • the phrase "the dielectric film extends in the c-axis direction” means that the longitudinal direction of the dielectric film is parallel to the c-axis direction of the semiconductor film, as described above. Includes directions in an angular range within 5 ° with respect to the direction. The entire longitudinal direction of the dielectric film may be parallel to the c-axis direction, or a part of the dielectric film may extend in the c-axis direction.
  • the "c-axis direction” means a direction perpendicular to the c-plane in the present embodiment.
  • the semiconductor device has a good bonding state at the interface between the dielectric film and the semiconductor layer, good crystallinity of the channel layer, and excellent semiconductor characteristics. Can be obtained.
  • the semiconductor layer includes a lateral growth region.
  • the semiconductor layer includes a first semiconductor region and a second semiconductor region, the first semiconductor region is bonded to the dielectric film, and the second semiconductor. It is preferable that the region contains more dislocations than the first semiconductor region. It is also preferable that the thickness of the semiconductor layer is 1 ⁇ m or more.
  • the semiconductor layer has a corundum structure. It is also preferable that the semiconductor layer contains at least gallium. It is also preferable that the dielectric film is a gate insulating film. Further, as one of the embodiments of the present invention, the semiconductor device includes at least a dielectric film, a first semiconductor layer, and a second semiconductor layer, and the first semiconductor layer includes a c-axis. It is also preferable that the dielectric film has a crystal structure and extends in the c-axis direction. Further, the first semiconductor layer includes a first semiconductor region and a second semiconductor region, the second semiconductor layer includes a first semiconductor region and a second semiconductor region, and the first semiconductor layer is included.
  • the first semiconductor region of the semiconductor layer is bonded to the dielectric film, and the first semiconductor region in the first semiconductor layer has fewer rearrangements than the second semiconductor region.
  • the preferred semiconductor device described above include the semiconductor device shown in FIG. 11 or FIG. According to such a semiconductor device, a higher quality channel layer can be formed, and more excellent semiconductor characteristics can be exhibited. More specifically, FIG. 11 is a diagram showing a main part of the MOSFET, and the MOSFET of FIG. 11 includes a substrate 11, a gate electrode 14, a gate insulating film 15, a channel layer 18, an n-type semiconductor layer 18a, and It includes at least an n + type semiconductor layer 18b.
  • FIG. 12 is a diagram showing a main part of the SBD, and the SBD of FIG. 12 includes at least a substrate 11, an electrode (Schottky electrode) 14, a semi-insulator layer 16, and an n-type semiconductor layer 18a.
  • the Schottky electrode material for the ELO mask as the Schottky electrode, not only the Schottky junction is improved, but also preferably, for example, the drift layer near the Schottky interface is dislocated-free. It can be a layer and can exhibit more excellent semiconductor characteristics.
  • the dielectric film (dielectric material) is not particularly limited, and may be a known dielectric film.
  • the relative permittivity of the dielectric film is not particularly limited, but the relative permittivity is preferably 5 or less.
  • the "relative permittivity" is the ratio of the permittivity of the film to the permittivity of the vacuum.
  • the dielectric film include an oxide film, a phosphorylate film, a nitride film, and the like, but in the present invention, the dielectric film is preferably a film containing Si.
  • a silicon oxide-based film is a preferable example.
  • the silicon oxide-based film examples include a SiO 2 film, a phosphorus-added SiO 2 (PSG) film, a boron-added SiO 2 film, a phosphorus- boron-added SiO 2 film (BPSG film), a SiOC film, and a SiOF film.
  • the means for forming the dielectric film is not particularly limited, and examples thereof include a CVD method, an atmospheric pressure CVD method, a plasma CVD method, a mist CVD method, and a thermal oxidation method. In the present invention, it is preferable that the means for forming the dielectric film is a mist CVD method or an atmospheric pressure CVD method.
  • the film thickness of the dielectric film is also not particularly limited, but it is preferable that the film thickness of at least a part of the insulator film is 1 ⁇ m or more. According to the present invention, even when such a thick dielectric film is laminated on the semiconductor layer, a material having no crystal defects due to stress concentration in the semiconductor layer can be more preferably obtained. Further, the gate insulating film is not particularly limited as long as it does not interfere with the object of the present invention, and may be a known gate insulating film.
  • the gate insulating film contains, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , GaO, AlGaO, InAlGaO, AlInZnGaO 4 , AlN, Hf 2 O 3 , SiN, SiON, MgO, GdO, and phosphorus.
  • An oxide film such as an oxide film is a preferable example.
  • the gate insulating film forming means may be a known means, and examples of such known forming means include a dry method and a wet method. Examples of the dry method include known means such as sputtering, vacuum deposition, CVD, and PLD. Examples of the wet method include application means such as screen printing and die coating.
  • the semiconductor layer (hereinafter, also simply referred to as “oxide semiconductor film”, “semiconductor film”, or “crystal film”) is preferably an oxide having a corundum structure. Further, in the present invention, the oxide is one or two selected from Group 9 (eg, cobalt, rhodium, iridium, etc.) and Group 13 (eg, aluminum, gallium, indium, etc.) of the periodic table. It preferably contains the above metals, more preferably at least one metal selected from aluminum, indium, gallium and iridium, even more preferably at least gallium or iridium, and at least gallium. Most preferably.
  • Group 9 eg, cobalt, rhodium, iridium, etc.
  • Group 13 eg, aluminum, gallium, indium, etc.
  • the main surface of the oxide semiconductor film is the m-plane because it can further suppress the diffusion of oxygen and the like and further improve the electrical characteristics.
  • the oxide semiconductor film may have an off-angle.
  • the oxide is ⁇ -Ga 2 O 3 or a mixed crystal thereof.
  • the "main component" means that the oxide is contained in an atomic ratio of preferably 50% or more, more preferably 70% or more, still more preferably 90% or more with respect to all the components of the semiconductor layer. It means that it may be 100%.
  • the thickness of the semiconductor layer is not particularly limited and may be 1 ⁇ m or less or 1 ⁇ m or more, but in the present invention, it is preferably 1 ⁇ m or more, and is preferably 10 ⁇ m or more. Is more preferable.
  • the surface area of the semiconductor film is not particularly limited , but may be 1 mm 2 or more, 1 mm 2 or less, preferably 10 mm 2 to 300 cm 2 , and 100 mm 2 to 100 cm 2 . Is more preferable.
  • the semiconductor film is preferably a single crystal film, but may be a polycrystalline film or a crystal film containing polycrystals.
  • an n + type semiconductor layer is formed on a crystalline substrate, and the dopant concentration on the n + type semiconductor layer is reduced as compared with, for example, an n + type semiconductor layer.
  • the n-type semiconductor layer can be formed to form a semiconductor film including at least a first semiconductor layer and a second semiconductor layer. Further, according to the embodiment of the present invention, since the growth direction of dislocations can be converged, the crystallinity of the region of the semiconductor film, which is particularly related to the characteristics of the semiconductor device (particularly the Schottky characteristics), is further increased. You can also do it.
  • the semiconductor layer preferably contains a dopant.
  • the dopant is not particularly limited and may be a known one. Examples of the dopant include n-type dopants such as tin, germanium, silicon, titanium, zirconium, vanadium and niobium, and p-type dopants such as magnesium, calcium and zinc.
  • the semiconductor layer preferably contains an n-type dopant, and more preferably an n-type oxide semiconductor layer. Further, in the present invention, the n-type dopant is preferably Sn, Ge or Si.
  • the content of the dopant is preferably 0.00001 atomic% or more, more preferably 0.00001 atomic% to 20 atomic%, and 0.00001 atomic% to 10 atomic% in the composition of the semiconductor layer. Is most preferable. More specifically, the concentration of the dopant may usually be about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant may be, for example, about 1 ⁇ 10 17 / cm. The concentration may be as low as 3 or less. Further, according to one aspect of the present invention, the dopant may be contained in a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
  • the concentration of the fixed charge of the semiconductor layer is also not particularly limited, but one of the embodiments of the semiconductor device of the present invention is that the concentration of the fixed charge is 1 ⁇ 10 17 / cm 3 or less, which is better than the depletion layer. Is preferable because it can form.
  • the semiconductor layer may be formed by using known means.
  • the means for forming the semiconductor layer include a CVD method, a MOCVD method, a MOVPE method, a mist CVD method, a mist epitaxy method, an MBE method, an HVPE method, a pulse growth method, and an ALD method.
  • the semiconductor layer hereinafter, also referred to as “crystal growth layer” or “crystal film”.
  • the HVPE apparatus shown in FIG. 2 is used to gasify a metal source containing a metal into a metal-containing raw material gas, and then the metal-containing raw material gas and an oxygen-containing raw material.
  • a metal source containing a metal into a metal-containing raw material gas
  • the metal-containing raw material gas and an oxygen-containing raw material are supplied onto a crystalline substrate in the reaction chamber to form a film
  • a crystalline substrate containing, for example, an ELO mask made of the dielectric film is used on the surface, and the reactive gas is subjected to the crystalline substrate.
  • the film may be supplied onto a substrate and the film formation may be carried out under the flow of the reactive gas.
  • the crystalline substrate is preferably a crystalline substrate.
  • the crystalline substrate may include a crystalline substrate and a crystal layer arranged on the crystalline substrate.
  • the metal source is not particularly limited as long as it contains a metal and can be gasified, and may be a simple substance of a metal or a metal compound.
  • the metal include one or more metals selected from gallium, aluminum, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like.
  • the metal is preferably one or more metals selected from gallium, aluminum and indium, more preferably gallium, and the metal source is gallium alone. Most preferred.
  • the metal source may be a gas, a liquid, or a solid, but in the present invention, for example, when gallium is used as the metal, the metal is used.
  • the source is preferably a liquid.
  • the gasification means is not particularly limited and may be a known means as long as the object of the present invention is not impaired.
  • the gasification means is preferably carried out by halogenating the metal source.
  • the halogenating agent used for the halogenation is not particularly limited as long as the metal source can be halogenated, and may be a known halogenating agent.
  • the halogenating agent include halogens and hydrogen halides.
  • the halogen include fluorine, chlorine, bromine, iodine and the like.
  • the hydrogen halide include hydrogen fluoride, hydrogen chloride, hydrogen bromide, hydrogen iodide and the like.
  • hydrogen halide is preferably used for the halogenation, and hydrogen chloride is more preferably used.
  • the gasification is carried out by supplying halogen or hydrogen halide as a halogenating agent to the metal source and reacting the metal source with halogen or hydrogen halide at a temperature equal to or higher than the vaporization temperature of the metal halide. It is preferable to carry out the process by forming a metal halide.
  • the halogenation reaction temperature is not particularly limited, but in the present invention, for example, when the metal of the metal source is gallium and the halogenating agent is HCl, it is preferably 900 ° C. or lower, preferably 700 ° C.
  • the temperature is most preferably 400 ° C. to 700 ° C.
  • the metal-containing raw material gas is not particularly limited as long as it is a gas containing the metal of the metal source.
  • the metal-containing raw material gas include halides (fluoride, chloride, bromide, iodide, etc.) of the metal.
  • the metal-containing raw material gas and the oxygen-containing raw material gas are placed on a crystalline substrate in the reaction chamber. Supply. Further, in the embodiment of the present invention, the reactive gas is supplied onto the substrate.
  • the oxygen-containing raw material gas include O 2 gas, CO 2 gas, NO gas, NO 2 gas, N 2 O gas, H 2 O gas, O 3 gas and the like.
  • the oxygen-containing raw material gas may contain CO 2.
  • the reactive gas is usually a reactive gas different from the metal-containing raw material gas and the oxygen-containing raw material gas, and does not contain an inert gas.
  • the reactive gas is not particularly limited, and examples thereof include an etching gas and the like.
  • the etching gas is not particularly limited and may be a known etching gas as long as the object of the present invention is not impaired.
  • the reactive gas is a halogen gas (for example, fluorine gas, chlorine gas, bromine gas, iodine gas, etc.), hydrogen halide gas (for example, hydrofluoric acid gas, hydrochloric acid gas, hydrogen bromide gas, hydrogen bromide gas, iodine gas, etc.).
  • the metal-containing raw material gas, the oxygen-containing raw material gas, and the reactive gas may contain a carrier gas.
  • the carrier gas include an inert gas such as nitrogen and argon.
  • the partial pressure of the metal-containing raw material gas is not particularly limited, but in the present invention, it is preferably 0.5 Pa to 1 kPa, and more preferably 5 Pa to 0.5 kPa.
  • the partial pressure of the oxygen-containing raw material gas is not particularly limited, but in the present invention, it is preferably 0.5 to 100 times the partial pressure of the metal-containing raw material gas, and is 1 to 20 times. Is more preferable.
  • the partial pressure of the reactive gas is also not particularly limited, but in the embodiment of the present invention, it is preferably 0.1 to 5 times the partial pressure of the metal-containing raw material gas, and 0.2 to 3 times. It is more preferable to double.
  • the dopant-containing raw material gas is not particularly limited as long as it contains a dopant.
  • the dopant is also not particularly limited, but in the present invention, the dopant preferably contains one or more elements selected from germanium, silicon, titanium, zirconium, vanadium, niobium and tin, preferably germanium. It is more preferably containing silicon or tin, and most preferably it contains germanium.
  • the dopant-containing raw material gas preferably has the dopant in the form of a compound (for example, a halide, an oxide, etc.), and more preferably in the form of a halide.
  • the partial pressure of the dopant-containing raw material gas is not particularly limited, but in the present invention, it is preferably 1 ⁇ 10 -7 times to 0.1 times the partial pressure of the metal-containing raw material gas, and is 2.5 ⁇ . More preferably, it is 10-6 times to 7.5 ⁇ 10-2 times. In the present invention, it is preferable to supply the dopant-containing raw material gas together with the reactive gas onto the crystalline substrate.
  • the crystalline substrate is a crystalline substrate.
  • the crystal substrate is not particularly limited as long as it is a substrate containing a crystal as a main component, and may be a known substrate. It may be an insulator substrate, a conductive substrate, or a semiconductor substrate. It may be a single crystal substrate or a polycrystalline substrate. Examples of the crystal substrate include a substrate containing a crystal having a corundum structure as a main component.
  • the "main component" refers to a composition ratio in the substrate containing 50% or more of the crystals, preferably 70% or more, and more preferably 90% or more.
  • Examples of the substrate containing the crystal having a corundum structure as a main component include a sapphire substrate and an ⁇ -type gallium oxide substrate.
  • the crystal substrate is preferably a sapphire substrate.
  • the sapphire substrate include an m-plane sapphire substrate and an a-plane sapphire substrate.
  • the sapphire substrate is preferably an m-plane sapphire substrate.
  • the sapphire substrate may have an off angle. The off angle is not particularly limited, but is preferably 0 ° to 15 °.
  • the thickness of the crystal substrate is not particularly limited, but is preferably 50 to 2000 ⁇ m, and more preferably 200 to 800 ⁇ m.
  • the area of the crystal substrate is not particularly limited , but is preferably 15 cm 2 or more, and more preferably 100 cm 2 or more.
  • the crystalline substrate includes, for example, a mask made of the electrodes (also referred to as an ELO mask).
  • the constituent material of the ELO mask is not particularly limited, but is preferably an electrode material. Further, the constituent material has conductivity, and it is preferable to use it as an ohmic electrode and a Schottky electrode, respectively.
  • the electrode material may be a known metal. Preferred examples of the metal include at least one metal selected from the 4th to 11th groups of the periodic table. Examples of the metal of Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf).
  • Examples of the metal of Group 5 of the periodic table include vanadium (V), niobium (Nb), and tantalum (Ta).
  • Examples of the metal of Group 6 of the periodic table include chromium (Cr), molybdenum (Mo) and tungsten (W).
  • Examples of the metal of Group 7 of the periodic table include manganese (Mn), technetium (Tc), and rhenium (Re).
  • Examples of the metal of Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os).
  • Examples of the metal of Group 9 of the periodic table include cobalt (Co), rhodium (Rh), and iridium (Ir).
  • Examples of the metal of Group 10 of the periodic table include nickel (Ni), palladium (Pd), platinum (Pt) and the like.
  • Examples of the metal of Group 11 of the periodic table include copper (Cu), silver (Ag), and gold (Au).
  • the layer thickness of each of the metal layers is not particularly limited, but is preferably 0.1 nm to 10 ⁇ m, more preferably 5 nm to 500 nm, and most preferably 10 nm to 200 nm.
  • the electrode forming means is not particularly limited and may be a known means. Specific examples of the forming means include a dry method and a wet method. Examples of the dry method include sputtering, vacuum deposition, and CVD. Examples of the wet method include screen printing and die coating.
  • the crystalline substrate contains an ELO mask made of, for example, the dielectric film (for example, a gate insulating film).
  • the ELO mask usually includes a gate electrode.
  • the electrode material of the gate electrode include the following electrode materials.
  • the constituent material of the convex portion examples include oxides such as Si, Ge, Ti, Zr, Hf, Ta, Sn, nitrides or carbides, carbon, diamond, metal, and mixtures thereof. More specifically, a Si-containing compound containing SiO 2 , SiN or polycrystalline silicon as a main component, and a metal having a melting point higher than the crystal growth temperature of the crystalline oxide semiconductor (for example, platinum, gold, silver, palladium). , Rhodium, iridium, precious metals such as ruthenium, etc.).
  • the content of the constituent material is preferably 50% or more, more preferably 70% or more, and most preferably 90% or more in the convex portion in terms of composition ratio.
  • the ELO mask forming means may be a known means, for example, a known patterning processing means such as photolithography, electron beam lithography, laser patterning, and subsequent etching (for example, dry etching or wet etching). Can be mentioned.
  • the pitch interval of the pattern shape is also not particularly limited, but in the embodiment of the present invention, it is preferably 100 ⁇ m or less, more preferably 0.5 ⁇ m to 50 ⁇ m, and 0.5 ⁇ m to 10 ⁇ m. Is the most preferable.
  • crystal growth substrate crystal substrate
  • FIG. 3 shows one aspect of the convex portion made of the ELO mask provided on the crystal growth surface of the crystal substrate preferably used in the present invention.
  • the crystal substrate containing the ELO mask of FIG. 3 is formed of a crystal substrate 1 and a convex mask 2a on the crystal growth surface 1a.
  • the mask 2a is striped with respect to the crystal growth surface 1a and extends in the c-axis direction. Striped convex portions 2a are periodically arranged on the crystal growth surface 1a of the crystal substrate 1.
  • the convex portion 2a is made of, for example, a silicon-containing compound such as SiO 2 , and can be formed by using a known means such as photolithography.
  • the metal layer 2 can be arranged as an ELO mask.
  • the width, height, spacing, and the like of the convex portions are not particularly limited, but in the present invention, each is in the range of, for example, about 10 nm to about 1 mm, preferably about 10 nm to about 300 ⁇ m, and more preferably about. It is 10 nm to about 10 ⁇ m.
  • the crystalline substrate 110 is a crystal substrate 1 and a crystal layer 3 (for example, a stress relaxation layer or the like) arranged on the crystal substrate 1.
  • a buffer layer containing) may be included.
  • the crystal substrate 1 has the buffer layer 3 arranged on at least a part of the surface of the crystal substrate.
  • the ELO mask 2 is arranged in at least a part of the buffer layer 3.
  • the crystalline substrate may have a buffer layer in which an ELO mask is placed on at least a part of the crystal substrate and epitaxially grown from the crystal substrate.
  • the means for forming the buffer layer is not particularly limited and may be a known means.
  • Examples of the forming means include a spray method, a mist CVD method, an HVPE method, an MBE method, a MOCVD method, a sputtering method and the like.
  • a spray method a mist CVD method, an HVPE method, an MBE method, a MOCVD method, a sputtering method and the like.
  • the buffer layer is preferably used, for example, by atomizing or dropletizing the raw material solution using the mist CVD apparatus shown in FIG. 4 (atomization step), and using a carrier gas to atomize the obtained atomized droplets. It can be formed by transporting to the substrate (conveying step) and then thermally reacting the atomized droplets on a part or all of the surface of the substrate (buffer layer forming step). In the present invention, the crystal growth layer can be formed in the same manner.
  • the atomization step atomizes the raw material solution to obtain the atomized droplets.
  • the means for atomizing the raw material solution is not particularly limited as long as the raw material solution can be atomized, and may be known means. However, in the embodiment of the present invention, the means for atomizing the raw material solution using ultrasonic waves is used. preferable. Atomized droplets obtained using ultrasonic waves have a zero initial velocity and are preferable because they float in the air. For example, instead of spraying them like a spray, they float in space and are transported as a gas. Since it is a possible mist, it is not damaged by collision energy, so it is very suitable.
  • the droplet size of the atomized droplet is not particularly limited and may be a droplet of about several mm, but is preferably 50 ⁇ m or less, and more preferably 0.1 to 10 ⁇ m.
  • the raw material solution is not particularly limited as long as it can be atomized and the buffer layer can be obtained by mist CVD.
  • the raw material solution include an aqueous solution of an organic metal complex of an atomizing metal (for example, an acetylacetonate complex) and a halide (for example, fluoride, chloride, bromide, iodide, etc.).
  • the atomizing metal is not particularly limited, and such atomizing metal is selected from, for example, aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like1 Species or two or more kinds of metals and the like can be mentioned.
  • the atomizing metal preferably contains at least gallium, indium or aluminum, and more preferably at least gallium.
  • the content of the atomizing metal in the raw material solution is not particularly limited as long as the object of the present invention is not impaired, but is preferably 0.001 mol% to 50 mol%, and more preferably 0.01 mol% to. It is 50 mol%.
  • the raw material solution contains a dopant.
  • the dopant is preferably tin, germanium, or silicon, more preferably tin, or germanium, and most preferably tin.
  • the concentration of the dopant may be usually about 1 ⁇ 10 16 / cm 3 to 1 ⁇ 10 22 / cm 3 , and the concentration of the dopant is, for example, a low concentration of about 1 ⁇ 10 17 / cm 3 or less.
  • the dopant may be contained in a high concentration of about 1 ⁇ 10 20 / cm 3 or more.
  • the solvent of the raw material solution is not particularly limited, and may be an inorganic solvent such as water, an organic solvent such as alcohol, or a mixed solvent of an inorganic solvent and an organic solvent.
  • the solvent preferably contains water, more preferably water or a mixed solvent of water and alcohol, and most preferably water. More specific examples of the water include pure water, ultrapure water, tap water, well water, mineral spring water, mineral water, hot spring water, spring water, fresh water, seawater, and the like. Ultrapure water is preferred.
  • the atomized droplets are conveyed into the film forming chamber by using a carrier gas.
  • the carrier gas is not particularly limited as long as the object of the present invention is not impaired, and examples thereof include an inert gas such as oxygen, ozone, nitrogen and argon, and a reducing gas such as hydrogen gas and forming gas. ..
  • the type of the carrier gas may be one type, but may be two or more types, and a diluted gas having a reduced flow rate (for example, a 10-fold diluted gas) or the like is further used as the second carrier gas. May be good.
  • the carrier gas may be supplied not only at one location but also at two or more locations.
  • the flow rate of the carrier gas is not particularly limited, but is preferably 0.01 to 20 L / min, and more preferably 1 to 10 L / min.
  • the flow rate of the diluting gas is preferably 0.001 to 2 L / min, more preferably 0.1 to 1 L / min.
  • the buffer layer is formed on the crystal substrate by thermally reacting the atomized droplets in the film forming chamber.
  • the thermal reaction may be such that the atomized droplets react with heat, and the reaction conditions and the like are not particularly limited as long as the object of the present invention is not impaired.
  • the thermal reaction is usually carried out at a temperature equal to or higher than the evaporation temperature of the solvent, but is preferably not too high (for example, 1000 ° C.) or lower, more preferably 650 ° C. or lower, and most preferably 400 ° C. to 650 ° C. preferable.
  • the thermal reaction may be carried out under any atmosphere of vacuum, non-oxygen atmosphere, reducing gas atmosphere and oxygen atmosphere as long as the object of the present invention is not impaired, and the thermal reaction may be carried out under atmospheric pressure or pressure. It may be carried out under either reduced pressure or reduced pressure, but in the present invention, it is preferably carried out under atmospheric pressure.
  • the thickness of the buffer layer can be set by adjusting the formation time.
  • the buffer layer After forming the buffer layer as described above, by arranging a mask layer on the buffer layer by the above method to form the crystal growth layer, defects such as tilt in the crystal growth layer can be further improved. It can be reduced and the film quality can be improved.
  • the buffer layer is not particularly limited, but in the present invention, it is preferable that the buffer layer contains a metal oxide as a main component.
  • the metal oxide include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like. Be done.
  • the metal oxide preferably contains one or more elements selected from indium, aluminum and gallium, more preferably at least indium and / and gallium, and at least gallium. Is most preferable to contain.
  • the buffer layer may contain a metal oxide as a main component, and the metal oxide contained in the buffer layer may contain gallium and a smaller amount of aluminum than gallium. ..
  • the buffer layer may include a superlattice structure. By using the buffer layer including the superlattice structure, not only good crystal growth can be realized, but also warpage during crystal growth can be suppressed more easily.
  • the "main component” is preferably 50% or more, more preferably 70% or more, still more preferably 90% or more of the metal oxide in terms of atomic ratio with respect to all the components of the buffer layer. It means that it is included, and it means that it may be 100%.
  • the crystal structure of the crystalline oxide semiconductor is not particularly limited, but in the present invention, a corundum structure is preferable.
  • the first lateral crystal growth layer and the buffer layer may have the same main components or different main components from each other as long as the object of the present invention is not impaired, but in the present invention. Are preferably the same.
  • a metal-containing raw material gas, an oxygen-containing raw material gas, a reactive gas and, if desired, a dopant-containing raw material gas are supplied onto the substrate on which the buffer layer may be provided, and the reactive gas is supplied.
  • the film is formed under the distribution of.
  • it is preferable that the film formation is performed on a heated substrate.
  • the film formation temperature is not particularly limited as long as the object of the present invention is not impaired, but is preferably 900 ° C. or lower, more preferably 700 ° C. or lower, and most preferably 400 ° C. to 700 ° C.
  • the film formation may be carried out under any of vacuum, non-vacuum, reducing gas atmosphere, inert gas atmosphere and oxidizing gas atmosphere as long as the object of the present invention is not impaired. Further, it may be carried out under normal pressure, atmospheric pressure, pressurization or reduced pressure, but in the above-described embodiment of the present invention, it is preferably carried out under normal pressure or atmospheric pressure.
  • the film thickness can be set by adjusting the film formation time.
  • the crystal growth layer usually contains a crystalline metal oxide as a main component.
  • the crystalline metal oxide include metal oxides containing one or more metals selected from aluminum, gallium, indium, iron, chromium, vanadium, titanium, rhodium, nickel, cobalt, iridium and the like. Can be mentioned.
  • the crystalline metal oxide preferably contains one or more elements selected from indium, aluminum and gallium, more preferably at least indium and / and gallium. , Crystalline gallium oxide or a mixed crystal thereof is most preferable.
  • the "main component" is preferably 50 in terms of atomic ratio of the crystalline metal oxide with respect to all the components of the first lateral crystal growth layer.
  • a crystal growth film having a corundum structure can be obtained by performing the film formation using a substrate containing a corundum structure as the substrate.
  • the crystalline metal oxide may be a single crystal or a polycrystal, but in the embodiment of the present invention, it is preferably a single crystal.
  • the upper limit of the thickness of the first lateral crystal growth layer is not particularly limited, but is, for example, 100 ⁇ m, and the lower limit of the thickness of the crystal growth layer is not particularly limited, but is preferably 1 ⁇ m, and is preferably 10 ⁇ m.
  • the thickness of the first lateral crystal growth layer is preferably 3 ⁇ m to 100 ⁇ m, more preferably 10 ⁇ m to 100 ⁇ m, and most preferably 20 ⁇ m to 100 ⁇ m.
  • FIGS. 1 (a) to 1 (c) it is preferable to use a sapphire substrate as a crystalline substrate as shown in FIGS. 1 (a) to 1 (c).
  • a sapphire substrate having the m-plane or the a-plane as the main surface as the sapphire substrate.
  • FIG. 1A shows the sapphire substrate 1. As shown in FIG.
  • the ELO mask 5 is formed on the crystal growth surface of the sapphire substrate 1.
  • the ELO mask 5 is arranged with the c-axis direction as the longitudinal direction and has a stripe shape with respect to the crystal growth plane.
  • a crystal growth layer is formed using the crystal growth substrate of FIG. 1 (b), and the laminated structure of FIG. 1 (c) is obtained.
  • the crystal growth layer 8 is formed on the sapphire substrate 1 having the ELO mask 5 as an electrode on the surface, and the region near the interface in contact with the electrode is, for example, dislocation-free. It is a region and can exhibit excellent semiconductor characteristics.
  • after the mask 5 is used for forming the crystal growth layer 8 it can be used as an electrode (for example, an ohmic electrode) of a semiconductor device.
  • FIGS. 15-a to 16-b will be described.
  • the crystalline substrate 110 has a crystal substrate 1 and a crystal layer 3 arranged on the crystal substrate.
  • the laminated structure shown in FIG. 15-a is obtained by crystal-growing the first crystal growth layer 120 on the crystal substrate 1 having the crystal layer 3 and the mask layer (ELO mask) 2 on the surface.
  • ELO mask mask layer
  • an m-plane sapphire substrate is used as the crystal substrate 1
  • ⁇ -Ga 2 O 3 is used as the crystal layer 3 (buffer layer).
  • mask layers 2 having the c-axis direction as the longitudinal direction are arranged on the upper surface of the crystalline substrate 110 (crystal growth surface, in this case, the upper surface of the buffer layer) at regular intervals, and the first crystal is formed.
  • the growth layer 120 is formed.
  • dislocations grow in the m-axis direction from the upper surface of the crystalline substrate, and the dislocations that start to grow in the m-axis direction in FIG. 15-a are bent in the a-axis direction.
  • the dislocations can be converged. Since the crystal grows laterally on the mask layer 2, the dislocation density of the crystal growth region 120B is lower than the dislocation density of the crystal growth region 120A.
  • the upper surface 120a of the first crystal growth layer 120 is made flat by polishing or the like. As a result, a part of the crystal growth region 120A having a high dislocation density converged in the a-axis direction is removed.
  • the crystal is continuously grown on the flat upper surface 120a of the first crystal growth layer 120 to form the second crystal growth layer 130, and FIG. 15-b. Obtain a laminated structure of.
  • the crystal region 120B of the first crystal growth layer 120 located on the mask layer 2 is a good crystal region having a low dislocation density including ELO growth, and a region having a high dislocation density converged in a certain direction is removed.
  • the dislocation density of the crystal growth region 130B of the second growth layer 130 located above the mask layer 2 is lower than the dislocation density of the crystal growth region 120B of the first growth layer 120 located on the mask layer 2. can do.
  • the crystalline substrate 110 can be removed.
  • the crystalline substrate may be a crystal substrate, or may include a crystal substrate and a crystal layer (which may be a plurality of layers) arranged on the crystal substrate.
  • at least the crystalline substrate is removed.
  • the crystal substrate and the crystal layer arranged on the crystal substrate may be removed.
  • the material of the mask layer 2 if it is not necessary to be included in the completed semiconductor device, not only the crystalline substrate but also the mask may be removed as shown in FIG. 17-a. Further, as shown in FIG.
  • a crystal film formed in a large area is converted into a semiconductor device.
  • a plurality of laminated structures including a semiconductor film and electrodes arranged on the semiconductor film can be obtained.
  • a method in which a large area is formed and dicing may be performed vertically and horizontally, or a crystal film having a required area is individually formed and dicing for separation is not performed. You may take.
  • an n + type ⁇ -Ga 2 O 3 layer is crystal-grown on the crystalline substrate 11 on which the mask layer 2 is arranged as described above, for example, as the first crystal growth layer 120.
  • the dopant concentration was made lower than that when the first crystal growth layer 120 was formed, and the n-type ⁇ -Ga 2 was formed.
  • the mask 2 containing the electrode material is an ohmic electrode
  • a laminated structure including a semiconductor film including an ohmic contact region and an ohmic electrode arranged on the ohmic contact region as shown in FIG. 16-b can be formed.
  • the semiconductor film includes an n-type ⁇ -Ga 2 O 3 layer as the first semiconductor layer 13 and an n + type ⁇ -Ga 2 O 3 layer as the second semiconductor layer 12.
  • a Schottky electrode is formed on the first semiconductor layer 13 by using, for example, a known electrode forming different method, using a mask arranged in contact with the second semiconductor layer 12 as an ohmic electrode. You can also do it.
  • the electrodes By forming the electrodes in this way, the adhesion between the electrodes and the semiconductor film can be improved, and the semiconductor device 100 as shown in FIG. 13 can be obtained.
  • the semiconductor device 100 shown in FIG. 13 is, for example, an SBD in which a semiconductor film 123 including a Schottky junction region 13B and an ohmic contact region 12B and a shot arranged on the Schottky junction region 13B of the semiconductor film 123. It includes a key electrode 32 and an ohmic electrode 35 arranged on the ohmic contact region 12B.
  • the dislocation density of the Schottky junction region 13B of the semiconductor film 123 is smaller than the dislocation density of the ohmic junction region 12B of the semiconductor film 123, and a region having good crystallinity is formed. It can be a Schottky junction area.
  • the Schottky junction region 13B refers to, for example, a region of the semiconductor film 123 in which the distance from the interface between the semiconductor film 123 and the Schottky electrode 32 is within 100 nm.
  • the ohmic contact region 13B refers to, for example, a region of the semiconductor film 123 in which the distance from the interface between the semiconductor film 123 and the ohmic electrode 35 is within 100 nm.
  • the semiconductor film 123 forms an ohmic contact between the first semiconductor layer 13 that forms a Schottky bond with the Schottky electrode 32 and the ohmic electrode 35. It is preferable to have the second semiconductor layer 12. Further, in the embodiment of the present invention, it is preferable that the dislocation density of the first semiconductor layer 13 is smaller than the dislocation density of the second semiconductor layer 12.
  • the semiconductor device 200 shown in FIG. 14 is, for example, a JBS shot arranged on the Schottky junction region 13B of the semiconductor film 123 and the semiconductor film 123 including the Schottky junction region 13B and the ohmic contact region 12B. It includes a key electrode 32 and an ohmic electrode 2 arranged on the ohmic contact region 12B.
  • a plurality of trenches 36 are formed in the Schottky junction region of the first semiconductor layer 13. It can be formed by burying a p-type semiconductor region 33 in the trench 36 as one of the embodiments of JBS.
  • the trench 36 can be formed by selectively etching the first semiconductor layer 13 by, for example, etching, and may be performed by etching by a mist CVD method.
  • a p-type semiconductor region may be formed in the trench by using a mist CVD method.
  • JBS it is also possible to form a dielectric layer in the trench 36 and embed a semiconductor region in the trench via the dielectric layer.
  • a region having good crystallinity can be a Schottky junction region.
  • a semiconductor device having good semiconductor characteristics can be obtained by arranging p-type semiconductor regions embedded in a plurality of trenches in the Schottky junction region.
  • the ELO mask may include an electrode material.
  • the electrode material include metal oxidation of metals or alloys of two or more of the metals, tin oxide, zinc oxide, renium oxide, indium oxide, indium tin oxide (ITO), indium zinc oxide (IZO), and the like.
  • examples thereof include a conductive material, an organic conductive compound such as polyaniline, polythiophene or polypyrrole, or a mixture thereof, but in the present invention, a metal is preferable.
  • Preferred examples of the metal include at least one metal selected from Groups 4 to 10 of the Periodic Table.
  • Examples of the metal of Group 4 of the periodic table include titanium (Ti), zirconium (Zr), and hafnium (Hf).
  • Examples of the metal of Group 5 of the periodic table include vanadium (V), niobium (Nb), and tantalum (Ta).
  • Examples of the metal of Group 6 of the periodic table include chromium (Cr), molybdenum (Mo) and tungsten (W).
  • Examples of the metal of Group 7 of the periodic table include manganese (Mn), technetium (Tc), and rhenium (Re).
  • Examples of the metal of Group 8 of the periodic table include iron (Fe), ruthenium (Ru), and osmium (Os).
  • Examples of the metal of Group 9 of the periodic table include cobalt (Co), rhodium (Rh), and iridium (Ir).
  • Examples of the metal of Group 10 of the periodic table include nickel (Ni), palladium (Pd), platinum (Pt) and the like.
  • the method of forming the electrode is not particularly limited, and is a wet method such as a printing method, a spray method, a coating method, a physical method such as a vacuum deposition method, a sputtering method, and an ion plating method, a CVD method, and a plasma CVD method. It can be formed on the crystalline substrate according to a method appropriately selected in consideration of suitability with the material from among chemical methods such as the above.
  • the ELO mask includes a gate electrode.
  • a gate electrode By covering the gate electrode with the ELO mask as a gate insulating film, an excellent semiconductor device, particularly MOSFET, can be easily obtained.
  • the laminated structure can be particularly suitably used for a semiconductor device including at least an electrode and a semiconductor layer, and is particularly useful for a power device.
  • the semiconductor device include transistors and TFTs such as SBDs, MOSFETs, MISs and HEMTs, Schottky barrier diodes using semiconductor-metal junctions, PN or PIN diodes combined with other P layers, and light emitting and receiving elements.
  • the semiconductor device is suitably used as a semiconductor device by joining to a lead frame, a circuit board, a heat radiating board, or the like with a joining member based on a conventional method. It is suitably used as a power module, an inverter or a converter, and further, for example, a semiconductor system using a power supply device or the like.
  • FIG. 8 shows a suitable example of the semiconductor device bonded to the lead frame, the circuit board, or the heat radiating board.
  • both sides of the semiconductor element 500 are bonded to the lead frame, the circuit board, or the heat radiating board 502 by solder 501, respectively. With this configuration, a semiconductor device having excellent heat dissipation can be obtained.
  • the periphery of the joining member such as solder is sealed with a resin.
  • the power supply device can be manufactured from the semiconductor device or as a power supply device including the semiconductor device by connecting to a wiring pattern or the like by using a known method.
  • the power supply system 170 is configured by using the plurality of power supply devices 171 and 172 and the control circuit 173.
  • the power supply system can be used in the system apparatus 180 by combining the electronic circuit 181 and the power supply system 182.
  • FIG. 7 shows a power supply circuit of a power supply device including a power circuit and a control circuit.
  • the DC voltage is switched at a high frequency by an inverter 192 (composed of MOSFETs A to D), converted to AC, and then insulated and transformed by a transformer 193. After rectifying with the rectifying MOSFET 194, smoothing with DCL195 (smoothing coils L1 and L2) and a capacitor, and outputting a DC voltage.
  • the voltage comparator 197 compares the output voltage with the reference voltage, and the PWM control circuit 196 controls the inverter 192 and the rectifier MOSFET 194 so as to obtain a desired output voltage.
  • the semiconductor device is preferably a power card, includes a cooler and an insulating member, and the coolers are provided on both sides of the semiconductor layer, respectively, via at least the insulating member. It is more preferable that heat radiating layers are provided on both sides of the semiconductor layer, and that the cooler is provided on the outside of the heat radiating layer at least via the insulating member.
  • FIG. 9 shows a power card which is one of the preferred embodiments of the present invention. The power card of FIG.
  • a double-sided cooling type power card 201 which includes a refrigerant tube 202, a spacer 203, an insulating plate (insulating spacer) 208, a sealing resin portion 209, a semiconductor chip 301a, and a metal heat transfer plate (protruding terminal). Section) 302b, a heat sink and an electrode 303, a metal heat transfer plate (protruding terminal section) 303b, a solder layer 304, a control electrode terminal 305, and a bonding wire 308.
  • the cross section in the thickness direction of the refrigerant tube 202 has a large number of flow paths 222 partitioned by a large number of partition walls 221 extending in the flow path direction at predetermined intervals from each other. According to such a suitable power card, higher heat dissipation can be realized and higher reliability can be satisfied.
  • the semiconductor chip 301a is joined by a solder layer 304 on the inner main surface of the metal heat transfer plate 302b, and the metal heat transfer plate (protruding terminal portion) 302b is formed by the solder layer 304 on the remaining main surface of the semiconductor chip 301a. It is joined so that the anode electrode surface and the cathode electrode surface of the flywheel diode are connected to the collector electrode surface and the emitter electrode surface of the IGBT in so-called antiparallel.
  • Examples of the materials of the metal heat transfer plates (protruding terminal portions) 302b and 303b include Mo and W.
  • the metal heat transfer plates (protruding terminal portions) 302b and 303b have a difference in thickness that absorbs the difference in thickness of the semiconductor chip 301a, whereby the outer surfaces of the metal heat transfer plates 302b and 303b are flat. ..
  • the resin sealing portion 209 is made of, for example, an epoxy resin, and is molded by covering the side surfaces of the metal heat transfer plates 302b and 303b, and the semiconductor chip 301a is molded by the resin sealing portion 209. However, the outer main surface, that is, the contact heat receiving surface of the metal heat transfer plates 302b and 303b is completely exposed.
  • the metal heat transfer plates (protruding terminal portions) 302b and 303b project to the right in FIG. 9 from the resin sealing portion 209, and the control electrode terminal 305, which is a so-called lead frame terminal, is, for example, a semiconductor chip 301a on which an IGBT is formed.
  • the gate (control) electrode surface and the control electrode terminal 305 are connected.
  • the insulating plate 208 which is an insulating spacer, is made of, for example, an aluminum nitride film, but may be another insulating film.
  • the insulating plate 208 completely covers and adheres to the metal heat transfer plates 302b and 303b, but the insulating plate 208 and the metal heat transfer plates 302b and 303b may simply come into contact with each other or have good heat such as silicon grease. Heat transfer materials may be applied or they may be joined in various ways. Further, the insulating layer may be formed by ceramic spraying or the like, the insulating plate 208 may be bonded on the metal heat transfer plate, or may be bonded or formed on the refrigerant tube.
  • the refrigerant tube 202 is manufactured by cutting an aluminum alloy into a plate material formed by a pultrusion molding method or an extrusion molding method to a required length.
  • the cross section in the thickness direction of the refrigerant tube 202 has a large number of flow paths 222 partitioned by a large number of partition walls 221 extending in the flow path direction at predetermined intervals from each other.
  • the spacer 203 may be, for example, a soft metal plate such as a solder alloy, or may be a film (film) formed by coating or the like on the contact surfaces of the metal heat transfer plates 302b and 303b.
  • the surface of the soft spacer 203 is easily deformed to adapt to the minute irregularities and warpage of the insulating plate 208 and the minute irregularities and warpage of the refrigerant tube 202 to reduce the thermal resistance.
  • a known good thermal conductive grease or the like may be applied to the surface of the spacer 203 or the like, or the spacer 203 may be omitted.
  • Example 1 Fabrication of Semiconductor Device
  • a crystal growth substrate a crystalline substrate having an m-plane sapphire substrate and a buffer layer arranged at least a part on the m-plane sapphire substrate is used, and an ELO mask extending in the c-axis direction on the surface is used. Is formed in a stripe shape with respect to the crystal growth plane.
  • the ELO mask may use an electrode material or an insulator material depending on the purpose of the semiconductor device.
  • a SiO 2 film was used as an example of the mask material. As shown in FIG.
  • the crystalline substrate 110 has a crystal substrate 1 and a crystal layer 3 arranged on the crystal substrate, and the crystal layer 3 arranged on the m-plane of the sapphire substrate. ( ⁇ -Ga 2 O 3 film) was arranged as a buffer layer. An ELO mask 5 having a striped pattern is formed on the crystal growth surface of the crystalline substrate. The longitudinal direction of the ELO mask 5 was the c-axis direction.
  • a crystal growth layer 120 made of ⁇ -Ga 2 O 3 is formed by a mist CVD method to obtain a laminated structure.
  • electrodes and the like are formed by using known means to obtain a semiconductor device.
  • the semiconductor device thus obtained has excellent adhesion between the ELO mask and the crystal growth layer (semiconductor layer), and a high-quality crystal region is formed at the interface between the semiconductor layer and the mask. Will be excellent.
  • semiconductor devices and / or semiconductors for example, compound semiconductor electronic devices, etc.
  • electronic parts / electrical equipment parts for example, electronic parts / electrical equipment parts
  • optical / electrophotographic related devices for example, optical / electrophotographic related devices
  • industrial parts etc. of the present invention, but in particular, power devices and the like. It is useful for.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Noodles (AREA)
  • Bipolar Transistors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

ショットキー接合領域と、オーミック接合領域とを含む半導体膜と、前記半導体膜の前記ショットキー接合領域上に配置されたショットキー電極と、前記オーミック接合領域上に配置されたオーミック電極とを含む半導体装置であって、前記半導体膜のショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さいことを特徴とする半導体装置。

Description

半導体装置および半導体装置の製造方法
　本発明は、パワーデバイス等に有用な半導体装置に関する。また、本発明は半導体装置の製造方法に関する。
　高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム（Ｇａ２Ｏ３）を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。また、広いバンドギャップからＬＥＤやセンサー等の受発光装置としての幅広い応用も期待されている。特に、酸化ガリウムの中でもコランダム構造を有するα―Ｇａ２Ｏ３等は、非特許文献１によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶とすることによりバンドギャップ制御することが可能であり、ＩｎＡｌＧａＯ系半導体として極めて魅力的な材料系統を構成している。ここでＩｎＡｌＧａＯ系半導体とはＩｎＸＡｌＹＧａＺＯ３（０≦Ｘ≦２、０≦Ｙ≦２、０≦Ｚ≦２、Ｘ＋Ｙ＋Ｚ＝１．５～２．５）を示し（特許文献９等）、酸化ガリウムを内包する同一材料系統として俯瞰することができる。
　しかしながら、酸化ガリウムは、最安定相がβガリア構造であるので、特殊な成膜法を用いなければ、準安定相であるコランダム構造の結晶膜を成膜することが困難であり、例えば、ヘテロエピタキシャル成長等に結晶成長条件が制約されることも多く、そのため、転位密度が高くなる傾向がある。また、コランダム構造の結晶膜に限らず、成膜レートや結晶品質の向上、クラックや異常成長の抑制、ツイン抑制、反りによる基板の割れ等においてもまだまだ課題が数多く存在している。このような状況下、現在、コランダム構造を有する結晶性半導体の成膜について、いくつか検討がなされている。
　特許文献１には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミストＣＶＤ法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献２～４には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。また、特許文献５～７のように、ＥＬＯ基板やボイド形成を用いて、ミストＣＶＤによる成膜も検討されている。
　特許文献８には、少なくとも、ガリウム原料と酸素原料とを用いて、ハライド気相成長法（ＨＶＰＥ法）により、コランダム構造を有する酸化ガリウムを成膜することが記載されている。また、特許文献１０および１１には、ＰＳＳ基板を用いて、ＥＬＯ結晶成長を行い、表面積は９μｍ２以上であり、転移密度が５×１０６ｃｍ－２の結晶膜を得ることが記載されている。しかしながら、酸化ガリウムは放熱性に課題があり、放熱性の課題を解消するには、例えば酸化ガリウムの膜厚を３０μｍ以下に薄くする必要があるが、研磨工程が煩雑となり、コストが高くなるという問題があり、また、そもそも、誘電体膜と半導体層との密着性が良好ではないという問題を抱えていた。また、縦型デバイスとした場合の直列抵抗においても、十分に満足できるものではなかった。そのため、パワーデバイスとして酸化ガリウムの性能を存分に発揮するには、さらに良質な結晶品質を有する酸化ガリウム膜を得ることが望ましく、このような結晶膜が待ち望まれていた。
　なお、特許文献１～１１はいずれも本出願人らによる特許または特許出願に関する公報であり、現在も検討が進められている。
特許第５３９７７９４号 特許第５３４３２２４号 特許第５３９７７９５号 特開２０１４－７２５３３号公報 特開２０１６－１００５９２号公報 特開２０１６－９８１６６号公報 特開２０１６－１００５９３号公報 特開２０１６－１５５７１４号公報 国際公開第２０１４／０５０７９３号公報 米国公開第２０１９／００５７８６５号公報 特開２０１９－０３４８８３号公報
金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成２５年３月
　本発明の半導体装置の態様の一つとして、半導体の転位密度を低減することを目的とする。本発明の半導体装置の実施態様によれば、ショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さい半導体膜を含む半導体装置を提供することを目的の一つとする。
　本発明者は、少なくとも上記目的を達成すべく鋭意検討した結果、特定の条件下でＥＬＯ（Ｅｐｉｔａｘｉａｌ　ｌａｔｅｒａｌ　ｏｖｅｒｇｒｏｗｔｈ）を実施することにより、半導体膜のショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さい半導体装置を得られることを知見し、このような半導体装置が、半導体特性に優れており、上記した従来の問題の解決につながり得ることを見出した。詳細は実施の形態と共に説明する。
　また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。
　すなわち、本発明は、以下の発明に関する。
［１］　ショットキー接合領域と、オーミック接合領域とを含む半導体膜と、前記半導体膜の前記ショットキー接合領域上に配置されたショットキー電極と、前記オーミック接合領域上に配置されたオーミック電極とを含む半導体装置であって、前記半導体膜のショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さいことを特徴とする半導体装置。
［２］　前記半導体膜が、前記ショットキー接合領域を含む第１の半導体層と、前記オーミック接合領域を含む第２の半導体層とを含む、前記［１］記載の半導体装置。
［３］　前記第２の半導体層がｎ＋型半導体層である、前記［２］記載の半導体装置。
［４］　前記第１の半導体層がｎ－型半導体層である、前記［２］または［３］に記載の半導体装置。
［５］　前記第１の半導体層が少なくとも１つのトレンチを有している、前記［２］～［４］のいずれかに記載の半導体装置。
［６］　前記半導体膜が、横方向成長領域を含む前記［１］～［５］のいずれかに記載の半導体装置。
［７］　前記半導体膜の厚さが１μｍ以上である、前記［１］～［６］のいずれかに記載の半導体装置。
［８］　前記第２の半導体層がコランダム構造を有する、前記［２］～［７］のいずれかに記載の半導体装置。
［９］　前記第２の半導体層が少なくともガリウムを含む、前記［２］～［８］のいずれかに記載の半導体装置。
［１０］　前記第１の半導体層が少なくともガリウムを含む、前記［２］～［９］のいずれかに記載の半導体装置。
［１１］　前記第１の半導体層がｐ型の半導体領域を含んでいる、前記［２］～［１０］のいずれかに記載の半導体装置。
［１２］　パワーデバイスである前記［１］～［１１］のいずれかに記載の半導体装置。
［１３］　ショットキーバリアダイオード（ＳＢＤ）である前記［１］～［１２］のいずれかに記載の半導体装置。
［１４］　ジャンクションバリアダイオード（ＪＢＤ）である前記［１］～［１２］のいずれかに記載の半導体装置。
［１５］　半導体装置を備える半導体システムであって、前記半導体装置が、前記［１］～［１４］のいずれかに記載の半導体装置であることを特徴とする半導体システム。
［１６］　結晶基板上に、前記結晶基板ｃ軸方向を長手方向としてマスクを配置すること、前記マスクが配置された結晶性基板上に半導体膜を結晶成長させること、を含む半導体装置の製造方法。
［１７］　結晶基板上に形成された結晶層上に、ｃ軸方向を長手方向としてマスクを配置すること、前記マスクが配置された結晶層上に半導体膜を結晶成長させること、を含む半導体装置の製造方法。
［１８］　前記マスクが電極材料を含んでいる、前記［１６］または［１７］に記載の製造方法。
［１９］　前記マスクが誘電体材料を含んでいる、前記［１６］または［１７］に記載の製造方法。
［２０］　前記結晶性の基体のa軸方向に転位を収束させること、を含む前記［１６］～［１９］のいずれかに記載の製造方法。
［２１］　少なくとも前記結晶基板を除去することを含む、前記［１６］～［２０］のいずれかに記載の製造方法。
［２２］　少なくとも前記結晶基板と前記マスクとを除去することを含む、前記［１６］～［２０］のいずれかに記載の製造方法。
［２３］　少なくとも前記結晶基板と前記結晶層とを除去することを含む、前記［１７］～［２０］のいずれかに記載の製造方法。
［２４］　前記結晶層は、ミストＣＶＤ法により前記結晶基板上に形成される、前記［１７］記載の製造方法。
　本発明の半導体装置の実施態様の一つに係る半導体装置は、本発明の半導体装置の実施態様の一つとして、半導体膜のショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さく、半導体特性に優れている。詳細は実施の形態と共に説明する。
本発明の半導体装置の製造方法の実施態様の一つとして、製造工程の一部を説明する模式図である。 本発明の実施態様において好適に用いられるハライド気相成長（ＨＶＰＥ）装置を説明する図である。 本発明の実施態様において好適に用いられる結晶性の基体の表面上に形成された凹凸部の一態様を示す模式図である。 本発明の実施態様において好適に用いられるミストＣＶＤ装置を説明する図である。 電源システムの一例を模式的に示す図である。 システム装置の一例を模式的に示す図である。 電源装置の電源回路図の一例を模式的に示す図である。 リードフレーム、回路基板、または放熱基板と接合された半導体装置の一例を模式的に示す図である。 パワーカードの一例を模式的に示す図である。 本発明の実施例におけるＴＥＭ像を示す。 本発明の実施態様として、半導体装置の一例の要部を示す。 本発明の実施態様として、半導体装置の一例の要部を示す。 本発明の実施態様として、半導体装置（ＳＢＤ）の断面図を示す。 本発明の実施態様として、半導体装置（ＪＢＳ）の断面図を示す。 本発明の実施態様として、半導体装置の製造工程の一部を示す概略説明図である。 本発明の実施態様として、半導体装置の製造工程の一部を示す概略説明図である。 本発明の実施態様として、半導体装置の製造工程の一部を示す概略説明図である。 本発明の実施態様として、半導体装置の製造工程から得られる積層構造体の断面図を示す。 本発明の実施態様として、半導体装置の製造工程から得られる積層構造体の断面図を示す。 本発明の実施態様として、半導体装置の製造工程から得られる積層構造体の断面図を示す。 本発明の実施態様として、半導体装置の製造工程から得られる半導体装置の一例として断面図を示す。
　本発明の半導体装置の実施態様の一つとして、半導体装置は、ショットキー接合領域と、オーミック接合領域とを含む半導体膜と、前記半導体膜の前記ショットキー接合領域上に配置されたショットキー電極と、前記オーミック接合領域上に配置されたオーミック電極とを含み、前記半導体膜のショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さいことを特長とする。本発明の実施態様によれば、ショットキー接合がなされる領域の転位を選択的に低減させることが出来るので、半導体特性に優れた半導体装置を得ることができる。ここで、前記ショットキー接合領域は、例えば、前記半導体膜のうち、前記半導体膜と前記ショットキー電極との界面からの距離が１００ｎｍ以内の領域をいう。また、前記オーミック接合領域は、例えば、前記半導体膜のうち、前記半導体膜と前記オーミック電極との界面からの距離が１００ｎｍ以内の領域をいう。本発明の実施態様においては、前記半導体膜が、前記ショットキー電極との間にショットキー接合を形成する第１の半導体層と、前記オーミック電極との間にオーミック接合を形成する第２の半導体層を有しているのが好ましい。また、本発明の実施態様においては、前記第１の半導体層の転位密度が、前記第２の半導体層の転位密度よりも小さいのが好ましい。
また、実施態様の一つとして、半導体装置は、電極と半導体膜とを少なくとも含む半導体装置であって、前記半導体膜はｃ軸を含む結晶構造を有しており、前記電極が前記ｃ軸方向に延びていることを特長とする。ここで、「前記電極がｃ軸方向に延びている」とは、前記電極の長手方向が前記半導体膜のｃ軸方向と平行であることをいい、ｃ軸方向に対して５°以内の角度範囲の方向を含む。なお、前記電極の形状は特に限定されないが、電極形状が２方向以上に長さを有して配置されている場合に、長手方向は、より長い方向を意味する。
　本発明の半導体装置の製造方法の実施態様の一つとして、前記製造方法は、ｍ面を主面とする結晶性基体の前記ｍ面上に、前記結晶性基体のｃ軸方向を長手方向としてマスクを配置すること、前記結晶性基体のｍ面上に半導体膜を結晶成長させること、を含む。なお、本発明の実施態様によれば、前記マスクは電極材料で形成することができる。結晶性の基体からＥＬＯ成長した半導体層がマスク上に延びて形成されるので、マスクを電極に用いる場合、電極と半導体層との界面付近の結晶性が良好になる。また、マスクを電極に用いる場合、ＥＬＯ成長した半導体層と電極との接合状態が良好な半導体装置を得ることができる。
　本発明の半導体装置の製造方法の実施態様の一つとして、前記製造方法は、ＥＬＯマスクを有する結晶基板上に、横方向成長させて結晶膜からなる半導体層を形成することを含み、前記ＥＬＯマスクを電極またはゲート絶縁膜として用いることを特長とする。また、別の実施態様によれば、マスクをＳｉが含まれる、電極よりも導電性の小さい材料で形成することもできる。実施態様の一つによれば、マスクは誘電体材料を含んでいてもよく、また誘電体材料からなるマスクであってもよい。マスクは、半導体装置の中で、誘電体膜として用いられてもよい。本発明者らは、特定の条件下でＥＬＯを実施することにより、誘電体膜と半導体層との界面の接合状態が良好であって、チャネル層の結晶性も良好であり、半導体特性に優れている半導体装置を容易に得られることを知見した。
本発明の半導体装置の別の実施態様として、半導体装置は、誘電体膜と、半導体膜とを少なくとも含む半導体装置であって、前記半導体膜はｃ軸を含む結晶構造を有しており、前記誘電体膜が前記ｃ軸方向に延びていることを特長とする。ここで、「前記誘電体膜がｃ軸方向に延びている」とは、前記誘電体膜の長手方向が、前記半導体膜の前記ｃ軸方向と平行であることをいい、ｃ軸方向に対して５°以内の角度範囲の方向を含む。　
さらに、本発明の半導体装置の製造方法の実施態様の一つとして、製造方法は、マスクを配置した結晶性の基体上に、横方向成長を含む半導体層を形成することを含む。実施態様の一つとして、電極材料を含むマスクを結晶性の基体上に配置し、ＥＬＯ成長に用いた後、マスクを半導体装置の電極とすることもできる。
また、本発明の別の実施態様として、誘電体材料を含むマスクを配置し、ＥＬＯ成長に用いた後、半導体装置のゲート絶縁膜とすることができる。なお、「前記誘電体膜がｃ軸方向に延びている」とは、上述のように、前記誘電体膜の長手方向が、前記半導体膜のｃ軸方向と平行であることをいい、ｃ軸方向に対して５°以内の角度範囲の方向を含む。前記誘電体膜の全体の長手方向が前記ｃ軸方向と平行であってもよいし、前記誘電体膜の一部が前記ｃ軸方向に延びていてもよい。また、「ｃ軸方向」は、本実施態様において、ｃ面に垂直な方向を意味する。前記ｃ軸を含む結晶構造としては、例えば、コランダム構造等が挙げられる。このような構造とすることで、本発明においては、誘電体膜と半導体層との界面の接合状態が良好であって、チャネル層の結晶性も良好であり、半導体特性に優れている半導体装置を得ることができる。また、本発明の実施態様の一つとして、前記半導体層が、横方向成長領域を含むのが好ましい。本発明の実施態様において、前記半導体層が、第１の半導体領域と第２の半導体領域とを含み、前記第１の半導体領域が、前記誘電体膜と接合しており、前記第２の半導体領域が前記第１の半導体領域よりも転位を多く含むのが好ましい。また、前記半導体層の厚さが１μｍ以上であるのも好ましい。また、前記半導体層がコランダム構造を有するのも好ましい。また、前記半導体層が少なくともガリウムを含むのも好ましい。また、前記誘電体膜がゲート絶縁膜であるのも好ましい。また、本発明の実施態様の一つとして、誘電体膜と、第１の半導体層と、第２の半導体層とを少なくとも含む半導体装置であって、前記第１の半導体層はｃ軸を含む結晶構造を有しており、前記誘電体膜が前記ｃ軸方向に延びているのも好ましい。また、前記第１の半導体層が第１の半導体領域と第２の半導体領域とを含み、前記第２の半導体層が第１の半導体領域と第２の半導体領域とを含み、前記第１の半導体層の第１の半導体領域が前記誘電体膜と接合されており、前記第１の半導体層において前記第１の半導体領域が前記第２の半導体領域よりも転位が少ないのが好ましい。上記した好ましい半導体装置の例としては、図１１または図１２に示す半導体装置が挙げられる。このような半導体装置によれば、より良質なチャネル層を形成することができ、より優れた半導体特性を発揮することができる。なお、より具体的には、図１１はＭＯＳＦＥＴの要部を示す図であり、図１１のＭＯＳＦＥＴは、基板１１、ゲート電極１４、ゲート絶縁膜１５、チャネル層１８、ｎ－型半導体層１８ａおよびｎ＋型半導体層１８ｂを少なくとも備えている。本発明においては、ゲート絶縁膜として前記誘電体膜を用いることにより、好適にはチャネル層を無転位層とすることができ、より優れた半導体特性を発揮することができる。また、図１２はＳＢＤの要部を示す図であり、図１２のＳＢＤは、基板１１、電極（ショットキー電極）１４、半絶縁体層１６およびｎ－型半導体層１８ａを少なくとも備えている。本発明においては、ショットキー電極としてＥＬＯマスクに前記ショットキー電極材料を用いることにより、ショットキー接合を良好なものとするのみならず、好適には、ショットキー界面付近の例えばドリフト層を無転位層とすることができ、より優れた半導体特性を発揮することができる。
　前記誘電体膜（誘電体材料）は、特に限定されず、公知の誘電体膜であってよい。前記誘電体膜の比誘電率等も特に限定されないが、比誘電率が５以下であるのが好ましい。「比誘電率」とは、膜の誘電率と、真空の誘電率との比である。誘電体膜の例として、酸化膜やリン酸化物膜や窒化膜等が挙げられるが、本発明においては、前記誘電体膜がＳｉを含む膜であるのが好ましい。前記のＳｉを含む膜としては、酸化シリコン系の膜が好適な例として挙げられる。前記酸化シリコン系膜としては、例えば、ＳｉＯ２膜、リン添加ＳｉＯ２（ＰＳＧ）膜、ボロン添加ＳｉＯ２膜、リンーボロン添加ＳｉＯ２膜（ＢＰＳＧ膜）、ＳｉＯＣ膜、ＳｉＯＦ膜等が挙げられる。前記誘電体膜の形成手段としては、特に限定されないが、例えば、ＣＶＤ法、大気圧ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、熱酸化法等が挙げられる。本発明においては、前記誘電体膜の形成手段が、ミストＣＶＤ法または大気圧ＣＶＤ法であるのが好ましい。また、前記誘電体膜の膜厚も、特に限定されないが、前記絶縁体膜の少なくとも一部の膜厚が１μｍ以上であるのが好ましい。本発明によれば、このような厚い誘電体膜を前記半導体層上に積層した場合であっても、半導体層内の応力集中による結晶欠陥がないものをより好適に得ることができる。
　また、前記ゲート絶縁膜は本発明の目的を阻害しない限り特に限定されず、公知のゲート絶縁膜であってよい。前記ゲート絶縁膜としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＧａＯ、ＡｌＧａＯ、ＩｎＡｌＧａＯ、ＡｌＩｎＺｎＧａＯ４、ＡｌＮ、Ｈｆ２Ｏ３、ＳｉＮ、ＳｉＯＮ、ＭｇＯ、ＧｄＯ、リンを少なくとも含む酸化膜等の酸化膜が好適な例として挙げられる。前記ゲート絶縁膜の形成手段は、公知の手段であってよく、このような公知の形成手段としては、例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ、ＰＬＤ等の公知の手段が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等の塗布手段が挙げられる。
　前記半導体層（以下、単に「酸化物半導体膜」、「半導体膜」、「結晶膜」ともいう）は、コランダム構造を有する酸化物であるのが好ましい。また、本発明においては、前記酸化物が、周期律表第９族（例えば、コバルト、ロジウムまたはイリジウム等）および第１３族（例えば、アルミニウム、ガリウムまたはインジウム等）から選ばれる１種または２種以上の金属を含有するのが好ましく、アルミニウム、インジウム、ガリウムおよびイリジウムから選ばれる少なくとも１種の金属を含有するのがより好ましく、少なくともガリウムまたはイリジウムを含有するのがさらにより好ましく、少なくともガリウムを含有するのが最も好ましい。本発明においては、前記酸化物半導体膜の主面がｍ面であるのが、より酸素等の拡散を抑制し、さらに電気特性をより優れたものとすることができるのでより好ましい。また、前記酸化物半導体膜はオフ角を有していてもよい。また、本発明においては、前記酸化物がα－Ｇａ２Ｏ３またはその混晶であるのが好ましい。なお、「主成分」とは、前記酸化物が、原子比で、半導体層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、さらにより好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。また、前記半導体層の厚さは、特に限定されず、１μｍ以下であってもよいし、１μｍ以上であってもよいが、本発明においては、１μｍ以上であるのが好ましく、１０μｍ以上であるのがより好ましい。前記半導体膜の表面積は特に限定されないが、１ｍｍ２以上であってもよいし、１ｍｍ２以下であってもよいが、１０ｍｍ２～３００ｃｍ２であるのが好ましく、１００ｍｍ２～１００ｃｍ２であるのがより好ましい。また、前記半導体膜は、単結晶膜が好ましいが、多結晶膜または多結晶を含む結晶膜であってもよい。本発明の製造方法の実施態様の一つによれば、結晶性の基体上にｎ＋型半導体層を形成し、前記ｎ＋型半導体層上に、例えば、ｎ＋型半導体層よりもドーパント濃度を低減したｎ－型半導体層を形成して、第１の半導体層と第２の半導体層とを少なくとも含む半導体膜を形成することができる。また、本発明の実施態様によれば、転位の成長方向を収束させることが出来るので、半導体膜において、特に半導体装置の特性（特に、ショットキー特性）に大きく関わる領域の結晶性をより高くすることもできる。
　前記半導体層は、ドーパントが含まれているのが好ましい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のｎ型ドーパント、またはマグネシウム、カルシウム、亜鉛等のｐ型ドーパントなどが挙げられる。本発明においては、前記半導体層がｎ型ドーパントを含むのが好ましく、ｎ型酸化物半導体層であるのがより好ましい。また、本発明においては、前記ｎ型ドーパントが、Ｓｎ、ＧｅまたはＳｉであるのが好ましい。ドーパントの含有量は、前記半導体層の組成中、０．００００１原子％以上であるのが好ましく、０．００００１原子％～２０原子％であるのがより好ましく、０．００００１原子％～１０原子％であるのが最も好ましい。より具体的には、ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよい。また、本発明の一態様によれば、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。また、前記半導体層の固定電荷の濃度も、特に限定されないが、本発明の半導体装置の態様の一つとして、１×１０１７／ｃｍ３以下であるのが、前記半導体層により良好に空乏層を形成することができるので、好ましい。
　前記半導体層は、公知の手段を用いて形成されてよい。前記半導体層の形成手段としては、例えば、ＣＶＤ法、ＭＯＣＶＤ法、ＭＯＶＰＥ法、ミストＣＶＤ法、ミスト・エピタキシー法、ＭＢＥ法、ＨＶＰＥ法、パルス成長法またはＡＬＤ法などが挙げられる。
　以下、ＨＶＰＥ法を用いて、前記半導体層（以下、「結晶成長層」または「結晶膜」ともいう。）を形成して、前記半導体装置の製造方法の一例を説明する。
　前記ＨＶＰＥ法の実施形態の一つとして、例えば、図２に示すＨＶＰＥ装置を用いて、金属を含む金属源をガス化して金属含有原料ガスとし、ついで、前記金属含有原料ガスと、酸素含有原料ガスとを反応室内の結晶性の基体上に供給して成膜する際に、表面に例えば前記誘電体膜からなるＥＬＯマスクを含む結晶性の基体を用いて、反応性ガスを前記結晶性の基体上に供給し、前記成膜を、前記反応性ガスの流通下で行うことが挙げられる。本発明の実施態様の一つによれば、結晶性の基体が結晶性基板であるのが好ましい。また、本発明の別の実施態様によれば、結晶性の基体が、結晶性基板と結晶性基板上に配置された結晶層を含んでいてもよい。
（金属源）
　前記金属源は、金属を含んでおり、ガス化が可能なものであれば、特に限定されず、金属単体であってもよいし、金属化合物であってもよい。前記金属としては、例えば、ガリウム、アルミニウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属等が挙げられる。本発明においては、前記金属が、ガリウム、アルミニウムおよびインジウムから選ばれる１種または２種以上の金属であるのが好ましく、ガリウムであるのがより好ましく、前記金属源が、ガリウム単体であるのが最も好ましい。また、前記金属源は、気体であってもよいし、液体であってもよいし、固体であってもよいが、本発明においては、例えば、前記金属としてガリウムを用いる場合には、前記金属源が液体であるのが好ましい。
　前記ガス化の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。本発明においては、前記ガス化の手段が、前記金属源をハロゲン化することにより行われるのが好ましい。前記ハロゲン化に用いるハロゲン化剤は、前記金属源をハロゲン化できさえすれば、特に限定されず、公知のハロゲン化剤であってよい。前記ハロゲン化剤としては、例えば、ハロゲンまたはハロゲン化水素等が挙げられる。前記ハロゲンとしては、例えば、フッ素、塩素、臭素、またはヨウ素等が挙げられる。また、前記ハロゲン化水素としては、例えば、フッ化水素、塩化水素、臭化水素、ヨウ化水素等が挙げられる。本発明においては、前記ハロゲン化に、ハロゲン化水素を用いるのが好ましく、塩化水素を用いるのがより好ましい。本発明においては、前記ガス化を、前記金属源に、ハロゲン化剤として、ハロゲンまたはハロゲン化水素を供給して、前記金属源とハロゲンまたはハロゲン化水素とをハロゲン化金属の気化温度以上で反応させてハロゲン化金属とすることにより行うのが好ましい。前記ハロゲン化反応温度は、特に限定されないが、本発明においては、例えば、前記金属源の金属がガリウムであり、前記ハロゲン化剤が、ＨＣｌである場合には、９００℃以下が好ましく、７００℃以下がより好ましく、４００℃～７００℃であるのが最も好ましい。前記金属含有原料ガスは、前記金属源の金属を含むガスであれば、特に限定されない。前記金属含有原料ガスとしては、例えば、前記金属のハロゲン化物（フッ化物、塩化物、臭化物、ヨウ化物など）等が挙げられる。
　本発明の実施形態においては、金属を含む金属源をガス化して金属含有原料ガスとした後、前記金属含有原料ガスと、前記酸素含有原料ガスとを、前記反応室内の結晶性の基体上に供給する。また、本発明の実施態様においては、反応性ガスを前記基板上に供給する。前記酸素含有原料ガスとしては、例えば、Ｏ２ガス、ＣＯ２ガス、ＮＯガス、ＮＯ２ガス、Ｎ２Ｏガス、Ｈ２ＯガスまたはＯ３ガス等が挙げられる。本発明においては、前記酸素含有原料ガスが、Ｏ２、Ｈ２ＯおよびＮ２Ｏからなる群から選ばれる１種または２種以上のガスであるのが好ましく、Ｏ２を含むのがより好ましい。なお、実施形態の一つとして、前記酸素含有原料ガスはＣＯ２を含んでいてもよい。前記反応性ガスは、通常、金属含有原料ガスおよび酸素含有原料ガスとは異なる反応性のガスであり、不活性ガスは含まれない。前記反応性ガスとしては、特に限定されないが、例えば、エッチングガス等が挙げられる。前記エッチングガスは、本発明の目的を阻害しない限り、特に限定されず、公知のエッチングガスであってよい。本発明においては、前記反応性ガスが、ハロゲンガス（例えば、フッ素ガス、塩素ガス、臭素ガスまたはヨウ素ガス等）、ハロゲン化水素ガス（例えば、フッ酸ガス、塩酸ガス、臭化水素ガス、ヨウ化水素ガス等）、水素ガスまたはこれら２種以上の混合ガス等であるのが好ましく、ハロゲン化水素ガスを含むのが好ましく、塩化水素を含むのが最も好ましい。なお、前記金属含有原料ガス、前記酸素含有原料ガス、前記反応性ガスは、キャリアガスを含んでいてもよい。前記キャリアガスとしては、例えば、窒素やアルゴン等の不活性ガス等が挙げられる。また、前記金属含有原料ガスの分圧は特に限定されないが、本発明においては、０．５Ｐａ～１ｋＰａであるのが好ましく、５Ｐａ～０．５ｋＰａであるのがより好ましい。前記酸素含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の０．５倍～１００倍であるのが好ましく、１倍～２０倍であるのがより好ましい。前記反応性ガスの分圧も、特に限定されないが、本発明の実施形態においては、前記金属含有原料ガスの分圧の０．１倍～５倍であるのが好ましく、０．２倍～３倍であるのがより好ましい。
　本発明の実施形態においては、さらに、ドーパント含有原料ガスを前記基板に供給するのも好ましい。前記ドーパント含有原料ガスは、ドーパントを含んでいれば、特に限定されない。前記ドーパントも、特に限定されないが、本発明においては、前記ドーパントが、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウム、ニオブおよびスズから選ばれる１種または２種以上の元素を含むのが好ましく、ゲルマニウム、ケイ素、またはスズを含むのがより好ましく、ゲルマニウムを含むのが最も好ましい。このようにドーパント含有原料ガスを用いることにより、得られる膜の導電率を容易に制御することができる。前記ドーパント含有原料ガスは、前記ドーパントを化合物（例えば、ハロゲン化物、酸化物等）の形態で有するのが好ましく、ハロゲン化物の形態で有するのがより好ましい。前記ドーパント含有原料ガスの分圧は、特に限定されないが、本発明においては、前記金属含有原料ガスの分圧の１×１０－７倍～０．１倍であるのが好ましく、２．５×１０－６倍～７．５×１０－２倍であるのがより好ましい。なお、本発明においては、前記ドーパント含有原料ガスを、前記反応性ガスとともに前記結晶性の基体上に供給するのが好ましい。
（結晶基板）
　本発明の実施態様の一つとして、前記結晶性の基体が結晶基板であるのが好ましい。前記結晶基板は、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を５０％以上含むものをいい、好ましくは７０％以上含むものであり、より好ましくは９０％以上含むものである。
　前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、α型酸化ガリウム基板などが挙げられる。
　本発明の実施形態においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、ｍ面サファイア基板、ａ面サファイア基板などが挙げられる。本発明においては、前記サファイア基板が、ｍ面サファイア基板であるのが好ましい。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは０°～１５°である。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、５０～２０００μｍであり、より好ましくは２００～８００μｍである。また、前記結晶基板の面積は、特に限定されないが、１５ｃｍ２以上であるのが好ましく、１００ｃｍ２以上であるのがより好ましい。
　また、本発明の半導体装置の実施形態の一つにおいては、前記結晶性の基体が、例えば前記電極からなるマスク（ＥＬＯマスクともいう）を含むのが好ましい。前記ＥＬＯマスクの構成材料は、特に限定されないが電極材料であるのが好ましい。また、前記構成材料としては、導電性を有しており、オーミック電極およびショットキー電極としてそれぞれ用いるのが好ましい。前記電極材料は、公知の金属であってよい。前記金属としては、好適には、例えば、周期律表第４族～第１１族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。周期律表第１１族の金属としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などが挙げられる。前記の各金属層の層厚は、特に限定されないが、０．１ｎｍ～１０μｍが好ましく、５ｎｍ～５００ｎｍがより好ましく、１０ｎｍ～２００ｎｍが最も好ましい。　前記電極形成手段は特に限定されず、公知の手段であってよい。前記形成手段としては、具体的には例えば、ドライ法やウェット法などが挙げられる。ドライ法としては、例えば、スパッタ、真空蒸着、ＣＶＤ等が挙げられる。ウェット法としては、例えば、スクリーン印刷やダイコート等が挙げられる。
　また、本発明の実施形態の一つにおいては、前記結晶性の基体が、例えば前記誘電体膜（例えば、ゲート絶縁膜）からなるＥＬＯマスクを含むのが好ましい。なお、この場合、前記ＥＬＯマスクは通常、ゲート電極を含む。前記ゲート電極の電極材料としては、下記電極材料などが挙げられる。前記ゲート電極を前記ＥＬＯマスクで覆うことにより、より結晶品質の高いチャネル層を有する半導体装置、特にＭＯＳＦＥＴを容易に得ることができる。前記ＥＬＯマスクの構成材料は、特に限定されず、公知のマスク材料であってよい。絶縁体材料であってもよいし、導電体材料であってもよいし、半導体材料であってもよい。また、前記構成材料は、非晶であってもよいし、単結晶であってもよいし、多結晶であってもよい。前記凸部の構成材料としては、例えば、Ｓｉ、Ｇｅ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｓｎ等の酸化物、窒化物または炭化物、カーボン、ダイヤモンド、金属、これらの混合物などが挙げられる。より具体的には、ＳｉＯ２、ＳｉＮまたは多結晶シリコンを主成分として含むＳｉ含有化合物、前記結晶性酸化物半導体の結晶成長温度よりも高い融点を有する金属（例えば、白金、金、銀、パラジウム、ロジウム、イリジウム、ルテニウムなどの貴金属等）などが挙げられる。なお、前記構成材料の含有量は、凸部中、組成比で、５０％以上が好ましく、７０％以上がより好ましく、９０％以上が最も好ましい。
　前記ＥＬＯマスクの形成手段としては、公知の手段であってよく、例えば、フォトリソグラフィー、電子ビームリソグラフィー、レーザーパターニング、その後のエッチング（例えばドライエッチングまたはウェットエッチング等）などの公知のパターニング加工手段などが挙げられる。また、前記パターン形状のピッチ間隔も、特に限定されないが、本発明の実施態様においては、１００μｍ以下であるのが好ましく、０．５μｍ～５０μｍであるのがより好ましく、０．５μｍ～１０μｍであるのが最も好ましい。
　以下、本発明において好適に用いられる結晶成長用基板（結晶基板）の実施態様の一例を、図面を用いて説明する。
　図３は、本発明において好適に用いられる結晶基板の結晶成長面上に設けられた前記ＥＬＯマスクからなる凸部の一態様を示す。図３の前記ＥＬＯマスクを含む結晶基板は、結晶基板１と、結晶成長面１ａ上の凸状のマスク２ａとから形成されている。マスク２ａは結晶成長面１ａに対してストライプ状であり、ｃ軸方向に延びている。結晶基板１の結晶成長面１ａ上には、ストライプ状の凸部２ａが周期的に配列されている。なお、凸部２ａは、例えば、ＳｉＯ２等のシリコン含有化合物からなり、フォトリソグラフィー等の公知の手段を用いて形成することができる。また、別の実施態様において、ＥＬＯマスクとして金属層２を配置することもできる。
　前記凸部の幅および高さ、間隔などが特に限定されないが、本発明においては、それぞれが例えば約１０ｎｍ～約１ｍｍの範囲内であり、好ましくは約１０ｎｍ～約３００μｍであり、より好ましくは約１０ｎｍ～約１０μｍである。
　本発明の実施形態においては、例えば、図１５－aで示すように、結晶性の基体１１０が、結晶基板１と、前記結晶基板１上に配置された結晶層３（例えば、応力緩和層等を含むバッファ層）を含んでいてもよい。また、本発明の実施形態においては、前記結晶基板１が、結晶基板の表面の少なくとも一部に、前記バッファ層３が配置されている。また、前記バッファ層３の少なくとも一部に、前記ＥＬＯマスク２を配置している。また、別の実施態様として、前記結晶性の基体が、結晶基板の少なくとも一部にＥＬＯマスクを配置し、前記結晶基板からエピタキシャル成長させたバッファ層を有していてもよい。前記バッファ層の形成手段は、特に限定されず、公知の手段であってよい。前記形成手段としては、例えば、スプレー法、ミストＣＶＤ法、ＨＶＰＥ法、ＭＢＥ法、ＭＯＣＶＤ法、スパッタリング法等が挙げられる。以下、前記バッファ層をミストＣＶＤ法により形成する好適な態様を、より詳細に説明する。
　前記バッファ層は、好適には、例えば、図４に示すミストＣＶＤ装置を用いて、原料溶液を霧化または液滴化し（霧化工程）、得られた霧化液滴をキャリアガスを用いて前記基板まで搬送し（搬送工程）、ついで、前記基板の表面の一部または全部で、前記霧化液滴を熱反応させる（バッファ層形成工程）ことにより形成することができる。なお、本発明においては、同様にして前記結晶成長層を形成することもできる。
（霧化工程）
　霧化工程は、前記原料溶液を霧化して前記霧化液滴を得る。前記原料溶液の霧化手段は、前記原料溶液を霧化できさえすれば特に限定されず、公知の手段であってよいが、本発明の前記実施形態においては、超音波を用いる霧化手段が好ましい。超音波を用いて得られた霧化液滴は、初速度がゼロであり、空中に浮遊するので好ましく、例えば、スプレーのように吹き付けるのではなく、空間に浮遊してガスとして搬送することが可能なミストであるので衝突エネルギーによる損傷がないため、非常に好適である。前記霧化液滴の液滴サイズは、特に限定されず、数ｍｍ程度の液滴であってもよいが、好ましくは５０μｍ以下であり、より好ましくは０．１～１０μｍである。
（原料溶液）
　前記原料溶液は、霧化が可能なものであって、ミストＣＶＤにより、前記バッファ層が得られる溶液であれば特に限定されない。前記原料溶液としては、例えば、霧化用金属の有機金属錯体（例えばアセチルアセトナート錯体等）やハロゲン化物（例えばフッ化物、塩化物、臭化物またはヨウ化物等）の水溶液などが挙げられる。前記霧化用金属は、特に限定されず、このような霧化用金属としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属等が挙げられる。本発明においては、前記霧化用金属が、ガリウム、インジウムまたはアルミニウムを少なくとも含むのが好ましく、ガリウムを少なくとも含むのがより好ましい。原料溶液中の霧化用金属の含有量は、本発明の目的を阻害しない限り特に限定されないが、好ましくは、０．００１モル％～５０モル％であり、より好ましくは０．０１モル％～５０モル％である。
　また、原料溶液には、ドーパントが含まれているのも好ましい。原料溶液にドーパントを含ませることにより、イオン注入等を行わずに、結晶構造を壊すことなく、バッファ層の導電性を容易に制御することができる。本発明においては、前記ドーパントがスズ、ゲルマニウム、またはケイ素であるのが好ましく、スズ、またはゲルマニウムであるのがより好ましく、スズであるのが最も好ましい。前記ドーパントの濃度は、通常、約１×１０１６／ｃｍ３～１×１０２２／ｃｍ３であってもよいし、また、ドーパントの濃度を例えば約１×１０１７／ｃｍ３以下の低濃度にしてもよいし、ドーパントを約１×１０２０／ｃｍ３以上の高濃度で含有させてもよい。
　原料溶液の溶媒は、特に限定されず、水等の無機溶媒であってもよいし、アルコール等の有機溶媒であってもよいし、無機溶媒と有機溶媒との混合溶媒であってもよい。本発明においては、前記溶媒が水を含むのが好ましく、水または水とアルコールとの混合溶媒であるのがより好ましく、水であるのが最も好ましい。前記水としては、より具体的には、例えば、純水、超純水、水道水、井戸水、鉱泉水、鉱水、温泉水、湧水、淡水、海水などが挙げられるが、本発明においては、超純水が好ましい。
（搬送工程）
　搬送工程では、キャリアガスでもって前記霧化液滴を成膜室内に搬送する。前記キャリアガスは、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスが好適な例として挙げられる。また、キャリアガスの種類は１種類であってよいが、２種類以上であってもよく、流量を下げた希釈ガス（例えば１０倍希釈ガス等）などを、第２のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も１箇所だけでなく、２箇所以上あってもよい。キャリアガスの流量は、特に限定されないが、０．０１～２０Ｌ／分であるのが好ましく、１～１０Ｌ／分であるのがより好ましい。希釈ガスの場合には、希釈ガスの流量が、０．００１～２Ｌ／分であるのが好ましく、０．１～１Ｌ／分であるのがより好ましい。
（バッファ層形成工程）
　バッファ層形成工程では、成膜室内で前記霧化液滴を熱反応させることによって、結晶基板上に、前記バッファ層を形成する。熱反応は、熱でもって前記霧化液滴が反応すればそれでよく、反応条件等も本発明の目的を阻害しない限り特に限定されない。本工程においては、前記熱反応を、通常、溶媒の蒸発温度以上の温度で行うが、高すぎない温度（例えば１０００℃）以下が好ましく、６５０℃以下がより好ましく、４００℃～６５０℃が最も好ましい。また、熱反応は、本発明の目的を阻害しない限り、真空下、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、大気圧下で行われるのが好ましい。なお、バッファ層の厚みは、形成時間を調整することにより、設定することができる。
　上記のようにしてバッファ層を形成した後、該バッファ層上に、上記した方法により、マスク層を配置して前記結晶成長層を形成することにより、前記結晶成長層におけるチルト等の欠陥をより低減することができ、膜質をより優れたものとすることができる。
　また、前記バッファ層は、特に限定されないが、本発明においては、金属酸化物を主成分として含んでいるのが好ましい。前記金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属を含む金属酸化物などが挙げられる。発明においては、前記金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましく、少なくともインジウムまたは／およびガリウムを含んでいるのがより好ましく、少なくともガリウムを含んでいるのが最も好ましい。本発明の成膜方法の実施形態の一つとして、バッファ層が金属酸化物を主成分として含み、バッファ層が含む金属酸化物がガリウムと、ガリウムよりも少ない量のアルミニウムを含んでいてもよい。ガリウムよりも少ない量のアルミニウムを含むバッファ層を用いることで、結晶成長を良好なものにするだけでなく、さらに、良好な高温成長も実現することができる。また、本発明の成膜方法の実施形態の一つとして、バッファ層が超格子構造を含んでいてもよい。超格子構造を含むバッファ層を用いることで、良好な結晶成長を実現するだけでなく、結晶成長時の反り等を抑制することもより容易になる。なお、ここで、「主成分」とは、前記金属酸化物が、原子比で、前記バッファ層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。前記結晶性酸化物半導体の結晶構造は、特に限定されないが、本発明においては、コランダム構造であるのが好ましい。また、前記第１の横方向結晶成長層と前記バッファ層とは、本発明の目的を阻害しない限り、それぞれ互いに主成分が同一であってもよいし、異なっていてもよいが、本発明においては、同一であるのが好ましい。
　本発明の前記実施形態においては、前記バッファ層が設けられていてもよい前記基板上に金属含有原料ガス、酸素含有原料ガス、反応性ガスおよび所望によりドーパント含有原料ガスを供給し、反応性ガスの流通下で成膜する。本発明においては、前記成膜が、加熱されている基板上で行われるのが好ましい。前記成膜温度は、本発明の目的を阻害しない限り、特に限定されないが、９００℃以下が好ましく、７００℃以下がより好ましく、４００℃～７００℃であるのが最も好ましい。また、前記成膜は、本発明の目的を阻害しない限り、真空下、非真空下、還元ガス雰囲気下、不活性ガス雰囲気下および酸化ガス雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明の前記実施形態においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。
　前記結晶成長層は、通常、結晶性金属酸化物を主成分として含む。前記結晶性金属酸化物としては、例えば、アルミニウム、ガリウム、インジウム、鉄、クロム、バナジウム、チタン、ロジウム、ニッケル、コバルトおよびイリジウム等から選ばれる１種または２種以上の金属を含む金属酸化物などが挙げられる。本発明においては、前記結晶性金属酸化物が、インジウム、アルミニウムおよびガリウムから選ばれる１種または２種以上の元素を含有するのが好ましく、少なくともインジウムまたは／およびガリウムを含んでいるのがより好ましく、結晶性酸化ガリウムまたはその混晶であるのが最も好ましい。なお、本発明の実施形態における結晶成長層において、「主成分」とは、前記結晶性金属酸化物が、原子比で、前記第１の横方向結晶成長層の全成分に対し、好ましくは５０％以上、より好ましくは７０％以上、更に好ましくは９０％以上含まれることを意味し、１００％であってもよいことを意味する。本発明の実施形態においては、前記基板として、コランダム構造を含む基板を用いて、前記成膜を行うことにより、コランダム構造を有する結晶成長膜を得ることができる。前記結晶性金属酸化物は、単結晶であってもよいし、多結晶であってもよいが、本発明の実施形態においては、単結晶であるのが好ましい。また、前記第１の横方向結晶成長層の厚さの上限は特に限定されないが、例えば１００μｍであり、前記結晶成長層の厚さの下限も特に限定されないが、１μｍであるのが好ましく、１０μｍであるのがより好ましく、２０μｍであるのが最も好ましい。本発明においては、前記第１の横方向結晶成長層の厚さが３μｍ～１００μｍであるのが好ましく、１０μｍ～１００μｍであるのがより好ましく、２０μｍ～１００μｍであるのが最も好ましい。
　以下、図面を用いて、本発明の半導体装置の実施態様における好適な製造方法をより詳細に説明する。
　本発明の半導体装置の製造方法の実施態様の一つとして、図１（ａ）～（ｃ）に記載のように、結晶性の基体としてサファイア基板を用いるのが好ましい。本発明の実施態様においては、前記サファイア基板として、ｍ面またはａ面を主面とするサファイア基板を用いるのが好ましい。また、本発明の実施態様の一つとして、結晶性の基体のｍ面を結晶成長面として、前記ｍ面上に、ｃ軸方向を長手方向としてＥＬＯマスクを形成するのが好ましい。図１（ａ）は、サファイア基板１を示す。図１（ｂ）に示すとおり、サファイア基板１の結晶成長面上にＥＬＯマスク５を形成する。ＥＬＯマスク５は、ｃ軸方向を長手方向として配置され、結晶成長面に対してストライプ状を有する。図１（ｂ）の結晶成長用基板を用いて、結晶成長層を形成し、図１（ｃ）の積層構造体を得る。積層構造体（ｃ）は、例えば、電極としてのＥＬＯマスク５を表面に有しているサファイア基板１上に結晶成長層８が形成されており、電極と接触する界面付近の領域が例えば無転位領域となっており、優れた半導体特性を発現できる。本発明の実施態様の一つにおいては、前記マスク５を結晶成長層８の形成に用いた後に、半導体装置の電極（例えば、オーミック電極）とすることができる。
　また、本発明の製造方法の別の実施態様として、図１５－a～図１６－ｂを用いて説明する。結晶性の基体１１０が、結晶基板１と前記結晶基板上に配置された結晶層３とを有している。表面に結晶層３およびマスク層（ＥＬＯマスク）２を有する結晶基板１上に、第１の結晶成長層１２０を結晶成長させることにより、図１５－ａに示す積層構造体を得る。ここで、例えば、前記結晶基板１としてｍ面サファイア基板を、前記結晶層３（バッファ層）としてα－Ｇａ２Ｏ３を用いる。さらに、結晶性の基体１１０の上面（結晶成長面、ここではバッファ層の上面）に、例えば、ｃ軸方向を長手方向としたマスク層２を一定の間隔をあけて配置し、第１の結晶成長層１２０を形成する。上記のような条件で結晶を成長させると、結晶性の基体の上面からｍ軸方向に転位が伸びていき、図１５－ａにおけるｍ軸方向に向かって伸び始める転位をａ軸方向へと曲げて転位を収束させていくことができる。結晶は、マスク層２上に横方向成長していくので、結晶成長領域１２０Ｂの転位密度は、結晶成長領域１２０Ａの転位密度よりも低くなる。次に、第１の結晶成長層１２０の上面１２０ａを研磨などにより平坦面とする。これによりａ軸方向に収束させた転位密度の高い結晶成長領域１２０Ａの一部が除去される。次に、図１５－ｂで示すように、第１の結晶成長層１２０の平坦な上面１２０ａ上に、続けて結晶成長させて、第２の結晶成長層１３０を形成して、図１５－ｂの積層構造体を得る。マスク層２上に位置する第１の結晶成長層１２０の結晶領域１２０Ｂが、ＥＬＯ成長を含む転位密度の低い良好な結晶領域であり、また一定の方向に収束させた転移密度の高い領域が除去されていることから、第１の結晶成長層１２０上に、第１の結晶成長層１２０よりも転位密度の低い第２の結晶成長層１３０を形成した結晶膜を得ることができる。前記マスク層２の上方に位置する第２の成長層１３０の結晶成長領域１３０Ｂの転位密度は、前記マスク層２上に位置する第１の成長層１２０の結晶成長領域１２０Ｂの転位密度よりも低くすることができる。
　必要な結晶成長層を形成した後、例えば、図１６－ａで示すように、結晶性の基体１１０を取り除くことができる。結晶性の基体は、上記のように、結晶基板であってもよいし、結晶基板と、前記結晶基板上に配置された結晶層（複数層であってもよい）を含んでいてもよい。本発明の製造方法の実施態様によれば、少なくとも結晶基板が除去される。また、実施態様により、結晶基板と、前記結晶基板上に配置された結晶層とが除去されてもよい。さらに、マスク層２の材料によっては、完成した半導体装置に含まれる必要がなければ、図１７－ａで示すように、結晶性の基体だけでなくマスクも取り除いても良い。また、図１６－ａで示すように、第１の結晶成長層と第２の結晶層とを、例えば、ＸＶＩｂ－ＸＶＩｂ線でダイシングすることにより、大面積で形成した結晶膜から、半導体装置に含まれる、半導体膜と半導体膜上に配置された電極を含む積層構造体を複数得ることができる。なお、前記積層構造体を複数得るために、大面積で形成して、縦横にダイシングしてもよいし、個別に必要な面積の結晶膜を形成して、分離のためのダイシングを行わない方法をとってもよい。
　実施態様の一つとして、上記のようにマスク層２を配置した結晶性の基体１１上に、例えば、第１の結晶成長層１２０として、ｎ＋型α－Ｇａ２Ｏ３層を結晶成長させる。第１の結晶成長層１２０の上面を収束させた転位を除去して平坦にした後、第１の結晶成長層１２０を形成した時よりもドーパント濃度を低くして、ｎ－型α－Ｇａ２Ｏ３層を結晶成長させて、第２の結晶成長層１３０を形成する。例えば、電極材料を含むマスク２をオーミック電極とすれば、図１６－ｂで示すような、オーミック接合領域を含む半導体膜と、オーミック接合領域上に配置されたオーミック電極とを含む積層構造体を得ることができる。前記半導体膜は、第１の半導体層１３としてｎ－型α－Ｇａ２Ｏ３層と、第２の半導体層１２として、ｎ＋型α－Ｇａ２Ｏ３層とを含んでいる。前記第２の半導体層１２上に接触して配置されているマスクをオーミック電極として、前記第１の半導体層１３上に、例えば、公知の電極形成異方法と用いてで、ショットキー電極を形成することもできる。このようにして電極を形成することにより、電極と半導体膜との密着性を高めることができて、図１３で示されるような半導体装置１００を得ることができる。
　図１３で示される半導体装置１００は、例えばＳＢＤで、ショットキー接合領域１３Ｂと、オーミック接合領域１２Ｂとを含む半導体膜１２３と、前記半導体膜１２３の前記ショットキー接合領域１３Ｂ上に配置されたショットキー電極３２と、前記オーミック接合領域１２Ｂ上に配置されたオーミック電極３５とを含む。本発明の半導体装置の実施態様によれば、前記半導体膜１２３のショットキー接合領域１３Ｂの転位密度が、前記半導体膜１２３のオーミック接合領域１２Ｂの転位密度よりも小さく、結晶性の良好な領域をショットキー接合領域とすることができる。ここで、前記ショットキー接合領域１３Ｂは、例えば、前記半導体膜１２３のうち、前記半導体膜１２３と前記ショットキー電極３２との界面からの距離が１００ｎｍ以内の領域をいう。また、前記オーミック接合領域１３Ｂは、例えば、前記半導体膜１２３のうち、前記半導体膜１２３と前記オーミック電極３５との界面からの距離が１００ｎｍ以内の領域をいう。本発明の実施態様においては、前記半導体膜１２３が、前記ショットキー電極３２との間にショットキー接合を形成する第１の半導体層１３と、前記オーミック電極３５との間にオーミック接合を形成する第２の半導体層１２を有しているのが好ましい。また、本発明の実施態様においては、前記第１の半導体層１３の転位密度が、前記第２の半導体層１２の転位密度よりも小さいのが好ましい。
　図１４で示される半導体装置２００は、例えばＪＢＳで、ショットキー接合領域１３Ｂと、オーミック接合領域１２Ｂとを含む半導体膜１２３と、前記半導体膜１２３の前記ショットキー接合領域１３Ｂ上に配置されたショットキー電極３２と、前記オーミック接合領域１２Ｂ上に配置されたオーミック電極２とを含む。例えば、上記の半導体装置の製造方法によって、図１６－ｂまたは図１７－ｂで示されるような積層構造体を得た後に、第１の半導体層１３のショットキー接合領域に複数のトレンチ３６を形成し、ＪＢＳの実施態様の一つとして、前記トレンチ３６内にはｐ型半導体領域３３を埋設して形成することができる。前記トレンチ３６は、例えばエッチングにより第１の半導体層１３を選択的にエッチングして形成することができて、ミストＣＶＤ法によるエッチングにより行ってもよい。前記トレンチ内に、例えば、ミストＣＶＤ法を用いてｐ型半導体領域を形成してもよい。また、ＪＢＳの別の実施態様として、前記トレンチ３６内に誘電体層を形成し、前記トレンチ内に誘電体層を介して半導体領域を埋設することも可能である。本発明の半導体装置の製造方法の実施態様によれば、結晶性の良好な領域をショットキー接合領域とすることができる。また、本実施態様によれば、前記ショットキー接合領域に、複数のトレンチに埋設されたｐ型半導体領域を配置することで、半導体特性の良好な半導体装置を得ることができる。
　上記のように、本発明の半導体装置の実施態様においては、ＥＬＯマスクが、電極材料を含んでいてもよい。前記のようなＥＬＯマスクを用いることにより、より良質なドリフト層やショットキー界面等を有する半導体装置、特にＳＢＤを容易に得ることができる。なお、前記電極材料としては、例えば、金属または２種以上の前記金属の合金、酸化錫、酸化亜鉛、酸化レニウム、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられるが、本発明においては、金属が好ましい。前記金属としては、好適には、例えば、周期律表第４族～第１０族から選ばれる少なくとも１種の金属等が挙げられる。周期律表第４族の金属としては、例えば、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）などが挙げられる。周期律表第５族の金属としては、例えば、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）などが挙げられる。周期律表第６族の金属としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）およびタングステン（Ｗ）などが挙げられる。周期律表第７族の金属としては、例えば、マンガン（Ｍｎ）、テクネチウム（Ｔｃ）、レニウム（Ｒｅ）などが挙げられる。周期律表第８族の金属としては、例えば、鉄（Ｆｅ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）などが挙げられる。周期律表第９族の金属としては、例えば、コバルト（Ｃｏ）、ロジウム（Ｒｈ）、イリジウム（Ｉｒ）などが挙げられる。周期律表第１０族の金属としては、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などが挙げられる。電極の形成方法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記結晶性の基体上に形成することができる。　
　また、本発明の別の実施態様においては、前記ＥＬＯマスクが、ゲート電極を含むのが好ましい。前記ゲート電極を、ゲート絶縁膜としての前記ＥＬＯマスクで覆うことにより、優れた半導体装置、特にＭＯＳＦＥＴを容易に得ることができる。
　前記積層構造体は、特に、電極と半導体層とを少なくとも含む半導体装置に好適に用いることができ、とりわけ、パワーデバイスに有用である。前記半導体装置としては、ＳＢＤ、ＭＯＳＦＥＴ、ＭＩＳやＨＥＭＴ等のトランジスタやＴＦＴ、半導体‐金属接合を利用したショットキーバリアダイオード、他のＰ層と組み合わせたＰＮ又はＰＩＮダイオード、受発光素子が挙げられる。
　本発明の実施態様における半導体装置および／または、上記した事項に加え、さらに常法に基づき、リードフレーム、回路基板または放熱基板等に接合部材によって接合して半導体装置として好適に用いられ、とりわけ、パワーモジュール、インバータまたはコンバータとして好適に用いられ、さらには、例えば電源装置を用いた半導体システム等に好適に用いられる。リードフレーム、回路基板または放熱基板と接合された前記半導体装置の好適な一例を図８に示す。図８の半導体装置は、半導体素子５００の両面が、それぞれ半田５０１によってリードフレーム、回路基板または放熱基板５０２と接合されている。このように構成することにより、放熱性に優れた半導体装置とすることができる。なお、本発明においては、半田等の接合部材の周囲が樹脂で封止されているのが好ましい。
　また、前記電源装置は、公知の方法を用いて、配線パターン等に接続するなどすることにより、前記半導体装置からまたは前記半導体装置を含む電源装置として作製することができる。図５は、複数の前記電源装置１７１、１７２と制御回路１７３を用いて電源システム１７０を構成している。前記電源システムは、図６に示すように、電子回路１８１と電源システム１８２とを組み合わせてシステム装置１８０に用いることができる。なお、電源装置の電源回路図の一例を図７に示す。図７は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ１９２（ＭＯＳＦＥＴＡ～Ｄで構成）によりＤＣ電圧を高周波でスイッチングしＡＣへ変換後、トランス１９３で絶縁及び変圧を実施し、整流ＭＯＳＦＥＴ１９４で整流後、ＤＣＬ１９５（平滑用コイルＬ１，Ｌ２）とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器１９７で出力電圧を基準電圧と比較し、所望の出力電圧となるようＰＷＭ制御回路１９６でインバータ１９２及び整流ＭＯＳＦＥＴ１９４を制御する。
　本発明においては、前記半導体装置が、パワーカードであるのが好ましく、冷却器および絶縁部材を含んでおり、前記半導体層の両側に前記冷却器がそれぞれ少なくとも前記絶縁部材を介して設けられているのがより好ましく、前記半導体層の両側にそれぞれ放熱層が設けられており、放熱層の外側に少なくとも前記絶縁部材を介して前記冷却器がそれぞれ設けられているのが最も好ましい。図９は、本発明の好適な実施態様の一つであるパワーカードを示す。図９のパワーカードは、両面冷却型パワーカード２０１となっており、冷媒チューブ２０２、スペーサ２０３、絶縁板（絶縁スペーサ）２０８、封止樹脂部２０９、半導体チップ３０１ａ、金属伝熱板（突出端子部）３０２ｂ、ヒートシンク及び電極３０３、金属伝熱板（突出端子部）３０３ｂ、はんだ層３０４、制御電極端子３０５、ボンディングワイヤ３０８を備える。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。このような好適なパワーカードによればより高い放熱性を実現することができ、より高い信頼性を満たすことができる。
　半導体チップ３０１ａは、金属伝熱板３０２ｂの内側の主面上にはんだ層３０４で接合され、半導体チップ３０１ａの残余の主面には、金属伝熱板（突出端子部）３０２ｂがはんだ層３０４で接合され、これによりＩＧＢＴのコレクタ電極面及びエミッタ電極面にフライホイルダイオードのアノード電極面及びカソード電極面がいわゆる逆並列に接続されている。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂの材料としては、例えば、ＭｏまたはＷ等が挙げられる。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは、半導体チップ３０１ａの厚さの差を吸収する厚さの差をもち、これにより金属伝熱板３０２ｂおよび３０３ｂの外表面は平面となっている。
　樹脂封止部２０９は例えばエポキシ樹脂からなり、これら金属伝熱板３０２ｂおよび３０３ｂの側面を覆ってモールドされており、半導体チップ３０１ａは樹脂封止部２０９でモールドされている。但し、金属伝熱板３０２ｂおよび３０３ｂの外主面すなわち接触受熱面は完全に露出している。金属伝熱板（突出端子部）３０２ｂおよび３０３ｂは樹脂封止部２０９から図９中、右方に突出し、いわゆるリードフレーム端子である制御電極端子３０５は、例えばＩＧＢＴが形成された半導体チップ３０１ａのゲート（制御）電極面と制御電極端子３０５とを接続している。
　絶縁スペーサである絶縁板２０８は、例えば、窒化アルミニウムフィルムで構成されているが、他の絶縁フィルムであってもよい。絶縁板２０８は金属伝熱板３０２ｂおよび３０３ｂを完全に覆って密着しているが、絶縁板２０８と金属伝熱板３０２ｂおよび３０３ｂとは、単に接触するだけでもよいし、シリコングリスなどの良熱伝熱材を塗布してもよいし、それらを種々の方法で接合させてもよい。また、セラミック溶射などで絶縁層を形成してもよく、絶縁板２０８を金属伝熱板上に接合してもよく、冷媒チューブ上に接合または形成してもよい。
　冷媒チューブ２０２は、アルミニウム合金を引き抜き成形法あるいは押し出し成形法で成形された板材を必要な長さに切断して作製されている。冷媒チューブ２０２の厚さ方向断面は、互いに所定間隔を隔てて流路方向に延在する多数の隔壁２２１で区画された流路２２２を多数有している。スペーサ２０３は、例えば、はんだ合金などの軟質の金属板であってよいが、金属伝熱板３０２ｂおよび３０３ｂの接触面に塗布等によって形成したフィルム（膜）としてもよい。この軟質のスペーサ２０３の表面は、容易に変形して、絶縁板２０８の微小凹凸や反り、冷媒チューブ２０２の微小凹凸や反りになじんで熱抵抗を低減する。なお、スペーサ２０３の表面等に公知の良熱伝導性グリスなどを塗布してもよく、スペーサ２０３を省略してもよい。
（実施例）
１．半導体装置の作製
　結晶成長用基板として、ｍ面サファイア基板とｍ面サファイア基板上の少なくとも一部に配置されたバッファ層とを有する結晶性の基体を用い、表面にｃ軸方向に延びたＥＬＯマスクを結晶成長面に対してストライプ状に形成する。なお、ＥＬＯマスクは、半導体装置の目的により、電極材料を用いてもよいし、絶縁体材料を用いてもよい。本実施態様においては、マスク材料の一例として、ＳiＯ２膜を用いた。図１５－ａで示すように、結晶性の基体１１０が、結晶基板１と前記結晶基板上に配置された結晶層３とを有し、前記サファイア基板のｍ面上に配置された結晶層３（α－Ｇａ２Ｏ３膜）をバッファ層として配置した。結晶性の基体の結晶成長面上にストライプ状のパターンを有するＥＬＯマスク５を形成する。ＥＬＯマスク５の長手方向は、ｃ軸方向とした。上記の結晶成長用基板を用いて、図１５－aで示すように、ミストＣＶＤ法でもって、α―Ｇａ２Ｏ３からなる結晶成長層１２０を形成して積層構造体を得る。積層構造体（ｃ）を得た後、電極等を公知の手段を用いて形成し、半導体装置を得る。このようにして得られた半導体装置は、ＥＬＯマスクと結晶成長層（半導体層）との密着性に優れており、半導体層とマスクとの界面において良質な結晶領域が形成されるので、半導体特性に優れたものとなる。
２．評価
　上記１．で得られた半導体装置につき、ＴＥＭ観察を行った。結果を図１０に示す。図１０から、ＥＬＯマスクと結晶成長層（半導体層）との間に空隙等もなく、密着性に優れていることがわかる。また、図１０から、ＥＬＯマスク上に良質な結晶領域が形成されていることもわかる。
　本発明の半導体装置および／または、半導体（例えば化合物半導体電子デバイス等）、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、パワーデバイス等に有用である。
　　１　　基板（サファイア基板）
　　１ａ　基板の表面（結晶成長面）
　　２　　マスク
　　２ａ　マスク
　　３　　結晶層（バッファ層）
　　５　　マスク（基板上）
　　８　　結晶成長層（半導体層）
　１１　　基板
　１２　　第２の半導体層
　１２Ｂ　オーミック接合領域
　１３    第１の半導体層
　１３Ｂ　ショットキー接合領域
　１４　　電極（ゲート電極）
　１５　　誘電体膜（ゲート絶縁膜）
　１８　　半導体層（チャネル層）
　１８ａ　ｎ－型半導体層
　１８ｂ　ｎ＋型半導体層
　１９　　ミストＣＶＤ装置
　２０　　被成膜試料
　２１　　試料台
　２２ａ　キャリアガス源
　２２ｂ　キャリアガス（希釈）源
　２３ａ　流量調節弁
　２３ｂ　流量調節弁
　２４　　ミスト発生源
　２４ａ　原料溶液
　２４ｂ　ミスト
　２５　　容器
　２５ａ　水
　２６　　超音波振動子
　２７　　成膜室
　２８　　ヒータ
　３２　　ショットキー電極
　３３　　ｐ型半導体領域
　３５　　オーミック電極　
　３６　　トレンチ
　５０　　ハライド気相成長（ＨＶＰＥ）装置
　５１　　反応室
　５２ａ　ヒータ
　５２ｂ　ヒータ
　５３ａ　ハロゲン含有原料ガス供給源
　５３ｂ　金属含有原料ガス供給管
　５４ａ　反応性ガス供給源
　５４ｂ　反応性ガス供給管
　５５ａ　酸素含有原料ガス供給源
　５５ｂ　酸素含有原料ガス供給管
　５６　　基板ホルダ
　５７　　金属源
　５８　　保護シート
　５９　　ガス排出部
１００　　半導体装置
１１０　　結晶性の基体
１２０　　第１の結晶成長層
１２０Ａ　ａ軸方向に収束させた転位密度の高い成長領域
１２０Ａ’ａ軸方向に収束させた転位密度の高い成長領域の除去後　　
１２０ａ　第１の結晶成長層の上面
１２０Ｂ　マスク層２上に位置する第１の結晶成長層１２０の結晶成長領域
１２３　　半導体膜
１３０　　第２の結晶成長層
１３０Ｂ　第２の結晶成長層の結晶成長領域
１７０　　電源システム
１７１　　電源装置
１７２　　電源装置
１７３　　制御回路
１８０　　システム装置
１８１　　電子回路
１８２　　電源システム
１９２　　インバータ
１９３　　トランス
１９４　　整流ＭＯＳＦＥＴ
１９５　　ＤＣＬ
１９６　　ＰＷＭ制御回路
１９７　　電圧比較器
２００　　半導体装置
２０１　　両面冷却型パワーカード
２０２　　冷媒チューブ
２０３　　スペーサ
２０８　　絶縁板（絶縁スペーサ）
２０９　　封止樹脂部
２２１　　隔壁
２２２　　流路
３０１ａ　半導体チップ
３０２ｂ　金属伝熱板（突出端子部）
３０３　　ヒートシンク及び電極
３０３ｂ　金属伝熱板（突出端子部）
３０４　　はんだ層
３０５　　制御電極端子
３０８　　ボンディングワイヤ
５００　　半導体素子
５０１　　半田
５０２　　リードフレーム、回路基板または放熱基板

 

Claims (24)

  1. 　ショットキー接合領域と、オーミック接合領域とを含む半導体膜と、前記半導体膜の前記ショットキー接合領域上に配置されたショットキー電極と、前記オーミック接合領域上に配置されたオーミック電極とを含む半導体装置であって、前記半導体膜のショットキー接合領域の転位密度が、前記半導体膜のオーミック接合領域の転位密度よりも小さいことを特徴とする半導体装置。
  2. 　前記半導体膜が、前記ショットキー接合領域を含む第１の半導体層と、前記オーミック接合領域を含む第２の半導体層とを含む、請求項１記載の半導体装置。
  3. 　前記第２の半導体層がｎ＋型半導体層である、請求項２記載の半導体装置。
  4. 　前記第１の半導体層がｎ－型半導体層である、請求項２または３に記載の半導体装置。
  5. 　前記第１の半導体層が少なくとも１つのトレンチを有している、請求項２～４のいずれかに記載の半導体装置。
  6. 　前記半導体膜が、横方向成長領域を含む請求項１～５のいずれかに記載の半導体装置。
  7. 　前記半導体膜の厚さが１μｍ以上である、請求項１～６のいずれかに記載の半導体装置。
  8. 　前記第２の半導体層がコランダム構造を有する、請求項２～７のいずれかに記載の半導体装置。
  9. 　前記第２の半導体層が少なくともガリウムを含む、請求項２～８のいずれかに記載の半導体装置。
  10. 　前記第１の半導体層が少なくともガリウムを含む、請求項２～９のいずれかに記載の半導体装置。
  11. 　前記第１の半導体層がｐ型の半導体領域を含んでいる、請求項２～１０のいずれかに記載の半導体装置。
  12. 　パワーデバイスである請求項１～１１のいずれかに記載の半導体装置。
  13. 　ショットキーバリアダイオード（ＳＢＤ）である請求項１～１２のいずれかに記載の半導体装置。
  14. 　ジャンクションバリアダイオード（ＪＢＤ）である請求項１～１２のいずれかに記載の半導体装置。
  15. 　半導体装置を備える半導体システムであって、前記半導体装置が、請求項１～１４のいずれかに記載の半導体装置であることを特徴とする半導体システム。
  16. 　結晶基板上に、前記結晶基板ｃ軸方向を長手方向としてマスクを配置すること、前記マスクが配置された結晶性基板上に半導体膜を結晶成長させること、を含む半導体装置の製造方法。
  17. 　結晶基板上に形成された結晶層上に、ｃ軸方向を長手方向としてマスクを配置すること、前記マスクが配置された結晶層上に半導体膜を結晶成長させること、を含む半導体装置の製造方法。
  18. 　前記マスクが電極材料を含んでいる、請求項１６または１７記載の製造方法。
  19. 　前記マスクが誘電体材料を含んでいる、請求項１６または１７に記載の製造方法。
  20. 　前記結晶基板のa軸方向に転位を収束させること、を含む請求項１６～１９のいずれかに記載の製造方法。
  21. 　少なくとも前記結晶基板を除去することを含む、請求項１６～２０のいずれかに記載の製造方法。
  22. 　少なくとも前記結晶基板と前記マスクとを除去することを含む、請求項１６～２０のいずれかに記載の製造方法。
  23. 　少なくとも前記結晶基板と前記結晶層とを除去することを含む、請求項１７～２０のいずれかに記載の製造方法。
  24. 　前記結晶層は、ミストＣＶＤ法により前記結晶基板上に形成される、請求項１７記載の製造方法。
     
     

     
PCT/JP2021/002822 2020-01-27 2021-01-27 半導体装置および半導体装置の製造方法 WO2021153609A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020227028027A KR102777027B1 (ko) 2020-01-27 2021-01-27 반도체 장치 및 반도체 장치의 제조 방법
EP21747504.5A EP4098781A4 (en) 2020-01-27 2021-01-27 Semiconductor device and method for producing semiconductor device
CN202180011241.4A CN115023816A (zh) 2020-01-27 2021-01-27 半导体装置和半导体装置的制造方法
JP2021574071A JPWO2021153609A1 (ja) 2020-01-27 2021-01-27
US17/874,977 US20220367674A1 (en) 2020-01-27 2022-07-27 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2020-010924 2020-01-27
JP2020-010927 2020-01-27
JP2020-010925 2020-01-27
JP2020010924 2020-01-27
JP2020010925 2020-01-27
JP2020010927 2020-01-27
JP2020-010926 2020-01-27
JP2020010926 2020-01-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/874,977 Continuation-In-Part US20220367674A1 (en) 2020-01-27 2022-07-27 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2021153609A1 true WO2021153609A1 (ja) 2021-08-05

Family

ID=77079917

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/002822 WO2021153609A1 (ja) 2020-01-27 2021-01-27 半導体装置および半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20220367674A1 (ja)
EP (1) EP4098781A4 (ja)
JP (1) JPWO2021153609A1 (ja)
KR (1) KR102777027B1 (ja)
CN (1) CN115023816A (ja)
TW (1) TW202147455A (ja)
WO (1) WO2021153609A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048150A1 (ja) * 2021-09-22 2023-03-30 株式会社Flosfia 結晶膜の製造方法および結晶膜
WO2024048710A1 (ja) * 2022-08-31 2024-03-07 株式会社Flosfia 結晶膜および結晶膜の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20250014108A (ko) 2023-07-19 2025-02-03 주식회사 인터포 이미지 코드 기반의 통합 여행 서비스 제공 방법, 프로그램 및 장치

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2001284266A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2003332563A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2014005189A (ja) * 2012-05-31 2014-01-16 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体基板の製造方法
JP5397795B1 (ja) 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
JP2014072533A (ja) 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2016502761A (ja) * 2012-11-20 2016-01-28 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ショットキーダイオード及びその製造方法
JP2016098166A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016155714A (ja) 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
US20190057865A1 (en) 2017-08-21 2019-02-21 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
JP2019034883A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397795U (ja) 1977-01-12 1978-08-08
JPS5397794U (ja) 1977-01-12 1978-08-08
JPS5344110Y2 (ja) 1977-06-03 1978-10-23
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
KR20150011238A (ko) * 2013-07-22 2015-01-30 삼성전자주식회사 질화물계 반도체 장치
KR20150012019A (ko) * 2013-07-24 2015-02-03 서울반도체 주식회사 질화물계 트랜지스터 및 이의 제조 방법
JP6763703B2 (ja) * 2016-06-17 2020-09-30 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP6904517B2 (ja) * 2016-06-30 2021-07-14 株式会社Flosfia 結晶性酸化物半導体膜およびその製造方法
JP7037142B2 (ja) * 2017-08-10 2022-03-16 株式会社タムラ製作所 ダイオード
US10944015B2 (en) * 2017-08-24 2021-03-09 Flosfia Inc. Semiconductor device
KR102406518B1 (ko) 2017-11-21 2022-06-10 현대자동차주식회사 수신 정보 자동 필터링 장치, 그를 포함한 시스템 및 그 방법

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10312971A (ja) * 1997-03-13 1998-11-24 Nec Corp ＩＩＩ−Ｖ族化合物半導体膜とその成長方法、ＧａＮ系半導体膜とその形成方法、ＧａＮ系半導体積層構造とその形成方法、ＧａＮ系半導体素子とその製造方法
JP2001284266A (ja) * 2000-03-31 2001-10-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2003332563A (ja) * 2002-05-16 2003-11-21 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP2014005189A (ja) * 2012-05-31 2014-01-16 Mitsubishi Chemicals Corp 周期表第１３族金属窒化物半導体基板の製造方法
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
WO2014050793A1 (ja) 2012-09-28 2014-04-03 Ｒｏｃａ株式会社 半導体装置又は結晶、および、半導体装置又は結晶の製造方法
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
JP2016502761A (ja) * 2012-11-20 2016-01-28 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． ショットキーダイオード及びその製造方法
JP5397794B1 (ja) 2013-06-04 2014-01-22 Ｒｏｃａ株式会社 酸化物結晶薄膜の製造方法
JP5397795B1 (ja) 2013-06-21 2014-01-22 Ｒｏｃａ株式会社 半導体装置及びその製造方法、結晶及びその製造方法
JP2014072533A (ja) 2013-10-10 2014-04-21 Roca Kk 半導体装置
JP2016098166A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶成長用基板、結晶性積層構造体およびそれらの製造方法ならびにエピタキシャル成長方法
JP2016100593A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体
JP2016100592A (ja) 2014-11-26 2016-05-30 株式会社Flosfia 結晶性積層構造体およびその製造方法
JP2016155714A (ja) 2015-02-25 2016-09-01 国立研究開発法人物質・材料研究機構 α−Ｇａ２Ｏ３単結晶、α−Ｇａ２Ｏ３の製造方法、および、それを用いた半導体素子
US20190057865A1 (en) 2017-08-21 2019-02-21 Flosfia Inc. Crystalline film, semiconductor device including crystalline film, and method for producing crystalline film
JP2019034883A (ja) 2017-08-21 2019-03-07 株式会社Flosfia 結晶膜の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KENTARO KANEKO: "Growth and Physical Properties of Corundum Structured Gallium Oxide Mixed Crystal Thin Films", DR. THESIS OF KYOTO UNIVERSITY, March 2013 (2013-03-01)
See also references of EP4098781A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023048150A1 (ja) * 2021-09-22 2023-03-30 株式会社Flosfia 結晶膜の製造方法および結晶膜
WO2024048710A1 (ja) * 2022-08-31 2024-03-07 株式会社Flosfia 結晶膜および結晶膜の製造方法

Also Published As

Publication number Publication date
JPWO2021153609A1 (ja) 2021-08-05
US20220367674A1 (en) 2022-11-17
EP4098781A1 (en) 2022-12-07
TW202147455A (zh) 2021-12-16
KR102777027B1 (ko) 2025-03-05
KR20220127301A (ko) 2022-09-19
EP4098781A4 (en) 2024-05-15
CN115023816A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
JP7315137B2 (ja) 結晶性酸化物膜
US11152472B2 (en) Crystalline oxide semiconductor
US20220406943A1 (en) Semiconductor device and crystal growth method
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20220223680A1 (en) Multilayer structure and semiconductor device
JP2018002544A (ja) 結晶性酸化物半導体膜およびその製造方法
US20220376056A1 (en) Semiconductor element and semiconductor device
CN115053354A (zh) 半导体元件和半导体装置
WO2022080336A1 (ja) 半導体装置
CN115943497A (zh) 半导体装置
JP7510123B2 (ja) 半導体装置
JP7634819B2 (ja) 半導体装置
JP7595254B2 (ja) 半導体装置
TWI854083B (zh) 半導體裝置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21747504

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021574071

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021747504

Country of ref document: EP

Effective date: 20220829