[go: up one dir, main page]

WO2020104891A1 - 半導体装置、蓄電装置、及び電子機器 - Google Patents

半導体装置、蓄電装置、及び電子機器

Info

Publication number
WO2020104891A1
WO2020104891A1 PCT/IB2019/059681 IB2019059681W WO2020104891A1 WO 2020104891 A1 WO2020104891 A1 WO 2020104891A1 IB 2019059681 W IB2019059681 W IB 2019059681W WO 2020104891 A1 WO2020104891 A1 WO 2020104891A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
insulator
oxide
potential
conductor
Prior art date
Application number
PCT/IB2019/059681
Other languages
English (en)
French (fr)
Inventor
高橋圭
岡本佑樹
伊藤港
石津貴彦
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2020557013A priority Critical patent/JP7325439B2/ja
Priority to US17/294,780 priority patent/US11714138B2/en
Publication of WO2020104891A1 publication Critical patent/WO2020104891A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16542—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies for batteries
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00306—Overdischarge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0042—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries characterised by the mechanical construction
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Definitions

  • One embodiment of the present invention relates to a semiconductor device, a power storage device, and an electronic device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, more specifically, as technical fields of one embodiment of the present invention disclosed in this specification, a semiconductor device, a display device, a liquid crystal display device, a light-emitting device, a power storage device, an imaging device, a storage device, a signal processing device, and a processor.
  • Electronic devices, systems, driving methods thereof, manufacturing methods thereof, or inspection methods thereof can be given as examples.
  • a secondary battery included in an electronic device such as an electric vehicle or a notebook personal computer exhibits deterioration phenomena such as a decrease in capacity and an increase in internal resistance by repeating charging and discharging. .. Further, an unexpected accident such as ignition of the battery may occur due to an initial failure of the battery or rough handling of the battery.
  • Patent Document 1 discloses an invention of a battery pack provided with a circuit that protects the temperature of the battery with high accuracy and performs appropriate charge control.
  • a configuration in which a plurality of batteries (one battery may be referred to as a cell, etc.) is electrically connected in series (a configuration in which a plurality of batteries are connected may be referred to as an assembled cell, an assembled battery, or a power supply). .) May be used, and in such a configuration, it is necessary to inspect and / or monitor each of the plurality of batteries.
  • An object of one embodiment of the present invention is to provide a semiconductor device which inspects and / or monitors each battery included in an assembled battery. Alternatively, it is an object of one embodiment of the present invention to provide a novel power storage device including a semiconductor device. Alternatively, it is an object of one embodiment of the present invention to provide a novel electronic device including a power storage device.
  • the problem of one embodiment of the present invention is not limited to the problems listed above.
  • the issues listed above do not preclude the existence of other issues.
  • Other issues are the ones not mentioned in this item, which will be described below.
  • Problems that are not mentioned in this item can be derived from descriptions in the specification, drawings, and the like by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one embodiment of the present invention is to solve at least one of the problems listed above and other problems. Note that according to one embodiment of the present invention, it is not necessary to solve all the problems listed above and other problems.
  • One embodiment of the present invention includes a circuit and a hysteresis comparator, the circuit has a first input terminal, and the hysteresis comparator includes a first reference potential input terminal and a second reference potential input terminal. And a circuit that changes the first reference potential of the first reference potential input terminal and the second reference potential of the second reference potential input terminal according to the first potential input to the first input terminal.
  • a semiconductor device having a function.
  • one embodiment of the present invention includes the semiconductor device of (1) above and a cell, the circuit has a second input terminal, the cell has a function of charging electricity, and The positive electrode terminal is electrically connected to the second input terminal, the negative electrode terminal of the cell is electrically connected to the first input terminal, and the circuit is the first potential of the negative electrode of the cell input to the first input terminal. And a function of generating a third potential according to the second positive potential of the cell input to the second input terminal, and the third potential is input to the input terminal of the hysteresis comparator. It is a power storage device.
  • the circuit includes a first switch to a sixth switch, a first resistance element, a second resistance element, a first capacitance element, and a second capacitance.
  • the first terminal of the third switch is electrically connected to the second terminal of the first capacitive element
  • the first terminal of the fourth switch is electrically connected to the first terminal of the second capacitive element and the second terminal of the second capacitive element.
  • the fifth switch is electrically connected to the reference potential input terminal
  • the first terminal of the fifth switch is electrically connected to the second terminal of the second capacitance element
  • the first terminal of the sixth switch is the second capacitance element.
  • Electrically connected to a second terminal of the third switch and a second terminal of the sixth switch, and the second input terminal of the first input terminal is electrically connected to the second terminal of the third switch.
  • the circuit is electrically connected to the second terminal of the resistance element, and the circuit has a function of holding the first reference potential at the first terminal of the first capacitance element and a function of holding the second reference potential at the first terminal of the second capacitance element.
  • the first switch, the second switch, the fourth switch, and the fifth switch are in the off state, and the third switch and the sixth switch are in the on state.
  • a power storage device having a function of changing by capacitive coupling.
  • At least one of the first switch to the sixth switch has a transistor, and the transistor has a metal oxide in a channel formation region. is there.
  • one embodiment of the present invention includes a circuit and a cell, and the circuit includes a first input terminal, a second input terminal, a first potential holding portion, and a second potential holding portion.
  • the cell has a function of charging electricity, the negative terminal of the cell is electrically connected to the first input terminal, the positive terminal of the cell is electrically connected to the second input terminal, and the circuit is , A function of holding the first reference potential in the first potential holding unit, a function of holding the second reference potential in the second potential holding unit, and a first potential of the negative electrode terminal of the cell input to the first input terminal.
  • the power storage device has a function of varying the first reference potential of the first potential holding unit and the second reference potential of the second potential holding unit.
  • the circuit includes a first switch to a sixth switch, a first resistance element, a second resistance element, a first capacitance element, and a second capacitance.
  • An element, the first terminal of the first resistance element is electrically connected to the first terminal of the second resistance element, and the first potential holding unit is the first terminal of the first switch;
  • the first terminal of the second element is electrically connected to the first terminal of the capacitor, the first terminal of the second switch is electrically connected to the second terminal of the first capacitor, and the first terminal of the third switch is first
  • the second potential holding unit is electrically connected to the second terminal of the capacitive element, the second potential holding unit is electrically connected to the first terminal of the fourth switch and the first terminal of the second capacitive element, and
  • the first terminal is electrically connected to the second terminal of the second capacitance element, the first terminal of the sixth switch is electrically connected to the second terminal of the second capacitance element, and the first input terminal is The second terminal of the
  • At least one of the first switch to the sixth switch has a transistor, and the transistor has a metal oxide in a channel formation region. is there.
  • one embodiment of the present invention is an electronic device including any one of the above power storage devices (2) to (7) and a housing.
  • a semiconductor device is a device utilizing semiconductor characteristics, and means a circuit including a semiconductor element (a transistor, a diode, a photodiode, or the like), a device including the circuit, or the like.
  • a semiconductor element a transistor, a diode, a photodiode, or the like
  • it refers to all devices that can function by utilizing semiconductor characteristics.
  • an integrated circuit, a chip including the integrated circuit, and an electronic component in which the chip is housed in a package are examples of semiconductor devices.
  • a memory device, a display device, a light-emitting device, a lighting device, an electronic device, or the like is a semiconductor device in its own right and may have a semiconductor device.
  • X and Y are connected, a case where X and Y are electrically connected and a case where X and Y are functionally connected are described. And the case where X and Y are directly connected are disclosed in this specification and the like. Therefore, it is not limited to a predetermined connection relation, for example, the connection relation shown in the drawing or the text, and other than the connection relation shown in the drawing or the text is also disclosed in the drawing or the text.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • an element for example, a switch, a transistor, a capacitance element, an inductor, a resistance element, a diode, a display, etc.
  • One or more devices, light emitting devices, loads, etc. can be connected between X and Y.
  • the switch has a function of controlling on / off. That is, the switch is in a conducting state (on state) or a non-conducting state (off state) and has a function of controlling whether or not to pass a current.
  • Examples of the case where X and Y are functionally connected include a circuit (for example, a logic circuit (inverter, NAND circuit, NOR circuit, etc.)) that enables functional connection between X and Y, and signal conversion.
  • Circuits digital-analog conversion circuits, analog-digital conversion circuits, gamma correction circuits, etc.), potential level conversion circuits (power supply circuits (step-up circuits, step-down circuits, etc.), level shifter circuits that change the potential level of signals), voltage sources, current sources , Switching circuits, amplifier circuits (circuits that can increase the signal amplitude or current amount, operational amplifiers, differential amplifier circuits, source follower circuits, buffer circuits, etc.), signal generation circuits, memory circuits, control circuits, etc. It is possible to connect more than one between and. As an example, even if another circuit is sandwiched between X and Y, if the signal output from X is transmitted to Y, it is assumed that X and Y are functional
  • X and Y, the source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) are electrically connected to each other, and X, the source of the transistor (or 1 terminal), the drain of the transistor (or the second terminal, etc.), and Y are electrically connected in this order.
  • the source of the transistor (or the first terminal or the like) is electrically connected to X
  • the drain of the transistor (or the second terminal or the like) is electrically connected to Y
  • X, the source of the transistor ( Alternatively, the first terminal or the like), the drain of the transistor (or the second terminal, or the like), and Y are electrically connected in this order ”.
  • X is electrically connected to Y through a source (or a first terminal or the like) and a drain (or a second terminal or the like) of the transistor, and X, a source (or a first terminal) of the transistor, or the like. Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order ”.
  • the source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) are separated from each other by defining the order of connection in the circuit structure by using the expression method similar to these examples. Apart from this, the technical scope can be determined. Note that these expression methods are examples, and the present invention is not limited to these expression methods.
  • X and Y are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
  • a “resistive element” is a circuit element, a wiring, or the like having a resistance value. Therefore, in this specification and the like, a “resistive element” includes a wiring having a resistance value, a transistor in which a current flows between a source and a drain, a diode, a coil, and the like. Therefore, the term “resistive element” can be translated into terms such as “resistance” and "load”, and conversely, the terms “resistor” and “load” can be translated into terms such as “resistive element”.
  • the resistance value can be, for example, preferably 1 m ⁇ or more and 10 ⁇ or less, more preferably 5 m ⁇ or more and 5 ⁇ or less, and further preferably 10 m ⁇ or more and 1 ⁇ or less. Further, for example, it may be 1 ⁇ or more and 1 ⁇ 10 9 ⁇ or less.
  • the term “capacitance element” means a circuit element having a capacitance value, a gate capacitance of a transistor, a parasitic capacitance, or the like. Therefore, in this specification and the like, a “capacitance element” is not only a circuit element including a pair of electrodes and a dielectric contained between the electrodes, but also a parasitic element appearing between wirings. A capacitor, a gate capacitance appearing between one of the source and the drain of the transistor and the gate, and the like are included. Further, the term “capacitance element” can be translated into a term such as “capacity”, and conversely, the term “capacitance” can be translated into a term such as “capacitance element”. The value of the capacitance can be, for example, 0.05 fF or more and 10 pF or less. Further, for example, it may be 1 pF or more and 10 ⁇ F or less.
  • a transistor has three terminals called a gate, a source, and a drain.
  • the gate is a control terminal that controls the conduction state of the transistor.
  • the two terminals functioning as a source or a drain are input / output terminals of the transistor.
  • One of the two input / output terminals serves as a source and the other serves as a drain depending on the conductivity type (n-channel type, p-channel type) of the transistor and the level of potential applied to the three terminals of the transistor. Therefore, in this specification and the like, the terms source and drain can be rephrased.
  • a transistor may have a back gate in addition to the above-described three terminals depending on the structure of the transistor.
  • one of the gate and the back gate of the transistor is referred to as a first gate
  • the other of the gate and the back gate of the transistor is referred to as a second gate.
  • the terms "gate” and “back gate” may be interchangeable with each other. In the case where the transistor has three or more gates, each gate is referred to as a first gate, a second gate, a third gate, or the like in this specification and the like.
  • a node can be restated as a terminal, a wiring, an electrode, a conductive layer, a conductor, an impurity region, or the like, depending on a circuit configuration, a device structure, or the like. Further, terminals, wirings, etc. can be paraphrased as nodes.
  • Voltage refers to a potential difference from a reference potential, and for example, when the reference potential is a ground potential (ground potential), “voltage” can be paraphrased to “potential”. The ground potential does not always mean 0V. Note that the potentials are relative, and the potential applied to the wiring or the like may be changed depending on the reference potential.
  • the "current” is a charge transfer phenomenon (electrical conduction).
  • the description "the electrical conduction of a positively charged body is occurring” means “the electrical conduction of a negatively charged body in the opposite direction.” Is happening. " Therefore, in this specification and the like, the term “current” refers to a charge transfer phenomenon (electric conduction) associated with carrier transfer, unless otherwise specified.
  • the carrier as used herein include electrons, holes, anions, cations, complex ions, and the like, and the carriers are different depending on the system in which current flows (for example, semiconductor, metal, electrolytic solution, in vacuum, etc.). Further, the “direction of current” in the wiring or the like is the direction in which positive carriers move, and is described as the amount of positive current.
  • the direction in which the negative carriers move is opposite to the direction of the current, and is expressed by the negative current amount. Therefore, in this specification and the like, unless otherwise specified as to whether the current is positive or negative (or the direction of the current), a description such as “a current flows from the element A to the element B" is "a current flows from the element B to the element A” or the like. Can be paraphrased into. Further, the description such as “current is input to the element A” can be translated into “current is output from the element A” and the like.
  • the ordinal numbers “first”, “second”, and “third” are added to avoid confusion among constituent elements. Therefore, the number of components is not limited. Moreover, the order of the components is not limited. For example, a component referred to as “first” in one of the embodiments of the present specification and the like is a component referred to as “second” in another embodiment or in the claims. There is also a possibility. Further, for example, the component referred to as “first” in one of the embodiments of the present specification and the like may be omitted in another embodiment or in the claims.
  • the terms “upper” and “lower” do not necessarily mean that the positional relationship of the constituent elements is directly above or below and is in direct contact with each other.
  • the expression “electrode B on insulating layer A” it is not necessary that the electrode B is directly formed on the insulating layer A, and another structure is provided between the insulating layer A and the electrode B. Do not exclude those that contain elements.
  • terms such as “film” and “layer” can be interchanged with each other depending on the situation.
  • the terms “insulating layer” and “insulating film” may be changed to the term “insulator”.
  • Electrode may be used as part of “wiring” and vice versa.
  • the terms “electrode” and “wiring” also include the case where a plurality of “electrodes” and “wirings” are integrally formed.
  • a “terminal” may be used as part of a “wiring” or an "electrode”, and vice versa.
  • the term “terminal” includes a case where a plurality of "electrodes”, “wirings”, “terminals”, etc. are integrally formed. Therefore, for example, the “electrode” can be part of the “wiring” or the “terminal”, and for example, the “terminal” can be part of the “wiring” or the “electrode”.
  • terms such as “wiring”, “signal line”, and “power line” can be interchanged with each other depending on the case or circumstances. For example, it may be possible to change the term “wiring” to the term “signal line”. Further, for example, it may be possible to change the term “wiring” to a term such as “power line”. Also, the reverse is also true, and in some cases it is possible to change the terms such as “signal line” and “power line” to the term “wiring”. In some cases, terms such as “power line” can be changed to terms such as “signal line”. Also, the reverse is also true, and in some cases, terms such as “signal line” can be changed to terms such as “power line”. In addition, the term “potential” applied to the wiring can be changed to the term “signal” or the like depending on the case or circumstances. Also, the reverse is also true, and in some cases, terms such as “signal” can be changed to the term “potential”.
  • the semiconductor impurities mean, for example, components other than the main components constituting the semiconductor layer.
  • an element whose concentration is less than 0.1 atomic% is an impurity. Due to the inclusion of impurities, for example, DOS (Density of States) may be formed in the semiconductor, carrier mobility may be reduced, and crystallinity may be reduced.
  • the impurities that change the characteristics of the semiconductor include, for example, a Group 1 element, a Group 2 element, a Group 13 element, a Group 14 element, a Group 15 element, and a component other than the main component.
  • transition metals and the like in particular hydrogen (also included in water), lithium, sodium, silicon, boron, phosphorus, carbon, nitrogen and the like.
  • the impurities that change the characteristics of the semiconductor include, for example, group 1 elements other than oxygen and hydrogen, group 2 elements, group 13 elements, group 15 elements, and the like. There is.
  • a switch refers to a switch which is in a conductive state (on state) or a non-conductive state (off state) and has a function of controlling whether or not to flow a current.
  • a switch has a function of selecting and switching a path through which current flows.
  • an electrical switch, a mechanical switch, or the like can be used. That is, the switch is not limited to a particular one as long as it can control the current.
  • Examples of electrical switches include transistors (for example, bipolar transistors and MOS transistors), diodes (for example, PN diodes, PIN diodes, Schottky diodes, MIM (Metal Insulator Metal) diodes, and MIS (Metal Insulator Semiconductor) diodes. , A diode-connected transistor, or the like, or a logic circuit in which these are combined. Note that when a transistor is used as a switch, the “conductive state” of the transistor means a state where the source and drain electrodes of the transistor can be regarded as being electrically short-circuited.
  • non-conduction state of a transistor refers to a state in which the source electrode and the drain electrode of the transistor can be regarded as being electrically disconnected. Note that when the transistor is operated as a simple switch, the polarity (conductivity type) of the transistor is not particularly limited.
  • a mechanical switch there is a switch using MEMS (micro electro mechanical system) technology.
  • the switch has a mechanically movable electrode, and the movement of the electrode controls conduction and non-conduction.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° or more and 10 ° or less. Therefore, a case of -5 ° or more and 5 ° or less is also included.
  • substantially parallel or “substantially parallel” means a state in which two straight lines are arranged at an angle of ⁇ 30 ° or more and 30 ° or less.
  • vertical means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
  • substantially vertical or “generally vertical” means a state in which two straight lines are arranged at an angle of 60 ° or more and 120 ° or less.
  • a semiconductor device which inspects and / or monitors each battery included in an assembled battery can be provided.
  • a novel power storage device including a semiconductor device can be provided.
  • a novel electronic device including a power storage device can be provided.
  • the effects of one aspect of the present invention are not limited to the effects listed above.
  • the effects listed above do not prevent the existence of other effects.
  • the other effects are the effects which are not mentioned in this item, which will be described below.
  • the effects not mentioned in this item can be derived from the description such as the specification or the drawings by those skilled in the art, and can be appropriately extracted from these descriptions.
  • one embodiment of the present invention has at least one of the effects listed above and other effects. Therefore, one embodiment of the present invention may not have the effects listed above in some cases.
  • FIG. 1 is a block diagram showing an example of a semiconductor device.
  • FIG. 2 is a circuit diagram showing an example of a semiconductor device.
  • 3A and 3B are timing charts illustrating an operation example of the semiconductor device.
  • FIG. 4 is a circuit diagram showing an example of a semiconductor device.
  • FIG. 5 is a circuit diagram showing an example of a semiconductor device.
  • FIG. 6 is a circuit diagram showing an example of a semiconductor device.
  • FIG. 7 is a schematic sectional view illustrating the configuration of the semiconductor device.
  • FIG. 8 is a schematic sectional view illustrating the configuration of the semiconductor device.
  • 9A, 9B, and 9C are schematic cross-sectional views illustrating the structure of the semiconductor device.
  • 10A, 10B, and 10C are a top view and a perspective view showing a structural example of a capacitor.
  • 11A, 11B, and 11C are a top view and a perspective view showing a structural example of a capacitor.
  • 12A, 12B, 12C, and 12D are perspective views showing an example of a semiconductor wafer and electronic components.
  • 13A, 13B, 13C, and 13D are perspective views illustrating an example of a power storage device.
  • 14A, 14B, and 14C are perspective views each illustrating an example of a power storage device.
  • 15A, 15B, 15C, 15D, 15E, 15F, 15G, 15H, and 15I are perspective views illustrating an example of a product.
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (Oxide Semiconductor or simply OS), and the like. For example, when a metal oxide is used for the active layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when a metal oxide can form a channel formation region of a transistor having at least one of an amplification function, a rectification function, and a switching function, the metal oxide is referred to as a metal oxide semiconductor. You can In addition, the term “OS transistor” can be rephrased as a transistor including a metal oxide or an oxide semiconductor.
  • metal oxides having nitrogen may be collectively referred to as metal oxides. Further, the metal oxide containing nitrogen may be referred to as a metal oxynitride.
  • the contents described in one embodiment are different from the contents described in the embodiment (may be a part of the contents) and one or more different embodiments. It is possible to apply, combine, replace, or the like with respect to at least one of the contents described in the form (or a part of the contents).
  • a diagram (or part of it) described in one embodiment is different from another portion of the diagram, another diagram (or part) described in the embodiment, and one or a plurality of different views. More drawings can be configured by combining at least one drawing with the drawings (which may be a part) described in the embodiments.
  • a hysteresis comparator may be used to detect overcharging or overdischarging of the cell.
  • the overcharge state is set, and the high-level side threshold voltage of the hysteresis comparator (sometimes referred to as high-level reference potential).
  • the voltage V1 may be set, and the desired voltage V2 may be set as the low-level threshold voltage of the hysteresis comparator (may be referred to as a low-level reference potential).
  • the voltage V2 can be 4.0V, and more preferably 4.1V.
  • the output potential of the hysteresis comparator changes from the high level potential to the low level potential (or the low level potential). Potential to a high level potential).
  • a detection signal By detecting the transition of the output potential (hereinafter sometimes referred to as a detection signal) by a control circuit or the like provided separately, the cell can be detected as an overcharged state, and the cell is charged. You can stop. After that, when the cell discharges, and the voltage of the cell falls below 4.1V, the output potential of the hysteresis comparator should transit from the low level potential to the high level potential (or from the high level potential to the low level potential). become.
  • the cell When the voltage of the cell is less than 4.1V, the cell is not in the overcharged state and thus can be charged. That is, by detecting the transition of the output potential by a separately provided control circuit or the like, the cell can be detected as being in a chargeable state, and the cell can be charged.
  • the over-discharge of the cell when the cell voltage is lower than the voltage V2, the over-discharge state is set, and the voltage V2 is set as the low side threshold voltage of the hysteresis comparator.
  • a desired voltage V1 may be set as the high level side threshold voltage.
  • the voltage V1 when the voltage V2 is 2.5V, the voltage V1 can be 3.2V, and more preferably 3.0V.
  • the output potential of the hysteresis comparator changes from the high level potential to the low level potential (or low level potential).
  • the cell By detecting the transition of the output potential (hereinafter, sometimes referred to as a detection signal) by a control circuit provided separately, the cell can be detected as an overdischarged state, and the discharge of the cell is stopped. can do. After that, when the voltage of the cell exceeds 3.0 V when the cell is charged, the output potential of the hysteresis comparator may transit from the low level potential to the high level potential (or from the high level potential to the low level potential). become. When the voltage of the cell is higher than 3.0V, the cell is not in the over-discharged state, and thus the cell is in the dischargeable state. That is, by detecting the transition of the output potential by a separately provided control circuit or the like, the cell can be detected as a dischargeable state, and the cell can be discharged.
  • a detection signal By detecting the transition of the output potential (hereinafter, sometimes referred to as a detection signal) by a control circuit provided separately, the cell can be detected as an overdischarged state,
  • the high-level side threshold voltage and the low-level side threshold voltage of the hysteresis comparator are set for one cell, and the detection signal output from the output terminal of the hysteresis comparator is acquired. , It is possible to know whether overcharge or overdischarge has occurred in the cell. As described above, it is preferable to set the high-level side threshold voltage and the low-level side threshold voltage of the hysteresis comparator according to the overcharge state or the overdischarge state, whichever is desired to be detected. ..
  • the high-level side threshold voltage and the low voltage of the hysteresis comparator electrically connected for each cell are low. It is necessary to set the level side threshold voltage.
  • One aspect of the present invention has been made in view of the above, and in a battery pack, a hysteresis comparator for each of a plurality of cells, a high-level side threshold voltage, and a low-level side of the hysteresis comparator, which is different for each cell. And a circuit for setting a threshold voltage.
  • FIG. 1 illustrates an example of a semiconductor device of one embodiment of the present invention.
  • the semiconductor device 100 has a plurality of circuits SHLV and a plurality of hysteresis comparators HCMP.
  • the semiconductor device 100 has a function of detecting overcharge or overdischarge for each of the plurality of cells CE included in the assembled battery BAT.
  • a plurality of cells CE are electrically connected in series in the assembled battery BAT.
  • the number of circuits SHLV can be the same as the number of cells CE included in the assembled battery BAT, for example. Further, the number of hysteresis comparators HCMP can be the same as the number of cells CE included in the assembled battery BAT, for example.
  • the circuit SHLV has an input terminal SI1, an input terminal SI2, and output terminals SO1 to SO3.
  • the hysteresis comparator HCMP has an input terminal IT, a reference potential input terminal RT1, a reference potential input terminal RT2, an output terminal OT, and an output terminal OTB.
  • the positive terminal of the cell CE is electrically connected to the input terminal SI1 of the circuit SHLV, and the negative terminal of the cell CE is electrically connected to the input terminal SI2 of the circuit SHLV.
  • the output terminal SO1 of the circuit SHLV is electrically connected to the reference potential input terminal RT1 of the hysteresis comparator HCMP
  • the output terminal SO2 of the circuit SHLV is electrically connected to the reference potential input terminal RT2 of the hysteresis comparator HCMP
  • the output terminal SO3 of the circuit SHLV is electrically connected to the input terminal IT of the hysteresis comparator HCMP.
  • the circuit SHLV has a function of acquiring the voltage of the cell CE from the input terminal SI1 and the input terminal SI2 and outputting a potential corresponding to the voltage to the output terminal SO3, and a hysteresis comparator according to the potential of the negative terminal of the cell CE. It has a function of setting the high-level side threshold voltage and the low-level side threshold voltage and outputting them to the output terminal SO1 and the output terminal SO2.
  • the hysteresis comparator HCMP inputs the potential input to the reference potential input terminal RT1 as the high level side threshold voltage and the potential input to the reference potential input terminal RT2 as the low level side threshold voltage to the input terminal IT. It has a function of comparing the generated voltage with the high-level side threshold voltage and the low-level side threshold voltage and outputting the comparison result to the output terminal OT and the output terminal OTB.
  • the output terminal OT and the output terminal OTB of the hysteresis comparator HCMP function as terminals that output an abnormality detection signal when the semiconductor device 100 detects overcharge or overdischarge in the cell CE.
  • the circuit SHLV is electrically connected to the wiring VRHE, the wiring VRLE, and the wiring GNDE.
  • the wiring VRHE, the wiring VRLE, and the wiring GNDE function as wirings that give a constant voltage, for example. The specific voltage will be described later.
  • FIG. 2 shows a specific configuration example of the circuit SHLV and the hysteresis comparator HCMP as a part of the semiconductor device 100.
  • the hysteresis comparator HCMP has a comparator CMP1, a comparator CMP2, a NAND circuit LCNA1, and a NAND circuit LCNA2.
  • the + side terminal of the comparator CMP1 is electrically connected to the reference potential input terminal RT1
  • the ⁇ side terminal of the comparator CMP1 is electrically connected to the input terminal IT
  • the output terminal of the comparator CMP1 is the first terminal of the NAND circuit LCNA1. It is electrically connected to one input terminal.
  • the + side terminal of the comparator CMP2 is electrically connected to the input terminal IT
  • the ⁇ side terminal of the comparator CMP2 is electrically connected to the reference potential input terminal RT2
  • the output terminal of the comparator CMP2 is the first terminal of the NAND circuit LCNA2. It is electrically connected to one input terminal.
  • the second input terminal of the NAND circuit LCNA1 is electrically connected to the output terminal of the NAND circuit LCNA2 and the output terminal OTB.
  • the second input terminal of the NAND circuit LCNA2 is electrically connected to the output terminal of the NAND circuit LCNA1 and the output terminal OT.
  • the hysteresis comparator HCMP sets the potentials input to the reference potential input terminal RT1 and the reference potential input terminal RT2 to the high level side threshold voltage and the low level side threshold voltage, and inputs them to the input terminal IT. It has a function of comparing input potentials with their threshold voltages and outputting potentials from the output terminals OT and OTB according to the comparison result. Specifically, for example, when the first potential is input to the reference potential input terminal RT1 and the second potential is input to the reference potential input terminal RT2, a potential higher than the first potential (hereinafter referred to as a potential higher than the first potential is input to the input terminal IT.
  • V H V H
  • V L the second potential
  • the hysteresis comparator HCMP may be configured as a CMOS (Complementary MOS) circuit or may be configured as a unipolar circuit (a circuit configured by only transistors of the same polarity).
  • CMOS Complementary MOS
  • unipolar circuit a circuit configured by only transistors of the same polarity
  • the circuit SHLV includes switches SW1 to SW6, a resistance element R1, a resistance element R2, a capacitance element C1, and a capacitance element C2.
  • each of the switches SW1 to SW6 is turned on when a high-level potential is applied to the control terminal and is turned off when a low-level potential is applied to the control terminal.
  • the resistance element R1 and the resistance element R2 are circuit elements for dividing the voltage of the cell CE. Therefore, in order to divide the voltage of the cell CE, circuit elements other than the resistance element R1 and the resistance element R2 may be used in some cases. For example, a diode may be used instead of the resistance element R1 and the resistance element R2.
  • the first terminal of the switch SW1 is electrically connected to the wiring VRHE, and the second terminal of the switch SW1 is electrically connected to the first terminal of the capacitive element C1 and the output terminal SO1.
  • the first terminal of the switch SW2 is electrically connected to the wiring GNDE, and the second terminal of the switch SW2 is electrically connected to the second terminal of the capacitive element C1 and the first terminal of the switch SW3. ..
  • the first terminal of the switch SW4 is electrically connected to the wiring VRLE, and the second terminal of the switch SW4 is electrically connected to the first terminal of the capacitive element C2 and the output terminal SO2.
  • a first terminal of the switch SW5 is electrically connected to the wiring GNDE, and a second terminal of the switch SW5 is electrically connected to a second terminal of the capacitive element C2 and a first terminal of the switch SW6. ..
  • the second terminal of the switch SW3 and the second terminal of the switch SW6 are electrically connected to the input terminal SI2.
  • the control terminals of the switches SW1, SW2, SW4, and SW5 are electrically connected to the wiring SHE, and the control terminals of the switches SW3 and SW6 are electrically connected to the wiring SHEB. There is.
  • an electrical connection point between the second terminal of the switch SW1 and the first terminal of the capacitive element C1 is illustrated as a node ND1, and the second terminal of the switch SW4 and the first terminal of the capacitive element C2.
  • the node ND1 and the node ND2 are electrically connected to the first terminals of the capacitor C1 and the capacitor C2, respectively, and thus may be referred to as potential holding portions.
  • the capacitance values of the capacitor C1 and the capacitor C2 may be 0.01 fF or more and 100 pF or less, more preferably 0.05 fF or more and 10 pF or less, and further preferably 0.1 fF or more and 1 pF or less.
  • first terminal of the resistance element R1 is electrically connected to the input terminal SI1
  • second terminal of the resistance element R1 is electrically connected to the output terminal SO3 and the first terminal of the resistance element R2.
  • the second terminal of the resistance element R2 is electrically connected to the input terminal SI2.
  • the wiring VRHE, the wiring VRLE, and the wiring GNDE function as wirings that give a constant voltage, for example.
  • the constant voltage provided by the wiring VRHE can be, for example, a high-level side threshold voltage input to the reference potential input terminal RT1 of the hysteresis comparator HCMP
  • the constant voltage provided by the wiring VRLE can be, for example, It can be set to the low-level side threshold voltage input to the reference potential input terminal RT2 of the hysteresis comparator HCMP.
  • the constant voltage applied by the wiring GNDE can be, for example, a ground potential (GND), a voltage lower than the ground potential, or the like.
  • the high-level side threshold voltage is preferably higher than the low-level side threshold voltage and the constant voltage given by the wiring GNDE, and the low-level side threshold voltage is higher than the constant voltage given by the wiring GNDE.
  • a generation circuit may be electrically connected to each of the wiring VRHE, the wiring VRLE, and the wiring GNDE (not shown), and each generation circuit may generate a predetermined constant voltage.
  • the wiring SHE functions as a wiring that gives a constant voltage (sometimes called a signal) to the control terminals of the switches SW1, SW2, SW4, and SW5, as an example. That is, the wiring SHE functions as a wiring for switching the switch SW1, the switch SW2, the switch SW4, and the switch SW5 between the on state and the off state.
  • the wiring SHEB functions as a wiring that gives a constant voltage (may be referred to as a signal) to the control terminals of the switches SW3 and SW6, for example. That is, the wiring SHEB functions as a wiring for switching the switch SW3 and the switch SW6 between on and off states.
  • the signal given by the wiring SHEB may be, for example, an inverted signal of the signal given by the wiring SHE, or may be a signal that does not depend on the signal given by the wiring SHE.
  • 3A and 3B show the voltage input to the input terminal IT, the output terminal OT, the voltage output from the output terminal OTB, the potentials of the wiring SHE and the wiring SHEB, and the potentials of the node ND1 and the node ND2.
  • 3 is a timing chart showing the fluctuation of 3A is a timing chart in the case where the cell CE is in the overcharged state and the semiconductor device 100A outputs the abnormality detection signal
  • FIG. 3B is in the overdischarged state in the cell CE and the semiconductor device 100A.
  • 6 is a timing chart in the case of outputting an abnormality detection signal. Note that high described in FIGS. 3A and 3B indicates a high-level potential, and low indicates a low-level potential.
  • the potential V ini input to the input terminal IT becomes (V + CE + V ⁇ CE ) / 2, and, for example, the resistance value is When R 1 and R 2 are 0.1 ⁇ and 0.2 ⁇ , respectively, the potential V ini becomes V + CE ⁇ 2/3 + V ⁇ CE / 3.
  • the constant voltage applied by the wiring VRHE that is, the overcharge voltage
  • the constant voltage applied by the wiring VRLE is V ref1
  • the constant voltage applied by the wiring GNDE is set to the ground potential (GND).
  • V OVC is a voltage higher than V ref1 and GND
  • V ref1 is a voltage higher than GND.
  • the high-level side threshold voltage input to the reference potential input terminal RT1 and the low-level side threshold voltage input to the reference potential input terminal RT2 are undefined. To do. As a result, the potentials output from the output terminal OT and the output terminal OTB cannot be determined. Therefore, in the timing chart of FIG. 3A, the potentials of the output terminal OT and the output terminal OTB and the potentials of the node ND1 and the node ND2 before time T1 are shown by hatching.
  • the potential V ini is input to the input terminal IT. Note that in this operation example, the potential V ini is higher than V OVC .
  • a high-level potential is input to the wiring SHE and a low-level potential is input to the wiring SHEB.
  • the high-level potential is input to the control terminals of the switches SW1, SW2, SW4, and SW5, and the switches SW1, SW2, SW4, and SW5 are turned on.
  • low-level potentials are input to the control terminals of the switches SW3 and SW6, and the switches SW3 and SW6 are turned off.
  • the switch SW1 When the switch SW1 is turned on, the first terminal of the capacitor C1 (node ND1) and the wiring VRHE are brought into conduction, so that the potential of the first terminal of the capacitor C1 (node ND1) is V It becomes OVC . At the same time, V OVC is input to the reference potential input terminal RT1 of the hysteresis comparator HCMP.
  • the switch SW2 When the switch SW2 is turned on, the second terminal of the capacitor C1 is electrically connected to the wiring GNDE, and the switch SW3 is turned off, so that the second terminal of the capacitor C1 and the cell are connected. Since the CE and the negative electrode are not electrically connected to each other, the potential of the second terminal of the capacitive element C1 becomes GND.
  • the switch SW4 When the switch SW4 is turned on, the first terminal (node ND2) of the capacitor C2 and the wiring VRLE are brought into conduction, so that the potential of the first terminal (node ND2) of the capacitor C2 becomes lower. , V ref1 . At the same time, V ref1 is input to the reference potential input terminal RT2 of the hysteresis comparator HCMP.
  • the switch SW5 When the switch SW5 is turned on, the second terminal of the capacitor C2 is electrically connected to the wiring GNDE, and the switch SW6 is turned off, so that the second terminal of the capacitor C2 and the cell are connected. Since there is no electrical connection between the negative electrode of CE and the negative terminal of CE, the potential of the second terminal of the capacitive element C2 becomes GND.
  • V ini is input to the input terminal of the hysteresis comparator HCMP
  • V OVC is input to the reference potential input terminal RT1
  • V ref1 is input to the reference potential input terminal RT2.
  • the hysteresis comparator HCMP compares the potential V ini of the input terminal with V OVC that is the high-level threshold voltage and V ref1 that is the low-level threshold voltage, and outputs according to the comparison result.
  • the potential is output from the terminal OT and the output terminal OTB.
  • V ini since V ini has a higher potential than V OVC , a high level potential is output from the output terminal OT and a low level potential is output from the output terminal OTB.
  • the low-level potential is input to the wiring SHE.
  • low-level potentials are input to the control terminals of the switches SW1, SW2, SW4, and SW5, and the switches SW1, SW2, SW4, and SW5 are turned off.
  • the switch SW1 When the switch SW1 is turned off, the node ND1 and the wiring VRHE are brought out of conduction. Further, since the power supply potential is not applied to the reference potential input terminal RT1 from the inside of the hysteresis comparator HCMP, the node ND1 is in an electrically floating state. Further, as a result, V OVC which is the potential of the node ND1 is held by the capacitor C1. Further, after the voltage V OVC which is the potential of the node ND1 is held, the generation circuit of V OVC applied to the wiring VRHE may be stopped. As a result, the power consumption of the V OVC generation circuit can be reduced.
  • the switch SW4 is turned off, so that the node ND2 and the wiring VRLE are brought out of conduction. Further, since the power supply potential is not applied to the reference potential input terminal RT2 from the inside of the hysteresis comparator HCMP, the node ND2 also becomes electrically floating. In addition, thereby, the potential V ref1 of the node ND2 is held by the capacitor C2. Furthermore, after holding the V ref1 is the potential of the node ND2, the generation circuit of V ref1 has given to the wiring VRLE may be stopped. As a result, the power consumption of the V ref1 generation circuit can be reduced.
  • a high-level potential is input to the wiring SHEB from time T3 to time T4.
  • the high-level potentials are input to the control terminals of the switches SW3 and SW6, and the switches SW3 and SW6 are turned on.
  • the switch SW3 When the switch SW3 is turned on, the second terminal of the capacitor C1 and the negative electrode of the cell CE are brought into conduction, so that the potential of the second terminal of the capacitor C1 becomes V- CE .
  • the switch SW2 is off and the node ND1 is electrically floating, so that when the potential of the second terminal of the capacitor C1 changes from GND to V- CE , capacitive coupling of the capacitor C1 occurs. Accordingly, the potential of the node ND1 also changes. Note that the amount of change in potential due to capacitive coupling is determined in accordance with the capacitive coupling coefficient, but in this specification and the like, the potential of the second terminal of the capacitive element C1 has changed from GND to V- CE for the sake of simple explanation. At this time, the potential of the node ND1 is changed to V OVC + V ⁇ CE . That is, this change in potential corresponds to the case where the capacitive coupling coefficient determined according to the capacitive element C1 and the peripheral circuit elements is
  • the switch SW6 When the switch SW6 is turned on, the second terminal of the capacitor C2 and the negative electrode of the cell CE are brought into conduction, so that the potential of the second terminal of the capacitor C2 becomes V- CE .
  • the switch SW5 since the switch SW5 is off and the node ND2 is electrically floating, when the potential of the second terminal of the capacitor C2 changes from GND to V- CE , capacitive coupling of the capacitor C2 occurs. Accordingly, the potential of the node ND2 also changes.
  • the capacitive coupling coefficient determined according to the capacitive element C2 and the peripheral circuit elements is set to 1 in the same manner as above, and the potential of the second terminal of the capacitive element C2 is changed from GND to V- CE . At that time, the potential of the node ND2 is changed to V ref1 + V ⁇ CE .
  • V OVC + V ⁇ CE is input to the reference potential input terminal RT1 of the hysteresis comparator HCMP, and V ref1 + V ⁇ CE is input to the reference potential input terminal RT2. That is, each of the high level side threshold voltage and the low level side threshold voltage of the hysteresis comparator HCMP becomes higher by V- CE .
  • V ini input to the input terminal IT has a potential equal to or lower than V ref1 + V ⁇ CE
  • a low level potential is output from the output terminal OT and a high level potential is output from the output terminal OTB. ..
  • the cell CE is charged.
  • the voltage V + CE -V -CE cell CE is increased, the potential input to the input terminal IT is gradually increased.
  • V + CE and / or V- CE may change.
  • V- CE1 changes, the potentials of the nodes ND1 and ND2 also change due to capacitive coupling of the capacitor C1 and the capacitor C2, so that the high-level threshold voltage of the hysteresis comparator HCMP and the low voltage
  • the level side threshold voltage also changes. That is, the semiconductor device shown in FIG. 2 optimally adjusts the high-level side threshold voltage and the low-level side threshold voltage of the hysteresis comparator HCMP according to the change in V- CE of the cell CE due to charging. can do.
  • V- CE does not change after time T4. Therefore, the potentials of the node ND1 and the node ND2 after time T4 are always V OVC + V ⁇ CE and V ref1 + V ⁇ CE , respectively.
  • the detection signal output from the output terminal OT transits from the low level potential to the high level potential. Therefore, by using the semiconductor device of FIG. 2, when the cell CE is charged, the transition from the low level potential to the high level potential of the detection signal output from the output terminal OT of the hysteresis comparator HCMP is acquired, It can be detected that the CE is overcharged.
  • the overcharged state of the cell CE may be detected by acquiring the transition from the high level potential to the low level potential of the detection signal output from the output terminal OT.
  • V ini input to the input terminal IT when V ini input to the input terminal IT is higher than V ref1 + V ⁇ CE , V ini is on the low level side from time T3 to time T4. Since it does not become lower than the threshold voltage, the output terminal OT and the output terminal OTB of the hysteresis comparator HCMP respectively output a high level potential and a low level potential. At this time, since the cell CE is in the overcharged state or the state in which the remaining amount of the battery is appropriate, it may be preferable to discharge the cell CE without charging it. For the operation of discharging, the description of the operation of the timing chart of FIG. 3B described below is referred to.
  • the constant voltage given by the wiring VRHE is V ref2
  • the constant voltage given by the wiring VRLE that is, the overdischarge voltage
  • the constant voltage applied by the wiring GNDE is set to the ground potential (GND).
  • V OVD is a voltage higher than V ref2 and GND
  • V ref2 is a voltage higher than GND.
  • the operation of the semiconductor device before time T6 and between time T6 and time T8 is the same as that of the semiconductor device before time T1 and between time T1 and time T3 in the timing chart of FIG. 3A. The same operation can be performed. Therefore, for the operation of the semiconductor device from time T6 to time T8, the description of the operation of the semiconductor device before time T1 and from time T1 to time T3 is referred to.
  • the potential V ini input to the input terminal IT is assumed to be a sufficiently high potential from time T6 to time T8. Therefore, a high level potential and a low level potential are output from the output terminal OT and the output terminal OTB of the hysteresis comparator HCMP, respectively.
  • the high-level potential is input to the wiring SHEB.
  • the high-level potentials are input to the control terminals of the switches SW3 and SW6, and the switches SW3 and SW6 are turned on.
  • V ref2 + V ⁇ CE is input to the reference potential input terminal RT1 of the hysteresis comparator HCMP, and V OVD + V ⁇ CE is input to the reference potential input terminal RT2. That is, each of the high level side threshold voltage and the low level side threshold voltage of the hysteresis comparator HCMP becomes higher by V- CE .
  • V ini input to the input terminal IT is set to a potential higher than V ref2 + V ⁇ CE , a high level potential is output from the output terminal OT and a low level potential is output from the output terminal OTB.
  • the cell CE is discharged.
  • the voltage V + CE -V -CE cell CE is decreased gradually decreases the potential input to the input terminal IT.
  • the discharge of the cell CE may change V + CE and / or V ⁇ CE .
  • V- CE changes, the potentials of the node ND1 and the node ND2 also change due to the capacitive coupling of the capacitive elements C1 and C2, as in the charging operation of the cell CE, and the high level of the hysteresis comparator HCMP.
  • the level side threshold voltage and the low level side threshold voltage also change. That is, in the semiconductor device shown in FIG. 2, the high-level side threshold voltage and the low-level side threshold voltage of the hysteresis comparator HCMP are changed according to the change of V- CE of the cell CE even during discharging. , Can be adjusted optimally.
  • V- CE does not change after time T9. Therefore, the potentials of the node ND1 and the node ND2 after time T9 are always V ref2 + V ⁇ CE and V OVD + V ⁇ CE , respectively.
  • the detection signal output from the output terminal OT transits from the high level potential to the low level potential. Therefore, by using the semiconductor device of FIG. 2, when the cell CE is discharged, the transition from the high level potential to the low level potential of the detection signal output from the output terminal OT of the hysteresis comparator HCMP is acquired, It can be detected that the CE is excessively discharged.
  • the detection of the over-discharged state of the cell CE may be performed by acquiring the transition from the low level potential to the high level potential of the detection signal output from the output terminal OT.
  • the operation of the semiconductor device 100A which is one embodiment of the present invention is not limited to the above operation example. In some cases, the operation example of the above-described semiconductor device 100A may be appropriately changed depending on the situation.
  • One embodiment of the present invention is not limited to the semiconductor device 100A illustrated in FIG.
  • the configuration of the semiconductor device 100A may be changed depending on the situation.
  • transistors can be applied as the switches SW1 to SW6 included in the circuit SHLV.
  • a semiconductor device 100B shown in FIG. 4 has a configuration in which the switches SW1 to SW6 of the semiconductor device 100A of FIG. 2 are replaced with transistors M1 to M6 which are n-channel transistors.
  • the circuit SHLV may be configured as a CMOS circuit instead of a unipolar circuit.
  • each of the transistor M3 and the transistor M6 of the semiconductor device 100B in FIG. 4 may be replaced with a p-channel transistor M3p and a transistor M6p. Since the semiconductor device 100C has a configuration in which the wiring SHEB is not provided, the area of the circuit SHLV can be reduced as compared with the semiconductor device 100A. Further, for example, an analog switch may be applied as each of the switches SW1 to SW6 of the semiconductor device 100A (not shown).
  • the transistors M1 to M6 and the transistors included in the hysteresis comparator HCMP are OS transistors.
  • a transistor whose off-state current is desirably low, specifically, a transistor having a function of holding charge accumulated in a capacitor is preferably an OS transistor.
  • the OS transistor when an OS transistor is used as the transistor, the OS transistor preferably has the structure of the transistor described in Embodiment 2.
  • the metal oxide contained in the channel formation region is an oxide containing at least one of indium, an element M (the element M includes aluminum, gallium, yttrium, tin, and the like) and zinc. More preferably.
  • the off-state current of an OS transistor in which the metal oxide is included in the channel formation region is 10 aA (1 ⁇ 10 ⁇ 17 A) or less per 1 ⁇ m channel width, preferably 1 aA (1 ⁇ 10 ⁇ 18 A) per 1 ⁇ m channel width.
  • the OS transistor has a low carrier concentration of metal oxide, the off-state current remains low even when the temperature of the OS transistor changes. For example, even when the temperature of the OS transistor is 150 ° C., the off-state current can be 100 zA per 1 ⁇ m of the channel width.
  • some or all of the transistors M1 to M6 and the transistors included in the hysteresis comparator HCMP are, for example, transistors including silicon in a channel formation region (hereinafter referred to as Si transistors). Yes).
  • Si transistors for example, single crystal silicon, hydrogenated amorphous silicon, microcrystalline silicon, polycrystalline silicon, or the like can be used.
  • the transistors other than the OS transistor and the Si transistor include, for example, a transistor having a semiconductor such as Ge as an active layer, a transistor having a compound semiconductor such as ZnSe, CdS, GaAs, InP, GaN, and SiGe as an active layer, and a carbon nanotube.
  • a transistor including an active layer, a transistor including an organic semiconductor as an active layer, or the like can be used.
  • an n-type semiconductor can be formed using a metal oxide containing indium (eg, In oxide) or a metal oxide containing zinc (eg, Zn oxide) in the metal oxide of the semiconductor layer of the OS transistor.
  • a metal oxide containing indium (eg, In oxide) or a metal oxide containing zinc (eg, Zn oxide) in the metal oxide of the semiconductor layer of the OS transistor it may be difficult to manufacture a p-type semiconductor in terms of mobility and reliability. Therefore, in the semiconductor device illustrated in FIG. 4, an OS transistor may be applied as an n-channel transistor included in the circuit SHLV, the hysteresis comparator HCMP, or the like, and a Si transistor may be applied as a p-channel transistor.
  • the semiconductor device 100B in FIG. 4 may have a configuration in which the transistors M1 to M6 included in the circuit SHLV are provided with back gates as in the semiconductor device 100D in FIG.
  • FIG. 6 illustrates a structure in which the back gates are provided in all of the transistors M1 to M6, the back gate may be provided in only a part of the transistors M1 to M6. Further, a back gate may be provided in the transistor included in the hysteresis comparator HCMP.
  • the connection destination of the back gate of the transistor is selected depending on the desired operation or characteristics of the transistor at the design stage. You can decide For example, the back gate of the transistor can be electrically connected to the gate of the transistor. By electrically connecting the gate and the back gate of the transistor, the amount of current flowing when the transistor is on can be increased.
  • a wiring for electrically connecting to an external circuit is provided in a back gate of a transistor, a potential is applied to the back gate of the transistor by the external circuit, a threshold voltage is increased, and off current is increased. May be smaller. With such a structure, the off-state current of the transistor can be reduced by an external circuit.
  • the transistors M1 to M6 having the back gate for example, the above OS transistors can be used.
  • the back gates may be provided in transistors included in another configuration. That is, the transistor described in this specification and the like can be a transistor including a back gate.
  • each cell included in the assembled battery can share the constant voltage given from the wiring VRHE and the wiring VRLE. It is possible to set the high-level side threshold voltage and the low-level side threshold voltage of the hysteresis comparator HCMP corresponding to each cell.
  • the semiconductor device illustrated in FIG. 7 includes a transistor 300, a transistor 500, and a capacitor 600.
  • 9A is a cross-sectional view of the transistor 500 in the channel length direction
  • FIG. 9B is a cross-sectional view of the transistor 500 in the channel width direction
  • FIG. 9C is a cross-sectional view of the transistor 300 in the channel width direction.
  • the transistor 500 is a transistor (OS transistor) having a metal oxide in a channel formation region. Since the transistor 500 has a small off-state current, by using the transistor 500 for a semiconductor device, in particular, the transistors M1 to M6 of the circuit SHLV, data written can be held for a long time. That is, the frequency of refresh operation is low or the refresh operation is not necessary, so that power consumption of the semiconductor device can be reduced.
  • the semiconductor device described in this embodiment includes a transistor 300, a transistor 500, and a capacitor 600 as illustrated in FIG. 7.
  • the transistor 500 is provided above the transistor 300
  • the capacitor 600 is provided above the transistor 300 and the transistor 500.
  • the capacitor 600 can be the semiconductor device 100, the capacitor C1, the capacitor C2, or the like in the semiconductor devices 100A to 100D.
  • the transistor 300 is provided over the substrate 311, and includes a conductor 316, an insulator 315, a semiconductor region 313 which is part of the substrate 311, a low-resistance region 314a which functions as a source region or a drain region, and a low-resistance region 314b. .. Note that the transistor 300 can be applied to, for example, the transistor in the above embodiment.
  • a semiconductor substrate for example, a single crystal substrate or a silicon substrate
  • the substrate 311 it is preferable to use a semiconductor substrate (for example, a single crystal substrate or a silicon substrate) as the substrate 311.
  • the transistor 300 As shown in FIG. 9C, in the transistor 300, the upper surface and the side surface in the channel width direction of the semiconductor region 313 are covered with the conductor 316 with the insulator 315 interposed therebetween. As described above, when the transistor 300 is a Fin type, the effective channel width is increased, so that the on-state characteristics of the transistor 300 can be improved. Further, since the electric field contribution of the gate electrode can be increased, the off characteristics of the transistor 300 can be improved.
  • the transistor 300 may be either a p-channel type or an n-channel type.
  • a region of the semiconductor region 313 in which a channel is formed, a region in the vicinity thereof, a low-resistance region 314a serving as a source region or a drain region, a low-resistance region 314b, or the like preferably contains a semiconductor such as a silicon-based semiconductor. It preferably includes crystalline silicon. Alternatively, it may be formed of a material having Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), GaAlAs (gallium aluminum arsenide), or the like. A configuration may be used in which silicon is used, in which the effective mass is controlled by applying stress to the crystal lattice and changing the lattice spacing. Alternatively, the transistor 300 may be a HEMT (High Electron Mobility Transistor) by using GaAs and GaAlAs.
  • HEMT High Electron Mobility Transistor
  • the low-resistance region 314a and the low-resistance region 314b impart an n-type conductivity imparting element such as arsenic or phosphorus or a p-type conductivity imparting boron, in addition to the semiconductor material applied to the semiconductor region 313. Including the element to do.
  • the conductor 316 functioning as a gate electrode is a semiconductor material such as silicon, a metal material, or an alloy containing an element imparting n-type conductivity such as arsenic or phosphorus, or an element imparting p-type conductivity such as boron.
  • a material or a conductive material such as a metal oxide material can be used.
  • the threshold voltage of the transistor can be adjusted by selecting the material of the conductor. Specifically, it is preferable to use a material such as titanium nitride or tantalum nitride for the conductor. Further, in order to achieve both conductivity and embedding properties, it is preferable to use a metal material such as tungsten or aluminum as a laminate for the conductor, and it is particularly preferable to use tungsten in terms of heat resistance.
  • the transistor 300 illustrated in FIG. 7 is an example, and the structure thereof is not limited, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the transistor 300 may have a structure similar to that of the transistor 500 including an oxide semiconductor as illustrated in FIG. Note that details of the transistor 500 will be described later.
  • An insulator 320, an insulator 322, an insulator 324, and an insulator 326 are sequentially stacked so as to cover the transistor 300.
  • the insulator 320, the insulator 322, the insulator 324, and the insulator 326 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, aluminum oxynitride, aluminum nitride oxide, aluminum nitride, or the like is used. Good.
  • silicon oxynitride refers to a material whose content of oxygen is higher than that of nitrogen
  • silicon oxynitride is a material whose content of nitrogen is higher than that of oxygen.
  • aluminum oxynitride refers to a material having a higher oxygen content than nitrogen as its composition
  • aluminum oxynitride as a material having a higher nitrogen content than oxygen as its composition. Indicates.
  • the insulator 322 may have a function as a flattening film for flattening a step caused by the transistor 300 and the like provided below the insulator 322.
  • the upper surface of the insulator 322 may be flattened by a flattening treatment using a chemical mechanical polishing (CMP) method or the like in order to improve flatness.
  • CMP chemical mechanical polishing
  • the insulator 324 it is preferable to use a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311, the transistor 300, or the like to a region where the transistor 500 is provided.
  • a film having a barrier property against hydrogen for example, silicon nitride formed by a CVD method can be used.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element may be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses hydrogen diffusion is a film in which the amount of released hydrogen is small.
  • the desorption amount of hydrogen can be analyzed using, for example, a thermal desorption gas analysis method (TDS).
  • TDS thermal desorption gas analysis method
  • the desorption amount of hydrogen in the insulator 324 is calculated by converting the desorption amount converted into hydrogen atoms into the area of the insulator 324 when the surface temperature of the film is in the range of 50 ° C to 500 ° C. Therefore, it may be 10 ⁇ 10 15 atoms / cm 2 or less, preferably 5 ⁇ 10 15 atoms / cm 2 or less.
  • the insulator 326 preferably has a lower dielectric constant than the insulator 324.
  • the dielectric constant of the insulator 326 is preferably less than 4, and more preferably less than 3.
  • the relative dielectric constant of the insulator 326 is preferably 0.7 times or less, and more preferably 0.6 times or less that of the insulator 324.
  • a conductor 328, a conductor 330, and the like which are connected to the capacitor 600 or the transistor 500 are embedded.
  • the conductor 328 and the conductor 330 have a function as a plug or a wiring.
  • the conductor having a function as a plug or a wiring may have a plurality of structures collectively given the same reference numeral. In this specification and the like, the wiring and the plug connected to the wiring may be integrated. That is, part of the conductor may function as a wiring, and part of the conductor may function as a plug.
  • a conductive material such as a metal material, an alloy material, a metal nitride material, or a metal oxide material is used as a single layer or a laminated layer. be able to. It is preferable to use a high melting point material such as tungsten or molybdenum, which has both heat resistance and conductivity, and it is preferable to use tungsten. Alternatively, it is preferably formed of a low resistance conductive material such as aluminum or copper. Wiring resistance can be reduced by using a low-resistance conductive material.
  • a wiring layer may be provided on the insulator 326 and the conductor 330.
  • an insulator 350, an insulator 352, and an insulator 354 are sequentially stacked and provided.
  • a conductor 356 is formed over the insulator 350, the insulator 352, and the insulator 354.
  • the conductor 356 has a function as a plug connected to the transistor 300 or a wiring. Note that the conductor 356 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 350 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 356 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in an opening portion of the insulator 350 having a hydrogen barrier property.
  • tantalum nitride or the like may be used as the conductor having a barrier property against hydrogen.
  • tantalum nitride and tungsten having high conductivity diffusion of hydrogen from the transistor 300 can be suppressed while maintaining conductivity as a wiring.
  • the tantalum nitride layer having a barrier property against hydrogen be in contact with the insulator 350 having a barrier property against hydrogen.
  • a wiring layer may be provided on the insulator 354 and the conductor 356.
  • an insulator 360, an insulator 362, and an insulator 364 are sequentially stacked and provided.
  • a conductor 366 is formed over the insulator 360, the insulator 362, and the insulator 364.
  • the conductor 366 has a function as a plug or a wiring. Note that the conductor 366 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 360 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 366 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 360 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 364 and the conductor 366.
  • an insulator 370, an insulator 372, and an insulator 374 are sequentially stacked and provided.
  • a conductor 376 is formed over the insulator 370, the insulator 372, and the insulator 374.
  • the conductor 376 has a function as a plug or a wiring. Note that the conductor 376 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 370 is preferably an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 376 preferably includes a conductor having a barrier property against hydrogen.
  • a conductor having a hydrogen barrier property is formed in the opening of the insulator 370 having a hydrogen barrier property.
  • a wiring layer may be provided on the insulator 374 and the conductor 376.
  • an insulator 380, an insulator 382, and an insulator 384 are sequentially stacked and provided.
  • a conductor 386 is formed over the insulator 380, the insulator 382, and the insulator 384.
  • the conductor 386 has a function as a plug or a wiring. Note that the conductor 386 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the insulator 380 it is preferable to use an insulator having a barrier property against hydrogen, like the insulator 324.
  • the conductor 386 preferably contains a conductor having a barrier property against hydrogen.
  • a conductor having a barrier property against hydrogen is formed in the opening portion of the insulator 380 having a barrier property against hydrogen.
  • the semiconductor device has been described above, the semiconductor device according to this embodiment It is not limited to this.
  • the number of wiring layers similar to the wiring layer including the conductor 356 may be three or less, or the number of wiring layers similar to the wiring layer including the conductor 356 may be five or more.
  • An insulator 510, an insulator 512, an insulator 514, and an insulator 516 are sequentially stacked on the insulator 384. Any of the insulator 510, the insulator 512, the insulator 514, and the insulator 516 is preferably formed using a substance having a barrier property against oxygen and hydrogen.
  • insulator 510 and the insulator 514 for example, a film having a barrier property such that hydrogen and impurities do not diffuse from the substrate 311 or a region where the transistor 300 is provided to a region where the transistor 500 is provided is used. Is preferred. Therefore, a material similar to that of the insulator 324 can be used.
  • silicon nitride formed by a CVD method can be used as an example of a film having a barrier property against hydrogen.
  • silicon nitride formed by a CVD method when hydrogen is diffused into a semiconductor element including an oxide semiconductor, such as the transistor 500, characteristics of the semiconductor element may be deteriorated in some cases. Therefore, it is preferable to use a film which suppresses diffusion of hydrogen between the transistor 500 and the transistor 300.
  • the film that suppresses hydrogen diffusion is a film in which the amount of released hydrogen is small.
  • a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide is preferably used for the insulator 510 and the insulator 514.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 500.
  • the same material as that of the insulator 320 can be used for the insulator 512 and the insulator 516. Further, by applying a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 512 and the insulator 516.
  • a conductor 518, a conductor (eg, a conductor 503) included in the transistor 500, and the like are embedded in the insulator 510, the insulator 512, the insulator 514, and the insulator 516.
  • the conductor 518 has a function of a plug connected to the capacitor 600 or the transistor 300, or a wiring.
  • the conductor 518 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • the conductor 510 in a region which is in contact with the insulator 510 and the insulator 514 be a conductor having a barrier property against oxygen, hydrogen, and water.
  • the transistor 300 and the transistor 500 can be separated by a layer having a barrier property against oxygen, hydrogen, and water, and diffusion of hydrogen from the transistor 300 to the transistor 500 can be suppressed.
  • the transistor 500 is provided above the insulator 516.
  • a transistor 500 includes a conductor 503 arranged so as to be embedded in an insulator 514 and an insulator 516 and an insulator 520 arranged over the insulator 516 and the conductor 503.
  • a conductor 560 that is formed.
  • an insulator 544 is preferably provided between the insulator 580 and the oxide 530a, the oxide 530b, the conductor 542a, and the conductor 542b.
  • the conductor 560 includes a conductor 560a provided inside the insulator 550 and a conductor 560b provided so as to be embedded inside the conductor 560a. It is preferable to have.
  • an insulator 574 is preferably provided over the insulator 580, the conductor 560, and the insulator 550.
  • the oxide 530a, the oxide 530b, and the oxide 530c may be collectively referred to as the oxide 530.
  • the transistor 500 has a structure in which three layers of the oxide 530a, the oxide 530b, and the oxide 530c are stacked in the region where the channel is formed and in the vicinity thereof, the present invention is not limited to this. Not a thing. For example, a single layer of the oxide 530b, a two-layer structure of the oxide 530b and the oxide 530a, a two-layer structure of the oxide 530b and the oxide 530c, or a stacked structure of four or more layers may be provided. Further, in the transistor 500, the conductor 560 is shown as a stacked structure of two layers, but the present invention is not limited to this. For example, the conductor 560 may have a single-layer structure or a stacked structure including three or more layers. Further, the transistor 500 illustrated in FIGS. 7 and 9A is an example, and the structure thereof is not limited, and an appropriate transistor may be used depending on a circuit configuration or a driving method.
  • the conductor 560 functions as a gate electrode of the transistor, and the conductors 542a and 542b function as a source electrode or a drain electrode, respectively.
  • the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductors 542a and 542b.
  • the arrangement of the conductor 560, the conductor 542a, and the conductor 542b is selected in a self-aligned manner with respect to the opening of the insulator 580. That is, in the transistor 500, the gate electrode can be arranged between the source electrode and the drain electrode in a self-aligned manner. Therefore, the conductor 560 can be formed without providing a positioning margin, so that the area occupied by the transistor 500 can be reduced. As a result, miniaturization and high integration of the semiconductor device can be achieved.
  • the conductor 560 is formed in a region between the conductor 542a and the conductor 542b in a self-aligned manner, the conductor 560 does not have a region overlapping with the conductor 542a or the conductor 542b. Accordingly, parasitic capacitance formed between the conductor 560 and the conductors 542a and 542b can be reduced. Therefore, the switching speed of the transistor 500 can be improved and high frequency characteristics can be provided.
  • the conductor 560 may function as a first gate (also referred to as a top gate) electrode. Further, the conductor 503 may function as a second gate (also referred to as a bottom gate) electrode. In that case, the threshold voltage of the transistor 500 can be controlled by changing the potential applied to the conductor 503 independently of the potential applied to the conductor 560 and without changing the potential. In particular, by applying a negative potential to the conductor 503, the threshold voltage of the transistor 500 can be higher than 0 V and the off-state current can be reduced. Therefore, applying a negative potential to the conductor 503 can reduce the drain current when the potential applied to the conductor 560 is 0 V, as compared to the case where no potential is applied.
  • the conductor 503 is arranged so as to overlap with the oxide 530 and the conductor 560. Thus, when a potential is applied to the conductor 560 and the conductor 503, the electric field generated from the conductor 560 and the electric field generated from the conductor 503 are connected to cover a channel formation region formed in the oxide 530.
  • a structure of a transistor which electrically surrounds a channel formation region by an electric field of the first gate electrode and the second gate electrode is referred to as a surrounded channel (S-channel) structure.
  • the conductor 503 has the same structure as the conductor 518, and the conductor 503a is formed in contact with the inner walls of the openings of the insulator 514 and the insulator 516, and the conductor 503b is formed further inside.
  • the transistor 500 has a structure in which the conductor 503a and the conductor 503b are stacked, the present invention is not limited to this.
  • the conductor 503 may have a single-layer structure or a stacked structure including three or more layers.
  • the conductor 503a it is preferable to use a conductive material having a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, and copper atoms (the above impurities are difficult to permeate).
  • a conductive material having a function of suppressing diffusion of oxygen eg, at least one of oxygen atoms and oxygen molecules
  • the function of suppressing the diffusion of impurities or oxygen is the function of suppressing the diffusion of any one or all of the impurities or oxygen.
  • the conductor 503a since the conductor 503a has a function of suppressing diffusion of oxygen, it is possible to prevent the conductor 503b from being oxidized and being reduced in conductivity.
  • the conductor 503 also has a function of wiring
  • the conductor 503b be formed using a conductive material having high conductivity, which contains tungsten, copper, or aluminum as its main component.
  • the conductor 505 is not necessarily provided.
  • the conductor 503b is illustrated as a single layer, it may have a laminated structure, for example, a laminate of titanium or titanium nitride and the above conductive material.
  • the insulator 520, the insulator 522, and the insulator 524 have a function as a second gate insulating film.
  • the insulator 524 which is in contact with the oxide 530, it is preferable to use an insulator containing more oxygen than that satisfying the stoichiometric composition. That is, it is preferable that the insulator 524 be formed with an excess oxygen region. By providing such an insulator containing excess oxygen in contact with the oxide 530, oxygen vacancies in the oxide 530 can be reduced and the reliability of the transistor 500 can be improved.
  • an oxide material in which part of oxygen is released by heating is preferably used as the insulator having an excess oxygen region.
  • the oxide that desorbs oxygen by heating means that the amount of desorbed oxygen in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms / cm 3 or more, preferably 1 or more by TDS (Thermal Desorption Spectroscopy) analysis. It is an oxide film having a concentration of 0.0 ⁇ 10 19 atoms / cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms / cm 3 or more, or 3.0 ⁇ 10 20 atoms / cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably 100 ° C. or higher and 700 ° C. or lower, or 100 ° C. or higher and 400 ° C. or lower.
  • any one or more of heat treatment, microwave treatment, and RF treatment may be performed by contacting the oxide 530 with the insulator having the excess oxygen region.
  • water or hydrogen in the oxide 530 can be removed.
  • reactions occur which bonds VoH is disconnected, when other words happening reaction of "V O H ⁇ V O + H", can be dehydrogenated.
  • Part of the hydrogen generated at this time may be combined with oxygen and converted into H 2 O, which is removed from the oxide 530 or the insulator in the vicinity of the oxide 530.
  • part of hydrogen may be diffused or captured (also referred to as gettering) in the conductors 542a and 542b.
  • a device having a power source for generating high-density plasma or a device having a power source for applying RF to the substrate side for the microwave treatment.
  • a gas containing oxygen and using high-density plasma high-density oxygen radicals can be generated, and by applying RF to the substrate side, oxygen radicals generated by high-density plasma can be generated.
  • the pressure may be 133 Pa or higher, preferably 200 Pa or higher, more preferably 400 Pa or higher.
  • oxygen and argon are used, and the oxygen flow rate ratio (O 2 / (O 2 + Ar)) is 50% or less, preferably 10% or more 30 % Or less is recommended.
  • heat treatment is preferably performed with the surface of the oxide 530 exposed.
  • the heat treatment may be performed at 100 ° C to 450 ° C inclusive, more preferably 350 ° C to 400 ° C inclusive, for example.
  • the heat treatment is performed in an atmosphere of a nitrogen gas or an inert gas, or an atmosphere containing an oxidizing gas at 10 ppm or more, 1% or more, or 10% or more.
  • the heat treatment is preferably performed in an oxygen atmosphere. Accordingly, oxygen can be supplied to the oxide 530 to reduce oxygen vacancies (V 2 O 3 ).
  • the heat treatment may be performed under reduced pressure.
  • the heat treatment may be performed in an atmosphere containing an oxidizing gas in an amount of 10 ppm or higher, 1% or higher, or 10% or higher in order to supplement desorbed oxygen after the heat treatment is performed in a nitrogen gas or inert gas atmosphere.
  • heat treatment may be performed in an atmosphere containing an oxidizing gas in an amount of 10 ppm or more, 1% or more, or 10% or more, and then continuously performed in an atmosphere of nitrogen gas or an inert gas.
  • the insulator 522 when the insulator 524 has an excess oxygen region, the insulator 522 preferably has a function of suppressing diffusion of oxygen (eg, oxygen atoms, oxygen molecules) (the oxygen is less likely to permeate).
  • oxygen eg, oxygen atoms, oxygen molecules
  • the insulator 522 has a function of suppressing diffusion of oxygen and impurities, oxygen contained in the oxide 530 does not diffuse to the insulator 520 side, which is preferable. Further, the conductor 503 can be prevented from reacting with the insulator 524 and the oxygen contained in the oxide 530.
  • the insulator 522 is, for example, aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ), or It is preferable to use an insulator containing a so-called high-k material such as (Ba, Sr) TiO 3 (BST) in a single layer or a laminated layer. As miniaturization and higher integration of transistors progress, problems such as leakage current may occur due to thinning of the gate insulating film. By using a high-k material for the insulator functioning as a gate insulating film, it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness.
  • a so-called high-k material such as (Ba, Sr) TiO 3 (BST)
  • an insulator containing an oxide of one or both of aluminum and hafnium which is an insulating material having a function of suppressing diffusion of impurities and oxygen (the oxygen is difficult to permeate).
  • the insulator containing one or both oxides of aluminum and hafnium it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like.
  • the insulator 522 is formed using such a material, the insulator 522 suppresses release of oxygen from the oxide 530 and mixture of impurities such as hydrogen from the peripheral portion of the transistor 500 into the oxide 530. Functions as a layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked on the above insulator and used.
  • the insulator 520 is preferably thermally stable.
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • an insulator 520 having a stacked structure which is thermally stable and has a high relative dielectric constant can be obtained.
  • the insulator 520, the insulator 522, and the insulator 524 are illustrated as the second gate insulating film having a stacked-layer structure of three layers.
  • the insulating film may have a single layer, two layers, or a laminated structure of four or more layers.
  • the laminated structure is not limited to the same material, and may be a laminated structure made of different materials.
  • the oxide 530 including the channel formation region is preferably a metal oxide functioning as an oxide semiconductor.
  • an In-M-Zn oxide (the element M is aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium).
  • hafnium, tantalum, tungsten, magnesium, and the like are preferably used.
  • the In-M-Zn oxide that can be applied as the oxide 530 is preferably CAAC-OS (C-Axis Aligned Crystalline Oxide Semiconductor) or CAC-OS (Cloud-Aligned Composite Oxide Semiconductor).
  • CAAC-OS C-Axis Aligned Crystalline Oxide Semiconductor
  • CAC-OS Cloud-Aligned Composite Oxide Semiconductor
  • an In—Ga oxide or an In—Zn oxide may be used as the oxide 530.
  • a metal oxide having a low carrier concentration for the transistor 500 it is preferable to use a metal oxide having a low carrier concentration for the transistor 500.
  • the concentration of impurities in the metal oxide may be lowered and the density of defect states may be lowered.
  • low impurity concentration and low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • the impurities in the metal oxide include, for example, hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • hydrogen contained in a metal oxide reacts with oxygen bonded to a metal atom to be water, which may cause oxygen vacancies in the metal oxide.
  • oxygen vacancies and hydrogen combine to form a V O H.
  • V O H acts as a donor, sometimes electrons serving as carriers are generated.
  • part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including a metal oxide containing a large amount of hydrogen is likely to have normally-on characteristics.
  • the metal oxide easily moves due to stress such as heat and an electric field; therefore, when a large amount of hydrogen is contained in the metal oxide, reliability of the transistor might be deteriorated.
  • the highly purified intrinsic or substantially highly purified intrinsic it is preferable that the highly purified intrinsic or substantially highly purified intrinsic.
  • the impurities such as hydrogen (dehydration, may be described as dehydrogenation.)
  • oxygenation treatment it is important to supply oxygen to the metal oxide to fill oxygen vacancies (sometimes referred to as oxygenation treatment).
  • the metal oxide impurities is sufficiently reduced such V O H By using the channel formation region of the transistor, it is possible to have stable electrical characteristics.
  • the metal oxide may be evaluated not by the donor concentration but by the carrier concentration. Therefore, in this specification and the like, the carrier concentration which is assumed to be a state where no electric field is applied may be used as the parameter of the metal oxide, instead of the donor concentration. That is, the “carrier concentration” described in this specification and the like can be called the “donor concentration” in some cases.
  • the hydrogen concentration obtained by secondary ion mass spectrometry is less than 1 ⁇ 10 20 atoms / cm 3 , preferably 1 ⁇ 10 19 atoms / cm 3. It is less than 3 , more preferably less than 5 ⁇ 10 18 atoms / cm 3 , and even more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • the metal oxide has a high bandgap, is an intrinsic (also referred to as I-type) semiconductor, or is a substantially intrinsic semiconductor and has a channel formation region.
  • the carrier concentration of the metal oxide is preferably less than 1 ⁇ 10 18 cm ⁇ 3 , more preferably less than 1 ⁇ 10 17 cm ⁇ 3 , and further preferably less than 1 ⁇ 10 16 cm ⁇ 3. It is preferably less than 1 ⁇ 10 13 cm ⁇ 3 , more preferably less than 1 ⁇ 10 12 cm ⁇ 3 .
  • the lower limit of the carrier concentration of the metal oxide in the channel formation region is not particularly limited, but can be set to, for example, 1 ⁇ 10 ⁇ 9 cm ⁇ 3 .
  • oxygen in the oxide 530 is diffused to the conductor 542a and the conductor 542b,
  • the 542a and the conductor 542b may be oxidized. Oxidation of the conductors 542a and 542b is likely to reduce the conductivity of the conductors 542a and 542b. Note that diffusion of oxygen in the oxide 530 to the conductor 542a and the conductor 542b can be restated as absorption of oxygen in the oxide 530 by the conductor 542a and the conductor 542b.
  • the oxide 530 diffuses into the conductors 542a and 542b, so that different layers are formed between the conductor 542a and the oxide 530b and between the conductor 542b and the oxide 530b. May be done. Since the different layer contains more oxygen than the conductor 542a and the conductor 542b, it is estimated that the different layer has an insulating property.
  • the three-layer structure of the conductor 542a or the conductor 542b, the different layer, and the oxide 530b can be regarded as a three-layer structure including metal-insulator-semiconductor, and MIS (Metal-Insulator-). It may be called a "Semiconductor structure" or a diode junction structure mainly composed of a MIS structure.
  • the different layer is not limited to being formed between the conductor 542a and the conductor 542b and the oxide 530b; for example, the different layer may be formed between the conductor 542a and the conductor 542b and the oxide 530c. In some cases, or in some cases, between the conductor 542a and the conductor 542b and the oxide 530b, and between the conductor 542a and the conductor 542b and the oxide 530c.
  • the metal oxide functioning as a channel formation region in the oxide 530 preferably has a bandgap of 2 eV or more, preferably 2.5 eV or more.
  • the oxide 530 has the oxide 530a below the oxide 530b, diffusion of impurities into the oxide 530b from a structure formed below the oxide 530a can be suppressed. Further, by including the oxide 530c over the oxide 530b, diffusion of impurities from the structure formed above the oxide 530c into the oxide 530b can be suppressed.
  • the oxide 530 preferably has a laminated structure of a plurality of oxide layers in which the atomic ratio of each metal atom is different.
  • the atomic ratio of the element M in the constituent elements is higher than the atomic ratio of the element M in the constituent elements in the metal oxide used for the oxide 530b.
  • the atomic ratio of the element M to In is preferably higher than the atomic ratio of the element M to In in the metal oxide used for the oxide 530b.
  • the atomic ratio of In to the element M is preferably higher than the atomic ratio of In to the element M in the metal oxide used for the oxide 530a.
  • a metal oxide that can be used for the oxide 530a or the oxide 530b can be used.
  • the energy at the bottom of the conduction band of the oxide 530a and the oxide 530c be higher than the energy at the bottom of the conduction band of the oxide 530b.
  • the electron affinity of the oxide 530a and the oxide 530c be smaller than the electron affinity of the oxide 530b.
  • the energy level at the bottom of the conduction band changes gently at the junction of the oxide 530a, the oxide 530b, and the oxide 530c.
  • the energy levels at the bottoms of the conduction bands at the junctions of the oxide 530a, the oxide 530b, and the oxide 530c are continuously changed or continuously joined.
  • the density of defect states in the mixed layer formed at the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c may be low.
  • the oxide 530a and the oxide 530b, and the oxide 530b and the oxide 530c have a common element other than oxygen (as a main component), so that a mixed layer with low density of defect states is formed.
  • the oxide 530b is an In—Ga—Zn oxide, In—Ga—Zn oxide, Ga—Zn oxide, gallium oxide, or the like may be used as the oxide 530a and the oxide 530c.
  • the main carrier path is the oxide 530b.
  • the oxide 530a and the oxide 530c have the above structure, the density of defect states in the interface between the oxide 530a and the oxide 530b and the interface between the oxide 530b and the oxide 530c can be reduced. Therefore, the influence of interface scattering on carrier conduction is reduced and the transistor 500 can obtain high on-state current.
  • the conductor 542a and the conductor 542b which function as a source electrode and a drain electrode are provided over the oxide 530b.
  • Examples of the conductor 542a and the conductor 542b include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, and ruthenium. It is preferable to use a metal element selected from iridium, strontium, and lanthanum, an alloy containing the above metal element as a component, an alloy in which the above metal elements are combined, or the like.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, or the like is used.
  • tantalum nitride, titanium nitride, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, and oxide containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even when absorbing oxygen. Further, a metal nitride film such as tantalum nitride is preferable because it has a barrier property against hydrogen or oxygen.
  • the conductor 542a and the conductor 542b are shown as a single layer structure, but may be a laminated structure of two or more layers.
  • a tantalum nitride film and a tungsten film may be stacked.
  • a titanium film and an aluminum film may be stacked.
  • a two-layer structure in which an aluminum film is stacked over a tungsten film a two-layer structure in which a copper film is stacked over a copper-magnesium-aluminum alloy film, a two-layer structure in which a copper film is stacked over a titanium film, and a tungsten film is formed over the tungsten film.
  • a two-layer structure in which copper films are laminated may be used.
  • a titanium film or a titanium nitride film a three-layer structure in which an aluminum film or a copper film is stacked over the titanium film or the titanium nitride film, and a titanium film or a titanium nitride film is further formed thereover, a molybdenum film, or
  • a molybdenum nitride film and an aluminum film or a copper film are stacked over the molybdenum film or the molybdenum nitride film, and a molybdenum film or a molybdenum nitride film is formed thereover.
  • a transparent conductive material containing indium oxide, tin oxide, or zinc oxide may be used.
  • regions 543a and 543b may be formed as low resistance regions at the interface between the oxide 530 and the conductor 542a (conductor 542b) and in the vicinity thereof.
  • the region 543a functions as one of the source region and the drain region
  • the region 543b functions as the other of the source region and the drain region.
  • a channel formation region is formed in a region between the region 543a and the region 543b.
  • the oxygen concentration in the region 543a (region 543b) may be reduced.
  • a metal compound layer containing a metal contained in the conductor 542a (conductor 542b) and a component of the oxide 530 may be formed in the region 543a (region 543b). In such a case, the carrier concentration in the region 543a (region 543b) increases, and the region 543a (region 543b) becomes a low resistance region.
  • the insulator 544 is provided so as to cover the conductors 542a and 542b and suppresses oxidation of the conductors 542a and 542b. At this time, the insulator 544 may be provided so as to cover a side surface of the oxide 530 and be in contact with the insulator 524.
  • the insulator 544 one or two or more kinds of metal oxides selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, neodymium, lanthanum, magnesium, and the like are included. Can be used. Alternatively, as the insulator 544, silicon nitride oxide, silicon nitride, or the like can be used.
  • the insulator 544 an oxide containing one or both of aluminum and hafnium, such as aluminum oxide, hafnium oxide, aluminum, or an oxide containing hafnium (hafnium aluminate).
  • hafnium aluminate has higher heat resistance than a hafnium oxide film. Therefore, crystallization is less likely to occur in heat treatment in a later step, which is preferable.
  • the insulator 544 is not an essential component if the conductors 542a and 542b are materials having oxidation resistance or if the conductivity does not significantly decrease even when oxygen is absorbed. It may be appropriately designed depending on the desired transistor characteristics.
  • impurities such as water and hydrogen contained in the insulator 580 can be suppressed from diffusing into the oxide 530b through the oxide 530c and the insulator 550.
  • oxidation of the conductor 560 due to excess oxygen in the insulator 580 can be suppressed.
  • the insulator 550 functions as a first gate insulating film.
  • the insulator 550 is preferably arranged in contact with the inside (top surface and side surface) of the oxide 530c.
  • the insulator 550 is preferably formed using an insulator which contains excess oxygen and releases oxygen by heating.
  • silicon oxide containing excess oxygen, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide added with fluorine, silicon oxide added with carbon, carbon oxide added with carbon, and nitrogen are added.
  • the silicon oxide which it has can be used.
  • silicon oxide and silicon oxynitride are preferable because they are stable to heat.
  • oxygen is effectively supplied from the insulator 550 to the channel formation region of the oxide 530b through the oxide 530c. Can be supplied. Further, like the insulator 524, the concentration of impurities such as water or hydrogen in the insulator 550 is preferably reduced.
  • the thickness of the insulator 550 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 550 and the conductor 560 in order to efficiently supply the excess oxygen included in the insulator 550 to the oxide 530.
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 550 to the conductor 560.
  • diffusion of excess oxygen from the insulator 550 to the conductor 560 is suppressed. That is, a decrease in the amount of excess oxygen supplied to the oxide 530 can be suppressed.
  • oxidation of the conductor 560 due to excess oxygen can be suppressed.
  • a material that can be used for the insulator 544 may be used.
  • the insulator 550 may have a stacked structure like the second gate insulating film.
  • an insulator functioning as a gate insulating film is formed using a high-k material and a thermal insulator.
  • a layered structure of a stable material it is possible to reduce the gate potential during transistor operation while maintaining the physical film thickness. Further, it is possible to obtain a laminated structure that is thermally stable and has a high relative dielectric constant.
  • the conductor 560 functioning as the first gate electrode is shown as a two-layer structure in FIGS. 9A and 9B, it may have a single-layer structure or a stacked structure of three or more layers.
  • the conductor 560a has a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) is preferably used. Since the conductor 560a has a function of suppressing diffusion of oxygen, oxygen contained in the insulator 550 can prevent oxidation of the conductor 560b and decrease in conductivity.
  • impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitric oxide molecules (N 2 O, NO, NO 2, etc.), and copper atoms. It is preferable to use materials. Alternatively, a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms and oxygen molecules) is preferably used. Since the
  • the conductive material having a function of suppressing diffusion of oxygen for example, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • an oxide semiconductor which can be used for the oxide 530 can be used as the conductor 560a. In that case, by forming a film of the conductor 560b by a sputtering method, the electric resistance value of the conductor 560a can be reduced to be a conductor. This can be called an OC (Oxide Conductor) electrode.
  • the conductor 560b is preferably made of a conductive material containing tungsten, copper, or aluminum as a main component. Since the conductor 560b also functions as a wiring, it is preferable to use a conductor having high conductivity. For example, a conductive material containing tungsten, copper, or aluminum as its main component can be used.
  • the conductor 560b may have a stacked structure, for example, a stacked structure of titanium or titanium nitride and the above conductive material.
  • the insulator 580 is provided on the conductor 542a and the conductor 542b through the insulator 544.
  • the insulator 580 preferably has an excess oxygen region.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon, and nitrogen-added silicon oxide a voided oxide
  • silicon oxide and silicon oxynitride are preferable because they are thermally stable.
  • silicon oxide and silicon oxide having vacancies are preferable because an excess oxygen region can be easily formed in a later step.
  • the insulator 580 preferably has an excess oxygen region. By providing the insulator 580 from which oxygen is released by heating in contact with the oxide 530c, oxygen in the insulator 580 can be efficiently supplied to the oxide 530 through the oxide 530c. Note that the concentration of impurities such as water or hydrogen in the insulator 580 is preferably reduced.
  • the opening of the insulator 580 is formed so as to overlap with a region between the conductor 542a and the conductor 542b. Accordingly, the conductor 560 is formed so as to be embedded in the opening of the insulator 580 and the region between the conductor 542a and the conductor 542b.
  • the conductor 560 When miniaturizing semiconductor devices, it is necessary to shorten the gate length, but it is necessary to prevent the conductivity of the conductor 560 from decreasing. Therefore, if the thickness of the conductor 560 is increased, the conductor 560 can have a shape with a high aspect ratio. In this embodiment mode, the conductor 560 is provided so as to be embedded in the opening of the insulator 580; therefore, even if the conductor 560 has a high aspect ratio, the conductor 560 can be formed without being destroyed during the process. You can
  • the insulator 574 is preferably provided in contact with the top surface of the insulator 580, the top surface of the conductor 560, and the top surface of the insulator 550.
  • an excess oxygen region can be provided in the insulator 550 and the insulator 580. Accordingly, oxygen can be supplied into the oxide 530 from the excess oxygen region.
  • insulator 574 a metal oxide containing one kind or two or more kinds selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like is used. You can
  • aluminum oxide has a high barrier property and can suppress the diffusion of hydrogen and nitrogen even if it is a thin film of 0.5 nm or more and 3.0 nm or less. Therefore, the aluminum oxide film formed by a sputtering method can have a function as a barrier film against impurities such as hydrogen as well as an oxygen supply source.
  • the insulator 581 functioning as an interlayer film over the insulator 574.
  • the insulator 581 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 540a and 540b are arranged in the openings formed in the insulator 581, the insulator 574, the insulator 580, and the insulator 544.
  • the conductor 540a and the conductor 540b are provided to face each other with the conductor 560 interposed therebetween.
  • the conductors 540a and 540b have the same structures as conductors 546 and 548 described later.
  • An insulator 582 is provided on the insulator 581.
  • the insulator 582 it is preferable to use a substance having a barrier property against oxygen and hydrogen. Therefore, a material similar to that of the insulator 514 can be used for the insulator 582.
  • the insulator 582 is preferably formed using a metal oxide such as aluminum oxide, hafnium oxide, or tantalum oxide.
  • aluminum oxide has a high blocking effect that does not allow the film to permeate both oxygen and impurities such as hydrogen and moisture that cause fluctuations in the electrical characteristics of the transistor. Therefore, aluminum oxide can prevent impurities such as hydrogen and moisture from entering the transistor 500 during and after the manufacturing process of the transistor. Further, release of oxygen from the oxide included in the transistor 500 can be suppressed. Therefore, it is suitable to be used as a protective film for the transistor 500.
  • an insulator 586 is provided on the insulator 582.
  • a material similar to that of the insulator 320 can be used.
  • a material having a relatively low dielectric constant to these insulators, it is possible to reduce the parasitic capacitance generated between the wirings.
  • a silicon oxide film, a silicon oxynitride film, or the like can be used as the insulator 586.
  • the insulator 520, the insulator 522, the insulator 524, the insulator 544, the insulator 580, the insulator 574, the insulator 581, the insulator 582, and the insulator 586 include the conductor 546, the conductor 548, and the like. Is embedded.
  • the conductor 546 and the conductor 548 have a function as a plug connected to the capacitor 600, the transistor 500, or the transistor 300, or a wiring.
  • the conductor 546 and the conductor 548 can be provided using a material similar to that of the conductor 328 and the conductor 330.
  • an opening may be formed so as to surround the transistor 500, and an insulator having a high barrier property against hydrogen or water may be formed so as to cover the opening.
  • an insulator having a high barrier property against hydrogen or water By wrapping the transistor 500 with the above-described insulator having a high barrier property, moisture and hydrogen can be prevented from entering from the outside.
  • the plurality of transistors 500 may be collectively wrapped with an insulator having a high barrier property against hydrogen or water.
  • an opening reaching the insulator 514 or the insulator 522 is formed and the above-described insulator having a high barrier property is provided so as to be in contact with the insulator 514 or the insulator 522.
  • the formation is preferable because it can serve as part of a manufacturing process of the transistor 500.
  • the insulator having a high barrier property against hydrogen or water a material similar to that of the insulator 522 may be used, for example.
  • the capacitor element 600 is provided above the transistor 500.
  • the capacitor 600 includes a conductor 610, a conductor 620, and an insulator 630.
  • the conductor 612 may be provided over the conductor 546 and the conductor 548.
  • the conductor 612 has a function of a plug connected to the transistor 500 or a wiring.
  • the conductor 610 has a function as an electrode of the capacitor 600. Note that the conductor 612 and the conductor 610 can be formed at the same time.
  • a metal film containing an element selected from molybdenum, titanium, tantalum, tungsten, aluminum, copper, chromium, neodymium, and scandium, or a metal nitride film containing the above element as a component (Tantalum nitride film, titanium nitride film, molybdenum nitride film, tungsten nitride film) or the like can be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, or silicon oxide is added.
  • a conductive material such as indium tin oxide described above can also be applied.
  • the conductor 612 and the conductor 610 have a single-layer structure in FIG. 7, the structure is not limited to the above structure and may have a stacked structure of two or more layers.
  • a conductor having a barrier property and a conductor having high adhesion to the conductor having a high conductivity may be formed between the conductor having a barrier property and the conductor having high conductivity.
  • a conductor 620 is provided so as to overlap with the conductor 610 through the insulator 630.
  • the conductor 620 can be formed using a conductive material such as a metal material, an alloy material, or a metal oxide material. It is preferable to use a high melting point material such as tungsten or molybdenum that has both heat resistance and conductivity, and it is particularly preferable to use tungsten.
  • a low resistance metal material such as Cu (copper) or Al (aluminum) may be used.
  • An insulator 650 is provided on the conductor 620 and the insulator 630.
  • the insulator 650 can be provided using a material similar to that of the insulator 320. Further, the insulator 650 may function as a flattening film that covers the uneven shape below the insulator 650.
  • a semiconductor device including a transistor including an oxide semiconductor variation in electrical characteristics can be suppressed and reliability can be improved.
  • a semiconductor device including a transistor including an oxide semiconductor can be miniaturized or highly integrated.
  • FIG. 10 shows a capacitor element 600A as an example of the capacitor element 600 applicable to the semiconductor device shown in FIG. 10A is a top view of the capacitor 600A
  • FIG. 10B is a perspective view showing a cross section taken along the alternate long and short dash line L3-L4 of the capacitive element 600A
  • FIG. 10C is a cross section taken along the alternate long and short dash line W3-L4 of the capacitive element 600A.
  • FIG. 10 shows a capacitor element 600A as an example of the capacitor element 600 applicable to the semiconductor device shown in FIG. 10A is a top view of the capacitor 600A
  • FIG. 10B is a perspective view showing a cross section taken along the alternate long and short dash line L3-L4 of the capacitive element 600A
  • FIG. 10C is a cross section taken along the alternate long and short dash line W3-L4 of the capacitive element 600A.
  • the conductor 610 functions as one of the pair of electrodes of the capacitor 600A, and the conductor 620 functions as the other of the pair of electrodes of the capacitor 600A. Further, the insulator 630 functions as a dielectric sandwiched between the pair of electrodes.
  • the capacitive element 600A is electrically connected to a conductor 546 and a conductor 548 below the conductor 610.
  • the conductor 546 and the conductor 548 function as a plug or a wiring for connecting to another circuit element.
  • 10A to 10C, the conductor 546 and the conductor 548 are collectively referred to as a conductor 540.
  • FIGS. 10A to 10C an insulator 586 in which a conductor 546 and a conductor 548 are embedded, an insulator 650 covering the conductor 620, and an insulator 630 are included in order to clearly show the drawings. Is omitted.
  • the capacitor 600 illustrated in FIGS. 7 and 8 and the capacitor 600A illustrated in FIGS. 10A to 10C are planar types, but the shape of the capacitor is not limited to this.
  • the capacitor 600 (capacitor 600A) may be the cylinder-type capacitor 600B shown in FIGS. 11A to 11C.
  • FIG. 11A is a top view of the capacitor 600B
  • FIG. 11B is a cross-sectional view taken along dashed-dotted line L3-L4 of the capacitor 600B
  • FIG. 11C is a perspective view showing a cross-section taken along dashed-dotted line W3-L4 of the capacitor 600B. is there.
  • a capacitor 600B includes an insulator 631 over an insulator 586 in which a conductor 540 is embedded, an insulator 651 having an opening, a conductor 610 functioning as one of a pair of electrodes, and a pair of electrodes. And a conductor 620 that functions as the other of the electrodes.
  • the insulator 586, the insulator 650, and the insulator 651 are omitted for the sake of clearly showing the figure.
  • the same material as the insulator 586 can be used.
  • a conductor 611 is embedded in the insulator 631 so as to be electrically connected to the conductor 540.
  • a material similar to that of the conductor 330 and the conductor 518 can be used, for example.
  • the same material as the insulator 586 can be used.
  • the insulator 651 has an opening as described above, and the opening overlaps the conductor 611.
  • the conductor 610 is formed on the bottom and side surfaces of the opening. That is, the conductor 610 overlaps with the conductor 611 and is electrically connected to the conductor 611.
  • an opening is formed in the insulator 651 by an etching method or the like, and then the conductor 610 is formed by a sputtering method, an ALD method, or the like. After that, the conductor 610 formed over the insulator 651 may be removed by a CMP (Chemical Mechanical Polishing) method or the like, leaving the conductor 610 formed over the opening.
  • CMP Chemical Mechanical Polishing
  • the insulator 630 is located on the insulator 651 and on the surface on which the conductor 610 is formed. Note that the insulator 630 functions as a dielectric which is sandwiched between a pair of electrodes in the capacitor.
  • the conductor 620 is formed on the insulator 630 so that the opening of the insulator 651 is filled.
  • the insulator 650 is formed so as to cover the insulator 630 and the conductor 620.
  • the cylinder-type capacitance element 600B shown in FIGS. 11A to 11C can have a higher capacitance value than the planar-type capacitance element 600A. Therefore, for example, by applying the capacitor 600B as the capacitor C1, the capacitor C2, or the like described in the above embodiment, the voltage between the terminals of the capacitor can be maintained for a long time.
  • a metal oxide that can be used for the OS transistors described in the above embodiments is CAC-OS (Cloud-Aligned Composite Oxide Semiconductor) and CAAC-OS (c-axis Aligned Crystal Oxide Semiconductor). ) Will be described.
  • CAC represents an example of a function or a material structure
  • CAAC represents an example of a crystal structure.
  • the CAC-OS or the CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and the whole material has a function as a semiconductor.
  • a conductive function is a function of flowing electrons (or holes) serving as carriers
  • an insulating function is an electron serving as carriers. It is a function that does not flow.
  • the CAC-OS or the CAC-metal oxide has a conductive area and an insulating area.
  • the conductive region has the above-mentioned conductive function
  • the insulating region has the above-mentioned insulating function.
  • the conductive region and the insulating region may be separated at the nanoparticle level.
  • the conductive region and the insulating region may be unevenly distributed in the material.
  • the conductive region may be observed as a cloudy connection at the periphery and connected in a cloud shape.
  • the conductive region and the insulating region are each dispersed in the material in a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm. There is.
  • CAC-OS or CAC-metal oxide is composed of components having different band gaps.
  • the CAC-OS or CAC-metal oxide is composed of a component having a wide gap due to the insulating region and a component having a narrow gap due to the conductive region.
  • the carrier when the carrier is flown, the carrier mainly flows in the component having the narrow gap.
  • the component having the narrow gap acts complementarily to the component having the wide gap, and the carrier also flows to the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel formation region of the transistor, a high current driving force, that is, a high on-current and a high field-effect mobility can be obtained in the on state of the transistor.
  • the CAC-OS or the CAC-metal oxide can also be referred to as a matrix composite material or a metal matrix composite material.
  • Oxide semiconductors are classified into single crystal oxide semiconductors and other non-single crystal oxide semiconductors.
  • the non-single-crystal oxide semiconductor include a CAAC-OS (c-axis aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, a nc-OS (nanocrystal oxide semiconductor), and a pseudo-amorphous oxide semiconductor (a-like oxide).
  • OS amorphous-like oxide semiconductor (OS) and amorphous oxide semiconductors.
  • CAAC-OS has a crystal structure having a c-axis orientation, and a plurality of nanocrystals are connected in the ab plane direction to have a strain.
  • the strain refers to a portion where the orientation of the lattice arrangement is changed between a region where the lattice arrangement is uniform and another region where the lattice arrangement is uniform in the region where a plurality of nanocrystals are connected.
  • Nanocrystals are basically hexagonal, but they are not limited to regular hexagons and may be non-regular hexagons.
  • the strain may have a lattice arrangement such as a pentagon and a heptagon.
  • a clear crystal grain boundary also referred to as a grain boundary
  • the distortion of the lattice arrangement suppresses the formation of crystal grain boundaries. This is because the CAAC-OS can tolerate strain due to a non-dense arrangement of oxygen atoms in the ab plane direction, a change in bond distance between atoms due to substitution with a metal element, or the like. It is thought to be because.
  • the CAAC-OS is a layered crystal in which a layer containing indium and oxygen (hereinafter, an In layer) and a layer containing elements M, zinc, and oxygen (hereinafter, a (M, Zn) layer) are stacked. It tends to have a structure (also called a layered structure).
  • indium and the element M can be replaced with each other, and when the element M of the (M, Zn) layer is replaced with indium, it can be expressed as an (In, M, Zn) layer.
  • the indium of the In layer is replaced with the element M, it can be expressed as an (In, M) layer.
  • CAAC-OS is an oxide semiconductor with high crystallinity.
  • the CAAC-OS a clear crystal grain boundary cannot be confirmed; therefore, it can be said that a decrease in electron mobility due to the crystal grain boundary is unlikely to occur.
  • the crystallinity of an oxide semiconductor might be lowered due to the inclusion of impurities, the generation of defects, or the like; therefore, it can be said that the CAAC-OS is an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, the oxide semiconductor including the CAAC-OS has stable physical properties. Therefore, the oxide semiconductor including the CAAC-OS is highly heat resistant and highly reliable. Further, the CAAC-OS is stable even at a high temperature (so-called thermal budget) in the manufacturing process. Therefore, when the CAAC-OS is used for the OS transistor, the degree of freedom in the manufacturing process can be increased.
  • Nc-OS has a periodic atomic arrangement in a minute region (for example, a region of 1 nm or more and 10 nm or less, particularly a region of 1 nm or more and 3 nm or less). Moreover, in the nc-OS, no regularity is found in the crystal orientation between different nanocrystals. Therefore, no orientation is seen in the entire film. Therefore, the nc-OS may be indistinguishable from the a-like OS or the amorphous oxide semiconductor depending on the analysis method.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and the amorphous oxide semiconductor.
  • the a-like OS has a void or a low density region. That is, the crystallinity of the a-like OS is lower than that of the nc-OS and the CAAC-OS.
  • Oxide semiconductors have various structures, and each has different characteristics.
  • the oxide semiconductor of one embodiment of the present invention may include two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS.
  • an oxide semiconductor having a low carrier concentration for the transistor it is preferable to use an oxide semiconductor having a low carrier concentration for the transistor.
  • the concentration of impurities in the oxide semiconductor film may be lowered and the density of defect states may be lowered.
  • a low impurity concentration and a low density of defect states are sometimes referred to as high-purity intrinsic or substantially high-purity intrinsic, and also intrinsic or substantially intrinsic.
  • the density of trap states may be low.
  • the charge trapped in the trap level of the oxide semiconductor takes a long time to disappear and may behave as if it were a fixed charge. Therefore, a transistor in which a channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon and the like.
  • the concentration of silicon or carbon in the oxide semiconductor and the concentration of silicon or carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor contains an alkali metal or an alkaline earth metal
  • a defect level might be formed and a carrier might be generated. Therefore, a transistor including an oxide semiconductor containing an alkali metal or an alkaline earth metal is likely to have normally-on characteristics. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the oxide semiconductor.
  • the concentration of an alkali metal or an alkaline earth metal in the oxide semiconductor obtained by SIMS is 1 ⁇ 10 18 atoms / cm 3 or less, preferably 2 ⁇ 10 16 atoms / cm 3 or less.
  • the oxide semiconductor when nitrogen is contained, electrons that are carriers are generated, the carrier concentration is increased, and n-type is easily generated. As a result, a transistor including an oxide semiconductor containing nitrogen as a semiconductor is likely to have normally-on characteristics. Therefore, in the oxide semiconductor, nitrogen is preferably reduced as much as possible.
  • the concentration of nitrogen in the oxide semiconductor is less than 5 ⁇ 10 19 atoms / cm 3 in SIMS, preferably 5 ⁇ 10 18. Atoms / cm 3 or less, more preferably 1 ⁇ 10 18 atoms / cm 3 or less, and further preferably 5 ⁇ 10 17 atoms / cm 3 or less.
  • the oxide semiconductor reacts with oxygen which is bonded to a metal atom to be water, which might cause oxygen deficiency.
  • oxygen When hydrogen enters the oxygen vacancies, electrons that are carriers may be generated. Further, part of hydrogen may be bonded to oxygen which is bonded to a metal atom to generate an electron which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, it is preferable that hydrogen in the oxide semiconductor be reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms / cm 3 , preferably less than 1 ⁇ 10 19 atoms / cm 3 , and more preferably 5 ⁇ 10 18 atoms / cm 3. It is less than 3 , and more preferably less than 1 ⁇ 10 18 atoms / cm 3 .
  • This embodiment mode shows an example of a semiconductor wafer in which the semiconductor device or the like shown in the above embodiment mode is formed and an electronic component in which the semiconductor device is incorporated.
  • a semiconductor wafer 4800 illustrated in FIG. 12A includes a wafer 4801 and a plurality of circuit portions 4802 provided on the top surface of the wafer 4801. A portion without the circuit portion 4802 on the upper surface of the wafer 4801 is a spacing 4803, which is a dicing area.
  • the semiconductor wafer 4800 can be manufactured by forming a plurality of circuit portions 4802 on the surface of the wafer 4801 by a previous process. After that, the surface of the wafer 4801 opposite to the surface on which the plurality of circuit portions 4802 are formed may be ground to reduce the thickness of the wafer 4801. Through this step, warpage of the wafer 4801 can be reduced and the size of the component can be reduced.
  • the next step is the dicing process.
  • the dicing is performed along the scribe line SCL1 and the scribe line SCL2 (which may be referred to as a dicing line or a cutting line) indicated by the one-dot chain line.
  • the spacing 4803 is provided so that the plurality of scribe lines SCL1 are parallel to each other and the plurality of scribe lines SCL2 are parallel to each other in order to easily perform the dicing process, and the scribe lines SCL1 and SCL2 are It is preferable that they are provided vertically.
  • a chip 4800a as shown in FIG. 12B can be cut out from the semiconductor wafer 4800.
  • the chip 4800a includes a wafer 4801a, a circuit portion 4802, and a spacing 4803a. Note that it is preferable that the spacing 4803a be as small as possible. In this case, the width of the spacing 4803 between the adjacent circuit portions 4802 may be substantially the same as the margin of the scribe line SCL1 or the margin of the scribe line SCL2.
  • the shape of the element substrate of one embodiment of the present invention is not limited to the shape of the semiconductor wafer 4800 illustrated in FIG. 12A.
  • it may be a semiconductor wafer having a rectangular shape.
  • the shape of the element substrate can be changed as appropriate depending on a manufacturing process of the element and an apparatus for manufacturing the element.
  • FIG. 12C shows a perspective view of electronic component 4700 and a substrate (mounting substrate 4704) on which electronic component 4700 is mounted.
  • the electronic component 4700 illustrated in FIG. 12C includes the lead 4701 and the chip 4800a described above, and functions as an IC chip or the like.
  • the electronic component 4700 includes, for example, a wire bonding step of electrically connecting the lead 4701 of the lead frame and the electrode on the chip 4800a with a thin metal wire, a molding step of sealing with an epoxy resin, and a lead frame. It can be manufactured by performing a plating process on the lead 4701 and a printing process on the surface of the package. Further, in the wire bonding process, for example, ball bonding, wedge bonding or the like can be used. Further, in FIG. 12C, QFP (Quad Flat Package) is applied to the package of the electronic component 4700, but the form of the package is not limited to this.
  • QFP Quad Flat Package
  • the electronic component 4700 is mounted on, for example, a printed circuit board 4702.
  • a plurality of such IC chips are combined and electrically connected to each other on the printed board 4702, whereby the mounting board 4704 is completed.
  • FIG. 12D shows a perspective view of the electronic component 4730.
  • the electronic component 4730 is an example of SiP (System in Package) or MCM (Multi Chip Module).
  • an interposer 4731 is provided on a package substrate 4732 (printed circuit board), and a semiconductor device 4735 and a plurality of semiconductor devices 4710 are provided on the interposer 4731.
  • the electronic component 4730 has a semiconductor device 4710.
  • the semiconductor device 4710 for example, the semiconductor device described in the above embodiment, a wide band memory (HBM: High Bandwidth Memory), or the like can be used.
  • the semiconductor device 4735 an integrated circuit (semiconductor device) such as a CPU, a GPU, an FPGA, or a memory device can be used.
  • the package substrate 4732 a ceramic substrate, a plastic substrate, a glass epoxy substrate, or the like can be used.
  • the interposer 4731 a silicon interposer, a resin interposer, or the like can be used.
  • the interposer 4731 has a plurality of wirings and has a function of electrically connecting a plurality of integrated circuits having different terminal pitches.
  • the plurality of wirings are provided in a single layer or a multilayer.
  • the interposer 4731 has a function of electrically connecting an integrated circuit provided over the interposer 4731 to an electrode provided over the package substrate 4732.
  • an interposer may be called a "redistribution board" or an "intermediate board.”
  • a through electrode may be provided in the interposer 4731, and the integrated circuit and the package substrate 4732 may be electrically connected using the through electrode.
  • TSV Three Silicon Via
  • a silicon interposer As the interposer 4731. Since a silicon interposer does not need to have an active element, it can be manufactured at lower cost than an integrated circuit. On the other hand, since the wiring of the silicon interposer can be formed by a semiconductor process, it is easy to form fine wiring, which is difficult with the resin interposer.
  • the interposer on which the HBM is mounted is required to form fine and high-density wiring. Therefore, it is preferable to use the silicon interposer as the interposer for mounting the HBM.
  • a heat sink may be provided so as to overlap with the electronic component 4730.
  • the heat sink it is preferable that the heights of the integrated circuits provided on the interposer 4731 be uniform.
  • the semiconductor device 4710 and the semiconductor device 4735 have the same height.
  • An electrode 4733 may be provided on the bottom of the package substrate 4732 in order to mount the electronic component 4730 on another substrate.
  • FIG. 12D shows an example in which the electrode 4733 is formed of a solder ball.
  • BGA Ball Grid Array
  • the electrode 4733 may be formed using a conductive pin.
  • PGA Peripheral Component Interconnect
  • the electronic component 4730 can be mounted on another board using various mounting methods other than BGA and PGA.
  • SPGA Sttaggered Pin Grid Array
  • LGA Land Grid Array
  • QFP Quad Flat Package
  • QFJ Quad Flat J-leaded package
  • QFN Quad-on-Flag
  • the cylindrical secondary battery 1400 has a positive electrode cap (battery lid) 1401 on the upper surface and battery cans (exterior cans) 1402 on the side surfaces and the bottom surface.
  • the positive electrode cap 1401 and the battery can 1402 are insulated by a gasket (insulating packing) 1410.
  • the secondary battery 1400 may be provided with a control circuit 1404 formed or fixed on a flexible substrate 1403 along the side surface of the secondary battery 1400.
  • the control circuit 1404 the semiconductor device 100, the semiconductor devices 100A to 100D described in the above embodiment can be used.
  • the control circuit 1404 can be provided along the curved surface of the cylindrical secondary battery 1400. Therefore, the space occupied by the control circuit 1404 can be reduced. Therefore, miniaturization of an electronic device including the secondary battery 1400 and the control circuit 1404 can be realized.
  • Examples of the flexible substrate 1403 include plastics represented by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), and polytetrafluoroethylene (PTFE).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyether sulfone
  • PTFE polytetrafluoroethylene
  • there is a synthetic resin such as acrylic resin.
  • polypropylene, polyester, polyvinyl fluoride, polyvinyl chloride, or the like can be used.
  • polyamide, polyimide, aramid, epoxy, inorganic vapor deposition film, paper, or the like can be given.
  • FIG. 13B is a diagram schematically showing a cross section of a cylindrical secondary battery.
  • the cylindrical secondary battery shown in FIG. 13B has a positive electrode cap (battery lid) 1601 on the upper surface and battery cans (exterior cans) 1602 on the side and bottom surfaces.
  • the positive electrode cap and the battery can (outer can) 1602 are insulated by a gasket (insulating packing) 1610.
  • a battery element in which a belt-shaped positive electrode 1604 and a negative electrode 1606 are wound with a separator 1605 sandwiched therebetween is provided inside the hollow cylindrical battery can 1602.
  • the battery element is wound around the center pin.
  • the battery can 1602 has one end closed and the other end open.
  • a metal such as nickel, aluminum, or titanium having corrosion resistance to an electrolytic solution, or an alloy thereof or an alloy of these and another metal (for example, stainless steel) can be used. .. Further, in order to prevent corrosion due to the electrolytic solution, it is preferable to coat the battery can 1602 with nickel, aluminum or the like.
  • the battery element in which the positive electrode, the negative electrode, and the separator are wound is sandwiched by a pair of insulating plates 1608 and 1609 facing each other.
  • a non-aqueous electrolytic solution (not shown) is injected into the inside of the battery can 1602 provided with the battery element.
  • the non-aqueous electrolyte the same one as the coin type secondary battery can be used.
  • a positive electrode terminal (positive electrode current collecting lead) 1603 is connected to the positive electrode 1604, and a negative electrode terminal (negative electrode current collecting lead) 1607 is connected to the negative electrode 1606.
  • a metal material such as aluminum can be used for the positive electrode terminal 1603 and the negative electrode terminal 1607.
  • the positive electrode terminal 1603 is resistance-welded to the safety valve mechanism 1613, and the negative electrode terminal 1607 is resistance-welded to the bottom of the battery can 1602.
  • the safety valve mechanism 1613 is electrically connected to the positive electrode cap 1601 via a PTC element (Positive Temperature Coefficient) 1611.
  • the safety valve mechanism 1613 disconnects the electrical connection between the positive electrode cap 1601 and the positive electrode 1604 when the increase in the internal pressure of the battery exceeds a predetermined threshold value.
  • the PTC element 1611 is a PTC element whose resistance increases when the temperature rises, and the amount of current is limited by the increase in resistance to prevent abnormal heat generation.
  • Barium titanate (BaTiO 3 ) based semiconductor ceramics or the like can be used for the PTC element.
  • FIG. 13C shows an example of the power storage system 1415.
  • the power storage system 1415 includes a plurality of secondary batteries 1400.
  • the positive electrode of each secondary battery is in contact with and electrically connected to the conductor 1424 separated by the insulator 1425.
  • the conductor 1424 is electrically connected to the control circuit 1420 through a wiring 1423.
  • the negative electrode of each secondary battery is electrically connected to the control circuit 1420 through a wiring 1426.
  • the semiconductor device 100, the semiconductor devices 100A to 100D (or the semiconductor device 100, the electronic devices including the semiconductor devices 100A to 100D) described in the above embodiment can be used.
  • FIG. 13D shows an example of the power storage system 1415.
  • the power storage system 1415 includes a plurality of secondary batteries 1400, and the plurality of secondary batteries 1400 are sandwiched between a conductive plate 1413 and a conductive plate 1414.
  • the plurality of secondary batteries 1400 are electrically connected to the conductive plates 1413 and 1414 by a wiring 1416.
  • the plurality of secondary batteries 1400 may be connected in parallel, may be connected in series, or may be connected in parallel and then further connected in series.
  • a temperature control device may be provided between the plurality of secondary batteries 1400.
  • the secondary battery 1400 When the secondary battery 1400 is overheated, it can be cooled by the temperature control device, and when the secondary battery 1400 is too cold, it can be heated by the temperature control device. Therefore, the performance of the power storage system 1415 is less likely to be affected by the outside temperature.
  • the power storage system 1415 is electrically connected to the control circuit 1420 via wiring 1421 and wiring 1422.
  • the control circuit 1420 the battery control circuit described in any of the above embodiments can be used.
  • the wiring 1421 is electrically connected to the positive electrodes of the plurality of secondary batteries 1400 through the conductive plate 1413
  • the wiring 1422 is electrically connected to the negative electrodes of the plurality of secondary batteries 1400 through the conductive plate 1414.
  • FIG. 14A is a diagram showing the external appearance of the secondary battery pack 1531.
  • FIG. 14B is a diagram illustrating the configuration of the secondary battery pack 1531.
  • the secondary battery pack 1531 includes a circuit board 1501 and a secondary battery 1513. A label 1509 is attached to the secondary battery 1513.
  • the circuit board 1501 is fixed by a seal 1515.
  • the secondary battery pack 1531 has an antenna 1517.
  • the circuit board 1501 has a control circuit 1590.
  • the control circuit 1590 the battery control circuit described in any of the above embodiments can be used.
  • the control circuit 1590 is provided over the circuit board 1501.
  • the circuit board 1501 is electrically connected to the terminals 1511.
  • the circuit board 1501 is electrically connected to the antenna 1517, one of the positive electrode lead and the negative electrode lead 1551 of the secondary battery 1513, and the other one of the positive electrode lead and the negative electrode lead 1552.
  • a circuit system 1590a provided on the circuit board 1501 and a circuit system 1590b electrically connected to the circuit board 1501 via the terminals 1511 may be provided.
  • part of the control circuit of one embodiment of the present invention is provided in the circuit system 1590a and another part is provided in the circuit system 1590b.
  • the antenna 1517 is not limited to the coil shape, and may have a linear shape or a plate shape, for example.
  • an antenna such as a planar antenna, an aperture antenna, a traveling wave antenna, an EH antenna, a magnetic field antenna, or a dielectric antenna may be used.
  • the antenna 1517 may be a flat conductor. This plate-shaped conductor can function as one of electric field coupling conductors. That is, the antenna 1517 may function as one of the two conductors included in the capacitor. As a result, not only the electromagnetic field and the magnetic field but also the electric field can be used to exchange electric power.
  • the secondary battery pack 1531 has a layer 1519 between the antenna 1517 and the secondary battery 1513.
  • the layer 1519 has a function of shielding an electromagnetic field from the secondary battery 1513, for example.
  • a magnetic substance can be used as the layer 1519.
  • the secondary battery 1513 has a wound battery element 1593 as shown in FIG. 14C.
  • the battery element 1593 has a negative electrode 1594, a positive electrode 1595, and a separator 1596.
  • the battery element 1593 is formed by stacking a negative electrode 1594 and a positive electrode 1595 so that the negative electrode 1594 and the positive electrode 1595 overlap each other with a separator 1596 interposed therebetween, and winding the laminated sheet.
  • the information terminal 5500 illustrated in FIG. 15A is a mobile phone (smartphone) that is a type of information terminal.
  • the information terminal 5500 includes a housing 5510 and a display portion 5511.
  • a touch panel is provided in the display portion 5511 and a button is provided in the housing 5510 as an input interface.
  • FIG. 15B shows a wristwatch-type wearable terminal 5900 as an example of the information terminal.
  • the wearable terminal 5900 includes a housing 5901, a display portion 5902, operation buttons 5903, operators 5904, a band 5905, and the like.
  • the wearable terminal 5900 can prevent overcharge or overdischarge of the battery included in the wearable terminal by applying the semiconductor device described in the above embodiment.
  • FIG. 15C shows a notebook personal computer 5300 which is a kind of information terminal.
  • the laptop personal computer 5300 includes a housing 5301, a display portion 5302, a keyboard 5303, and a trackpad pointing device 5304.
  • the mouse pointing device 5305 can be used for the notebook personal computer 5300 depending on the preference of the user.
  • the notebook personal computer 5300 applies the semiconductor device described in any of the above embodiments to prevent overcharge or overdischarge of a battery included in the notebook personal computer 5300. be able to.
  • the semiconductor device described in any of the above embodiments can be applied to the mouse-type pointing device 5305, and similarly, overcharge or over-discharge of a battery included in the mouse-type pointing device 5305 can be prevented. be able to.
  • FIG. 15D illustrates a portable game machine 5200 which is an example of a game machine.
  • the portable game machine 5200 includes a housing 5201, a display portion 5202, buttons 5203, and the like.
  • FIG. 15E shows a stationary game machine 7500 which is an example of a game machine.
  • the stationary game machine 7500 has a main body 7520 and a controller 7522.
  • a controller 7522 can be connected to the main body 7520 wirelessly or by wire.
  • the controller 7522 can include a display unit for displaying a game image, a touch panel or a stick that serves as an input interface other than buttons, a rotary knob, a slide knob, and the like.
  • the controller 7522 is not limited to the shape shown in FIG. 15E, and the shape of the controller 7522 may be variously changed according to the genre of the game.
  • a trigger can be used as a button and a controller simulating a gun can be used.
  • a controller having a shape imitating a musical instrument, a musical instrument, or the like can be used.
  • the stationary game machine may be provided with a camera, a depth sensor, a microphone, etc. instead of using the controller, and may be operated by the game player's gesture and / or voice.
  • the video image of the game machine described above can be output by a display device such as a television device, a display for personal computer, a display for game, or a head mounted display.
  • a display device such as a television device, a display for personal computer, a display for game, or a head mounted display.
  • the portable game machine 5200 can prevent overcharge or overdischarge of a battery included in the portable game machine 5200 by applying the semiconductor device described in any of the above embodiments to the portable game machine 5200 as in the above electronic device. it can.
  • the controller 7522 In the stationary game machine 7500, when the controller 7522 is wirelessly connected, the controller 7522 communicates with the stationary game machine 7500 by radio waves, and thus may have a battery. Therefore, the controller 7522 can prevent overcharge or overdischarge of a battery included in the controller 7522 by applying the semiconductor device described in any of the above embodiments as in the electronic devices described above.
  • the semiconductor device described in the above embodiment can be applied to an automobile that is a moving object.
  • FIG. 15F shows an automobile 5700, which is an example of a moving body.
  • an instrument panel that provides various information by displaying speedometer, tachometer, mileage, fuel gauge, gear status, air conditioner settings, etc.
  • a display device showing the information may be provided around the driver's seat.
  • the semiconductor device described in any of the above embodiments is applied to the automobile 5700 as in the above electronic devices, so that the battery included in the controller 7522 is provided. Can be prevented from overcharging or overdischarging.
  • the moving body is not limited to a car.
  • the moving body may be a train, a monorail, a ship, a flying body (a helicopter, an unmanned aerial vehicle (drone), an airplane, a rocket), or the like.
  • FIG. 15G shows a digital camera 6240 which is an example of an image pickup apparatus.
  • the digital camera 6240 includes a housing 6241, a display portion 6242, operation buttons 6243, a shutter button 6244, and the like, and a detachable lens 6246 is attached to the digital camera 6240.
  • the digital camera 6240 is configured such that the lens 6246 can be removed from the housing 6241 and replaced here, the lens 6246 and the housing 6241 may be integrated. Further, the digital camera 6240 may be configured such that a strobe device, a viewfinder, etc. can be separately mounted.
  • Video camera The semiconductor device described in any of the above embodiments can be applied to a video camera.
  • FIG. 15H illustrates a video camera 6300 that is an example of an imaging device.
  • the video camera 6300 includes a first housing 6301, a second housing 6302, a display portion 6303, operation keys 6304, a lens 6305, a connecting portion 6306, and the like.
  • the operation key 6304 and the lens 6305 are provided in the first housing 6301, and the display portion 6303 is provided in the second housing 6302.
  • the first housing 6301 and the second housing 6302 are connected by the connecting portion 6306, and the angle between the first housing 6301 and the second housing 6302 can be changed by the connecting portion 6306. is there.
  • the image on the display portion 6303 may be switched according to the angle between the first housing 6301 and the second housing 6302 in the connection portion 6306.
  • ICD implantable defibrillator
  • the ICD main body 5400 includes at least a battery 5401, a memory device 5407, a regulator, a control circuit, an antenna 5404, a wire 5402 to the right atrium, and a wire 5403 to the right ventricle.
  • the ICD main body 5400 is placed inside the body by surgery, and two wires are passed through the subclavian vein 5405 and the superior vena cava 5406 of the human body, one wire tip is placed in the right ventricle, and the other wire tip is placed in the right atrium. To be done.
  • the ICD main body 5400 has a function as a pacemaker, and performs pacing for the heart when the heart rate is out of the specified range. If pacing does not improve heart rate (eg, fast ventricular tachycardia or ventricular fibrillation), treatment with electric shock is given.
  • heart rate eg, fast ventricular tachycardia or ventricular fibrillation
  • the ICD main body 5400 needs to constantly monitor the heart rate in order to properly perform pacing and electric shock. Therefore, the ICD main body 5400 has a sensor for detecting the heart rate. In addition, the ICD main body 5400 can store the data of the heart rate acquired by the sensor or the like, the number of times the pacing treatment is performed, the time, and the like in the storage device 5407.
  • the antenna 5404 can receive electric power, and the electric power is charged in the battery 5401. Further, since the ICD main body 5400 has a plurality of batteries, safety can be improved. Specifically, even if a part of the battery of the ICD main body 5400 becomes unusable, the remaining battery can be made to function, so that it also functions as an auxiliary power source.
  • an antenna capable of transmitting a physiological signal may be provided, and for example, a physiological signal such as pulse rate, respiration rate, heart rate, body temperature, etc. can be confirmed by an external monitor device.
  • a system for monitoring active heart activity may be configured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

組電池が備えるそれぞれのセルを検査及び／又は監視する半導体装置を提供する。 ヒステリシスコンパレータと、回路と、を有する半導体装置であって、回路は、当該ヒステリシス コンパレータの高レベル側しきい値電圧と低レベル側しきい値電圧を設定する機能を有する。回路 は、第１、第２容量素子を有し、第１容量素子の第１端子は、ヒステリシスコンパレータの高レベ ル側参照電位入力端子に電気的に接続され、第２容量素子の第１端子は、ヒステリシスコンパレー タの低レベル側参照電位入力端子に電気的に接続される。高レベル側参照電位入力端子に第１参照 電位を入力し、低レベル側参照電位入力端子に第２参照電位を入力した後に、第１、第２容量素子 のそれぞれの第２端子に、セルの負極を電気的に接続することで、第１、第２容量素子のそれぞれ の第１端子の電位を変動させる。

Description

半導体装置、蓄電装置、及び電子機器
　本発明の一態様は、半導体装置、蓄電装置、及び電子機器に関する。
　なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、又は、製造方法に関するものである。又は、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、又はそれらの検査方法を一例として挙げることができる。
　一般的に、電気自動車やノート型パーソナルコンピュータなどの電子機器に備えられている二次電池は、充電及び放電を繰り返すことによって、容量の低下、内部抵抗の増加などの劣化現象が表れるようになる。また、電池の初期不良や、電池に対する乱暴な扱い方などによって、電池の発火など予期しない事故が起こる場合がある。
　近年では、安全上の観点から、電池に、当該電池を検査及び／又は監視するための回路や保護回路を設けることが増えている。特許文献１には、電池の温度保護を高精度に行い、かつ適切な充電制御を行う回路を設けた電池パックの発明が開示されている。
特開２００９−１５２１２９号公報
　電子機器によっては、複数の電池（一の電池をセルなどという場合がある。）を直列に電気的に接続した構成（複数の電池を接続した構成を組セル、組電池、電源という場合がある。）が用いられることがあり、このような構成の場合、複数の電池のそれぞれに対して、検査及び／又は監視を行う必要がある。
　本発明の一態様は、組電池が備えるそれぞれの電池を検査及び／又は監視する半導体装置を提供することを課題の一とする。又は、本発明の一態様は、半導体装置を有する新規な蓄電装置を提供することを課題の一とする。又は、本発明の一態様は、蓄電装置を有する新規な電子機器を提供することを課題の一とする。
　なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、及び他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、及び他の課題の全てを解決する必要はない。
（１）
　本発明の一態様は、回路と、ヒステリシスコンパレータと、を有し、回路は、第１入力端子を有し、ヒステリシスコンパレータは、第１参照電位入力端子と、第２参照電位入力端子と、を有し、回路は、第１入力端子に入力された第１電位に応じて、第１参照電位入力端子の第１参照電位と、第２参照電位入力端子の第２参照電位と、を変動させる機能を有する、半導体装置である。
（２）
　又は、本発明の一態様は、上記（１）の半導体装置と、セルと、を有し、回路は、第２入力端子を有し、セルは、電気を充電する機能を有し、セルの正極端子は、第２入力端子に電気的に接続され、セルの負極端子は、第１入力端子に電気的に接続され、回路は、第１入力端子に入力されるセルの負極の第１電位と、第２入力端子に入力されるセルの正極の第２電位と、に応じた、第３電位を生成する機能を有し、ヒステリシスコンパレータの入力端子には、第３電位が入力される、蓄電装置である。
（３）
　又は、本発明の一態様は、上記（２）の構成において、回路は、第１スイッチ乃至第６スイッチと、第１抵抗素子と、第２抵抗素子と、第１容量素子と、第２容量素子と、第２入力端子と、を有し、第１抵抗素子の第１端子は、第２抵抗素子の第１端子と、ヒステリシスコンパレータの入力端子と、に電気的に接続され、第１スイッチの第１端子は、第１容量素子の第１端子と、第１参照電位入力端子と、に電気的に接続され、第２スイッチの第１端子は、第１容量素子の第２端子に電気的に接続され、第３スイッチの第１端子は、第１容量素子の第２端子に電気的に接続され、第４スイッチの第１端子は、第２容量素子の第１端子と、第２参照電位入力端子と、に電気的に接続され、第５スイッチの第１端子は、第２容量素子の第２端子に電気的に接続され、第６スイッチの第１端子は、第２容量素子の第２端子に電気的に接続され、第１入力端子は、第３スイッチの第２端子と、第６スイッチの第２端子と、に電気的に接続され、第２入力端子は、第１抵抗素子の第２端子に電気的に接続され、回路は、第１容量素子の第１端子に第１参照電位を保持する機能と、第２容量素子の第１端子に第２参照電位を保持する機能と、第１スイッチ、第２スイッチ、第４スイッチ、及び、第５スイッチのそれぞれがオフ状態、第３スイッチ、及び、第６スイッチのそれぞれがオン状態のときに、第１入力端子に第１電位が入力されることによって、第１容量素子の第１端子に保持されている第１参照電位と、第２容量素子の第１端子に保持されている第２参照電位と、を、容量結合によって変動させる機能と、を有する、蓄電装置である。
（４）
　又は、本発明の一態様は、上記（３）の構成において、第１スイッチ乃至第６スイッチの少なくとも一は、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有する、蓄電装置である。
（５）
　又は、本発明の一態様は、回路と、セルと、を有し、回路は、第１入力端子と、第２入力端子と、第１電位保持部と、第２電位保持部と、を有し、セルは、電気を充電する機能を有し、セルの負極端子は、第１入力端子に電気的に接続され、セルの正極端子は、第２入力端子に電気的に接続され、回路は、第１電位保持部に第１参照電位を保持する機能と、第２電位保持部に第２参照電位を保持する機能と、第１入力端子に入力されるセルの負極端子の第１電位に応じて、第１電位保持部の第１参照電位と、第２電位保持部の第２参照電位と、を変動させる機能を有する、蓄電装置である。
（６）
　又は、本発明の一態様は、上記（５）の構成において、回路は、第１スイッチ乃至第６スイッチと、第１抵抗素子と、第２抵抗素子と、第１容量素子と、第２容量素子と、を有し、第１抵抗素子の第１端子は、第２抵抗素子の第１端子に電気的に接続され、第１電位保持部は、第１スイッチの第１端子と、第１容量素子の第１端子と、に電気的に接続され、第２スイッチの第１端子は、第１容量素子の第２端子に電気的に接続され、第３スイッチの第１端子は、第１容量素子の第２端子に電気的に接続され、第２電位保持部は、第４スイッチの第１端子と、第２容量素子の第１端子と、に電気的に接続され、第５スイッチの第１端子は、第２容量素子の第２端子に電気的に接続され、第６スイッチの第１端子は、第２容量素子の第２端子に電気的に接続され、第１入力端子は、第３スイッチの第２端子と、第６スイッチの第２端子と、に電気的に接続され、第２入力端子は、第１抵抗素子の第２端子に電気的に接続され、回路は、第１スイッチ、第２スイッチ、第４スイッチ、及び、第５スイッチのそれぞれがオフ状態、第３スイッチ、及び、第６スイッチのそれぞれがオン状態のときに、第１入力端子に第１電位が入力されることによって、第１電位保持部に保持されている第１参照電位と、第２電位保持部に保持されている第２参照電位と、を、容量結合によって変動させる機能を有する、蓄電装置である。
（７）
　又は、本発明の一態様は、上記（６）の構成において、第１スイッチ乃至第６スイッチの少なくとも一は、トランジスタを有し、トランジスタは、チャネル形成領域に金属酸化物を有する、蓄電装置である。
（８）
　又は、本発明の一態様は、上記（２）乃至（７）のいずれか一の蓄電装置と、筐体と、を有する電子機器である。
　なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップや、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
　また、本明細書等において、ＸとＹとが接続されていると記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に開示されているものとする。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。
　ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバイス、発光デバイス、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。
　ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きくできる回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。
　なお、ＸとＹとが電気的に接続されている、と明示的に記載する場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。
　また、例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。又は、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。又は、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
　なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
　また、本明細書等において、「抵抗素子」とは、抵抗値を有する回路素子、配線などとする。そのため、本明細書等において、「抵抗素子」は、抵抗値を有する配線、ソース−ドレイン間に電流が流れるトランジスタ、ダイオード、コイルなどを含むものとする。そのため、「抵抗素子」という用語は、「抵抗」「負荷」などの用語に言い換えることができ、逆に「抵抗」「負荷」という用語は、「抵抗素子」などの用語に言い換えることができる。抵抗値としては、例えば、好ましくは１ｍΩ以上１０Ω以下、より好ましくは５ｍΩ以上５Ω以下、更に好ましくは１０ｍΩ以上１Ω以下とすることができる。また、例えば、１Ω以上１×１０９Ω以下としてもよい。
　また、本明細書等において、「容量素子」とは、静電容量の値を有する回路素子、トランジスタのゲート容量、寄生容量などとする。そのため、本明細書等において、「容量素子」は、１対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に現れる寄生容量、トランジスタのソース又はドレインの一方とゲートとの間に現れるゲート容量などを含むものとする。また、「容量素子」という用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」などの用語に言い換えることができる。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。
　また、本明細書等において、トランジスタは、ゲート、ソース、及びドレインと呼ばれる３つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソース又はドレインとして機能する２つの端子は、トランジスタの入出力端子である。２つの入出力端子は、トランジスタの導電型（ｎチャネル型、ｐチャネル型）及びトランジスタの３つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースやドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」（又は第１電極、又は第１端子）、「ソース又はドレインの他方」（又は第２電極、又は第２端子）という表記を用いる。なお、トランジスタの構造によっては、上述した３つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲート又はバックゲートの一方を第１ゲートと呼称し、トランジスタのゲート又はバックゲートの他方を第２ゲートと呼称することがある。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、３以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第１ゲート、第２ゲート、第３ゲートなどと呼称することがある。
　また、本明細書等において、ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等をノードと言い換えることが可能である。
　また、本明細書等において、「電圧」と「電位」は、適宜言い換えることができる。「電圧」は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、「電圧」を「電位」に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
「電流」とは、電荷の移動現象（電気伝導）のことであり、例えば、「正の荷電体の電気伝導が起きている」という記載は、「その逆向きに負の荷電体の電気伝導が起きている」と換言することができる。そのため、本明細書等において、「電流」とは、特に断らない限り、キャリアの移動に伴う電荷の移動現象（電気伝導）をいうものとする。ここでいうキャリアとは、電子、正孔、アニオン、カチオン、錯イオン等が挙げられ、電流の流れる系（例えば、半導体、金属、電解液、真空中など）によってキャリアが異なる。また、配線等における「電流の向き」は、正のキャリアが移動する方向とし、正の電流量で記載する。換言すると、負のキャリアが移動する方向は、電流の向きと逆の方向となり、負の電流量で表現される。そのため、本明細書等において、電流の正負（又は電流の向き）について断りがない場合、「素子Ａから素子Ｂに電流が流れる」等の記載は「素子Ｂから素子Ａに電流が流れる」等に言い換えることができるものとする。また、「素子Ａに電流が入力される」等の記載は「素子Ａから電流が出力される」等に言い換えることができるものとする。
　また、本明細書等において、「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲において「第２」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第１」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲において省略することもありうる。
　また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。
　また、「上」や「下」の用語は、構成要素の位置関係が直上又は直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
　また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。又は、場合によっては、又は、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」又は「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。又は、例えば、「絶縁層」「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。
　また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」や「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。
　また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、又は、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、又は、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。
　本明細書等において、半導体の不純物とは、例えば、半導体層を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。具体的には、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
　本明細書等において、スイッチとは、導通状態（オン状態）、又は、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。又は、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。一例としては、電気的なスイッチ、機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
　電気的なスイッチの一例としては、トランジスタ（例えば、バイポーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）、又はこれらを組み合わせた論理回路などがある。なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソース電極とドレイン電極が電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性（導電型）は特に限定されない。
　機械的なスイッチの一例としては、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
　本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」又は「概略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」又は「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
　本発明の一態様によって、組電池が備えるそれぞれの電池を検査及び／又は監視する半導体装置を提供することができる。又は、本発明の一態様によって、半導体装置を有する新規な蓄電装置を提供することができる。又は、本発明の一態様によって、蓄電装置を有する新規な電子機器を提供することができる。
　なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、及び他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
図１は半導体装置の一例を示すブロック図である。
図２は半導体装置の一例を示す回路図である。
図３Ａ、図３Ｂは半導体装置の動作例を説明するタイミングチャートである。
図４は半導体装置の一例を示す回路図である。
図５は半導体装置の一例を示す回路図である。
図６は半導体装置の一例を示す回路図である。
図７は半導体装置の構成を説明する断面模式図である。
図８は半導体装置の構成を説明する断面模式図である。
図９Ａ、図９Ｂ、図９Ｃは半導体装置の構成を説明する断面模式図である。
図１０Ａ、図１０Ｂ、図１０Ｃは容量素子の構造例を示す上面図、及び斜視図である。
図１１Ａ、図１１Ｂ、図１１Ｃは容量素子の構造例を示す上面図、及び斜視図である。
図１２Ａ、図１２Ｂ、図１２Ｃ、図１２Ｄは半導体ウェハと電子部品の一例を示す斜視図である。
図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄは蓄電装置の一例を説明する斜視図である。
図１４Ａ、図１４Ｂ、図１４Ｃは蓄電装置の一例を説明する斜視図である。
図１５Ａ、図１５Ｂ、図１５Ｃ、図１５Ｄ、図１５Ｅ、図１５Ｆ、図１５Ｇ、図１５Ｈ、図１５Ｉは製品の一例を説明する斜視図である。
　本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有するトランジスタのチャネル形成領域を構成し得る場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことができる。また、ＯＳトランジスタと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。
　また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ　ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
　また、本明細書等において、各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、互いに構成例を適宜組み合わせることが可能である。
　なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）と、一つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）との少なくとも一つの内容に対して、適用、組み合わせ、又は置き換えなどを行うことができる。
　なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
　なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）と、一つ若しくは複数の別の実施の形態において述べる図（一部でもよい）との少なくとも一つの図に対して、組み合わせることにより、さらに多くの図を構成させることができる。
　本明細書に記載の実施の形態について図面を参照しながら説明している。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、斜視図などにおいて、図面の明確性を期すために、一部の構成要素の記載を省略している場合がある。
　本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。
　また、本明細書の図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
（実施の形態１）
　本実施の形態では、複数の電池（セル）が直列に接続された組電池において、それぞれのセルのうちの一つで過充電、又は過放電が起きたときに、それらを検知して、検知信号を発信する半導体装置について説明する。
　セルが一の場合、当該セルの過充電、又は過放電を検知するには、ヒステリシスコンパレータを用いればよい。
　ヒステリシスコンパレータによってセルの過充電を検知する場合、セルの電圧が、電圧Ｖ１より高い場合を過充電状態として、ヒステリシスコンパレータの高レベル側しきい値電圧（高レベル参照電位という場合がある。）として電圧Ｖ１を設定し、ヒステリシスコンパレータの低レベル側しきい値電圧（低レベル参照電位という場合がある。）として所望の電圧Ｖ２を設定すればよい。このとき、一例として、電圧Ｖ１を４．３５Ｖとしたとき、電圧Ｖ２は４．０Ｖ、より好ましくは４．１Ｖとすることができる。ここで電圧Ｖ１を４．３５Ｖ、電圧Ｖ２を４．１Ｖとしたとき、セルが過充電電圧として４．３５Ｖを超えたとき、ヒステリシスコンパレータの出力電位は高レベル電位から低レベル電位（又は低レベル電位から高レベル電位）に遷移することになる。別途設けられた制御回路などによって、当該出力電位の遷移（以後、検知信号という場合がある。）を検知することで、当該セルを過充電状態として検知することができ、当該セルへの充電を停止することができる。その後、当該セルが放電を行うとき、当該セルの電圧が４．１Ｖを下回ったとき、ヒステリシスコンパレータの出力電位は低レベル電位から高レベル電位（又は高レベル電位から低レベル電位）に遷移することになる。当該セルの電圧が４．１Ｖ未満のとき、当該セルは過充電状態ではないため、充電が可能な状態となる。つまり、別途設けられた制御回路などによって、当該出力電位の遷移を検知することによって、当該セルが充電可能な状態として検知することができ、当該セルへの充電を行うことができる。
　また、ヒステリシスコンパレータによってセルの過放電を検知する場合、セルの電圧が、電圧Ｖ２より低い場合を過放電状態として、ヒステリシスコンパレータの低レベル側しきい値電圧として電圧Ｖ２を設定し、ヒステリシスコンパレータの高レベル側しきい値電圧として所望の電圧Ｖ１を設定すればよい。このとき、一例として、電圧Ｖ２を２．５Ｖとしたとき、電圧Ｖ１は３．２Ｖ、より好ましくは３．０Ｖとすることができる。ここで電圧Ｖ１を３．０Ｖ、電圧Ｖ２を２．５Ｖとしたとき、セルが過放電電圧として２．５Ｖを下回ったとき、ヒステリシスコンパレータの出力電位は高レベル電位から低レベル電位（又は低レベル電位から高レベル電位）に遷移することになる。別途設けられた制御回路などによって、当該出力電位の遷移（以後、検知信号という場合がある。）を検知することによって、当該セルを過放電状態として検知することができ、当該セルの放電を停止することができる。その後、当該セルが充電を行うとき、当該セルの電圧が３．０Ｖを超えたとき、ヒステリシスコンパレータの出力電位は低レベル電位から高レベル電位（又は高レベル電位から低レベル電位）に遷移することになる。当該セルの電圧が３．０Ｖより高いとき、当該セルは過放電状態ではないため、放電が可能な状態となる。つまり、別途設けられた制御回路などによって、当該出力電位の遷移を検知することによって、当該セルが放電可能な状態として検知することができ、当該セルの放電を行うことができる。
　上述の通り、１つのセルに対して、ヒステリシスコンパレータの高レベル側しきい値電圧、及び低レベル側しきい値電圧を設定し、ヒステリシスコンパレータの出力端子から出力される検知信号を取得することで、当該セルにおいて、過充電、又は過放電が起きたか否かを知ることができる。なお、ヒステリシスコンパレータの高レベル側しきい値電圧、及び低レベル側しきい値電圧の設定は、上述の通り、過充電状態、又は過放電状態のどちらか検知したい方に合わせて行うのが好ましい。
　ところで、複数のセルが直列に接続された組電池の場合、セル毎に正極及び負極の電位が異なるため、セル毎に電気的に接続されるヒステリシスコンパレータの高レベル側しきい値電圧、及び低レベル側しきい値電圧を設定する必要がある。
　本発明の一態様は、上記を鑑みなされたもので、組電池において、複数のセルのそれぞれにヒステリシスコンパレータと、ヒステリシスコンパレータの、セル毎に異なる、高レベル側しきい値電圧、及び低レベル側しきい値電圧を設定する回路と、を設けた構成となっている。
＜構成例＞
　図１に本発明の一態様の半導体装置の一例を示す。半導体装置１００は、複数の回路ＳＨＬＶと、複数のヒステリシスコンパレータＨＣＭＰと、を有する。半導体装置１００は、組電池ＢＡＴに含まれる複数のセルＣＥのそれぞれに対して、過充電、又は過放電を検知する機能を有する。
　複数のセルＣＥは、組電池ＢＡＴ内において、直列に電気的に接続されている。
　回路ＳＨＬＶの個数は、例えば、組電池ＢＡＴが有するセルＣＥと同じ個数とすることができる。また、ヒステリシスコンパレータＨＣＭＰの個数は、例えば、組電池ＢＡＴが有するセルＣＥと同じ個数とすることができる。
　回路ＳＨＬＶは、入力端子ＳＩ１、入力端子ＳＩ２と、出力端子ＳＯ１乃至出力端子ＳＯ３と、を有する。また、ヒステリシスコンパレータＨＣＭＰは、入力端子ＩＴと、参照電位入力端子ＲＴ１と、参照電位入力端子ＲＴ２と、出力端子ＯＴと、出力端子ＯＴＢと、を有する。
　複数のセルＣＥの一において、セルＣＥの正極端子は、回路ＳＨＬＶの入力端子ＳＩ１に電気的に接続され、セルＣＥの負極端子は、回路ＳＨＬＶの入力端子ＳＩ２に電気的に接続されている。
　複数の回路ＳＨＬＶにおいて、回路ＳＨＬＶの出力端子ＳＯ１は、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ１に電気的に接続され、回路ＳＨＬＶの出力端子ＳＯ２は、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ２に電気的に接続され、回路ＳＨＬＶの出力端子ＳＯ３は、ヒステリシスコンパレータＨＣＭＰの入力端子ＩＴに電気的に接続されている。
　回路ＳＨＬＶは、入力端子ＳＩ１、及び入力端子ＳＩ２からセルＣＥの電圧を取得して、当該電圧に応じた電位を出力端子ＳＯ３に出力する機能と、セルＣＥの負極端子の電位に応じてヒステリシスコンパレータの高レベル側しきい値電圧、及び低レベル側しきい値電圧を設定して、それぞれを出力端子ＳＯ１、出力端子ＳＯ２に出力する機能を有する。
　ヒステリシスコンパレータＨＣＭＰは、参照電位入力端子ＲＴ１に入力された電位を高レベル側しきい値電圧とし、参照電位入力端子ＲＴ２に入力された電位を低レベル側しきい値電圧として、入力端子ＩＴに入力された電圧と、高レベル側しきい値電圧及び低レベル側しきい値電圧と、を比較して、比較結果を出力端子ＯＴ、出力端子ＯＴＢに出力する機能を有する。
　特に、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴ、出力端子ＯＴＢは、半導体装置１００がセルＣＥにおける過充電、又は過放電を検知したときに、異常検知信号を出力する端子として機能する。
　また、回路ＳＨＬＶは、配線ＶＲＨＥと、配線ＶＲＬＥと、配線ＧＮＤＥに電気的に接続されている。配線ＶＲＨＥ、配線ＶＲＬＥ、及び配線ＧＮＤＥは、一例としては、定電圧を与える配線として機能する。なお、具体的な電圧については、後述する。
　図１に示す半導体装置１００の具体例を図２に示す。図２には、半導体装置１００の一部として、回路ＳＨＬＶと、ヒステリシスコンパレータＨＣＭＰと、の具体的な構成例を示している。
　半導体装置１００Ａにおいて、ヒステリシスコンパレータＨＣＭＰは、コンパレータＣＭＰ１と、コンパレータＣＭＰ２と、ＮＡＮＤ回路ＬＣＮＡ１と、ＮＡＮＤ回路ＬＣＮＡ２と、を有する。
　コンパレータＣＭＰ１の＋側端子は、参照電位入力端子ＲＴ１に電気的に接続され、コンパレータＣＭＰ１の−側端子は、入力端子ＩＴに電気的に接続され、コンパレータＣＭＰ１の出力端子は、ＮＡＮＤ回路ＬＣＮＡ１の第１入力端子に電気的に接続されている。コンパレータＣＭＰ２の＋側端子は、入力端子ＩＴに電気的に接続され、コンパレータＣＭＰ２の−側端子は、参照電位入力端子ＲＴ２に電気的に接続され、コンパレータＣＭＰ２の出力端子は、ＮＡＮＤ回路ＬＣＮＡ２の第１入力端子に電気的に接続されている。ＮＡＮＤ回路ＬＣＮＡ１の第２入力端子は、ＮＡＮＤ回路ＬＣＮＡ２の出力端子と、出力端子ＯＴＢと、に電気的に接続されている。ＮＡＮＤ回路ＬＣＮＡ２の第２入力端子は、ＮＡＮＤ回路ＬＣＮＡ１の出力端子と、出力端子ＯＴと、に電気的に接続されている。
　ヒステリシスコンパレータＨＣＭＰは、上述の通り、参照電位入力端子ＲＴ１、参照電位入力端子ＲＴ２のそれぞれに入力された電位を高レベル側しきい値電圧、及び低レベル側しきい値電圧とし、入力端子ＩＴに入力された電位とそれらのしきい値電圧とを比較して、出力端子ＯＴ、出力端子ＯＴＢから比較結果に応じた電位を出力する機能を有する。具体的には、例えば、参照電位入力端子ＲＴ１に第１電位が入力され、参照電位入力端子ＲＴ２に第２電位が入力されているときに、入力端子ＩＴに第１電位よりも高い電位（以後、ＶＨと呼称する。）が入力されることで、出力端子ＯＴから高レベル電位が出力される。また、このとき、例えば、入力端子ＩＴに入力されている電位ＶＨを第２電位よりも低い電位（以後、ＶＬと呼称する。）まで徐々に下げることで、入力端子ＩＴの電位が概ね第２電位を下回ったときに、出力端子ＯＴから低レベル電位が出力される。また、このとき、例えば、入力端子ＩＴに入力されている電位ＶＬを電位ＶＨまで徐々に上げることで、入力端子ＩＴの電位が概ね第１電位を上回ったときに、出力端子ＯＴから高レベル電位が出力される。なお、出力端子ＯＴＢには、出力端子ＯＴから出力される信号の反転信号が出力される。
　なお、ヒステリシスコンパレータＨＣＭＰは、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　ＭＯＳ）回路として構成してもよいし、単極性回路（同極性のトランジスタのみによって構成された回路）として構成してもよい。
　半導体装置１００Ａにおいて、回路ＳＨＬＶは、スイッチＳＷ１乃至スイッチＳＷ６と、抵抗素子Ｒ１と、抵抗素子Ｒ２と、容量素子Ｃ１と、容量素子Ｃ２と、を有する。
　なお、本明細書などにおいて、スイッチＳＷ１乃至スイッチＳＷ６のそれぞれは、制御端子に高レベル電位が印加されたときにオン状態となり、制御端子に低レベル電位が印加されたときにオフ状態となるものとする。
　また、抵抗素子Ｒ１、及び抵抗素子Ｒ２は、セルＣＥの電圧を分圧するための回路素子である。そのため、セルＣＥの電圧を分圧するためであれば、抵抗素子Ｒ１、及び抵抗素子Ｒ２以外の回路素子を用いることができる場合がある。例えば、抵抗素子Ｒ１、及び抵抗素子Ｒ２の代わりにダイオードを用いてもよい場合がある。
　スイッチＳＷ１の第１端子は、配線ＶＲＨＥに電気的に接続され、スイッチＳＷ１の第２端子は、容量素子Ｃ１の第１端子と、出力端子ＳＯ１と、に電気的に接続されている。スイッチＳＷ２の第１端子は、配線ＧＮＤＥに電気的に接続され、スイッチＳＷ２の第２端子は、容量素子Ｃ１の第２端子と、スイッチＳＷ３の第１端子と、に電気的に接続されている。スイッチＳＷ４の第１端子は、配線ＶＲＬＥに電気的に接続され、スイッチＳＷ４の第２端子は、容量素子Ｃ２の第１端子と、出力端子ＳＯ２と、に電気的に接続されている。スイッチＳＷ５の第１端子は、配線ＧＮＤＥに電気的に接続され、スイッチＳＷ５の第２端子は、容量素子Ｃ２の第２端子と、スイッチＳＷ６の第１端子と、に電気的に接続されている。スイッチＳＷ３の第２端子と、スイッチＳＷ６の第２端子は、入力端子ＳＩ２に電気的に接続されている。スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５のそれぞれの制御端子は、配線ＳＨＥに電気的に接続され、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれの制御端子は、配線ＳＨＥＢに電気的に接続されている。
　なお、図２では、スイッチＳＷ１の第２端子と、容量素子Ｃ１の第１端子と、の電気的接続点をノードＮＤ１と図示し、スイッチＳＷ４の第２端子と、容量素子Ｃ２の第１端子と、の電気的接続点をノードＮＤ２と図示している。なお、ノードＮＤ１、及びノードＮＤ２は、それぞれ容量素子Ｃ１、及び容量素子Ｃ２のそれぞれの第１端子に電気的に接続されているため、電位保持部という場合がある。なお、容量素子Ｃ１、及び容量素子Ｃ２の静電容量の値は、０．０１ｆＦ以上１００ｐＦ以下、より好ましくは０．０５ｆＦ以上１０ｐＦ以下、更に好ましくは０．１ｆＦ以上１ｐＦ以下とすればよい。
　また、抵抗素子Ｒ１の第１端子は、入力端子ＳＩ１に電気的に接続され、抵抗素子Ｒ１の第２端子は、出力端子ＳＯ３と、抵抗素子Ｒ２の第１端子と、に電気的に接続され、抵抗素子Ｒ２の第２端子は、入力端子ＳＩ２に電気的にされている。
　配線ＶＲＨＥ、配線ＶＲＬＥ、及び配線ＧＮＤＥは、一例として、定電圧を与える配線として機能する。特に、配線ＶＲＨＥが与える定電圧としては、例えば、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ１に入力される高レベル側しきい値電圧とすることができ、配線ＶＲＬＥが与える定電圧としては、例えば、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ２に入力される低レベル側しきい値電圧とすることができる。また、配線ＧＮＤＥが与える定電圧としては、例えば、接地電位（ＧＮＤ）、接地電位よりも低い電圧などとすることができる。なお、高レベル側しきい値電圧は低レベル側しきい値電圧及び配線ＧＮＤＥが与える定電圧よりも高いことが好ましく、かつ低レベル側しきい値電圧は、配線ＧＮＤＥが与える定電圧よりも高いことが好ましい。また、配線ＶＲＨＥ、配線ＶＲＬＥ、及び配線ＧＮＤＥのそれぞれには、生成回路が電気的に接続され（図示しない）、それぞれの生成回路で、所定の定電圧を生成する構成としてもよい。
　配線ＳＨＥは、一例として、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５の制御端子に定電圧（信号と言い換える場合がある。）を与える配線として機能する。つまり、配線ＳＨＥはスイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５のそれぞれのオン状態とオフ状態との切り替えを行う配線として機能する。また、配線ＳＨＥＢは、一例として、スイッチＳＷ３、及びスイッチＳＷ６の制御端子に定電圧（信号と言い換える場合がある。）を与える配線として機能する。つまり、配線ＳＨＥＢはスイッチＳＷ３、及びスイッチＳＷ６のそれぞれのオン状態とオフ状態との切り替えを行う配線として機能する。なお、配線ＳＨＥＢが与える信号は、例えば、配線ＳＨＥが与える信号の反転信号としてもよいし、配線ＳＨＥが与える信号に依存しない信号であってもよい。
＜動作例＞
　次に、図２の半導体装置１００Ａの動作例について説明する。図３Ａ、図３Ｂは、入力端子ＩＴに入力される電圧、出力端子ＯＴ、出力端子ＯＴＢから出力される電圧、配線ＳＨＥ、及び配線ＳＨＥＢのそれぞれの電位、ノードＮＤ１、及びノードＮＤ２のそれぞれの電位の変動を示したタイミングチャートである。なお、図３Ａは、セルＣＥが過充電状態となって、半導体装置１００Ａが異常検知信号を出力する場合のタイミングチャートであり、図３Ｂは、セルＣＥが過放電状態となって、半導体装置１００Ａが異常検知信号を出力する場合のタイミングチャートである。なお、図３Ａ、図３Ｂに記載しているｈｉｇｈは高レベル電位を示し、ｌｏｗは低レベル電位を示している。
　抵抗素子Ｒ１、及び抵抗素子Ｒ２のそれぞれの抵抗値をＲ１、Ｒ２とし、セルＣＥの正極の電位をＶ＋ＣＥ、負極の電位をＶ−ＣＥとしたとき、入力端子ＩＴに入力される電位Ｖｉｎｉは、（Ｖ＋ＣＥ−Ｖ−ＣＥ）×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖ−ＣＥ＝Ｖ＋ＣＥ×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖ−ＣＥ×Ｒ１／（Ｒ１＋Ｒ２）となる。そのため、例えば、抵抗値Ｒ１、Ｒ２のそれぞれを０．１Ωとすれば、入力端子ＩＴに入力される電位Ｖｉｎｉは、（Ｖ＋ＣＥ＋Ｖ−ＣＥ）／２となり、また、例えば、抵抗値Ｒ１、Ｒ２のそれぞれを０．１Ω、０．２Ωとすれば、電位Ｖｉｎｉは、Ｖ＋ＣＥ×２／３＋Ｖ−ＣＥ／３となる。
＜＜過充電の検知動作＞＞
　初めに、半導体装置が過充電を検知して、検知信号を出力する動作例について説明する。
　図３Ａのタイミングチャートにおいて、配線ＶＲＨＥが与える定電圧、つまり過充電電圧をＶＯＶＣとし、配線ＶＲＬＥが与える定電圧をＶｒｅｆ１とする。また、配線ＧＮＤＥが与える定電圧を接地電位（ＧＮＤ）とする。また、ＶＯＶＣは、Ｖｒｅｆ１及びＧＮＤよりも高い電圧とし、Ｖｒｅｆ１は、ＧＮＤよりも高い電圧とする。
　図３Ａのタイミングチャートにおいて、時刻Ｔ１以前において、参照電位入力端子ＲＴ１に入力される高レベル側しきい値電圧、及び、参照電位入力端子ＲＴ２に入力される低レベル側しきい値電圧を不定とする。これにより、出力端子ＯＴ、及び出力端子ＯＴＢから出力される電位は定まらなくなる。そのため、図３Ａのタイミングチャートでは、時刻Ｔ１以前における、出力端子ＯＴ、及び出力端子ＯＴＢのそれぞれの電位、ノードＮＤ１、及びノードＮＤ２のそれぞれの電位を、ハッチングで示している。
　時刻Ｔ１から時刻Ｔ２までの間において、入力端子ＩＴには、電位Ｖｉｎｉが入力される。なお、本動作例では、電位Ｖｉｎｉは、ＶＯＶＣよりも大きい電位とする。
　また、時刻Ｔ１から時刻Ｔ２までの間において、配線ＳＨＥには高レベル電位が入力され、配線ＳＨＥＢには低レベル電位が入力される。これにより、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５のそれぞれの制御端子に高レベル電位が入力されて、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５のそれぞれはオン状態となる。また、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれの制御端子に低レベル電位が入力されて、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれはオフ状態となる。
　スイッチＳＷ１がオン状態となることによって、容量素子Ｃ１の第１端子（ノードＮＤ１）と配線ＶＲＨＥとの間が導通状態となるため、容量素子Ｃ１の第１端子（ノードＮＤ１）の電位は、ＶＯＶＣとなる。同時に、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ１に、ＶＯＶＣが入力される。また、スイッチＳＷ２がオン状態となることによって、容量素子Ｃ１の第２端子と配線ＧＮＤＥとの間が導通状態となり、かつスイッチＳＷ３がオフ状態となることによって、容量素子Ｃ１の第２端子とセルＣＥの負極との間が非導通状態となるため、容量素子Ｃ１の第２端子の電位はＧＮＤとなる。
　また、スイッチＳＷ４がオン状態となることによって、容量素子Ｃ２の第１端子（ノードＮＤ２）と配線ＶＲＬＥとの間が導通状態となるため、容量素子Ｃ２の第１端子（ノードＮＤ２）の電位は、Ｖｒｅｆ１となる。同時に、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ２に、Ｖｒｅｆ１が入力される。また、スイッチＳＷ５がオン状態となることによって、容量素子Ｃ２の第２端子と配線ＧＮＤＥとの間が導通状態となり、かつスイッチＳＷ６がオフ状態となることによって、容量素子Ｃ２の第２端子とセルＣＥの負極との間が非導通状態となるため、容量素子Ｃ２の第２端子の電位はＧＮＤとなる。
　このとき、ヒステリシスコンパレータＨＣＭＰの入力端子にはＶｉｎｉが入力され、参照電位入力端子ＲＴ１にはＶＯＶＣが入力され、参照電位入力端子ＲＴ２にはＶｒｅｆ１が入力される。ヒステリシスコンパレータＨＣＭＰは、入力端子の電位Ｖｉｎｉと、高レベル側しきい値電圧となるＶＯＶＣ及び低レベル側しきい値電圧となるＶｒｅｆ１と、を比較して、比較結果に応じて、出力端子ＯＴ、及び出力端子ＯＴＢから電位を出力する。本動作例では、Ｖｉｎｉは、ＶＯＶＣよりも高い電位としているため、出力端子ＯＴから高レベル電位が出力され、出力端子ＯＴＢから低レベル電位が出力される。
　時刻Ｔ２から時刻Ｔ３までの間において、配線ＳＨＥには低レベル電位が入力される。これにより、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５のそれぞれの制御端子に低レベル電位が入力されて、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ４、及びスイッチＳＷ５のそれぞれはオフ状態となる。
　スイッチＳＷ１がオフ状態となることによって、ノードＮＤ１と配線ＶＲＨＥとの間が非導通状態となる。また、ヒステリシスコンパレータＨＣＭＰの内側から、参照電位入力端子ＲＴ１に対して電源電位を与えていないため、ノードＮＤ１は電気的に浮遊状態となる。また、これにより、ノードＮＤ１の電位であるＶＯＶＣは、容量素子Ｃ１によって保持される。更に、ノードＮＤ１の電位であるＶＯＶＣを保持した後は、配線ＶＲＨＥに与えているＶＯＶＣの生成回路を停止してもよい。これにより、ＶＯＶＣの生成回路の消費電力を低減することができる。
　また、スイッチＳＷ４がオフ状態となることによって、ノードＮＤ２と配線ＶＲＬＥとの間が非導通状態となる。また、ヒステリシスコンパレータＨＣＭＰの内側から、参照電位入力端子ＲＴ２に対して電源電位を与えていないため、ノードＮＤ２も電気的に浮遊状態となる。また、これにより、ノードＮＤ２の電位であるＶｒｅｆ１は、容量素子Ｃ２によって保持される。更に、ノードＮＤ２の電位であるＶｒｅｆ１を保持した後は、配線ＶＲＬＥに与えているＶｒｅｆ１の生成回路を停止してもよい。これにより、Ｖｒｅｆ１の生成回路の消費電力を低減することができる。
　時刻Ｔ３から時刻Ｔ４までの間において、配線ＳＨＥＢには高レベル電位が入力される。これにより、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれの制御端子に高レベル電位が入力されて、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれはオン状態となる。
　スイッチＳＷ３がオン状態となることによって、容量素子Ｃ１の第２端子とセルＣＥの負極との間が導通状態となるため、容量素子Ｃ１の第２端子の電位は、Ｖ−ＣＥとなる。このとき、スイッチＳＷ２はオフ状態であり、かつノードＮＤ１は電気的に浮遊状態であるため、容量素子Ｃ１の第２端子の電位がＧＮＤからＶ−ＣＥに変化したとき、容量素子Ｃ１の容量結合によって、ノードＮＤ１の電位も変化する。なお、容量結合による電位の変化量は容量結合係数に応じて定まるが、本明細書等では、簡易的に説明するため、容量素子Ｃ１の第２端子の電位がＧＮＤからＶ−ＣＥに変化したとき、ノードＮＤ１の電位は、ＶＯＶＣ＋Ｖ−ＣＥに変化するものとする。つまり、この電位の変化は、容量素子Ｃ１及び周辺の回路素子に応じて定まる容量結合係数を１とした場合に相当する。
　スイッチＳＷ６がオン状態となることによって、容量素子Ｃ２の第２端子とセルＣＥの負極との間が導通状態となるため、容量素子Ｃ２の第２端子の電位は、Ｖ−ＣＥとなる。このとき、スイッチＳＷ５はオフ状態であり、かつノードＮＤ２は電気的に浮遊状態であるため、容量素子Ｃ２の第２端子の電位がＧＮＤからＶ−ＣＥに変化したとき、容量素子Ｃ２の容量結合によって、ノードＮＤ２の電位も変化する。なお、本明細書等では、容量素子Ｃ２及び周辺の回路素子に応じて定まる容量結合係数を、上記と同様に１とし、容量素子Ｃ２の第２端子の電位がＧＮＤからＶ−ＣＥに変化したとき、ノードＮＤ２の電位は、Ｖｒｅｆ１＋Ｖ−ＣＥに変化するものとする。
　このとき、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ１には、ＶＯＶＣ＋Ｖ−ＣＥが入力され、参照電位入力端子ＲＴ２には、Ｖｒｅｆ１＋Ｖ−ＣＥが入力される。つまり、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧のそれぞれがＶ−ＣＥだけ高くなる。ここで、入力端子ＩＴに入力されるＶｉｎｉは、Ｖｒｅｆ１＋Ｖ−ＣＥ以下の電位となるものとすると、出力端子ＯＴから低レベル電位が出力され、出力端子ＯＴＢから高レベル電位が出力される。
　時刻Ｔ４以降では、セルＣＥの充電が行われる。これによって、セルＣＥの電圧Ｖ＋ＣＥ−Ｖ−ＣＥが大きくなり、入力端子ＩＴに入力される電位が徐々に大きくなる。
　セルＣＥの充電によって、Ｖ＋ＣＥ、及び／又はＶ−ＣＥが変化する場合がある。例えば、Ｖ−ＣＥ１が変化する場合、容量素子Ｃ１、及び容量素子Ｃ２の容量結合によって、ノードＮＤ１、及びノードＮＤ２の電位も変化するため、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧も変化する。すなわち、図２に示す半導体装置は、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧を、充電時によるセルＣＥのＶ−ＣＥの変化に応じて、最適に調整することができる。なお、本動作例では、簡易的に説明するため、時刻Ｔ４以降において、Ｖ−ＣＥは変化しないものとする。そのため、時刻Ｔ４以降におけるノードＮＤ１、及びノードＮＤ２のそれぞれの電位は、常にＶＯＶＣ＋Ｖ−ＣＥ、Ｖｒｅｆ１＋Ｖ−ＣＥとする。
　時刻Ｔ５において、入力端子ＩＴの電位がＶＯＶＣ＋Ｖ−ＣＥに達したとする。このため、時刻Ｔ５以降では、ヒステリシスコンパレータＨＣＭＰに含まれるコンパレータＣＭＰ１において、＋側入力端子の電位よりも、−側入力端子の電位が高くなるため、コンパレータＣＭＰ１の出力端子は、低レベル電位を出力する。このため、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴから高レベル電位が出力され、出力端子ＯＴＢから低レベル電位が出力される。
　図３Ａのタイミングチャートより、セルＣＥが過剰に充電されることによって、出力端子ＯＴから出力される検知信号は、低レベル電位から高レベル電位に遷移する。したがって、図２の半導体装置を用いることで、セルＣＥの充電時において、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴから出力される検知信号の低レベル電位から高レベル電位への遷移を取得することによって、セルＣＥが過剰に充電されていることを検知することができる。なお、ヒステリシスコンパレータＨＣＭＰの構成によっては、セルＣＥの過充電状態の検知は、出力端子ＯＴから出力される検知信号の高レベル電位から低レベル電位への遷移を取得することとしてもよい。
　なお、図３Ａのタイミングチャートにおいて、入力端子ＩＴに入力されるＶｉｎｉがＶｒｅｆ１＋Ｖ−ＣＥよりも高い電圧であったとき、時刻Ｔ３から時刻Ｔ４までの間において、Ｖｉｎｉは、低レベル側しきい値電圧より低くならないため、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴ、及び出力端子ＯＴＢのそれぞれは、高レベル電位、低レベル電位を出力する。このとき、セルＣＥは、過充電状態、又は電池残量が適度に残っている状態であるため、充電を行わず、放電を行うことが好ましい場合がある。放電の動作については、以下に説明する図３Ｂのタイミングチャートの動作の説明を参酌する。
＜＜過放電の検知動作＞＞
　次に、半導体装置が過放電を検知して、検知信号を出力する動作例について説明する。
　図３Ｂのタイミングチャートにおいて、配線ＶＲＨＥが与える定電圧をＶｒｅｆ２とし、配線ＶＲＬＥが与える定電圧、つまり過放電電圧をＶＯＶＤとする。また、配線ＧＮＤＥが与える定電圧を接地電位（ＧＮＤ）とする。また、ＶＯＶＤは、Ｖｒｅｆ２及びＧＮＤよりも高い電圧とし、Ｖｒｅｆ２は、ＧＮＤよりも高い電圧とする。
　図３Ｂのタイミングチャートにおいて、時刻Ｔ６以前、及び時刻Ｔ６から時刻Ｔ８までの間の半導体装置の動作は、図３Ａのタイミングチャートの時刻Ｔ１以前、及び時刻Ｔ１から時刻Ｔ３までの間の半導体装置と同様の動作とすることができる。そのため、時刻Ｔ６から時刻Ｔ８までの間の半導体装置の動作については、時刻Ｔ１以前、及び時刻Ｔ１から時刻Ｔ３までの間の半導体装置の動作の説明を参酌する。但し、図３Ｂのタイミングチャートでは、時刻Ｔ６から時刻Ｔ８までの間において、入力端子ＩＴに入力される電位Ｖｉｎｉは、十分に高い電位であるとする。そのため、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴ、及び出力端子ＯＴＢからは、それぞれ高レベル電位、低レベル電位が出力される。
　時刻Ｔ８から時刻Ｔ９までの間において、配線ＳＨＥＢには高レベル電位が入力される。これにより、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれの制御端子に高レベル電位が入力されて、スイッチＳＷ３、及びスイッチＳＷ６のそれぞれはオン状態となる。
　スイッチＳＷ３がオン状態となることによって、容量素子Ｃ１の第２端子とセルＣＥの負極との間が導通状態となるため、容量素子Ｃ１の第２端子の電位は、Ｖ−ＣＥとなる。このとき、スイッチＳＷ２はオフ状態であり、かつノードＮＤ１は電気的に浮遊状態であるため、容量素子Ｃ１の第２端子の電位がＧＮＤからＶ−ＣＥに変化したとき、容量素子Ｃ１の容量結合によって、ノードＮＤ１の電位はＶｒｅｆ２＋Ｖ−ＣＥに変化する。
　スイッチＳＷ６がオン状態となることによって、容量素子Ｃ２の第２端子とセルＣＥの負極との間が導通状態となるため、容量素子Ｃ２の第２端子の電位は、Ｖ−ＣＥとなる。このとき、スイッチＳＷ５はオフ状態であり、かつノードＮＤ２は電気的に浮遊状態であるため、容量素子Ｃ２の第２端子の電位がＧＮＤからＶ−ＣＥに変化したとき、容量素子Ｃ２の容量結合によって、ノードＮＤ２の電位はＶＯＶＤ＋Ｖ−ＣＥに変化する。
　このとき、ヒステリシスコンパレータＨＣＭＰの参照電位入力端子ＲＴ１には、Ｖｒｅｆ２＋Ｖ−ＣＥが入力され、参照電位入力端子ＲＴ２には、ＶＯＶＤ＋Ｖ−ＣＥが入力される。つまり、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧のそれぞれがＶ−ＣＥだけ高くなる。ここで、入力端子ＩＴに入力されるＶｉｎｉをＶｒｅｆ２＋Ｖ−ＣＥよりも高い電位とすると、出力端子ＯＴから高レベル電位が出力され、出力端子ＯＴＢから低レベル電位が出力される。
　時刻Ｔ９以降では、セルＣＥの放電が行われる。これによって、セルＣＥの電圧Ｖ＋ＣＥ−Ｖ−ＣＥが小さくなり、入力端子ＩＴに入力される電位が徐々に小さくなる。
　セルＣＥの放電によって、Ｖ＋ＣＥ、及び／又はＶ−ＣＥが変化する場合がある。但し、Ｖ−ＣＥが変化する場合、セルＣＥの充電の動作と同様に、容量素子Ｃ１、及び容量素子Ｃ２の容量結合によって、ノードＮＤ１、及びノードＮＤ２の電位も変化し、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧も変化する。すなわち、図２に示す半導体装置は、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧を、放電時であっても、セルＣＥのＶ−ＣＥの変化に応じて、最適に調整することができる。なお、本動作例では、簡易的に説明するため、時刻Ｔ９以降において、Ｖ−ＣＥは変化しないものとする。そのため、時刻Ｔ９以降におけるノードＮＤ１、及びノードＮＤ２のそれぞれの電位は、常にＶｒｅｆ２＋Ｖ−ＣＥ、ＶＯＶＤ＋Ｖ−ＣＥとする。
　時刻Ｔ１０において、入力端子ＩＴの電位がＶＯＶＤ＋Ｖ−ＣＥまで下がったとする。このため、時刻Ｔ１０以降では、ヒステリシスコンパレータＨＣＭＰに含まれるコンパレータＣＭＰ２において、−側入力端子の電位よりも、＋側入力端子の電位が低くなるため、コンパレータＣＭＰ２の出力端子は、低レベル電位を出力する。このため、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴから低レベル電位が出力され、出力端子ＯＴＢから高レベル電位が出力される。
　図３Ｂのタイミングチャートより、セルＣＥが過剰に放電されることによって、出力端子ＯＴから出力される検知信号は、高レベル電位から低レベル電位に遷移する。したがって、図２の半導体装置を用いることで、セルＣＥの放電時において、ヒステリシスコンパレータＨＣＭＰの出力端子ＯＴから出力される検知信号の高レベル電位から低レベル電位への遷移を取得することにより、セルＣＥが過剰に放電していることを検知することができる。なお、ヒステリシスコンパレータＨＣＭＰの構成によっては、セルＣＥの過放電状態の検知は、出力端子ＯＴから出力される検知信号の低レベル電位から高レベル電位への遷移を取得することとしてもよい。
　なお、本発明の一態様である半導体装置１００Ａの動作は、上述の動作例に限定されない。状況に応じて、上述の半導体装置１００Ａの動作例を適宜変更してもよい場合がある。
＜その他の構成例＞
　本発明の一態様は、図２に示した半導体装置１００Ａに限定されない。状況に応じて、半導体装置１００Ａの構成を変更してもよい。
　例えば、図２の半導体装置１００Ａにおいて、回路ＳＨＬＶに含まれているスイッチＳＷ１乃至スイッチＳＷ６としては、トランジスタを適用することができる。図４に示す半導体装置１００Ｂは、図２の半導体装置１００ＡのスイッチＳＷ１乃至スイッチＳＷ６を、ｎチャネル型トランジスタであるトランジスタＭ１乃至トランジスタＭ６に置き換えた構成となっている。
　なお、トランジスタＭ１乃至トランジスタＭ６の一部又は全部を、ｐチャネル型トランジスタに置き換えてもよい。また、回路ＳＨＬＶは、単極性回路としてではなく、ＣＭＯＳ回路として構成してもよい。例えば、図５に示す半導体装置１００Ｃの通り、図４の半導体装置１００ＢのトランジスタＭ３、及びトランジスタＭ６のそれぞれをｐチャネル型トランジスタであるトランジスタＭ３ｐ、及びトランジスタＭ６ｐに置き換えた構成としてもよい。半導体装置１００Ｃは、配線ＳＨＥＢを設けていない構成となっているので、半導体装置１００Ａよりも回路ＳＨＬＶの面積を低減することができる。また、例えば、半導体装置１００ＡのスイッチＳＷ１乃至スイッチＳＷ６のそれぞれとして、アナログスイッチを適用してもよい（図示しない）。
　トランジスタＭ１乃至トランジスタＭ６の一部又は全部、及び、ヒステリシスコンパレータＨＣＭＰに含まれているトランジスタは、ＯＳトランジスタであることが好ましい。特に、オフ電流を低くすることが望ましいようなトランジスタ、具体的な例としては、容量素子に蓄積された電荷を保持する機能を有するトランジスタは、ＯＳトランジスタであることが好ましい。特に、当該トランジスタとしてＯＳトランジスタを適用する場合、ＯＳトランジスタは、特に実施の形態２に記載するトランジスタの構造であることがより好ましい。
　例えば、ＯＳトランジスタにおいて、チャネル形成領域に含まれる金属酸化物は、インジウム、元素Ｍ（元素Ｍとしては、アルミニウム、ガリウム、イットリウム、スズなどが挙げられる。）、亜鉛の少なくとも一を含む酸化物であることがより好ましい。また、当該金属酸化物がチャネル形成領域に含まれるＯＳトランジスタのオフ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０−１７Ａ）以下、好ましくはチャネル幅１μｍあたり１ａＡ（１×１０−１８Ａ）以下、さらには好ましくはチャネル幅１μｍあたり１０ｚＡ（１×１０−２０Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１ｚＡ（１×１０−２１Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙＡ（１×１０−２２Ａ）以下とすることができる。また当該ＯＳトランジスタは、金属酸化物のキャリア濃度が低いため、ＯＳトランジスタの温度が変化した場合でも、オフ電流は低いままとなる。例えば、ＯＳトランジスタの温度が１５０℃であっても、オフ電流を、チャネル幅１μｍあたり１００ｚＡとすることもできる。
　また、トランジスタＭ１乃至トランジスタＭ６の一部又は全部、及び、ヒステリシスコンパレータＨＣＭＰに含まれているトランジスタは、ＯＳトランジスタ以外では、一例としては、チャネル形成領域にシリコンを含むトランジスタ（以後、Ｓｉトランジスタと呼称する）としてもよい。また、シリコンとしては、例えば、単結晶シリコン、水素化アモルファスシリコン、微結晶シリコン、または多結晶シリコン等を用いることができる。また、ＯＳトランジスタ、Ｓｉトランジスタ以外のトランジスタとしては、例えば、Ｇｅなどの半導体を活性層としたトランジスタ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＧｅなどの化合物半導体を活性層としたトランジスタ、カーボンナノチューブを活性層としたトランジスタ、有機半導体を活性層としたトランジスタ等を用いることができる。
　なお、ＯＳトランジスタの半導体層の金属酸化物において、インジウムを含む金属酸化物（例えば、Ｉｎ酸化物）、あるいは亜鉛を含む金属酸化物（例えば、Ｚｎ酸化物）では、ｎ型半導体は作製できているが、ｐ型半導体は移動度及び信頼性の点で作製が難しい場合もある。そのため、図４に示している半導体装置は、回路ＳＨＬＶ、ヒステリシスコンパレータＨＣＭＰなどに含まれているｎチャネル型トランジスタとしてＯＳトランジスタを適用し、ｐチャネル型トランジスタとしてＳｉトランジスタを適用してもよい。
　また、図４の半導体装置１００Ｂは、図６の半導体装置１００Ｄのとおり、回路ＳＨＬＶに含まれているトランジスタＭ１乃至トランジスタＭ６にバックゲートを設けた構成としてもよい。なお、図６では、トランジスタＭ１乃至トランジスタＭ６の全てにバックゲートを設けた構成を図示しているが、トランジスタＭ１乃至トランジスタＭ６の一部にのみバックゲートを設けた構成としてもよい。また、ヒステリシスコンパレータＨＣＭＰに含まれているトランジスタにもバックゲートを設けてもよい。
　図６では、トランジスタＭ１乃至トランジスタＭ６のそれぞれのバックゲートの電気的な接続を図示していないが、設計の段階において、所望するトランジスタの動作又は特性に応じて、当該トランジスタのバックゲートの接続先を決めることができる。例えば、トランジスタのバックゲートの電気的な接続先としては、トランジスタのゲートとすることができる。トランジスタのゲートとバックゲートを電気的に接続することによって、トランジスタのオン状態のときに流れる電流を大きくすることができる。また、例えば、トランジスタのバックゲートに、外部回路と電気的に接続するための配線を設けて、当該外部回路によってトランジスタのバックゲートに電位を与えて、しきい値電圧を上げて、オフ電流を小さくしてもよい。このような構成にすることにより、外部回路によってトランジスタのオフ電流を小さくすることができる。
　図６の半導体装置１００Ｄにおいて、バックゲートを有するトランジスタＭ１乃至トランジスタＭ６としては、例えば、上述したＯＳトランジスタを用いることができる。
　なお、本構成例では、図６の半導体装置１００ＤのトランジスタＭ１乃至トランジスタＭ６にバックゲートを設けた構成を説明したが、別の構成に含まれているトランジスタにバックゲートを設けてもよい。つまり、本明細書等に記載しているトランジスタを、バックゲートを有するトランジスタとすることができる。
　上記の通り、半導体装置１００Ａ乃至半導体装置１００Ｄのいずれか一を構成することによって、組電池ＢＡＴに含まれている、直列に電気的に接続された複数のセルＣＥのそれぞれにおいて、過充電、又は過放電を検知することができる。また、半導体装置１００として、半導体装置１００Ａ乃至半導体装置１００Ｄのいずれか一を適用することによって、組電池に含まれる各セルで、配線ＶＲＨＥ及び配線ＶＲＬＥから与えられるそれぞれの定電圧を共有することができ、それぞれのセルに対応した、ヒステリシスコンパレータＨＣＭＰの高レベル側しきい値電圧、及び低レベル側しきい値電圧を設定することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
　本実施の形態では、上記実施の形態で説明した半導体装置の構成例、及び当該半導体装置に適用可能なトランジスタの構成例について説明する。
＜半導体装置の構成例＞
　図７に示す半導体装置は、トランジスタ３００と、トランジスタ５００と、容量素子６００と、を有している。図９Ａはトランジスタ５００のチャネル長方向の断面図であり、図９Ｂはトランジスタ５００のチャネル幅方向の断面図であり、図９Ｃはトランジスタ３００のチャネル幅方向の断面図である。
　トランジスタ５００は、チャネル形成領域に金属酸化物を有するトランジスタ（ＯＳトランジスタ）である。トランジスタ５００は、オフ電流が小さいため、これを半導体装置、特に回路ＳＨＬＶのトランジスタＭ１乃至トランジスタＭ６などに用いることにより、長期にわたり書き込んだデータを保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
　本実施の形態で説明する半導体装置は、図７に示すようにトランジスタ３００、トランジスタ５００、容量素子６００を有する。トランジスタ５００はトランジスタ３００の上方に設けられ、容量素子６００はトランジスタ３００、及びトランジスタ５００の上方に設けられている。なお、容量素子６００は、に半導体装置１００、半導体装置１００Ａ乃至１００Ｄにおける容量素子Ｃ１、容量素子Ｃ２などとすることができる。
　トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ソース領域又はドレイン領域として機能する低抵抗領域３１４ａ、及び低抵抗領域３１４ｂを有する。なお、トランジスタ３００は、例えば、上記実施の形態におけるトランジスタに適用することができる。
　また、基板３１１としては、半導体基板（例えば単結晶基板又はシリコン基板）を用いるのが好ましい。
　トランジスタ３００は、図９Ｃに示すように、半導体領域３１３の上面及びチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大することによりトランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
　なお、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
　半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域３１４ａ、及び低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
　低抵抗領域３１４ａ、及び低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、又はホウ素などのｐ型の導電性を付与する元素を含む。
　ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
　なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
　なお、図７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をＯＳトランジスタのみの単極性回路とする場合、図８に示すとおり、トランジスタ３００の構成を、酸化物半導体を用いているトランジスタ５００と同様の構成にすればよい。なお、トランジスタ５００の詳細については後述する。
　トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６が順に積層して設けられている。
　絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
　絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
　また、絶縁体３２４には、基板３１１、又はトランジスタ３００などから、トランジスタ５００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
　水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
　なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
　また、絶縁体３２０、絶縁体３２２、絶縁体３２４、及び絶縁体３２６には容量素子６００、又はトランジスタ５００と接続する導電体３２８、及び導電体３３０等が埋め込まれている。なお、導電体３２８、及び導電体３３０は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
　各プラグ、及び配線（導電体３２８、導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
　絶縁体３２６、及び導電体３３０上に、配線層を設けてもよい。例えば、図７において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、トランジスタ３００と接続するプラグ、又は配線としての機能を有する。なお導電体３５６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
　絶縁体３５４、及び導電体３５６上に、配線層を設けてもよい。例えば、図７において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ又は配線としての機能を有する。なお導電体３６６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３６４、及び導電体３６６上に、配線層を設けてもよい。例えば、図７において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ又は配線としての機能を有する。なお導電体３７６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体３７４、及び導電体３７６上に、配線層を設けてもよい。例えば、図７において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ又は配線としての機能を有する。なお導電体３８６は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ５００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　上記において、導電体３５６を含む配線層、導電体３６６を含む配線層、導電体３７６を含む配線層、及び導電体３８６を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体３５６を含む配線層と同様の配線層を３層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を５層以上にしてもよい。
　絶縁体３８４上には絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６が、順に積層して設けられている。絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
　例えば、絶縁体５１０、及び絶縁体５１４には、例えば、基板３１１、又はトランジスタ３００を設ける領域などから、トランジスタ５００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
　水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ５００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ５００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
　また、水素に対するバリア性を有する膜として、例えば、絶縁体５１０、及び絶縁体５１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、例えば、絶縁体５１２、及び絶縁体５１６には、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５１２、及び絶縁体５１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５１０、絶縁体５１２、絶縁体５１４、及び絶縁体５１６には、導電体５１８、及びトランジスタ５００を構成する導電体（例えば、導電体５０３）等が埋め込まれている。なお、導電体５１８は、容量素子６００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５１８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　特に、絶縁体５１０、及び絶縁体５１４と接する領域の導電体５１８は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ５００とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ３００からトランジスタ５００への水素の拡散を抑制することができる。
　絶縁体５１６の上方には、トランジスタ５００が設けられている。
　図９Ａ、図９Ｂに示すように、トランジスタ５００は、絶縁体５１４及び絶縁体５１６に埋め込まれるように配置された導電体５０３と、絶縁体５１６及び導電体５０３の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０ａと、酸化物５３０ａの上に配置された酸化物５３０ｂと、酸化物５３０ｂ上に互いに離れて配置された導電体５４２ａ及び導電体５４２ｂと、導電体５４２ａ及び導電体５４２ｂ上に配置され、導電体５４２ａと導電体５４２ｂの間に重畳して開口が形成された絶縁体５８０と、開口の底面及び側面に配置された酸化物５３０ｃと、酸化物５３０ｃの形成面に配置された絶縁体５５０と、絶縁体５５０の形成面に配置された導電体５６０と、を有する。
　また、図９Ａ、図９Ｂに示すように、酸化物５３０ａ、酸化物５３０ｂ、導電体５４２ａ、及び導電体５４２ｂと、絶縁体５８０との間に絶縁体５４４が配置されることが好ましい。また、図９Ａ、図９Ｂに示すように、導電体５６０は、絶縁体５５０の内側に設けられた導電体５６０ａと、導電体５６０ａの内側に埋め込まれるように設けられた導電体５６０ｂと、を有することが好ましい。また、図９Ａ、図９Ｂに示すように、絶縁体５８０、導電体５６０、及び絶縁体５５０の上に絶縁体５７４が配置されることが好ましい。
　なお、以下において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃをまとめて酸化物５３０という場合がある。
　なお、トランジスタ５００では、チャネルが形成される領域と、その近傍において、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｂの単層、酸化物５３０ｂと酸化物５３０ａの２層構造、酸化物５３０ｂと酸化物５３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００では、導電体５６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体５６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、図７、図９Ａに示すトランジスタ５００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
　ここで、導電体５６０は、トランジスタのゲート電極として機能し、導電体５４２ａ及び導電体５４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に埋め込まれるように形成される。導電体５６０、導電体５４２ａ及び導電体５４２ｂの配置は、絶縁体５８０の開口に対して、自己整合的に選択される。つまり、トランジスタ５００において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体５６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ５００の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
　さらに、導電体５６０が、導電体５４２ａと導電体５４２ｂの間の領域に自己整合的に形成されるので、導電体５６０は、導電体５４２ａ又は導電体５４２ｂと重畳する領域を有さない。これにより、導電体５６０と導電体５４２ａ及び導電体５４２ｂとの間に形成される寄生容量を低減することができる。よって、トランジスタ５００のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
　導電体５６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体５０３は、第２のゲート（ボトムゲートともいう）電極として機能する場合がある。その場合、導電体５０３に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ５００のしきい値電圧を制御することができる。特に、導電体５０３に負の電位を印加することにより、トランジスタ５００のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体５０３に負の電位を印加したほうが、印加しない場合よりも、導電体５６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
　導電体５０３は、酸化物５３０、及び導電体５６０と、重なるように配置する。これにより、導電体５６０、及び導電体５０３に電位を印加した場合、導電体５６０から生じる電界と、導電体５０３から生じる電界と、がつながり、酸化物５３０に形成されるチャネル形成領域を覆うことができる。本明細書等において、第１のゲート電極、及び第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造とよぶ。
　また、導電体５０３は、導電体５１８と同様の構成であり、絶縁体５１４及び絶縁体５１６の開口の内壁に接して導電体５０３ａが形成され、さらに内側に導電体５０３ｂが形成されている。なお、トランジスタ５００では、導電体５０３ａ及び導電体５０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、又は３層以上の積層構造として設ける構成にしてもよい。
　ここで、導電体５０３ａは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
　例えば、導電体５０３ａが酸素の拡散を抑制する機能を持つことにより、導電体５０３ｂが酸化して導電率が低下することを抑制することができる。
　また、導電体５０３が配線の機能を兼ねる場合、導電体５０３ｂは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体５０５は、必ずしも設けなくともよい。なお、導電体５０３ｂを単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。
　絶縁体５２０、絶縁体５２２、及び絶縁体５２４は、第２のゲート絶縁膜としての機能を有する。
　ここで、酸化物５３０と接する絶縁体５２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体５２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物５３０に接して設けることにより、酸化物５３０中の酸素欠損を低減し、トランジスタ５００の信頼性を向上させることができる。
　過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
　また、上記過剰酸素領域を有する絶縁体と、酸化物５３０と、を接して加熱処理、マイクロ波処理、またはＲＦ処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、酸化物５３０中の水、または水素を除去することができる。例えば、酸化物５３０において、ＶｏＨの結合が切断される反応が起きる、別言すると「ＶＯＨ→ＶＯ＋Ｈ」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してＨ２Ｏとして、酸化物５３０、または酸化物５３０近傍の絶縁体から除去される場合がある。また、水素の一部は、導電体５４２ａ、及び導電体５４２ｂに拡散または捕獲（ゲッタリングともいう）される場合がある。
　また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にＲＦを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく酸化物５３０、または酸化物５３０近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を１３３Ｐａ以上、好ましくは２００Ｐａ以上、さらに好ましくは４００Ｐａ以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比（Ｏ２／（Ｏ２＋Ａｒ））が５０％以下、好ましくは１０％以上３０％以下で行うとよい。
　また、トランジスタ５００の作製工程中において、酸化物５３０の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、１００℃以上４５０℃以下、より好ましくは３５０℃以上４００℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、酸化物５３０に酸素を供給して、酸素欠損（ＶＯ）の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で行ってもよい。または、酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
　なお、酸化物５３０に加酸素化処理を行うことで、酸化物５３０中の酸素欠損を、供給された酸素により修復させる反応、別言すると「ＶＯ＋Ｏ→ｎｕｌｌ」という反応を促進させることができる。さらに、酸化物５３０中に残存した水素に供給された酸素が反応することで、当該水素をＨ２Ｏとして除去する（脱水化する）ことができる。これにより、酸化物５３０中に残存していた水素が酸素欠損に再結合してＶＯＨが形成されるのを抑制することができる。
　また、絶縁体５２４が、過剰酸素領域を有する場合、絶縁体５２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
　絶縁体５２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物５３０が有する酸素は、絶縁体５２０側へ拡散することがなく、好ましい。また、導電体５０３が、絶縁体５２４や、酸化物５３０が有する酸素と反応することを抑制することができる。
　絶縁体５２２は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
　特に、不純物、及び酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体５２２を形成した場合、絶縁体５２２は、酸化物５３０からの酸素の放出や、トランジスタ５００の周辺部から酸化物５３０への水素等の不純物の混入を抑制する層として機能する。
　又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
　また、絶縁体５２０は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。また、ｈｉｇｈ−ｋ材料の絶縁体と、酸化シリコン又は酸化窒化シリコンと、を組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体５２０を得ることができる。
　なお、図９Ａ、図９Ｂのトランジスタ５００では、３層の積層構造からなる第２のゲート絶縁膜として、絶縁体５２０、絶縁体５２２、及び絶縁体５２４が図示されているが、第２のゲート絶縁膜は、単層、２層、又は４層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
　トランジスタ５００は、チャネル形成領域を含む酸化物５３０に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物５３０として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、酸化物５３０として適用できるＩｎ−Ｍ−Ｚｎ酸化物は、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。また、酸化物５３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
　また、トランジスタ５００には、キャリア濃度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア濃度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物としては、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
　特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、金属酸化物中に酸素欠損を形成する場合がある。また、酸化物５３０中の酸素欠損に水素が入った場合、酸素欠損と水素とが結合しＶＯＨを形成する場合がある。ＶＯＨはドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。また、金属酸化物中の水素は、熱、電界などのストレスによって動きやすいため、金属酸化物に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、酸化物５３０中のＶＯＨをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、ＶＯＨが十分低減された金属酸化物を得るには、金属酸化物中の水分、水素などの不純物を除去すること（脱水、脱水素化処理と記載する場合がある。）と、金属酸化物に酸素を供給して酸素欠損を補填すること（加酸素化処理と記載する場合がある。）が重要である。ＶＯＨなどの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　酸素欠損に水素が入った欠陥は、金属酸化物のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、金属酸化物においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、金属酸化物のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
　よって、金属酸化物を酸化物５３０に用いる場合、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　また、酸化物５３０に金属酸化物を用いる場合、当該金属酸化物は、バンドギャップが高く、真性（Ｉ型ともいう。）、又は実質的に真性である半導体であって、かつチャネル形成領域の金属酸化物のキャリア濃度は、１×１０１８ｃｍ−３未満であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましく、１×１０１６ｃｍ−３未満であることがさらに好ましく、１×１０１３ｃｍ−３未満であることがさらに好ましく、１×１０１２ｃｍ−３未満であることがさらに好ましい。なお、チャネル形成領域の金属酸化物のキャリア濃度の下限値については、特に限定は無いが、例えば、１×１０−９ｃｍ−３とすることができる。
　また、酸化物５３０に金属酸化物を用いる場合、導電体５４２ａ及び導電体５４２ｂと酸化物５３０とが接することで、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散し、導電体５４２ａ及び導電体５４２ｂが酸化する場合がある。導電体５４２ａ及び導電体５４２ｂが酸化することで、導電体５４２ａ及び導電体５４２ｂの導電率が低下する蓋然性が高い。なお、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することを、導電体５４２ａ及び導電体５４２ｂが酸化物５３０中の酸素を吸収する、と言い換えることができる。
　また、酸化物５３０中の酸素が導電体５４２ａ及び導電体５４２ｂへ拡散することで、導電体５４２ａと酸化物５３０ｂとの間、および、導電体５４２ｂと酸化物５３０ｂとの間に異層が形成される場合がある。当該異層は、導電体５４２ａ及び導電体５４２ｂよりも酸素を多く含むため、当該異層は絶縁性を有すると推定される。このとき、導電体５４２ａ又は導電体５４２ｂと、当該異層と、酸化物５３０ｂとの３層構造は、金属−絶縁体−半導体からなる３層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ、またはＭＩＳ構造を主としたダイオード接合構造と呼ぶ場合がある。
　なお、上記異層は、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｂとの間に形成されることに限られず、例えば、異層が、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｃとの間に形成される場合や、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｂとの間、導電体５４２ａ及び導電体５４２ｂと酸化物５３０ｃとの間に形成される場合がある。
　酸化物５３０においてチャネル形成領域として機能する金属酸化物は、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
　酸化物５３０は、酸化物５３０ｂ下に酸化物５３０ａを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。また、酸化物５３０ｂ上に酸化物５３０ｃを有することで、酸化物５３０ｃよりも上方に形成された構造物から、酸化物５３０ｂへの不純物の拡散を抑制することができる。
　なお、酸化物５３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。具体的には、酸化物５３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物５３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物５３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物５３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物５３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物５３０ｃは、酸化物５３０ａ又は酸化物５３０ｂに用いることができる金属酸化物を、用いることができる。
　また、酸化物５３０ａ及び酸化物５３０ｃの伝導帯下端のエネルギーが、酸化物５３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物５３０ａ及び酸化物５３０ｃの電子親和力が、酸化物５３０ｂの電子親和力より小さいことが好ましい。
　ここで、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物５３０ａ、酸化物５３０ｂ、及び酸化物５３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
　具体的には、酸化物５３０ａと酸化物５３０ｂ、酸化物５３０ｂと酸化物５３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物５３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物５３０ａ及び酸化物５３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
　このとき、キャリアの主たる経路は酸化物５３０ｂとなる。酸化物５３０ａ、酸化物５３０ｃを上述の構成とすることで、酸化物５３０ａと酸化物５３０ｂとの界面、及び酸化物５３０ｂと酸化物５３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ５００は高いオン電流を得られる。
　酸化物５３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体５４２ａ、及び導電体５４２ｂが設けられる。導電体５４２ａ、及び導電体５４２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
　また、図９Ａ、図９Ｂでは、導電体５４２ａ、及び導電体５４２ｂを単層構造として示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
　また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
　また、図９Ａに示すように、酸化物５３０の、導電体５４２ａ（導電体５４２ｂ）との界面とその近傍には、低抵抗領域として、領域５４３ａ、及び領域５４３ｂが形成される場合がある。このとき、領域５４３ａはソース領域又はドレイン領域の一方として機能し、領域５４３ｂはソース領域又はドレイン領域の他方として機能する。また、領域５４３ａと領域５４３ｂに挟まれる領域にチャネル形成領域が形成される。
　酸化物５３０と接するように上記導電体５４２ａ（導電体５４２ｂ）を設けることで、領域５４３ａ（領域５４３ｂ）の酸素濃度が低減する場合がある。また、領域５４３ａ（領域５４３ｂ）に導電体５４２ａ（導電体５４２ｂ）に含まれる金属と、酸化物５３０の成分とを含む金属化合物層が形成される場合がある。このような場合、領域５４３ａ（領域５４３ｂ）のキャリア濃度が増加し、領域５４３ａ（領域５４３ｂ）は、低抵抗領域となる。
　絶縁体５４４は、導電体５４２ａ、及び導電体５４２ｂを覆うように設けられ、導電体５４２ａ、及び導電体５４２ｂの酸化を抑制する。このとき、絶縁体５４４は、酸化物５３０の側面を覆い、絶縁体５２４と接するように設けられてもよい。
　絶縁体５４４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体５４４として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
　特に、絶縁体５４４として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体５４２ａ、及び導電体５４２ｂが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体５４４は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
　絶縁体５４４を有することで、絶縁体５８０に含まれる水、及び水素などの不純物が酸化物５３０ｃ、絶縁体５５０を介して、酸化物５３０ｂに拡散することを抑制することができる。また、絶縁体５８０が有する過剰酸素により、導電体５６０が酸化するのを抑制することができる。
　絶縁体５５０は、第１のゲート絶縁膜として機能する。絶縁体５５０は、酸化物５３０ｃの内側（上面、及び側面）に接して配置することが好ましい。絶縁体５５０は、上述した絶縁体５２４と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
　具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
　加熱により酸素が放出される絶縁体を、絶縁体５５０として、酸化物５３０ｃの上面に接して設けることにより、絶縁体５５０から、酸化物５３０ｃを通じて、酸化物５３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体５２４と同様に、絶縁体５５０中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体５５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
　また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、絶縁体５５０と導電体５６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体５５０から導電体５６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体５５０から導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。当該金属酸化物としては、絶縁体５４４に用いることができる材料を用いればよい。
　なお、絶縁体５５０は、第２のゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、ｈｉｇｈ−ｋ材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
　第１のゲート電極として機能する導電体５６０は、図９Ａ、図９Ｂでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
　導電体５６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体５６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体５５０に含まれる酸素により、導電体５６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体５６０ａとして、酸化物５３０に適用できる酸化物半導体を用いることができる。その場合、導電体５６０ｂをスパッタリング法で成膜することで、導電体５６０ａの電気抵抗値を低下させて導電体にすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
　また、導電体５６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体５６０ｂは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体５６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。
　絶縁体５８０は、絶縁体５４４を介して、導電体５４２ａ、及び導電体５４２ｂ上に設けられる。絶縁体５８０は、過剰酸素領域を有することが好ましい。例えば、絶縁体５８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
　絶縁体５８０は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体５８０を、酸化物５３０ｃと接して設けることで、絶縁体５８０中の酸素を、酸化物５３０ｃを通じて、酸化物５３０へと効率良く供給することができる。なお、絶縁体５８０中の水又は水素などの不純物濃度が低減されていることが好ましい。
　絶縁体５８０の開口は、導電体５４２ａと導電体５４２ｂの間の領域に重畳して形成される。これにより、導電体５６０は、絶縁体５８０の開口、及び導電体５４２ａと導電体５４２ｂに挟まれた領域に、埋め込まれるように形成される。
　半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体５６０の導電性が下がらないようにする必要がある。そのために導電体５６０の膜厚を大きくすると、導電体５６０はアスペクト比が高い形状となりうる。本実施の形態では、導電体５６０を絶縁体５８０の開口に埋め込むように設けるため、導電体５６０をアスペクト比の高い形状にしても、工程中に導電体５６０を倒壊させることなく、形成することができる。
　絶縁体５７４は、絶縁体５８０の上面、導電体５６０の上面、及び絶縁体５５０の上面に接して設けられることが好ましい。絶縁体５７４をスパッタリング法で成膜することで、絶縁体５５０、及び絶縁体５８０へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物５３０中に酸素を供給することができる。
　例えば、絶縁体５７４として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
　特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
　また、絶縁体５７４の上に、層間膜として機能する絶縁体５８１を設けることが好ましい。絶縁体５８１は、絶縁体５２４などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
　また、絶縁体５８１、絶縁体５７４、絶縁体５８０、及び絶縁体５４４に形成された開口に、導電体５４０ａ、及び導電体５４０ｂを配置する。導電体５４０ａ及び導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体５４０ａ及び導電体５４０ｂは、後述する導電体５４６、及び導電体５４８と同様の構成である。
　絶縁体５８１上には、絶縁体５８２が設けられている。絶縁体５８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体５８２には、絶縁体５１４と同様の材料を用いることができる。例えば、絶縁体５８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
　特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ５００への混入を防止することができる。また、トランジスタ５００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ５００に対する保護膜として用いることに適している。
　また、絶縁体５８２上には、絶縁体５８６が設けられている。絶縁体５８６は、絶縁体３２０と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体５８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
　また、絶縁体５２０、絶縁体５２２、絶縁体５２４、絶縁体５４４、絶縁体５８０、絶縁体５７４、絶縁体５８１、絶縁体５８２、及び絶縁体５８６には、導電体５４６、及び導電体５４８等が埋め込まれている。
　導電体５４６、及び導電体５４８は、容量素子６００、トランジスタ５００、又はトランジスタ３００と接続するプラグ、又は配線としての機能を有する。導電体５４６、及び導電体５４８は、導電体３２８、及び導電体３３０と同様の材料を用いて設けることができる。
　なお、トランジスタ５００の形成後、トランジスタ５００を囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁体を形成してもよい。上述のバリア性の高い絶縁体でトランジスタ５００を包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ５００をまとめて、水素、または水に対するバリア性が高い絶縁体で包み込んでもよい。なお、トランジスタ５００を囲むように開口を形成する場合、例えば、絶縁体５１４または絶縁体５２２に達する開口を形成し、絶縁体５１４または絶縁体５２２に接するように上述のバリア性の高い絶縁体を形成すると、トランジスタ５００の作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁体としては、例えば、絶縁体５２２と同様の材料を用いればよい。
　続いて、トランジスタ５００の上方には、容量素子６００が設けられている。容量素子６００は、導電体６１０と、導電体６２０、絶縁体６３０とを有する。
　また、導電体５４６、及び導電体５４８上に、導電体６１２を設けてもよい。導電体６１２は、トランジスタ５００と接続するプラグ、又は配線としての機能を有する。導電体６１０は、容量素子６００の電極としての機能を有する。なお、導電体６１２、及び導電体６１０は、同時に形成することができる。
　導電体６１２、及び導電体６１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
　図７では、導電体６１２、及び導電体６１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
　絶縁体６３０を介して、導電体６１０と重畳するように、導電体６２０を設ける。なお、導電体６２０は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
　導電体６２０、及び絶縁体６３０上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
　本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
　次に、図７、図８の半導体装置に適用できる容量素子について説明する。
　図１０では、図７に示す半導体装置に適用できる容量素子６００の一例として容量素子６００Ａについて示している。図１０Ａは容量素子６００Ａの上面図であり、図１０Ｂは容量素子６００Ａの一点鎖線Ｌ３−Ｌ４における断面を示した斜視図であり、図１０Ｃは容量素子６００Ａの一点鎖線Ｗ３−Ｌ４における断面を示した斜視図である。
　導電体６１０は、容量素子６００Ａの一対の電極の一方として機能し、導電体６２０は、容量素子６００Ａの一対の電極の他方として機能する。また、絶縁体６３０は、一対の電極に挟まれる誘電体として機能する。
　容量素子６００Ａは、導電体６１０の下部において、導電体５４６と、導電体５４８とに電気的に接続されている。導電体５４６と、導電体５４８は、別の回路素子と接続するためのプラグ、又は配線として機能する。また図１０Ａ乃至図１０Ｃでは、導電体５４６と、導電体５４８と、をまとめて導電体５４０と記載している。
　また、図１０Ａ乃至図１０Ｃでは、図を明瞭に示すために、導電体５４６及び導電体５４８が埋め込まれている絶縁体５８６と、導電体６２０及び絶縁体６３０を覆っている絶縁体６５０と、を省略している。
　なお、図７、図８に示す容量素子６００、図１０Ａ乃至図１０Ｃに示す容量素子６００Ａはプレーナ型であるが、容量素子の形状はこれに限定されない。例えば、容量素子６００（容量素子６００Ａ）は、図１１Ａ乃至図１１Ｃに示すシリンダ型の容量素子６００Ｂとしてもよい。
　図１１Ａは容量素子６００Ｂの上面図であり、図１１Ｂは容量素子６００Ｂの一点鎖線Ｌ３−Ｌ４における断面図であり、図１１Ｃは容量素子６００Ｂの一点鎖線Ｗ３−Ｌ４における断面を示した斜視図である。
　図１１Ｂにおいて、容量素子６００Ｂは、導電体５４０が埋め込まれている絶縁体５８６上の絶縁体６３１と、開口部を有する絶縁体６５１と、一対の電極の一方として機能する導電体６１０と、一対の電極の他方として機能する導電体６２０と、を有する。
　また、図１１Ｃでは、図を明瞭に示すために、絶縁体５８６と、絶縁体６５０と、絶縁体６５１と、を省略している。
　絶縁体６３１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
　また、絶縁体６３１には、導電体５４０に電気的に接続されるように導電体６１１が埋め込まれている。導電体６１１は、例えば、導電体３３０、導電体５１８と同様の材料を用いることができる。
　絶縁体６５１としては、例えば、絶縁体５８６と同様の材料を用いることができる。
　また、絶縁体６５１は、前述の通り、開口部を有し、当該開口部は導電体６１１に重畳している。
　導電体６１０は、当該開口部の底部と、側面と、に形成されている。つまり、導電体６１０は、導電体６１１に重畳し、かつ導電体６１１に電気的に接続されている。
　なお、導電体６１０の形成方法としては、エッチング法などによって絶縁体６５１に開口部を形成し、次に、スパッタリング法、ＡＬＤ法などによって導電体６１０を成膜する。その後、ＣＭＰ（Ｃｈｅｍｉｃｈａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法などによって、開口部に成膜された導電体６１０を残して、絶縁体６５１上に成膜された導電体６１０を除去すればよい。
　絶縁体６３０は、絶縁体６５１上と、導電体６１０の形成面上と、に位置する。なお、絶縁体６３０は、容量素子において、一対の電極に挟まれる誘電体として機能する。
　導電体６２０は、絶縁体６５１の開口部が埋まるように、絶縁体６３０上に形成されている。
　絶縁体６５０は、絶縁体６３０と、導電体６２０と、を覆うように形成されている。
　図１１Ａ乃至図１１Ｃに示すシリンダ型の容量素子６００Ｂは、プレーナ型の容量素子６００Ａよりも静電容量の値を高くすることができる。そのため、例えば、上記の実施の形態で説明した容量素子Ｃ１、容量素子Ｃ２などとして、容量素子６００Ｂを適用することによって、長時間、容量素子の端子間の電圧を維持することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
　本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物であるＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ　Ｃｏｍｐｏｓｉｔｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及びＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の構成について説明する。なお、明細書等において、ＣＡＣは機能、又は材料の構成の一例を表し、ＣＡＡＣは結晶構造の一例を表す。
＜金属酸化物の構成＞
　ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（又はホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
　また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
　すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ　ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ　ｍａｔｒｉｘ　ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
＜金属酸化物の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ　ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
　ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
　ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、及び七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　また、ＣＡＡＣ−ＯＳは、インジウム、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
　ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。
　酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
　続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
　上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
　また、トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性という場合があり、また、真性又は実質的に真性という場合がある。
　また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
　従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
　ここで、酸化物半導体中における各不純物の影響について説明する。
　酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
　また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
　また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
　不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
　本実施の形態は、上記実施の形態に示す半導体装置などが形成された半導体ウェハ、及び当該半導体装置が組み込まれた電子部品の一例を示す。
＜半導体ウェハ＞
　初めに、半導体装置などが形成された半導体ウェハの例を、図１２Ａを用いて説明する。
　図１２Ａに示す半導体ウェハ４８００は、ウェハ４８０１と、ウェハ４８０１の上面に設けられた複数の回路部４８０２と、を有する。なお、ウェハ４８０１の上面において、回路部４８０２の無い部分は、スペーシング４８０３であり、ダイシング用の領域である。
　半導体ウェハ４８００は、ウェハ４８０１の表面に対して、前工程によって複数の回路部４８０２を形成することで作製することができる。また、その後に、ウェハ４８０１の複数の回路部４８０２が形成された反対側の面を研削して、ウェハ４８０１の薄膜化してもよい。この工程により、ウェハ４８０１の反りなどを低減し、部品としての小型化を図ることができる。
　次の工程としては、ダイシング工程が行われる。ダイシングは、一点鎖線で示したスクライブラインＳＣＬ１及びスクライブラインＳＣＬ２（ダイシングライン、又は切断ラインと呼ぶ場合がある）に沿って行われる。なお、スペーシング４８０３は、ダイシング工程を容易に行うために、複数のスクライブラインＳＣＬ１が平行になるように設け、複数のスクライブラインＳＣＬ２が平行になるように設け、スクライブラインＳＣＬ１とスクライブラインＳＣＬ２が垂直になるように設けるのが好ましい。
　ダイシング工程を行うことにより、図１２Ｂに示すようなチップ４８００ａを、半導体ウェハ４８００から切り出すことができる。チップ４８００ａは、ウェハ４８０１ａと、回路部４８０２と、スペーシング４８０３ａと、を有する。なお、スペーシング４８０３ａは、極力小さくなるようにするのが好ましい。この場合、隣り合う回路部４８０２の間のスペーシング４８０３の幅が、スクライブラインＳＣＬ１の切りしろと、又はスクライブラインＳＣＬ２の切りしろとほぼ同等の長さであればよい。
　なお、本発明の一態様の素子基板の形状は、図１２Ａに図示した半導体ウェハ４８００の形状に限定されない。例えば、矩形の形状の半導体ウェハあってもよい。素子基板の形状は、素子の作製工程、及び素子を作製するための装置に応じて、適宜変更することができる。
＜電子部品＞
　次に、チップ４８００ａが組み込まれた電子部品の例を、図１２Ｃ、図１２Ｄを用いて説明を行う。
　図１２Ｃに電子部品４７００および電子部品４７００が実装された基板（実装基板４７０４）の斜視図を示す。図１２Ｃに示す電子部品４７００は、リード４７０１と、上述したチップ４８００ａと、を有し、ＩＣチップ等として機能する。
　電子部品４７００は、例えば、リードフレームのリード４７０１とチップ４８００ａ上の電極とを金属の細線（ワイヤー）で電気的に接続するワイヤーボンディング工程と、エポキシ樹脂等によって封止するモールド工程と、リードフレームのリード４７０１へのメッキ処理と、パッケージの表面への印字処理と、を行うことで作製することができる。また、ワイヤーボンディング工程は、例えば、ボールボンディングや、ウェッジボンディングなどを用いることができる。また、図１２Ｃでは、電子部品４７００のパッケージにＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
　電子部品４７００は、例えばプリント基板４７０２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板４７０２上で電気的に接続されることで実装基板４７０４が完成する。
　図１２Ｄに電子部品４７３０の斜視図を示す。電子部品４７３０は、ＳｉＰ（Ｓｙｓｔｅｍ　ｉｎ　Ｐａｃｋａｇｅ）またはＭＣＭ（Ｍｕｌｔｉ　Ｃｈｉｐ　Ｍｏｄｕｌｅ）の一例である。電子部品４７３０は、パッケージ基板４７３２（プリント基板）上にインターポーザ４７３１が設けられ、インターポーザ４７３１上に半導体装置４７３５、および複数の半導体装置４７１０が設けられている。
　電子部品４７３０では、半導体装置４７１０を有する。半導体装置４７１０としては、例えば、上記実施の形態で説明した半導体装置、広帯域メモリ（ＨＢＭ：Ｈｉｇｈ　Ｂａｎｄｗｉｄｔｈ　Ｍｅｍｏｒｙ）などとすることができる。また、半導体装置４７３５は、ＣＰＵ、ＧＰＵ、ＦＰＧＡ、記憶装置などの集積回路（半導体装置）を用いることができる。
　パッケージ基板４７３２は、セラミック基板、プラスチック基板、またはガラスエポキシ基板などを用いることができる。インターポーザ４７３１は、シリコンインターポーザ、樹脂インターポーザなどを用いることができる。
　インターポーザ４７３１は、複数の配線を有し、端子ピッチの異なる複数の集積回路を電気的に接続する機能を有する。複数の配線は、単層または多層で設けられる。また、インターポーザ４７３１は、インターポーザ４７３１上に設けられた集積回路をパッケージ基板４７３２に設けられた電極と電気的に接続する機能を有する。これらのことから、インターポーザを「再配線基板」または「中間基板」と呼ぶ場合がある。また、インターポーザ４７３１に貫通電極を設けて、当該貫通電極を用いて集積回路とパッケージ基板４７３２を電気的に接続する場合もある。また、シリコンインターポーザでは、貫通電極として、ＴＳＶ（Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）を用いることも出来る。
　インターポーザ４７３１としてシリコンインターポーザを用いることが好ましい。シリコンインターポーザでは能動素子を設ける必要が無いため、集積回路よりも低コストで作製することができる。一方で、シリコンインターポーザの配線形成は半導体プロセスで行なうことができるため、樹脂インターポーザでは難しい微細配線の形成が容易である。
　ＨＢＭでは、広いメモリバンド幅を実現するために多くの配線を接続する必要がある。このため、ＨＢＭを実装するインターポーザには、微細かつ高密度の配線形成が求められる。よって、ＨＢＭを実装するインターポーザには、シリコンインターポーザを用いることが好ましい。
　また、シリコンインターポーザを用いたＳｉＰやＭＣＭなどでは、集積回路とインターポーザ間の膨張係数の違いによる信頼性の低下が生じにくい。また、シリコンインターポーザは表面の平坦性が高いため、シリコンインターポーザ上に設ける集積回路とシリコンインターポーザ間の接続不良が生じにくい。特に、インターポーザ上に複数の集積回路を横に並べて配置する２．５Ｄパッケージ（２．５次元実装）では、シリコンインターポーザを用いることが好ましい。
　また、電子部品４７３０と重ねてヒートシンク（放熱板）を設けてもよい。ヒートシンクを設ける場合は、インターポーザ４７３１上に設ける集積回路の高さを揃えることが好ましい。例えば、本実施の形態に示す電子部品４７３０では、半導体装置４７１０と半導体装置４７３５の高さを揃えることが好ましい。
　電子部品４７３０を他の基板に実装するため、パッケージ基板４７３２の底部に電極４７３３を設けてもよい。図１２Ｄでは、電極４７３３を半田ボールで形成する例を示している。パッケージ基板４７３２の底部に半田ボールをマトリクス状に設けることで、ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。また、電極４７３３を導電性のピンで形成してもよい。パッケージ基板４７３２の底部に導電性のピンをマトリクス状に設けることで、ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）実装を実現できる。
　電子部品４７３０は、ＢＧＡおよびＰＧＡに限らず様々な実装方法を用いて他の基板に実装することができる。例えば、ＳＰＧＡ（Ｓｔａｇｇｅｒｅｄ　Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）、ＬＧＡ（Ｌａｎｄ　Ｇｒｉｄ　Ａｒｒａｙ）、ＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ）、ＱＦＪ（Ｑｕａｄ　Ｆｌａｔ　Ｊ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）、またはＱＦＮ（Ｑｕａｄ　Ｆｌａｔ　Ｎｏｎ−ｌｅａｄｅｄ　ｐａｃｋａｇｅ）などの実装方法を用いることができる。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
　本実施の形態では、上記実施の形態で説明した半導体装置及び当該半導体装置を備えた電子部品を適用可能な蓄電装置および蓄電システムの構成について説明する。
［円筒型二次電池］
　円筒型の二次電池の例について図１３Ａを参照して説明する。円筒型の二次電池１４００は、図１３Ａに示すように、上面に正極キャップ（電池蓋）１４０１を有し、側面及び底面に電池缶（外装缶）１４０２を有している。これら正極キャップ１４０１と電池缶１４０２とは、ガスケット（絶縁パッキン）１４１０によって絶縁されている。
　また、二次電池１４００には、可撓性を有する基板１４０３上に形成または固定された制御回路１４０４を、二次電池１４００の側面に沿って設けてもよい。制御回路１４０４として上記実施の形態に示した半導体装置１００、半導体装置１００Ａ乃至半導体装置１００Ｄなどを用いることができる。制御回路１４０４を基板１４０３上に設けることで、円筒形状の二次電池１４００の曲面に沿って制御回路１４０４を設けることができる。よって、制御回路１４０４の占有空間を小さくすることができる。よって、二次電池１４００および制御回路１４０４を含む電子機器などの小型化が実現できる。
　可撓性を有する基板１４０３としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
　図１３Ｂは、円筒型の二次電池の断面を模式的に示した図である。図１３Ｂに示す円筒型の二次電池は、上面に正極キャップ（電池蓋）１６０１を有し、側面および底面に電池缶（外装缶）１６０２を有している。これら正極キャップと電池缶（外装缶）１６０２とは、ガスケット（絶縁パッキン）１６１０によって絶縁されている。
　中空円柱状の電池缶１６０２の内側には、帯状の正極１６０４と負極１６０６とがセパレータ１６０５を間に挟んで捲回された電池素子が設けられている。図示しないが、電池素子はセンターピンを中心に捲回されている。電池缶１６０２は、一端が閉じられ、他端が開いている。電池缶１６０２には、電解液に対して耐腐食性のあるニッケル、アルミニウム、チタン等の金属、又はこれらの合金やこれらと他の金属との合金（例えば、ステンレス鋼等）を用いることができる。また、電解液による腐食を防ぐため、ニッケルやアルミニウム等を電池缶１６０２に被覆することが好ましい。電池缶１６０２の内側において、正極、負極およびセパレータが捲回された電池素子は、対向する一対の絶縁板１６０８、１６０９により挟まれている。また、電池素子が設けられた電池缶１６０２の内部は、非水電解液（図示せず）が注入されている。非水電解液は、コイン型の二次電池と同様のものを用いることができる。
　円筒型の蓄電池に用いる正極および負極は捲回するため、集電体の両面に活物質を形成することが好ましい。正極１６０４には正極端子（正極集電リード）１６０３が接続され、負極１６０６には負極端子（負極集電リード）１６０７が接続される。正極端子１６０３および負極端子１６０７は、ともにアルミニウムなどの金属材料を用いることができる。正極端子１６０３は安全弁機構１６１３に、負極端子１６０７は電池缶１６０２の底にそれぞれ抵抗溶接される。安全弁機構１６１３は、ＰＴＣ素子（Ｐｏｓｉｔｉｖｅ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｃｏｅｆｆｉｃｉｅｎｔ）１６１１を介して正極キャップ１６０１と電気的に接続されている。安全弁機構１６１３は電池の内圧の上昇が所定の閾値を超えた場合に、正極キャップ１６０１と正極１６０４との電気的な接続を切断するものである。また、ＰＴＣ素子１６１１は温度が上昇した場合に抵抗が増大する熱感抵抗素子であり、抵抗の増大により電流量を制限して異常発熱を防止するものである。ＰＴＣ素子には、チタン酸バリウム（ＢａＴｉＯ３）系半導体セラミックス等を用いることができる。
　図１３Ｃは蓄電システム１４１５の一例を示す。蓄電システム１４１５は複数の二次電池１４００を有する。それぞれの二次電池の正極は、絶縁体１４２５で分離された導電体１４２４に接触し、電気的に接続されている。導電体１４２４は配線１４２３を介して、制御回路１４２０に電気的に接続されている。また、それぞれの二次電池の負極は、配線１４２６を介して制御回路１４２０に電気的に接続されている。制御回路１４２０として、先の実施の形態にて述べた半導体装置１００、半導体装置１００Ａ乃至半導体装置１００Ｄ（又は、半導体装置１００、半導体装置１００Ａ乃至半導体装置１００Ｄを備える電子部品）を用いることができる。
　図１３Ｄは、蓄電システム１４１５の一例を示す。蓄電システム１４１５は複数の二次電池１４００を有し、複数の二次電池１４００は、導電板１４１３及び導電板１４１４の間に挟まれている。複数の二次電池１４００は、配線１４１６により導電板１４１３及び導電板１４１４と電気的に接続される。複数の二次電池１４００は、並列接続されていてもよいし、直列接続されていてもよいし、並列に接続された後さらに直列に接続されていてもよい。複数の二次電池１４００を有する蓄電システム１４１５を構成することで、大きな電力を取り出すことができる。
　複数の二次電池１４００の間に温度制御装置を有していてもよい。二次電池１４００が過熱されたときは、温度制御装置により冷却し、二次電池１４００が冷えすぎているときは温度制御装置により加熱することができる。そのため蓄電システム１４１５の性能が外気温に影響されにくくなる。
　また、図１３Ｄにおいて、蓄電システム１４１５は制御回路１４２０に配線１４２１及び配線１４２２を介して電気的に接続されている。制御回路１４２０として、先の実施の形態にて述べた電池制御回路を用いることができる。配線１４２１は導電板１４１３を介して複数の二次電池１４００の正極に、配線１４２２は導電板１４１４を介して複数の二次電池１４００の負極に、それぞれ電気的に接続される。
［二次電池パック］
　次に本発明の一態様の蓄電システムの例について、図１４Ａ乃至図１４Ｃを用いて説明する。
　図１４Ａは、二次電池パック１５３１の外観を示す図である。図１４Ｂは二次電池パック１５３１の構成を説明する図である。二次電池パック１５３１は、回路基板１５０１と、二次電池１５１３と、を有する。二次電池１５１３には、ラベル１５０９が貼られている。回路基板１５０１は、シール１５１５により固定されている。また、二次電池パック１５３１は、アンテナ１５１７を有する。
　回路基板１５０１は制御回路１５９０を有する。制御回路１５９０は、先の実施の形態に示す電池制御回路を用いることができる。例えば、図１４Ｂに示すように、回路基板１５０１上に、制御回路１５９０を有する。また、回路基板１５０１は、端子１５１１と電気的に接続されている。また回路基板１５０１は、アンテナ１５１７、二次電池１５１３の正極リード及び負極リードの一方１５５１、正極リード及び負極リードの他方１５５２と電気的に接続される。
　あるいは、図１４Ｃに示すように、回路基板１５０１上に設けられる回路システム１５９０ａと、端子１５１１を介して回路基板１５０１に電気的に接続される回路システム１５９０ｂと、を有してもよい。例えば、本発明の一態様の制御回路の一部分が回路システム１５９０ａに、他の一部分が回路システム１５９０ｂに、それぞれ設けられる。
　なお、アンテナ１５１７はコイル状に限定されず、例えば線状、板状であってもよい。また、平面アンテナ、開口面アンテナ、進行波アンテナ、ＥＨアンテナ、磁界アンテナ、誘電体アンテナ等のアンテナを用いてもよい。又は、アンテナ１５１７は、平板状の導体でもよい。この平板状の導体は、電界結合用の導体の一つとして機能することができる。つまり、コンデンサの有する２つの導体のうちの一つの導体として、アンテナ１５１７を機能させてもよい。これにより、電磁界、磁界だけでなく、電界で電力のやり取りを行うこともできる。
　二次電池パック１５３１は、アンテナ１５１７と、二次電池１５１３との間に層１５１９を有する。層１５１９は、例えば二次電池１５１３による電磁界を遮蔽することができる機能を有する。層１５１９としては、例えば磁性体を用いることができる。
　二次電池１５１３は、図１４Ｃに示すような捲回された電池素子１５９３を有する。電池素子１５９３は、負極１５９４と、正極１５９５と、セパレータ１５９６と、を有する。電池素子１５９３は、セパレータ１５９６を挟んで負極１５９４と、正極１５９５とが重なり合って積層され、該積層シートを捲回したものである。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態６）
　本実施の形態では、上記実施の形態で説明した半導体装置、又は当該半導体装置を有する電子部品、及び、上記実施の形態で説明した蓄電装置を備えることができる電子機器の一例について説明する。
［携帯電話］
　図１５Ａに示す情報端末５５００は、情報端末の一種である携帯電話（スマートフォン）である。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
　情報端末５５００は、上記実施の形態で説明した半導体装置を適用することで、情報端末５５００に備えられている電池の過充電、及び／又は過放電を防ぐことができる。
［ウェアラブル端末］
　また、図１５Ｂには、情報端末の一例として腕時計型のウェアラブル端末５９００が図示されている。ウェアラブル端末５９００は、筐体５９０１、表示部５９０２、操作ボタン５９０３、操作子５９０４、バンド５９０５などを有する。
　ウェアラブル端末５９００は、先述した情報端末５５００と同様に、上記実施の形態で説明した半導体装置を適用することで、ウェアラブル端末に備えられている電池の過充電、又は過放電を防ぐことができる。
［パーソナルコンピュータ］
　また、図１５Ｃには、情報端末の一種であるノート型パーソナルコンピュータ５３００が図示されている。ノート型パーソナルコンピュータ５３００は、筐体５３０１、表示部５３０２、キーボード５３０３、トラックパッド型のポインティングデバイス５３０４、を有する。また、使用者の好みによっては、マウス型のポインティングデバイス５３０５をノート型パーソナルコンピュータ５３００に用いることができる。
　ノート型パーソナルコンピュータ５３００は、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、ノート型パーソナルコンピュータ５３００に備えられている電池の過充電、又は過放電を防ぐことができる。また、マウス型のポインティングデバイス５３０５にも上記実施の形態で説明した半導体装置を適用することができ、同様に、マウス型のポインティングデバイス５３０５に備えられている電池の過充電、又は過放電を防ぐことができる。
［ゲーム機］
　また、図１５Ｄには、ゲーム機の一例である携帯ゲーム機５２００が図示されている。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
　更に、図１５Ｅには、ゲーム機の一例である据え置き型ゲーム機７５００が図示されている。据え置き型ゲーム機７５００は、本体７５２０と、コントローラ７５２２を有する。なお、本体７５２０には、無線または有線によってコントローラ７５２２を接続することができる。また、図１５Ｅには示していないが、コントローラ７５２２は、ゲームの画像を表示する表示部、ボタン以外の入力インターフェースとなるタッチパネルやスティック、回転式つまみ、スライド式つまみなどを備えることができる。また、コントローラ７５２２は、図１５Ｅに示す形状に限定されず、ゲームのジャンルに応じて、コントローラ７５２２の形状を様々に変更してもよい。例えば、ＦＰＳ（Ｆｉｒｓｔ　Ｐｅｒｓｏｎ　Ｓｈｏｏｔｅｒ）などのシューティングゲームでは、トリガーをボタンとし、銃を模した形状のコントローラを用いることができる。また、例えば、音楽ゲームなどでは、楽器、音楽機器などを模した形状のコントローラを用いることができる。更に、据え置き型ゲーム機は、コントローラを使わず、代わりにカメラ、深度センサ、マイクロフォンなどを備えて、ゲームプレイヤーのジェスチャー、及び／又は音声によって操作する形式としてもよい。
　また、上述したゲーム機の映像は、テレビジョン装置、パーソナルコンピュータ用ディスプレイ、ゲーム用ディスプレイ、ヘッドマウントディスプレイなどの表示装置によって、出力することができる。
　携帯ゲーム機５２００は、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、携帯ゲーム機５２００に備えられている電池の過充電、又は過放電を防ぐことができる。また、据え置き型ゲーム機７５００において、無線でコントローラ７５２２を接続している場合、コントローラ７５２２は据え置き型ゲーム機７５００と電波によって通信するため、電池が備えられている場合がある。そのため、コントローラ７５２２は、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、コントローラ７５２２に備えられている電池の過充電、又は過放電を防ぐことができる。
［移動体］
　上記実施の形態で説明した半導体装置は、移動体である自動車に適用することができる。
　図１５Ｆには移動体の一例である自動車５７００が図示されている。
　自動車５７００の運転席周辺には、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供するインストゥルメントパネルが備えられている。また、運転席周辺には、それらの情報を示す表示装置が備えられていてもよい。
　特に、自動車５７００が、電池を備える電気自動車である場合、自動車５７００に、先述の電子機器と同様に、上記実施の形態で説明した半導体装置を適用することで、コントローラ７５２２に備えられている電池の過充電、又は過放電を防ぐことができる。
　なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができる。
［カメラ］
　上記実施の形態で説明した半導体装置は、カメラに適用することができる。
　図１５Ｇには、撮像装置の一例であるデジタルカメラ６２４０が図示されている。デジタルカメラ６２４０は、筐体６２４１、表示部６２４２、操作ボタン６２４３、シャッターボタン６２４４等を有し、また、デジタルカメラ６２４０には、着脱可能なレンズ６２４６が取り付けられている。なお、ここではデジタルカメラ６２４０を、レンズ６２４６を筐体６２４１から取り外して交換することが可能な構成としたが、レンズ６２４６と筐体６２４１とが一体となっていてもよい。また、デジタルカメラ６２４０は、ストロボ装置や、ビューファインダー等を別途装着することができる構成としてもよい。
　デジタルカメラ６２４０に上記実施の形態で説明した半導体装置を適用することによって、先述の電子機器と同様に、デジタルカメラ６２４０に備えられている電池の過充電、又は過放電を防ぐことができる。
［ビデオカメラ］
　上記実施の形態で説明した半導体装置は、ビデオカメラに適用することができる。
　図１５Ｈには、撮像装置の一例であるビデオカメラ６３００が図示されている。ビデオカメラ６３００は、第１筐体６３０１、第２筐体６３０２、表示部６３０３、操作キー６３０４、レンズ６３０５、接続部６３０６等を有する。操作キー６３０４及びレンズ６３０５は第１筐体６３０１に設けられており、表示部６３０３は第２筐体６３０２に設けられている。そして、第１筐体６３０１と第２筐体６３０２とは、接続部６３０６により接続されており、第１筐体６３０１と第２筐体６３０２の間の角度は、接続部６３０６により変更が可能である。表示部６３０３における映像を、接続部６３０６における第１筐体６３０１と第２筐体６３０２との間の角度に従って切り替える構成としてもよい。
　ビデオカメラ６３００に上記実施の形態で説明した半導体装置を適用することによって、先述の電子機器と同様に、ビデオカメラ６３００に備えられている電池の過充電、又は過放電を防ぐことができる。
［ＩＣＤ］
　上記実施の形態で説明した半導体装置は、植え込み型除細動器（ＩＣＤ）に適用することができる。
　図１５１は、ＩＣＤの一例を示す断面模式図である。ＩＣＤ本体５４００は、バッテリー５４０１と、記憶装置５４０７と、レギュレータと、制御回路と、アンテナ５４０４と、右心房へのワイヤ５４０２、右心室へのワイヤ５４０３とを少なくとも有している。
　ＩＣＤ本体５４００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５４０５及び上大静脈５４０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
　ＩＣＤ本体５４００は、ペースメーカのとしての機能を有し、心拍数が規定の範囲から外れた場合に心臓に対してペーシングを行う。また、ペーシングによって心拍数が改善しない場合（速い心室頻拍や心室細動など）、電気ショックによる治療が行われる。
　ＩＣＤ本体５４００は、ペーシング及び電気ショックを適切に行うため、心拍数を常に監視する必要がある。そのため、ＩＣＤ本体５４００は、心拍数を検知するためのセンサを有する。また、ＩＣＤ本体５４００は、当該センサなどによって取得した心拍数のデータ、ペーシングによる治療を行った回数、時間などを記憶装置５４０７に記憶することができる。
　また、アンテナ５４０４で電力が受信でき、その電力はバッテリー５４０１に充電される。また、ＩＣＤ本体５４００は複数のバッテリーを有することにより、安全性を高くすることができる。具体的には、ＩＣＤ本体５４００の一部のバッテリーが使えなくなったとしても残りのバッテリーが機能させることができるため、補助電源としても機能する。
　また、ＩＣＤ本体５４００に上記実施の形態で説明した半導体装置を適用することによって、先述の電子機器と同様に、バッテリー５４０１の過充電、又は過放電を防ぐことができる。
　また、電力を受信できるアンテナ５４０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
　なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
ＢＡＴ：組電池、ＳＨＬＶ：回路、ＨＣＭＰ：ヒステリシスコンパレータ、ＣＥ：セル、Ｒ１：抵抗素子、Ｒ２：抵抗素子、ＳＷ１：スイッチ、ＳＷ２：スイッチ、ＳＷ３：スイッチ、ＳＷ４：スイッチ、ＳＷ５：スイッチ、ＳＷ６：スイッチ、Ｍ１：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、Ｍ３ｐ：トランジスタ、Ｍ４：トランジスタ、Ｍ５：トランジスタ、Ｍ６：トランジスタ、Ｍ６ｐ：トランジスタ、Ｃ１：容量素子、Ｃ２：容量素子、ＮＤ１：ノード、ＮＤ２：ノード、ＣＭＰ１：コンパレータ、ＣＭＰ２：コンパレータ、ＬＣＮＡ１：ＮＡＮＤ回路、ＬＣＮＡ２：ＮＡＮＤ回路、ＳＩ１：入力端子、ＳＩ２：入力端子、ＳＯ１：出力端子、ＳＯ２：出力端子、ＳＯ３：出力端子、ＩＴ：入力端子、ＲＴ１：参照電位入力端子、ＲＴ２：参照電位入力端子、ＯＴ：出力端子、ＯＴＢ：出力端子、ＳＨＥ：配線、ＳＨＥＢ：配線、ＶＲＨＥ：配線、ＶＲＬＥ：配線、ＧＮＤＥ：配線、１００：半導体装置、１００Ａ：半導体装置、１００Ｂ：半導体装置、１００Ｃ：半導体装置、１００Ｄ：半導体装置、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、３６０：絶縁体、３６２：絶縁体、３６４：絶縁体、３６６：導電体、３７０：絶縁体、３７２：絶縁体、３７４：絶縁体、３７６：導電体、３８０：絶縁体、３８２：絶縁体、３８４：絶縁体、３８６：導電体、５００：トランジスタ、５０３：導電体、５０３ａ：導電体、５０３ｂ：導電体、５０５：導電体、５１０：絶縁体、５１２：絶縁体、５１４：絶縁体、５１６：絶縁体、５１８：導電体、５２０：絶縁体、５２２：絶縁体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０：導電体、５４０ａ：導電体、５４０ｂ：導電体、５４２ａ：導電体、５４２ｂ：導電体、５４３ａ：領域、５４３ｂ：領域、５４４：絶縁体、５４６：導電体、５４８：導電体、５５０：絶縁体、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７４：絶縁体、５８０：絶縁体、５８１：絶縁体、５８２：絶縁体、５８６：絶縁体、６００：容量素子、６００Ａ：容量素子、６００Ｂ：容量素子、６１０：導電体、６１１：導電体、６１２：導電体、６２０：導電体、６２１：導電体、６３０：絶縁体、６３１：絶縁体、６５０：絶縁体、６５１：絶縁体、１４００：二次電池、１４０１：正極キャップ、１４０２：電池缶、１４０３：基板、１４０４：制御回路、１４１０：ガスケット、１４１３：導電板、１４１４：導電板、１４１５：蓄電システム、１４１６：配線、１４２０：制御回路、１４２１：配線、１４２２：配線、１４２３：配線、１４２４：導電体、１４２５：絶縁体、１４２６：配線、１５０１：回路基板、１５０９：ラベル、１５１１：端子、１５１３：二次電池、１５１５：シール、１５１７：アンテナ、１５１９：層、１５３１：二次電池パック、１５５１：一方、１５５２：他方、１５９０：制御回路、１５９０ａ：回路システム、１５９０ｂ：回路システム、１５９３：電池素子、１５９４：負極、１５９５：正極、１５９６：セパレータ、１６０１：正極キャップ、１６０２：電池缶、１６０３：正極端子、１６０４：正極、１６０５：セパレータ、１６０６：負極、１６０７：負極端子、１６０８：絶縁板、１６０９：絶縁板、１６１１：ＰＴＣ素子、１６１３：安全弁機構、４７００：電子部品、４７０１：リード、４７０２：プリント基板、４７０４：実装基板、４７１０：半導体装置、４７３０：電子部品、４７３１：インターポーザ、４７３２：パッケージ基板、４７３３：電極、４７３５：半導体装置、４８００：半導体ウェハ、４８００ａ：チップ、４８０１：ウェハ、４８０１ａ：ウェハ、４８０２：回路部、４８０３：スペーシング、４８０３ａ：スペーシング、５２００：携帯ゲーム機、５２０１：筐体、５２０２：表示部、５２０３：ボタン、５３００：ノート型パーソナルコンピュータ、５３０１：筐体、５３０２：表示部、５３０３：キーボード、５３０４：ポインティングデバイス、５３０５：ポインティングデバイス、５４００：ＩＣＤ本体、５４０１：バッテリー、５４０２：ワイヤ、５４０３：ワイヤ、５４０４：アンテナ、５４０５：鎖骨下静脈、５４０６：上大静脈、５４０７：記憶装置、５５００：情報端末、５５１０：筐体、５５１１：表示部、５７００：自動車、５９００：ウェアラブル端末、５９０１：筐体、５９０２：表示部、５９０３：操作ボタン、５９０４：操作子、５９０５：バンド、６２４０：デジタルカメラ、６２４１：筐体、６２４２：表示部、６２４３：操作ボタン、６２４４：シャッターボタン、６２４６：レンズ、６３００：ビデオカメラ、６３０１：第１筐体、６３０２：第２筐体、６３０３：表示部、６３０４：操作キー、６３０５：レンズ、６３０６：接続部、７５００：据え置き型ゲーム機、７５２０：本体、７５２２：コントローラ

Claims (8)

  1. 　回路と、ヒステリシスコンパレータと、を有し、
    　前記回路は、第１入力端子を有し、
    　前記ヒステリシスコンパレータは、第１参照電位入力端子と、第２参照電位入力端子と、を有し、
    　前記回路は、前記第１入力端子に入力された第１電位に応じて、前記第１参照電位入力端子の第１参照電位と、前記第２参照電位入力端子の第２参照電位と、を変動させる機能を有する、
    　半導体装置。
  2. 　請求項１の半導体装置と、セルと、を有し、
    　前記回路は、第２入力端子を有し、
    　前記セルは、電気を充電する機能を有し、
    　前記セルの正極端子は、前記第２入力端子に電気的に接続され、
    　前記セルの負極端子は、前記第１入力端子に電気的に接続され、
    　前記回路は、
    　前記第１入力端子に入力される前記セルの負極の前記第１電位と、前記第２入力端子に入力される前記セルの正極の第２電位と、に応じた、第３電位を生成する機能を有し、
    　前記ヒステリシスコンパレータの入力端子には、前記第３電位が入力される、
    　蓄電装置。
  3. 　請求項２において、
    　前記回路は、第１スイッチ乃至第６スイッチと、第１抵抗素子と、第２抵抗素子と、第１容量素子と、第２容量素子と、前記第２入力端子と、を有し、
    　前記第１抵抗素子の第１端子は、前記第２抵抗素子の第１端子と、前記ヒステリシスコンパレータの入力端子と、に電気的に接続され、
    　前記第１スイッチの第１端子は、前記第１容量素子の第１端子と、前記第１参照電位入力端子と、に電気的に接続され、
    　前記第２スイッチの第１端子は、前記第１容量素子の第２端子に電気的に接続され、
    　前記第３スイッチの第１端子は、前記第１容量素子の第２端子に電気的に接続され、
    　前記第４スイッチの第１端子は、前記第２容量素子の第１端子と、前記第２参照電位入力端子と、に電気的に接続され、
    　前記第５スイッチの第１端子は、前記第２容量素子の第２端子に電気的に接続され、
    　前記第６スイッチの第１端子は、前記第２容量素子の第２端子に電気的に接続され、
    　前記第１入力端子は、前記第３スイッチの第２端子と、前記第６スイッチの第２端子と、に電気的に接続され、
    　前記第２入力端子は、前記第１抵抗素子の第２端子に電気的に接続され、
    　前記回路は、
    　前記第１容量素子の第１端子に前記第１参照電位を保持する機能と、
    　前記第２容量素子の第１端子に前記第２参照電位を保持する機能と、
    　前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、及び、前記第５スイッチのそれぞれがオフ状態、前記第３スイッチ、及び、前記第６スイッチのそれぞれがオン状態のときに、前記第１入力端子に前記第１電位が入力されることによって、前記第１容量素子の第１端子に保持されている前記第１参照電位と、前記第２容量素子の第１端子に保持されている前記第２参照電位と、を、容量結合によって変動させる機能と、を有する、
    　蓄電装置。
  4. 　請求項３において、
    　前記第１スイッチ乃至第６スイッチの少なくとも一は、トランジスタを有し、
    　前記トランジスタは、チャネル形成領域に金属酸化物を有する、
    　蓄電装置。
  5. 　回路と、セルと、を有し、
    　前記回路は、第１入力端子と、第２入力端子と、第１電位保持部と、第２電位保持部と、を有し、
    　前記セルは、電気を充電する機能を有し、
    　前記セルの負極端子は、前記第１入力端子に電気的に接続され、
    　前記セルの正極端子は、前記第２入力端子に電気的に接続され、
    　前記回路は、
    　前記第１電位保持部に第１参照電位を保持する機能と、
    　前記第２電位保持部に第２参照電位を保持する機能と、
    　前記第１入力端子に入力される前記セルの負極端子の第１電位に応じて、前記第１電位保持部の前記第１参照電位と、前記第２電位保持部の前記第２参照電位と、を変動させる機能を有する、
    　蓄電装置。
  6. 　請求項５において、
    　前記回路は、第１スイッチ乃至第６スイッチと、第１抵抗素子と、第２抵抗素子と、第１容量素子と、第２容量素子と、を有し、
    　前記第１抵抗素子の第１端子は、前記第２抵抗素子の第１端子に電気的に接続され、
    　前記第１電位保持部は、前記第１スイッチの第１端子と、前記第１容量素子の第１端子と、に電気的に接続され、
    　前記第２スイッチの第１端子は、前記第１容量素子の第２端子に電気的に接続され、
    　前記第３スイッチの第１端子は、前記第１容量素子の第２端子に電気的に接続され、
    　前記第２電位保持部は、前記第４スイッチの第１端子と、前記第２容量素子の第１端子と、に電気的に接続され、
    　前記第５スイッチの第１端子は、前記第２容量素子の第２端子に電気的に接続され、
    　前記第６スイッチの第１端子は、前記第２容量素子の第２端子に電気的に接続され、
    　前記第１入力端子は、前記第３スイッチの第２端子と、前記第６スイッチの第２端子と、に電気的に接続され、
    　前記第２入力端子は、前記第１抵抗素子の第２端子に電気的に接続され、
    　前記回路は、前記第１スイッチ、前記第２スイッチ、前記第４スイッチ、及び、前記第５スイッチのそれぞれがオフ状態、前記第３スイッチ、及び、前記第６スイッチのそれぞれがオン状態のときに、前記第１入力端子に前記第１電位が入力されることによって、前記第１電位保持部に保持されている前記第１参照電位と、前記第２電位保持部に保持されている前記第２参照電位と、を、容量結合によって変動させる機能を有する、
    　蓄電装置。
  7. 　請求項６において、
    　前記第１スイッチ乃至第６スイッチの少なくとも一は、トランジスタを有し、
    　前記トランジスタは、チャネル形成領域に金属酸化物を有する、
    　蓄電装置。
  8. 　請求項２乃至請求項７のいずれか一の蓄電装置と、筐体と、を有する電子機器。
PCT/IB2019/059681 2018-11-22 2019-11-12 半導体装置、蓄電装置、及び電子機器 WO2020104891A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020557013A JP7325439B2 (ja) 2018-11-22 2019-11-12 蓄電装置
US17/294,780 US11714138B2 (en) 2018-11-22 2019-11-12 Semiconductor device, power storage device, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018219250 2018-11-22
JP2018-219250 2018-11-22

Publications (1)

Publication Number Publication Date
WO2020104891A1 true WO2020104891A1 (ja) 2020-05-28

Family

ID=70773900

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/059681 WO2020104891A1 (ja) 2018-11-22 2019-11-12 半導体装置、蓄電装置、及び電子機器

Country Status (3)

Country Link
US (1) US11714138B2 (ja)
JP (1) JP7325439B2 (ja)
WO (1) WO2020104891A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916065B2 (en) 2019-02-26 2024-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020174299A1 (ja) 2019-02-25 2020-09-03 株式会社半導体エネルギー研究所 二次電池の保護回路及び二次電池の異常検知システム
WO2022018560A1 (ja) 2020-07-24 2022-01-27 株式会社半導体エネルギー研究所 半導体装置
JPWO2022058838A1 (ja) * 2020-09-18 2022-03-24
KR20220106617A (ko) * 2021-01-22 2022-07-29 삼성전자주식회사 멀티 레벨 칩 인에이블 신호를 생성하는 스토리지 장치 및 이의 동작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145271A (ja) * 1999-11-11 2001-05-25 Mitsumi Electric Co Ltd 二次電池の保護方法及び保護回路
JP2002186191A (ja) * 2000-12-14 2002-06-28 Mitsubishi Electric Corp バッテリセル用セルシャント回路
WO2006112501A1 (ja) * 2005-04-20 2006-10-26 Matsushita Electric Industrial Co., Ltd. 二次電池の保護回路、電池パック、及び感熱保護スイッチ装置
JP2006345665A (ja) * 2005-06-10 2006-12-21 Denso Corp ピエゾインジェクタの駆動装置
JP2012208120A (ja) * 2011-03-17 2012-10-25 Ricoh Co Ltd 二次電池の保護用半導体装置
JP2015094400A (ja) * 2013-11-11 2015-05-18 株式会社デンソー 電磁弁駆動装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266639A (ja) 1996-03-27 1997-10-07 Makita Corp 充電装置
KR100263551B1 (ko) 1996-10-12 2000-08-01 윤종용 2차 배터리 충전 회로
JP3593261B2 (ja) 1998-06-22 2004-11-24 株式会社リコー ヒステリシスコンパレータ回路、及び波形発生回路
US6429709B1 (en) * 1998-12-14 2002-08-06 Semiconductor Components Industries Llc Power converter circuit and method for controlling
US6340880B1 (en) 1999-11-11 2002-01-22 Mitsumi Electric Co., Ltd. Method of protecting a chargeable electric cell
JP4884694B2 (ja) 2005-04-20 2012-02-29 パナソニック株式会社 二次電池の保護回路及び電池パック
JP2009017703A (ja) 2007-07-05 2009-01-22 Mitsumi Electric Co Ltd 二次電池の充電制御回路及びこれを用いた充電制御装置
JP5061884B2 (ja) 2007-12-21 2012-10-31 ミツミ電機株式会社 電池パック
JP2011097772A (ja) 2009-10-30 2011-05-12 Seiko Instruments Inc バッテリ状態監視回路及びバッテリ装置
US10298043B2 (en) 2011-12-23 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for charging lithium ion secondary battery and battery charger
KR101434093B1 (ko) 2012-03-19 2014-08-25 가부시키가이샤 리코 2차 전지의 보호용 반도체 장치
US9160195B2 (en) 2012-07-17 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Charging device
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
JP6150255B2 (ja) 2013-09-30 2017-06-21 セイコーＮｐｃ株式会社 ヒステリシスコンパレータ回路
KR102367787B1 (ko) 2016-06-30 2022-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 동작 방법
FR3082959A1 (fr) 2018-06-26 2019-12-27 Stmicroelectronics (Rousset) Sas Commande cyclique de cellules d'un circuit integre
US20210242690A1 (en) 2018-08-31 2021-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method of semiconductor device
CN112930636A (zh) 2018-10-25 2021-06-08 株式会社半导体能源研究所 蓄电装置及蓄电装置的工作方法
US11923707B2 (en) 2018-11-16 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Battery protection circuit, power storage device, and electric device
KR20210093273A (ko) 2018-11-22 2021-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전지 팩
CN113167821B (zh) 2018-11-22 2024-04-19 株式会社半导体能源研究所 二次电池的异常检测装置以及半导体装置
JP7273064B2 (ja) 2018-12-19 2023-05-12 株式会社半導体エネルギー研究所 ヒステリシスコンパレータ、半導体装置、及び蓄電装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001145271A (ja) * 1999-11-11 2001-05-25 Mitsumi Electric Co Ltd 二次電池の保護方法及び保護回路
JP2002186191A (ja) * 2000-12-14 2002-06-28 Mitsubishi Electric Corp バッテリセル用セルシャント回路
WO2006112501A1 (ja) * 2005-04-20 2006-10-26 Matsushita Electric Industrial Co., Ltd. 二次電池の保護回路、電池パック、及び感熱保護スイッチ装置
JP2006345665A (ja) * 2005-06-10 2006-12-21 Denso Corp ピエゾインジェクタの駆動装置
JP2012208120A (ja) * 2011-03-17 2012-10-25 Ricoh Co Ltd 二次電池の保護用半導体装置
JP2015094400A (ja) * 2013-11-11 2015-05-18 株式会社デンソー 電磁弁駆動装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916065B2 (en) 2019-02-26 2024-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for operating semiconductor device

Also Published As

Publication number Publication date
US20220011375A1 (en) 2022-01-13
JPWO2020104891A1 (ja) 2020-05-28
JP7325439B2 (ja) 2023-08-14
US11714138B2 (en) 2023-08-01

Similar Documents

Publication Publication Date Title
JP7325439B2 (ja) 蓄電装置
JP7273064B2 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
JP7514240B2 (ja) 記憶装置、半導体装置、及び電子機器
CN112930636A (zh) 蓄电装置及蓄电装置的工作方法
US20250015614A1 (en) Semiconductor device and battery pack
US20240154040A1 (en) Semiconductor Device, Semiconductor Wafer, and Electronic Device
JP2023140355A (ja) 半導体装置
KR20210119963A (ko) 반도체 장치 및 전지 팩
US20230335173A1 (en) Semiconductor device and electronic device
JP2023010639A (ja) 半導体装置
US12126344B2 (en) Semiconductor device
JP7222657B2 (ja) 二次電池の残量計測回路
KR102797835B1 (ko) 반도체 장치 및 반도체 장치의 동작 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19886717

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020557013

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19886717

Country of ref document: EP

Kind code of ref document: A1