[go: up one dir, main page]

WO2018114533A1 - Schaltungsanordnung zum betreiben einer last - Google Patents

Schaltungsanordnung zum betreiben einer last Download PDF

Info

Publication number
WO2018114533A1
WO2018114533A1 PCT/EP2017/082659 EP2017082659W WO2018114533A1 WO 2018114533 A1 WO2018114533 A1 WO 2018114533A1 EP 2017082659 W EP2017082659 W EP 2017082659W WO 2018114533 A1 WO2018114533 A1 WO 2018114533A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit arrangement
converter
arrangement according
current
voltage
Prior art date
Application number
PCT/EP2017/082659
Other languages
English (en)
French (fr)
Inventor
Markus Heckmann
Original Assignee
Osram Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Gmbh filed Critical Osram Gmbh
Priority to EP17822620.5A priority Critical patent/EP3560294A1/de
Priority to US16/472,212 priority patent/US10945318B2/en
Priority to CN201780080019.3A priority patent/CN110100501A/zh
Publication of WO2018114533A1 publication Critical patent/WO2018114533A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/375—Switched mode power supply [SMPS] using buck topology
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/36—Circuits for reducing or suppressing harmonics, ripples or electromagnetic interferences [EMI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/39—Circuits containing inverter bridges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/50—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits
    • H05B45/59—Circuit arrangements for operating light-emitting diodes [LED] responsive to malfunctions or undesirable behaviour of LEDs; responsive to LED life; Protective circuits for reducing or suppressing flicker or glow effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H05B45/38—Switched mode power supply [SMPS] using boost topology

Definitions

  • the invention relates to a circuit arrangement for operating a load with a partially digital control loop with improved stability to quantization oscillations.
  • the invention relates to a circuit arrangement for operating a load according to the preamble of the main claim.
  • Fig. 1 shows a known buck converter with the main components also known.
  • a switch SO is connected in series with a freewheeling diode DF.
  • the connection point of the cathode of the freewheeling diode DF and the switch TO is connected to a throttle L.
  • the other terminal of the inductor L is connected to a filter capacitor C_f ilter.
  • the other end of the filter capacitor C_f ilter and the anode of the diode DF are connected to ground.
  • the other terminal of the switch SO is together with the ground of the input of the buck converter.
  • the output of the buck converter is parallel to the filter capacitor C_filter.
  • Such buck converters are widely used and work satisfactorily. However, at low output voltages, zero voltage switching is not possible more is possible. As a result, the switch SO is very hot and must be sized accordingly larger.
  • Fig. 2 shows some relevant signals of the known buck converter.
  • the current IL is the current through the inductance L. It is good to see that the converter operates in operation at the gap boundary, also referred to as "transition mode.” When the switch is switched on, the current rises sharply due to the magnetization of the choke After that, the transformer choke is demagnetized again, which lasts much longer than the magnetization at a low output voltage or low output current, whereby the current flows through the free-wheeling diode DF Transistor is turned back on as soon as the current through the freewheeling diode has decayed to the value OA .Thus the converter operates at the gap limit during operation.When input voltages above 200V, this operating mode is a favorable compromise between good efficiency, good power density and cost lower output voltages or output currents no loss of Scha More possible, as can be clearly seen from the time course of UM in Fig.2. The natural Umschwingvor- the voltage UM at the half-bridge center reaches only a fraction of the input voltage
  • the remaining voltage swing must be achieved by lossy hard switching on the MOS-FETs. This can be seen from the first flat increase in the voltage UM at the half-bridge center.
  • the voltage UG shows in comparison the gate-source voltage of the transistor SO. At the moment when UM reaches the maximum of its natural transient, SO is turned on.
  • Another disadvantage of hard switching operations is the poor electromagnetic compatibility at higher frequencies above 10 MHz and only possible miniaturization due to the above disadvantages.
  • Such a digital control system has several problems.
  • the main problem is quantization errors in both the A / D conversion and time quantization errors due to the runtimes in the microcontroller, which depend on the clock frequency and some other peculiarities of a microcontroller.
  • the output signal can not accept any value.
  • the entire control loop will bump around the actual target value (quantization oscillation), even if the control loop is stable in the sense of the Nyquist criterion.
  • the quantization oscillation can form current fluctuations, which can be seen as unwanted flickering in the light of the LEDs.
  • the quantization steps can form only discrete times at which the transistor of the converter can be switched. Looking at the switching times over many cycles, these are not constant, but jump around the desirable but unattainable target value. With several asynchronous quantization mechanisms, temporal clustering of the quantization steps can occur. Under unfavorable boundary conditions, these clusters can lead to a frequency spectrum and an amplitude of the oscillation which is perceptible to the human eye.
  • the digital detection of thresholds is another source of error because the detection time is fitted into a quantized time grid.
  • the object is achieved according to the invention with a circuit arrangement for operating a load, having an input for inputting an input voltage, an output for outputting an output voltage, a Switching regulator with a switching transistor, an inductance and a flow control valve, wherein the flow control valve is actively driven, and the switching regulator operates in a forced non-lapping operation, the circuit arrangement having a feedback loop, the loop gain is selected depending on the frequency spectrum.
  • the loop gain is frequency-dependent, it can be selected to be high in the perceptible range at a visible light rapidly following the stream, and lower in the human-imperceptible range to minimize the quantization error to the frequency range no longer perceptible by the user to push.
  • Profit is an increase in the effective resolution, because the quantization oscillation can also average values over the frequency distribution of the set steps.
  • a load following the stream that emits visible light is one or more LEDs.
  • the loop gain of the feedback loop in the frequency range less than 100Hz is greater than the loop gain in the frequency range greater than 100Hz.
  • the quantization errors affect above all in the frequency range greater than 100 Hz, which is no longer perceived by the human eye.
  • the loop gain at 10Hz is 55dB and at 100Hz is 35dB.
  • the feedback loop in an advantageous embodiment includes an integrator whose amplification is frequency-dependent. This measure ensures the above-mentioned property in a reliable and relatively inexpensive variant.
  • the feedback loop contains a microcontroller which implements a digital controller.
  • the control is particularly advantageous a two-point control with a lower threshold and an upper threshold.
  • Such a scheme can be advantageously produced particularly favorable and fits perfectly with a clocked converter, in which a converter transistor must be switched on and off.
  • the lower threshold which describes the switch-off time of the flow control valve in the forced non-latching operation, set at a negative inductor current.
  • FCCM Formd Continuous Conduction Mode
  • the lower threshold is lower for a lower output voltage than for a larger output voltage. This ensures a voltage-free switching at all possible output voltages.
  • the lower threshold may also be dependent on the output current of the circuit arrangement. Furthermore, the output power as well as the input voltage of the circuit arrangement can be used to determine the lower threshold. In the case of digital control, it may be simpler if, at a lower output voltage, after the lower threshold has been reached, a delay time dependent on the output voltage is additionally inserted by the digital control element, eg the microcontroller, in order to delay the switch-off instant of the flow control valve. With this measure, the lower comparator threshold itself remain the same, which is advantageously much easier and cheaper to accomplish in the analog query of the lower threshold, for example via a comparator.
  • the upper threshold which describes the switch-off of the switching transistor, determined by the output current of the circuit arrangement to be controlled and the turn-off of the flow control valve.
  • Fig. 1 is a schematic diagram of a known buck converter according to the prior art
  • Fig. 2 is a timing diagram of the known buck converter
  • Fig. 3 is a schematic diagram of a known synchronously rectifying buck converter
  • FIG. 5 shows a first analogue embodiment of a synchronously rectifying step-down converter.
  • FIG. 6 shows a second digital embodiment of the synchronously rectifying step-down converter
  • Fig. 7 shows a third digital embodiment of the synchronously rectifying buck converter
  • Fig. 3 shows a schematic circuit diagram of a known synchronously rectifying buck converter.
  • the essential difference from the topology explained in FIG. 1 is the replacement of the converter diode DF by a lower transistor SU.
  • the positive input is at a DC potential of about 400V, the negative input is a reference potential.
  • the converter inductor L is connected to the half-bridge center HSS, the other terminal of the converter inductor L together with the reference potential forms the output LED + / LED- of the converter.
  • a filter capacitor C_filter is connected.
  • Fig. 4 shows a timing diagram of the known synchronously rectifying buck converter
  • the voltage UGO is the voltage at the gate of the upper transistor SO
  • the voltage UGU the voltage at the gate of the lower transistor SU.
  • the converter does not operate in operation at the gap limit, but in non-leaking operation in such a way that the transistor is turned off only at a negative inductor current, iniller Embodiment at about -0.5A.
  • the choke L is magnetized up when the converter transistor SO is switched on (signal UGO is high) and is again magnetized after switching off the converter transistor SO. During this time, a positive inductor current IL always flows. After the demagnetization time, the current becomes zero and then negative. This is because the lower transistor remains switched on and thus there is still a current path.
  • the converter is operated with a two-position controller, wherein the switch-off of the lower transistor SU is preset at about -0.5A inductor current, and the turn-off of the upper transistor for the purpose of current control ment of connected LEDs is variable.
  • the switch-off time of the upper switch determines the maximum current through the switch and the converter choke. This is so dimensioned that the average current through the choke corresponds to the given current through the LEDs.
  • the filter capacitor at the output theoretically falsifies the correlation between the current IL through the converter inductor and the output current ILED, but this steady-state error is zero because the capacitor does not provide a DC path.
  • the current ILED through the LEDs 5 is detected with two measuring resistors RS1 and RS2.
  • the voltage across both measuring resistors RS1 and RS2 is supplied to an integrator 13, which is supplied as input with a voltage which is proportional to a predetermined light-emitting diode current ILED.
  • This measurement voltage corresponding to the light-emitting diode current is then averaged in the integrator 13 and supplied as a threshold value for the maximum current through the converter inductor L to the negative input of a first comparator 14.
  • the positive input is supplied to the voltage drop across the resistor RS2, which reflects the current through the LEDs 5.
  • the output of the first comparator 14 is fed to a reset input R of a flip-flop 1 6.
  • the voltage drop across the resistor RS2 voltage is also fed to a negative input of a second comparator 15.
  • the positive input of the second comparator 15 is connected to a reference voltage, which is a measure of the turn-off threshold of the lower transistor SU. With this voltage, the turn-off of the lower transistor SU at a certain negative inductor current can be adjusted as described above.
  • the half-bridge driver circuit 17 ensures that a certain dead time is maintained between the switching operations of the upper and lower transistors, so that no short-circuit current through the half-bridge can occur and also the complete swinging of the half-bridge is done before the respective transistor is turned on again.
  • the logic in the half-bridge driver is as follows: If the output Q of the flip-flop 1 6 jumps high, the lower transistor SU is turned off as quickly as possible. Then follows the dead time during which both transistors are off. After expiration of the dead time, the upper transistor SO turned on. If the output signal Q of the flip-flop jumps back to low, the upper transistor SO is switched off as quickly as possible. Then the dead time follows again while both transistors are off. After the dead time, the lower transistor SU is turned on.
  • the function of the overall circuit is as follows: By averaging the current in the integrator 13, a desired average current value is created, which is set via the voltage US. This average current value is supplied as a threshold value to the comparator 14 and compared with the current current value.
  • the current value is input to the negative input of the second comparator 15.
  • the minimum current value Imin is entered as the voltage at which the lower transistor is to switch off again.
  • the output of the second comparator 15 switches to high and sets the flip-flop again. This turns off the lower transistor.
  • the current now flows from the inductor into the parasitic output capacitance of the half-bridge and the voltage UM oscillates up to the value of the input voltage UE. Then the current commutates to the freewheeling diode of the upper transistor SO. Shortly thereafter, the dead time has expired and the upper transistor SO is turned on. As soon as the current through the converter inductor L has reached the peak value, the upper transistor SO switches off again and the cycle is repeated.
  • Fig. 6 shows a second embodiment of the synchronously rectifying buck converter.
  • the second embodiment of the converter is a digital embodiment with a microcontroller.
  • the second embodiment is structurally similar to the first embodiment, so that in the following only the differences from the first embodiment will be described.
  • the flip-flop 1 6 is replaced by a microcontroller 3, which has implemented further control mechanisms.
  • the on and off thresholds are reported as in the analog version by the first and second comparators 14 and 15 to the microcontroller, but the microcontroller does not respond as a flip-flop but implements a digital controlled system.
  • the integrator 13 is parameterized such that the arrangement has a high loop gain in the frequency range well perceivable by humans, whereas this should be smaller in the imperceptible range, to enable / facilitate the quantization oscillation targeted in the imperceptible area.
  • the control deviation results from the loop gain, at high loop gain the control deviation is small, at low loop gain the control deviation is large.
  • the loop gain is adjusted so that it is high in the well-perceived by the human eye area and comparatively low in the human eye is not so well-perceived area.
  • the integrator 13 is constructed so that its gain is frequency-dependent. This is the operational amplifier
  • the integrator 13 is now parameterized such that the loop gain at 10Hz is about 55dB and the loop gain at 100Hz is about 35dB. Thus, the errors are shifted to higher frequencies above 100Hz and a flicker is no longer perceptible to the human eye.
  • the limitation of the gain at low frequencies results from the non-infinite open loop gain.
  • the integrator shown is a very simple form for achieving a suitable frequency-dependent first order loop gain. If necessary, further improvements can be implemented with higher order transfer functions.
  • the object of the invention here is a transfer function which causes a frequency-dependent loop gain, which is based on human perception. Especially in the frequency range between 3Hz and 20Hz, this loop gain should be as high as possible. Experience has shown that a sufficiently high loop gain is also desirable at 100 Hz / 120 Hz (twice the frequency of an upstream supply network) in order to adequately control the circuit-specific penetration of the line frequency and integer multiples.
  • a voltage is available at the output of the integrator 13 which minimizes the mean control deviation of the controlled system; this voltage is used to determine the switch-off instant of the upper switch SO.
  • the switch-off of the lower switch is dependent on the voltage of the LED chain 5 and is the later chosen, the smaller the voltage of the LED chain 5, to allow the least possible loss of switching. As a rule of thumb, therefore, the smaller the voltage of the LED chain 5, the greater the absolute value of the negative threshold of the current through the converter choke L. At higher output voltages, this threshold can be reduced in magnitude, theoretically up to a threshold of 0, which in turn would correspond to the operation at the transition mode.
  • Threshold of the comparator 15 are changed depending on the output voltage. In addition, threshold and delay times can be changed depending on any parameters.
  • the microcontroller then controls the half-bridge driver 17 accordingly, in order to achieve as low-loss as possible operation of the converter with simultaneous maximum accuracy of the output current.
  • the third embodiment is a cost-optimized variant of the Buck converter.
  • additional analog hardware has been saved compared to the microcontroller. Only one current measuring resistor RS is provided, the voltage of which is input to a comparator 18. The output of the comparator is input to the microcontroller to report a predetermined current threshold. In addition, the current measurement signal is fed to an analog / digital converter.
  • the comparator 18 as well as the analog / digital converter can optionally be realized as separate components or integrated in the microcontroller.
  • the required frequency-dependent loop gain and comparison with the setpoint is implemented in the software / firmware of the microcontroller to establish regulation of the output current.
  • a comparator with positive feedback such as a Schmitt trigger can be used.
  • the advantage of component savings, the disadvantage is that in common embodiments of a Schmitt trigger, the two switching thresholds can not be varied completely independently.
  • Fig. 8 is a diagram showing the loop gain 83 of the arrangement versus frequency. It can clearly be seen that the loop gain at low frequencies is large and decreases towards higher frequencies. In curve 85, the phase characteristic of the arrangement is plotted over the frequency.
  • the invention is not only in a buck converter in the forced continuous
  • Boost converter boost
  • flyback converter cuttlefish converter
  • cuk converter LLC
  • LCC LCC
  • DARC converter DARC converter

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zum Betreiben einer Last aufweisend einen Eingang zum Eingeben einer Eingangsspannung, einen Ausgang zum Ausgeben einer Ausgangsspannung, einen Schaltregler mit einem Schalttransistor, einer Induktivität und einem Stromventil, wobei das Stromventil aktiv angesteuert wird, und der Schaltregler in einem erzwungenen nichtlückenden Betrieb arbeitet, wobei die Schaltungsanordnung eine Rückkoppelschleife aufweist, deren Schleifenverstärkung abhängig vom Frequenzspektrum gewählt wird.

Description

SCHALTUNGSANORDNUNG ZUM BETREIBEN EINER LAST
BESCHREIBUNG
Technisches Gebiet
Die Erfindung betrifft eine Schaltungsanordnung zum Betreiben einer Last mit einer teilweise digitalen Regelschleife mit verbesserter Stabilität gegenüber Quantisierungsschwingungen.
Hintergrund Die Erfindung geht aus von einer Schaltungsanordnung zum Betreiben einer Last nach der Gattung des Hauptanspruchs.
Fig. 1 zeigt einen bekannten Tiefsetzsteller mit den ebenfalls bekannten Hauptkomponenten. Ein Schalter SO ist in Serie mit einer Freilaufdiode DF geschaltet. Der Verbindungspunkt der Kathode der Freilaufdiode DF und des Schalters TO ist mit einer Drossel L verbunden. Der andere Anschluss der Drossel L ist mit einem Filterkondensator C_f ilter verbunden. Das andere Ende des Filterkondensators C_f ilter und die Anode der Diode DF sind mit Masse verbunden.
Der andere Anschluss des Schalters SO ist zusammen mit der Masse der Eingang des Tiefsetzstellers. Der Ausgang des Tiefsetzstellers ist parallel zum Filterkon- densator C_filter.
Solche Tiefsetzsteller sind weitverbreitet und arbeiten zufriedenstellend. Allerdings ist bei niedrigen Ausgangsspannungen kein Betrieb mit Zero Voltage Switching mehr möglich. Dadurch wird der Schalter SO sehr heiß und muss entsprechend größer dimensioniert werden.
Fig. 2 zeigt einige relevante Signale des bekannten Tiefsetzstellers. Der Strom IL ist der Strom durch die Induktivität L. Es ist gut zu sehen, dass der Wandler hier im Betrieb an der Lückgrenze, auch als„transition mode" bezeichnet, arbeitet. Bei eingeschaltetem Schalter steigt der Strom aufgrund der Aufmagnetisierung der Drossel stark an, bis er bei einem bestimmten Maximalstrom abgeschaltet wird. Danach wird die Wandlerdrossel wieder abmagnetisiert, was bei geringer Aus- gangsspannung beziehungsweise geringem Ausgangsstrom wesentlich länger als das Aufmagnetisieren dauert. Der Strom fließt hierbei durch die Freilaufdiode DF. Es ist gut zu sehen, dass der Transistor wieder eingeschaltet wird, sobald der Strom durch die Freilaufdiode auf den Wert OA abgeklungen ist. Damit arbeitet der Wandler im Betrieb an der Lückgrenze. Bei Eingangsspannungen über 200V ist dieser Betriebsmodus ein günstiger Kompromiss aus guter Effizienz, guter Leistungsdichte und Kosten. Jedoch ist bei kleineren Ausgangsspannungen oder Ausgangsströmen kein verlustarmes Schalten mehr möglich, wie anhand des zeitlichen Verlaufes von UM in Fig.2 gut zu sehen ist. Der natürliche Umschwingvor- gang der Spannung UM am Halbbrückenmittelpunkt erreicht nur einen Bruchteil der Eingangsspannung. Der erreichbare Wert beträgt das Zweifache der Ausgangsspannung, bzw. bei Berücksichtigung der realen Sperrverzugsladung der Diode auch geringfügig mehr.
Der verbleibende Spannungshub muss durch verlustbehaftetes hartes Einschalten des MOS-FETs erreicht werden. Dies ist an dem erst flachen Anstieg der Span- nung UM am Halbbrückenmittelpunkt zu sehen. Die Spannung UG zeigt im Vergleich die Gate-Source-Spannung des Transistors SO. Zum Zeitpunkt an dem UM das Maximum seines natürlichen Umschwingvorganges erreicht, wird SO eingeschaltet. Ein weiterer Nachteil harter Schaltvorgänge ist die schlechte elektromagnetische Verträglichkeit bei höheren Frequenzen über 10MHz und eine nur bedingt mögliche Miniaturisierung aufgrund obiger Nachteile.
Wird dieser Wandler dann digital angesteuert, wie heute üblich, dann ergibt sich ein weiteres Problem: Bei digitaler Ansteuerung mittels eines Mikrokontrollers wird eine digitale Regelstrecke implementiert.
Eine solche digitale Regelstrecke weist mehrere Probleme auf. Das Hauptproblem sind Quantisierungsfehler sowohl bei der A/D-Wandlung als auch zeitliche Quanti- sierungsfehler aufgrund der Laufzeiten im Mikrokontroller, die von der Taktfrequenz und einigen anderen Besonderheiten eines Mikrokontrollers abhängen.
Wegen den Quantisierungsschritten kann das Ausgangssignal nicht jeden Wert annehmen. Typischerweise wird der gesamte Regelkreis um den eigentlichen Zielwert herumpendeln (Quantisierungsoszillation), auch wenn der Regelkreis im Sinne des Nyquistkriteriums stabil ist.
Durch die Quantisierungsoszillation können sich Stromschwankungen ausbilden, die als unerwünschtes Flackern im Licht der LEDs gesehen werden können.
Durch die Quantisierungsschritte können sich nur diskrete Zeitpunkte ausbilden, an denen der Transistor des Wandlers geschaltet werden kann. Betrachtet man die Schaltzeiten über viele Zyklen, so sind diese nicht konstant, sondern springen um den wünschenswerten aber unerreichbaren Zielwert herum. Bei mehreren asynchronen Quantisierungsmechanismen kann es zu zeitlichen Clusterungen der Quantisierungsschritte kommen. Bei ungünstigen Randbedingungen können diese Clusterungen zu einem Frequenzspektrum und einer Amplitude der Oszillation führen, die für das menschliche Auge wahrnehmbar ist.
Erschwerend hierfür ist die hohe Steilheit der I-U-Kennlinie moderner LEDs. Bereits geringe Änderungen der Konverterausgangsspannung, bzw. der Schaltzeitpunkte bewirken deutliche Änderungen im LEDstrom. Die Tatsache, dass bei effizienten Wandlern der RDSon des Wandlertransistors SO und der Ohm'sche Wi- derstand der Wandlerdrossel L ebenfalls sehr niedrig sind, verschärft die Problematik noch weiter. Wenn die Versorgungsspannung des Wandlers dann noch sehr stabil ist, ist eine feine und genaue Regelung des LED Stromes sehr schwierig.
Die Problematik verschärft sich, je mehr asynchrone digitale Stufen sich im Regelkreis befinden. Durch die digitale Regelstrecke ergeben sich weitere Laufzeiten und die oben genannten Quantisierungsfehler, die sich vor allem durch Mikrokontroller-spezifische Eigenschaften ergeben. Bei einer A/D-Wandlung entsteht ein je nach Ausstattung des Mikrokontrollers großer Quantisierungsfehler bezüglich der Regelparameter.
Auch die digitale Erkennung von Schwellwerten ist eine weitere Fehlerquelle, da der Erkennungszeitpunkt in ein quantisiertes Zeitraster eingepasst wird.
Weitere Quantisierungsfehler ergeben sich aus internen Routing-Units des Mikrokontrollers und aus digitalen Timern.
All diese Randbedingungen machen ein genaues Regeln des Stromes nicht einfach und erfordern eine sehr teure und hochwertige Hardware um die eingangs genannten sichtbaren Schwingungen im Strom in ausreichender Weise zu unterbinden.
Aufgabe Es ist Aufgabe der Erfindung, eine verbesserte Schaltungsanordnung anzugeben, die eine genauere Regelung des Ausgangsstroms sicherstellt, ohne dass sich die Quantisierungsfehler auf das vom menschlichem Auge sichtbare Licht auswirken.
Darstellung der Erfindung
Die Lösung der Aufgabe erfolgt erfindungsgemäß mit einer Schaltungsanordnung zum Betreiben einer Last, aufweisend einen Eingang zum Eingeben einer Eingangsspannung, einen Ausgang zum Ausgeben einer Ausgangsspannung, einen Schaltregler mit einem Schalttransistor, einer Induktivität und einem Stromventil, wobei das Stromventil aktiv angesteuert wird, und der Schaltregler in einem erzwungenen nichtlückenden Betrieb arbeitet, wobei die Schaltungsanordnung eine Rückkoppelschleife aufweist, deren Schleifenverstärkung abhängig vom Fre- quenzspektrum gewählt wird.
Dadurch, dass die Schleifenverstärkung frequenzabhängig ist kann sie bei einer dem Strom schnell folgenden, sichtbares Licht erzeugenden Last im wahrnehmbaren Bereich hoch gewählt werden und im vom Menschen nicht mehr wahrnehmbaren Bereich niedriger, um die Quantisierungsfehler möglichst auf den vom Men- sehen nicht mehr wahrnehmbaren Frequenzbereich zu schieben. Ein weiterer
Gewinn ist eine Erhöhung der effektiven Auflösung, weil die Quantisierungsoszillation über die Häufigkeitsverteilung der eingestellten Schritte im Mittel auch zwischenwerte abbilden kann.
Eine dem Strom schnell folgende Last, die sichtbares Licht abstrahlt, stellt zum Beispiel eine oder mehrere LEDs dar.
Besonders bevorzugt ist die Schleifenverstärkung der Rückkoppelschleife im Frequenzbereich kleiner 100Hz größer als die Schleifenverstärkung im Frequenzbereich größer 100Hz. Dadurch wirken sich die Quantisierungsfehler vor allem im Frequenzbereich größer 100Hz aus, was vom menschlichem Auge nicht mehr wahrgenommen wird.
In einer bevorzugten Ausgestaltung beträgt die Schleifenverstärkung bei 10Hz 55dB und bei 100Hz 35dB. Mit diesen Verstärkungen lässt sich vorteilhaft eine Regelschleife zur Regelung des Ausgangsstroms der Schaltungsanordnung konstruieren, welche den Ausgangsstrom so genau regeln kann, dass es keine sichtbaren Störungen in dem von der Last abgestrahlten Licht mehr gibt.
Um dies zu bewerkstelligen, beinhaltet die Rückkoppelschleife in einer vorteilhaf- ten Ausführungsform einen Integrator, dessen Verstärkung frequenzabhängig ist. Diese Maßnahme stellt die oben genannte Eigenschaft in einer zuverlässigen und relativ kostengünstigen Variante sicher.
In einer weiteren vorteilhaften Ausführungsform enthält die Rückkoppelschleife einen Mikrokontroller, der einen digitalen Regler implementiert. Mit dieser Maßnahme lassen sich in besonders vorteilhafter Weise viele Features implementieren, die analog nur schwer und teuer zu realisieren wären.
Die Regelung ist besonders vorteilhaft eine Zweipunktregelung mit einer unteren Schwelle und einer oberen Schwelle. Solch eine Regelung lässt sich vorteilhaft besonders günstig herstellen und passt hervorragend zu einem getakteten Wandler, bei dem ein Wandlertransistor ein- und ausgeschaltet werden muss.
Besonders bevorzugt ist die untere Schwelle, welche den Ausschaltzeitpunkt des Stromventils im erzwungenen nichtlückenden Betrieb beschreibt, bei einem negativen Drosselstrom festgelegt.
Als negativer Drosselstrom wird hier der Drosselstrom bezeichnet, der nach dem Abmagnetisieren der Drossel und dem Stromnulldurchgang bei weiter eingeschaltetem Stromventil (SU) stattfindet. Durch diesen besonderen nichtlückenden Betrieb, der auch als FCCM (Forced Continous Conduction Mode) bezeichnet wird, kann ein besonders verlustarmes spannungsfreies Schalten (ZVS - Zero Voltage Switching) realisiert werden.
In einer bevorzugten Ausgestaltung ist die untere Schwelle bei kleinerer Aus- gangsspannung niedriger als bei größerer Ausgangsspannung. Dies stellt ein spannungsfreies Schalten bei allen möglichen Ausgangsspannungen sicher.
Um die Regelung weiter zu verfeinern kann die untere Schwelle auch abhängig von dem Ausgangsstrom der Schaltungsanordnung sein. Weiterhin kann auch die Ausgangsleistung sowie die Eingangsspannung der Schaltungsanordnung zur Festlegung der unteren Schwelle herangezogen werden. Bei einer digitalen Regelung kann es einfacher sein, wenn bei kleinerer Ausgangsspannung nach Erreichen der unteren Schwelle zusätzlich noch eine von der Ausgangsspannung abhängige Verzögerungszeit von dem digitalen Regel- glied, z.B. dem Mikrokontroller, eingefügt wird, um den Ausschaltzeitpunkt des Stromventils zu verzögern. Mit dieser Maßnahme kann die untere Komparator- schwelle selbst gleich bleiben, was bei der analogen Abfrage der unteren Schwelle z.B. über einen Komparator vorteilhaft wesentlich einfacher und kostengünstiger zu bewerkstelligen ist.
In einer weiteren bevorzugten Ausführungsform wird die obere Schwelle, welche den Ausschaltzeitpunkt des Schalttransistors beschreibt, durch den zu regelnden Ausgangsstrom der Schaltungsanordnung und den Ausschaltzeitpunkt des Stromventils festgelegt.
Weitere vorteilhafte Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung zum Betreiben einer Last ergeben sich aus weiteren abhängigen Ansprüchen und aus der folgenden Beschreibung.
Kurze Beschreibung der Zeichnungen
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich anhand der nachfolgenden Beschreibung von Ausführungsbeispielen sowie anhand der Zeichnungen, in welchen gleiche oder funktionsgleiche Elemente mit identischen Bezugszeichen versehen sind. Dabei zeigen: Fig. 1 Ein schematisches Schaltbild eines bekannten Tiefsetzstellers gemäß dem Stand der Technik
Fig. 2 Ein Timingdiagramm des bekannten Tiefsetzstellers
Fig. 3 Ein schematisches Schaltbild eines bekannten synchron gleichrichtenden Tiefsetzstellers
Fig. 4 Ein Timingdiagramm des bekannten synchron gleichrichtenden Tiefsetzstellers
Fig. 5 Eine erste analoge Ausführungsform eines synchron gleichrichtenden Tiefsetzstellers Fig. 6 Eine zweite digitale Ausführungsform des synchron gleichrichtenden Tiefsetzstellers
Fig. 7 Eine dritte digitale Ausführungsform des synchron gleichrichtenden Tiefsetzstellers
Fig. 8 Ein Diagramm, welches die Schleifenverstärkung über die Frequenz dar- stellt
Bevorzugte Ausführung der Erfindung
Fig. 3 zeigt ein schematisches Schaltbild eines bekannten synchron gleichrichtenden Tiefsetzstellers. Der wesentliche Unterschied zu der Eingangs in Fig. 1 erklärten Topologie ist der Ersatz der Wandlerdiode DF durch einen unteren Transistor SU. Damit entsteht eine Halbbrückenstruktur, wobei die Halbbrücke parallel zum Eingang des Wandlers geschaltet ist. Der positive Eingang ist auf einem DC- Potential von etwa 400V, der negative Eingang ist ein Bezugspotential. Die Wandlerdrossel L ist an den Halbbrückenmittelpunkt HSS angeschlossen, der andere Anschluss der Wandlerdrossel L bildet zusammen mit dem Bezugspotential den Ausgang LED+/LED- des Wandlers. Parallel zum Ausgang LED+/LED- des Wandlers ist ein Filterkondensator C_filter geschaltet. Die beiden Halbbrückentransistoren SO und SU werden nun angesteuert, wie in Fig. 4 gezeigt. Fig. 4 zeigt ein Timingdiagramm des bekannten synchron gleichrichtenden Tiefsetzstellers Die Spannung UGO ist die Spannung am Gate des oberen Transistors SO, die Spannung UGU die Spannung am Gate des unteren Transistors SU.
Anhand des Stromes IL durch die Drossel L ist der Unterschied zum bekannten Wandler gut zu erkennen: Hier arbeitet der Wandler nicht im Betrieb an der Lückgrenze, sondern im nichtlückenden Betrieb und zwar derart, dass der Transistor erst bei einem negativen Drosselstrom abgeschaltet wird, in vorliegender Ausfüh- rungsform bei etwa -0,5A. Wie in dem Diagramm gut zu erkennen ist wird die Drossel L bei eingeschaltetem Wandlertransistor SO (Signal UGO ist high) auf- magnetisiert und nach dem Abschalten des Wandlertransistors SO wieder ab- magnetisiert. Während dieser Zeit fließt immer ein positiver Drosselstrom IL. Nach der Abmagnetisierungszeit wird der Strom zu Null und dann negativ. Dies deswe- gen, weil der untere Transistor eingeschaltet bleibt und somit weiterhin ein Strompfad vorhanden ist. Der Strom durch die Wandlerdrossel IL wird also in diesem Zeitbereich negativ, bis der untere Transistor SU ausgeschaltet wird. Dies hat zur Folge, dass der Transistor auch bei sehr kleinen Ausgangsspannungen mit geringen Schaltverlusten geschaltet werden kann, wie in Figur 4 zu sehen ist. An dem Timingdiagramm ist ebenfalls gut zu erkennen, dass zwischen dem Ausschalten des oberen Transistors SO und dem Einschalten des unteren Transistors SU eine Totzeit vorgesehen ist, während dieser der Umschwingvorgang der Halbbrücke stattfindet. Die Spannung über dem jeweiligen Schalter ist im Moment des Aus- bzw. Einschaltvorganges praktisch Null (Zero Voltage Switching - ZVS). Die- se Totzeit ist natürlich ebenfalls zwischen dem Ausschalten des unteren Transistors und Einschalten des oberen Transistors vorgesehen.
Fig. 5 zeigt nun ein schematisches Schaltbild einer ersten Ausführungsform, ohne zeitliche Quantisierung, des synchron gleichrichtenden Tiefsetzstellers. Im Prinzip wird der Wandler mit einem Zweipunktregler betrieben, wobei der Ausschaltzeitpunkt des unteren Transistors SU bei etwa -0,5A Drosselstrom vorgegeben ist, und der Ausschaltzeitpunkt des oberen Transistors zum Zwecke der Stromrege- lung von angeschlossenen LEDs variabel ist. Der Ausschaltzeitpunkt des oberen Schalters bestimmt den Maximalstrom durch den Schalter und die Wandlerdrossel. Dieser ist so bemessen, dass der mittlere Strom durch die Drossel dem vorgegebenen Strom durch die LEDs entspricht. Der Filterkondensator am Ausgang verfälscht theoretisch die Korrelation zwischen dem Strom IL durch die Wandlerdrossel und dem Ausgangsstrom ILED, jedoch ist dieser Fehler im eingeschwungenen Zustand Null, da der Kondensator keinen Gleichstrompfad bietet.
Der Strom ILED durch die LEDs 5 wird mit zwei Messwiderständen RS1 und RS2 erfasst. Die Spannung über beiden Messwiderständen RS1 und RS2 wird einem Integrator 13 zugeführt, dem als Eingang eine Spannung zugeführt wird, die proportional zu einem vorgegebenen Leuchtdiodenstrom ILED ist. Diese dem Leuchtdiodenstrom entsprechende Messspannung wird nun im Integrator 13 gemittelt und als Schwellwert für den Maximalstrom durch die Wandlerdrossel L dem negativen Eingang eines ersten Komparators 14 zugeführt. Dem positiven Eingang wird die über dem Widerstand RS2 abfallende Spannung zugeführt, die den aktuellen Strom durch die LEDs 5 widerspiegelt. Der Ausgang des ersten Komparators 14 wird einem Rücksetzeingang R eines Flip-Flops 1 6 zugeführt. Die über dem Widerstand RS2 abfallende Spannung wird ebenfalls einem negativen Eingang eines zweiten Komparators 15 zugeführt. Der positive Eingang des zweiten Komparators 15 ist mit einer Referenzspannung verbunden, die ein Maß für die Ausschaltschwelle des unteren Transistors SU ist. Über diese Spannung kann das Ausschalten des unteren Transistors SU bei einem bestimmten negativen Drosselstrom wie oben beschrieben eingestellt werden.
Die Halbbrücken Treiberschaltung 17 stellt sicher, dass eine bestimmte Totzeit zwischen den Schaltvorgängen des oberen und unteren Transistors eingehalten wird, so dass kein Kurzschlussstrom durch die Halbbrücke entstehen kann und zudem das vollständige Umschwingen der Halbbrücke erfolgt ist bevor der jeweilige Transistor wieder eingeschaltet wird.
Die Logik im Halbbrückentreiber ist wie folgt: Springt das Ausgangssignal Q des Flip-Flops 1 6 auf high, wird schnellstmöglich der untere Transistor SU ausgeschaltet. Dann folgt die Totzeit, während der beide Transistoren ausgeschaltet sind. Nach Ablauf der Totzeit wird der obere Transistor SO eingeschaltet. Springt das Ausgangssignal Q des Flip-Flops zurück auf low, wird schnellstmöglich der obere Transistor SO ausgeschaltet. Dann folgt wieder die Totzeit, während der beide Transistoren ausgeschaltet sind. Nach Ablauf der Totzeit wird der untere Transistor SU eingeschaltet. Die Funktion der Gesamtschaltung ist folgendermaßen: Durch die Mittelung des Stromes im Integrator 13 wird ein gewünschter Strommittelwert geschaffen, der über die Spannung US eingestellt wird. Dieser Strommittelwert wird als Schwellwert dem Komparator 14 zugeführt und mit dem aktuellen Stromwert verglichen. Dies führt zu einer Abschaltschwelle des oberen Transistors, die den gewünschten Strommittelwert durch die LEDs entspricht. Wenn der aktuelle Stromwert den vorgegebenen Sollwert übersteigt, geht der Ausgang des ersten Komparators 14 auf High und setzt das Flip-Flop 1 6 zurück. Der obere Transistor wird nun ausgeschaltet. Der Strom fließt nun von der Wandlerdrossel L durch die LEDs 5 über die parasitäre Ausgangskapazität der Halbbrücke zurück zur Wandlerdrossel L und die Halbbrückenspannung UM schwingt auf null. Dann kommutiert der Strom auf die Freilaufdiode des unteren Transistors SU. Kurz darauf ist die Totzeit abgelaufen und der untere Transistor SU wird eingeschaltet.
Der aktuelle Stromwert wird in den negativen Eingang des zweiten Komparators 15 eingegeben. In den positiven Eingang wird der minimale Stromwert Imin als Spannung eingegeben, bei dem der untere Transistor wieder ausschalten soll. Wenn der minimale Stromwert erreicht ist schaltet der Ausgang des zweiten Komparators 15 auf High und setzt das Flip-Flop erneut. Dies schaltet den unteren Transistor aus. Der Strom fließt nun von der Drossel in die parasitäre Ausgangskapazität der Halbbrücke und die Spannung UM schwingt hoch bis auf den Wert der Eingangsspannung UE. Dann kommutiert der Strom auf die Freilaufdiode des oberen Transistors SO. Kurz darauf ist die Totzeit abgelaufen und der obere Transistor SO wird eingeschaltet. Sobald der Strom durch die Wandlerdrossel L den Spitzenwert erreicht hat schaltet der obere Transistor SO wieder aus und der Zyklus wiederholt sich. Fig. 6 zeigt eine zweite Ausführungsform des synchron gleichrichtenden Tiefsetzstellers. Die zweite Ausführungsform des Wandlers ist eine digitale Ausführungsform mit einem Mikrokontroller.
Die zweite Ausführungsform ist schaltungstechnisch ähnlich zur ersten Ausfüh- rungsform, so dass im Folgenden lediglich die Unterschiede zur ersten Ausführungsform beschrieben werden.
In der zweiten Ausführungsform wird das Flip-Flop 1 6 durch einen Mikrokontroller 3 ersetzt, der weitergehende Regelmechanismen implementiert hat. Die Ein-und Ausschaltschwellen werden wie bei der analogen Version durch die ersten und zweiten Komparatoren 14 und 15 an den Mikrokontroller gemeldet, jedoch reagiert der Mikrokontroller nicht wie ein Flip-Flop sondern implementiert eine digitale Regelstrecke.
Um bei der digitalen Regelstrecke nicht in die eingangs genannten Probleme zu laufen, wird bei der zweiten Ausführungsform der Integrierer 13 so parametriert, dass die Anordnung im vom Menschen gut wahrnehmbaren Frequenzbereich eine hohe Schleifenverstärkung aufweist, während diese im nicht mehr wahrnehmbaren Bereich kleiner sein sollte, um die Quantisierungsoszillation gezielt im nicht wahrnehmbaren Bereich zu ermöglichen/erleichtern.
Die Regelabweichung ergibt sich aus der Schleifenverstärkung, bei hoher Schlei- fenverstärkung ist die Regelabweichung klein, bei geringer Schleifenverstärkung ist die Regelabweichung groß.
Da die Fehler in einer Regelstrecke inhärent sind, muss die Regelabweichung bildlich gesprochen im vom menschlichem Auge gut wahrnehmbaren Bereich in den vom menschlichen Auge nicht mehr wahrnehmbaren Bereich geschoben wer- den, um das Problem zu lösen.
Dazu wird die Schleifenverstärkung so eingestellt, dass sie im vom menschlichen Auge gut wahrnehmbaren Bereich hoch ist und im vom menschlichen Auge nicht so gutwahrnehmbaren Bereich vergleichsweise niedrig ist.
In der vorliegenden Ausführungsform wird dazu der Integrierer 13 so aufgebaut, dass seine Verstärkung frequenzabhängig ist. Dazu wird der Operationsverstärker
131 mit einem Widerstand Ri und einer Kapazität Ci beschaltet. Da die Impedanz der Kapazität frequenzabhängig ist ergibt sich insgesamt eine frequenzabhängige Verstärkung des Integrierers 13. Durch diese Maßnahme werden Quantisierungsfehler im Mikrokontroller hauptsächlich in den vom Menschen nicht mehr wahrnehmbaren Frequenzbereich verschoben und das abgestrahlte Licht weist keine wahrnehmbaren Schwankungen mehr auf.
Der Integrierer 13 wird nun so parametriert, dass die Schleifenverstärkung bei 10Hz etwa 55dB ist und die Schleifenverstärkung bei 100Hz etwa 35dB ist. Damit werden die Fehler hin zu größeren Frequenzen oberhalb von 100Hz verschoben und ein Flackern ist für das menschliche Auge nicht mehr wahrnehmbar. Die Begrenzung der Verstärkung bei niedrigen Frequenzen ergibt sich aus der nicht unendlichen Leerlaufverstärkung.
Der gezeigte Integrierer ist eine sehr einfache Form zur Erreichung einer geeigneten frequenzabhängigen Schleifenverstärkung erster Ordnung. Bei Bedarf können mit Übertragungsfunktionen höherer Ordnung weitere Verbesserungen umgesetzt werden. Das erfindungsgemäße Ziel ist hier eine Übertragungsfunktion die eine frequenzabhängige Schleifenverstärkung bewirkt, die sich an der menschlichen Wahrnehmung orientiert. Insbesondere im Frequenzbereich zwischen 3Hz und 20Hz soll diese Schleifenverstärkung möglichst hoch sein. Erfahrungsgemäß ist zusätzlich bei 100Hz / 120Hz (doppelte Frequenz eines vorgelagerten Versor- gungsnetzes) ebenfalls eine hinreichend hohe Schleifenverstärkung wünschenswert, um den schaltungsspezifischen Durchgriff der Netzfrequenz und ganzzahliger Vielfacher ausreichend auszuregeln.
Am Ausgang des Integrierers 13 steht im Prinzip eine Spannung zur Verfügung , welche die mittlere Regelabweichung der Regelstrecke minimal werden lässt, die- se wird zur Bestimmung des Ausschaltzeitpunktes des oberen Schalters SO genutzt.
Der Ausschaltzeitpunkt des unteren Schalters ist abhängig von der Spannung der LED-Kette 5 und wird umso später gewählt, je kleiner die Spannung der LED- Kette 5 ist, um ein möglichst verlustarmes Schalten zu ermöglichen. Als Faustregel gilt also je kleiner die Spannung der LED-Kette 5 ist umso größer ist dem Betrag nach die negative Schwelle des Stromes durch die Wandlerdrossel L. Bei höheren Ausgangsspannungen kann diese Schwelle dem Betrag nach reduziert werden, theoretisch bis zu einer Schwelle 0, die wiederum dem Betrieb an der Lückgrenze (transition mode) entsprechen würde.
Diese unterschiedlichen ausgangsspannungsabhängigen Schaltzeitpunkte sind im Mikrokontroller hinterlegt. Dies kann eine Tabelle, eine Handlungsanweisung in Form einer Formel oder ähnliches sein. Alternativ kann natürlich auch der
Schwellwert des Komparators 15 abhängig von der Ausgangsspannung verändert werden. Zudem können Schwellwert und Verzögerungszeiten abhängig von beliebigen Parametern verändert werden. Der Mikrokontroller steuert dann den Halb- brückentreiber 17 entsprechend an, um einen möglichst verlustarmen Betrieb des Wandlers bei gleichzeitig maximaler Genauigkeit des Ausgangsstromes zu erreichen.
Die dritte Ausführungsform ist eine kostenoptimierte Variante des Buck Konver- ters. Wie in der Figur 7 gut zu sehen ist, wurde zusätzliche analoge Hardware gegenüber dem Mikrokontroller eingespart. Es ist nur noch ein Strommesswiderstand RS vorgesehen, dessen Spannung in einen Komparator 18 eingegeben wird. Der Ausgang des Komparators wird in den Mikrokontroller eingegeben, um eine vorbestimmte erreichte Stromschwelle zu melden. Zusätzlich wird das Strommessungssignal einem Analog/Digitalwandler zugeführt.
Der Komparator 18 wie auch der Analog/Digitalwandler können wahlweise als separate Bauteile realisiert werden oder im Mikrokontroller integriert sein.
In diesem Beispiel wird die benötigte frequenzabhängige Schleifenverstärkung und der Vergleich mit dem Sollwert in der Software/Firmware des Mikrokontrollers umgesetzt, um eine Regelung des Ausgangsstromes zu etablieren.
Anstelle von zwei Komparatoren kann auch ein Komparator mit positiver Rückführung wie z.B. ein Schmitt Trigger verwendet werden. Dem Vorteil von Bauteilersparnissen, steht der Nachteil gegenüber, dass bei gängigen Ausführungsformen eines Schmitt Triggers, die beiden Schaltschwellen nicht vollständig unabhängig voneinander variiert werden können. Fig. 8 zeigt ein Diagramm, welches die Schleifenverstärkung 83 der Anordnung über die Frequenz darstellt. Es ist deutlich zu sehen, dass die Schleifenverstärkung bei niedrigen Frequenzen groß ist und hin zu höheren Frequenzen kleiner wird. In Kurve 85 ist noch der Phasengang der Anordnung über die Frequenz aufgetragen.
Die Erfindung ist nicht nur bei einem Tiefsetzsteller im Forced Continuous
Conduction Mode nutzbar. Die Quantisierungsproblematik tritt auch bei anderen Konvertertypen auf und kann dort mit den gleichen Kriterien für die Schleifenverstärkung entschärft werden. Besonders wichtig in diesem Kontext sind digitale o- der teildigitale Implementierungen folgender Konvertertypen :
Hochsetzstellerer (Boost), Sperrwandler (Flyback), Sepie Wandler, Cuk Wandler, LLC, LCC und DARC Wandler.
H ~
BEZUGSZEICHENLISTSE
1 Schaltungsanordnung
3 Mikrokontroller
5 LEDs
13 Intergrierer
14 erster Komparator
15 zweiter Komparator
16 Flip- Flop
17 Halbbrückentreiber
18 Komparator
SO Oberer Schalttransistor
SU Unterer Schalttransistor
L Wandlerdrossel
C filter Filterkondensator
RS Shunt
RS1 Shunt
RS2 Shunt

Claims

Patentansprüche
1 . Schaltungsanordnung zum Betreiben einer Last, aufweisend:
- einen Eingang zum Eingeben einer Eingangsspannung (UE) und/oder Strom - einen Ausgang zum Ausgeben einer Ausgangsspannung (UA) und/oder Strom
- einen zumindest teildigitalen Schaltregler mit
- einer Rückkoppelschleife, deren Schleifenverstärkung frequenzabhängig ist und die sich an der Frequenzabhängigkeit der menschlichen Wahrnehmung für Lichtmodulation und Flicker orientiert.
2. Schaltungsanordnung nach Anspruch 1 bei dem der Leistungskonverter entweder ein Hochsetzsteller, Tiefsetzsteller, Sperrwandler, Sepie Konverter, Cuk Konverter, LLC, LCC oder DARC Konverter ist.
3. Schaltungsanordnung gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schaltregler
- einen Schalttransistor (SO), eine Induktivität (L) und ein Stromventil (SU) aufweist, wobei
- das Stromventil (SU) aktiv angesteuert wird, und
- der Schaltregler in einem erzwungenen nichtlückenden Betrieb arbeitet.
4. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Last aus LEDs besteht.
5. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Schleifenverstärkung der Rückkoppelschleife im Frequenzbereich kleiner 100Hz größer ist als die Schleifenverstärkung im Frequenzbereich größer 100Hz.
6. Schaltungsanordnung gemäß Anspruch 5, dadurch gekennzeichnet, dass die
Schleifenverstärkung bei 10Hz 55dB beträgt und dass die Schleifenverstärkung bei 100Hz 35dB beträgt.
7. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 6, dadurch gekenn- zeichnet, dass die Rückkoppelschleife einen Integrator (13) beinhaltet, dessen Verstärkung frequenzabhängig ist.
8. Schaltungsanordnung gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Rückkoppelschleife einen Mikrokontroller (3) enthält, der einen digitalen Regler implementiert.
9. Schaltungsanordnung gemäß einem der vorhergehenden Ansprüche , dadurch gekennzeichnet, dass eine Zweipunktregelung vorgesehen ist welche eine untere Schwelle und eine obere Schwelle aufweist.
10. Schaltungsanordnung gemäß Anspruch 9, dadurch gekennzeichnet, dass die untere Schwelle (522), welche den Ausschaltzeitpunkt des Stromventils (SU) im erzwungenen nichtlückenden Betrieb beschreibt, bei einem negativen Drosselstrom (IL) festgelegt ist.
1 1 . Schaltungsanordnung gemäß Anspruch 10, dadurch gekennzeichnet, dass die untere Schwelle (522) bei kleinerer Ausgangsspannung (UA) niedriger ist als bei größerer Ausgangsspannung (UA).
12. Schaltungsanordnung gemäß Anspruch 10, dadurch gekennzeichnet, dass bei kleinerer Ausgangsspannung (UA) nach Erreichen der unteren Schwelle (522) zusätzlich noch eine von der Ausgangsspannung (UA) abhängige Totzeit eingefügt wird, um den Ausschaltzeitpunkt des Stromventils (SU) zu verzögern.
13. Schaltungsanordnung gemäß einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die obere Schwelle (521 ), welche den Ausschaltzeitpunkt des Schalttransistors (SO) beschreibt, durch den zu regelnden Ausgangsstrom (ILED) der Schaltungsanordnung und den Ausschaltzeitpunkt des Stromventils (SU) festgelegt ist.
PCT/EP2017/082659 2016-12-22 2017-12-13 Schaltungsanordnung zum betreiben einer last WO2018114533A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP17822620.5A EP3560294A1 (de) 2016-12-22 2017-12-13 Schaltungsanordnung zum betreiben einer last
US16/472,212 US10945318B2 (en) 2016-12-22 2017-12-13 Circuit assembly for operating a load
CN201780080019.3A CN110100501A (zh) 2016-12-22 2017-12-13 用于运行负载的电路装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016225978.4 2016-12-22
DE102016225978.4A DE102016225978A1 (de) 2016-12-22 2016-12-22 Schaltungsanordnung zum Betreiben einer Last

Publications (1)

Publication Number Publication Date
WO2018114533A1 true WO2018114533A1 (de) 2018-06-28

Family

ID=60888390

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/082659 WO2018114533A1 (de) 2016-12-22 2017-12-13 Schaltungsanordnung zum betreiben einer last

Country Status (5)

Country Link
US (1) US10945318B2 (de)
EP (1) EP3560294A1 (de)
CN (1) CN110100501A (de)
DE (1) DE102016225978A1 (de)
WO (1) WO2018114533A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022200430A1 (de) 2022-01-17 2023-07-20 Osram Gmbh Regelungsverfahren für kontinuierliche und pulsförmige ausgangsgrössen und zugehörige schaltungsanordnung

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4247120A1 (de) * 2022-03-17 2023-09-20 Tridonic GmbH & Co KG Synchroner abwärtswandler zum speisen einer led-last
CN119948745A (zh) * 2022-09-21 2025-05-06 3 形状股份有限公司 具有供应组件单元的口内扫描装置
DE102023212097B3 (de) 2023-12-01 2024-11-21 Continental Automotive Technologies GmbH Treiberschaltung zur Versorgung einer LED-Anordnung mit einem Konstantstrom

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150327340A1 (en) * 2014-05-09 2015-11-12 Osram Sylvania Inc. Synchronized pwm-dimming with random phase
DE102016110671A1 (de) * 2015-06-12 2016-12-15 Infineon Technologies Ag Pulsdichtemodulierter schneller Stromcontroller

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323230B2 (en) 2004-08-02 2008-01-29 Applied Materials, Inc. Coating for aluminum component
WO2006039789A1 (en) * 2004-10-12 2006-04-20 Tir Systems Ltd. Method and system for feedback and control of a luminaire
US7417879B2 (en) * 2006-03-08 2008-08-26 Micrel, Inc. PFM and current controlled switching regulator
CN101651416B (zh) * 2009-09-10 2012-09-05 矽力杰半导体技术(杭州)有限公司 功率调节器及其输入电流平均值限制方法
JP5959785B2 (ja) * 2014-04-30 2016-08-02 三菱電機株式会社 電源装置、光源点灯装置およびバッテリ充電装置
EP3172943A1 (de) * 2014-07-23 2017-05-31 Philips Lighting Holding B.V. Led-treiberschaltung, led-schaltung und antriebsverfahren

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150327340A1 (en) * 2014-05-09 2015-11-12 Osram Sylvania Inc. Synchronized pwm-dimming with random phase
DE102016110671A1 (de) * 2015-06-12 2016-12-15 Infineon Technologies Ag Pulsdichtemodulierter schneller Stromcontroller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022200430A1 (de) 2022-01-17 2023-07-20 Osram Gmbh Regelungsverfahren für kontinuierliche und pulsförmige ausgangsgrössen und zugehörige schaltungsanordnung
US11882633B2 (en) 2022-01-17 2024-01-23 Osram Gmbh Regulating method for continuous and pulsed output variables and associated circuit arrangement

Also Published As

Publication number Publication date
US10945318B2 (en) 2021-03-09
CN110100501A (zh) 2019-08-06
DE102016225978A1 (de) 2018-06-28
EP3560294A1 (de) 2019-10-30
US20190357327A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
EP3028377B1 (de) Gleichspannungswandler
DE102005055160A1 (de) Regelschaltung zur Strom- und Spannungregelung in einem Schaltnetzteil
DE102009027347A1 (de) Steuerung für einen Synchron-Schaltwandler im Lückbetrieb
EP1316138B1 (de) Current-mode-schaltregler
WO2004082119A2 (de) Ansteuerschaltung für schaltnetzteil
WO2018114533A1 (de) Schaltungsanordnung zum betreiben einer last
DE102009001531A1 (de) Gleichrichterschaltung
DE102011078245A1 (de) Spannungswandler und Spannungswandlungsverfahren
EP3202235B1 (de) Getakteter elektronischer energiewandler mit einstellbarer lückenzeit
DE3447486A1 (de) Treiber zum betrieb eines elektrischen verbrauchers sowie mit einem solchen treiber aufgebautes steuergeraet oder steuereinrichtung
EP3350911B1 (de) Pfc-modul für lückenden betrieb
DE2936063A1 (de) Dimmerschaltkreis
WO2009026896A1 (de) Verfahren zur ansteuerung von nichtlinearen lastelementen
EP2457316B1 (de) Verfahren und schaltung zur ansteuerung eines hochsetzstellers in einer schaltung zur leistungsfaktor-korrektur
DE4413546A1 (de) Gleichstrom-Steuerschaltung
DE102008036113A1 (de) Stromregler und Verfahren zur Stromregelung
DE1438231A1 (de) Gleichrichter-Steuerschaltung
DE102014221511B4 (de) PFC-Schaltung mit spannungsabhängiger Signalzuführung, sowie damit verbundene Leuchte und Verfahren zu deren Betrieb
EP1647087B1 (de) Steuerungsvorrichtung zum steuern eines ladeschalters in einem schaltregler und verfahren zum steuern eines ladeschalters
DE3121462A1 (de) Leistungsrelais mit einer sparschaltung fuer den haltestrom
EP3487055B1 (de) Hilfsspannungsversorgung
WO2018114528A1 (de) Steuerschaltung mit einem zweipunktregler zur regelung eines getakteten wandlers
DE102019003470A1 (de) Resonanzleistungswandler sowie Verfahren und integrierte Schaltkreissteuerungen zu dessen Steuerung
DE69314864T2 (de) Leistungsfaktorkorrekturschaltung
DE69714754T2 (de) Elektrische leistungssteuerung mit getakteter leistungsversorgungsschaltung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17822620

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2017822620

Country of ref document: EP

Effective date: 20190722