[go: up one dir, main page]

WO2014168224A1 - 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ - Google Patents

酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ Download PDF

Info

Publication number
WO2014168224A1
WO2014168224A1 PCT/JP2014/060444 JP2014060444W WO2014168224A1 WO 2014168224 A1 WO2014168224 A1 WO 2014168224A1 JP 2014060444 W JP2014060444 W JP 2014060444W WO 2014168224 A1 WO2014168224 A1 WO 2014168224A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide semiconductor
mass
film
oxide
thin film
Prior art date
Application number
PCT/JP2014/060444
Other languages
English (en)
French (fr)
Inventor
内山　博幸
英子 福島
Original Assignee
日立金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立金属株式会社 filed Critical 日立金属株式会社
Priority to CN201480020520.7A priority Critical patent/CN105121694B/zh
Priority to KR1020157030902A priority patent/KR102158075B1/ko
Priority to JP2015511306A priority patent/JP6341198B2/ja
Priority to US14/783,435 priority patent/US9837543B2/en
Publication of WO2014168224A1 publication Critical patent/WO2014168224A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Definitions

  • the present invention relates to an oxide semiconductor target, an oxide semiconductor film, a manufacturing method thereof, and a thin film transistor.
  • a liquid crystal display using amorphous silicon as a channel layer of the thin film transistor As a liquid crystal display driven by a thin film transistor, a liquid crystal display using amorphous silicon as a channel layer of the thin film transistor has become the mainstream.
  • a channel layer employing amorphous silicon it is becoming increasingly difficult to achieve high requirements for liquid crystal displays.
  • an oxide semiconductor has attracted attention as a material for a channel layer that replaces amorphous silicon.
  • oxide semiconductors can be deposited by sputtering, providing excellent film homogeneity, increasing the size of liquid crystal displays, It has the potential to meet the demand for refinement.
  • oxide semiconductors have higher carrier mobility than amorphous silicon, they are advantageous for high-speed switching of images, and also have very low off-state leakage current, reducing power consumption (saving power) Can be expected.
  • the sputtering method can form a film at a lower temperature than the chemical vapor deposition method, there is an advantage that a material having poor heat resistance can be selected as a material constituting the thin film transistor.
  • oxide semiconductor suitable for a channel layer of a liquid crystal display for example, indium gallium zinc composite oxide (hereinafter referred to as “IGZO”), zinc tin composite oxide (hereinafter referred to as “ZTO”), and the like are known. ing.
  • IGZO indium gallium zinc composite oxide
  • ZTO zinc tin composite oxide
  • an N-type thin film transistor using IGZO is disclosed (for example, see Patent Document 1). Further, a target made of a ZTO sintered body and an oxide semiconductor film using the target are disclosed (for example, see Patent Documents 2 to 4 and Non-Patent Document 2).
  • oxide semiconductors such as IGZO and ZTO have a tendency to deteriorate as a semiconductor film when exposed to ultraviolet light or the like, and to deteriorate TFT characteristics when a TFT is manufactured.
  • oxide semiconductors such as IGZO and ZTO have a tendency to deteriorate as a semiconductor film when exposed to ultraviolet light or the like, and to deteriorate TFT characteristics when a TFT is manufactured.
  • the oxide semiconductor film as described above has been actively developed for practical use.
  • a liquid crystal display is manufactured using a thin film transistor that employs this oxide semiconductor film as a channel layer, there are the following problems caused by the manufacturing process.
  • IGZO dissolves in a metal etching solution at a rate equivalent to that of metal, only the conductive film cannot be selectively etched while leaving a channel layer made of IGZO.
  • providing an etch stop layer for the purpose of preventing dissolution of the channel layer increases the number of manufacturing steps compared to a conventional liquid crystal display employing amorphous silicon for the channel layer. This is not preferable in terms of process simplification and cost.
  • the channel layer may be irradiated with strong ultraviolet light. Further, when used as a liquid crystal display, visible light from the light source passes through the channel layer. Therefore, it is desirable that the characteristics of the thin film transistor do not change even when the channel layer formed using the oxide semiconductor film is irradiated with ultraviolet light or visible light.
  • Non-patent Document 1 it is known that when a thin film transistor using IGZO for the channel layer is irradiated with ultraviolet light, the drain current generation threshold voltage shifts to the negative side or the leakage current increases (for example, the above-mentioned Non-patent document 1). This is because a deep defect order exists in the band gap in the band structure of IGZO, and light in the region from ultraviolet light to visible light having a photon energy lower than the photon energy corresponding to this band gap is absorbed. This is considered to be because carriers are generated and affect the characteristics of the thin film transistor (for example, see Non-Patent Document 2 above).
  • the threshold voltage for generating the drain current of the thin film transistor shifts to the negative side, it becomes difficult to control the switching of the pixel electrode connected to the thin film transistor. Further, when the leakage current increases, the power consumption of the liquid crystal display increases. These phenomena may be alleviated by annealing after irradiating light. However, there are many cases where the recovery effect cannot be obtained depending on the manufacturing process such as after the formation of the protective film, leading to deterioration of the reliability of the thin film transistor when the liquid crystal display is used. Further, in the manufacturing process of the liquid crystal display for forming the alignment film, the channel layer may be permanently damaged by irradiation with high-intensity ultraviolet light.
  • a first object of the present invention is to provide an oxide semiconductor target suitable for manufacturing an oxide semiconductor film having excellent resistance to etching solution and light irradiation.
  • a second object of the present invention is to provide an oxide semiconductor film excellent in resistance to an etching solution and light irradiation and a method for manufacturing the oxide semiconductor film.
  • a third object of the present invention is to provide a thin film transistor that displays a high-definition display image without increasing the number of steps.
  • a target material using zinc-tin composite oxide which is an oxide sintered body containing zinc, tin, and oxygen as main elements, contains a group III of aluminum within a predetermined range.
  • ZTO zinc-tin composite oxide
  • the oxide sintered body further includes silicon in a content not exceeding the content of aluminum, and the total content of aluminum and silicon is contained with respect to the total mass of the oxide sintered body.
  • the content ratio of aluminum is 0.005% by mass to 0.2% by mass with respect to the total mass of the oxide sintered body, and the content ratio of silicon is equal to the total mass of the oxide sintered body.
  • ⁇ 6> An oxide semiconductor film formed using the oxide semiconductor target according to any one of ⁇ 1> to ⁇ 4>.
  • ⁇ 7> A channel layer formed using the oxide semiconductor film according to the above ⁇ 6>, and a change from a generation threshold voltage of the drain current when no light is irradiated to a generation threshold voltage of the drain current after the light irradiation
  • ⁇ 8> The thin film transistor according to ⁇ 7>, wherein the change width is 0 or more and +1.5 V or less.
  • an oxide semiconductor target suitable for manufacturing an oxide semiconductor film having excellent resistance to an etching solution and light irradiation is provided.
  • an oxide semiconductor film excellent in resistance to an etching solution and light irradiation and a method for manufacturing the oxide semiconductor film are provided.
  • a thin film transistor that displays a display image with high definition without increasing the number of steps.
  • FIG. 1 is a process diagram for explaining a part of a manufacturing example for manufacturing a thin film transistor in which an oxide semiconductor film is applied to a channel layer.
  • FIG. 2 is a process diagram for explaining a part of a manufacturing example for manufacturing a thin film transistor in which an oxide semiconductor film is applied to a channel layer.
  • FIG. 1 is a process diagram for explaining a part of a manufacturing example for manufacturing a thin film transistor in which an oxide semiconductor film is applied to a channel layer.
  • FIG. 3A shows the Vg-Id characteristics before irradiation with ultraviolet light for a thin film transistor sample provided with a comparative
  • FIG. 5B shows V
  • FIG. 9A shows the Vg-Id characteristics of the thin film transistor sample provided with the IGZO film before the ultraviolet light irradiation.
  • FIG. 9B shows Vg-Id characteristics after irradiation with ultraviolet light for a thin film transistor sample provided with an IGZO film.
  • FIG. 10A is a schematic configuration diagram of an RF magnetron sputtering apparatus using an oxide semiconductor target.
  • FIG. 10B is a schematic configuration diagram of a DC magnetron sputtering apparatus using an oxide semiconductor target.
  • FIG. 11 is a diagram showing the relationship between the aluminum content in ZTO, the ratio of the oxygen addition amount in DC sputtering film formation, and the shift amount of the generated threshold voltage due to ultraviolet light irradiation in the TFT characteristics.
  • oxide semiconductor target of the present invention will be described in detail, and an oxide semiconductor film using the target, a manufacturing method thereof, and a thin film transistor will be described in detail.
  • An oxide semiconductor target according to the present invention includes zinc, tin, oxygen, and aluminum having a content ratio of 0.005% by mass to 0.2% by mass with respect to the total mass of the oxide sintered body. Consists of union.
  • the oxide sintered body constituting the oxide semiconductor target of the present invention may not contain silicon, and further contains silicon in a range of less than 0.03% by mass with respect to the total mass of the oxide sintered body. May be. Further, elements and compounds other than those described above may be included as necessary. In addition, elements and compounds other than those described above may be inevitably included due to the raw materials and the manufacturing process.
  • the oxide semiconductor target of the present invention when an oxide semiconductor film is formed, the oxide semiconductor film has an appropriate solubility resistance against an etchant that is touched when an electrode or the like is formed by etching. It has better etching resistance than other materials.
  • the oxide semiconductor target of the present invention is excellent in resistance to light irradiation and may be abbreviated as a “gate voltage (Vg) -drain current (Id) characteristic” (hereinafter referred to as “Vg-Id characteristic”). )) Is also suppressed.
  • Vg-Id characteristic gate voltage (Vg) -drain current (Id) characteristic
  • the oxide semiconductor target of the present invention contains zinc-tin composite oxide (ZTO), which is an oxide sintered body made of zinc oxide and tin oxide, as a main component.
  • ZTO zinc-tin composite oxide
  • ZTO contains tin oxide having high etching resistance
  • IGZO etching resistance
  • a conductive film made of metal is formed on a channel layer made of ZTO and then a source electrode and a drain electrode are patterned by etching of the conductive film, only the conductive film is etched and the channel layer is not etched. Selective etching properties can be ensured.
  • IGZO tends to increase carriers by absorbing, for example, ultraviolet light or visible light with a purple to green hue. Due to this photo-responsiveness, the drain current generation threshold voltage shifts and the leakage current increases, and the switching characteristics may change.
  • the alignment film is formed by strong ultraviolet light. At this time, the characteristics of the thin film transistor are greatly deteriorated.
  • the content ratio of aluminum is further adjusted to a predetermined range that is neither too small nor too much.
  • the shift of the drain current generation threshold voltage, which is difficult to correct for the control of the thin film transistor, to the minus side can be effectively suppressed, and the shift to the plus side can also be suppressed to a small range.
  • the shift range can be controlled to a range from zero to + 2.0V (0V to + 2.0V or less), preferably from zero to + 1.5V (0V to + 1.5V or less). .
  • the “switching characteristic” is, for example, a Vg-Id characteristic indicating a relationship between a bias (Vg) applied to the gate electrode and a current value (Id) flowing through the drain electrode when the bias is changed.
  • the oxide sintered body in the oxide semiconductor target of the present invention may include zinc oxide and tin oxide in a total amount of 50% by mass or more in a mass ratio with respect to the total amount of the oxide sintered body.
  • the total amount of zinc oxide and tin oxide being 50% by mass or more means that zinc oxide and tin oxide are contained as main components in the oxide sintered body.
  • the ratio of zinc to the total amount of zinc (Zn) and tin (Sn) is more than 0.52 and not more than 0.8 in terms of atomic ratio. It is preferable.
  • this ratio is represented by x
  • the x value when the x value is in a range exceeding 0.52, the resistance to the etching solution is not too strong, and the etching property when the channel layer is formed in a desired pattern becomes better.
  • the x value is 0.8 or less, the carrier mobility can be maintained well. By setting the x value in the range of more than 0.52 and less than 0.8, the balance between the ease of etching and the carrier mobility becomes good.
  • a more preferable range of the x value is 0.59 to 0.70.
  • the oxide sintered body contains zinc oxide (ZnO) and tin oxide (SnO 2 ) as main components, these main components are represented by (ZnO) x (SnO 2 ) 1-x , and ZnO and SnO It is preferable that the x value representing the ratio of 2 satisfies the above range.
  • aluminum (Al) as a trace element has a content ratio of 0.005 mass% to 0.2 mass% with respect to the total mass of the oxide sintered body. Contains in a range. By containing aluminum in a prescribed range that is neither too much nor too little, it is possible to control carriers, and as a result, when an oxide semiconductor film is formed, deterioration when exposed to ultraviolet light or visible light is prevented. Is done. As a result, the change in the Vg-Id characteristic due to exposure to light can be kept small.
  • the aluminum content is less than 0.005% by mass, when an oxide semiconductor film is used, the effect of improving the resistance to light irradiation cannot be obtained, and the Vg-Id characteristics cannot be stably maintained.
  • the aluminum content ratio exceeds 0.2% by mass, the shift of the drain current generation threshold voltage tends to increase when the oxide semiconductor film is formed. If this shift becomes too large, it may be difficult to control the Vg-Id characteristics of the thin film transistor even if a correction circuit is used.
  • a preferable content of aluminum in the oxide sintered body is 0.008% by mass to 0.1% by mass with respect to the total mass of the oxide sintered body, and more preferably, the suppression of the shift is further performed. In terms of stabilization, it is 0.008% by mass to 0.05% by mass.
  • the oxide sintered body constituting the oxide semiconductor target of the present invention may further contain other trace elements other than zinc, tin, oxygen, and aluminum.
  • An example of this trace element is silicon.
  • silicon for example, gallium (Ga), indium (In), tungsten (W), tantalum (Ta), hafnium (Hf), niobium (which is considered to have the same tendency effect as aluminum) Nb), chromium (Cr), boron (B), vanadium (V), iron (Fe), germanium (Ge), lead (Pb), arsenic, which may have the same tendency as silicon (As), antimony (Sb), and bismuth (Bi).
  • carbon (C), sulfur (S), phosphorus (P), nitrogen (N), hydrogen (H), magnesium (Mg), zirconium (Zr), manganese (Mn ), Cadmium (Cd) and the like may be inevitably mixed from the raw materials and the manufacturing process.
  • Elements other than zinc, tin, oxygen, and aluminum (including silicon) are preferably suppressed to a content in the range of less than 0.03% by mass relative to the total mass of the oxide sintered body, and more preferably. Is to suppress the content within a range not exceeding the aluminum content.
  • silicon is effective for improving the sinterability and increasing the sintered density (relative density) of the oxide sintered body, but is considered to influence the shift of the drain current generation threshold voltage. Therefore, the content of silicon is preferably in a range of less than 0.03% by mass with respect to the total mass of the oxide sintered body, and more preferably in a range not exceeding the content of aluminum.
  • the threshold voltage shift of the drain current during light irradiation when the aluminum content is small when the oxide semiconductor film is small is large. Can be alleviated.
  • the higher the silicon content the better the sinterability.
  • the content ratio of silicon is 0.03% by mass or more, the reason for this is not necessarily clear, but the shift of the threshold voltage for generating the drain current tends to increase.
  • the shift amount of the threshold voltage for generating the drain current changes depending on the oxygen addition conditions during film formation. Therefore, by controlling the content ratio of elements other than aluminum (including silicon) to less than 0.03% by mass, it is easy to adjust the film formation conditions, making it less susceptible to variations in film formation conditions. It is preferable to improve the property.
  • the content ratio of trace elements other than silicon or aluminum (including silicon) to the total mass of the oxide sintered body is 0.02 mass. % Or less, more preferably 0.01% by mass or less.
  • the inclusion of many metal elements or metalloid atoms in a device is disliked as a factor causing an unexpected risk due to so-called contamination.
  • the risk of contamination can be reduced when the content of silicon or the content of trace elements other than aluminum (including silicon) is equal to or less than the amount of aluminum contained.
  • the amount of aluminum is 0.005% to 0.2% by weight (50 ppm to 2000 ppm) and the amount of silicon is 0.001% by weight to improve resistance to light irradiation and avoid contamination.
  • a range of 0.02 mass% (10 ppm to 200 ppm) is preferable.
  • the total content of aluminum and silicon contained, or the total content of trace elements (including silicon) other than aluminum and aluminum contained is relative to the total mass of the oxide sintered body.
  • a preferable range from 0 to +1.5 V in terms of the content ratio
  • it is preferably 0.1% by mass or less and From the viewpoint of being suppressed to a more preferable range (0 to +1.0 V or less), a range of 0.02% by mass to 0.1% by mass is more preferable.
  • the content of each constituent element excluding oxygen in the oxide semiconductor target of the present invention can be determined by analysis by a normal chemical analysis method, specifically, an inductively coupled plasma (ICP) emission analysis method.
  • ICP inductively coupled plasma
  • the amount of oxygen is a balance.
  • the thin film transistor characteristics are resistant to light irradiation, not including IGZO according to the related art and a predetermined amount of aluminum. Compared to the case of ZTO, it is significantly improved. Although the mechanism is not clear, it is presumed that trace elements such as aluminum have an effect of suppressing excess carriers generated by light irradiation.
  • the oxide semiconductor target of the present invention includes, for example, several zinc oxide (ZnO) powders and several tin (IV) oxides having different contents of aluminum and other elements including silicon as a starting material.
  • (SnO 2 ) powder can be appropriately combined and mixed, and then molded and sintered.
  • the sintering density (relative density) of the oxide semiconductor target is preferably 90% or more, and more preferably 95% or more, considering ease of handling and suppression of abnormal discharge during film formation by sputtering.
  • the volume resistivity, also referred to as the specific resistance of the oxide semiconductor target is preferably 0.10 [ ⁇ ⁇ cm] or less in consideration of direct current discharge stability during film formation by a DC magnetron sputtering method.
  • the oxide semiconductor film of the present invention has a moderate resistance to an etching solution that is touched during etching of electrodes and the like, and has excellent etching processability when forming a channel layer, and has resistance to light irradiation, and is a manufacturing process. The deterioration of the Vg-Id characteristic that tends to occur is also suppressed. As described above, this is a film formed using the oxide semiconductor target of the present invention made of a predetermined oxide sintered body, so that all of zinc, tin, oxygen, and oxide sintered body are formed.
  • the oxide semiconductor film of the present invention may be manufactured by any method as long as it can form a film using the above-described predetermined oxide semiconductor. Among them, preferably, a method comprising providing a step of forming an oxide semiconductor film by a sputtering method using the oxide semiconductor target of the present invention described above (a method for producing an oxide semiconductor film of the present invention) Manufactured by. Specifically, the oxide semiconductor film can be manufactured by attaching an oxide semiconductor target to a sputtering apparatus and forming a film over the substrate by a sputtering method. At this time, the oxide semiconductor target can be bonded to the backing plate to form a film.
  • the oxide semiconductor target of the present invention As described above, by forming an oxide semiconductor film using the oxide semiconductor target of the present invention made of a predetermined oxide sintered body, the oxide semiconductor target has the same main component as the oxide semiconductor target. An oxide semiconductor film that is considered to contain the same trace element as the target can be manufactured.
  • an oxide semiconductor film that does not contain trace elements such as aluminum other than zinc, tin, and oxygen is formed, and then becomes a supply source of aluminum and other trace elements. It can also be manufactured by supplying and diffusing a predetermined amount of a trace element to the surface of the oxide semiconductor film by sputtering using a target material.
  • a gate electrode 11 and a gate insulating film 12 are formed on a support substrate 10.
  • a ZTO film is formed on the gate insulating film 12 by the RF magnetron sputtering method using the oxide semiconductor target of the present invention described above in the step (b) shown in FIG. Is used as a mask, and a channel layer (zinc tin composite oxide semiconductor film (ZTO film)) 13 in which the ZTO film is etched is formed by a wet etching method using an oxalic acid-based etching solution or a hydrochloric acid-based etching solution.
  • the source / drain electrodes 14 are formed.
  • the oxide semiconductor target of the present invention can suitably form a ZTO film by a sputtering method using a DC bias or an RF bias, although it depends on the sintered density and volume resistivity.
  • FIG. 10A is a schematic configuration diagram of an RF magnetron sputtering apparatus
  • FIG. 10B is a schematic configuration diagram of a DC magnetron sputtering apparatus.
  • reference numeral 1 denotes an oxide semiconductor target (ZTO target)
  • reference numeral 2 denotes a cathode electrode (target back plate)
  • reference numeral 3 denotes a counter electrode (also used as a sample holder)
  • reference numeral 4 denotes a matching box
  • reference numeral Reference numeral 5 denotes an RF power source
  • reference numeral 6 denotes a mass flow controller
  • reference numeral 7 denotes a cryopump or molecular turbo pump
  • reference numeral 8 denotes a dry pump or rotary pump
  • reference numeral 9 denotes a magnet (for magnetron sputtering)
  • reference numeral 10 denotes a DC power supply.
  • the oxide semiconductor film of the present invention may be formed by, for example, a sputtering method using an RF magnetron sputtering apparatus under the following conditions.
  • ⁇ Sputtering conditions> Sputtering gas: Argon (Ar) gas, oxygen gas, or a mixed gas thereof Pressure: 0.1 Pa to 1.0 Pa RF or DC power density: 0.5 W / cm 2 to 10 W / cm 2 ⁇ Distance between electrodes: 40mm to 100mm
  • the thickness of the channel layer 13 (zinc tin composite oxide semiconductor film (ZTO film)) to be formed varies depending on the applied device, but is preferably about 5 nm to 75 nm. Note that the on-characteristics and reliability of the TFT can be improved by annealing at about 250 ° C. to 300 ° C. after film formation.
  • the thin film transistor of the present invention includes a channel layer formed using an oxide semiconductor film, and a variation width from a drain current generation threshold voltage when light is not irradiated to a drain current generation threshold voltage after light irradiation is 0 or more It is configured as + 2.0V or less.
  • the channel layer is formed using the above-described oxide semiconductor target of the present invention, so that it has excellent etching resistance and gate voltage (Vg) due to the influence of light exposed during the manufacturing process and use. ) -Drain current (Id) characteristics can be prevented from deteriorating and good Vg-Id characteristics can be maintained and developed over a long period of time.
  • the change width to the generated threshold voltage is preferably 0 V or more and +1.5 V or less, and more preferably 0 V or more and +1.0 V or less.
  • the thin film transistor of the present invention may be manufactured, for example, by the following method.
  • a support substrate 10 is prepared, and a metal thin film (for example, aluminum (Al) and molybdenum (Mo) is formed on the support substrate 10 by vapor deposition or sputtering.
  • a laminated film (Al / Mo laminated film) or the like is formed.
  • the support substrate include a glass substrate, a quartz substrate, a sapphire substrate, a resin substrate, and a film.
  • the formed metal thin film is patterned by a lift-off process or an etching process to form the gate electrode 11.
  • the thickness of the Al film is preferably 250 nm, for example, and the thickness of the Mo film is preferably 50 nm, for example.
  • an oxide film (for example, silicon oxide film) or a nitride film (for example, silicon nitride film) having a thickness of about 100 nm is formed on the gate electrode by sputtering, chemical vapor deposition, vapor deposition, or the like.
  • a gate insulating film 12 is deposited.
  • the ZTO film is processed to form the channel layer 13.
  • source / drain electrodes 14 are formed. 2A, a passivation film 15 covering the channel layer 13 and the source / drain electrodes 14 is formed. Subsequently, the passivation film 15 is processed using the resist pattern as a mask, and the source / drain electrodes are processed. 14 is formed.
  • a conductor film is formed on the passivation film 15 including the inside of the connection hole 15a, and processed into the wiring 16 using the resist pattern as a mask.
  • This conductor film may be, for example, an indium tin oxide (ITO) film, an indium zinc oxide (IZO) film, an aluminum zinc oxide (Aluminum Zinc Oxide: AZO) film, or a gallium zinc oxide (AZO) film.
  • ITO indium tin oxide
  • IZO indium zinc oxide
  • AZO aluminum zinc oxide
  • AZO gallium zinc oxide
  • a transparent conductive film such as a Gallium Zinc Oxide (GZO) film may be used.
  • an aluminum (Al) film, a molybdenum (Mo) film, an alloy film thereof, or a laminated film made of titanium (Ti) and gold (Au) (Ti / A metal film such as an Au laminated film may be used.
  • Example 1-1 Production of target material A high-purity zinc oxide (ZnO) powder (ZnO powder) and a tin (IV) (SnO 2 ) powder (SnO 2 powder) to which no trace element of Al or Si was actively added were prepared. .
  • IGZO target material No. 5 having a stoichiometric composition of InGaZnO 4 and having a diameter: 50.8 mm and a thickness: 5.0 mm
  • a pure molybdenum target material No. 6 of the same size
  • a target material No. 7 of pure aluminum of the same size.
  • Evaluation 1- Processability with Etching Solution for Transparent Conductive Film
  • a commercially available oxalic acid-based ITO etching solution manufactured by Kanto Chemical Co., Inc.
  • the etching rate was determined from the change in film thickness. The results are shown in Table 1 below.
  • the above thin film sample 3 is used as a representative thin film sample of ZTO, and the above thin film samples 5 to 7 are used as this comparative sample.
  • the oxide semiconductor film manufactured using the ZTO target material according to the present invention has much higher resistance to the etching solution for forming the metal electrode than the conventional IGZO film. Therefore, when ZTO is employed for the channel layer, a metal electrode such as a gate or drain having a predetermined pattern can be selectively etched without providing an etching stop film on the channel layer.
  • Example 2 (Example 2) -2-1. Production of target material Based on the above results, in order to evaluate the resistance to light irradiation due to the different contained elements, a target material in which the contained elements were changed was prepared for ZTO having a high resistance to electrode etchant. Specifically, it is as follows.
  • ZnO powder high-purity zinc oxide (ZnO) powder
  • tin (IV) (SnO 2 ) powder SnO 2 powder
  • ZnO powder and SnO 2 powder are made into an oxide sintered body [(ZnO) x (SnO 2 ) 1-x ] using ZnO and SnO 2
  • the mixture was molded and sintered to obtain a ZTO target material (No. 8) having a diameter of 50.8 mm and a thickness of 5.0 mm.
  • a powder of several zinc oxide content is different trace elements such as Al or Si (ZnO) (ZnO powder) and some tin (IV) oxide powder (SnO 2) (SnO 2 powder) Prepared.
  • ZnO and SnO 2 powder are appropriately combined to form an oxide sintered body [(ZnO) x (SnO 2 ) 1-x ] using ZnO and SnO 2 , Zn and Sn
  • ZTO target materials Nos. 9 to 14 were obtained.
  • Target material No. obtained as described above. 8 and no. 9-14 each part is cut into samples for analysis, and by inductively coupled plasma atomic emission spectrometry, the contents of zinc (Zn), tin (Sn), and trace elements contained in each target material are determined. analyzed.
  • the analytical values of the obtained zinc and tin were converted into the ratio (atomic ratio) x of ZnO and SnO 2 in the oxide sintered body [(ZnO) x (SnO 2 ) 1-x ]
  • the x value was It was as follows.
  • the analysis value (mass%; content) of the obtained trace element is shown in Table 3 below.
  • ⁇ Target material No. 8: x 0.60 ⁇ Target material No.
  • a metal film is formed on a support substrate 10 which is a glass substrate by, for example, a sputtering method, and this metal film is patterned by an etching process to form a gate electrode 11.
  • a gate insulating film 12 was deposited on the gate electrode by, for example, chemical vapor deposition.
  • eight types of target materials No. 5, No. 8, and Nos. 9 to 14 prepared were sequentially joined to the backing plate, respectively, and an RF magnetron sputtering apparatus (E-200S, manufactured by Canon Anelva Co., Ltd.). 1 and corresponding to each target material (No. 5, No. 8, and No.
  • the IGZO film or the ZTO film was processed by a wet etching method using an oxalic acid-based etching solution or a hydrochloric acid-based etching solution to form a channel layer 13.
  • a conductor film is formed on the channel layer 13 by, for example, sputtering
  • the conductor film is patterned by, for example, an etching process, and the source / drain electrodes 14 are formed. Formed.
  • a passivation film 15 covering the channel layer 13 and the source / drain electrodes 14 was formed.
  • the passivation film 15 is processed to form a connection hole 15a reaching the source / drain electrode 14, and the inside of the connection hole 15a is formed as shown in step (b) of FIG.
  • An ITO (Indium Tin Oxide) film was formed on the included passivation film 15.
  • the ITO film was processed using the resist pattern as a mask to form wirings 16.
  • bottom gate top contact type thin film transistor sample 5 sample 8 and samples 9 to 14 were produced.
  • the thin film transistor manufactured here had a gate length of 100 ⁇ m, a gate width of 2.0 mm, and a channel layer thickness of 30 nm.
  • the obtained thin film transistor samples were attached to a prober, and the voltage-current characteristics (Vg-Id characteristics) of each of the thin film transistor samples 5, 8 and 9 to 14 were measured.
  • the measurement was performed by measuring the change in drain current (Id) when the drain voltage (Vd) was three conditions of 0.1, 1, and 10 V and the gate voltage was changed in the range of ⁇ 50 V to +50 V. .
  • the graph is created with the horizontal axis as the gate voltage expressed in the normal scale and the left vertical axis as the drain current expressed in the common logarithmic scale, and when the drain current suddenly rises when the gate voltage is changed
  • the value of the gate voltage was taken as the threshold value of the Vg-Id characteristic (drain current generation threshold voltage).
  • Target material No. 8 and no. FIG. 3A, FIG. 4A, FIG. 5A, FIG. 6A, FIG. 7A, and FIG. 8A show the Vg-Id characteristics of the thin film transistor sample 8 with the ZTO film obtained in 9 to 13 and the samples 9 to 13 in this order.
  • the target material No. FIG. 9A shows the Vg-Id characteristics of the thin film transistor sample 5 provided with the IGZO film obtained in FIG.
  • all of the thin film transistor samples showed generally good Vg-Id characteristics.
  • the plot by the big point in a figure is plotted using the scale of the vertical axis
  • each thin film transistor sample was removed from the prober, and ultraviolet light was irradiated from the film forming surface side of the ZTO film or IGZO film.
  • Irradiation with ultraviolet light was performed under the following conditions using a mercury lamp having a center wavelength of 254 nm. ⁇ Irradiation conditions> Output: 20-30 mW / cm 2 ⁇ Irradiation time: 30 minutes, 1 hour
  • the thin film transistor sample was attached to the prober again, and the Vg-Id characteristics of each sample were measured.
  • Table 4 shows changes in the generation threshold voltage of the drain current before and after irradiation with ultraviolet light. Further, the Vg-Id characteristics of the thin film transistor samples 8 to 13 and the sample 5 after the ultraviolet light irradiation are shown in FIG. 3B, FIG. 4B, FIG. 5B, FIG. 6B, FIG. 7B, FIG.
  • the target material No. 9, 10, 11, 12, and no. No. 14 shows that the drain current generation threshold voltage change before and after irradiation with ultraviolet light is within a preferable range of zero to +1.5 V, and is excellent in resistance to ultraviolet light.
  • the comparative example titanium film transistor sample 13 obtained from the target material No.
  • a comparative example (thin film transistor sample 5 obtained from target material No. 5) provided with an IGZO film in the channel layer, or a range in which the aluminum content is defined in the present invention (0.005% by mass to 0.00%).
  • the comparative example (thin film transistor sample 8 obtained from the target material No. 8) in which the ZTO film of less than 2 mass%) is used as the channel layer, the change in the drain current generation threshold voltage before and after the ultraviolet light irradiation is greatly negative. It was shifting.
  • target material No. No. 14 is No. in aluminum content. 12 or No.
  • the total content of aluminum and silicon is No. 13. 13 times about 1.4.
  • the Vg-Id characteristics are not shown, but as shown in Table 4, the change in the threshold voltage of the drain current before and after the irradiation with ultraviolet light varies from zero to +1. It was found to be within a preferable range of 5 V and excellent in resistance to ultraviolet light.
  • FIG. 11 shows the results of investigation using a ZTO with a value of 0.70. From this result, it can be seen that an increase in the aluminum content in ZTO tends to cause an increase in the shift amount of the generated threshold voltage depending on the oxygen addition conditions during film formation by the magnetron sputtering method. Therefore, it is considered that the Vg-Id characteristics may be likely to vary depending on the film forming equipment, the oxygen addition conditions during film formation, and the like.
  • the ratio of the oxygen addition amount in the sputtering gas used for forming the oxide semiconductor is generally in the range of 1% to 15%, the shift amount of the generated threshold voltage is zero or more +2. If there is a condition that can be suppressed to 0V or less, preferably zero or more and + 1.5V or less, it can be used sufficiently.
  • the resistance to ultraviolet light irradiation was described.
  • the band gap of ZTO approximately 3.0 to 3.6 eV
  • the oxide semiconductor film according to the present invention has the same resistance to ultraviolet light with respect to irradiation with visible light having a wavelength corresponding to photon energy corresponding to.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

　本発明は、亜鉛、錫、酸素、及び、酸化物焼結体の全質量に対する含有比が０．００５質量％～０．２質量％であるアルミニウムを含み、前記酸化物焼結体の全質量に対する珪素の含有比が０．０３質量％未満である酸化物焼結体からなる酸化物半導体ターゲットを提供する。

Description

酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
　本発明は、酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタに関する。
　薄膜トランジスタで駆動する方式の液晶ディスプレイとしては、薄膜トランジスタのチャネル層に非晶質シリコンを採用した液晶ディスプレイが主流となっている。しかし、非晶質シリコンを採用したチャネル層では、液晶ディスプレイの高い要求仕様を実現することが次第に困難になりつつある。そこで、近年では、非晶質シリコンに代わるチャネル層用の材料として、酸化物半導体が注目されている。
　酸化物半導体は、化学気相成長法（ＣＶＤ）で成膜される非晶質シリコンと異なり、スパッタリング法で成膜することができるため、膜の均質性に優れ、液晶ディスプレイの大型化、高精細化の要求に対応し得るポテンシャルを有している。また、酸化物半導体は、非晶質シリコンよりもキャリアの移動度が高いため、画像の高速切替えに有利である上、オフ時のリーク電流が非常に低いため、消費電力低減（省電力化）が期待できる。さらに、スパッタリング法は、化学気相成長法に比べて低温での成膜が可能であるため、薄膜トランジスタを構成する材料として耐熱性に乏しい材料を選択することができるようになるという利点がある。
　液晶ディスプレイのチャネル層に好適な酸化物半導体として、例えば、インジウムガリウム亜鉛複合酸化物（以下、「ＩＧＺＯ」という。）や、亜鉛錫複合酸化物（以下、「ＺＴＯ」という。）などが知られている。
　上記に関連する技術として、ＩＧＺＯを用いたＮ型薄膜トランジスタが開示されている（例えば、特許文献１参照）。また、ＺＴＯの焼結体からなるターゲット及びこれを用いた酸化物半導体膜が開示されている（例えば、特許文献２～４、非特許文献２参照）。
　また、ＩＧＺＯやＺＴＯ等の酸化物半導体は、紫外光等の曝光下に置かれると半導体膜としての性質が低下し、ＴＦＴを作製したときにはＴＦＴ特性が低下する傾向があることが知られている（例えば、非特許文献１、３参照）。
特開２００６－１６５５３２号公報 特開２０１０－３７１６１号公報 特開２０１０－２４８５４７号公報 特開２０１２－３３６９９号公報
竹知和重（Kazushige　Takechi）、他４名、「ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Japanese　Journal　of　Applied　Physics）」、公益社団法人応用物理学会（The　Japan　Society　of　Applied　Physics）、２００９年１月２０日、第４８巻、ｐ．０１０２０３－１－３ 神谷利夫、他２名、「固体物理」、株式会社アグネ技術センター、平成２１年９月１５日、第４４巻、第９号、ｐ．６３０－６３２ ピー・ゲルン（P.Goerrn）、他３名、「アプライド・フィジックス・レターズ（Applied　Physics　Letters）」、（米国）、米国物理学協会（American　Institute　of　Physics）、２００７年１１月６日、ｐ．１９３５０４－１－３
　上記のような酸化物半導体膜は、従来から実用化に向けての開発が盛んに行われている。しかし、この酸化物半導体膜をチャネル層に採用した薄膜トランジスタを用いて液晶ディスプレイを製造しようとすると、製造工程に起因する以下の問題が存在する。
（１）エッチング液に対する耐性
　薄膜トランジスタの製造工程には、酸化物半導体膜からなるチャネル層を形成した後、金属からなる導電膜を成膜し、金属用のエッチング液で導電膜をエッチングすることによりソース電極及びドレイン電極を形成する工程がある。
　このとき、チャネル層の一部がエッチング液に接触することになる。ＩＧＺＯは金属と同等の速度で金属用のエッチング液に溶解するため、ＩＧＺＯからなるチャネル層を残して導電膜のみを選択的にエッチング加工することができない。この対策として、チャネル層がエッチング液に溶解しないように、チャネル層の上にエッチストップ層を設けることが提案されている。しかしながら、チャネル層の溶解防止を目的としてエッチストップ層を設けることは、チャネル層に非晶質シリコンを採用した従来の液晶ディスプレイに比べて製造工程を増やすことになる。これは、工程の簡易化及びコスト等の点で好ましくない。
（２）光照射に対する耐性
　フォトリソグラフィを用いて薄膜トランジスタのパターニングを行なう工程や、液晶分子を予め配向させる配向膜を形成する工程などにおいて、チャネル層に強い紫外光が照射されることがある。また、液晶ディスプレイとしての使用時には、光源からの可視光がチャネル層を透過する。このため、酸化物半導体膜からなるチャネル層が紫外光や可視光の照射を受けても、薄膜トランジスタの特性が変化しないことが望ましい。
　ところが、チャネル層にＩＧＺＯを用いた薄膜トランジスタに紫外光が照射されると、ドレイン電流の発生閾値電圧がマイナス側にシフトしたり、リーク電流が増加したりすることが知られている（例えば、上記非特許文献１参照）。これは、ＩＧＺＯのバンド構造においてバンドギャップ中に深い欠陥順位が存在しており、このバンドギャップに対応する光子エネルギーよりも低い光子エネルギーを有する紫外光から可視光にかけての領域の光が吸収されてキャリアが発生し、薄膜トランジスタの特性に影響を与えるためであると考えられている（例えば、上記非特許文献２参照）。また、光の照射に伴なう薄膜トランジスタの、ドレイン電流の発生閾値電圧の低下と、リーク電流の増加は、チャネル層にＺＴＯを用いた薄膜トランジスタに可視光を照射した場合にも起こることが報告されている（例えば、上記非特許文献３）。
　薄膜トランジスタのドレイン電流の発生閾値電圧がマイナス側にシフトすると、薄膜トランジスタと接続された画素電極のスイッチングの制御が困難になる。また、リーク電流が増加すると、液晶ディスプレイの消費電力が増大する。これらの現象は、光を照射した後にアニールを行なうことにより緩和させることができる場合がある。しかしながら、保護膜形成後など製造工程によっては、回復効果が得られないことも多く、液晶ディスプレイを使用する際の薄膜トランジスタの信頼性劣化を招く。また、上述の配向膜を形成する液晶ディスプレイの製造工程においては、強度の高い紫外光の照射によりチャネル層が回復不能な損傷を受けることもある。
　本発明は、上記のような事情に鑑みなされたものであり、下記の目的を達成することを課題とする。すなわち、本発明の第１の目的は、エッチング液及び光照射に対する耐性に優れた酸化物半導体膜の製造に好適な酸化物半導体ターゲットを提供することにある。また、本発明の第２の目的は、エッチング液及び光照射に対する耐性に優れた酸化物半導体膜及びその製造方法を提供することにある。また、本発明の第３の目的は、工程数を増やすことなく、高精細なディスプレイ画像を表示する薄膜トランジスタを提供することにある。
　本発明は、以下の知見に基づいて達成されたものである。すなわち、亜鉛、錫、及び酸素を主元素として含む酸化物焼結体である亜鉛錫複合酸化物（ＺＴＯ）を用いたターゲット材にＩＩＩ族に属するアルミニウムを所定量の範囲で含有していることで、生成される膜について、導電膜のみを選択的にエッチングすることができると同時に光照射に対する耐性が改善されるとの知見である。
　前記課題を達成するための具体的手段は以下の通りである。
　＜１＞　亜鉛、錫、酸素、及び、酸化物焼結体の全質量に対する含有比が０．００５質量％～０．２質量％であるアルミニウムを含み、前記酸化物焼結体の全質量に対する珪素の含有比が０．０３質量％未満（０質量％を含む）である酸化物焼結体からなる酸化物半導体ターゲットである。
　＜２＞　前記酸化物焼結体は、亜鉛（Ｚｎ）及び錫（Ｓｎ）の合計量に対する亜鉛の比率（Ｚｎ／（Ｚｎ＋Ｓｎ））が原子比率で０．５２を超えて０．８以下である前記＜１＞に記載の酸化物半導体ターゲットである。
　＜３＞　前記酸化物焼結体は、更に、珪素をアルミニウムの含有量を超えない範囲の含有量で含み、アルミニウム及び珪素の含有量の合計が、前記酸化物焼結体の全質量に対する含有比で０．１質量％以下である前記＜１＞又は前記＜２＞に記載の酸化物半導体ターゲットである。
　＜４＞　アルミニウムの含有比が、酸化物焼結体の全質量に対して０．００５質量％～０．２質量％であり、かつ珪素の含有比が、酸化物焼結体の全質量に対して０．００１質量％～０．０２質量％である前記＜１＞～前記＜３＞のいずれか１つに記載の酸化物半導体ターゲットである。
　＜５＞　基板上に、前記＜１＞～前記＜４＞のいずれか１つに記載の酸化物半導体ターゲットを用いて、スパッタリング法により酸化物半導体膜を成膜することを有する酸化物半導体膜の製造方法である。
　＜６＞　前記＜１＞～前記＜４＞のいずれか１つに記載の酸化物半導体ターゲットを用いてなる酸化物半導体膜である。
　＜７＞　前記＜６＞に記載の酸化物半導体膜を用いて形成されたチャネル層を備え、光未照射時におけるドレイン電流の発生閾値電圧から光照射後におけるドレイン電流の発生閾値電圧への変化幅が０以上＋２．０Ｖ以下である薄膜トランジスタである。
　＜８＞　前記変化幅が０以上＋１．５Ｖ以下である前記＜７＞に記載の薄膜トランジスタ。
　本発明によれば、エッチング液及び光照射に対する耐性に優れた酸化物半導体膜の製造に好適な酸化物半導体ターゲットが提供される。また、本発明によれば、エッチング液及び光照射に対する耐性に優れた酸化物半導体膜及びその製造方法が提供される。さらに、本発明によれば、工程数を増やすことなくディスプレイ画像を高精細に表示する薄膜トランジスタが提供される。
図１は、酸化物半導体膜をチャネル層に適用した薄膜トランジスタを製造する製造例の一部を説明するための工程図である。 図２は、酸化物半導体膜をチャネル層に適用した薄膜トランジスタを製造する製造例の一部を説明するための工程図である。 図３Ａは、比較用のＺＴＯ膜（Ａｌ＝０．００１質量％）を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図３Ｂは、比較用のＺＴＯ膜（Ａｌ＝０．００１質量％）を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図４Ａは、本発明のＺＴＯ膜（Ａｌ＝０．００８質量％）を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図４Ｂは、本発明のＺＴＯ膜（Ａｌ＝０．００８質量％）を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図５Ａは、本発明のＺＴＯ膜（Ａｌ＝０．０２２質量％）を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図５Ｂは、本発明のＺＴＯ膜（Ａｌ＝０．０２２質量％）を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図６Ａは、本発明のＺＴＯ膜（Ａｌ＝０．０３０質量％）を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図６Ｂは、本発明のＺＴＯ膜（Ａｌ＝０．０３０質量％）を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図７Ａは、本発明のＺＴＯ膜（Ａｌ＝０．０９５質量％）を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図７Ｂは、本発明のＺＴＯ膜（Ａｌ＝０．０９５質量％）を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図８Ａは、比較用のＺＴＯ膜（Ａｌ＝０．０９０質量％）を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図８Ｂは、比較用のＺＴＯ膜（Ａｌ＝０．０９０質量％）を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図９Ａは、ＩＧＺＯ膜を備えた薄膜トランジスタ試料について、紫外光照射前のＶｇ－Ｉｄ特性を示す。 図９Ｂは、ＩＧＺＯ膜を備えた薄膜トランジスタ試料について、紫外光照射後のＶｇ－Ｉｄ特性を示す。 図１０Ａは、酸化物半導体ターゲットを用いたＲＦマグネトロンスパッタリング装置の概略構成図である。 図１０Ｂは、酸化物半導体ターゲットを用いたＤＣマグネトロンスパッタリング装置の概略構成図である。 図１１は、ＺＴＯ中のアルミニウム含有量とＤＣスパッタリング成膜における酸素添加量の割合とＴＦＴ特性における紫外光照射による発生閾値電圧のシフト量の関係を示す図である。
　以下、本発明の酸化物半導体ターゲットについて詳細に説明すると共に、これを用いた酸化物半導体膜及びその製造方法並びに薄膜トランジスタについても詳述する。
＜酸化物半導体ターゲット＞
　本発明の酸化物半導体ターゲットは、亜鉛、錫、酸素、及び、酸化物焼結体の全質量に対する含有比が０．００５質量％～０．２質量％であるアルミニウム、を含有する酸化物焼結体で構成されている。本発明の酸化物半導体ターゲットを構成する酸化物焼結体は、珪素を含まなくてもよく、更に珪素を酸化物焼結体の全質量に対する含有比で０．０３質量％未満の範囲で含有してもよい。また、更に上記以外の元素や化合物を、必要に応じて含んでいてもよい。また、上記以外の元素や化合物は、原料や製造工程に由来して不可避的に含まれるものであってもよい。
　本発明の酸化物半導体ターゲットは、酸化物半導体膜を形成した場合に、該酸化物半導体膜が、電極等のエッチング形成時に触れるエッチング液に対して適度の耐溶解性を有し、上記電極等の材料よりも優れたエッチング耐性をそなえる。また、本発明の酸化物半導体ターゲットは、光照射に対する耐性に優れ、製造工程上生じやすいゲート電圧（Ｖｇ）－ドレイン電流（Ｉｄ）特性（以下、「Ｖｇ－Ｉｄ特性」と略記することがある。）の低下も抑制される。例えば、本発明によれば、光照射後のドレイン電流の発生閾値電圧がマイナス側へシフトすることを抑制し、プラス側へのシフトも小さい範囲に抑制することができる。
　上記のような効果が奏される理由については必ずしも明確ではないが、以下のように推測される。すなわち、本発明の酸化物半導体ターゲットは、主成分として、酸化亜鉛及び酸化錫からなる酸化物焼結体である亜鉛錫複合酸化物（ＺＴＯ）を含んでいる。ＺＴＯは、エッチング耐性の高い酸化錫を含むため、酸化物半導体膜とした場合に、ＩＧＺＯに比べて高いエッチング耐性を示す。このため、例えばＺＴＯからなるチャネル層上に金属からなる導電膜を形成した後、導電膜のエッチングによりソース電極やドレイン電極をパターン形成する場合、導電膜のみがエッチングされ、チャネル層はエッチングされないという選択エッチング性を確保することができる。
　また、ＩＧＺＯでは例えば紫外光や紫～緑の色相の可視光を吸収してキャリアが増大する傾向がある。この光応答性により、ドレイン電流の発生閾値電圧のシフトやリーク電流の増加が起こり、スイッチング特性が変化してしまう場合がある。例えば、液晶ディスプレイの製造工程において、液晶分子の配向を予め整える液晶配向膜の製造工程では、強い紫外光により配向膜を形成するが、この際に薄膜トランジスタの特性は大きく劣化する。一方、既述のように、ＺＴＯでも同様のスイッチング特性の変化が起こることが知られているが、本発明では、更にアルミニウムを含め、その含有比を少なすぎず多すぎない所定の範囲に調節することで、アルミニウムのキャリア制御効果が十分に発揮され、光照射による劣化の程度が効果的に軽減される。特に、薄膜トランジスタの制御上補正が困難なドレイン電流の発生閾値電圧のマイナス側へのシフトを効果的に抑制し、プラス側へのシフトも小さい範囲に抑制することができる。そして、そのシフトの範囲を、ゼロから＋２．０Ｖまで（０Ｖ以上＋２．０Ｖ以下）の範囲に、好ましくはゼロから＋１．５Ｖまで（０Ｖ以上＋１．５Ｖ以下）の範囲に制御することができる。
　これにより、上記のようにエッチング耐性を保持しつつ、光照射に対する耐性が向上し、良好なスイッチング特性を保持することができる。
　ここで、「スイッチング特性」とは、例えば、ゲート電極にかけるバイアス（Ｖｇ）と、該バイアスを変化させたときのドレイン電極に流れる電流値（Ｉｄ）との関係を示すＶｇ－Ｉｄ特性のことをいう。
　本発明の酸化物半導体ターゲットにおける酸化物焼結体は、酸化亜鉛及び酸化錫を合計量で、酸化物焼結体の全量に対する質量比で５０質量％以上含むものでもよい。ここで、「酸化亜鉛及び酸化錫が合計量で５０質量％以上」であることは、酸化物焼結体中に酸化亜鉛及び酸化錫が主成分として含有されていることを指す。亜鉛、錫、及び酸素で構成されるＺＴＯを主成分として含むことで、ＩＧＺＯに比べて、エッチング耐性が格段に向上する。
　本発明における酸化物焼結体は、亜鉛（Ｚｎ）及び錫（Ｓｎ）の合計量に対する亜鉛の比率（Ｚｎ／（Ｚｎ＋Ｓｎ））が、原子比率で、０．５２を超え０．８以下であることが好ましい。この比率をｘで表すとき、ｘ値が０．５２を超える範囲であることで、エッチング液に対する耐性が強くなり過ぎず、チャネル層を所望のパターンに形成するときのエッチング性がより良好になる。また、ｘ値が０．８以下であることで、キャリアの移動度を良好に維持することができる。ｘ値を０．５２を超え０．８以下の範囲とすることで、エッチングのしやすさとキャリア移動度とのバランスが良好になる。ｘ値のより好ましい範囲は、０．５９～０．７０である。
　酸化物焼結体が、酸化亜鉛（ＺｎＯ）及び酸化錫（ＳｎＯ２）を主成分として含むものである場合、これらの主成分は（ＺｎＯ）ｘ（ＳｎＯ２）１－ｘで表され、ＺｎＯとＳｎＯ２との比率を表すｘ値が上記範囲を満たしていることが好ましい。
　本発明の酸化物半導体ターゲットを構成する酸化物焼結体は、微量元素としてアルミニウム（Ａｌ）を、酸化物焼結体の全質量に対する含有比で０．００５質量％～０．２質量％の範囲で含有している。アルミニウムを少なすぎず多すぎない所定の範囲で含有していることで、キャリアの制御が行なえ、結果、酸化物半導体膜とした場合に、紫外光又は可視光に曝された場合の劣化が防止される。これにより、光に曝されることによるＶｇ－Ｉｄ特性の変化が小さく抑えられる。
　アルミニウムの含有比が０．００５質量％未満であると、酸化物半導体膜とした場合に、光照射に対する耐性の向上効果が得られず、Ｖｇ－Ｉｄ特性を安定的に維持することができない。また、アルミニウム含有比が０．２質量％を超えると、酸化物半導体膜とした場合に、ドレイン電流の発生閾値電圧のシフトが大きくなる傾向がある。このシフトが大きくなり過ぎると、補正回路を用いても薄膜トランジスタのＶｇ－Ｉｄ特性を制御することが困難になる場合がある。
　アルミニウムの酸化物焼結体中における好ましい含有量は、酸化物焼結体の全質量に対する含有比で０．００８質量％～０．１質量％であり、更に好ましくは、前記シフトの抑制が更に安定化する点で、０．００８質量％～０．０５質量％である。
　また、本発明の酸化物半導体ターゲットを構成する酸化物焼結体は、亜鉛、錫、酸素、及びアルミニウムを除く他の微量元素を更に含んでいてもよい。この微量元素としては、例えば珪素が挙げられる。珪素の他には、例えば、アルミニウムと同じ傾向の効果をもたらす可能性があると考えられるガリウム（Ｇａ）、インジウム（Ｉｎ）、タングステン（Ｗ）、タンタル（Ｔａ）、ハフニウム（Ｈｆ）、ニオビウム（Ｎｂ）、クロミウム（Ｃｒ）、硼素（Ｂ）、バナジウム（Ｖ）、鉄（Ｆｅ）や、珪素と同じ傾向の効果をもたらす可能性があると考えられるゲルマニウム（Ｇｅ）、鉛（Ｐｂ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）を挙げることができる。また、上述したＦｅ、Ｐｂ、Ｓｂに加え、炭素（Ｃ）、硫黄（Ｓ）、燐（Ｐ）、窒素（Ｎ）、水素（Ｈ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、マンガン（Ｍｎ）、カドミウム（Ｃｄ）などは、原料や製造工程に由来して不可避的に混入する可能性がある。亜鉛、錫、酸素、及びアルミニウム以外の他元素（珪素を含む）は、酸化物焼結体の全質量に対して０．０３質量％未満の範囲の含有量に抑制することが好ましく、更に好ましくはアルミニウムの含有量を超えない範囲の含有量に抑制することである。
　特に、珪素は、焼結性を向上し、酸化物焼結体の焼結密度（相対密度）を高めるために有効であるが、ドレイン電流の発生閾値電圧のシフトに影響すると考えられる。そのため、珪素の含有量は、酸化物焼結体の全質量に対する含有比で０．０３質量％未満の範囲が好ましく、アルミニウムの含有量を超えない範囲の含有量が更に好ましい。アルミニウムの含有量を越えない範囲の含有量で珪素を含有することで、酸化物半導体膜とした場合に、アルミニウムの含有量が少ない場合の光照射時のドレイン電流の発生閾値電圧のシフトが大きくなる傾向を緩和することができる。
　なお、珪素の含有量が多いほど焼結性の向上には好ましい。しかし、珪素の含有比が０．０３質量％以上になると、その理由については必ずしも明確ではないが、ドレイン電流の発生閾値電圧のシフトが一転して大きくなる傾向がある。また、図１１を引用して後述するように、アルミニウムの含有比が一定であっても成膜時の酸素添加条件によってはドレイン電流の発生閾値電圧のシフト量が変化する。よって、アルミニウム以外の他元素（珪素を含む）の含有比を０．０３質量％未満に抑えることにより、成膜条件の調節を容易化し、成膜条件のバラツキの影響を受け難くして、実用性を高めることが好ましい。特に、ドレイン電流の発生閾値電圧のシフト値の安定性を重視する場合には、珪素あるいはアルミニウム以外の微量元素（珪素を含む）の酸化物焼結体の全質量に対する含有比を０．０２質量％以下とすることが好ましく、更に好ましくは０．０１質量％以下とすることである。
　また、半導体の技術分野ではデバイス中に多くの金属元素または半金属原子が含まれることは、いわゆるコンタミネーションによる予期しないリスクを招く要因として嫌われる。しかし、珪素の含有量、あるいはアルミニウム以外の微量元素（珪素を含む）の含有量が、含有されるアルミニウム量以下であることで、コンタミネーションによるリスクを低減できる。中でも、光照射に対する耐性の向上とコンタミネーション回避の点で、アルミニウム量が０．００５質量％～０．２質量％（５０ｐｐｍ～２０００ｐｐｍ）であって、かつ珪素の量が０．００１質量％～０．０２質量％（１０ｐｐｍ～２００ｐｐｍ）の範囲である場合が好ましい。
　酸化物半導体ターゲットにおいて、含有されるアルミニウム及び珪素の合計の含有量、あるいは含有されるアルミニウム及びアルミニウム以外の微量元素（珪素を含む）の合計の含有量としては、酸化物焼結体全質量に対する含有比で、ドレイン電流の発生閾値電圧のシフトが安定的に好ましい範囲（０以上＋１．５Ｖ以下）に抑えられる観点から、０．１質量％以下であることが好ましく、発生閾値電圧のシフトが更に好ましい範囲（０以上＋１．０Ｖ以下）に抑えられる観点から、０．０２質量％～０．１質量％の範囲が更に好ましい。
　本発明の酸化物半導体ターゲットの酸素を除く各構成元素の含有量は、通常の化学分析法、具体的には誘導結合プラズマ（ＩＣＰ）発光分析法により分析することによって求めることが可能である。また、酸素量については、残余（ｂａｌａｎｃｅ）となる。
　本発明の酸化物半導体ターゲットを用いて成膜された酸化物半導体膜をチャネル層に採用した場合の薄膜トランジスタ特性の光照射に対する耐性は、従来技術に係るＩＧＺＯのみならず所定量のアルミニウムを含まないＺＴＯの場合に比べ、格段に向上する。そのメカニズムは明らかではないが、アルミニウムをはじめとする微量元素が光照射により発生した過剰のキャリアを抑制する効果があるものと推測される。
　本発明の酸化物半導体ターゲットは、例えば、出発原料として、アルミニウムの含有量や、珪素を含む他元素の含有量の異なる数種の酸化亜鉛（ＺｎＯ）の粉末と数種の酸化スズ（ＩＶ）（ＳｎＯ２）の粉末とを適宜組み合わせて混合した後、成形、焼結することにより製造することができる。酸化物半導体ターゲットの焼結密度（相対密度）は、取扱いの容易性やスパッタリング法による成膜時の異常放電抑制などを考慮すれば、９０％以上が好ましく、更に好ましくは９５％以上である。また、酸化物半導体ターゲットの比抵抗ともいう体積抵抗率は、ＤＣマグネトロンスパッタリング法による成膜時の直流放電安定性などを考慮すれば、０．１０［Ω・ｃｍ］以下が好ましい。
＜酸化物半導体膜及びその製造方法＞
　本発明の酸化物半導体膜は、電極等のエッチング加工時に触れるエッチング液に対して適度の耐性を有し、かつ、チャネル層形成時にはエッチング加工性に優れるとともに、光照射に対する耐性をそなえ、製造工程上生じやすいＶｇ－Ｉｄ特性の低下も抑制されている。これは、既述の通り、所定の酸化物焼結体からなる本発明の酸化物半導体ターゲットを用いて形成された膜であるので、亜鉛、錫、酸素、及び、酸化物焼結体の全質量に対する含有比が０．００５質量％～０．２質量％であるアルミニウムを含む酸化物焼結体の組成と同様の組成を有していると考えられるためである。なお、酸化物半導体膜に含まれるアルミニウムやその他の微量元素について、実際にその含有量を正確に測定することは困難である。
　本発明の酸化物半導体膜は、上記のような所定の酸化物半導体を用いてなる膜を形成できる方法であれば、いずれの方法で製造されてもよい。中でも、好ましくは、既述の本発明の酸化物半導体ターゲットを用いて、スパッタリング法により酸化物半導体膜を成膜する工程を設けて構成された方法（本発明の酸化物半導体膜の製造方法）により製造される。具体的には、酸化物半導体膜は、スパッタリング装置に酸化物半導体ターゲットを取り付け、スパッタリング法により基板上に成膜することにより製造することができる。このとき、酸化物半導体ターゲットをバッキングプレートに接合して成膜することができる。
　上述のように、所定の酸化物焼結体からなる本発明の酸化物半導体ターゲットを用いて酸化物半導体膜を成膜することにより、酸化物半導体ターゲットと同じ主成分からなり、かつ酸化物半導体ターゲットと同じ微量元素を含むと考えられる酸化物半導体膜を製造することができる。
　酸化物半導体膜の他の製造方法として、亜鉛、錫、及び酸素以外の、アルミニウムをはじめとする微量元素を含まない酸化物半導体膜を成膜した後、アルミニウムその他の微量元素の供給源となるターゲット材を用いてスパッタリングにより酸化物半導体膜の表面に微量含有元素を所定量供給、拡散させることによっても製造することができる。
　本発明の酸化物半導体膜の製造方法について、図１に示す（ａ）工程～（ｃ）工程を参照して具体的に説明する。
　図１に示す（ａ）工程において、支持基板１０の上にゲート電極１１とゲート絶縁膜１２を形成する。次いで、そのゲート絶縁膜１２の上に、図１に示す（ｂ）工程において、既述の本発明の酸化物半導体ターゲットを用いたＲＦマグネトロンスパッタリング法によりＺＴＯ膜を形成し、引き続いて、レジストパターンをマスクとして設け、シュウ酸系エッチング液や塩酸系エッチング液などを用いたウェットエッチング法により、ＺＴＯ膜がエッチング加工されたチャネル層（亜鉛錫複合酸化物半導体膜（ＺＴＯ膜））１３を形成する。この後は、図１に示す（ｃ）工程において、ソース・ドレイン電極１４を形成する。
　本発明の酸化物半導体ターゲットは、その焼結密度や体積抵抗率などにも依存するが、ＤＣバイアスやＲＦバイアスによるスパッタリング法により好適にＺＴＯ膜を形成することができる。図１０ＡはＲＦマグネトロンスパッタリング装置の概略構成図であり、図１０ＢはＤＣマグネトロンスパッタ装置の概略構成図である。なお、図１０Ａ及び図１０Ｂにおいて、符号１は酸化物半導体ターゲット（ＺＴＯターゲット）、符号２はカソード電極（ターゲット裏板）、符号３は対向電極（サンプルホルダ兼用）、符号４はマッチングボックス、符号５はＲＦ電源、符号６はマスフローコントローラ、符号７はクライオポンプまたは分子ターボポンプ、符号８はドライポンプ又はロータリーポンプ、符号９はマグネット（マグネトロンスパッタ用）、符号１０は直流電源を示す。
　また、本発明の酸化物半導体膜は、ＲＦマグネトロンスパッタリング装置を用いて例えば下記の条件でのスパッタリング法により形成されてもよい。
＜スパッタ条件＞
・スパッタリングガス：アルゴン（Ａｒ）ガス、酸素ガス、又はこれらの混合ガス
・圧力：０．１Ｐａ～１．０Ｐａ
・ＲＦまたはＤＣ電力密度：０．５Ｗ／ｃｍ２～１０Ｗ／ｃｍ２
・電極間距離：４０ｍｍ～１００ｍｍ
　形成されるチャネル層１３（亜鉛錫複合酸化物半導体膜（ＺＴＯ膜））の厚みは、適用するデバイスによっても異なるが、５ｎｍ～７５ｎｍ程度が好ましい。なお、成膜後に２５０℃～３００℃程度でアニール処理することにより、ＴＦＴのオン特性及び信頼性を向上させることができる。
＜薄膜トランジスタ＞
　本発明の薄膜トランジスタは、酸化物半導体膜を用いて形成されたチャネル層を備え、光未照射時におけるドレイン電流の発生閾値電圧から光照射後におけるドレイン電流の発生閾値電圧への変化幅が０以上＋２．０Ｖ以下として構成されたものである。
　本発明の薄膜トランジスタは、チャネル層が既述の本発明の酸化物半導体ターゲットを用いて形成されているので、エッチング耐性に優れるとともに、製造工程及び使用時に曝される光の影響によるゲート電圧（Ｖｇ）－ドレイン電流（Ｉｄ）特性の劣化が抑えられ、長期に亘り良好なＶｇ－Ｉｄ特性を保持、発現させることができる。
　本発明においては、既述のように、発生閾値電圧への変化幅としては、０Ｖ以上＋１．５Ｖ以下であることが好ましく、０Ｖ以上＋１．０Ｖ以下であることがより好ましい。
　本発明の薄膜トランジスタは、例えば下記の方法で製造されてもよい。
　まず、図１の（ａ）工程に示すように支持基板１０を用意し、この支持基板１０上に蒸着法又はスパッタリング法等により、金属薄膜（例えばアルミニウム（Ａｌ）とモリブデン（Ｍｏ）とからなる積層膜（Ａｌ／Ｍｏ積層膜）等）を形成する。支持基板としては、例えば、ガラス基板、石英基板、サファイア基板、樹脂基板、又はフィルム等が挙げられる。
　続いて、形成された金属薄膜は、リフトオフプロセス又はエッチングプロセスによりパターニングすることで、ゲート電極１１を形成する。Ａｌ／Ｍｏ積層膜とした場合、Ａｌ膜の厚さは例えば２５０ｎｍが、Ｍｏ膜の厚さは例えば５０ｎｍが好適である。次に、ゲート電極の上に、スパッタリング法、化学気相成長法、又は蒸着法等により、例えば厚さ１００ｎｍ程度の酸化膜（例えば酸化珪素膜）又は窒化膜（例えば窒化珪素膜）等から形成されるゲート絶縁膜１２を堆積する。
　続いて、既述したように、ゲート絶縁膜１２の上に、既述の本発明の酸化物半導体ターゲット（ＺＴＯターゲット）を用いたＲＦマグネトロンスパッタリング法により、図１の（ｂ）工程に示すようにＺＴＯ膜を形成した後、このＺＴＯ膜を加工してチャネル層１３とする。
　次に、図１の（ｃ）工程に示すように、ソース・ドレイン電極１４を形成する。続いて、図２に示す（ａ）工程において、チャネル層１３及びソース・ドレイン電極１４を覆うパッシベーション膜１５を形成し、引き続いて、レジストパターンをマスクとしてパッシベーション膜１５を加工し、ソース・ドレイン電極１４に達する接続孔１５ａを形成する。
　次いで、図２に示す（ｂ）工程において、接続孔１５ａの内部を含むパッシベーション膜１５の上に導電体膜を形成し、レジストパターンをマスクとして配線１６に加工する。この導電体膜は、例えば、インジウム錫酸化（Indium　Tin　Oxide：ＩＴＯ）膜や、インジウム亜鉛酸化（Indium　Zinc　Oxide：ＩＺＯ）膜、アルミニウム亜鉛酸化（Aluminium　Zinc　Oxidｅ：ＡＺＯ）膜、又はガリウム亜鉛酸化（Gallium　Zinc　Oxide：ＧＺＯ）膜等の透明導電膜でもよく、また例えばアルミニウム（Ａｌ）膜、モリブデン（Ｍｏ）膜やその合金膜又はチタン（Ｔｉ）と金（Ａｕ）とからなる積層膜（Ｔｉ／Ａｕ積層膜）等の金属膜でもよい。
　上述したような製造工程を経て、ボトムゲートトップコンタクト型薄膜トランジスタが完成する。
　以下、本発明を実施例により更に具体的に説明するが、本発明はその主旨を越えない限り、以下の実施例に限定されるものではない。
（実施例１）
－１－１．ターゲット材の作製－
　ＡｌやＳｉの微量元素を積極的に添加していない高純度の酸化亜鉛（ＺｎＯ）の粉末（ＺｎＯ粉末）と、酸化スズ（ＩＶ）（ＳｎＯ２）の粉末（ＳｎＯ２粉末）とを用意した。このＺｎＯ粉末及びＳｎＯ２粉末を、ＺｎＯとＳｎＯ２とを用いて酸化物焼結体〔（ＺｎＯ）ｘ（ＳｎＯ２）１－ｘ〕としたときの、ＺｎとＳｎとの比が、ｘ＝０．３３、０．５２、０．５９、又は０．６８の比となるように、混合した後、成形、焼結し、直径：５０．８ｍｍ、厚さ：５．０ｍｍの４種のＺＴＯのターゲット材（Ｎｏ．１、２、３及び４）を得た。
　対比試料として、ＩｎＧａＺｎＯ４の化学量論組成を有する、直径：５０．８ｍｍ、厚さ：５．０ｍｍのＩＧＺＯのターゲット材（Ｎｏ．５）、同サイズの純モリブデンのターゲット材（Ｎｏ．６）、及び同サイズの純アルミニウムのターゲット材（Ｎｏ．７）を用意した。
－１－２．薄膜試料の作製－
　上記のようにして用意した７種のターゲット材（Ｎｏ．１～７）をバッキングプレートに接合し、マグネトロンスパッタリング装置（キヤノンアネルバ株式会社製、Ｅ－２００Ｓ）に取り付けて、ガラス基板上に厚さ５００ｎｍの薄膜を成膜することにより、各ターゲット材（Ｎｏ．１～７）に対応する７種の薄膜試料１～７を作製した。
－１－３．評価１－
Ａ．透明導電膜用エッチング液による加工性
　上記の薄膜試料１～４について、市販のシュウ酸系ＩＴＯエッチング液（関東化学株式会社製）に所定の時間浸漬した後の膜厚を測定し、浸漬前後の膜厚変化からエッチングレートを求めた。結果を下記表１に示す。
Figure JPOXMLDOC01-appb-T000001
 
　表１に示すように、４種のＺＴＯの薄膜試料は、いずれもエッチングレートが１０ｎｍ／分未満と低いものの、断面形状は良好で、上記のエッチング液による適度な加工性を示した。また、エッチングレートが低すぎると生産効率が低下すると考えられることから、ｘ値が０．５２を超える薄膜試料３～４、すなわちターゲット材Ｎｏ．３、Ｎｏ．４がより好適なものと考えられる。なお、上記のエッチング液には代表的なものを使用しているが、ＺＴＯ材料が良好にエッチング加工できるエッチング液であれば、他のエッチング液を使用することもできる。
Ｂ．金属電極用のエッチング液に対する耐性
　次に、ＺＴＯの薄膜試料を代表して上記の薄膜試料３を、この対比試料として上記の薄膜試料５～７を用い、市販のリン酸－硫酸系銅エッチング液（関東化学株式会社製、カタログ記号：Ｃｕ－０３）に所定の時間浸漬したときの膜の状態を観察し、さらに浸漬後の膜厚を測定して浸漬前後の膜厚変化からエッチングレートを求めた。結果を下記表２に示す。
Figure JPOXMLDOC01-appb-T000002
 
　表２に示すように、薄膜試料５（ＩＧＺＯ）のエッチングレートと、薄膜試料６（モリブデン）や薄膜試料７（アルミニウム）のエッチングレートとの間に大差はなかった。
　これに対して、薄膜試料３（ＺＴＯ）のエッチングレートは、０．２７ｎｍ／分と極めて低く、薄膜試料５では５分で薄膜が完全に消失したのに対し、薄膜試料３では６時間浸漬した後にも膜厚に全く変化が見られなかった。
　以上に示した通り、本発明に係るＺＴＯのターゲット材で作製した酸化物半導体膜は、従来のＩＧＺＯ膜などに比べて、金属電極形成用のエッチング液への耐性が格段に優れている。このことから、ＺＴＯをチャネル層に採用した場合、チャネル層上にエッチングストップ膜を設けることなく、所定パターンのゲートやドレイン等の金属電極を、選択的にエッチング加工して設けることができる。
（実施例２）
－２－１．ターゲット材の作製－
　上記の結果を踏まえ、含有元素が異なることによる光照射に対する耐性を評価するため、電極エッチング液耐性の高いＺＴＯについて、含有元素を変化させたターゲット材を作製した。具体的には、以下の通りである。
　ＡｌやＳｉの微量元素を積極的に添加していない高純度の酸化亜鉛（ＺｎＯ）の粉末（ＺｎＯ粉末）と、酸化スズ（ＩＶ）（ＳｎＯ２）の粉末（ＳｎＯ２粉末）と、を用意した。このＺｎＯ粉末及びＳｎＯ２粉末を、ＺｎＯとＳｎＯ２とを用いて酸化物焼結体〔（ＺｎＯ）ｘ（ＳｎＯ２）１－ｘ〕としたときの、ＺｎとＳｎとの比がｘ＝０．６０の比となるように混合した後、成形、焼結し、直径：５０．８ｍｍ、厚さ：５．０ｍｍのＺＴＯのターゲット材（Ｎｏ．８）を得た。
　続いて、ＡｌやＳｉなどの微量元素の含有量が異なる数種の酸化亜鉛（ＺｎＯ）の粉末（ＺｎＯ粉末）及び数種の酸化スズ（ＩＶ）（ＳｎＯ２）の粉末（ＳｎＯ２粉末）と、を用意した。そして、これらのＺｎＯ粉末及びＳｎＯ２粉末を適宜組み合わせて、ＺｎＯとＳｎＯ２とを用いて酸化物焼結体〔（ＺｎＯ）ｘ（ＳｎＯ２）１－ｘ〕としたときの、ＺｎとＳｎとの比がｘ＝０．６７又は０．７０の比となるように、ＺｎＯ粉末及びＳｎＯ２粉末を混合した後、成形、焼結し、直径：５０．８ｍｍ、厚さ：５．０ｍｍの６種のＺＴＯのターゲット材（Ｎｏ．９～１４）を得た。
－２－２．評価２－
Ａ．含有元素の分析
　上記のようにして得たターゲット材Ｎｏ．８及びＮｏ．９～１４を用い、それぞれ一部を削って分析用試料とし、誘導結合プラズマ発光分析法により、各ターゲット材に含まれる亜鉛（Ｚｎ）、スズ（Ｓｎ）、及び微量含まれる元素の含有量を分析した。得られた亜鉛及びスズの分析値を、酸化物焼結体〔（ＺｎＯ）ｘ（ＳｎＯ２）１－ｘ〕におけるＺｎＯとＳｎＯ２との比（原子比率）ｘに換算すると、ｘ値は下記の通りであった。また、得られた微量元素の分析値（質量％；含有量）を下記表３に示す。
・ターゲット材Ｎｏ．８　：　ｘ＝０．６０
・ターゲット材Ｎｏ．９　：　ｘ＝０．７０
・ターゲット材Ｎｏ．１０：　ｘ＝０．７０
・ターゲット材Ｎｏ．１１：　ｘ＝０．７０
・ターゲット材Ｎｏ．１２：　ｘ＝０．７０
・ターゲット材Ｎｏ．１３：　ｘ＝０．６７
・ターゲット材Ｎｏ．１４：　ｘ＝０．６７
Figure JPOXMLDOC01-appb-T000003
 
Ｂ．Ｖｇ－Ｉｄ特性の閾値変化
　上記のターゲット材Ｎｏ．８及びＮｏ．９～１４のほか、対比試料として、ＩｎＧａＺｎＯ４の化学量論組成を有する上記のターゲット材Ｎｏ．５を用意し、以下に示すようにして、ターゲット材Ｎｏ．５、Ｎｏ．８、及びＮｏ．９～１４を用いた薄膜トランジスタ試料５、試料８、及び試料９～１４を作製した。
　図１の（ａ）工程に示すように、ガラス基板である支持基板１０上に例えばスパッタリング法により金属膜を形成し、この金属膜をエッチングプロセスによりパターニングしてゲート電極１１とした。そして、このゲート電極の上に例えば化学気相成長法によりゲート絶縁膜１２を堆積した。次に、用意した８種のターゲット材（Ｎｏ．５、Ｎｏ．８、及びＮｏ．９～１４）をそれぞれ順次バッキングプレートに接合し、ＲＦマグネトロンスパッタリング装置（キヤノンアネルバ株式会社製、Ｅ－２００Ｓ）に取り付けて、通常の工程により図１の（ｂ）工程に示すように、ゲート絶縁膜１２の上に、各ターゲット材（Ｎｏ．５、Ｎｏ．８、及びＮｏ．９～１４）に対応する厚さ３００ｎｍのＩＧＺＯ膜又はＺＴＯ膜を成膜した。また、ターゲット材Ｎｏ．１２及びＮｏ．１４を、ＤＣマグネトロンスパッタリング装置に取り付けてＺＴＯ膜を成膜した。
　続いて、レジストパターンをマスクとして、シュウ酸系エッチング液又は塩酸系エッチング液を用いたウエットエッチング法により、ＩＧＺＯ膜又はＺＴＯ膜を加工し、チャネル層１３を形成した。次に、図１の（ｃ）工程に示すように、チャネル層１３の上に例えばスパッタリング法により導電体膜を形成した後、例えばエッチングプロセスにより導電体膜をパターニングし、ソース・ドレイン電極１４を形成した。
　次に、図２の（ａ）工程に示すように、チャネル層１３及びソース・ドレイン電極１４を覆うパッシベーション膜１５を形成した。続いて、レジストパターンをマスクとして、パッシベーション膜１５を加工することにより、ソース・ドレイン電極１４に達する接続孔１５ａを形成し、図２の（ｂ）工程に示すように、接続孔１５ａの内部を含むパッシベーション膜１５の上にＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）膜を形成した。次いで、レジストパターンをマスクとしてＩＴＯ膜を加工し、配線１６を形成した。
　このようにして、ボトムゲートトップコンタクト型の薄膜トランジスタ試料５、試料８、及び試料９～１４を作製した。ここで作製した薄膜トランジスタの寸法は、ゲート長：１００μｍ、ゲート幅：２．０ｍｍであり、チャネル層の厚さは３０ｎｍであった。
　得られた薄膜トランジスタ試料をプローバーに取り付け、薄膜トランジスタ試料５、試料８、及び試料９～１４のそれぞれについて、電圧－電流特性（Ｖｇ－Ｉｄ特性）を測定した。測定は、ドレイン電圧（Ｖｄ）を０．１、１、１０Ｖの３条件とし、ゲート電圧を－５０Ｖ～＋５０Ｖの範囲で変化させたときのドレイン電流（Ｉｄ）の変化を測定することにより行なった。そして、横軸を通常の目盛で表したゲート電圧とし、左側の縦軸を常用対数目盛で表したドレイン電流としてグラフを作成し、ゲート電圧を変化させたときにドレイン電流が急激に立ち上がるときのゲート電圧の値をＶｇ－Ｉｄ特性の閾値（ドレイン電流の発生閾値電圧）とした。
　ターゲット材Ｎｏ．８及びＮｏ．９～１３で得たＺＴＯ膜を備えた薄膜トランジスタ試料８及び試料９～１３のＶｇ－Ｉｄ特性を、この順に図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａに示す。また、ターゲット材Ｎｏ．５で得たＩＧＺＯ膜を備えた薄膜トランジスタ試料５のＶｇ－Ｉｄ特性を、図９Ａに示す。ここでは、いずれの薄膜トランジスタ試料も、概ね良好なＶｇ－Ｉｄ特性を示した。なお、図中の大きな点によるプロットは、ドレイン電流から換算された移動度（μｆｅ）を参考のため右側の縦軸の目盛を用いてプロットしたものである。
　次に、各薄膜トランジスタ試料をプローバーから取り外し、ＺＴＯ膜又はＩＧＺＯ膜の成膜面側から紫外光を照射した。紫外光の照射は、中心波長が２５４ｎｍの水銀灯を用いて下記の条件にて行なった。
＜照射条件＞
・出力　　：２０～３０ｍＷ／ｃｍ２
・照射時間：３０分、１時間
　紫外光照射後、薄膜トランジスタ試料を再びプローバーに取り付け、各試料のＶｇ－Ｉｄ特性を測定した。紫外光照射前後におけるドレイン電流の発生閾値電圧の変化を下記の表４に示す。また、紫外光照射後の薄膜トランジスタ試料８～１３及び試料５のＶｇ－Ｉｄ特性を、この順に図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、及び図９Ｂに示す。
Figure JPOXMLDOC01-appb-T000004
 
　表４、並びに図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂに示されるように、実施例のターゲット材Ｎｏ．９、１０、１１、１２、及びＮｏ．１４（図示せず）では、紫外光照射前後でのドレイン電流の発生閾値電圧の変化がゼロから＋１．５Ｖの好ましい範囲内であり、紫外光に対する耐性に優れていることが分かる。特に、実施例のターゲット材Ｎｏ．１０、１１、１２では、更に好ましいゼロから＋１．０Ｖの範囲内であった。また、珪素を０．０３０質量％含む含有量が他よりもやや多いＺＴＯ膜をチャネル層とした比較例（ターゲット材Ｎｏ．１３から得られた薄膜トランジスタ試料１３）では、紫外光照射前後でのドレイン電流の発生閾値電圧の変化量（シフト量）は＋２．７Ｖであり、プラス側であったもののやや大きかった。
　これに対して、チャネル層にＩＧＺＯ膜を備えた比較例（ターゲット材Ｎｏ．５から得られた薄膜トランジスタ試料５）や、アルミニウム含有量が本発明に規定する範囲（０．００５質量％～０．２質量％）より少ないＺＴＯ膜をチャネル層とした比較例（ターゲット材Ｎｏ．８から得られた薄膜トランジスタ試料８）では、紫外光照射前後でのドレイン電流の発生閾値電圧の変化が大きくマイナス側にシフトしていた。
　また、ターゲット材Ｎｏ．１４は、アルミニウムの含有量ではＮｏ．１２やＮｏ．１３の約１．８倍であり、アルミニウム及び珪素の含有量の合計ではＮｏ．１３の約１．４倍である。ＺＴＯ中のアルミニウムの含有量が他よりも多いターゲット材Ｎｏ．１４で得たＺＴＯ膜を備えた薄膜トランジスタ試料１４についても、Ｖｇ－Ｉｄ特性の図示は略すが、表４に示すように紫外光照射前後でのドレイン電流の発生閾値電圧の変化がゼロから＋１．５Ｖの好ましい範囲内であり、紫外光に対する耐性に優れていることが分った。
　この結果に関連し、例えば、アルミニウムの含有量と成膜時のスパッタガス中の酸素添加量の割合（％）と紫外光照射による発生閾値電圧のシフト量（Ｖ）との関係について、ｘ値が０．７０のＺＴＯを用いて調べた結果を図１１に示す。この結果から、ＺＴＯ中のアルミニウムの含有量の増大は、マグネトロンスパッタリング法による成膜時の酸素添加条件によっては発生閾値電圧のシフト量の増大を招く傾向があることが分る。従って、成膜設備や成膜時の酸素添加条件などによってはＶｇ－Ｉｄ特性が変動しやすい可能性があると考えられる。しかし、酸化物半導体成膜に用いられるスパッタガス中の酸素添加量の割合は、一般的に１％～１５％の範囲であるため、この範囲内において発生閾値電圧のシフト量がゼロ以上＋２．０Ｖ以下に、好ましくはゼロ以上＋１．５Ｖ以下に抑制できる条件が存在すれば、十分に利用は可能である。
　なお、本実施例では、紫外光の照射に対する耐性について述べたが、Ｖｇ－Ｉｄ特性の劣化の原因として考えられている機構に鑑みれば、ＺＴＯのバンドギャップ（概ね３．０～３．６ｅＶ）に相当する光子エネルギーに対応する波長の可視光の照射に対しても、本発明に係る酸化物半導体膜では、紫外光に対するのと同様の耐性を有するものであることが示唆される。
　日本出願２０１３－０８４２５３の開示はその全体が参照により本明細書に取り込まれる。
　本明細書に記載された全ての文献、特許出願、および技術規格は、個々の文献、特許出願、および技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に参照により取り込まれる。

Claims (8)

  1. 　亜鉛、錫、酸素、及び、酸化物焼結体の全質量に対する含有比が０．００５質量％～０．２質量％であるアルミニウムを含み、前記酸化物焼結体の全質量に対する珪素の含有比が０．０３質量％未満である酸化物焼結体からなる酸化物半導体ターゲット。
  2. 　前記酸化物焼結体は、亜鉛（Ｚｎ）及び錫（Ｓｎ）の合計量に対する亜鉛の比率（Ｚｎ／（Ｚｎ＋Ｓｎ））が原子比率で０．５２を超えて０．８以下である請求項１に記載の酸化物半導体ターゲット。
  3. 　前記酸化物焼結体は、更に、珪素をアルミニウムの含有量を超えない範囲の含有量で含み、アルミニウム及び珪素の含有量の合計が、前記酸化物焼結体の全質量に対する含有比で０．１質量％以下である請求項１又は請求項２に記載の酸化物半導体ターゲット。
  4. 　アルミニウムの含有比が、酸化物焼結体の全質量に対して０．００５質量％～０．２質量％であり、かつ珪素の含有比が、酸化物焼結体の全質量に対して０．００１質量％～０．０２質量％である請求項１～請求項３のいずれか１項に記載の酸化物半導体ターゲット。
  5. 　基板上に、請求項１～請求項４のいずれか１項に記載の酸化物半導体ターゲットを用いて、スパッタリング法により酸化物半導体膜を成膜することを有する酸化物半導体膜の製造方法。
  6. 　請求項１～請求項４のいずれか１項に記載の酸化物半導体ターゲットを用いてなる酸化物半導体膜。
  7. 　請求項６に記載の酸化物半導体膜を用いて形成されたチャネル層を備え、光未照射時におけるドレイン電流の発生閾値電圧から光照射後におけるドレイン電流の発生閾値電圧への変化幅が０Ｖ以上＋２．０Ｖ以下である薄膜トランジスタ。
  8. 　前記変化幅が０Ｖ以上＋１．５Ｖ以下である請求項７に記載の薄膜トランジスタ。
PCT/JP2014/060444 2013-04-12 2014-04-10 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ WO2014168224A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480020520.7A CN105121694B (zh) 2013-04-12 2014-04-10 氧化物半导体靶材、氧化物半导体膜及其制造方法、以及薄膜晶体管
KR1020157030902A KR102158075B1 (ko) 2013-04-12 2014-04-10 산화물 반도체 타깃, 산화물 반도체막 및 그 제조 방법, 및 박막 트랜지스터
JP2015511306A JP6341198B2 (ja) 2013-04-12 2014-04-10 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
US14/783,435 US9837543B2 (en) 2013-04-12 2014-04-10 Oxide semiconductor target, oxide semiconductor film and method for producing same, and thin film transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-084253 2013-04-12
JP2013084253 2013-04-12

Publications (1)

Publication Number Publication Date
WO2014168224A1 true WO2014168224A1 (ja) 2014-10-16

Family

ID=51689628

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/060444 WO2014168224A1 (ja) 2013-04-12 2014-04-10 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ

Country Status (6)

Country Link
US (1) US9837543B2 (ja)
JP (1) JP6341198B2 (ja)
KR (1) KR102158075B1 (ja)
CN (1) CN105121694B (ja)
TW (1) TWI601840B (ja)
WO (1) WO2014168224A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016216804A (ja) * 2015-05-26 2016-12-22 プロマティック株式会社 積層体及びその製造方法並びにｄｃスパッタリング用ターゲット
WO2017086016A1 (ja) * 2015-11-20 2017-05-26 住友金属鉱山株式会社 Ｓｎ－Ｚｎ－Ｏ系酸化物焼結体とその製造方法
JP2017145185A (ja) * 2015-11-20 2017-08-24 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
WO2017149882A1 (ja) * 2016-03-04 2017-09-08 住友金属鉱山株式会社 Ｓｎ－Ｚｎ－Ｏ系酸化物焼結体とその製造方法
JP2017160103A (ja) * 2016-03-11 2017-09-14 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
JP2017160105A (ja) * 2016-03-04 2017-09-14 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6859841B2 (ja) * 2017-05-12 2021-04-14 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
KR101999894B1 (ko) * 2017-08-03 2019-07-12 주식회사 나노신소재 복합 산화물 소결체 및 스퍼터링 타겟, 산화물 투명도전막의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1030172A (ja) * 1996-07-16 1998-02-03 Mitsubishi Materials Corp 大型で高密度の高誘電体膜形成用スパッタリングターゲット
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5024226B2 (ja) * 2008-08-06 2012-09-12 日立金属株式会社 酸化物焼結体およびその製造方法、スパッタリングターゲット、半導体薄膜
WO2010058533A1 (ja) * 2008-11-20 2010-05-27 出光興産株式会社 ＺｎＯ－ＳｎＯ２－Ｉｎ２Ｏ３系酸化物焼結体及び非晶質透明導電膜
JP5724157B2 (ja) 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
JP5540972B2 (ja) 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
JP2012180248A (ja) * 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2012180247A (ja) * 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1030172A (ja) * 1996-07-16 1998-02-03 Mitsubishi Materials Corp 大型で高密度の高誘電体膜形成用スパッタリングターゲット
JP2012033854A (ja) * 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016216804A (ja) * 2015-05-26 2016-12-22 プロマティック株式会社 積層体及びその製造方法並びにｄｃスパッタリング用ターゲット
WO2017086016A1 (ja) * 2015-11-20 2017-05-26 住友金属鉱山株式会社 Ｓｎ－Ｚｎ－Ｏ系酸化物焼結体とその製造方法
JP2017145185A (ja) * 2015-11-20 2017-08-24 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
CN108349816A (zh) * 2015-11-20 2018-07-31 住友金属矿山株式会社 Sn-Zn-O系氧化物烧结体及其制造方法
CN108349816B (zh) * 2015-11-20 2021-11-26 住友金属矿山株式会社 Sn-Zn-O系氧化物烧结体及其制造方法
WO2017149882A1 (ja) * 2016-03-04 2017-09-08 住友金属鉱山株式会社 Ｓｎ－Ｚｎ－Ｏ系酸化物焼結体とその製造方法
JP2017160105A (ja) * 2016-03-04 2017-09-14 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法
JP2017160103A (ja) * 2016-03-11 2017-09-14 住友金属鉱山株式会社 Ｓｎ−Ｚｎ−Ｏ系酸化物焼結体とその製造方法

Also Published As

Publication number Publication date
CN105121694A (zh) 2015-12-02
US20160035895A1 (en) 2016-02-04
KR20150143534A (ko) 2015-12-23
JPWO2014168224A1 (ja) 2017-02-16
CN105121694B (zh) 2018-07-06
TWI601840B (zh) 2017-10-11
TW201500570A (en) 2015-01-01
KR102158075B1 (ko) 2020-09-21
JP6341198B2 (ja) 2018-06-13
US9837543B2 (en) 2017-12-05

Similar Documents

Publication Publication Date Title
JP6341198B2 (ja) 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
JP6043244B2 (ja) 薄膜トランジスタ
JP6002088B2 (ja) 薄膜トランジスタ
WO2011132644A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2012070676A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6659255B2 (ja) 薄膜トランジスタ
WO2015108110A1 (ja) 薄膜トランジスタ
WO2012070675A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2013180141A1 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
WO2020116499A1 (ja) 薄膜トランジスタ及びその製造方法
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
KR102590698B1 (ko) 산화물 반도체 박막, 박막 트랜지스터 및 스퍼터링 타겟
WO2016035503A1 (ja) 薄膜トランジスタ
JP7373428B2 (ja) 薄膜トランジスタ、酸化物半導体薄膜、およびスパッタリングターゲット
JP6261125B2 (ja) 酸化物薄膜トランジスタおよびその製造方法
CN107026208A (zh) 半导体装置和半导体装置的制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14783092

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015511306

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14783435

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20157030902

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 14783092

Country of ref document: EP

Kind code of ref document: A1