[go: up one dir, main page]

WO2012153458A1 - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
WO2012153458A1
WO2012153458A1 PCT/JP2012/002424 JP2012002424W WO2012153458A1 WO 2012153458 A1 WO2012153458 A1 WO 2012153458A1 JP 2012002424 W JP2012002424 W JP 2012002424W WO 2012153458 A1 WO2012153458 A1 WO 2012153458A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistors
transistor
circuit
output
signal
Prior art date
Application number
PCT/JP2012/002424
Other languages
English (en)
French (fr)
Inventor
和美 高際
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2013513907A priority Critical patent/JP5397571B2/ja
Publication of WO2012153458A1 publication Critical patent/WO2012153458A1/ja
Priority to US13/715,298 priority patent/US9473133B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H03K17/167—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present invention relates to a control device that drives and controls a voltage-controlled switching element such as an IGBT (Insulated Gate Bipolar Transistor).
  • IGBT Insulated Gate Bipolar Transistor
  • This type of control device there is known a gate drive circuit that controls the turn-on and turn-off drive of the IGBT (see Patent Document 1).
  • This conventional device includes first to third MOS transistors for turning on and off the IGBT. Then, when turning on the IGBT, only the first MOS transistor is turned on, and the power supply voltage is applied to the gate of the IGBT. When the IGBT is turned off, the first MOS transistor is turned off, the second and third MOS transistors are turned on, and the charge accumulated between the gate and the emitter of the IGBT is rapidly extracted at the initial stage of the turn-off. ing.
  • the conventional device includes a plurality of transistors according to function, such as a turn-on transistor for turning on the IGBT, a turn-off transistor for turning off the IGBT, and an overcurrent protection transistor for protecting the IGBT from overcurrent. .
  • the turn-on and turn-off transistors turn on and off the IGBT with a PWM signal, a large output current is required. For example, when the rated current of the IGBT exceeds 300 [A], the output current of the turn-on and turn-off transistors may exceed 2 [A]. In order to drive and control the IGBT, the turn-on and turn-off transistors may require a breakdown voltage of 20 [V] or more.
  • a switching element such as an IGBT has a rated current ranging from several A to several hundred A and is wide, and the element area of the power device increases as the rated current increases. As the element area increases, the drive capability required for the control transistor (output stage transistor) of the control device that drives and controls the power device increases, and an output current of several [A] or more may be required.
  • the object of the present invention is to pay attention to the above-mentioned problem, and the measurement of the output current of the transistor for driving and controlling the switching element can be performed by using an existing IC tester without improving the evaluation board. It is another object of the present invention to provide a control device that can measure with high accuracy.
  • One embodiment of the present invention is a control device that drives and controls a voltage-controlled switching element, and includes a drive circuit that generates and outputs a drive signal according to an input signal, and a drive signal output from the drive circuit. And a transistor that drives and controls the switching element.
  • the transistor includes a plurality of transistors, and includes a transistor operation control unit that controls operations of the plurality of transistors, and the transistor operation control unit operates normally.
  • the plurality of transistors are supplied with the same drive signal output from the drive circuit to be collectively operated, and in the test operation, one of the plurality of transistors is sequentially selected and the selected transistor is selected. The same drive signal is supplied to the transistors to operate them individually.
  • an input terminal to which the input signal is input, an output terminal to which output parts of the plurality of transistors are connected in common, a power supply terminal to which a power supply voltage is supplied, and a reference You may provide the reference voltage terminal used as voltage.
  • the transistor may have a withstand voltage of 20 V or more and perform one of charging and discharging of the gate of the switching element.
  • the transistor includes a plurality of first transistors for turning on the switching element and a plurality of second transistors for turning off the switching element, and the transistor operation control unit is configured to perform normal operation.
  • the first drive signals output from the drive circuit are supplied to the plurality of first transistors to collectively operate, and the second drive signals output from the drive circuit are supplied to the plurality of second transistors.
  • one of the plurality of first transistors is sequentially selected, the first drive signal is supplied to the selected first transistor, and the plurality of first transistors are individually operated. Select one of the second transistors in order, and supply the second drive signal to the selected second transistor. It may be separately operated.
  • the transistor includes a plurality of transistors according to function that operate according to the content of drive control of the switching element, and at least one of the plurality of transistors according to function includes: You may make it consist of several transistors which have the same function.
  • the transistor operation control unit includes a gate circuit provided between the drive circuit and the plurality of transistors, and the gate circuit is output from the drive circuit during normal operation. The drive signal may be supplied to any one of the gates of the plurality of transistors, and during the test operation, the drive signal may be selectively supplied to the gates of the plurality of transistors in accordance with an external test signal.
  • the transistor operation control unit includes a gate circuit provided between the drive circuit and the plurality of transistors, and a shift register that inputs input data in series, converts the input data in parallel, and outputs the converted data.
  • the gate circuit supplies a drive signal output from the drive circuit to any one of the gates of the plurality of transistors during a normal operation, and according to data output from the shift register during a test operation.
  • the drive signal may be selectively supplied to the gates of the plurality of transistors.
  • a part of the current flowing through the switching element is further input, and it is detected whether the current flowing through the switching element is an overcurrent based on the input current, and the overcurrent is detected.
  • an overcurrent detection circuit that outputs an overcurrent detection signal to the drive circuit and a detection current of a temperature sensor that detects a part of the current flowing through the switching element are input, and the detection current is input based on the input detection current. It is determined whether or not the switching element is in an overheat state. If it is determined that the switching element is in an overheat state, an overheat detection circuit that outputs an overheat detection signal to the drive circuit and a power supply voltage supplied to the power supply terminal are detected.
  • a power supply voltage detection circuit that outputs a power supply voltage abnormality signal to the drive circuit when the detected voltage is a predetermined value or less may be provided.
  • an alarm terminal is further provided, and the drive circuit outputs an overcurrent detection signal from the overcurrent detection circuit, outputs an overheat detection signal from the overheat detection circuit, or detects the potential drop.
  • an alarm signal may be output to the alarm terminal, and when the cause of the alarm is resolved, the output of the alarm signal may be stopped.
  • the present invention it is possible to accurately measure the output current of the transistor that drives and controls the switching element by using an existing IC tester without improving the evaluation board.
  • FIG. 1 is a block diagram showing an example of an intelligent power module (hereinafter referred to as IPM) to which the control device of the present invention is applied.
  • IPM intelligent power module
  • This IPM is applied to, for example, a voltage source inverter that drives a motor.
  • a voltage source inverter that drives a motor.
  • FIG. 1 six switching elements Q1 to Q6, six feedback diodes D1 to D6, and Control devices 1 to 6 are provided.
  • the switching elements Q1 to Q6 are voltage-controlled switching elements such as IGBTs. Switching elements Q1 and Q4 are connected in series, switching elements Q2 and Q5 are connected in series, and switching elements Q3 and Q6 are connected in series. Each of the switching elements connected in series is connected between a main power terminal P on the positive side and a main power terminal N on the negative side. A common connection portion of the switching elements Q1 and Q4 is connected to the output terminal U. The common connection part of the switching elements Q2 and Q5 is connected to the output terminal V. A common connection portion of the switching elements Q3 and Q6 is connected to the output terminal W.
  • Each of the feedback diodes D1 to D6 is connected in parallel to the corresponding switching element Q1 to Q6.
  • the control devices 1 to 6 include high-potential side control devices 1 to 3 that respectively perform driving control of the switching elements Q1 to Q3, and low-potential side control devices 4 to 6 that respectively perform drive control of the switching elements Q4 to Q6. Consists of.
  • Each of the control devices 1 to 6 includes a power supply voltage terminal Vcc, a reference potential terminal GND, an input terminal Vin, an output terminal OUT, an overcurrent detection terminal OC, and an alarm terminal ALM.
  • Each of the power supply voltage terminals Vcc of the control devices 1 to 3 is connected to the corresponding high voltage side power supply voltage terminals VccU, VccV, VccW.
  • Each of the reference potential terminals GND of the control devices 1 to 3 is connected to a corresponding high-voltage side reference potential terminal GNDU, GNDV, GNDW, and is connected to a corresponding output terminal U, V, W.
  • Each of the input terminals Vin of the control devices 1 to 3 is connected to a corresponding high-voltage side input terminal VinU, VinV, VinW.
  • Each of the output terminals OUT of the control devices 1 to 3 is connected to the gates of the corresponding switching elements Q1 to G3.
  • Each of the overcurrent detection terminals OC of the control devices 1 to 3 is connected to the current output terminals of the corresponding switching elements Q1 to Q3.
  • Each of the alarm terminals ALM of the control devices 1 to 3 is connected to a corresponding high voltage side alarm terminal ALMU, ALMV, ALMW.
  • the power supply voltage terminals Vcc of the control devices 4 to 6 are commonly connected, and the common connection portion is connected to the low voltage side power supply voltage terminal Vcc.
  • the reference potential terminals GND of the control devices 4 to 6 are commonly connected, and the common connection portion is connected to the main power supply terminal N.
  • Each of the input terminals Vin of the control devices 4 to 6 is connected to a corresponding low-voltage side input terminal VinX, VinY, VinZ.
  • Each of the output terminals OUT of the control devices 4 to 6 is connected to the gates of the corresponding switching elements Q4 to Q6.
  • Each of the overcurrent detection terminals OC of the control devices 4 to 6 is connected to the current output terminals of the corresponding switching elements Q4 to Q6.
  • the alarm terminals ALM of the control devices 4 to 6 are commonly connected, and the common connection portion is connected to the low-voltage side alarm terminal ALM.
  • the control devices 1 to 6 are provided with test terminals to be described later that are used during a shipping test (test operation). In FIG. 1, the test terminals are omitted. Yes.
  • FIG. 2 is a circuit diagram showing a configuration of the first embodiment of the control device of the present invention.
  • the control device according to the first embodiment is applied to the IPM control devices 1 to 6 shown in FIG.
  • This control device corresponds to, for example, the control device 6 shown in FIG. 1, and drives and controls the switching element Q6 connected to the output terminal OUT as shown in FIG. Therefore, as shown in FIG. 2, the control device includes an input signal receiving circuit 10, an overcurrent detection circuit 20, an overheat detection circuit 30, a potential drop detection circuit 40, a drive circuit 50, and a plurality of transistors 61.
  • a transistor operation control unit 70 To 65, a transistor operation control unit 70, and an alarm output circuit 80.
  • the control device also includes a power supply voltage terminal Vcc, a reference potential terminal GND, an input terminal Vin, an output terminal OUT, an overcurrent detection terminal OC, an overheat detection terminal TE, an alarm terminal ALM, and test terminals T1 and T2. .
  • Each of the plurality of transistors 61 to 65 has the following function according to the drive control of the switching element Q6, and has a withstand voltage of 20 [V] or more.
  • the output terminals of the plurality of transistors 61 to 65 are commonly connected to the output terminal OUT.
  • the transistor 61 functions as a turn-on transistor that is used when the switching element Q6 connected to the output terminal OUT is turned on during normal switching.
  • the transistor 61 is a P-type MOS transistor, and its output current is, for example, 1.5 [A].
  • the transistor 62 functions as a soft cutoff transistor that is used to gradually turn off the switching element Q6 when the overcurrent detection circuit 20 detects an overcurrent.
  • the transistor 62 is an N-type MOS transistor, and its output current is, for example, 200 [mA].
  • the transistor 63 is an off-protection transistor used for lowering the output impedance in order to prevent a malfunction when the switching element Q6 is normally switched on.
  • the transistor 63 is an N-type MOS transistor, and its output current is, for example, 1 [A].
  • Each of the transistors 64 and 65 has the same function as a turn-off transistor used when the switching element Q6 is turned off during normal switching. This turn-off transistor is divided into a plurality of transistors 64 and 65.
  • Each of the output currents of the transistors 64 and 65 is, for example, 1.5 [A]. Therefore, the two transistors 64 and 65 function as a total output current of 3 [A].
  • the turn-off transistor may be divided into a plurality of transistors having an ability smaller than the ability (output current) in the case of being constituted by a single transistor.
  • the input signal receiving circuit 10 receives an input signal supplied to the input terminal Vin and outputs a signal corresponding to the reception to the driving circuit 50. Therefore, the input signal receiving circuit 10 includes a current source 101, a Zener diode 102, and an inverter 103 with a hysteresis function.
  • the overcurrent detection circuit 20 detects whether or not the current flowing through a switching element (not shown) connected to the output terminal OUT is an overcurrent. If an overcurrent is detected, the overcurrent detection signal S5 is used as a drive circuit. Output to 50. For this reason, the overcurrent detection circuit 20 includes a comparator 201 and a resistor 202. A part of the current flowing through the switching element is input to the overcurrent detection terminal OC, and a detection voltage is generated at both ends of the resistor 201 by this input current. The comparator 201 compares the detected voltage with the reference voltage ER, and outputs an overcurrent detection signal S5 to the drive circuit 50 when the detected voltage is equal to or higher than the reference voltage ER.
  • the overheat detection circuit 30 detects whether or not a switching element (not shown) connected to the output terminal OUT is in an overheat state, and outputs an overheat detection signal S6 to the drive circuit 50 when the overheat state is detected. To do. For this reason, the overheat detection circuit 30 inputs a detection current of a temperature sensor (not shown) that detects a part of the current flowing through the switching element to the overheat detection terminal TE. Then, based on the detected current, it is determined whether or not the switching element is in an overheated state. If it is determined that the switching element is in an overheated state, an overheat detection signal S6 is output to the drive circuit 50.
  • the potential drop detection circuit 40 detects the power supply voltage supplied to the power supply voltage terminal Vcc, and outputs a potential drop signal S7 to the drive circuit 50 when the detected voltage is not more than a predetermined value.
  • the drive circuit 50 outputs a drive signal S1 for turning on the switching element Q6 and a drive signal S4 for turning off the switching element Q6 based on the input signal received by the input signal receiving circuit 10. Therefore, when the switching element Q6 is turned on, only the transistor 61 is turned on by the drive signal S1, the power supply voltage Vcc is applied to the gate of the switching element Q6, and the gate is charged. Further, when the switching element Q6 is turned off, only the turn-off transistors 64 and 65 are turned on all at once by the drive signal S4, the gate of the switching element Q6 is connected to the ground, and the gate charge is discharged.
  • the drive circuit 50 drives the switching element Q6 gently based on the overcurrent detection signal S5 output from the overcurrent detection circuit 20 or the overheat detection signal S6 output from the overheat detection circuit 30. S2 is output. Therefore, the drive signal S2 turns on the soft cutoff transistor 62, connects the gate of the switching element Q6 to the ground, and gradually discharges the gate charge.
  • the drive circuit 50 outputs the drive signal S3 when turning off for protection of the switching element Q6 based on the potential drop signal S7 output from the potential drop detection circuit 40.
  • the drive signal S3 turns on the off-protection transistor 63, connects the gate of the switching element Q6 to the ground, and protects the switching element Q6.
  • the drive circuit 50 outputs an overcurrent detection signal S5 from the overcurrent detection circuit 20, outputs an overheat detection signal S6 from the overheat detection circuit 30, or receives a potential drop detection signal S7 from the potential drop detection circuit 40.
  • the alarm signal S8 is output to the alarm output circuit 80. Further, when the alarm factor is eliminated, the output of the alarm signal S8 is stopped.
  • the alarm output circuit 80 outputs the alarm signal S8 to the alarm terminal ALM when the drive circuit 50 outputs the alarm signal S8, and stops the output of the alarm signal S8 when the cause of the alarm is resolved. Therefore, the alarm output circuit 80 includes a current source 801, a transistor 802, and an inverter 803 with a hysteresis function.
  • the transistor operation control unit 70 operates the two transistors 64 and 65 having the same function in the normal operation so as to realize the original function, and operates the two transistors 64 and 65 individually in the test operation.
  • the output current can be measured with an IC tester.
  • the transistor operation control unit 70 controls the two transistors 64 and 65 on or off simultaneously or collectively with the same drive signal S4 output from the drive circuit 50.
  • the transistor operation control unit 70 includes NAND circuits (NAND circuits) 701 and 702, an inverter circuit 703, pull-up resistors 705 and 706, and transistors 708 and 709.
  • a drive signal S4 output from the drive circuit 50 is input to one of the input terminals of the NAND circuits 701 and 702.
  • a power supply voltage is applied to the other input terminal of the NAND circuit 701 through a pull-up resistor 706.
  • the other input terminal of the NAND circuit 701 is connected to the ground via the transistor 709.
  • a power supply voltage is applied to the other input terminal of the NAND circuit 702 via a pull-up resistor 705.
  • the other input terminal of the NAND circuit 702 is connected to the ground via the transistor 708.
  • the output terminal of the NAND circuit 701 is connected to the gate of the transistor 64 via the inverter circuit 703.
  • the output terminal of the NAND circuit 702 is connected to the gate of the transistor 65 via the inverter circuit 704.
  • the NAND circuit 701 and the inverter circuit 703 function as an AND circuit.
  • the NAND circuit 702 and the inverter circuit 704 function as an AND circuit.
  • Inverter circuits 703 and 704 each function as a buffer circuit.
  • the control device having such a configuration is manufactured by a semiconductor wafer process, and a shipping test (operation test) of the control device is performed by probing in the state of a silicon wafer. In the shipping test of this control device, an IC tester is used, and the output current is measured for each of the transistors 61 to 65 in the output stage.
  • this control device includes a transistor operation control unit 70.
  • the transistor operation control unit 70 has a normal operation and a test operation. The operation in each case will be described.
  • a test operation when an H level (high level) signal is applied only to the test terminal T1, the transistor 708 is turned on, so that one input terminal of the NAND circuit 702 becomes L level (low level). .
  • the drive signal S4 output from the drive circuit 50 is supplied to the gate of the transistor 64 via the NAND circuit 701 and the inverter 703. Therefore, when the transistor 64 is turned on by the drive signal S4, the output current of the transistor 64 can be measured by the IC tester.
  • the transistor 709 is turned on, so that one input terminal of the NAND circuit 701 becomes L level.
  • the transistor 708 is off, one input terminal of the NAND circuit 702 becomes H level. Therefore, the drive signal S4 output from the drive circuit 50 is supplied to the gate of the transistor 65 via the NAND circuit 702 and the inverter 704. Therefore, when the transistor 65 is turned on by the drive signal S4, the output current of the transistor 65 can be measured by the IC tester.
  • both transistors 708 and 709 are not operated. For this reason, the power supply voltage is applied to one of the input terminals of each of the NAND circuits 701 and 702 via the pull-up resistors 705 and 706, so that one of the input terminals of each of the NAND circuits 701 and 702 is at the H level. Become. Therefore, the drive signal S4 output from the drive circuit 50 is supplied to the gate of the transistor 64 via the NAND circuit 701 and the inverter 703, and is supplied to the gate of the transistor 65 via the NAND circuit 702 and the inverter 704. Is done. Therefore, the transistors 64 and 65 are collectively driven by the same drive signal S4.
  • the turn-off transistor for turning off the switching element is divided into two transistors 64 and 65.
  • the transistor operation control unit 70 is provided in addition to the configuration. For this reason, according to the first embodiment, during the test operation of the shipping test, the two transistors 64 and 65 are individually operated to use the respective output currents without using the existing IC tester without improving the evaluation board. And can be measured with high accuracy. In the normal operation after shipment, the two transistors 64 and 65 having the same function can perform an operation for realizing the original function.
  • FIG. 3 is a circuit diagram showing a configuration of the second embodiment of the control device of the present invention.
  • the control device according to the second embodiment is applied to the IPM control devices 1 to 6 shown in FIG.
  • This control device corresponds to, for example, the control device 6 shown in FIG. 1, and drives and controls the switching element Q6 connected to the output terminal OUT as shown in FIG.
  • the control device includes an input signal receiving circuit 10A, an overcurrent detection circuit 20A, an overheat detection circuit 30, a potential drop detection circuit 40, a drive circuit 50A, and a plurality of transistors 61.
  • a transistor operation control unit 70A To 63 and 66 to 68, a transistor operation control unit 70A, an alarm output circuit 80A, and a regulator 90.
  • this control device includes a power supply voltage terminal Vcc, a reference potential terminal GND, an input terminal Vin, an output terminal OUT, an overcurrent detection terminal OC, an overheat detection terminal TE, an alarm terminal ALM, a data input terminal DATE, and a clock input terminal CLK. It has.
  • a power supply voltage of about 15 [V] is applied to the power supply voltage terminal Vcc, and the plurality of transistors 61 to 63 and 66 to 68 are operated by this power supply voltage.
  • the regulator 90 generates a voltage of 5 [V] stabilized by the power supply voltage, and each circuit and each unit operate by the generated voltage.
  • Each of the plurality of transistors 61 to 63 and 66 to 68 has the following function according to the drive control of the switching element Q6, and has a withstand voltage of 20 [V] or more.
  • the output terminals of the plurality of transistors 61 to 63 and 66 to 68 are commonly connected to the output terminal OUT.
  • the transistors 61 to 63 have the same functions as the transistors 61 to 63 in FIG. However, in this example, the output current of the turn-on transistor 61 is 1 [A].
  • the output current of the soft cutoff transistor 62 is 400 [mA].
  • Each of the transistors 66 to 68 has the same function as a turn-off transistor used for turning off the normal switching of the switching element Q6.
  • the turn-off transistor is divided into a plurality of transistors 66 to 68, and each of the output currents of the transistors 66 to 68 is, for example, 1 [A]. Therefore, the three transistors 66 to 68 function as a total output current of 3 [A].
  • the input signal receiving circuit 10A receives an input signal supplied to the input terminal Vin, and outputs a signal corresponding to the reception to the drive circuit 50A.
  • the input signal receiving circuit 10 includes a current source 101, resistors 104 and 105, a Zener diode 102, and an inverter 103 with a hysteresis function.
  • the overcurrent detection circuit 20A detects whether or not the current flowing through the switching element Q6 connected to the output terminal OUT is an overcurrent. If an overcurrent is detected, the overcurrent detection circuit 20A outputs an overcurrent detection signal S5 to the drive circuit 50A. .
  • the overcurrent detection circuit 20A includes a comparator 201 and voltage dividing resistors 203 and 204. A part of the current flowing through the switching element Q6 is input to the overcurrent detection terminal OC, and a divided voltage is generated by the voltage dividing resistors 203 and 204 by this input current.
  • the comparator 201 compares the divided voltage with the reference voltage ER, and outputs an overcurrent detection signal S5 to the drive circuit 50A when the divided voltage is equal to or higher than the reference voltage ER.
  • the overheat detection circuit 30 is configured in the same manner as the overheat detection circuit 30 of FIG. 2, and outputs an overheat detection signal S6 to the drive circuit 50A.
  • the potential drop detection circuit 40 is configured in the same manner as the potential drop detection circuit 40 of FIG. 2, and outputs a potential drop signal S7 to the drive circuit 50A.
  • the drive circuit 50A outputs a drive signal S1 for turning on the switching element Q6 and a drive signal S4 for turning off the switching element Q6 based on the input signal received by the input signal receiving circuit 10A. Therefore, when the switching element Q6 is turned on, only the transistor 61 is turned on by the drive signal S1, the power supply voltage Vcc is applied to the gate of the switching element Q6, and the gate is charged. When the switching element Q6 is turned off, only the turn-off transistors 66 to 68 are turned on at the same time by the drive signal S4, the gate of the switching element Q6 is connected to the ground, and the gate charge is discharged.
  • the drive circuit 50A drives the switching element Q6 gently based on the overcurrent detection signal S5 output from the overcurrent detection circuit 20A or the overheat detection signal S6 output from the overheat detection circuit 30. S2 is output. Therefore, the drive signal S2 turns on the soft cutoff transistor 62, connects the gate of the switching element Q6 to the ground, and gradually discharges the gate charge.
  • the drive circuit 50A outputs a drive signal S3 when turning off for protection of the switching element Q6 based on the potential drop signal S7 output from the potential drop detection circuit 40.
  • the drive signal S3 turns on the off-protection transistor 63, connects the gate of the switching element Q6 to the ground, and protects the switching element Q6.
  • the drive circuit 50A receives the overcurrent detection signal S5 from the overcurrent detection circuit 20A, the overheat detection signal S6 from the overheat detection circuit 30, or the potential drop detection signal S7 from the potential drop detection circuit 40.
  • the alarm signal S8 is output to the alarm output circuit 80A. Further, when the alarm factor is eliminated, the output of the alarm signal S8 is stopped.
  • the alarm output circuit 80A outputs the alarm signal S8 to the alarm terminal ALM when the drive circuit 50A outputs the alarm signal S8, and stops the output of the alarm signal S8 when the cause of the alarm is resolved. Therefore, the alarm output circuit 80A includes a current source 801, a transistor 802, resistors 804 and 805, a Zener diode 806, and an inverter 803 with a hysteresis function.
  • the transistor operation control unit 70A operates the three transistors 66 to 68 having the same function in the normal operation so as to realize the original function, and operates the three transistors 66 to 68 individually in the test operation.
  • the output current can be measured with an IC tester.
  • the transistor operation control unit 70A controls the three transistors 66 to 68 simultaneously or collectively with the same drive signal S4 output from the drive circuit 50A.
  • the transistor operation control unit 70A includes NAND circuits 711 to 713, inverter circuits 714 to 716, pull-up resistors 717 to 719, transistors 720 to 722, and a shift register 730. ing.
  • a drive signal S4 output from the drive circuit 50A is input to each of one input terminals of the NAND circuits 711 to 713.
  • a power supply voltage is applied to each of the other input terminals of the NAND circuits 711 to 713 via the pull-up resistors 717 to 719.
  • the other input terminals of the NAND circuits 711 to 713 are connected to the ground via the transistors 720 to 722, respectively.
  • the outputs of the output terminals 740, 750, and 760 of the shift register 730 are input to the gates of the transistors 720 to 722, respectively.
  • the shift register 730 sequentially inputs input data with a clock, and outputs the input data in parallel from output terminals 740, 750, and 760. Therefore, the shift register 730 is connected to a data input terminal DATA to which data is input and a clock input terminal CLK to which a clock is input.
  • the control device having such a configuration is manufactured by a semiconductor wafer process, and a shipping test (operation test) of the control device is performed by probing in the state of a silicon wafer. An IC tester is used in the shipping test of this control device, and the output current is measured for each of the transistors 61 to 63 and 66 to 68 in the output stage.
  • the turn-off transistors 66 to 68 are constituted by one, and when the output current is 3 [A], the above IC tester is used. With this, the output current cannot be measured.
  • the turn-off transistor is divided into a plurality of transistors 66 to 68, and each of the output currents of the transistors 66 to 68 is, for example, 1 [A]. Further, this control device includes a transistor operation control unit 70A.
  • the transistor operation control unit 70A has a normal operation and a test operation, and the operation in each case will be described.
  • the shift register 730 is operated with a clock, test data is sequentially input, and the input data is output from the output terminals 740, 750, and 760, and the gates of the transistors 720 to 722 are input. To supply.
  • the transistor 720 When the output terminals 740, 750, and 760 of the shift register 730 are “L”, “H”, and “H”, the transistor 720 is turned off, the transistor 721 is turned on, and the transistor 722 is turned on. .
  • the drive signal S4 output from the drive circuit 50A can be supplied to the gate of the transistor 66 via the NAND circuit 711 and the inverter 714. Therefore, when the transistor 66 is turned on by the drive signal S4, the output current of the transistor 66 can be measured by the IC tester.
  • the transistor 720 is on, the transistor 721 is off, and the transistor 722 is on Become.
  • the drive signal S4 output from the drive circuit 50A can be supplied to the gate of the transistor 67 via the NAND circuit 712 and the inverter 715. Therefore, when the transistor 67 is turned on by the drive signal S4, the output current of the transistor 67 can be measured by the IC tester.
  • the transistor 720 is on, the transistor 721 is on, and the transistor 722 is off It becomes.
  • the drive signal S4 output from the drive circuit 50A can be supplied to the gate of the transistor 68 via the NAND circuit 713 and the inverter 716. Therefore, when the transistor 68 is turned on by the drive signal S4, the output current of the transistor 68 can be measured by the IC tester.
  • the transistors 720 to 722 and the shift register 730 are not operated. Therefore, since the power supply voltage is applied to each of the input terminals of the NAND circuits 711 to 713 via the pull-up resistors 717 to 719, all of the input terminals of the NAND circuits 711 to 713 are at the H level. Clearly, the drive signal S4 output from the drive circuit 50A is supplied to the gate of the transistor 66 via the NAND circuit 711 and the inverter 714, and is supplied to the gate of the transistor 67 via the NAND circuit 712 and the inverter 715. In addition, the signal is supplied to the gate of the transistor 68 via the NAND circuit 713 and the inverter 716. For this reason, the transistors 66 to 68 are collectively driven by the same drive signal S4.
  • the turn-off transistor for turning off the switching element is constituted by the three transistors 66-68.
  • the transistor operation control unit 70A is provided in addition to the configuration. Therefore, according to the second embodiment, during the test operation of the shipping test, the three transistors 66 to 68 are individually operated to use the output currents and the existing IC tester without improving the evaluation board. And can be measured with high accuracy. In the normal operation after shipment, the three transistors 66 to 68 having the same function can perform an operation for realizing the original function.
  • the transistor for turning off the switching element is composed of the plurality of transistors 64 and 65, and the transistor operation control unit 70 is provided accordingly.
  • the transistor such as the transistor 61 for turning on the switching element and the transistor 63 for protecting the switching element may be composed of a plurality of transistors.
  • a transistor operation control unit similar to the transistor operation control unit 70 is provided between the drive circuit 50 and the plurality of transistors.
  • the transistor for turning off the switching element is composed of the plurality of transistors 66 to 68, and the transistor operation control unit 70A is provided in accordance with this.
  • the transistor such as the transistor 61 for turning on the switching element and the transistor 63 for protecting the switching element may be composed of a plurality of transistors.
  • a transistor operation control unit similar to the transistor operation control unit 70A is provided between the drive circuit 50A and the plurality of transistors.
  • the case of the IGBT is described as an example of the switching element.
  • the present invention can also be applied to drive control of a power transistor or the like.
  • the present invention is applied to a control device for a switching element of a voltage source inverter that drives a motor, for example.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

　本発明は、スイッチング素子を駆動制御するトランジスタの出力電流の測定を、評価ボードを改良せずに、既存のＩＣテスタを使用して精度良く測定可能な装置を提供する。本発明の一態様は、駆動回路（５０）と、スイッチング素子（Ｑ６）の駆動制御を行う複数のトランジスタ（６１）～（６５）と、トランジスタ動作制御部（７０）とを備える。スイッチング素子（Ｑ６）をターンオフさせるトランジスタは、複数のトランジスタ（６４）、（６５）からなる。トランジスタ動作制御部（７０）は、通常動作のときには、駆動回路（５０）から出力される同一の駆動信号（Ｓ４）で２つのトランジスタ（６４）、（６５）を同時または一括してオンオフ制御する。試験動作時には、トランジスタ（６４）、（６５）のうちの１つを順に選択し、この選択されたトランジスタに同一の駆動信号（Ｓ４）を供給して、トランジスタ（６４）、（６５）を個別に駆動する。

Description

制御装置
　本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などの電圧制御型のスイッチング素子を駆動制御する制御装置に関する。
　この種の制御装置としては、ＩＧＢＴのターンオンおよびターンオフの駆動を制御するようにしたゲート駆動回路が知られている（特許文献１参照）。この従来装置では、ＩＧＢＴをターンオンおよびターンオフさせるために第１～第３のＭＯＳトランジスタを備えている。
　そして、ＩＧＢＴをターンオンさせるときには、第１のＭＯＳトランジスタのみをオンさせ、ＩＧＢＴのゲートに電源電圧を印加する。ＩＧＢＴをターンオフさせるときには、第１のＭＯＳトランジスタをオフさせ、第２、第３のＭＯＳトランジスタをオンさせ、ターンオフ時の初期には、ＩＧＢＴのゲート・エミッタ間に溜まった電荷を急速に引き抜くようにしている。
　また、従来の他の制御装置としては、ＩＧＢＴのターンオンおよびターンオフの駆動制御に加えて、ＩＧＢＴに流れる電流を検出し、過電流を検出したときにＩＧＢＴをオフにしてＩＧＢＴを保護するものが知られている。
　そして、その従来装置では、ＩＧＢＴをターンオンさせるターンオン用のトランジスタ、ＩＧＢＴをターンオフさせるターンオフ用のトランジスタ、およびＩＧＢＴを過電流から保護する過電流保護用のトランジスタなど、機能別に複数のトランジスタを備えている。
　しかし、ターンオンおよびターンオフ用のトランジスタは、ＩＧＢＴをＰＷＭ信号でオンオフさせるので、大きな出力電流が必要になる。例えば、ＩＧＢＴの定格電流が３００〔Ａ〕を越えるような場合には、ターンオンおよびターンオフ用のトランジスタの出力電流は２〔Ａ〕を越える場合がある。また、ＩＧＢＴを駆動制御するためには、ターンオンおよびターンオフ用のトランジスタは、２０〔Ｖ〕以上の耐圧が必要な場合がある。
特開２００９－５５６９６号公報
　上記のように、ＩＧＢＴ等のスイッチング素子（パワーデバイス）は、定格電流が数Ａから数百Ａまであってその幅が広く、定格電流が大きくなるとパワーデバイスの素子面積が大きくなる。素子面積が大きくなると、パワーデバイスを駆動制御する制御装置の制御トランジスタ（出力段トランジスタ）に求められる駆動能力が大きくなり、数〔Ａ〕以上の出力電流が必要な場合がある。
　近年、パワーデバイスの定格電流に対する大電流化が要求され、これに伴い制御回路の出力電流も大きくなってきている。しかし、出荷に先だって、制御装置の出力電流を試験するＩＣテスタの測定電流の上限値の対応は遅れており、２〔Ａ〕程度が上限値となっている。
　ＩＣテスタで上限値以上の電流を測定するには、大電流測定用の抵抗の取り付けなど評価ボードの工夫が必要になるが、大電流測定用の抵抗を使用すると測定精度が低下するという課題がある。
　大電流測定用の抵抗の取り付けた評価ボードでは、制御装置の出力電流が小さい場合には、測定精度の低下が顕著となる。また、大電流測定用の抵抗を取り付けた評価ボードと取り付けない評価ボードを使い分けるようにしてもよい。しかし、この場合には、２つの評価ボードが必要になり試験に要するコストが増加するという課題がある。
　そこで、本発明の目的は、上記の課題に着目してなされたものであり、スイッチング素子を駆動制御するトランジスタの出力電流の測定を、評価ボードを改良することなく、既存のＩＣテスタを使用して精度良く測定することが可能な制御装置を提供することにある。
　本発明の一態様は、電圧制御型のスイッチング素子を駆動制御する制御装置であって、入力信号に応じた駆動信号を生成して出力する駆動回路と、前記駆動回路から出力される駆動信号で駆動され、前記スイッチング素子を駆動制御するトランジスタと、を備え、前記トランジスタは複数のトランジスタからなり、前記複数のトランジスタの動作を制御するトランジスタ動作制御部を備え、前記トランジスタ動作制御部は、通常動作のときには、前記複数のトランジスタに前記駆動回路から出力される同一の駆動信号を供給して一括動作させ、試験動作のときには、前記複数のトランジスタのうちの１つを順に選択し、当該選択されたトランジスタに前記同一の駆動信号を供給して個別に動作させる。
　本発明の他の態様では、さらに、前記入力信号が入力される入力端子と、前記複数のトランジスタの各出力部が共通に接続される出力端子と、電源電圧が供給される電源端子と、基準電圧となる基準電圧端子とを備えても良い。
　本発明の他の態様では、前記トランジスタは、耐圧が２０Ｖ以上であり、前記スイッチング素子のゲートの充電および放電のうちのいずれか一方を行うようになっているものでも良い。
　本発明の他の態様では、前記トランジスタは、前記スイッチング素子をターンオンさせる複数の第１トランジスタと、前記スイッチング素子をターンオフさせる複数の第２トランジスタとからなり、前記トランジスタ動作制御部は、通常動作のときには、前記複数の第１トランジスタに前記駆動回路から出力される第１駆動信号を供給して一括動作させ、前記複数の第２トランジスタに前記駆動回路から出力される第２駆動信号を供給して一括動作させ、試験動作のときには、前記複数の第１トランジスタのうちの１つを順に選択し、当該選択された第１トランジスタに前記第１駆動信号を供給して個別に動作させ、前記複数の第２トランジスタのうちの１つを順に選択し、当該選択された第２トランジスタに前記第２駆動信号を供給して個別に動作させても良い。
　本発明の他の態様では、前記トランジスタは、前記スイッチング素子の駆動制御の内容に応じた動作をする機能別の複数のトランジスタからなり、前記機能別の複数のトランジスタのうちの少なくとも１つは、同一機能を有する複数のトランジスタからなるようにしても良い。
　本発明の他の態様では、前記トランジスタ動作制御部は、前記駆動回路と前記複数のトランジスタとの間に設けたゲート回路を備え、前記ゲート回路は、通常動作のときには、前記駆動回路から出力される駆動信号を前記複数のトランジスタのゲートのいずれにも供給し、試験動作のときには、外部からの試験信号に応じて前記駆動信号を前記複数のトランジスタのゲートへ選択的に供給しても良い。
　本発明の他の態様では、前記トランジスタ動作制御部は、前記駆動回路と前記複数のトランジスタとの間に設けたゲート回路と、入力データを直列入力し並列変換して出力するシフトレジスタと、を備え、前記ゲート回路は、通常動作のときには、前記駆動回路から出力される駆動信号を前記複数のトランジスタのゲートのいずれにも供給し、試験動作のときには、前記シフトレジスタから出力されるデータに応じて前記駆動信号を前記複数のトランジスタのゲートへ選択的に供給しても良い。
　本発明の他の態様では、さらに、前記スイッチング素子に流れる電流の一部を入力し、当該入力電流に基づいて前記スイッチング素子に流れる電流が過電流か否かを検出し、過電流を検出した場合には過電流検出信号を前記駆動回路に出力する過電流検出回路と、前記スイッチング素子に流れる電流の一部を検出する温度センサの検出電流を入力し、当該入力した検出電流に基づいて前記スイッチング素子が過熱状態にあるか否かを判定し、過熱状態にあると判定した場合には過熱検出信号を前記駆動回路に出力する過熱検出回路と、電源端子に供給される電源電圧を検出し、当該検出電圧が所定値以下の場合には電源電圧異常信号を前記駆動回路に出力する電源電圧検出回路とを、備えても良い。
　本発明の他の態様では、さらにアラーム端子を備え、前記駆動回路は、前記過電流検出回路から過電流検出信号が出力され、前記過熱検出回路から過熱検出信号が出力され、または前記電位低下検出回路から電位低下検出信号が出力され場合には、アラーム信号を前記アラーム端子に出力し、アラーム要因が解消された場合には前記アラーム信号の出力を停止するようにしても良い。
　本発明によれば、スイッチング素子を駆動制御するトランジスタの出力電流の測定を、評価ボードを改良することなく、既存のＩＣテスタを使用して精度良く測定することが可能となる。
本発明の制御装置が適用されるインテリジェントパワーモジュールの構成を示すブロック図である。 本発明の制御装置の第１実施形態の構成を示す回路図である。 本発明の制御装置の第２実施形態の構成を示す回路図である。
　以下、本発明の実施の形態を図面に基づいて説明する。
　図１は本発明の制御装置が適用されるインテリジェントパワーモジュール（以下、ＩＰＭと称する）の一例を示すブロック図である。
〔ＩＰＭの構成〕
　このＩＰＭは、例えばモータを駆動する電圧形インバータに適用されるものであり、図１に示すように、６個のスイッチング素子Ｑ１～Ｑ６と、６個の帰還ダイオードＤ１～Ｄ６と、本発明に係る制御装置１～６と、を備えている。
　スイッチング素子Ｑ１～Ｑ６は、ＩＧＢＴのような電圧制御型のスイッチング素子からなる。スイッチング素子Ｑ１、Ｑ４は直列接続され、スイッチング素子Ｑ２、Ｑ５は直列接続され、スイッチング素子Ｑ３、Ｑ６は直列接続されている。そして、この直列接続されたスイッチング素子のそれぞれは、プラス側の主電源端子Ｐとマイナス側の主電源端子Ｎとの間に接続されている。スイッチング素子Ｑ１、Ｑ４の共通接続部は、出力端子Ｕに接続されている。スイッチング素子Ｑ２、Ｑ５の共通接続部は、出力端子Ｖに接続されている。スイッチング素子Ｑ３、Ｑ６の共通接続部は、出力端子Ｗに接続されている。
　帰還ダイオードＤ１～Ｄ６のそれぞれは、対応するスイッチング素子Ｑ１～Ｑ６に並列に接続されている。
　制御装置１～６は、スイッチング素子Ｑ１～Ｑ３の駆動制御をそれぞれ行う高電位側の制御装置１～３と、スイッチング素子Ｑ４～Ｑ６の駆動制御をそれぞれ行う低電位側の制御装置４～６とからなる。制御装置１～６のそれぞれは、電源電圧端子Ｖｃｃ、基準電位端子ＧＮＤ、入力端子Ｖｉｎ、出力端子ＯＵＴ、過電流検出端子ＯＣ、およびアラーム端子ＡＬＭを備えている。
　制御装置１～３の電源電圧端子Ｖｃｃのそれぞれは、対応する高圧側電源電圧端子ＶｃｃＵ、ＶｃｃＶ、ＶｃｃＷに接続されている。制御装置１～３の基準電位端子ＧＮＤのそれぞれは、対応する高圧側基準電位端子ＧＮＤＵ、ＧＮＤＶ、ＧＮＤＷに接続されるとともに、対応する出力端子Ｕ、Ｖ、Ｗに接続されている。制御装置１～３の入力端子Ｖｉｎのそれぞれは、対応する高圧側入力端子ＶｉｎＵ、ＶｉｎＶ、ＶｉｎＷに接続されている。制御装置１～３の出力端子ＯＵＴのそれぞれは、対応するスイッチング素子Ｑ１～Ｇ３のゲートに接続されている。制御装置１～３の過電流検出端子ＯＣのそれぞれは、対応するスイッチング素子Ｑ１～Ｑ３の電流出力端子に接続されている。制御装置１～３のアラーム端子ＡＬＭのそれぞれは、対応する高圧側アラーム端子ＡＬＭＵ、ＡＬＭＶ、ＡＬＭＷに接続されている。
　制御装置４～６の電源電圧端子Ｖｃｃは共通接続され、共通接続部が低圧側電源電圧端子Ｖｃｃに接続されている。制御装置４～６の基準電位端子ＧＮＤは共通接続され、共通接続部が主電源端子Ｎに接続されている。制御装置４～６の入力端子Ｖｉｎのそれぞれは、対応する低圧側入力端子ＶｉｎＸ、ＶｉｎＹ、ＶｉｎＺに接続されている。制御装置４～６の出力端子ＯＵＴのそれぞれは、対応するスイッチング素子Ｑ４～Ｑ６のゲートに接続されている。制御装置４～６の過電流検出端子ＯＣのそれぞれは、対応するスイッチング素子Ｑ４～Ｑ６の電流出力端子に接続されている。制御装置４～６のアラーム端子ＡＬＭは共通接続され、共通接続部が低圧側アラーム端子ＡＬＭに接続されている。
　ここで、制御装置１～６は、上記の各端子の他に出荷試験（試験動作）のときに使用する後述の試験用の端子を備えるが、図１ではその試験用の端子は省略されている。
〔制御装置の第１実施形態〕
　図２は、本発明の制御装置の第１実施形態の構成を示す回路図である。
　第１実施形態に係る制御装置は、図１に示すＩＰＭの制御装置１～６に適用されるものである。
　この制御装置は、例えば図１に示す制御装置６に相当し、図２に示すように、出力端子ＯＵＴに接続されるスイッチング素子Ｑ６を駆動制御する。
　このため、制御装置は、図２に示すように、入力信号受信回路１０と、過電流検出回路２０と、過熱検出回路３０と、電位低下検出回路４０と、駆動回路５０と、複数のトランジスタ６１～６５と、トランジスタ動作制御部７０と、アラーム出力回路８０とを備えている。
　また、この制御装置は、電源電圧端子Ｖｃｃ、基準電位端子ＧＮＤ、入力端子Ｖｉｎ、出力端子ＯＵＴ、過電流検出端子ＯＣ、過熱検出端子ＴＥ、アラーム端子ＡＬＭ、および試験端子Ｔ１、Ｔ２を備えている。
　複数のトランジスタ６１～６５のそれぞれは、スイッチング素子Ｑ６の駆動制御に応じて以下の機能を有し、かつ、耐圧電圧が２０〔Ｖ〕以上のものが使用される。また、複数のトランジスタ６１～６５の各出力端子は、出力端子ＯＵＴに共通接続されている。
　トランジスタ６１は、出力端子ＯＵＴに接続されるスイッチング素子Ｑ６の通常のスイッチングのターンオン時に使用されるターンオン用のトランジスタとして機能する。トランジスタ６１は、Ｐ型のＭＯＳトランジスタからなり、その出力電流は例えば１．５〔Ａ〕である。
　トランジスタ６２は、過電流検出回路２０が過電流を検出したときにスイッチング素子Ｑ６を徐々にオフにさせるために使用されるソフト遮断用のトランジスタとして機能する。このトランジスタ６２は、Ｎ型のＭＯＳトランジスタからなり、その出力電流は例えば２００〔ｍＡ〕である。
　トランジスタ６３は、スイッチング素子Ｑ６の通常のスイッチングオン時の誤動作を防止するために出力インピーダンスを低下させるために使用されるオフ保護用のトランジスタである。このトランジスタ６３はＮ型のＭＯＳトランジスタからなり、その出力電流は例えば１〔Ａ〕である。
　トランジスタ６４、６５のそれぞれは、スイッチング素子Ｑ６の通常のスイッチングのターンオフ時に使用されるターンオフ用のトランジスタとして同一の機能を有する。このターンオフ用のトランジスタは、分割して複数のトランジスタ６４、６５で構成するようにした。トランジスタ６４、６５の出力電流のそれぞれは、例えば１．５〔Ａ〕からなる。このため、２つのトランジスタ６４、６５は、全体で出力電流が３〔Ａ〕のものとして機能する。
　ここで、ターンオフ用のトランジスタは、単一のトランジスタで構成する場合の能力（出力電流）よりも小さな能力の複数のトランジスタに分割すれば良い。
　次に、この制御装置の各回路について具体的に説明する。
　入力信号受信回路１０は、入力端子Ｖｉｎに供給される入力信号を受信し、この受信に応じた信号を駆動回路５０に出力する。このため、入力信号受信回路１０は、電流源１０１、ツェナダイオード１０２、およびヒステシス機能付きのインバータ１０３から構成される。
　過電流検出回路２０は、出力端子ＯＵＴに接続されるスイッチング素子（図示せず）に流れる電流が過電流か否かを検出し、過電流を検出した場合には過電流検出信号Ｓ５を駆動回路５０に出力する。
　このため、過電流検出回路２０は、コンパレータ２０１と、抵抗２０２とを備えている。そして、そのスイッチング素子に流れる電流の一部を過電流検出端子ＯＣに入力し、この入力電流により抵抗２０１の両端に検出電圧を発生させる。コンパレータ２０１は、その検出電圧を基準電圧ＥＲと比較し、検出電圧が基準電圧ＥＲ以上のときに、過電流検出信号Ｓ５を駆動回路５０に出力する。
　過熱検出回路３０は、出力端子ＯＵＴに接続されるスイッチング素子（図示せず）が過熱状態にあるか否かを検出し、過熱状態を検出した場合には過熱検出信号Ｓ６を駆動回路５０に出力する。
　このため、過熱検出回路３０は、そのスイッチング素子に流れる電流の一部を検出する温度センサ（図示せず）の検出電流を過熱検出端子ＴＥに入力する。そして、その検出電流に基づいてスイッチング素子が過熱状態であるか否かを判定し、過熱状態であると判定した場合には過熱検出信号Ｓ６を駆動回路５０に出力する。
　電位低下検出回路４０は、電源電圧端子Ｖｃｃに供給される電源電圧を検出し、この検出電圧が所定値以下の場合には電位低下信号Ｓ７を駆動回路５０に出力する。
　駆動回路５０は、入力信号受信回路１０が受信した入力信号に基づき、スイッチング素子Ｑ６をターンオンさせる駆動信号Ｓ１と、スイッチング素子Ｑ６をターンオフさせる駆動信号Ｓ４を出力する。このため、スイッチング素子Ｑ６のターンオン時には、駆動信号Ｓ１によりトンジスタ６１のみがオンされ、電源電圧Ｖｃｃがスイッチング素子Ｑ６のゲートに印加され、ゲートが充電される。また、スイッチング素子Ｑ６のターンオフ時には、駆動信号Ｓ４によりターンオフ用トランジスタ６４、６５のみが一括してオンされ、スイッチング素子Ｑ６のゲートをグランドに接続させて、ゲートの電荷が放電される。
　また、駆動回路５０は、過電流検出回路２０から出力される過電流検出信号Ｓ５や過熱検出回路３０から出力される過熱検出信号Ｓ６に基づき、スイッチング素子Ｑ６を緩やかにターンオンさせる場合には駆動信号Ｓ２を出力する。このため、駆動信号Ｓ２はソフト遮断用のトランジスタ６２をオンさせ、スイッチング素子Ｑ６のゲートをグランドに接続させて、ゲートの電荷を徐々に放電させる。
　さらに、駆動回路５０は、電位低下検出回路４０から出力される電位低下信号Ｓ７に基づき、スイッチング素子Ｑ６の保護のためにターンオフさせる場合には駆動信号Ｓ３を出力する。これにより、駆動信号Ｓ３はオフ保護用のトランジスタ６３をオンさせ、スイッチング素子Ｑ６のゲートをグランドに接続させて、スイッチング素子Ｑ６を保護する。
　また、駆動回路５０は、過電流検出回路２０から過電流検出信号Ｓ５が出力され、過熱検出回路３０から過熱検出信号Ｓ６が出力され、または電位低下検出回路４０から電位低下検出信号Ｓ７が通知され場合には、アラーム信号Ｓ８をアラーム出力回路８０に出力する。また、アラーム要因が解消された場合には、アラーム信号Ｓ８の出力を停止する。
　アラーム出力回路８０は、駆動回路５０からアラーム信号Ｓ８が出力された場合にはアラーム端子ＡＬＭに出力し、アラーム要因が解消された場合には、アラーム信号Ｓ８の出力を停止する。
　このため、アラーム出力回路８０は、電流源８０１、トランジスタ８０２、およびヒステシス機能付きのインバータ８０３から構成される。
　次に、トランジスタ駆動制御部７０について説明する。
　トランジスタ動作制御部７０は、通常動作のときには同一機能を有する２つのトランジスタ６４、６５を本来の機能を実現するように動作させ、試験動作のときには２つのトランジスタ６４、６５を個別に動作させて各出力電流をＩＣテスタで測定できるようにするものである。
　すなわち、トランジスタ動作制御部７０は、通常動作のときには、駆動回路５０から出力される同一の駆動信号Ｓ４で２つのトランジスタ６４、６５を同時あるいは一括してオンオフ制御する。これに対して、試験動作のときには、２つのトランジスタ６４、６５のうちの１つを順に選択し、この選択されたトランジスタに同一の駆動信号Ｓ４を供給することにより、２つのトランジスタ６４、６５を個別に駆動する。
　このトランジスタ動作制御部７０は、図２に示すように、ナンド回路（ＮＡＮＤ回路）７０１、７０２と、インバータ回路７０３と、プルアップ抵抗７０５、７０６と、トランジスタ７０８、７０９と、を備えている。
　ナンド回路７０１、７０２の一方の入力端子のそれぞれには、駆動回路５０から出力される駆動信号Ｓ４が入力されるようになっている。ナンド回路７０１の他方の入力端子は、プルアップ抵抗７０６を介して電源電圧が印加される。また、ナンド回路７０１の他方の入力端子は、トランジスタ７０９を介してグランドに接続されている。ナンド回路７０２の他方の入力端子は、プルアップ抵抗７０５を介して電源電圧が印加される。また、ナンド回路７０２の他方の入力端子は、トランジスタ７０８を介してグランドに接続されている。ナンド回路７０１の出力端子は、インバータ回路７０３を介してトランジタ６４のゲートに接続されている。ナンド回路７０２の出力端子は、インバータ回路７０４を介してトランジタ６５のゲートに接続されている。
　ここで、ナンド回路７０１とインバータ回路７０３はアンド回路として機能する。同様に、ナンド回路７０２とインバータ回路７０４はアンド回路として機能する。インバータ回路７０３、７０４は、それぞれバッファ回路として機能する。
　このような構成の制御装置は、半導体ウエハプロセスで作製され、制御装置の出荷試験（動作試験）は、シリコンウエハの状態でプロービングにより行われる。この制御装置の出荷試験ではＩＣテスタが使用され、出力段のトランジスタ６１～６５のそれぞれについて出力電流を測定する。
　ところで、ＩＣテスタの測定電流の上限値が２〔Ａ〕である場合には、ターンオフ用のトランジスタ６４、６５が１つで構成され出力電流が３〔Ａ〕の場合には、上記のＩＣテスタでは出力電流が測定できない。
　しかし、この制御装置では、ターンオフ用のトランジスタは、分割して複数のトランジスタ６４、６５で構成し、トランジスタ６４、６５の出力電流のそれぞれは、例えば１．５〔Ａ〕からなる。さらに、この制御装置では、トランジスタ動作制御部７０を備えている。
　次に、トランジスタ動作制御部７０の動作について説明する。
　このトランジスタ動作制御部７０は、通常動作の場合と試験動作の場合があるので、その各場合の動作について説明する。
　まず、試験動作の場合には、試験端子Ｔ１のみにＨレベル（ハイレベル）の信号を印加すると、トランジスタ７０８はオンするので、ナンド回路７０２の一方の入力端子はＬレベル（ローレベル）となる。しかし、トランジスタ７０９はオフのため、ナンド回路７０１の一方の入力端子はＨレベルとなる。このため、駆動回路５０から出力される駆動信号Ｓ４は、ナンド回路７０１およびインバータ７０３を経由してトランジスタ６４のゲートに供給される。したがって、駆動信号Ｓ４によりトランジスタ６４をオンにすれば、トランジスタ６４の出力電流をＩＣテスタで測定することができる。
　次に、試験端子Ｔ２のみにＨレベルの信号を印加すると、トランジスタ７０９はオンするので、ナンド回路７０１の一方の入力端子はＬレベルとなる。しかし、トランジスタ７０８はオフのため、ナンド回路７０２の一方の入力端子はＨレベルとなる。このため、駆動回路５０から出力される駆動信号Ｓ４は、ナンド回路７０２およびインバータ７０４を経由してトランジスタ６５のゲートに供給される。したがって、駆動信号Ｓ４によりトランジスタ６５をオンにすれば、トランジスタ６５の出力電流をＩＣテスタで測定することができる。
　一方、通常動作の場合には、トランジスタ７０８、７０９の双方は動作させない。このため、ナンド回路７０１、７０２の一方の入力端子のそれぞれは、プルアップ抵抗７０５、７０６を介して電源電圧が印加されるので、ナンド回路７０１、７０２の一方の入力端子はいずれもＨレベルとなる。
　したがって、駆動回路５０から出力される駆動信号Ｓ４は、ナンド回路７０１およびインバータ７０３を経由してトランジスタ６４のゲートに供給され、かつ、ナンド回路７０２およびインバータ７０４を経由してトランジスタ６５のゲートに供給される。このため、トランジスタ６４、６５は同一の駆動信号Ｓ４で一括して駆動される。
　以上のように、本発明の制御装置の第１実施形態では、スイッチング素子をターンオフさせるターンオフ用のトランジスタを分割して２つのトランジスタ６４、６５で構成するようにした。また、この第１実施形態では、その構成に併せてトランジスタ動作制御部７０を備えるようにした。
　このため、第１実施形態によれば、出荷試験の試験動作のときには、２つのトランジスタ６４、６５を個別に動作させて各出力電流を、評価ボードを改良することなく、既存のＩＣテスタを使用して精度良く測定することができる。また、出荷後の通常動作のときには、同一機能を有する２つのトランジスタ６４、６５は本来の機能を実現するための動作ができる。
〔制御装置の第２実施形態〕
　図３は、本発明の制御装置の第２実施形態の構成を示す回路図である。
　第２実施形態に係る制御装置は、図１に示すＩＰＭの制御装置１～６に適用されるものである。
　この制御装置は、例えば図１に示す制御装置６に相当し、図３に示すように、出力端子ＯＵＴに接続されるスイッチング素子Ｑ６を駆動制御する。
　このため、制御装置は、図３に示すように、入力信号受信回路１０Ａと、過電流検出回路２０Ａと、過熱検出回路３０と、電位低下検出回路４０と、駆動回路５０Ａと、複数のトランジスタ６１～６３および６６～６８と、トランジスタ動作制御部７０Ａと、アラーム出力回路８０Ａと、レギュレータ９０とを備えている。
　また、この制御装置は、電源電圧端子Ｖｃｃ、基準電位端子ＧＮＤ、入力端子Ｖｉｎ、出力端子ＯＵＴ、過電流検出端子ＯＣ、過熱検出端子ＴＥ、アラーム端子ＡＬＭ、データ入力端子ＤＡＴＥ、およびクロック入力端子ＣＬＫを備えている。
　この制御装置では、電源電圧端子Ｖｃｃには１５〔Ｖ〕程度の電源電圧が印加され、この電源電圧により複数のトランジスタ６１～６３および６６～６８は動作するようになっている。また、レギュレータ９０はその電源電圧により安定化された５〔Ｖ〕の電圧を生成し、その生成された電圧により各回路や各部が動作するようになっている。
　複数のトランジスタ６１～６３、６６～６８のそれぞれは、スイッチング素子Ｑ６の駆動制御に応じて以下の機能を有し、かつ、耐圧電圧が２０〔Ｖ〕以上のものが使用される。また、複数のトランジスタ６１～６３、６６～６８の各出力端子は、出力端子ＯＵＴに共通接続されている。
　トランジスタ６１～６３は、図１のトランジスタ６１～６３と同様の機能を有している。ただし、この例では、ターンオン用のトランジスタ６１の出力電流は、１〔Ａ〕である。また、ソフト遮断用のトランジスタ６２の出力電流は、４００〔ｍＡ〕である。
　トランジスタ６６～６８のそれぞれは、スイッチング素子Ｑ６の通常のスイッチングのターンオフに使用されるターンオフ用のトランジスタとして同一の機能を有する。このように、ターンオフ用のトランジスタは、分割させて複数のトランジスタ６６～６８で構成するようにし、トランジスタ６６～６８の出力電流のそれぞれは、例えば１〔Ａ〕からなる。このため、３つのトランジスタ６６～６８は、全体で出力電流が３〔Ａ〕のものとして機能する。
　次に、この制御装置の各回路について具体的に説明する。
　入力信号受信回路１０Ａは、入力端子Ｖｉｎに供給される入力信号を受信し、この受信に応じた信号を駆動回路５０Ａに出力する。このため、入力信号受信回路１０は、電流源１０１、抵抗１０４、１０５、ツェナダイオード１０２、およびヒステシス機能付きのインバータ１０３から構成される。
　過電流検出回路２０Ａは、出力端子ＯＵＴに接続されるスイッチング素子Ｑ６に流れる電流が過電流か否かを検出し、過電流を検出した場合には過電流検出信号Ｓ５を駆動回路５０Ａに出力する。
　このため、過電流検出回路２０Ａは、コンパレータ２０１と、分圧抵抗２０３、２０４とを備えている。そして、そのスイッチング素子Ｑ６に流れる電流の一部を過電流検出端子ＯＣに入力し、この入力電流により分圧抵抗２０３、２０４で分圧電圧を発生させる。コンパレータ２０１は、その分圧電圧を基準電圧ＥＲと比較し、分圧電圧が基準電圧ＥＲ以上のときに、過電流検出信号Ｓ５を駆動回路５０Ａに出力する。
　過熱検出回路３０は、図２の過熱検出回路３０と同様に構成し、過熱検出信号Ｓ６を駆動回路５０Ａに出力する。電位低下検出回路４０は、図２の電位低下検出回路４０と同様に構成し、電位低下信号Ｓ７を駆動回路５０Ａに出力する。
　駆動回路５０Ａは、入力信号受信回路１０Ａが受信した入力信号に基づき、スイッチング素子Ｑ６をターンオンさせる駆動信号Ｓ１と、スイッチング素子Ｑ６をターンオフさせる駆動信号Ｓ４を出力する。このため、スイッチング素子Ｑ６のターンオン時には、駆動信号Ｓ１によりトンジスタ６１のみがオンされ、電源電圧Ｖｃｃがスイッチング素子Ｑ６のゲートに印加され、ゲートが充電される。また、スイッチング素子Ｑ６のターンオフ時には、駆動信号Ｓ４によりターンオフ用のトランジスタ６６～６８のみが一括してオンされ、スイッチング素子Ｑ６のゲートをグランドに接続させて、ゲートの電荷が放電される。
　また、駆動回路５０Ａは、過電流検出回路２０Ａから出力される過電流検出信号Ｓ５や過熱検出回路３０から出力される過熱検出信号Ｓ６に基づき、スイッチング素子Ｑ６を緩やかにターンオンさせる場合には駆動信号Ｓ２を出力する。このため、駆動信号Ｓ２はソフト遮断用のトランジスタ６２をオンさせ、スイッチング素子Ｑ６のゲートをグランドに接続させて、ゲートの電荷を徐々に放電させる。
　さらに、駆動回路５０Ａは、電位低下検出回路４０から出力される電位低下信号Ｓ７に基づき、スイッチング素子Ｑ６の保護のためにターンオフさせる場合には駆動信号Ｓ３を出力する。これにより、駆動信号Ｓ３はオフ保護用のトランジスタ６３をオンさせ、スイッチング素子Ｑ６のゲートをグランドに接続させて、スイッチング素子Ｑ６を保護する。
　また、駆動回路５０Ａは、過電流検出回路２０Ａから過電流検出信号Ｓ５が出力され、過熱検出回路３０から過熱検出信号Ｓ６が出力され、または電位低下検出回路４０から電位低下検出信号Ｓ７が通知され場合には、アラーム信号Ｓ８をアラーム出力回路８０Ａに出力する。また、アラーム要因が解消された場合には、アラーム信号Ｓ８の出力を停止する。
　アラーム出力回路８０Ａは、駆動回路５０Ａからアラーム信号Ｓ８が出力された場合にはアラーム端子ＡＬＭに出力し、アラーム要因が解消された場合には、アラーム信号Ｓ８の出力を停止する。
　このため、アラーム出力回路８０Ａは、電流源８０１、トランジスタ８０２、抵抗８０４、８０５、ツェナダイオード８０６、およびヒステシス機能付きのインバータ８０３から構成される。
　次に、トランジスタ動作制御部７０Ａについて説明する。
　トランジスタ動作制御部７０Ａは、通常動作のときには同一機能を有する３つのトランジスタ６６～６８を本来の機能を実現するように動作させ、試験動作のときには３つのトランジスタ６６～６８を個別に動作させて各出力電流をＩＣテスタで測定できるようにするものである。
　すなわち、トランジスタ動作制御部７０Ａは、通常動作のときには、駆動回路５０Ａから出力される同一の駆動信号Ｓ４で３つのトランジスタ６６～６８を同時あるいは一括してオンオフ制御する。これに対して、試験動作のときには、３つのトランジスタ６６～６８のうちの１つを順に選択し、この選択されたトランジスタに同一の駆動信号Ｓ４を供給することにより、３つのトランジスタ６６～６８を個別に駆動する。
　このトランジスタ動作制御部７０Ａは、図３に示すように、ナンド回路７１１～７１３と、インバータ回路７１４～７１６と、プルアップ抵抗７１７～７１９と、トランジスタ７２０～７２２と、シフトレジスタ７３０と、を備えている。
　ナンド回路７１１～７１３の一方の入力端子のそれぞれには、駆動回路５０Ａから出力される駆動信号Ｓ４が入力されるようになっている。ナンド回路７１１～７１３の他方の入力端子のそれぞれは、プルアップ抵抗７１７～７１９介して電源電圧が印加される。また、ナンド回路７１１～７１３の他方の入力端子のそれぞれは、トランジスタ７２０～７２２を介してグランドに接続されている。トランジスタ７２０～７２２のゲートのそれぞれには、シフトレジスタ７３０の出力端子７４０、７５０、７６０の出力が入力される。
　シフトレジスタ７３０は、入力データをクロックで順に入力し、この入力したデータを出力端子７４０、７５０、７６０から並列出力するようになっている。このため、シフトレジスタ７３０は、データが入力されるデータ入力端子ＤＡＴＡと、クロックが入力されるクロック入力端子ＣＬＫとに接続されている。
　このような構成の制御装置は、半導体ウエハプロセスで作製され、制御装置の出荷試験（動作試験）は、シリコンウエハの状態でプロービングにより行われる。この制御装置の出荷試験ではＩＣテスタが使用され、出力段のトランジスタ６１～６３、６６～６８のそれぞれについて出力電流を測定する。
　ところで、ＩＣテスタの測定電流の上限値が２〔Ａ〕である場合には、ターンオフ用のトランジスタ６６～６８が１つで構成され出力電流が３〔Ａ〕の場合には、上記のＩＣテスタでは出力電流が測定できない。
　しかし、この制御装置では、ターンオフ用のトランジスタは、分割して複数のトランジスタ６６～６８で構成するようにし、トランジスタ６６～６８の出力電流のそれぞれは、例えば１〔Ａ〕からなる。さらに、この制御装置では、トランジスタ動作制御部７０Ａを備えている。
　次に、トランジスタ動作制御部７０Ａの動作について説明する。
　このトランジスタ動作制御部７０Ａは、通常動作の場合と試験動作の場合があるので、その各場合の動作について説明する。
　まず、試験動作の場合には、シフトレジスタ７３０をクロックで動作させ、テスト用のデータを順に入力させ、この入力したデータを出力端子７４０、７５０、７６０から出力させてトランジスタ７２０～７２２の各ゲートに供給する。
　そして、シフトレジスタ７３０の出力端子７４０、７５０、７６０が、「Ｌレベル」、「Ｈレベル」、「Ｈレベル」のときに、トランジスタ７２０がオフ、トランジスタ７２１がオン、およびトランジスタ７２２がオンとなる。このとき、ナンド回路７１１の一方の入力端子のみＨレベルとなり、ナンド回路７１２、７１３の一方の入力端子の双方はＬレベルになる。このため、駆動回路５０Ａから出力される駆動信号Ｓ４は、ナンド回路７１１およびインバータ７１４を経由してトランジスタ６６のゲートに供給可能となる。そこで、駆動信号Ｓ４によりトランジスタ６６をオンにすれば、トランジスタ６６の出力電流をＩＣテスタで測定することができる。
　次に、シフトレジスタ７３０の出力端子７４０、７５０、７６０が、「Ｈレベル」、「Ｌレベル」、「Ｈレベル」のときに、トランジスタ７２０がオン、トランジスタ７２１がオフ、およびトランジスタ７２２がオンとなる。このとき、ナンド回路７１２の一方の入力端子のみＨレベルとなり、ナンド回路７１１、７１３の一方の入力端子の双方はＬレベルになる。このため、駆動回路５０Ａから出力される駆動信号Ｓ４は、ナンド回路７１２およびインバータ７１５を経由してトランジスタ６７のゲートに供給可能となる。そこで、駆動信号Ｓ４によりトランジスタ６７をオンにすれば、トランジスタ６７の出力電流をＩＣテスタで測定することができる。
　その後、シフトレジスタ７３０の出力端子７４０、７５０、７６０の出力が、「Ｈレベル」、「Ｈレベル」、「Ｌレベル」のときに、トランジスタ７２０がオン、トランジスタ７２１がオン、およびトランジスタ７２２がオフとなる。このとき、ナンド回路７１３の一方の入力端子のみＨレベルとなり、ナンド回路７１１、７１２の一方の入力端子の双方はＬレベルになる。このため、駆動回路５０Ａから出力される駆動信号Ｓ４は、ナンド回路７１３およびインバータ７１６を経由してトランジスタ６８のゲートに供給可能となる。そこで、駆動信号Ｓ４によりトランジスタ６８をオンにすれば、トランジスタ６８の出力電流をＩＣテスタで測定することができる。
　一方、通常動作の場合には、トランジスタ７２０～７２２とシフトレジスタ７３０の双方は動作させない。このため、ナンド回路７１１～７１３の一方の入力端子のそれぞれは、プルアップ抵抗７１７～７１９を介して電源電圧が印加されるので、ナンド回路７１１～７１３の一方の入力端子はいずれもＨレベルとなる。
　したがって、駆動回路５０Ａから出力される駆動信号Ｓ４は、ナンド回路７１１およびインバータ７１４を経由してトランジスタ６６のゲートに供給され、ナンド回路７１２およびインバータ７１５を経由してトランジスタ６７のゲートに供給され、かつ、ナンド回路７１３およびインバータ７１６を経由してトランジスタ６８のゲートに供給される。このため、トランジスタ６６～６８は同一の駆動信号Ｓ４で一括して駆動される。
　以上のように、本発明の制御装置の第２実施形態では、スイッチング素子をターンオフさせるターンオフ用のトランジスタを３つのトランジスタ６６～６８で構成するようにした。また、この第２実施形態では、その構成に併せてトランジスタ動作制御部７０Ａを備えるようにした。
　このため、第２実施形態によれば、出荷試験の試験動作のときには、３つのトランジスタ６６～６８を個別に動作させて各出力電流を、評価ボードを改良することなく、既存のＩＣテスタを使用して精度良く測定することができる。また、出荷後の通常動作のときには、同一機能を有する３つのトランジスタ６６～６８は本来の機能を実現するための動作ができる。
（その他の実施形態）
（１）上記の第１実施形態では、スイッチング素子をターンオフするトランジスタを複数のトランジスタ６４、６５から構成し、これに応じてトランジスタ動作制御部７０を設けるようにした。
　しかし、スイッチング素子をターンオンするトランジスタ６１、スイッチング素子の保護用のトランジスタ６３などのトランジスタについて、複数のトランジスタで構成しても良い。この場合には、トランジスタ動作制御部７０と同様のトランジスタ動作制御部を、駆動回路５０とその複数のトランジスタとの間に設けることになる。
（２）上記の第２実施形態では、スイッチング素子をターンオフするトランジスタを複数のトランジスタ６６～６８から構成し、これに応じてトランジスタ動作制御部７０Ａを設けるようにした。
　しかし、スイッチング素子をターンオンするトランジスタ６１、スイッチング素子の保護用のトランジスタ６３などのトランジスタについて、複数のトランジスタで構成しても良い。この場合には、トランジスタ動作制御部７０Ａと同様のトランジスタ動作制御部を、駆動回路５０Ａとその複数のトランジスタとの間に設けることになる。
（３）上記の実施形態では、スイッチング素子の一例としてＩＧＢＴの場合について説明したが、この発明はパワートランジスタなどの駆動制御にも適用可能である。
　本発明は、例えばモータを駆動する電圧形インバータのスイッチング素子の制御装置に適用される。
　Ｑ１～Ｑ６　スイッチング素子
　１～６　制御装置
　１０、１０Ａ　入力信号受信回路
　２０、２０Ａ　過電流検出回路
　３０　過熱検出回路
　４０　電位低下検出回路
　５０、５０Ａ　駆動回路
　６１～６８　トランジスタ
　７０、７０Ａ　トランジスタ動作制御部
　８０、８０Ａ　アラーム出力回路
　７０１、７０２、７１１～７１３　ナンド回路
　７０３、７０４、７１４～７１６　インバータ回路
　７０５、７０６、７１７～７１９　プルアップ抵抗
　７０８、７０９、７２０～７２２　トランジスタ
　７３０…シフトレジスタ

Claims (12)

  1. 　電圧制御型のスイッチング素子を駆動制御する制御装置であって、
    　入力信号に応じた駆動信号を生成して出力する駆動回路と、
    　前記駆動回路から出力される駆動信号で駆動され、前記スイッチング素子を駆動制御するトランジスタと、を備え、
    　前記トランジスタは複数のトランジスタからなり、
    　前記複数のトランジスタの動作を制御するトランジスタ動作制御部を備え、
    　前記トランジスタ動作制御部は、通常動作のときには、前記複数のトランジスタに前記駆動回路から出力される同一の駆動信号を供給して一括動作させ、試験動作のときには、前記複数のトランジスタのうちの１つを順に選択し、当該選択されたトランジスタに前記同一の駆動信号を供給して個別に動作させることを特徴とする制御装置。
  2. 　前記入力信号が入力される入力端子と、
    　前記複数のトランジスタの各出力部が共通に接続される出力端子と、
    　電源電圧が供給される電源端子と、
    　基準電圧となる基準電圧端子と、
    　をさらに備えることを特徴とする請求項１に記載の制御装置。
  3. 　前記トランジスタは、耐圧が２０Ｖ以上であることを特徴とする請求項１に記載の制御装置。
  4. 　前記トランジスタは、前記スイッチング素子のゲートの充電および放電のうちのいずれか一方を行うようになっていることを特徴とする請求項１に記載の制御装置。
  5. 　前記トランジスタは、前記スイッチング素子をターンオンさせる複数の第１トランジスタと、前記スイッチング素子をターンオフさせる複数の第２トランジスタとからなり、
    　前記トランジスタ動作制御部は、
    　通常動作のときには、前記複数の第１トランジスタに前記駆動回路から出力される第１駆動信号を供給して一括動作させ、前記複数の第２トランジスタに前記駆動回路から出力される第２駆動信号を供給して一括動作させ、
    　試験動作のときには、前記複数の第１トランジスタのうちの１つを順に選択し、当該選択された第１トランジスタに前記第１駆動信号を供給して個別に動作させ、前記複数の第２トランジスタのうちの１つを順に選択し、当該選択された第２トランジスタに前記第２駆動信号を供給して個別に動作させることを特徴とする請求項１に記載の制御装置。
  6. 　前記トランジスタは、前記スイッチング素子の駆動制御の内容に応じた動作をする機能別の複数のトランジスタからなり、
    　前記機能別の複数のトランジスタのうちの少なくとも１つは、同一機能を有する複数のトランジスタからなることを特徴とする請求項１に記載の制御装置。
  7. 　前記トランジスタ動作制御部は、前記駆動回路と前記複数のトランジスタとの間に設けたゲート回路を備え、
    　前記ゲート回路は、通常動作のときには、前記駆動回路から出力される駆動信号を前記複数のトランジスタのゲートのいずれにも供給し、試験動作のときには、外部からの試験信号に応じて前記駆動信号を前記複数のトランジスタのゲートへ選択的に供給することを特徴とする請求項１に記載の制御装置。
  8. 　前記トランジスタ動作制御部は、
    　前記駆動回路と前記複数のトランジスタとの間に設けたゲート回路と、
    　入力データを直列入力し並列変換して出力するシフトレジスタと、を備え、
    　前記ゲート回路は、通常動作のときには、前記駆動回路から出力される駆動信号を前記複数のトランジスタのゲートのいずれにも供給し、試験動作のときには、前記シフトレジスタから出力されるデータに応じて前記駆動信号を前記複数のトランジスタのゲートへ選択的に供給することを特徴とする請求項１に記載の制御装置。
  9. 　前記スイッチング素子に流れる電流の一部を入力し、当該入力電流に基づいて前記スイッチング素子に流れる電流が過電流か否かを検出し、過電流を検出した場合には過電流検出信号を前記駆動回路に出力する過電流検出回路を、さらに備えることを特徴とする請求項１に記載の制御装置。
  10. 　前記スイッチング素子に流れる電流の一部を検出する温度センサの検出電流を入力し、当該入力した検出電流に基づいて前記スイッチング素子が過熱状態にあるか否かを判定し、過熱状態にあると判定した場合には過熱検出信号を前記駆動回路に出力する過熱検出回路を、さらに備えることを特徴とする請求項１に記載の制御装置。
  11. 　電源端子に供給される電源電圧を検出し、当該検出電圧が所定値以下の場合には電源電圧異常信号を前記駆動回路に出力する電源電圧検出回路を、さらに備えることを特徴とする請求項１に記載の制御装置。
  12. 　アラーム端子をさらに備え、
    　前記駆動回路は、前記過電流検出回路から過電流検出信号が出力され、前記過熱検出回路から過熱検出信号が出力され、または前記電位低下検出回路から電位低下検出信号が出力され場合には、アラーム信号を前記アラーム端子に出力し、アラーム要因が解消された場合には前記アラーム信号の出力を停止することを特徴とする請求項９、請求項１０、または請求項１１に記載の制御装置。
PCT/JP2012/002424 2011-05-11 2012-04-06 制御装置 WO2012153458A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013513907A JP5397571B2 (ja) 2011-05-11 2012-04-06 制御装置
US13/715,298 US9473133B2 (en) 2011-05-11 2012-12-14 Control device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-106181 2011-05-11
JP2011106181 2011-05-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/715,298 Continuation US9473133B2 (en) 2011-05-11 2012-12-14 Control device

Publications (1)

Publication Number Publication Date
WO2012153458A1 true WO2012153458A1 (ja) 2012-11-15

Family

ID=47138951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/002424 WO2012153458A1 (ja) 2011-05-11 2012-04-06 制御装置

Country Status (3)

Country Link
US (1) US9473133B2 (ja)
JP (1) JP5397571B2 (ja)
WO (1) WO2012153458A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104880262A (zh) * 2014-02-28 2015-09-02 鸿富锦精密工业(武汉)有限公司 电源过热指示系统
KR101836247B1 (ko) * 2012-12-12 2018-03-08 현대자동차 주식회사 인버터 구동 장치
JP2021506183A (ja) * 2018-03-08 2021-02-18 ジン−ジン エレクトリック テクノロジーズ カンパニー リミテッド モータコントローラのｉｇｂｔ駆動回路及びモータコントローラ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5720641B2 (ja) * 2012-08-21 2015-05-20 株式会社デンソー スイッチングモジュール
JP6286899B2 (ja) * 2013-07-03 2018-03-07 富士電機株式会社 絶縁ゲート型半導体素子の駆動装置および電力変換装置
JP5880494B2 (ja) * 2013-07-04 2016-03-09 株式会社デンソー スイッチング制御回路
JP6256292B2 (ja) * 2014-10-22 2018-01-10 株式会社デンソー 温度保護装置
JP7087471B2 (ja) * 2018-03-08 2022-06-21 オムロン株式会社 電力変換装置及びインバータの制御方法
CN111684722B (zh) * 2018-08-09 2023-10-20 富士电机株式会社 半导体装置
JP7038647B2 (ja) * 2018-12-12 2022-03-18 三菱電機株式会社 インテリジェントパワーモジュール
FR3093814B1 (fr) * 2019-03-11 2021-02-26 Crouzet Automatismes Installation electrique comportant un module de surveillance
FR3093815B1 (fr) 2019-03-11 2021-02-26 Crouzet Automatismes Installation electrique comportant un module de surveillance
JP2023006250A (ja) * 2021-06-30 2023-01-18 富士電機株式会社 集積回路、及びパワーモジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274614A (ja) * 1995-03-30 1996-10-18 Nec Corp 半導体集積回路およびその試験方法
JP2010075007A (ja) * 2008-09-22 2010-04-02 Denso Corp 電力変換回路の駆動回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19825258B4 (de) * 1998-06-05 2005-11-17 Telefonaktiebolaget Lm Ericsson (Publ) Ausgangspufferschaltkreis zum Übertragen von digitalen Signalen über eine Übertragungsleitung mit Preemphasis
JP2001128464A (ja) * 1999-10-26 2001-05-11 Fuji Electric Co Ltd 電力変換装置
US6255867B1 (en) * 2000-02-23 2001-07-03 Pericom Semiconductor Corp. CMOS output buffer with feedback control on sources of pre-driver stage
AU2002320548A1 (en) * 2001-02-06 2002-12-03 Harman International Industries, Inc. Half-bridge gate driver circuit
US7061301B2 (en) * 2003-12-19 2006-06-13 Power Integrations, Inc. Method and apparatus switching a semiconductor switch with a multi-state drive circuit
JP4432825B2 (ja) * 2005-04-22 2010-03-17 株式会社デンソー 内燃機関用点火装置
JP2008216169A (ja) * 2007-03-07 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
JP2008271389A (ja) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd 出力回路及び多出力回路
KR100884603B1 (ko) * 2007-05-09 2009-02-19 주식회사 하이닉스반도체 반도체소자의 버퍼장치
JP5401774B2 (ja) 2007-08-27 2014-01-29 富士電機株式会社 半導体素子のゲート駆動回路
US7884583B2 (en) * 2008-06-30 2011-02-08 Infineon Technologies Austria Ag Speed recognition for half bridge control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274614A (ja) * 1995-03-30 1996-10-18 Nec Corp 半導体集積回路およびその試験方法
JP2010075007A (ja) * 2008-09-22 2010-04-02 Denso Corp 電力変換回路の駆動回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101836247B1 (ko) * 2012-12-12 2018-03-08 현대자동차 주식회사 인버터 구동 장치
CN104880262A (zh) * 2014-02-28 2015-09-02 鸿富锦精密工业(武汉)有限公司 电源过热指示系统
JP2021506183A (ja) * 2018-03-08 2021-02-18 ジン−ジン エレクトリック テクノロジーズ カンパニー リミテッド モータコントローラのｉｇｂｔ駆動回路及びモータコントローラ
US11323112B2 (en) 2018-03-08 2022-05-03 Jing-Jin Electric Technologies Co., Ltd IGBT drive circuit for motor controller, and motor controller
JP7072066B2 (ja) 2018-03-08 2022-05-19 ジン－ジン エレクトリック テクノロジーズ カンパニー リミテッド モータコントローラのｉｇｂｔ駆動回路及びモータコントローラ

Also Published As

Publication number Publication date
JPWO2012153458A1 (ja) 2014-07-31
JP5397571B2 (ja) 2014-01-22
US9473133B2 (en) 2016-10-18
US20130106470A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP5397571B2 (ja) 制御装置
US10374593B2 (en) Semiconductor device
CN104467370B (zh) 用于隔离的驱动器的软关闭的设备和方法
US11431162B2 (en) Smart electronic switch
US9019677B2 (en) Semiconductor switching element drive circuit
TWI568179B (zh) 高壓閘極驅動電路
JP5315026B2 (ja) 半導体装置
US8841940B2 (en) System and method for a driver circuit
JP4619812B2 (ja) ゲート駆動回路
JP7443679B2 (ja) 半導体装置
US20140036401A1 (en) Semiconductor device, electronic device, and method of testing the semiconductor device
WO2007074828A1 (ja) 電力供給制御装置及びその閾値変更方法
US20070007912A1 (en) Power output device with protection function for short circuit and overload
US7696650B2 (en) Driving circuit for switching elements
WO2017208668A1 (ja) 半導体素子の駆動装置
US12100714B2 (en) Semiconductor device and semiconductor device identification method
WO2014203678A1 (ja) 半導体モジュール
US20050041444A1 (en) Semiconductor device
US11984879B2 (en) Drive circuit
US11929666B2 (en) Gate drive circuit and power conversion device
US20220166422A1 (en) Smart Electronic Switch
JP4712024B2 (ja) 半導体電力変換装置の過電流保護装置
CN113960462B (zh) 开关应用的过电流感测方案
US12191844B2 (en) Overcurrent detection circuit, drive control device, and power conversion device
JP2001257575A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12782229

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013513907

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12782229

Country of ref document: EP

Kind code of ref document: A1