[go: up one dir, main page]

WO2011081309A3 - Dispositif de mémoire à changement de résistance, et son procédé de fabrication et son procédé de commande - Google Patents

Dispositif de mémoire à changement de résistance, et son procédé de fabrication et son procédé de commande Download PDF

Info

Publication number
WO2011081309A3
WO2011081309A3 PCT/KR2010/008634 KR2010008634W WO2011081309A3 WO 2011081309 A3 WO2011081309 A3 WO 2011081309A3 KR 2010008634 W KR2010008634 W KR 2010008634W WO 2011081309 A3 WO2011081309 A3 WO 2011081309A3
Authority
WO
WIPO (PCT)
Prior art keywords
memory device
wirings
manufacturing
conductive patterns
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2010/008634
Other languages
English (en)
Korean (ko)
Other versions
WO2011081309A2 (fr
Inventor
황현상
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gwangju Institute of Science and Technology
Original Assignee
Gwangju Institute of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gwangju Institute of Science and Technology filed Critical Gwangju Institute of Science and Technology
Publication of WO2011081309A2 publication Critical patent/WO2011081309A2/fr
Publication of WO2011081309A3 publication Critical patent/WO2011081309A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

La présente invention porte sur un dispositif de mémoire à résistance variable, et sur son procédé de fabrication et sur son procédé de commande. Un dispositif de mémoire à résistance variable selon des modes de réalisation de la présente invention comprend : une pluralité de premiers câblages agencés dans une direction ; une pluralité de motifs conducteurs formés sur les premiers câblages ; une couche à résistance variable formée sur les motifs conducteurs ; une pluralité de seconds câblages agencés dans une direction croisant les premiers câblages de façon à traverser une partie de motifs conducteurs ; et une pluralité de troisièmes câblages agencés dans une direction croisant les premiers câblages de façon à traverser une partie restante des motifs conducteurs. Selon des modes de réalisation de la présente invention, un motif fin de 1F ou moins, de préférence de 0,1F, est formé à l'aide d'une double réalisation de motif et d'un élément d'espacement de paroi latérale, et des données à bits multiples peuvent être stockées dans une zone de 4F2 à l'aide du motif fin.
PCT/KR2010/008634 2009-12-30 2010-12-03 Dispositif de mémoire à changement de résistance, et son procédé de fabrication et son procédé de commande Ceased WO2011081309A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0134088 2009-12-30
KR1020090134088A KR101041742B1 (ko) 2009-12-30 2009-12-30 저항 변화 메모리 소자, 그 제조 방법 및 구동 방법

Publications (2)

Publication Number Publication Date
WO2011081309A2 WO2011081309A2 (fr) 2011-07-07
WO2011081309A3 true WO2011081309A3 (fr) 2011-09-22

Family

ID=44226944

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/008634 Ceased WO2011081309A2 (fr) 2009-12-30 2010-12-03 Dispositif de mémoire à changement de résistance, et son procédé de fabrication et son procédé de commande

Country Status (2)

Country Link
KR (1) KR101041742B1 (fr)
WO (1) WO2011081309A2 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295335B2 (en) 2009-12-31 2012-10-23 Intel Corporation Techniques to control uplink power
KR101257365B1 (ko) 2011-07-22 2013-04-23 에스케이하이닉스 주식회사 문턱 스위칭 동작을 가지는 저항 변화 메모리 및 이의 제조방법
KR101929246B1 (ko) * 2012-09-14 2018-12-14 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR102079599B1 (ko) * 2013-11-29 2020-02-21 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102155783B1 (ko) * 2014-01-17 2020-09-15 에스케이하이닉스 주식회사 전자장치 및 그 제조 방법
KR102087744B1 (ko) 2014-03-17 2020-03-11 에스케이하이닉스 주식회사 전자장치 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023395A (ko) * 1998-09-24 2000-04-25 칼 하인쯔 호르닝어 메모리셀 장치 및 그것의 제조 방법
KR20030082240A (ko) * 2002-04-17 2003-10-22 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
KR20040107487A (ko) * 2002-04-04 2004-12-20 가부시끼가이샤 도시바 상-변화 메모리 디바이스
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置
KR20070062435A (ko) * 2005-12-12 2007-06-15 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. 단극 저항 램 장치 및 수직 스택 구조
KR100734317B1 (ko) * 2006-05-16 2007-07-02 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
JP5236983B2 (ja) * 2007-09-28 2013-07-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000023395A (ko) * 1998-09-24 2000-04-25 칼 하인쯔 호르닝어 메모리셀 장치 및 그것의 제조 방법
KR20040107487A (ko) * 2002-04-04 2004-12-20 가부시끼가이샤 도시바 상-변화 메모리 디바이스
KR20030082240A (ko) * 2002-04-17 2003-10-22 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
JP2005101535A (ja) * 2003-08-27 2005-04-14 Nec Corp 半導体装置
KR20070062435A (ko) * 2005-12-12 2007-06-15 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. 단극 저항 램 장치 및 수직 스택 구조
KR100734317B1 (ko) * 2006-05-16 2007-07-02 삼성전자주식회사 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR101041742B1 (ko) 2011-06-16
WO2011081309A2 (fr) 2011-07-07

Similar Documents

Publication Publication Date Title
WO2011081309A3 (fr) Dispositif de mémoire à changement de résistance, et son procédé de fabrication et son procédé de commande
TW200729462A (en) Phase-change random access memory device and method of operating the same
WO2010111153A3 (fr) Dispositif d'affichage présentant des ouvertures entre les sous-pixels, et son procédé de fabrication
WO2009075073A1 (fr) Dispositif de mémoire non volatile et son procédé de fabrication
WO2006127586A3 (fr) Procedes pour la formation de reseaux de formes de petite taille, faiblement espacees
WO2008105155A1 (fr) Périphérique de mémoire non volatile et procédé pour écrire des données dans un périphérique de mémoire non volatile
EP2048713A3 (fr) Électrode multicouche, réseau de mémoire de point de croisement et son procédé de fabrication
WO2008019349A3 (fr) cellule solaire en couche mince interdigitée
JP2008172236A5 (fr)
WO2011056529A3 (fr) Appareil et procédés de formation de lignes de mémoire et structures utilisant une double formation de motifs latérale pour une formation de motifs en relief de quatre fois un demi-pas
WO2009085775A3 (fr) Conception d'électrode à bloc à effleurement
WO2007120697A3 (fr) Procédés et appareil pour circuit intégré présentant de multiples puces ayant au moins un condensateur sur micro-circuit
WO2007127496A8 (fr) Procédé de formation de motif fondé sur la topographie
WO2011108869A3 (fr) Panneau tactile capacitif et procédé de fabrication
WO2012169850A3 (fr) Dispositif de mémoire non volatile tridimensionnel et procédé pour sa fabrication
TW200721253A (en) Method of forming pitch multipled contacts
ATE463784T1 (de) Einschichtige berührungsempfindliche anzeigevorrichtung
EP1710804A3 (fr) Structure de disposition de ligne, dispositif de mémoire à semi-conducteurs et procédé de disposition
DE602007008762D1 (de) Doppelausrichtungseinschnitte umfassende lauffläche
WO2007135076A3 (fr) Formation de nanofils sur des surfaces pour la fabrication de dispositifs électroniques nanométriques
TW200733156A (en) Three-dimensional capacitor structure
TW200705616A (en) Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
WO2012177955A3 (fr) Motif de capteur capacitif
WO2011159080A3 (fr) Capteur tactile capacitif
JP2010123963A (ja) 半導体装置及び該半導体装置のレイアウト方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10841141

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10841141

Country of ref document: EP

Kind code of ref document: A2