[go: up one dir, main page]

WO2011024504A1 - データ処理装置 - Google Patents

データ処理装置 Download PDF

Info

Publication number
WO2011024504A1
WO2011024504A1 PCT/JP2010/056228 JP2010056228W WO2011024504A1 WO 2011024504 A1 WO2011024504 A1 WO 2011024504A1 JP 2010056228 W JP2010056228 W JP 2010056228W WO 2011024504 A1 WO2011024504 A1 WO 2011024504A1
Authority
WO
WIPO (PCT)
Prior art keywords
unit
real number
configuration
configuration information
logical
Prior art date
Application number
PCT/JP2010/056228
Other languages
English (en)
French (fr)
Inventor
賢悟 西野
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2011528671A priority Critical patent/JP5532050B2/ja
Priority to US13/390,653 priority patent/US9021235B2/en
Publication of WO2011024504A1 publication Critical patent/WO2011024504A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
    • G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture

Definitions

  • the present invention relates to a data processing apparatus including a reconfigurable device capable of changing a circuit for executing a predetermined process.
  • Information processing apparatuses have a wider range of use, and are required to have more advanced arithmetic processing or the ability to process a large amount of data at high speed, such as images and moving images.
  • a DSP Digital Signal Processor
  • ASIC Application Specific Integrated Circuit
  • the information processing device is equipped with a data processing device composed of a reconfigurable device such as FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device), or DRP (Dynamically Reconfigurable Processor), and the data processing device can be installed as needed.
  • a reconfigurable device such as FPGA (Field Programmable Gate Array), CPLD (Complex Programmable Logic Device), or DRP (Dynamically Reconfigurable Processor)
  • FPGA Field Programmable Gate Array
  • CPLD Complex Programmable Logic Device
  • DRP Dynamic Reconfigurable Processor
  • the reconfigurable device has an internal memory for storing a program (object code), loads the object code stored in the external memory to the internal memory under the control of the CPU and the like, and configures the circuit in accordance with the loaded object code. Configured, and performs processing on data input by the circuit.
  • object code a program (object code)
  • loads the object code stored in the external memory to the internal memory under the control of the CPU and the like and configures the circuit in accordance with the loaded object code. Configured, and performs processing on data input by the circuit.
  • the details of DRP are described in, for example, Patent Documents 1 to 6 and Non-Patent Document 1.
  • the DRP includes a calculation unit that executes calculation processing and a control unit that controls the operation of the calculation unit.
  • the arithmetic unit includes a plurality of small arithmetic units and an interconnection unit that switches connection between them, and executes various processes by switching instruction codes for the arithmetic units and the interconnection unit.
  • DRP digital resource control
  • other data may be read from the memory during the processing, and the processing may be continued using those data.
  • DRP has an internal memory, but its storage capacity is often limited. Therefore, in the DRP processing, when referring to a table or data that requires a large storage capacity during the processing, it is necessary to access the memory in which the data is stored.
  • the processing method for this is described in Patent Document 7 and Patent Document 8, for example.
  • the configuration information is a calculation command for the arithmetic unit at a certain point in time, information indicating the connection relationship between the arithmetic units in the interconnection unit, and information indicating a relationship between the event signal and the corresponding configuration information to be selected next.
  • the object code indicates a collection of configuration information necessary for executing a desired process.
  • the data processing device stops the operation and holds the object It is necessary to execute a series of processes such as code replacement and restart. For this operation, an external processing device such as an MPU is required.
  • an external processing device such as an MPU is required.
  • the data processing device of the background art can mount the configuration information only at the place determined at the time of synthesizing the object code, even if the configuration information is composed of the code of the same function, the same function is used if it is installed at a different location. It is necessary to prepare multiple pieces of configuration information consisting of the above codes. In that case, since the configuration information cannot be shared, there is a problem that the processing is slowed down because the data processing apparatus holds a plurality of the same configuration information or rewrites the same configuration information again.
  • an auxiliary control unit that controls a state transition in a predetermined group having a smaller scale than the state transition controlled by the control unit.
  • a configuration is shown in which the transition is controlled, and the auxiliary control unit controls the state transition in each group.
  • the auxiliary control unit can control the state transition at a higher speed than the control unit, so that it can process faster than the conventional data processing device. ing.
  • the processing time of the entire data processing apparatus is longer than the configuration without the auxiliary control unit. It may become. That is, in a data processing device with a hierarchized control structure, the processing time may be longer than a data processing device with a non-hierarchical control structure, depending on the application to be processed.
  • prior invention 2 Japanese Patent Application No. 2008-215764 in which the time required for operation is reduced by performing the transition control by the control unit simultaneously with the operation of the calculation unit. is suggesting.
  • Prior Invention 3 uses an object code to which a logical number and a real number are assigned in advance.
  • a data processing device that can realize a large-scale object code having a larger number of pieces of configuration information than the number that can be held by a parallel processing device even if there is no configuration number conversion unit by holding the next real number.
  • an object of the present invention is to provide a data processing apparatus that can reduce the time required for operation as compared with the background art.
  • a data processing apparatus includes a plurality of arithmetic units and an interconnection unit that switches connection of the arithmetic units, and includes an arithmetic instruction for the arithmetic unit and information indicating a connection relation of the arithmetic units.
  • a data processing apparatus capable of changing a circuit for executing various processes according to an object code comprising at least one configuration information, Based on the current operation state, the candidate group of the next transition state, and the event signal issued from the computing unit, the information on the interrelationship of the configuration information included in the object code of the configuration information used in the next operation state
  • a state management unit for determining a logical number indicating Configuration number conversion comprising conversion information for converting the logical number into a real number indicating the position where the corresponding configuration information is actually stored, and outputting the real number corresponding to the logical number determined by the state management unit
  • a configuration information storage unit that stores the configuration information and notifies the computing unit and the interconnection unit of configuration information corresponding to a real number output from the configuration number conversion unit; In the state management unit, a real number corresponding to a logical number associated with a current operation state, a candidate group of a next transition state, and an event signal issued from the arithmetic unit, together with its validity, is stored.
  • FIG. 1 is a block diagram illustrating the configuration of the data processing apparatus according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration of a data processing apparatus according to the second embodiment.
  • FIG. 3 is a block diagram illustrating the configuration of the data processing apparatus according to the third embodiment.
  • FIG. 4 is a block diagram illustrating a configuration of a data processing device according to the fourth embodiment.
  • FIG. 5 is a block diagram illustrating a configuration of a data processing device according to the fifth embodiment.
  • FIG. 6 is a block diagram illustrating a configuration of a data processing device according to the sixth embodiment.
  • FIG. 7 is a block diagram showing the configuration of the data processing apparatus of the first embodiment.
  • FIG. 1 is a block diagram illustrating the configuration of the data processing apparatus according to the first embodiment.
  • FIG. 2 is a block diagram illustrating a configuration of a data processing apparatus according to the second embodiment.
  • FIG. 3 is a block diagram illustrating the configuration of the data processing apparatus according to the third
  • FIG. 8 is a schematic diagram illustrating an example of a correspondence table used by the state transition management unit of the first embodiment to determine the next logical number.
  • FIG. 9 is a schematic diagram illustrating an example of a conversion table used by the configuration number conversion unit of the first embodiment for conversion from a logical number to a real number.
  • FIG. 10 is a schematic diagram illustrating an example of a state transition diagram based on object codes used in the data processing apparatus of the first embodiment.
  • 11A is a schematic diagram illustrating an example of a conversion table used by a correspondence table and a configuration number conversion unit provided in the state transition management unit during operation according to the state transition diagram of FIG. FIG.
  • FIG. 11B is a schematic diagram illustrating an example of a conversion table used by the configuration number conversion unit and the correspondence table included in the state transition management unit during operation according to the state transition diagram of FIG. 10.
  • FIG. 11C is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 10.
  • FIG. 11D is a schematic diagram illustrating an example of a conversion table used by a correspondence table and a configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 10.
  • FIG. 11E is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 10.
  • FIG. 12 is a circuit diagram showing a configuration example of the corresponding real number storage unit included in the data processing device shown in FIG.
  • FIG. 13 is a block diagram showing the configuration of the data processing apparatus of the second embodiment.
  • FIG. 14 is a schematic diagram illustrating an example of a correspondence table used by the state transition management unit of the second embodiment to determine the next logical number.
  • FIG. 15 is a schematic diagram illustrating an example of a state transition diagram based on object codes used in the data processing apparatus of the second embodiment.
  • FIG. 16A is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16A is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16B is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16C is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16D is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16E is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16F is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16G is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16H is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16I is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16J is a schematic diagram illustrating an example of a conversion table used by the configuration number conversion unit and the correspondence table included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16K is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 16L is a schematic diagram illustrating an example of a correspondence table provided in the state transition management unit during operation according to the state transition diagram of FIG. 15 and a conversion table used by the configuration number conversion unit.
  • FIG. 16M is a schematic diagram illustrating an example of a conversion table used by the correspondence table and the configuration number conversion unit included in the state transition management unit during operation according to the state transition diagram of FIG. 15.
  • FIG. 17 is a block diagram showing the configuration of the data processing apparatus of the third embodiment.
  • FIG. 1 is a block diagram showing the configuration of the data processing apparatus according to the first embodiment.
  • the logical number indicates information on the mutual relationship between the configuration information included in the object code, and the actual number is the storage location where the configuration information is actually stored in the configuration information storage unit 13.
  • the data processing apparatus of the present embodiment has a configuration including a control unit 1 and a calculation unit 2.
  • the control unit 1 includes a state management unit 11, a configuration number conversion unit 12, a configuration information storage unit 14, and a configuration rewriting unit 13.
  • the computing unit 2 includes a plurality of computing units 21 and an interconnection unit 22 for connecting the plurality of computing units 21.
  • the state management unit 11 prepares a state transition table prepared in advance based on a current operation state included in the configuration information, a candidate group of transition states (transition destination candidate group), and an event signal sent from the calculation unit 2. The logical number of the configuration information to be used in the next operation state is determined, and the determined logical number is notified to the configuration number conversion unit 12.
  • the logical number is information indicating the interrelationship of each configuration information included in the object code.
  • the actual storage position of the configuration information stored in the configuration information storage unit 13 is specified by the real number.
  • the state management unit 11 of this embodiment includes a corresponding real number storage unit 15.
  • the corresponding real number storage unit 15 temporarily holds information indicating whether the real number is valid or invalid.
  • the state management unit 11 attempts to read the real number from the corresponding real number storage unit 15 based on the logical number of the configuration information currently in the operation state and the event signal sent from the calculation unit 2.
  • the state management unit 11 notifies the configuration information storage unit 14 of the real number.
  • information indicating invalidity is read from the corresponding real number storage unit 15, the corresponding logical number is notified to the configuration number conversion unit 12 and the operation of the calculation unit 2 is stopped.
  • the state management unit 11 writes the real number in a predetermined storage position of the corresponding real number storage unit 15 and confirms that the real number is valid. Stores the information indicated.
  • the configuration number conversion unit 12 converts the logical number of the configuration information notified from the state management unit 11 into a real number using a conversion table prepared in advance, and notifies the configuration number storage unit 14 and the state management unit 11 of the real number. To do. When the conversion from the logical number to the real number fails, the necessary configuration information is not stored in the configuration information storage unit 14, so the configuration number conversion unit 12 notifies the configuration rewriting unit 13 of the logical number and The rewriting of the configuration information in the information storage unit 14 is requested.
  • the configuration rewriting unit 13 writes the configuration information in the configuration information storage unit 13, writes the state transition table in the state management unit 11, and writes the conversion table in the configuration number conversion unit 12 when the data processing apparatus is initially operated.
  • the configuration rewriting unit 13 determines a real number of configuration information that is unnecessary at present from the configuration information stored in the configuration information storage unit 14, and The entry in the corresponding real number storage unit 15 in which the determined real number is stored is invalidated. Further, the configuration information specified by the real number is rewritten to the specified configuration information requested from the configuration information storage unit 14. Further, the configuration rewriting unit 13 updates the transition destination candidate group of the real number in the state management unit 11 and the conversion information necessary for the conversion process from the logical number to the real number in the configuration number conversion unit 12. For selection of unnecessary configuration information, for example, a known method such as an LRU (Least Recently Used) method may be used.
  • LRU Least Recently Used
  • the configuration rewriting unit 13 basically rewrites only one configuration information designated in response to the rewrite request from the configuration number conversion unit 12, but also rewrites the configuration information used thereafter together with the designated configuration information. It's okay. Also in this case, invalidation of the entry in the corresponding real number storage unit 15 in which real numbers unnecessary at the present time are stored, transition destination candidate groups in the state management unit 11 and conversion from logical numbers to real numbers in the configuration number conversion unit 12 Rewrite conversion information necessary for processing.
  • the configuration information storage unit 14 stores a plurality of configuration information. When the real number is notified from the state management unit 11, the configuration number conversion unit 12, or the configuration rewrite unit 13, the configuration information storage unit 14 holds the notified real number. The configuration information storage unit 14 reads the configuration information corresponding to the held real number and notifies the calculation unit 2 of the configuration information. In addition, the state management unit 11 is notified of the held real number.
  • the corresponding real number storage unit 15 indicates the real number of the configuration information used in the next operation state and whether it is valid or invalid based on the transition destination candidate group and the event signal sent from the calculation unit 2. Read information.
  • the corresponding real number storage unit 15 has a function of searching for a specified real number and invalidating all detected entries.
  • the calculation unit 2 executes calculation processing using the calculator 21 according to the configuration information notified from the configuration information storage unit 14 for each of a plurality of operating states that sequentially transition. In addition, an event signal generated in the calculation process is output to the state management unit 11 of the control unit 1.
  • the interconnection unit 22 switches the connection relationship of the plurality of computing units 21 in accordance with the configuration information notified from the configuration information storage unit 14.
  • each component of the data processing apparatus shown in FIG. 1 does not have to be provided independently for each functional unit shown in FIG. 1, and any component may be included in another component, and any These components may be composed of a plurality of parts.
  • the configuration information storage unit 14 may be configured by a memory (not illustrated) provided in each of the computing unit 21 and the interconnection unit 22. Further, it is not necessary that all the components of the data processing apparatus shown in FIG. 1 are provided in one apparatus.
  • the configuration rewriting unit 13 may be realized by an external device, an external MPU, or the like.
  • the configuration information includes a calculation command for the arithmetic unit 21 at a certain point in time, information indicating the connection relation of the arithmetic units 21 by the interconnection unit 22, an event signal and the configuration information to be selected next correspondingly.
  • This is information necessary for constructing a virtual circuit in the data processing apparatus, including information indicating the relationship.
  • the object code indicates a collection of configuration information necessary for executing a desired process.
  • the arithmetic unit 21 may be configured to include a so-called arithmetic arithmetic unit (ALU) or a combination of a plurality of types of arithmetic units and storage elements such as registers.
  • ALU arithmetic arithmetic unit
  • the state management unit 11 may have any configuration as long as it can determine the next state to be transitioned from the current state and the event signal.
  • the state management unit 11 may be configured to include a correspondence table indicating transition relationships between the states.
  • the configuration number conversion unit 12 may have any configuration as long as the logical number of the configuration information designated by the state management unit 11 can be converted into a real number.
  • the configuration number conversion unit 12 includes a conversion table showing a correspondence relationship between logical numbers and real numbers, or a function for converting logical numbers to real numbers based on relative values of logical numbers and real numbers. Possible configurations are possible.
  • the correspondence table, relative values, and the like necessary for the process for converting the logical number to the real number by the configuration number conversion unit 12 are collectively referred to as “conversion information”.
  • the state management unit 11 includes the corresponding real number storage unit 15 that temporarily stores the real number and information indicating whether the real number is valid or invalid.
  • the actual number of the configuration information used in the next operation state is invalid, and the configuration number conversion unit 12 converts the logical number into the actual number. Processing is required.
  • the effective real number of the configuration information used in the next operation state is held in the corresponding real number storage unit 15 after the second time. Therefore, according to the data processing apparatus of the present embodiment, the required operation time can be reduced as compared with the data processing apparatuses described in the first and second inventions 1 and 2.
  • FIG. 2 is a block diagram showing the configuration of the data processing apparatus according to the second embodiment.
  • the data processing apparatus has a configuration in which the state management unit 11 includes the corresponding real number supplementation unit 16 together with the corresponding real number storage unit 15 described in the first embodiment.
  • the corresponding real number supplementation unit 16 notifies the configuration number conversion unit 12 of the logical number of the invalid entry in the corresponding real number storage unit 15 in the transition destination candidate group of the state management unit 11 during the operation of the calculation unit 2.
  • the real number corresponding to the logical number is notified by the configuration number conversion unit 12, the real number is written in a predetermined storage location of the corresponding real number storage unit 15 to indicate that the real number is valid. Store information.
  • the state management unit 11 includes the corresponding real number storage unit 15 and the corresponding real number supplementation unit 16, so that the configuration information of both the transition source and the transition destination is stored in the configuration information storage unit 14. Even in the first transition after being written in, since the logical number of the configuration information used in the next operation state is converted into the real number during the operation of the arithmetic unit 2, the effective state is obtained. The required operation time can be reduced compared to the data processing apparatus.
  • FIG. 3 is a block diagram showing the configuration of the data processing apparatus according to the third embodiment.
  • the data processing apparatus of the third embodiment is different from that of the first embodiment in that the configuration rewriting unit 13 invalidates the entry in the corresponding real number storage unit 15 and writes the real number.
  • the configuration rewriting unit 13 After rewriting the configuration information specified in response to the rewrite request from the configuration number conversion unit 12, the configuration rewriting unit 13 invalidates the entry storing the real number to be rewritten in the corresponding real number storage unit 15, The conversion information necessary for the conversion process from the logical number to the real number by the transition destination candidate group and the configuration number conversion unit 12 of the state management unit 11 is rewritten. Thereafter, the operation by the calculation unit 2 is resumed. If the real number corresponding to the logical number that is the transition destination of the rewritten configuration information is valid, the configuration rewriting unit 13 writes the real number to a predetermined storage location in the corresponding real number storage unit 15, and the real number is valid. The information indicating that is stored.
  • the configuration rewriting unit 13 writes the real number in a predetermined position of the corresponding real number storage unit 15 for each entry of the corresponding real number storage unit 15 in which the transition to the rewritten configuration information is performed, Information indicating that the real number is valid is stored. Since the other configurations and operations of the control unit 1 and the calculation unit 2 are the same as those of the data processing apparatus shown in the first embodiment, description thereof is omitted.
  • the configuration rewriting unit 13 invalidates the entry in the corresponding real number storage unit 15 and writes the real number, thereby writing the configuration information of both the transition source and the transition destination. Even in the first transition after the operation, the logical number of the configuration information used in the next operation state is converted into an effective number during the operation of the arithmetic unit 2 and becomes an effective state. Therefore, the operation is performed in comparison with the first embodiment. The required time can be reduced.
  • FIG. 4 is a block diagram showing the configuration of the data processing apparatus according to the fourth embodiment.
  • the data processing apparatus differs from the first embodiment in that the state management unit 11 manages the internal state number together with the logical number and designates the internal state number to the arithmetic unit 2. Yes.
  • the state management unit 11 uses the current operation state included in the configuration information, the next transition state candidate group (transition destination candidate group), and the event signal sent from the calculation unit 2 in the next operation state. A logical number and an internal state number of the configuration information are determined, and the internal state number is designated to the calculation unit 2.
  • the state management unit 11 of this embodiment includes a corresponding real number storage unit 15.
  • the state management unit 11 attempts to read the real number from the corresponding real number storage unit 15 based on the current operation state and the event signal transmitted from the calculation unit 2.
  • the state management unit 11 notifies the configuration information storage unit 14 of the real number.
  • the corresponding logical number is notified to the configuration number conversion unit 12 and the operation of the calculation unit 2 is stopped.
  • the state management unit 11 When the real number is notified from the configuration number conversion unit 12, the state management unit 11 writes the real number in a predetermined storage location of the corresponding real number storage unit 15, and indicates that the real number is valid. Store.
  • the calculation unit 2 executes a calculation process according to the configuration information notified from the configuration information storage unit 14 for each of a plurality of operation states that sequentially transition. At this time, the calculation unit 2 uses the internal state number designated by the state management unit 11 for the calculation process. In addition, an event signal generated in the calculation process is issued to the state management unit 11 of the control unit 1.
  • the interconnection unit 22 switches the connection relationship of the plurality of computing units 21 in accordance with the configuration information notified from the configuration information storage unit 14. Since the other configurations and operations of the control unit 1 and the calculation unit 2 are the same as those of the data processing apparatus shown in the first embodiment, description thereof will be omitted.
  • the state management unit 11 manages logical numbers and internal state numbers, holds logical numbers and internal state numbers separately, and converts logical numbers into real numbers.
  • the internal state number By specifying the internal state number to the arithmetic unit 2, processing according to an object code that makes a transition to more states is possible as compared with the data processing device of the first embodiment.
  • FIG. 5 is a block diagram showing the configuration of the fifth embodiment of the data processing apparatus of the present invention.
  • the data processing apparatus is different from the fourth embodiment in that the state management unit 11 includes a corresponding real number storage unit 15 and a corresponding real number supplementation unit 16.
  • the corresponding real number supplementation unit 16 notifies the configuration number conversion unit 12 of the logical number of the invalid entry in the corresponding real number storage unit 15 in the transition destination candidate group of the state management unit 11 during the operation of the calculation unit 2.
  • the real number is notified from the configuration number conversion unit 12
  • the real number is written in a predetermined storage position of the corresponding real number storage unit 15, and information indicating that the real number is valid is stored.
  • the configuration information storage unit 14 does not store the transition destination configuration information, so that the entry in the corresponding real number storage unit 15 remains invalid. To do.
  • a rewrite request may be issued to the configuration rewriting unit 13 at this stage. Since the other configurations and operations of the control unit 1 and the calculation unit 2 are the same as those of the data processing apparatus shown in the fourth embodiment, description thereof is omitted.
  • the state management unit 11 includes the corresponding real number storage unit 15 and the corresponding real number supplementation unit 16, so that the configuration information of both the transition source and the transition destination is written for the first time. Even in the transition, the logical number of the configuration information used in the next operation state during the operation of the arithmetic unit 2 is converted into an effective number and becomes an effective state. Therefore, the operation required time is reduced as compared with the first embodiment. Can be reduced.
  • FIG. 6 is a block diagram showing the configuration of the data processing apparatus according to the sixth embodiment.
  • the data processing apparatus of the sixth embodiment is different from that of the fourth embodiment in that the configuration rewriting unit 13 invalidates the entry in the corresponding real number storage unit 15 and writes the real number.
  • the configuration rewriting unit 13 After rewriting the configuration information specified in response to the rewrite request from the configuration number conversion unit 12, the configuration rewriting unit 13 invalidates the entry storing the real number to be rewritten in the corresponding real number storage unit 15, The conversion information necessary for the conversion process from the logical number to the real number by the transition destination candidate group and the configuration number conversion unit 12 of the state management unit 11 is rewritten. Thereafter, the operation by the calculation unit 2 is resumed. If the real number corresponding to the logical number that is the transition destination of the rewritten configuration information is valid, the configuration rewriting unit 13 writes the real number to a predetermined storage location in the corresponding real number storage unit 15, and the real number is valid. The information indicating that is stored.
  • the configuration rewriting unit 13 writes the real number in a predetermined position of the corresponding real number storage unit 15 for each entry of the corresponding real number storage unit 15 in which the transition to the rewritten configuration information is performed, Information indicating that the real number is valid is stored. Since the other configurations and operations of the control unit 1 and the calculation unit 2 are the same as those of the data processing apparatus shown in the fourth embodiment, description thereof is omitted.
  • the configuration rewriting unit 13 invalidates the entry in the corresponding real number storage unit 15 and writes the real number, thereby writing the configuration information of both the transition source and the transition destination. Even after the first transition, the logical number of the configuration information used in the next operation state is converted into an effective number during the operation of the arithmetic unit 2 and becomes an effective state. Therefore, the operation is performed in comparison with the fourth embodiment. The required time can be reduced.
  • the configuration information of the transition destination is sequentially written into the configuration information storage unit 14 while the calculation unit 2 operates for a long time. Therefore, the required operation time can be reduced as compared with the data processing apparatus of the background art that rewrites the configuration information storage unit 14 on demand.
  • the data processing apparatus according to the first embodiment is an example in which the above-described first embodiment is applied to the data processing apparatus according to the first invention (Japanese Patent Application No. 2006-103987).
  • FIG. 7 is a block diagram showing the configuration of the data processing apparatus of the first embodiment.
  • the arithmetic unit 4 of this embodiment includes a plurality of processor elements 41 (PE) each including a register file (RFU), an ALU, and a data processing arithmetic unit (DMU), and each processor element 41 is connected to a wiring and a switch (SW).
  • processor elements 41 each including RFU, FFU, ALU, DMU, and the like is the computing unit 21 shown in the first embodiment.
  • the arithmetic unit 4 is not limited to the processor element 41, and may be composed of a logic array, for example.
  • the processor element 41 of this embodiment includes a configuration information memory 44.
  • the configuration information memory 44 reads the contents (configuration information) of the designated real number, and designates the operation of the RFU, FFU, ALU, DMU, etc. and the connection by the switch.
  • the state transition management unit 3 of the present embodiment corresponds to a DRP state transition management unit (STC) 3 including a state management unit 31, a configuration number conversion unit 32, a configuration rewriting unit 33, and a real number register 34.
  • STC DRP state transition management unit
  • the state management unit 31 includes a corresponding real number storage unit 35.
  • the state management unit 31 When the state management unit 31 receives the current real number stored in the real number register 34 and the event signal sent from the calculation unit 4, the state management unit 31 sets the logical number of the next transition destination based on the real number and the event signal. decide. At the same time, when the current real number and the event signal issued from the calculation unit 4 are received, the next transition destination real number or the next transition destination real number is not stored from the corresponding real number storage unit 35. Read the indicated information.
  • corresponding storage location the storage position (entry) in the corresponding real number storage unit 35 specified by the current real number and the event signal is referred to as “corresponding storage location”.
  • the state management unit 31 When the real number of the next transition destination can be read from the corresponding storage location of the corresponding real number storage unit 35, the state management unit 31 writes the real number in the real number register 34.
  • the state management unit 31 When information indicating invalidity is read from the corresponding storage location of the corresponding real number storage unit 35, the state management unit 31 does not know the real number corresponding to the logical number of the next transition destination, and therefore the configuration number conversion unit 32 Is requested to convert the logical number of the next transition destination to the real number.
  • the state management unit 31 When the conversion from the logical number to the real number by the configuration number conversion unit 32 is successful, the state management unit 31 writes the real number received from the configuration number conversion unit 32 in the real number register 34. At the same time, the real number of the next transition destination is written in the corresponding storage location in the corresponding real number storage unit 35.
  • the configuration number conversion unit 32 when the conversion from the logical number to the real number by the configuration number conversion unit 32 fails, the configuration information of the logical number of the next transition destination is not stored in the configuration information memory 44. In this case, since the configuration information held in the configuration information memory 44 needs to be rewritten, the configuration number conversion unit 32 notifies the configuration rewrite unit 33 of the logical number of the next transition destination and requests rewriting of the configuration information memory 44. .
  • the configuration rewriting unit 33 determines a real number of configuration information that is unnecessary at present from the configuration information held in the configuration information memory 44, and stores an entry of the corresponding real number storage unit 35 in which the determined real number is stored. Invalid. For selection of unnecessary configuration information, for example, a known method such as an LRU (Least Recently Used) method may be used. Then, the configuration information designated at the time of the rewrite request is written in the invalidated entry in the configuration information memory 44. The configuration information written to the configuration information memory 44 is acquired from the external memory 5. In addition, the real number transition destination candidate group in the state management unit 31 and the conversion information necessary for the conversion process from the logical number to the real number in the configuration number conversion unit 32 are updated, and the real number is written in the real number register 34.
  • LRU Least Recently Used
  • the configuration number conversion unit 32 After the rewriting of the configuration information memory 44 by the configuration rewriting unit 33, the configuration number conversion unit 32 writes the real number of the transition destination in the corresponding storage location in the corresponding real number storage unit 35.
  • the state management unit 31 issues a WE cancellation to the processor elements 41 group during the conversion process from the logical number to the real number by the configuration number conversion unit 32 and at the time of rewriting by the configuration rewrite unit 33, thereby prohibiting register writing.
  • the operation of the 41st group is stopped.
  • the configuration information memory 44 in each processor element 41 serves as the configuration information storage unit 14.
  • the state management unit 31 displays the logical number of the next transition destination according to the real number and the type of the event signal, and information indicating the real number or invalidity in the corresponding real number storage unit 35.
  • the configuration number conversion unit 32 holds the relationship between the real number and the logical number in the table format (conversion table) shown in FIG. In other words, when the logical number is designated, the configuration number conversion unit 32 of the present embodiment searches the conversion table shown in FIG. 9 and outputs the real number corresponding to the detected logical number in the associative memory format. .
  • FIG. 9 shows that configuration information of logical number “0” is stored in real number “0”, and configuration information of logical number “1” is stored in real number “1”.
  • the configuration rewriting unit 33 can acquire each piece of configuration information of the object code from the external memory 5.
  • FIG. 10 shows a state transition diagram of an object code composed of 14 pieces of configuration information in total, where a circled number indicates one logical number.
  • FIG. 11A shows a correspondence table included in the state management unit 31 at this time.
  • the configuration information with the logical number “0” is written in the real number “0”, and the configuration information with the logical number “1” is written in the real number “1”. Further, the corresponding real number storage unit 35 does not hold the real number of the transition destination.
  • the maximum value of the real number is “7”, and a total of eight pieces of configuration information can be held.
  • the state management unit 31 sets the current real number “0” according to the correspondence table created based on the state transition diagram.
  • the logical number “1” of the next state is determined from the event signal A.
  • “invalid” is read from the corresponding storage location of the corresponding real number storage unit 35.
  • the state management unit 31 sends a WE cancel signal for stopping the operation to the processor element 41 group.
  • the register of the processor element 41 does not accept the content update by this signal. Also, the data input operation from the external port is stopped.
  • the state management unit 31 notifies the configuration number conversion unit 32 of the logical number “1” of the next state.
  • the configuration number conversion unit 32 converts the logical number “1” into a real number according to the conversion table.
  • the state management unit 31 stores the real number “1” acquired from the configuration number conversion unit 32 in the real number register 34. Further, in order to resume the operation from the next cycle, the issuance of the WE cancel signal is stopped, and the processor element 41 group is caused to resume the operation.
  • the state management unit 31 writes the real number “1” of the transition destination in the corresponding storage location of the corresponding real number storage unit 35 and writes information indicating “valid”.
  • FIG. 11B shows a correspondence table included in the state management unit 31 at this time.
  • the real number “1” is notified from the real number register 34 to the configuration information memory 44, and the corresponding configuration information is read to determine the operation of each processor element 41 and the connection relationship of the switches. As a result, a predetermined calculation is executed in each processor element 41.
  • the state management unit 31 sets the current real number “1” according to the correspondence table created based on the state transition diagram.
  • the logical number “2” of the next state is determined from the event signal A.
  • “invalid” is read from the corresponding storage location of the corresponding real number storage unit 35.
  • the state management unit 31 sends a WE cancel signal for stopping the operation to the processor element 41 group for two cycles. Continue to issue after the first. The register of the processor element 41 does not accept the content update by this signal. Also, the data input operation from the external port is stopped.
  • the state management unit 31 notifies the configuration number conversion unit 32 of the logical number “2” of the next state.
  • the configuration number conversion unit 32 attempts to convert the logical number “2” into a real number using the conversion table. Here, since the configuration information with the logical number “2” is not held in the configuration information memory 44, the conversion fails. If the conversion from the logical number to the real number fails, the configuration number conversion unit 32 requests the configuration rewriting unit 33 to write the configuration information of the logical number “2” in the configuration information memory 44.
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32. Here, an unused real number “2” is used.
  • the configuration rewriting unit 33 acquires the configuration information having the logical number “2” from the external memory 5 and writes the configuration information in the configuration information memory 44. Further, the configuration rewriting unit 33 writes the information of the transition destination of the logical number “2” in the entry of the real number “2” in the state management unit 31 and the logical number in the entry of the real number “2” in the configuration number conversion unit 32. Write “2”.
  • the configuration number converting unit 32 transmits the real number “2” corresponding to the logical number “2” to the real number register 34. Further, in order to resume the operation from the next cycle, the issuance of the WE cancel signal is stopped, and the processor element 41 group is caused to resume the operation.
  • FIG. 11C shows a correspondence table included in the state management unit 31 when returning to “2”.
  • the transition destination logical number “3” when the transition is made again from the logical number “2” to the logical number “3”, the current real number “2” and the transition destination logical number “3” are read from the event signal A and the corresponding real number storage unit The real number “3” of the transition destination can be read from 35.
  • the state management unit 31 reads the valid real number “3” from the corresponding storage location of the corresponding real number storage unit 35 and stores the real number “3” in the real number register 34.
  • the real number “3” is notified from the real number register 34 to the configuration information memory 44, and the corresponding configuration information is read from the configuration information memory 44, and the operation of each processor element 41 and the connection of the switch The relationship is determined. As a result, a predetermined calculation is executed in each processor element 41.
  • the operation corresponding to the logical number “3” can be executed in the next cycle when the event signal A is issued without stopping the operation of the operation unit 4. Further, the state transition up to the logical number “12” can be operated without using the configuration number conversion unit 32 because the corresponding real number is already stored in the corresponding real number storage unit 35.
  • FIG. 11D shows a correspondence table provided in the state management unit 31 when transitioning from “0” ⁇ “1” ⁇ “2”.
  • the state management unit 31 reads “invalid” from the corresponding real number storage unit 35 from the current real number “2” and the event signal B. In this case, in the next cycle, the configuration number conversion unit 32 fails to convert the logical number “4” to the real number, so the configuration number conversion unit 32 stores the configuration information of the logical number “4” in the configuration information memory 44.
  • the configuration rewriting unit 33 is requested to write the data in
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32.
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32.
  • FIG. 11E shows a correspondence table provided in the state management unit 31 after writing.
  • FIG. 12 shows a circuit example for invalidating an entry holding a transition to a specific real number in the corresponding real number storage unit 35.
  • FIG. 12 shows a circuit example of one entry of the corresponding real number storage unit 35, and holds a plurality of real number bit cells 60 that hold real numbers in bit units and information indicating whether or not the real numbers are valid.
  • a state bit cell 61 for FIG. 12 shows an example of a circuit in which the real number is composed of 6 bits, and the corresponding bit value is supplied to each real number bit cell 60 via two bit lines 71 (the upper line is for an inverted signal). Yes.
  • the real number bit cell 60 includes a storage element formed of two inverters shown in the upper part of the figure, a write element controlled via the word line 70, and a comparison circuit shown in the lower part of the figure.
  • the real number bit cell 60 is connected to a word line 70, a bit line 71, a comparison execution line 72 and a comparison result line 73.
  • a bit line 71, a comparison execution line 72, and a comparison result line 73 are connected to the status bit cell 61. Further, the precharge element 62 is connected to the comparison result line 73.
  • the state bit cell 61 includes a storage element composed of two inverters shown in the upper part of the figure, a write element controlled via the word line 70, and an invalidation write circuit shown in the lower part of the figure.
  • the real number bit cell 60 and the status bit cell 61 are connected to a read circuit (not shown) via a bit line 71.
  • the actual corresponding real number storage unit 35 has a configuration in which a plurality of circuits shown in FIG. 12 are arranged in parallel in the vertical direction of the figure. The entire circuit shares the bit line 71 and the comparison execution line 72. In FIG. 12, the configuration of the read circuit for reading the bit value stored in the real number bit cell 60 is omitted.
  • the potential of the comparison result line 73 is set to High by the precharge element 62 in advance.
  • the real number to be invalidated is supplied to each real number bit cell 60 via the bit line 71.
  • a bit pattern signal indicating an invalid state is supplied to the state bit cell 61 via the bit line 71.
  • the real number bit cell 60 compares the bit value supplied via the bit line 71 with the held value by the comparison circuit.
  • the potential of the comparison execution line 72 is High, if even one bit does not match the comparison result, the ground potential and the comparison result line 73 are connected, and the potential of the comparison result line 73 becomes Low.
  • the comparison results are the same for all bits, the potential of the comparison result line 73 is held at High.
  • the status bit cell 61 writes “invalid” to the storage element when the potential of the comparison result line 73 is Low by the invalidation writing circuit.
  • the state management unit 31 reads the next real number stored in the corresponding real number storage unit 35 and writes it in the real number register 34. Without using 32, the operation corresponding to the next logical number is executed in the next cycle.
  • the contents of the state management unit 31 in the above-described prior invention 1 are read out, and the calculation is performed in comparison with the case where the result read from the configuration number conversion unit is written in the real number register 34 according to the result.
  • the delay time required until execution can be reduced.
  • the reading process from the configuration number conversion unit 32 is executed in another cycle as in the present embodiment, the number of cycles required for the operation is reduced, and the performance of the data processing apparatus is improved.
  • the second embodiment is an example in which the above-described fifth embodiment is applied to the data processing apparatus of the first invention of the prior application (Japanese Patent Application No. 2006-103987).
  • FIG. 13 is a block diagram showing the configuration of the data processing apparatus of the second embodiment.
  • the arithmetic unit 4 of the present embodiment has a plurality of processor elements 41 (PE) including a register file (RFU), an ALU, and a data processing arithmetic unit (DMU), and each processor element is connected by a wiring and a switch (SW). It is the structure connected mutually.
  • processor element 41 including RFU, FFU, ALU, DMU, and the like is the computing unit 21 shown in the first embodiment.
  • the arithmetic unit 4 is not limited to the processor element 41, and may be composed of a logic array, for example.
  • the processor element 41 of this embodiment includes a configuration information memory 44.
  • the configuration information memory 44 reads the contents (configuration information) of the designated real number, and designates the operation of the RFU, FFU, ALU, DMU, etc. and the connection by the switch according to the configuration information. To do.
  • the state transition management unit 3 of the present embodiment corresponds to a DRP state transition management unit (STC) 3 including a state management unit 31, a configuration number conversion unit 32, a configuration rewriting unit 33, and a real number register 34.
  • STC DRP state transition management unit
  • the state management unit 31 of this embodiment includes a corresponding real number storage unit 35 and a corresponding real number supplementing unit 36.
  • the state management unit 31 When the state management unit 31 receives the current real number stored in the real number register 34 and the event signal sent from the calculation unit 4, the state management unit 31 sets the logical number of the next transition destination based on the real number and the event signal. read out. At the same time, if the current real number and the event signal issued from the calculation unit 4 are received, it is invalid if the real number of the next transition destination or the real number of the next transition destination is not stored from the corresponding real number storage unit 35. The information indicating is read.
  • corresponding storage location the storage position in the corresponding real number storage unit 35 specified by the current real number and the event signal is referred to as “corresponding storage location”.
  • the state management unit 31 When the effective real number of the next transition destination can be read from the corresponding storage location of the corresponding real number storage unit 35, the state management unit 31 writes the real number in the real number register 34.
  • the state management unit 31 When information indicating invalidity is read from the corresponding storage location of the corresponding real number storage unit 35, the state management unit 31 does not know the real number corresponding to the logical number of the next transition destination, and therefore the configuration number conversion unit 32 Is requested to convert the logical number of the next transition destination into a real number.
  • the state management unit 31 When the conversion from the logical number to the real number by the configuration number conversion unit 32 is successful, the state management unit 31 writes the real number received from the configuration number conversion unit 32 in the real number register 34. At the same time, the real number of the next transition destination is written in the corresponding storage location in the corresponding real number storage unit 35.
  • the configuration number conversion unit 32 when the conversion from the logical number to the real number by the configuration number conversion unit 32 fails, the configuration information of the logical number of the next transition destination is not stored in the configuration information memory 44. In this case, since the configuration information held in the configuration information memory 44 needs to be rewritten, the configuration number conversion unit 32 notifies the configuration rewrite unit 33 of the logical number of the next transition destination and requests rewriting of the configuration information memory 44. .
  • the configuration rewriting unit 33 determines a real number of configuration information that is unnecessary at present from the configuration information held in the configuration information memory 44, and stores an entry of the corresponding real number storage unit 35 in which the determined real number is stored. To disable. For selection of unnecessary configuration information, for example, a known method such as an LRU (Least Recently Used) method may be used. Then, the configuration information designated at the time of the rewrite request is written in the invalidated entry in the configuration information memory 44. The configuration information written to the configuration information memory 44 is acquired from the external memory 5. In addition, the real number transition destination candidate group in the state management unit 31 and the conversion information necessary for the conversion process from the logical number to the real number in the configuration number conversion unit 32 are updated, and the real number is written in the real number register 34.
  • LRU Least Recently Used
  • the configuration number conversion unit 32 writes the real number of the transition destination in the corresponding storage location in the corresponding real number storage unit 35 after the rewriting of the configuration information memory 44 by the configuration rewriting unit 33 is completed.
  • the state management unit 31 issues a WE cancel signal to the processor element 41 group during the conversion process from the logical number to the real number by the configuration number conversion unit 32 and the rewrite by the configuration rewrite unit 33, and prohibits writing to the register. Then, the operation of the processor element 41 group is stopped.
  • the corresponding real number supplementing unit 36 selects one invalid event signal in the corresponding real number storage unit 35 among the transition destinations from the real number, and precedes the logical number corresponding to the selected event signal.
  • the configuration number conversion unit 32 is notified.
  • the real number acquired from the configuration number conversion unit 32 Is written in the corresponding entry of the corresponding real number storage unit 35 and is also written in the real number register 34.
  • the real number held in the real number register 34 is notified to the configuration information memory 44 in the next cycle, and the corresponding configuration information is read from the configuration information memory 44 to operate each processor element 41 and switch connection. The relationship is determined. Then, the internal state number is notified to the processor element 41 group, and a predetermined calculation is executed in each processor element 41.
  • the configuration information memory 44 in each processor element 41 serves as the configuration information storage unit 14.
  • the state management unit 31 obtains the logical number of the next transition destination from the real number and the type of the event signal, and the information indicating the real number or invalidity in the corresponding real number storage unit 35 in FIG. It shall be held in the table format shown (correspondence table).
  • the real number, logical number, and internal state number are indicated using square brackets such as “0”.
  • a pair of a logical number and an internal state number is also indicated by using parentheses such as “1-1”. When it is simply expressed as “1-1”, it indicates a set of a logical number and an internal state number.
  • the configuration number conversion unit 32 holds the relationship between the real number and the logical number in the table format (conversion table) shown in FIG. 9, as in the first embodiment.
  • the configuration number conversion unit 32 of the present embodiment searches the conversion table shown in FIG. 9 and outputs the real number corresponding to the detected logical number in the associative memory format.
  • FIG. 9 shows that configuration information of logical number “0” is stored in real number “0”, and configuration information of logical number “1” is stored in real number “1”.
  • the configuration rewriting unit 33 can acquire each piece of configuration information of the object code from the external memory 6.
  • FIG. 15 shows a state transition diagram of an object code consisting of a total of 12 pieces of configuration information.
  • the state transition shown in FIG. 15 is the same as the state transition diagram shown in the first embodiment (FIG. 10), but all the states and state transitions are the same. Is different.
  • FIG. 16A shows a correspondence table included in the state management unit 31 at this time.
  • the configuration information of logical number “0” is written in real number “0”. Further, the corresponding real number storage unit 35 does not hold the real number of the transition destination.
  • the maximum value of the real number is “7”, and a total of eight pieces of configuration information can be held.
  • a real number “0” is written in the real number register 34. Further, the state management unit 31 outputs an internal state number “1”. Therefore, the configuration information memory 44 of each processor element 41 is notified of the real number “0”, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship. Further, the internal state number “1” is notified to each processor element 41 to determine the operation of some of the arithmetic units. As a result, a predetermined calculation is executed in each processor element 41.
  • the corresponding real number supplementing unit 36 selects one event signal that is “invalid” in the corresponding real number storage unit 35.
  • the corresponding real number supplementing unit 36 selects the event signal A.
  • the corresponding real number supplementing unit 36 notifies the configuration number converting unit 32 of the logical number “0” corresponding to the selected event signal A in advance.
  • the configuration number conversion unit 32 converts the logical number “0” into the real number “0” using the conversion table, and notifies the real number “0” to the real number register 34 and the state management unit 31.
  • the state management unit 31 When the calculation result by each processor element 41 is notified to the state management unit 31 as an event signal A, the event signal A coincides with the event signal A selected by the corresponding real number supplementation unit 36, and the configuration number conversion unit 32 Since the conversion from the logical number to the real number is successful, the real number register 34 holds the real number “0” notified from the configuration number conversion unit 32.
  • the state management unit 31 stores the real number “0” of the transition destination in the corresponding storage location of the corresponding real number storage unit 35 and also stores information indicating “valid”. Further, the state management unit 31 reads the internal state number “2” of the next cycle.
  • FIG. 16B shows a correspondence table included in the state management unit 31 at this time.
  • the real number “0” is written in the real number register 34, and the state management unit 31 outputs the internal state number “2”.
  • the real number “0” stored in the real number register 34 is notified to the configuration information memory 44, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship. Further, the internal state number “2” is notified to each processor element 41, and the operation of some arithmetic units is determined. As a result, a predetermined calculation is executed in each processor element 41.
  • the configuration information is the same as in the first cycle, but since the internal state number is different, the calculation result is different from that in the first cycle.
  • the corresponding real number supplementing unit 36 selects one invalid event signal in the corresponding real number storage unit 35. Here, it is assumed that the event signal B is selected.
  • the corresponding real number supplementing unit 36 notifies the configuration number converting unit 32 of the logical number “2” corresponding to the selected event signal B in advance.
  • the configuration number conversion unit 32 tries to convert the logical number “2” to the real number, but fails.
  • the configuration number conversion unit 32 requests the configuration rewriting unit 33 to write the configuration information of the logical number “2” into the configuration information memory 44.
  • the state management unit 31 continues to issue a WE cancel signal for stopping the operation of the processor element 41 group from the third cycle onward.
  • the register of the processor element 41 does not accept the content update by this signal. Also, the data input operation from the external port is stopped.
  • the state management unit 31 reads “1” as the internal state number when the operation is resumed.
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32. Here, an unused real number “1” is used.
  • the configuration rewriting unit 33 acquires the configuration information having the logical number “2” from the external memory 5 and writes the configuration information in the configuration information memory 44. Further, the configuration rewriting unit 33 writes the information of the transition destination of the logical number “2” in the entry of the real number “1” in the state management unit 31 and the logical number in the entry of the real number “1” in the configuration number conversion unit 32. Write “2”.
  • the configuration number converting unit 32 transmits the real number “1” corresponding to the logical number “2” to the real number register 34. Further, in order to resume the operation from the next cycle, the issuance of the WE cancel signal is stopped, and the processor element 41 group is caused to resume the operation.
  • FIG. 16C shows a correspondence table of the state management unit 31 at this time.
  • the real number “1” is written in the real number register 34, and the state management unit 31 outputs the internal state number “1”.
  • the real number “1” stored in the real number register 34 is notified to the configuration information memory 44, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship. Further, the internal state number “1” is notified to each processor element 41 to determine the operation of some of the arithmetic units. As a result, a predetermined calculation is executed in each processor element 41.
  • the corresponding real number supplementing unit 36 selects one invalid event signal in the corresponding real number storage unit 35. Here, it is assumed that the event signal B is selected.
  • the corresponding real number supplementing unit 36 notifies the configuration number converting unit 32 of the logical number “4” corresponding to the selected event signal B in advance.
  • the configuration number conversion unit 32 tries to convert the logical number “4” to the real number, but fails.
  • the state management unit 31 When the calculation result by each processor element 41 is notified to the state management unit 31 as the event signal A, the event signal A does not match the event signal B selected by the corresponding real number supplementation unit 36, so the state management unit 31 In accordance with the correspondence table created based on the transition diagram, the logical number “3” of the next state is determined from the current real number “1” and the event signal A. At the same time, “invalid” is read from the corresponding storage location of the corresponding real number storage unit 35.
  • the corresponding real number supplementation unit 36 selects the event signal B and the conversion result notified to the configuration number conversion unit 32 is unsuccessful, but does not match the event signal issued according to the calculation result by each processor element 41. Therefore, the configuration number conversion unit 32 does not make a rewrite request for the logical number “4”.
  • the state management unit 31 continues to issue the WE cancel signal for stopping the operation to the processor element 41 group after the 104th cycle.
  • the register of the processor element 41 does not accept the content update by this signal. Also, the data input operation from the external port is stopped.
  • the state management unit 31 reads “1” as the internal state number when the operation is resumed.
  • the state management unit 31 notifies the configuration number conversion unit 32 of the logical number “3” of the next state.
  • the configuration number conversion unit 32 attempts to convert the logical number “3” into a real number using the conversion table.
  • the configuration information of the logical number “3” is not stored in the configuration information memory 44, the conversion from the logical number to the real number fails.
  • the configuration information held in the configuration information memory 44 needs to be rewritten, the configuration number conversion unit 32 notifies the configuration rewriting unit 33 of the logical number “3” of the next transition destination, and the configuration information memory 44 is rewritten. Request.
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32. Here, an unused real number “2” is used.
  • the configuration rewriting unit 33 acquires the configuration information having the logical number “3” from the external memory 5 and writes the configuration information in the configuration information memory 44. Further, the configuration rewriting unit 33 writes the information of the transition destination of the logical number “3” in the entry of the real number “2” in the state management unit 31 and the logical number in the entry of the real number “2” in the configuration number conversion unit 32. Write “3”.
  • the configuration number converting unit 32 transmits the real number “2” corresponding to the logical number “3” to the real number register 34. Further, in order to resume the operation from the next cycle, the issuance of the WE cancel signal is stopped, and the processor element 41 group is caused to resume the operation.
  • FIG. 16D shows a correspondence table of the state management unit 31 at this time.
  • the real number “2” is written in the real number register 34, and the state management unit 31 outputs the internal state number “1”.
  • the real number “2” stored in the real number register 34 is notified to the configuration information memory 44, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship.
  • the internal state number “1” is notified to each processor element 41 to determine the operation of some of the arithmetic units. As a result, a predetermined calculation is executed in each processor element 41.
  • the corresponding real number supplementing unit 36 selects one invalid event signal in the corresponding real number storage unit 35. Here, it is assumed that the event signal A is selected.
  • the corresponding real number supplementing unit 36 notifies the configuration number converting unit 32 of the logical number “3” corresponding to the selected event signal A in advance.
  • the configuration number conversion unit 32 converts the logical number “3” into the real number “2” and notifies the real number “2” to the real number register 34 and the state management unit 31.
  • the event signal A matches the event signal A selected by the corresponding real number supplementation unit 36 and is sent by the configuration number conversion unit 32. Since the conversion from the logical number to the real number has succeeded, the real number register 34 holds the real number “2” notified from the configuration number conversion unit 32.
  • the state management unit 31 stores the real number “2” of the transition destination in the corresponding storage location of the corresponding real number storage unit 35 and also stores information indicating “valid”. Further, the state management unit 31 reads the internal state number “1” of the next cycle.
  • FIG. 16E shows a correspondence table included in the state management unit 31 at this time.
  • the real number “2” is written in the real number register 34, and the state management unit 31 outputs the internal state number “1”.
  • the real number “2” stored in the real number register 34 is notified to the configuration information memory 44, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship. Further, the internal state number “1” is notified to each processor element 41 to determine the operation of some of the arithmetic units. As a result, a predetermined calculation is executed in each processor element 41.
  • the corresponding real number supplementing unit 36 selects one invalid event signal in the corresponding real number storage unit 35. Here, it is assumed that the event signal B is selected.
  • the corresponding real number supplementing unit 36 notifies the configuration number converting unit 32 of the logical number “6” corresponding to the selected event signal B in advance.
  • the configuration number conversion unit 32 attempts to convert the logical number “6” to the real number, but fails.
  • the state management unit 31 When the calculation result by each processor element 41 is notified to the state management unit 31 as the event signal A, the event signal A does not match the event signal B selected by the corresponding real number supplementation unit 36, so the state management unit 31 In accordance with the correspondence table created based on the transition diagram, the logical number “3” of the next state is determined from the current real number “2” and the event signal A. At the same time, a valid real number “2” is read from the corresponding storage location of the corresponding real number storage unit 35.
  • the state management unit 31 Since the read result of the corresponding storage location in the corresponding real number storage unit 35 is “valid”, the state management unit 31 writes the real number “2” in the real number register 34 and sets the internal state number “1” of the next cycle. read out.
  • the corresponding real number supplementation unit 36 selects the event signal B and the conversion result notified to the configuration number conversion unit 32 is unsuccessful, but does not match the event signal issued according to the calculation result by each processor element 41. Therefore, the configuration number conversion unit 32 does not make a rewrite request for the logical number “6”.
  • the arithmetic unit 4 executes processing of logical number-internal state number “3-1”.
  • the correspondence table provided in the state management unit 31 at this time does not change from the 206th cycle shown in FIG. 16E.
  • the real number “2” is written in the real number register 34, and the state management unit 31 outputs the internal state number “1”.
  • the real number “2” stored in the real number register 34 is notified to the configuration information memory 44, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship. Further, the internal state number “1” is notified to each processor element 41 to determine the operation of some of the arithmetic units. As a result, a predetermined calculation is executed in each processor element 41.
  • the corresponding real number supplementing unit 36 selects one event signal that is “invalid” in the corresponding real number storage unit 35, but does not execute the process because there is no “invalid” entry.
  • the state management unit 31 determines that the current real number “2” and the event are in accordance with the correspondence table created based on the state transition diagram.
  • the logical number “6” of the next state is determined from the signal A.
  • the state management unit 31 reads “invalid” from the corresponding storage location of the corresponding real number storage unit 35.
  • the state management unit 31 continues to issue a WE cancel signal for stopping the operation to the processor element 41 group from the second cycle onward.
  • the register of the processor element 41 does not accept the content update by this signal. Also, the data input operation from the external port is stopped. Further, the state management unit 31 reads “1” as the internal state number when the operation is resumed.
  • the state management unit 31 notifies the configuration number conversion unit 32 of the logical number “6” of the next state.
  • the configuration number conversion unit 32 attempts to convert the logical number “6” into a real number using the conversion table.
  • the configuration information of the logical number “6” is not held in the configuration information memory 44, the conversion from the logical number to the real number fails. Therefore, the configuration number conversion unit 32 requests the configuration rewriting unit 33 to write the configuration information of the logical number “6” in the configuration information memory 44.
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32.
  • the unused real number “3” is used.
  • the configuration rewriting unit 33 acquires the configuration information having the logical number “6” from the external memory 5 and writes the configuration information in the configuration information memory 44. Further, the configuration rewriting unit 33 writes the information of the transition destination of the logical number “6” in the entry of the real number “3” in the state management unit 31 and the logical number in the entry of the real number “3” in the configuration number conversion unit 32. Write “6”.
  • the configuration number conversion unit 32 transmits the real number “3” corresponding to the logical number “6” to the real number register 34. Further, in order to resume the operation from the next cycle, the issuance of the WE cancel signal is stopped, and the processor element 41 group is caused to resume the operation.
  • FIG. 16F shows a correspondence table included in the state management unit 31 when returning from “1” to “2-1”.
  • the real number used in the state transition until reaching “1-1” next is the corresponding real number. Since it is stored in the number storage unit 35, an operation without using the configuration number conversion unit 32 is possible.
  • the real number “5” is written in the real number register 34, and the state management unit 31 outputs the internal state number “1”. Therefore, the real number “5” is notified to the configuration information memory 44 of each processor element 41 of the arithmetic unit 4, and the corresponding configuration information is read to determine the operation of each processor element 41 and the switch connection relationship. Further, the internal state number “1” is notified to each processor element 41 to determine the operation of some of the arithmetic units. As a result, a predetermined calculation is executed in each processor element 41.
  • the corresponding real number supplementing unit 36 selects one event signal that is “invalid” from the corresponding real number storage unit 35. Here, it is assumed that the event signal B is selected.
  • the corresponding real number supplementing unit 36 notifies the configuration number converting unit 32 of the logical number “1” corresponding to the selected event signal B in advance.
  • the configuration number conversion unit 32 converts the logical number “1” to the real number “5” and notifies the real number register 34 and the state management unit 31 of the real number “5”.
  • the state management unit 31 sets the entry identified by the real number “5” and the event signal B in the corresponding real number storage unit 35.
  • the real number “5” is stored, and information indicating “valid” is stored.
  • FIG. 16G shows a correspondence table included in the state management unit 31 at this time.
  • the state management unit 31 that has detected the discrepancy of the event signal determines the logical number “2” of the next state from the current real number “5” and the event signal A according to the correspondence table created based on the state transition diagram. To do. In addition, the state management unit 31 reads the valid real number “1” from the entry identified by the current real number “5” and the event signal A, and the real number “1” is the real number. Write to register 34.
  • the state management unit 31 reads the internal state number “1” of the next cycle.
  • FIG. 16H shows a correspondence table of the state management unit 31 after rewriting.
  • the state management unit 31 reads “invalid” from the corresponding real number storage unit 35 and the configuration number conversion unit 32 Since the conversion from the logical number to the real number also fails, rewriting by the configuration rewriting unit 33 is performed.
  • a correspondence table provided in the state management unit 31 when “7-1” is changed to “2-1” via “10-1” and “12-1” and is further changed to “4-1” is illustrated. 16I.
  • “invalid” is read from the corresponding real number storage unit 35 based on the current real number “1” and the event signal C. Further, in the next cycle, the configuration number conversion unit 32 fails to convert the logical number “5” to the real number, and the configuration number conversion unit 32 writes the configuration information of the logical number “8” in the configuration information memory 44. Request to the rewriting unit 33.
  • the configuration rewriting unit 33 rewrites the configuration information memory 44, the state management unit 31, and the configuration number conversion unit 32. Here, since there is no unused real number, it is necessary to determine where to write the configuration information of logical number “8”. Here, the logical number “10” is erased.
  • the entry holding the transition to the real number “4” in the corresponding real number storage unit 35 is invalidated.
  • the entry specified by the real number “3” and the event signal B and the entry specified by the real number “7” and the event signal A are applicable.
  • the entry specified by the real number “4” and the event signal A also corresponds.
  • all the contents of the real number “4” are deleted thereafter, only the contents of the corresponding real number storage unit 35 are stored here. There is no need to explicitly disable it.
  • FIG. 16J shows a correspondence table provided in the state management unit 31 after writing.
  • FIG. 16K shows a correspondence table provided in the state management unit 31 after rewriting.
  • FIG. 16L shows a correspondence table provided in the state management unit 31 at this time.
  • the configuration information of the logical number “10” is written into the real number “3”, and when the transition is made to “10-1”, the correspondence table provided in the state management unit 31 is shown in FIG. At this time, the corresponding real number storage unit 35 of the event signal A having the real number “7” remains invalid. This corresponding memory location is not written until the transition to “7-1”.
  • the state management unit 31 reads the contents of the corresponding real number storage unit 35 and writes them directly into the real number register 34.
  • the corresponding real number supplementing unit 36 supplements the contents of the corresponding real number storage unit 35.
  • the processing corresponding to the next logical number can be performed immediately in the next cycle without using the configuration number conversion unit 32, and the processing is executed as compared with the first embodiment. Since the number of necessary cycles is reduced, the processing performance is improved.
  • the third example is an example in which the above-described sixth embodiment is applied to the data processing apparatus of the first invention of the prior application (Japanese Patent Application No. 2006-103987).
  • FIG. 17 is a block diagram showing the configuration of the data processing apparatus of the third embodiment.
  • This example is an example in which the function of the corresponding real number supplementing unit 36 shown in the second example is realized by the configuration rewriting unit 33.
  • the configuration rewriting unit 33 includes a list indicating which entry in the state management unit 31 has a transition destination for each logical number, and updates the list when the configuration information is rewritten.
  • the corresponding real number supplementation unit 36 of the second embodiment supplements only the entry of the current real number in the corresponding real number storage unit 35, but the configuration rewriting unit 33 of the present embodiment writes the configuration information. Then, the corresponding real number storage unit 35 of the real number of the configuration information written immediately after resuming the operation is replenished, and thereafter, the corresponding real number storage unit 35 of other real numbers is replenished.
  • the operation of the data processing apparatus is the same as that of the second embodiment until reaching the state shown in FIG. 16M.
  • the second embodiment when there is “invalid” in the entry of the real number in the corresponding real number storage unit 35 when transitioning to a real number, the corresponding real number supplementing unit 36 operates every time.
  • the corresponding real number storage unit 35 is replenished only immediately after the configuration rewriting unit 33 rewrites the configuration information.
  • the configuration rewriting unit 33 writes the configuration information of the logical number “10” to the real number “3”, and when the state shown in FIG. Referring to the list of entries having “10” as the transition destination, the real number “7” in the corresponding real number storage unit 35 and the entry specified by the event signal A are assigned to the real number corresponding to the transition destination logical number “10”. Write the number “3”.
  • the second implementation Compared to the example, wasteful operations can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Logic Circuits (AREA)

Abstract

　制御部の状態管理部内に対応実番号記憶部を備え、対応実番号記憶部は構成番号変換部で論理番号から変換された実番号を保持する。状態管理部は、次回以降の処理サイクルにおいて、次に遷移する状態の構成情報の実番号を対応実番号記憶部で既に保持している場合は、状態管理部から構成情報記憶部に実番号を直接供給する。

Description

データ処理装置
　本発明は所定の処理を実行する回路の変更が可能な再構成デバイスから成るデータ処理装置に関する。
　情報処理装置は、その利用範囲が広がり、より高度な演算処理あるいは画像や動画のように大量のデータを高速に処理する能力が要求されている。このような要求を満たすための手法として、ホストプロセッサとは別に特定の演算や処理を専用に実行するＤＳＰ（Digital　Signal　Processor）やＡＳＩＣ（Application　Specific　Integrated　Circuit）等を備え、ＣＰＵ等のホストプロセッサの処理負荷を軽減することで情報処理装置としての処理能力を向上させた構成が知られている。
　しかしながら、近年の情報処理装置では、画像、動画、音声、音楽等のマルチメディアデータに対して様々な規格の圧縮／伸長処理や演算処理等が必要であり、またインターネット等のネットワークを介して各種データを送受信するための通信処理にも様々なプロトコルが用いられるようになってきている。さらに、ネットワーク上で送受信される情報の安全性が問題となっているため、情報セキュリティのための暗号化処理やそれを解読するための復号処理等も必要となる。そのため、これらの処理に応じて多数のＤＳＰやＡＳＩＣ等を備えていたのでは、情報処理装置の回路規模やコストが膨大なものとなってしまう。
　そこで、情報処理装置にＦＰＧＡ（Field　Programmable　Gate　Array）、ＣＰＬＤ（Complex　Programmable　Logic　Device）あるいはＤＲＰ（Dynamically　Reconfigurable　Processor）等の再構成デバイスから成るデータ処理装置を備え、必要に応じて該データ処理装置内のプログラムを書き換えて処理を実行させることにより、情報処理装置のスループットを向上させると共に、コストを低減しつつ様々な処理要求への対応を可能にした構成がある。
　再構成デバイスは、プログラム（オブジェクトコード）を格納するための内部メモリを備え、ＣＰＵ等の制御により外部メモリに格納されたオブジェクトコードを内部メモリへロードし、ロードしたオブジェクトコードにしたがって内部に回路を構成し、該回路により入力されたデータに対して処理を実行する。
　なお、ＤＲＰについては、例えば特許文献１～６や非特許文献１にその詳細が記載されている。ＤＲＰは、演算処理を実行する演算部と、演算部の動作を制御する制御部とを備えた構成である。演算部は、小規模の複数の演算器とそれらの接続を切り替える相互接続部とを備え、各演算器及び相互接続部に対する命令コードを切り換えることで各種の処理を実行する。
　ＤＲＰで実行可能な処理には様々な種類があり、例えば処理の途中でメモリから他のデータを読み出し、それらのデータを用いて処理を続行する場合もある。ＤＲＰは、内部メモリを備えているが、その記憶容量は限定されていることが多い。したがって、ＤＲＰによる処理では、処理途中で大きな記憶容量を必要とするテーブルやデータを参照する際に、それらが格納されたメモリへアクセスする必要がある。そのための処理方法については、例えば特許文献７や特許文献８に記載されている。
　上記した背景技術のデータ処理装置では、処理対象となるデータに応じて生成された１つ以上の構成情報から成るオブジェクトコードにしたがって処理を実行する場合、データ処理装置に格納された構成情報の位置を直接指定しつつ、処理を実行する手法が採られている。
　ここで、構成情報とは、ある時点における演算器に対する演算命令、相互接続部における各演算器の接続関係を示す情報、イベント信号とそれに対応して次に選択すべき構成情報の関係を示す情報等を備えた、データ処理装置内に仮想的に回路を構成するために必要な情報である。オブジェクトコードは、所望の処理を実行するために必要な構成情報の集まりを示す。
　しかしながら、このような方法では、データ処置装置に複数のオブジェクトコードを搭載すると、それらのオブジェクトコードが備える構成情報の格納位置が重なる場合は、それらが重ならないようにオブジェクトコードを合成し直す必要がある。
　また、データ処理装置に複数のオブジェクトコード、あるいは大規模なオブジェクトコードを搭載した結果、データ処理装置で保持可能な構成情報数を超える場合、データ処理装置では、動作の停止、保持しているオブジェクトコードの入れ替え、再始動等の一連の処理を実行する必要がある。この動作のために外部にＭＰＵ等の処理装置が必要となる。その際、背景技術のデータ処理装置では、オブジェクトコードの合成時に決定した場所にしか構成情報を搭載できないため、同じ機能のコードから成る構成情報であっても、違う場所に搭載する場合は同じ機能のコードから成る構成情報を複数用意する必要がある。その場合、構成情報の共有化ができないため、データ処置装置で同じ構成情報を複数保持したり、同じ構成情報を再度書き換える等の処理が発生したりするため、処理が遅くなる問題があった。
　このような問題を解決するため、本出願人は、構成情報の格納先の制限を無くすと共に構成情報の共有化を可能にしたデータ処理装置を既に提案している（特願２００６－１０３９８７号：以下、先願発明１と称す）。
　この先願発明１では、上記制御部に加えて、該制御部が制御する状態遷移よりも規模が小さい所定のグループ内の状態遷移を制御する補助制御部を設け、制御部では該グループ間の状態遷移を制御し、補助制御部では各グループ内の状態遷移を制御する構成を示している。そして、このような制御構造が階層化された構成では、補助制御部が制御部よりも高速に状態の遷移を制御できるため、従来のデータ処理装置よりも高速な処理が可能であると主張している。
　しかしながら、実際に、アプリケーションからオブジェクトコードを作成し、該オブジェクトコードによるデータ処理装置の動作を検証すると、制御部によって状態の遷移を制御することが多いアプリケーションも存在する。
　その場合、状態遷移の制御元が補助制御部から制御部へ切り替わる機会が増大し、その切り替えに要する時間も増大するため、補助制御部を持たない構成よりもデータ処理装置全体の処理時間が長くなってしまうことがある。すなわち、制御構造が階層化されたデータ処理装置では、処理対象のアプリケーションによっては、制御構造が階層化されていないデータ処理装置よりも処理時間が長くなることがある。
　そこで、本出願人は、特願２００８－２１５７６４号（以下、先願発明２と称す）にて、この制御部による遷移制御を演算部の動作と同時に行うことで動作所要時間を低減する構成を提案している。
　しかしながら、先願発明２でも、各状態が多分岐する場合は演算部の動作と同時に遷移制御を行うことができないため、動作所要時間をわずかに低減できる程度に留まっている。また、補助制御部を備えることでデータ処理装置全体の制御が複雑になるという問題もある。
　また、本出願人は、特願２００９－０１９５６１号（以下、先願発明３と称す）にて、事前に論理番号及び実番号をそれぞれ割り当てたオブジェクトコードを用い、状態管理部において次論理番号と次実番号を保持することで、構成番号変換部が無くても並列演算装置で保持できる数を超える数の構成情報を備えた大規模なオブジェクトコードを実現できるデータ処理装置を提案している。
　しかしながら、先願発明３では、オブジェクトコードに論理番号及び実番号を事前に割り当てることで処理の実行時に構成情報の配置が制限されるため、データ処理装置の性能が低下することがある。また、構成情報の書き込み時、状態管理部の次論理番号及び次実番号を全て書き換えるまで演算部の動作を再開できないため、多数の状態からの遷移先となる構成情報を書き込む時に、この状態管理部の書き換えのオーバヘッドが問題となる。
特開２０００－１３８５７９号公報 特開２０００－２２４０２５号公報 特開２０００－２３２３５４号公報 特開２０００－２３２１６２号公報 特開２００３－０７６６６８号公報 特開２００３－０９９４０９号公報 特開２００５－２２２１４１号公報 特開２００５－２２２１４２号公報
Hideharu　Amano,　Akiya　Jouraku,　Kenichiro　Anjo,　"A　Dynamically　Adaptive　Hardware　on　Dynamically　Reconfigurable　Processor",　IEICE　Transactions,　Vol.　E86-B,　No.12,　pp.　3385-3391,　2003.
　そこで本発明は、背景技術と比べて動作所要時間をより低減できるデータ処理装置を提供することを目的とする。
　上記目的を達成するため本発明のデータ処理装置は、複数の演算器及び前記演算器の接続を切り換える相互接続部を備え、前記演算器に対する演算命令及び前記演算器の接続関係を示す情報を含む少なくとも一つの構成情報から成るオブジェクトコードにしたがって各種の処理を実行するための回路を変更することが可能なデータ処理装置であって、
　現在の動作状態、次に遷移する状態の候補群及び前記演算器から発行されるイベント信号に基づき、次の動作状態で用いる構成情報の、前記オブジェクトコードに含まれる各構成情報の相互関係の情報を示す論理番号を決定する状態管理部と、
　前記論理番号を対応する前記構成情報が実際に保存された位置を示す実番号に変換するための変換情報を備え、前記状態管理部で決定した論理番号に対応する実番号を出力する構成番号変換部と、
　前記構成情報が格納され、前記構成番号変換部から出力された実番号に対応する構成情報を前記演算器及び前記相互接続部へ通知する構成情報記憶部と、
　前記状態管理部内に現在の動作状態、次に遷移する状態の候補群及び前記演算器から発行されるイベント信号に対応付けられた論理番号に対応する実番号を、その有効性と共に保持する対応実番号記憶部と、
を有する。
図１は、第１の実施の形態のデータ処理装置の構成を示すブロック図である。 図２は、第２の実施の形態のデータ処理装置の形態の構成を示すブロック図である。 図３は、第３の実施の形態のデータ処理装置の構成を示すブロック図である。 図４は、第４の実施の形態のデータ処理装置の構成を示すブロック図である。 図５は、第５の実施の形態のデータ処理装置の構成を示すブロック図である。 図６は、第６の実施の形態のデータ処理装置の構成を示すブロック図である。 図７は、第１実施例のデータ処理装置の構成を示すブロック図である。 図８は、第１実施例の状態遷移管理部が次論理番号の決定に用いる対応表の一例を示す模式図である。 図９は、第１実施例の構成番号変換部が論理番号から実番号への変換に用いる変換表の一例を示す模式図である。 図１０は、第１実施例のデータ処理装置で用いるオブジェクトコードによる状態遷移図の一例を示す模式図である。 図１１Ａは、図１０の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１１Ｂは、図１０の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１１Ｃは、図１０の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１１Ｄは、図１０の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１１Ｅは、図１０の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１２は、図７に示したデータ処理装置が備える対応実番号記憶部の一構成例を示す回路図である。 図１３は、第２実施例のデータ処理装置の構成を示すブロック図である。 図１４は、第２実施例の状態遷移管理部が次論理番号の決定に用いる対応表の一例を示す模式図である。 図１５は、第２実施例のデータ処理装置で用いるオブジェクトコードによる状態遷移図の一例を示す模式図である。 図１６Ａは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｂは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｃは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｄは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｅは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｆは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｇは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｈは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｉは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｊは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｋは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｌは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１６Ｍは、図１５の状態遷移図にしたがった動作時における状態遷移管理部が備える対応表及び構成番号変換部が用いる変換表の一例を示す模式図である。 図１７は、第３実施例のデータ処理装置の構成を示すブロック図である。
　次に本発明について図面を用いて説明する。
（第１の実施の形態）
　図１は第１の実施の形態のデータ処理装置の構成を示すブロック図である。
　以下、論理番号はオブジェクトコードに含まれる各構成情報の相互関係の情報を示し、実番号は構成情報が実際に構成情報記憶部１３に保存されている格納位置とする。
　図１に示すように、本実施形態のデータ処理装置は、制御部１及び演算部２を有する構成である。
　制御部１は、状態管理部１１、構成番号変換部１２、構成情報記憶部１４及び構成書換部１３を備えている。演算部２は、複数の演算器２１及び該複数の演算器２１を接続するための相互接続部２２を備えている。
　状態管理部１１は、構成情報に含まれる現在の動作状態及び次に遷移する状態の候補群（遷移先候補群）、並びに演算部２から送出されるイベント信号に基づき、予め備える状態遷移表を用いて次の動作状態で使用する構成情報の論理番号を決定し、該決定した論理番号を構成番号変換部１２へ通知する。
　論理番号はオブジェクトコードに含まれる各構成情報の相互関係を示す情報である。構成情報記憶部１３に保存されている構成情報の実際の格納位置は実番号によって特定される。
　本実施形態の状態管理部１１は対応実番号記憶部１５を備える。対応実番号記憶部１５は、実番号とその実番号が有効であるか無効であるかを示す情報を一時的に保持する。状態管理部１１は、現在動作状態にある構成情報の論理番号と演算部２から送出されるイベント信号とに基づいて対応実番号記憶部１５から実番号の読み出しを試みる。対応実番号記憶部１５から有効な実番号を読み出せた場合、状態管理部１１は該実番号を構成情報記憶部１４へ通知する。対応実番号記憶部１５から無効を示す情報を読み出した場合は、対応する論理番号を構成番号変換部１２へ通知すると共に演算部２の動作を停止させる。
　また、状態管理部１１は、構成番号変換部１２から実番号が通知されると、該実番号を対応実番号記憶部１５の所定の格納位置に書き込むと共に、該実番号が有効であることを示す情報を格納する。
　構成番号変換部１２は、予め備える変換表を用いて状態管理部１１から通知された構成情報の論理番号を実番号に変換し、該実番号を構成情報記憶部１４及び状態管理部１１へ通知する。論理番号から実番号への変換が失敗した場合、構成情報記憶部１４に必要な構成情報が格納されていないため、構成番号変換部１２は、構成書換部１３に該論理番号を通知し、構成情報記憶部１４内の構成情報の書き換えを要求する。
　構成書換部１３は、データ処理装置の初動時に、構成情報記憶部１３に構成情報を書き込み、状態管理部１１に状態遷移表を書き込み、構成番号変換部１２に変換表を書き込む。
　また、構成書換部１３は、構成番号変換部１２から書き換え要求が発行されると、構成情報記憶部１４に保存された構成情報のうち、現時点で不要な構成情報の実番号を決定し、該決定した実番号が記憶された対応実番号記憶部１５内のエントリを無効にする。さらに、該実番号で特定される構成情報を、構成情報記憶部１４から要求された、指定された構成情報に書き換える。また、構成書換部１３は、状態管理部１１の該実番号の遷移先候補群と、構成番号変換部１２の論理番号から実番号への変換処理に必要な変換情報とを更新する。不要な構成情報の選択には、例えばＬＲＵ（Least　Recently　Used）法等の周知の方法を用いればよい。
　構成書換部１３は、構成番号変換部１２からの書き換え要求に対して基本的に指定された構成情報を１つだけ書き換えるが、指定された構成情報と共にそれ以降に使用する構成情報も併せて書き換えてよい。この場合も、現時点で不要な実番号が格納された対応実番号記憶部１５のエントリの無効化、状態管理部１１の遷移先候補群及び構成番号変換部１２の論理番号から実番号への変換処理に必要な変換情報の書き換えを行う。
　構成情報記憶部１４は、複数の構成情報を記憶する。構成情報記憶部１４は、状態管理部１１、構成番号変換部１２あるいは構成書換部１３から実番号が通知されると、通知された実番号を保持する。構成情報記憶部１４は、保持した実番号に対応する構成情報を読み出し、演算部２に通知する。また、保持した実番号を状態管理部１１に通知する。
　対応実番号記憶部１５は、遷移先候補群と演算部２から送出されたイベント信号とにより、次の動作状態で使用する構成情報の実番号とそれが有効であるか無効であるかを示す情報とを読み出す。また、対応実番号記憶部１５は、指定された実番号を検索し、検出した全てのエントリを無効に設定する機能を備える。
　演算部２は、順次遷移する複数の動作状態毎に構成情報記憶部１４から通知された構成情報にしたがって演算器２１を用いて演算処理を実行する。また、演算過程で発生するイベント信号を制御部１の状態管理部１１に出力する。
　相互接続部２２は、構成情報記憶部１４から通知された構成情報にしたがって複数の演算器２１の接続関係を切り換える。
　なお、図１に示すデータ処理装置の各構成要素は、それぞれ図１に示した機能単位で独立して備える必要はなく、任意の構成要素が他の構成要素に含まれていてもよく、任意の構成要素が複数の部品で構成されていてもよい。例えば、構成情報記憶部１４は、演算器２１や相互接続部２２がそれぞれ備える不図示のメモリによって構成されてもよい。また、図１に示すデータ処理装置の各構成要素は、その全てを１つの装置内に備える必要はない。例えば、構成書換部１３は、外部の装置や外部のＭＰＵ等で実現してもよい。
　構成情報は、上述したように、ある時点における演算器２１に対する演算命令、相互接続部２２による各演算器２１の接続関係を示す情報、イベント信号とそれに対応して次に選択すべき構成情報の関係を示す情報等を備えた、データ処理装置内に仮想的に回路を構成するために必要な情報である。オブジェクトコードは、所望の処理を実行するために必要な構成情報の集まりを示す。
　演算器２１は、いわゆる算術演算器（ＡＬＵ）を備えた構成、あるいは複数種類の演算器とレジスタ等の記憶素子とを組み合わせた構成が考えられる。
　なお、状態管理部１１は、現在の状態とイベント信号とから次に遷移すべき状態を決定できればどのような構成でもよい。例えば、状態管理部１１には、各状態間の遷移関係を示す対応表を備える構成が考えられる。
　また、構成番号変換部１２は、状態管理部１１が指定する構成情報の論理番号を実番号に変換できればどのような構成でもよい。構成番号変換部１２には、例えば論理番号と実番号の対応関係を示す変換表を備えた構成、あるいは論理番号と実番号の相対値を基準に論理番号から実番号へ変換するための機能を備えた構成が考えられる。本実施形態では、構成番号変換部１２による論理番号から実番号へ変換するための処理で必要な上記対応表や相対値等を「変換情報」と総称する。
　以上の各構成要素に対する要件は、第１の実施の形態だけでなく、以下に記載する第２の実施の形態から第６の実施の形態、並びに第１実施例から第３実施例にも適用される。
　本実施形態のデータ処理装置では、状態管理部１１に実番号とその実番号が有効であるか無効であるかを示す情報を一時的に保持する対応実番号記憶部１５を備えることで、遷移元と遷移先の両方の構成情報が書き込まれた後の初回の遷移では、次の動作状態で使用する構成情報の実番号が無効であり、構成番号変換部１２によって論理番号から実番号への変換処理が必要になる。
　しかしながら、２回目以降は対応実番号記憶部１５に次の動作状態で使用する構成情報の有効な実番号が保持されている。したがって、本実施形態のデータ処理装置によれば、先願発明１，２に記載されたデータ処理装置と比べて動作所要時間を低減できる。
　また、先願発明３に記載されたデータ処理装置では、構成情報の書き込み時に全ての実番号を構成情報記憶部１４へ書き込み、その後、演算部２の動作を再開するが、本実施形態のデータ処理装置では、構成情報の書き込み時に実番号の情報を書き込まず、必要に応じて構成番号変換部１２により論理番号から実番号への変換処理を経た後、対応実番号記憶部１５にその実番号を書き込む。そのため、本実施形態のデータ処理装置によれば、先願発明３に記載されたデータ処理装置と比べても動作所要時間を低減できる。
（第２の実施の形態）
　図２は第２の実施の形態のデータ処理装置の構成を示すブロック図である。
　第２の実施の形態のデータ処理装置は、状態管理部１１に第１の実施の形態で示した対応実番号記憶部１５と共に対応実番号補充部１６を備える構成である。
　対応実番号補充部１６は、演算部２の動作中に、状態管理部１１の遷移先候補群のうち、対応実番号記憶部１５内の無効なエントリの論理番号を構成番号変換部１２へ通知し、構成番号変換部１２により該論理番号に対応する実番号が通知されると、該実番号を対応実番号記憶部１５の所定の格納位置に書き込み、該実番号が有効であることを示す情報を格納する。
　以上の動作において、構成番号変換部１２による論理番号から実番号への変換処理が失敗した場合は、遷移先の構成情報が構成情報記憶部１４に格納されていないことを意味するため、対応実番号記憶部１５内の該エントリは無効のままとする。なお、演算部２の動作中における構成情報記憶部１４の書き換えが許されている場合は、この段階で構成書換部１３に書き換え要求を発行してもよい。その他の制御部１及び演算部２の構成及び動作は第１の実施の形態で示したデータ処理装置と同様であるため、その説明は省略する。
　本実施形態のデータ処理装置によれば、状態管理部１１に対応実番号記憶部１５及び対応実番号補充部１６を備えることで、遷移元と遷移先の両方の構成情報が構成情報記憶部１４に書き込まれてから初回の遷移でも、演算部２の動作中に次の動作状態で使用する構成情報の論理番号を実番号に変換して有効な状態となるため、第１の実施の形態のデータ処理装置と比べて動作所要時間を低減できる。
　また、演算部２の動作中における構成情報記憶部１４の書き換えが許されている場合は、演算部２が長時間動作している間に遷移先の構成情報を順次構成情報記憶部１４に書き込むことができるため、オンデマンドで構成情報記憶部１４を書き換える背景技術のデータ処理装置と比べて動作所要時間を低減できる。
(第３の実施の形態)
　図３は第３の実施の形態のデータ処理装置の構成を示すブロック図である。
　第３の実施の形態のデータ処理装置は、構成書換部１３が対応実番号記憶部１５のエントリの無効化及び実番号の書き込みを行う点で第１の実施の形態と異なっている。
　構成書換部１３は、構成番号変換部１２からの書き換え要求に対して指定された構成情報を書き換えた後、対応実番号記憶部１５の書き換え対象となる実番号が格納されたエントリを無効化し、状態管理部１１の遷移先候補群および構成番号変換部１２による論理番号から実番号への変換処理で必要な変換情報の書き換えを行う。その後、演算部２による動作が再開される。構成書換部１３は、書き換えた構成情報の遷移先の論理番号に対応する実番号が有効であれば、該実番号を対応実番号記憶部１５の所定の格納位置に書き込み、該実番号が有効であることを示す情報を格納する。
　また、構成書換部１３は、書き換えた構成情報への遷移を行う旨が記された対応実番号記憶部１５の各エントリに対し、実番号を対応実番号記憶部１５の所定の位置に書き込み、該実番号が有効であることを示す情報を格納する。その他の制御部１及び演算部２の構成及び動作は第１の実施の形態で示したデータ処理装置と同様であるため、その説明は省略する。
　本実施形態のデータ処理装置によれば、構成書換部１３により対応実番号記憶部１５のエントリの無効化及び実番号の書き込みを行うことで、遷移元と遷移先の両方の構成情報が書き込まれてから初回の遷移でも、演算部２の動作中に次の動作状態で使用する構成情報の論理番号を実番号に変換して有効な状態となるため、第１の実施の形態と比べて動作所要時間を低減できる。
　また、演算部２の動作中における構成情報記憶部１４の書き換えが許されている場合は、演算部２が長時間動作している間に遷移先の構成情報を順次構成情報記憶部１４に書き込むことができるため、オンデマンドで構成情報記憶部１４を書き換える背景技術のデータ処理装置に比べて動作所要時間を低減できる。
(第４の実施の形態)
　図４は第４の実施の形態のデータ処理装置の構成を示すブロック図である。
　第４の実施の形態のデータ処理装置は、状態管理部１１が論理番号と共に内部状態番号を管理し、演算部２に対して内部状態番号を指定する点で第１の実施の形態と異なっている。
　状態管理部１１は、構成情報に含まれる現在の動作状態及び次に遷移する状態の候補群（遷移先候補群）と演算部２から送出されたイベント信号とにより、次の動作状態で使用する構成情報の論理番号と内部状態番号とを決定し、該内部状態番号を演算部２に指定する。
　また、本実施形態の状態管理部１１は対応実番号記憶部１５を備えている。状態管理部１１は、現動作状態と演算部２から送出されたイベント信号とに基づき対応実番号記憶部１５から実番号の読み出しを試みる。対応実番号記憶部１５から有効な実番号を読み出せた場合、状態管理部１１は、該実番号を構成情報記憶部１４へ通知する。また、対応実番号記憶部１５から無効を示す情報を読み出した場合は、対応する論理番号を構成番号変換部１２へ通知すると共に演算部２の動作を停止させる。
　状態管理部１１は、構成番号変換部１２から実番号が通知されると、該実番号を対応実番号記憶部１５の所定の格納位置に書き込み、該実番号が有効であることを示す情報を格納する。
　演算部２は、順次遷移する複数の動作状態毎に構成情報記憶部１４から通知される構成情報にしたがって演算処理を実行する。このとき、演算部２は、状態管理部１１が指定する内部状態番号を演算処理に使用する。また、演算過程で発生するイベント信号を制御部１の状態管理部１１に発行する。
　相互接続部２２は、構成情報記憶部１４から通知された構成情報にしたがって複数の演算器２１の接続関係を切り換える。その他の制御部１及び演算部２の構成及び動作は第１の実施の形態で示したデータ処理装置と同様であるため、その説明は省略する。
　本実施形態のデータ処理装置によれば、状態管理部１１が論理番号と内部状態番号を管理し、かつ論理番号と内部状態番号とを分離して保持し、論理番号を実番号への変換対象とし、内部状態番号を演算部２に対して指定することで、第１の実施の形態のデータ処理装置と比べて、より多くの状態に遷移するオブジェクトコードにしたがった処理が可能である。
(第５の実施の形態)
　図５は本発明のデータ処理装置の第５の実施の形態の構成を示すブロック図である。
　第５の実施の形態のデータ処理装置は、状態管理部１１が対応実番号記憶部１５および対応実番号補充部１６を備える点で第４の実施の形態と異なっている。
　対応実番号補充部１６は、演算部２の動作中に、状態管理部１１の遷移先候補群のうち、対応実番号記憶部１５内の無効のエントリの論理番号を構成番号変換部１２へ通知し、構成番号変換部１２から実番号が通知されると、該実番号を対応実番号記憶部１５の所定の格納位置に書き込み、該実番号が有効であることを示す情報を格納する。ここで、論理番号から実番号への変換に失敗した場合は、構成情報記憶部１４に遷移先の構成情報が格納されていないため、対応実番号記憶部１５内の該エントリは無効のままとする。
　なお、演算部２の動作中における構成情報記憶部１４の書き換えが許されている場合は、この段階で構成書換部１３に書き換え要求を発行してもよい。その他の制御部１及び演算部２の構成及び動作は第４の実施の形態で示したデータ処理装置と同様であるため、その説明は省略する。
　本実施形態のデータ処理装置によれば、状態管理部１１に対応実番号記憶部１５及び対応実番号補充部１６を備えることで、遷移元と遷移先の両方の構成情報が書き込まれてから初回の遷移でも、演算部２の動作中に次の動作状態で使用する構成情報の論理番号を実番号に変換して有効な状態となるため、第１の実施の形態と比べて動作所要時間を低減できる。
　また、演算部２の動作中における構成情報記憶部１４の書き換えが許されている場合は、演算部２が長時間動作する間に遷移先の構成情報を順次構成情報記憶部１４に書き込むことができるため、オンデマンドで構成情報記憶部１４を書き換える背景技術のデータ処理装置に比べて動作所要時間を低減できる。
(第６の実施の形態)
　図６は第６の実施の形態のデータ処理装置の構成を示すブロック図である。
　第６の実施の形態のデータ処理装置は、構成書換部１３が対応実番号記憶部１５のエントリの無効化及び実番号の書き込みを行う点で第４の実施の形態と異なっている。
　構成書換部１３は、構成番号変換部１２からの書き換え要求に対して指定された構成情報を書き換えた後、対応実番号記憶部１５の書き換え対象となる実番号が格納されたエントリを無効化し、状態管理部１１の遷移先候補群および構成番号変換部１２による論理番号から実番号への変換処理で必要な変換情報の書き換えを行う。その後、演算部２による動作が再開される。構成書換部１３は、書き換えた構成情報の遷移先の論理番号に対応する実番号が有効であれば、該実番号を対応実番号記憶部１５の所定の格納位置に書き込み、該実番号が有効であることを示す情報を格納する。
　また、構成書換部１３は、書き換えた構成情報への遷移を行う旨が記された対応実番号記憶部１５の各エントリに対し、実番号を対応実番号記憶部１５の所定の位置に書き込み、該実番号が有効であることを示す情報を格納する。その他の制御部１及び演算部２の構成及び動作は第４の実施の形態で示したデータ処理装置と同様であるため、その説明は省略する。
　本実施形態のデータ処理装置によれば、構成書換部１３により対応実番号記憶部１５のエントリの無効化及び実番号の書き込みを行うことで、遷移元と遷移先の両方の構成情報が書き込まれてから初回の遷移でも、演算部２の動作中に次の動作状態で使用する構成情報の論理番号を実番号に変換して有効な状態となるため、第４の実施の形態と比べて動作所要時間を低減できる。
　また、演算部２の動作中における構成情報記憶部１４の書き換えが許されている場合は、演算部２が長時間動作している間に遷移先の構成情報を順次構成情報記憶部１４に書き込むことができるため、オンデマンドで構成情報記憶部１４を書き換える背景技術のデータ処理装置に比べて動作所要時間を低減できる。
　次に本発明のデータ処理装置の実施例について図面を用いて説明する。
（第１実施例）
　第１実施例のデータ処理装置は、上記先願発明１（特願２００６－１０３９８７号）のデータ処理装置に上述した第１の実施の形態を適用する例である。
　図７は第１実施例のデータ処理装置の構成を示すブロック図である。
　本実施例では、上記先願発明１に記載されたデータ処理装置の状態遷移管理部（ＳＴＣ）３のみ変更し、演算部４については何も変更していない。
　本実施例の演算部４は、レジスタファイル（ＲＦＵ）、ＡＬＵ、データ処理演算器（ＤＭＵ）を備えた複数のプロセッサエレメント４１（ＰＥ）を有し、各プロセッサエレメント４１が配線及びスイッチ（ＳＷ）により相互に接続される構成である。このような構成では、ＲＦＵ、ＦＦＵ、ＡＬＵ、ＤＭＵ等を備える各プロセッサエレメント４１が第１の実施の形態で示した演算器２１となる。なお、演算部４は、上記プロセッサエレメント４１に限らず、例えばロジックアレイで構成してもよい。
　本実施例のプロセッサエレメント４１は構成情報メモリ４４を備える。構成情報メモリ４４は、実番号が指定されると、該指定された実番号の内容（構成情報）を読み出し、ＲＦＵ、ＦＦＵ、ＡＬＵ、ＤＭＵ等の動作及びスイッチによる接続を指定する。
　本実施例の状態遷移管理部３は、状態管理部３１、構成番号変換部３２、構成書換部３３および実番号レジスタ３４を備えたＤＲＰの状態遷移管理部（ＳＴＣ）３に相当する。
　本実施例では、状態管理部３１に対応実番号記憶部３５を備えている。
　状態管理部３１は、実番号レジスタ３４に格納された現在の実番号と、演算部４から送出されたイベント信号とを受け取ると、該実番号及びイベント信号に基づいて次遷移先の論理番号を決定する。また同時に、現在の実番号と演算部４から発行されたイベント信号を受け取ると、対応実番号記憶部３５から次遷移先の実番号または次遷移先の実番号が格納されていない場合は無効を示す情報を読み出す。
　以降、現在の実番号とイベント信号で特定される対応実番号記憶部３５内の格納位置（エントリ）を「対応記憶箇所」と称す。
　対応実番号記憶部３５の対応記憶箇所から次遷移先の実番号を読み出すことができた場合、状態管理部３１は該実番号を実番号レジスタ３４に書き込む。
　また、対応実番号記憶部３５の対応記憶箇所から無効を示す情報を読み出した場合、状態管理部３１は、次遷移先の論理番号に対応する実番号が不明であるため、構成番号変換部３２に対して次遷移先の論理番号から実番号への変換を要求する。
　構成番号変換部３２による論理番号から実番号への変換に成功した場合、状態管理部３１は構成番号変換部３２から受け取った実番号を実番号レジスタ３４に書き込む。また同時に、対応実番号記憶部３５内の対応記憶箇所に次遷移先の実番号を書き込む。
　一方、構成番号変換部３２による論理番号から実番号への変換に失敗した場合、次遷移先の論理番号の構成情報は構成情報メモリ４４に格納されていない。この場合、構成情報メモリ４４で保持する構成情報の書き換えが必要であるため、構成番号変換部３２は次遷移先の論理番号を構成書換部３３に通知し、構成情報メモリ４４の書き換えを要求する。
　構成書換部３３は、構成情報メモリ４４で保持された構成情報のうち、現時点で不要な構成情報の実番号を決定し、該決定した実番号が格納された対応実番号記憶部３５のエントリを無効とする。不要な構成情報の選択には、例えばＬＲＵ（Least　Recently　Used）法等の周知の方法を用いればよい。そして、構成情報メモリ４４内の無効にしたエントリに、書き換え要求時に指定された構成情報を書き込む。構成情報メモリ４４に書き込む構成情報は外部メモリ５から取得する。また、状態管理部３１の現実番号の遷移先候補群および構成番号変換部３２の論理番号から実番号への変換処理に必要な変換情報を更新し、実番号レジスタ３４に該実番号を書き込む。
　構成番号変換部３２は、構成書換部３３による構成情報メモリ４４の書き換え終了後、対応実番号記憶部３５内の対応記憶箇所に遷移先の実番号を書き込む。
　状態管理部３１は、構成番号変換部３２による論理番号から実番号への変換処理時および構成書換部３３による書き換え時、プロセッサエレメント４１群にＷＥキャンセルを発行してレジスタ書き込みを禁止し、プロセッサエレメント４１群の動作を停止させる。
　本実施例では、各プロセッサエレメント４１内の構成情報メモリ４４が構成情報記憶部１４となる。
　また、本実施例では、状態管理部３１が、実番号とイベント信号の種類に応じて次遷移先の論理番号と、対応実番号記憶部３５内の実番号または無効を示す情報とを、図８に示す表形式（対応表）で保持する。
　以下、装置構成要素の符号との混同を避けるため、実番号及び論理番号は、「０」のように鍵括弧を用いて示す。
　図８は、実番号「０」とイベント信号Ａが指定されると、次論理番号「１」と次実番号「１」が読み出され、実番号「１」とイベント信号Ａが指定されると、次論理番号「０」と次実番号「０」が読み出され、実番号「１」とイベント信号Ｂが指定されると、次論理番号「２」と次実番号が対応実番号記憶部３５に格納されていないため無効を示す情報とが読み出される例を示している。
　なお、図８の各実番号で特定されるエントリのうち、次論理番号が「－」で示されたエントリは、該当するイベント信号が発生しないことを示している。また、このエントリに対応する対応実番号記憶部３５の各部位には、内容に意味がないため、何も記載していない。また、図８では、全てのイベント信号に対応する次論理番号が「－」で示されている実番号「２」～「７」には、対応する対応実番号記憶部３５に構成情報が書き込まれていないことを示している。
　また、本実施例では、構成番号変換部３２が、図９に示す表形式（変換表）で実番号と論理番号の関係を保持する。すなわち、本実施例の構成番号変換部３２は、論理番号が指定されると、図９に示す変換表を検索し、検出した該論理番号に対応する実番号を出力する、連想メモリ形式とする。図９は、実番号「０」に論理番号「０」の構成情報が記憶され、実番号「１」に論理番号「１」の構成情報が記憶されていることを示している。
　また、本実施例では、オブジェクトコードが格納された外部メモリ（記憶手段）５を備え、構成書換部３３は、該外部メモリ５からオブジェクトコードの各構成情報を取得できるものとする。
　以下、図１０で示す状態遷移図にしたがって処理を実行する場合を例にして本実施例のデータ処理装置の動作について説明する。図１０は、丸で囲んだ数字が一つの論理番号を示し、全部で１４個の構成情報からなるオブジェクトコードの状態遷移図を示している。
　本実施例では、データ処理装置（ＤＲＰ）が備える構成情報メモリの実番号「０」に論理番号「１」の構成情報が保持されているものとする。このときの状態管理部３１が備える対応表を図１１Ａに示す。
　図１１Ａに対応表によれば、論理番号「０」の構成情報は実番号「０」に書き込まれ、論理番号「１」の構成情報は実番号「１」に書き込まれている。また、対応実番号記憶部３５は遷移先の実番号を保持していない。実番号の最大値は「７」であり、合計８個の構成情報を保持できるものとする。
　以下、１サイクル目にて論理番号「０」の処理を実行している状態からの動作を考える。
　この場合、実番号レジスタ３４には実番号「０」が書き込まれている。そのため、各プロセッサエレメント４１の構成情報メモリ４４には実番号「０」が通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、状態管理部３１は、状態遷移図に基づいて作成された対応表にしたがって、現在の実番号「０」とイベント信号Ａから次の状態の論理番号「１」を決定する。また、同時に対応実番号記憶部３５の対応記憶箇所から「無効」を読み出す。
　ここでは、対応実番号記憶部３５内の対応記憶箇所からの読み出し結果が「無効」であるため、状態管理部３１は、動作を停止させるためのＷＥキャンセル信号をプロセッサエレメント４１群に対して２サイクル目以降発行し続ける。プロセッサエレメント４１のレジスタは、この信号により内容更新を受け付けなくなる。また、外部ポートからのデータ入力動作も停止する。
　２サイクル目において、状態管理部３１は、次の状態の論理番号「１」を構成番号変換部３２へ通知する。
　構成番号変換部３２は、変換表にしたがって論理番号「１」を実番号に変換する。ここでは、論理番号「１」の構成情報が既に構成情報メモリ４４で保持されているため変換に成功する。状態管理部３１は、構成番号変換部３２から取得した実番号「１」を実番号レジスタ３４へ格納する。また、次サイクルより動作を再開させるために、ＷＥキャンセル信号の発行を停止し、プロセッサエレメント４１群に動作を再開させる。
　また、状態管理部３１は、対応実番号記憶部３５の対応記憶箇所に、遷移先の実番号「１」を書き込み、「有効」を示す情報を書き込む。このときの状態管理部３１が備える対応表を図１１Ｂに示す。
　３サイクル目において、実番号「１」が実番号レジスタ３４から構成情報メモリ４４に通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、状態管理部３１は、状態遷移図に基づいて作成された対応表にしたがって、現在の実番号「１」とイベント信号Ａから次の状態の論理番号「２」を決定する。また、同時に対応実番号記憶部３５の対応記憶箇所から「無効」を読み出す。
　ここでは、対応実番号記憶部３５の対応記憶箇所からの読み出し結果が「無効」であるため、状態管理部３１は、動作を停止させるためのＷＥキャンセル信号をプロセッサエレメント４１群に対して２サイクル目以降発行し続ける。プロセッサエレメント４１のレジスタは、この信号により内容更新を受け付けなくなる。また、外部ポートからのデータ入力動作も停止する。
　４サイクル目において、状態管理部３１は、次の状態の論理番号「２」を構成番号変換部３２へ通知する。
　構成番号変換部３２は、変換表を用いて論理番号「２」から実番号への変換を試みる。ここでは、論理番号「２」の構成情報が構成情報メモリ４４で保持されていないため、変換に失敗する。構成番号変換部３２は、論理番号から実番号への変換に失敗すると、該論理番号「２」の構成情報を構成情報メモリ４４に書き込むよう構成書換部３３に要求する。
　構成書換部３３は、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の書き換えを行う。ここでは、未使用の実番号「２」を使用する。
　構成書換部３３は、外部メモリ５より論理番号「２」の構成情報を取得し、該構成情報を構成情報メモリ４４に書き込む。また、構成書換部３３は、状態管理部３１の実番号「２」のエントリに論理番号「２」の遷移先の情報を書き込み、構成番号変換部３２の実番号「２」のエントリに論理番号「２」を書き込む。
　構成書換部３３による書き換えが終了すると、構成番号変換部３２は、論理番号「２」に対応する実番号「２」を実番号レジスタ３４へ送信する。また、次サイクルより動作を再開させるために、ＷＥキャンセル信号の発行を停止し、プロセッサエレメント４１群に動作を再開させる。
　同様にして、論理番号「３」→「３」→「３」→「６」→「６」→「１０」→「１０」→「１２」の順に遷移し、論理番号「１２」から論理番号「２」に戻ったときの状態管理部３１が備える対応表を図１１Ｃに示す。
　ここで、再度、論理番号「２」から論理番号「３」へ遷移する場合、現在の実番号「２」とイベント信号Ａから遷移先の論理番号「３」を読み出すと共に、対応実番号記憶部３５から遷移先の実番号「３」を読み出すことができる。
　したがって、状態管理部３１は、対応実番号記憶部３５の対応記憶箇所から有効な実番号「３」を読み出し、実番号レジスタ３４に該実番号「３」を格納する。そして、次のサイクルで、実番号「３」が実番号レジスタ３４から構成情報メモリ４４に通知され、構成情報メモリ４４から対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　本サイクルでは、演算部４の動作が停止することなく、イベント信号Ａが発行された次のサイクルで論理番号「３」に対応した演算が実行できる。また、以降、論理番号「１２」までの状態遷移は、対応実番号記憶部３５で対応する実番号が既に保持されているため、構成番号変換部３２を使用することなく動作できる。
　次に、論理番号「２」→「３」→「６」→「１０」→「１２」→「２」の状態遷移のループを何度か繰り返した後に、「１２」→「１３」→「０」→「１」→「２」に遷移したときの状態管理部３１が備える対応表を図１１Ｄに示す。
　ここで、演算部４からイベント信号Ｂが発行された場合を考える。
　状態管理部３１は、現在の実番号「２」とイベント信号Ｂから対応実番号記憶部３５から「無効」を読み出す。この場合、次サイクルで、構成番号変換部３２は論理番号「４」から実番号への変換に失敗するため、構成番号変換部３２は、該論理番号「４」の構成情報を構成情報メモリ４４に書き込むよう構成書換部３３に要求する。
　構成書換部３３は、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の書き換えを行う。ここでは、未使用の実番号が無くなってしまったため、論理番号「４」の構成情報を書き込む場所を決定する必要がある。そこで、使用頻度に基づき論理番号「０」を消去する。
　構成情報メモリ４４の実番号「０」から論理番号「０」を消去する場合、まず対応実番号記憶部３５内の実番号「０」への遷移を保持しているエントリを無効化する。ここでは、実番号「７」とイベント信号Ａで特定されるエントリが該当する。対応実番号記憶部３５内の特定のエントリの無効化が完了すると、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の実番号「０」に対応する内容を消去し、新たに論理番号「４」の内容を書き込む。書き込み後の状態管理部３１が備える対応表を図１１Ｅに示す。
　ここで、対応実番号記憶部３５内の特定の実番号への遷移を保持しているエントリを無効化するための回路例を図１２に示す。
　図１２は対応実番号記憶部３５の１つのエントリの回路例を示し、実番号をビット単位で保持する複数の実番号ビットセル６０と、該実番号が有効であるか否かを示す情報を保持するための状態ビットセル６１とを有する。図１２は、実番号が６ビットで構成され、各実番号ビットセル６０に２本のビット線７１（上線付きは反転信号用）を介して対応するビット値がそれぞれ供給される回路例を示している。
　実番号ビットセル６０は、図の上部に示す２つのインバータから成る記憶素子およびワード線７０を介して制御される書き込み素子と、図の下部に示す比較回路とを備えている。
　実番号ビットセル６０には、ワード線７０、ビット線７１、比較実施線７２および比較結果線７３が接続されている。状態ビットセル６１には、ビット線７１、比較実施線７２及び比較結果線７３が接続されている。また、比較結果線７３にはプリチャージ素子６２が接続されている。
　状態ビットセル６１は、図の上部に示す２つのインバータから成る記憶素子およびワード線７０を介して制御される書き込み素子と、図の下部に示す無効化書き込み回路とを備えている。
　実番号ビットセル６０及び状態ビットセル６１は、ビット線７１を介して読み出し回路（不図示）に接続されている。
　なお、実際の対応実番号記憶部３５は、図１２に示す複数の回路が図の縦方向に並列に配列された構成であり。それら回路全体でビット線７１および比較実施線７２を共有する構成である。なお、図１２では、実番号ビットセル６０に格納されたビット値を読み出すための読み出し回路の構成は省略している。
　次に、図１２に示した対応実番号記憶部３５の動作について説明する。
　予め、プリチャージ素子６２により比較結果線７３の電位をＨｉｇｈにしておく。
　無効化する際には、無効化する実番号がビット線７１を介して各実番号ビットセル６０に供給される。また、ビット線７１を介して状態ビットセル６１に無効状態を示すビットパタン信号が供給される。
　実番号ビットセル６０は、ビット線７１を介して供給されたビット値と保持している値とを比較回路により比較する。ここで、比較実施線７２の電位をＨｉｇｈとすると、１ビットでも比較結果が一致していない場合は、接地電位と比較結果線７３とが接続され、比較結果線７３の電位がＬｏｗになる。一方、全ビットで比較結果が一致している場合は、比較結果線７３の電位はＨｉｇｈで保持される。状態ビットセル６１は、無効化書き込み回路により、比較結果線７３の電位がＬｏｗのとき、記憶素子に「無効」を書き込む。
　以下、同様にして、既に実行したことがある状態遷移については、状態管理部３１が対応実番号記憶部３５に格納された次実番号を読み出して実番号レジスタ３４に書き込むため、構成番号変換部３２を使用することなく、次のサイクルにて次の論理番号に対応する演算が実行される。
　本実施例では、上述した先願発明１における、状態管理部３１の内容を読み出し、その結果に応じて構成番号変換部から読み出した結果を実番号レジスタ３４に書き込む場合と比較して、演算を実行するまでに必要な遅延時間を低減できる。本実施例のように構成番号変換部３２からの読み出し処理を別のサイクルで実行する場合は、動作に必要なサイクル数が低減するため、データ処理装置の性能が向上する。
（第２実施例）
　第２実施例は上記先願発明１（特願２００６－１０３９８７号）のデータ処理装置に上述した第５の実施の形態を適用する例である。
　図１３は第２実施例のデータ処理装置の構成を示すブロック図である。
　本実施例では、上記先願発明１に記載されたデータ処理装置の状態遷移管理部（ＳＴＣ）３のみ変更し、演算部４については何も変更していない。
　本実施例の演算部４は、レジスタファイル（ＲＦＵ）、ＡＬＵ、データ処理演算器（ＤＭＵ）を備えた複数のプロセッサエレメント４１（ＰＥ）を有し、各プロセッサエレメントが配線及びスイッチ（ＳＷ）により相互に接続される構成である。このような構成では、ＲＦＵ、ＦＦＵ、ＡＬＵ、ＤＭＵ等を備える各プロセッサエレメント４１が、第１の実施の形態で示した演算器２１となる。なお、演算部４は、上記プロセッサエレメント４１に限らず、例えばロジックアレイで構成してもよい。
　本実施例のプロセッサエレメント４１は構成情報メモリ４４を備える。構成情報メモリ４４は、実番号が指定されると、該指定された実番号の内容（構成情報）を読み出し、該構成情報にしたがってＲＦＵ、ＦＦＵ、ＡＬＵ、ＤＭＵ等の動作及びスイッチによる接続を指定する。
　本実施例の状態遷移管理部３は、状態管理部３１、構成番号変換部３２、構成書換部３３および実番号レジスタ３４を備えたＤＲＰの状態遷移管理部（ＳＴＣ）３に相当する。
　本実施例の状態管理部３１は、対応実番号記憶部３５および対応実番号補充部３６を備えている。
　状態管理部３１は、実番号レジスタ３４に格納された現在の実番号と、演算部４から送出されたイベント信号とを受け取ると、該実番号及びイベント信号に基づいて次遷移先の論理番号を読み出す。また同時に、現在の実番号と演算部４から発行されたイベント信号とを受け取ると、対応実番号記憶部３５から次遷移先の実番号または次遷移先の実番号が格納されていない場合は無効を示す情報を読み出す。
　以降、現在の実番号とイベント信号で特定される対応実番号記憶部３５内の格納位置を「対応記憶箇所」と称す。
　対応実番号記憶部３５の対応記憶箇所から次遷移先の有効な実番号を読み出すことができた場合、状態管理部３１は該実番号を実番号レジスタ３４に書き込む。
　また、対応実番号記憶部３５の対応記憶箇所から無効を示す情報を読み出した場合、状態管理部３１は、次遷移先の論理番号に対応する実番号が不明であるため、構成番号変換部３２に対して次遷移先の論理番号を実番号へ変換するよう要求する。
　構成番号変換部３２による論理番号から実番号への変換に成功した場合、状態管理部３１は構成番号変換部３２から受け取った実番号を実番号レジスタ３４に書き込む。また同時に、対応実番号記憶部３５内の対応記憶箇所に次遷移先の実番号を書き込む。
　一方、構成番号変換部３２による論理番号から実番号への変換に失敗した場合、次遷移先の論理番号の構成情報は構成情報メモリ４４に格納されていない。この場合、構成情報メモリ４４で保持する構成情報の書き換えが必要であるため、構成番号変換部３２は次遷移先の論理番号を構成書換部３３に通知し、構成情報メモリ４４の書き換えを要求する。
　構成書換部３３は、構成情報メモリ４４で保持された構成情報のうち、現時点で不要な構成情報の実番号を決定し、該決定した実番号が格納された対応実番号記憶部３５のエントリを無効にする。不要な構成情報の選択には、例えばＬＲＵ（Least　Recently　Used）法等の周知の方法を用いればよい。そして、構成情報メモリ４４内の無効にしたエントリに、書き換え要求時に指定された構成情報を書き込む。構成情報メモリ４４に書き込む構成情報は外部メモリ５から取得する。また、状態管理部３１の現実番号の遷移先候補群および構成番号変換部３２の論理番号から実番号への変換処理に必要な変換情報を更新し、実番号レジスタ３４に該実番号を書き込む。
　構成番号変換部３２は、構成書換部３３による構成情報メモリ４４の書き換え終了後に、対応実番号記憶部３５内の対応記憶箇所に遷移先の実番号を書き込む。
　状態管理部３１は、構成番号変換部３２による論理番号から実番号への変換処理時および構成書換部３３による書き換え時、プロセッサエレメント４１群にＷＥキャンセル信号を発行してレジスタへの書き込みを禁止し、プロセッサエレメント４１群の動作を停止させる。
　対応実番号補充部３６は、現実番号からの遷移先のうち、対応実番号記憶部３５内の無効となっているイベント信号を一つ選択し、選択したイベント信号に対応する論理番号を先行して構成番号変換部３２に通知する。選択したイベント信号と同一のイベント信号が同クロックサイクルで演算部４から通知され、構成番号変換部３２による論理番号から実番号への変換が成功した場合、構成番号変換部３２から取得した実番号を対応実番号記憶部３５の該当するエントリに書き込み、併せて実番号レジスタ３４へ書き込む。
　この場合、実番号レジスタ３４で保持された実番号が次のサイクルで構成情報メモリ４４に通知され、対応する構成情報が構成情報メモリ４４から読み出されて各プロセッサエレメント４１の動作及びスイッチの接続関係が決定する。そして、内部状態番号がプロセッサエレメント４１群に通知され、各プロセッサエレメント４１で所定の演算が実行される。
　本実施例では、各プロセッサエレメント４１内の構成情報メモリ４４が構成情報記憶部１４となる。
　また、本実施例では、状態管理部３１が、実番号とイベント信号の種類から次遷移先の論理番号と、対応実番号記憶部３５内の実番号または無効を示す情報とを、図１４に示す表形式（対応表）で保持しているものとする。
　以下、装置構成要素の符号との混同を避けるため、実番号、論理番号、内部状態番号は「０」のように鍵括弧を用いて示す。また、論理番号と内部状態番号の組についても「１－１」のように鍵括弧を用いて示す。単に「１－１」と表記した場合は論理番号と内部状態番号の組を示す。
　図１４は、実番号「０」とイベント信号Ａが指定されると、次論理番号と内部状態番号の組「１－１」と次実番号「１」が読み出され、実番号「０」とイベント信号Ａが指定されると、次論理番号と内部状態番号の組「０－１」と次実番号「０」が読み出され、実番号「１」とイベント信号Ｂが指定されると、次論理番号と内部状態番号の組「２－１」と、「無効」を示す情報が読み出される例を示している。
　なお、図１４の各実番号で特定されるエントリのうち、次論理番号が「－」で示されたエントリは、該当するイベント信号が発生しないことを示している。このエントリに対応する対応実番号記憶部３５の部位には、内容に意味がないため、何も記載していない。また、図１４では、全てのイベント信号に対応する次論理番号が「－」で示されている実番号「２」～「７」には、対応する対応実番号記憶部３５に構成情報が書き込まれていないことを示している。
　また、本実施例では、構成番号変換部３２が、第１実施例と同様に、図９に示す表形式（変換表）で実番号と論理番号の関係を保持する。すなわち、本実施例の構成番号変換部３２は、論理番号が指定されると、図９に示す変換表を検索し、検出した該論理番号に対応する実番号を出力する、連想メモリ形式とする。図９は、実番号「０」に論理番号「０」の構成情報が記憶され、実番号「１」に論理番号「１」の構成情報が記憶されていることを示している。
　また、本実施例では、オブジェクトコードが格納された外部メモリ（記憶手段）６を備え、構成書換部３３は、該外部メモリ６からオブジェクトコードの各構成情報を取得できるものとする。
　以下、図１５で示す状態遷移図にしたがって処理を実行する場合を例にして本実施例のデータ処理装置の動作について説明する。図１５は、小さい丸で囲んだ数字が一つの論理番号－内部状態番号の組を示し、大きい丸で囲んだ数字が一つの論理番号を示している。論理番号「０」と「１」は２つの内部状態を備え、論理番号「２」～「１１」は１つの内部状態を備えている。図１５は、全部で１２個の構成情報からなるオブジェクトコードの状態遷移図を示している。図１５に示す状態遷移は、第１実施例で示した状態遷移図（図１０）と全ての状態および状態遷移が同じであるが、内部状態が導入されているため、番号の付与のしかたが異なっている。
　本実施例では、データ処理装置（ＤＲＰ）が備える構成情報メモリの実番号「０」に論理番号「０」の構成情報が保持されているものとする。このときの状態管理部３１が備える対応表を図１６Ａに示す。
　図１６Ａの対応表によれば、論理番号「０」の構成情報は実番号「０」に書き込まれている。また、対応実番号記憶部３５は遷移先の実番号を保持していない。実番号の最大値は「７」であり、合計８個の構成情報を保持できるものとする。
　以下、１サイクル目にて論理番号－内部状態番号「０－１」の処理を実行している状態からの動作を考える。
　この場合、実番号レジスタ３４には実番号「０」が書き込まれている。また、状態管理部３１は内部状態番号「１」を出力している。そのため、各プロセッサエレメント４１の構成情報メモリ４４には実番号「０」が通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「１」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　同時に、対応実番号補充部３６は、対応実番号記憶部３５内の「無効」となっているイベント信号を一つ選択する。ここでは対応実番号補充部３６がイベント信号Ａを選択したものとする。対応実番号補充部３６は、選択したイベント信号Ａに対応する論理番号「０」を先行して構成番号変換部３２に通知する。構成番号変換部３２は、変換表を用いて論理番号「０」を実番号「０」に変換し、実番号「０」を実番号レジスタ３４及び状態管理部３１に通知する。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、該イベント信号Ａが対応実番号補充部３６が選択したイベント信号Ａと一致し、かつ構成番号変換部３２による論理番号から実番号への変換が成功しているため、実番号レジスタ３４は構成番号変換部３２から通知された実番号「０」を保持する。また、状態管理部３１は、対応実番号記憶部３５の対応記憶箇所に遷移先の実番号「０」を格納し、併せて「有効」を示す情報を格納する。また、状態管理部３１は、次サイクルの内部状態番号「２」を読み出す。
　２サイクル目において、演算部４は、論理番号－内部状態番号「０－２」の処理を実行する。このときの状態管理部３１が備える対応表を図１６Ｂに示す。
　２サイクル目では、実番号レジスタ３４に実番号「０」が書き込まれ、状態管理部３１は内部状態番号「２」を出力する。実番号レジスタ３４に格納された実番号「０」は構成情報メモリ４４へ通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「２」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。ここでは、構成情報は１サイクル目と同じであるが、内部状態番号が異なるため、１サイクル目とは異なる演算結果となる。
　対応実番号補充部３６は、対応実番号記憶部３５内の無効となっているイベント信号を一つ選択する。ここではイベント信号Ｂを選択したと仮定する。
　対応実番号補充部３６は、選択したイベント信号Ｂに対応する論理番号「２」を先行して構成番号変換部３２に通知する。構成番号変換部３２は、論理番号「２」から実番号への変換を試みるが、失敗する。
　各プロセッサエレメント４１による演算結果がイベント信号Ｂとして状態管理部３１に通知されると、該イベント信号Ｂは対応実番号補充部３６が選択したイベント信号Ｂと一致し、かつ構成番号変換部３２による論理番号から実番号への変換が失敗しているため、構成番号変換部３２は、論理番号「２」の構成情報を構成情報メモリ４４へ書き込むよう構成書換部３３に要求する。また、状態管理部３１は、プロセッサエレメント４１群に動作を停止させるためのＷＥキャンセル信号を３サイクル目以降発行し続ける。プロセッサエレメント４１のレジスタは、この信号により内容更新を受け付けなくなる。また、外部ポートからのデータ入力動作も停止する。
　次に、状態管理部３１は、動作再開時の内部状態番号として「１」を読み出す。
　構成書換部３３は、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の書き換えを行う。ここでは、未使用の実番号「１」を使用する。
　構成書換部３３は、外部メモリ５より論理番号「２」の構成情報を取得し、該構成情報を構成情報メモリ４４に書き込む。また、構成書換部３３は、状態管理部３１の実番号「１」のエントリに論理番号「２」の遷移先の情報を書き込み、構成番号変換部３２の実番号「１」のエントリに論理番号「２」を書き込む。
　ここでは、構成書換部３３による書き換えが１００サイクルを必要であるとする。
　１０２サイクル目において、構成書換部３３による書き換えが終了すると、構成番号変換部３２は、論理番号「２」に対応する実番号「１」を実番号レジスタ３４へ送信する。また、次サイクルより動作を再開させるために、ＷＥキャンセル信号の発行を停止し、プロセッサエレメント４１群に動作を再開させる。
　１０３サイクル目において、プロセッサエレメント４１は、論理番号－内部状態番号「２－１」の処理を実行する。このときの状態管理部３１の対応表を図１６Ｃに示す。１０３サイクル目では、実番号レジスタ３４に実番号「１」が書き込まれ、状態管理部３１は内部状態番号「１」を出力する。実番号レジスタ３４に格納された実番号「１」は構成情報メモリ４４へ通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「１」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　対応実番号補充部３６は、対応実番号記憶部３５内の無効となっているイベント信号を一つ選択する。ここではイベント信号Ｂを選択したと仮定する。
　対応実番号補充部３６は、選択したイベント信号Ｂに対応する論理番号「４」を先行して構成番号変換部３２に通知する。構成番号変換部３２は、論理番号「４」から実番号への変換を試みるが、失敗する。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、該イベント信号Ａは対応実番号補充部３６が選択したイベント信号Ｂと一致しないため、状態管理部３１は状態遷移図に基づいて作成された対応表にしたがって、現在の実番号「１」とイベント信号Ａから次の状態の論理番号「３」を決定する。また、同時に対応実番号記憶部３５の対応記憶箇所から「無効」を読み出す。
　対応実番号補充部３６がイベント信号Ｂを選択し、構成番号変換部３２に通知した変換結果は失敗であったが、各プロセッサエレメント４１による演算結果に応じて発行されるイベント信号とは一致しないため、構成番号変換部３２は論理番号「４」の書き換え要求は行わない。
　対応実番号記憶部３５の対応記憶箇所の読み出し結果が「無効」であるため、状態管理部３１は、プロセッサエレメント４１群に動作を停止させるためのＷＥキャンセル信号を１０４サイクル目以降発行し続ける。プロセッサエレメント４１のレジスタは、この信号により内容更新を受け付けなくなる。また、外部ポートからのデータ入力動作も停止する。
　次に、状態管理部３１は、動作再開時の内部状態番号として「１」を読み出す。
　１０４サイクル目において、状態管理部３１は次の状態の論理番号「３」を構成番号変換部３２へ通知する。
　構成番号変換部３２は、変換表を用いて論理番号「３」を実番号に変換することを試みる。ここでは、論理番号「３」の構成情報が構成情報メモリ４４に格納されていないため、論理番号から実番号への変換に失敗する。この場合、構成情報メモリ４４で保持する構成情報の書き換えが必要であるため、構成番号変換部３２は次遷移先の論理番号「３」を構成書換部３３に通知し、構成情報メモリ４４の書き換えを要求する。
　構成書換部３３は、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の書き換えを行う。ここでは、未使用の実番号「２」を使用する。
　構成書換部３３は、外部メモリ５より論理番号「３」の構成情報を取得し、該構成情報を構成情報メモリ４４に書き込む。また、構成書換部３３は、状態管理部３１の実番号「２」のエントリに論理番号「３」の遷移先の情報を書き込み、構成番号変換部３２の実番号「２」のエントリに論理番号「３」を書き込む。
　ここでは、構成書換部３３による書き換えが１００サイクルを必要であるとする。
　２０４サイクル目において、構成書換部３３による書き換えが終了すると、構成番号変換部３２は、論理番号「３」に対応する実番号「２」を実番号レジスタ３４へ送信する。また、次サイクルより動作を再開させるために、ＷＥキャンセル信号の発行を停止し、プロセッサエレメント４１群に動作を再開させる。
　２０５サイクル目において、プロセッサエレメント４１は、論理番号－内部状態番号「３－１」の処理を実行する。このときの状態管理部３１の対応表を図１６Ｄに示す。２０５サイクル目では、実番号レジスタ３４に実番号「２」が書き込まれ、状態管理部３１は内部状態番号「１」を出力する。実番号レジスタ３４に格納された実番号「２」は構成情報メモリ４４へ通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「１」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　対応実番号補充部３６は、対応実番号記憶部３５内の無効となっているイベント信号を一つ選択する。ここではイベント信号Ａを選択したと仮定する。
　対応実番号補充部３６は、選択したイベント信号Ａに対応する論理番号「３」を先行して構成番号変換部３２に通知する。構成番号変換部３２は、論理番号「３」を実番号「２」に変換し、実番号「２」を実番号レジスタ３４と状態管理部３１に通知する。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、該イベント信号Ａは対応実番号補充部３６が選択したイベント信号Ａと一致し、かつ構成番号変換部３２による論理番号から実番号への変換が成功しているため、実番号レジスタ３４は構成番号変換部３２から通知された実番号「２」を保持する。また、状態管理部３１は、対応実番号記憶部３５の対応記憶箇所に遷移先の実番号「２」を格納し、併せて「有効」を示す情報を格納する。また、状態管理部３１は、次サイクルの内部状態番号「１」を読み出す。
　２０６サイクル目において、演算部４は、論理番号－内部状態番号「３－１」の処理を実行する。このときの状態管理部３１が備える対応表を図１６Ｅに示す。２０６サイクル目では、実番号レジスタ３４に実番号「２」が書き込まれ、状態管理部３１は内部状態番号「１」を出力する。実番号レジスタ３４に格納された実番号「２」は構成情報メモリ４４へ通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「１」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　対応実番号補充部３６は、対応実番号記憶部３５内の無効となっているイベント信号を一つ選択する。ここではイベント信号Ｂを選択したと仮定する。
　対応実番号補充部３６は、選択したイベント信号Ｂに対応する論理番号「６」を先行して構成番号変換部３２に通知する。構成番号変換部３２は、論理番号「６」から実番号への変換を試みるが、失敗する。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、該イベント信号Ａは対応実番号補充部３６が選択したイベント信号Ｂと一致しないため、状態管理部３１は状態遷移図に基づいて作成された対応表にしたがって、現在の実番号「２」とイベント信号Ａから次の状態の論理番号「３」を決定する。また、同時に対応実番号記憶部３５の対応記憶箇所から有効な実番号「２」を読み出す。
　対応実番号記憶部３５の対応記憶箇所の読み出し結果が「有効」であるため、状態管理部３１は、実番号レジスタ３４に実番号「２」を書き込む、次サイクルの内部状態番号「１」を読み出す。
　対応実番号補充部３６がイベント信号Ｂを選択し、構成番号変換部３２に通知した変換結果は失敗であったが、各プロセッサエレメント４１による演算結果に応じて発行されるイベント信号とは一致しないため、構成番号変換部３２は論理番号「６」の書き換え要求は行わない。
　２０７サイクル目において、演算部４は、論理番号－内部状態番号「３－１」の処理を実行する。このときの状態管理部３１が備える対応表は図１６Ｅに示した２０６サイクル目から変化しない。２０７サイクル目では、実番号レジスタ３４に実番号「２」が書き込まれ、状態管理部３１は内部状態番号「１」を出力する。実番号レジスタ３４に格納された実番号「２」は構成情報メモリ４４へ通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「１」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　対応実番号補充部３６は、対応実番号記憶部３５内の「無効」となっているイベント信号を一つ選択するが、「無効」のエントリが無いため処理を実行しない。
　各プロセッサエレメント４１による演算結果がイベント信号Ｂとして状態管理部３１に通知されると、状態管理部３１は状態遷移図に基づいて作成された対応表にしたがって、現在の実番号「２」とイベント信号Ａから次の状態の論理番号「６」を決定する。また同時に、状態管理部３１は対応実番号記憶部３５の対応記憶箇所から「無効」を読み出す。
　対応実番号記憶部３５の対応記憶箇所の読み出し結果が「無効」であるため、状態管理部３１は、プロセッサエレメント４１群に動作を停止させるためのＷＥキャンセル信号を２サイクル目以降発行し続ける。プロセッサエレメント４１のレジスタはこの信号により、内容更新を受け付けなくなる。また、外部ポートからのデータ入力動作も停止する。また、状態管理部３１は動作再開時の内部状態番号として「１」を読み出す。
　２０８サイクル目において、状態管理部３１は次の状態の論理番号「６」を構成番号変換部３２へ通知する。
　構成番号変換部３２は、変換表を用いて論理番号「６」を実番号に変換することを試みる。ここでは、論理番号「６」の構成情報が構成情報メモリ４４で保持されていないため、論理番号から実番号への変換に失敗する。そのため、構成番号変換部３２は、論理番号「６」の構成情報を構成情報メモリ４４に書き込むよう構成書換部３３に要求する。
　構成書換部３３は、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の書き換えを行う。ここでは、未使用の実番号「３」を使用する。
　構成書換部３３は、外部メモリ５より論理番号「６」の構成情報を取得し、該構成情報を構成情報メモリ４４に書き込む。また、構成書換部３３は、状態管理部３１の実番号「３」のエントリに論理番号「６」の遷移先の情報を書き込み、構成番号変換部３２の実番号「３」のエントリに論理番号「６」を書き込む。
　３０８サイクル目において、構成書換部３３による書き換えが終了すると、構成番号変換部３２は、論理番号「６」に対応する実番号「３」を実番号レジスタ３４へ送信する。また、次サイクルより動作を再開させるために、ＷＥキャンセル信号の発行を停止し、プロセッサエレメント４１群に動作を再開させる。
　以降、同様にして論理番号－内部状態番号の組「６－１」→「６－１」→「１０－１」→「１０－１」→「１－１」の順に遷移し、「１－１」から「２－１」に戻ったときの状態管理部３１が備える対応表を図１６Ｆに示す。
　ここで、再度、論理番号－内部状態番号の組「２－１」から「３－１」へ遷移する場合、次に「１－１」に到達するまでの状態遷移で用いる実番号は対応実番号記憶部３５で保存されているため、構成番号変換部３２を使用しない動作が可能である。
　以下、論理番号－内部状態番号の組「１－１」から「２－１」に戻るときの動作を示す。
　この場合、実番号レジスタ３４には実番号「５」が書き込まれ、状態管理部３１は内部状態番号「１」を出力する。そのため、演算部４の各プロセッサエレメント４１の構成情報メモリ４４に実番号「５」が通知され、対応する構成情報が読み出されて各プロセッサエレメント４１の動作とスイッチの接続関係が決定する。また、各プロセッサエレメント４１に内部状態番号「１」が通知され、一部の演算器の動作を決定する。その結果、各プロセッサエレメント４１で所定の演算が実行される。
　また、対応実番号補充部３６は、対応実番号記憶部３５内から「無効」となっているイベント信号を一つ選択する。ここではイベント信号Ｂを選択したと仮定する。対応実番号補充部３６は、選択したイベント信号Ｂに対応する論理番号「１」を先行して構成番号変換部３２に通知する。構成番号変換部３２は、論理番号「１」を実番号「５」に変換し、実番号「５」を実番号レジスタ３４と状態管理部３１に通知する。
　各プロセッサエレメント４１による演算結果がイベント信号Ａとして状態管理部３１に通知されると、該イベント信号Ａが、対応実番号補充部３６が選択したイベント信号Ｂと一致していない。しかしながら、構成番号変換部３２による論理番号から実番号への変換は成功しているため、状態管理部３１は対応実番号記憶部３５の実番号「５」とイベント信号Ｂで特定されるエントリに実番号「５」を記憶し、「有効」を示す情報を格納する。このときの状態管理部３１が備える対応表を図１６Ｇに示す。
　イベント信号の不一致を検出した状態管理部３１は、状態遷移図に基づいて作成された対応表にしたがって、現在の実番号「５」とイベント信号Ａから次の状態の論理番号「２」を決定する。また、状態管理部３１は、対応実番号記憶部３５を現在の実番号「５」とイベント信号Ａで特定されるエントリから有効な実番号「１」読み出し、該実番号「１」を実番号レジスタ３４に書き込む。
　また、状態管理部３１は、次サイクルの内部状態番号「１」を読み出す。
　同様に「１－１」から「２－１」に戻り、「２－１」から「３－１」に遷移するループを繰り返すことで、対応実番号記憶部３５の実番号「５」とイベント番号Ｃ、Ｄで特定されるエントリは、無効から実番号「０」に書き換えられる。書き換え後の状態管理部３１の対応表を図１６Ｈに示す。
　その後、「２－１」から「４－１」、さらに「７－１」に遷移するとき、状態管理部３１は、対応実番号記憶部３５から「無効」を読み出し、構成番号変換部３２による論理番号から実番号への変換も失敗するため、構成書換部３３による書き換えが行われる。また、「７－１」から「１０－１」、「１２－１」を経て「２－１」に戻り、さらに「４－１」に遷移したときの状態管理部３１が備える対応表を図１６Ｉに示す。
　ここで、「４－１」から「８－１」に遷移する場合の動作を示す。
　この場合、現在の実番号「１」とイベント信号Ｃに基づいて対応実番号記憶部３５からは「無効」が読み出される。また、次サイクルで構成番号変換部３２による論理番号「５」から実番号への変換に失敗し、構成番号変換部３２は、論理番号「８」の構成情報を構成情報メモリ４４に書き込むよう構成書換部３３に要求する。
　構成書換部３３は、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の書き換えを行う。ここでは、未使用の実番号が無くなってしまったため、論理番号「８」の構成情報を書き込む場所を決定する必要がある。ここでは、論理番号「１０」を消去する。
　構成情報メモリ４４の実番号「４」から論理番号「１０」を消去する場合、まず対応実番号記憶部３５内の実番号「４」への遷移を保持しているエントリを無効化する。ここでは、実番号「３」とイベント信号Ｂで特定されるエントリおよび実番号「７」とイベント信号Ａで特定されるエントリが該当する。また、実番号「４」とイベント信号Ａで特定されるエントリも該当するが、この後、実番号「４」の全内容が消去されるため、ここでは対応実番号記憶部３５の内容のみを明示的に無効化する必要はない。
　対応実番号記憶部３５内の特定のエントリの無効化が完了すると、構成情報メモリ４４、状態管理部３１および構成番号変換部３２の実番号「４」に対応する内容を消去し、新たに論理番号「８」の内容を書き込む。書き込み後の状態管理部３１が備える対応表を図１６Ｊに示す。
　この後、「８－１」から「１１－１」に遷移する際に実番号「３」を論理番号「１１」に書き換えたとする。書き換え後の状態管理部３１が備える対応表を図１６Ｋに示す。
　さらに、「１－１」を経て「２－１」に遷移し、再び「２－１」から「３－１」を経て「６－１」に遷移する場合、論理番号「６」の構成情報を再度書き込む。ここでは先ほどと異なり実番号「４」に書き込んだとする。このときの状態管理部３１が備える対応表を図１６Ｌに示す。
　その後、論理番号「１０」の構成情報を実番号「３」に書き込み、「１０－１」に遷移したとき、状態管理部３１が備える対応表を図１６Ｍに示す。この時点では、実番号「７」のイベント信号Ａの対応実番号記憶部３５は無効のままである。この対応記憶箇所は、「７－１」に遷移するまで書き込まれない。
　以降、同様に、既に実行したことがあり、遷移元及び遷移先が消去されていない遷移については、状態管理部３１が対応実番号記憶部３５の内容を読み出して直接実番号レジスタ３４に書き込むことに加え、まだ行ったことがない遷移についても現状態の遷移先の構成情報が書き込まれていれば対応実番号補充部３６が対応実番号記憶部３５の内容を補充していく。
　本実施例によれば、構成番号変換部３２を使用することなく、直ぐに次のサイクルにて次の論理番号に対応する処理が可能であり、第１実施例と比べて処理を実行するまでに必要なサイクル数が低減するため、処理性能が向上する。
（第３実施例）
　第３実施例は、上記先願発明１（特願２００６－１０３９８７号）のデータ処理装置に上述した第６の実施の形態を適用する例である。
　図１７は第３実施例のデータ処理装置の構成を示すブロック図である。
　本実施例は、第２実施例で示した対応実番号補充部３６の機能を構成書換部３３で実現する例である。
　構成書換部３３は、論理番号毎に、状態管理部３１のどのエントリに遷移先が存在するかを示すリストを備え、構成情報の書き換え時に該リストを更新する。
　第２実施例の対応実番号補充部３６は、対応実番号記憶部３５内の現在の実番号のエントリのみを補充していたが、本実施例の構成書換部３３は、構成情報の書き込みを行い、動作を再開した直後に書き込んだ構成情報の実番号の対応実番号記憶部３５を補充し、その後、それ以外の実番号の対応実番号記憶部３５を補充する。
　上記以外の構成は第２実施例と同様であるため、その説明は省略する。
　また、データ処理装置の動作についても、図１６Ｍに示す状態に到達するまでの動作は第２実施例と同様である。但し、第２実施例では、ある実番号に遷移したときに、対応実番号記憶部３５の該実番号のエントリに「無効」が存在すると、対応実番号補充部３６が毎回動作するのに対し、本実施例では、構成書換部３３が構成情報の書き換えを行った直後にのみ対応実番号記憶部３５の補充を行う。
　第２実施例と同様の演算を行い、構成書換部３３が論理番号「１０」の構成情報を実番号「３」に書き込み、図１６Ｍに示した状態になると、構成書換部３３は、論理番号「１０」を遷移先として持つエントリのリストを参照し、対応実番号記憶部３５の実番号「７」とイベント信号Ａで特定されるエントリに、遷移先の論理番号「１０」に対応する実番号「３」を書き込む。
　本実施例によれば、ある論理番号に対し、複数の論理番号から遷移する可能性があり、かつその遷移元の論理番号の構成情報が構成情報メモリに書き込まれている場合に、第２実施例と比べて無駄となる動作を削減できる。
　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細は本願発明のスコープ内で当業者が理解し得る様々な変更が可能である。
　この出願は、２００９年８月２５日に出願された特願２００９－１９４０７４号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (7)

  1. 　複数の演算器及び前記演算器の接続を切り換える相互接続部を備え、前記演算器に対する演算命令及び前記演算器の接続関係を示す情報を含む少なくとも一つの構成情報から成るオブジェクトコードにしたがって各種の処理を実行するための回路を変更することが可能なデータ処理装置であって、
    　現在の動作状態、次に遷移する状態の候補群及び前記演算器から発行されるイベント信号に基づき、次の動作状態で用いる構成情報の、前記オブジェクトコードに含まれる各構成情報の相互関係の情報を示す論理番号を決定する状態管理部と、
    　前記論理番号を対応する前記構成情報が実際に保存された位置を示す実番号に変換するための変換情報を備え、前記状態管理部で決定した論理番号に対応する実番号を出力する構成番号変換部と、
    　前記構成情報が格納され、前記構成番号変換部から出力された実番号に対応する構成情報を前記演算器及び前記相互接続部へ通知する構成情報記憶部と、
    　前記状態管理部内に現在の動作状態、次に遷移する状態の候補群及び前記演算器から発行されるイベント信号に対応付けられた論理番号に対応する実番号を、その有効性と共に保持する対応実番号記憶部と、
    を有するデータ処理装置。
  2. 　前記状態管理部は、
    　現在の動作状態として論理番号とは別に内部状態番号を持ち、前記構成情報に加えて内部状態番号を前記演算器及び前記相互接続部へ通知する請求項１記載のデータ処理装置。
  3. 　前記状態管理部は、
    　イベント信号が入力されると、次論理番号を決定すると同時に、前記対応実番号記憶部の読み出しを行い、前記対応実番号記憶部の内容が有効であれば、前記構成情報記憶部に実番号を出力する請求項１または２記載のデータ処理装置。
  4. 　前記状態管理部は、
    　イベント信号が入力されると、次論理番号を決定すると同時に、対応実番号記憶部の読み出しを行い、前記対応実番号記憶部の内容が無効であれば、前記構成番号変換部に論理番号を出力し、前記構成番号変換部から受け取った実番号を前記対応実番号記憶部で保持する請求項１から３のいずれか１項記載のデータ処理装置。
  5. 　前記状態管理部は、
    　前記対応実番号記憶部に実番号が無効である論理番号を含むとき、前記演算部からのイベント信号によらず前記構成番号変換部に論理番号を出力し、前記前記構成番号変換部から受け取った実番号を前記対応実番号記憶部に書き込む請求項４記載のデータ処理装置。
  6. 　前記状態管理部は、
    　構成書換部が前記構成情報記憶部に構成情報を書き込んだ後に、前記対応実番号記憶部の更新と有効化を行う請求項１から５のいずれか１項記載のデータ処理装置。
  7. 　前記状態管理部は、
    　構成書換部が前記構成情報記憶部の構成情報を消去する際に、前記対応実番号記憶部内の消去する実番号を無効化する請求項１から６のいずれか１項記載のデータ処理装置。
PCT/JP2010/056228 2009-08-25 2010-04-06 データ処理装置 WO2011024504A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011528671A JP5532050B2 (ja) 2009-08-25 2010-04-06 データ処理装置
US13/390,653 US9021235B2 (en) 2009-08-25 2010-04-06 Data processing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009194074 2009-08-25
JP2009-194074 2009-08-25

Publications (1)

Publication Number Publication Date
WO2011024504A1 true WO2011024504A1 (ja) 2011-03-03

Family

ID=43627618

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/056228 WO2011024504A1 (ja) 2009-08-25 2010-04-06 データ処理装置

Country Status (3)

Country Link
US (1) US9021235B2 (ja)
JP (1) JP5532050B2 (ja)
WO (1) WO2011024504A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013013067A (ja) * 2011-05-31 2013-01-17 Semiconductor Energy Lab Co Ltd プログラマブルロジックデバイス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285118B2 (ja) * 2011-05-13 2013-09-11 ヒロセ電機株式会社 平型導体用電気コネクタ
US9086688B2 (en) * 2013-07-09 2015-07-21 Fisher-Rosemount Systems, Inc. State machine function block with user-definable actions on a transition between states

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888629A (ja) * 1994-09-20 1996-04-02 Nippon Telegr & Teleph Corp <Ntt> 端末接続方法、アドレッシング サーバおよび交換機
WO2007114059A1 (ja) * 2006-04-05 2007-10-11 Nec Corporation データ処理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3576837B2 (ja) 1998-10-30 2004-10-13 日本電気株式会社 プログラマブルロジックｌｓｉの基本セル及び基本セル２次元アレイ
JP3444216B2 (ja) 1999-01-28 2003-09-08 日本電気株式会社 プログラマブルデバイス
JP3269526B2 (ja) 1999-02-09 2002-03-25 日本電気株式会社 プログラマブルロジックｌｓｉ
JP3616518B2 (ja) 1999-02-10 2005-02-02 日本電気株式会社 プログラマブルデバイス
JP3674515B2 (ja) 2000-02-25 2005-07-20 日本電気株式会社 アレイ型プロセッサ
JP3528922B2 (ja) * 2001-08-31 2004-05-24 日本電気株式会社 アレイ型プロセッサ、データ処理システム
JP3921367B2 (ja) * 2001-09-26 2007-05-30 日本電気株式会社 データ処理装置および方法、コンピュータプログラム、情報記憶媒体、並列演算装置、データ処理システム
JP4502650B2 (ja) 2004-02-03 2010-07-14 日本電気株式会社 アレイ型プロセッサ
JP4728581B2 (ja) 2004-02-03 2011-07-20 日本電気株式会社 アレイ型プロセッサ
US7284085B2 (en) * 2004-11-01 2007-10-16 Emulex Design & Manufacturing Corporation Managing configuration data in a flash configuration space in flash memory within a host interface port
JP3861898B2 (ja) 2004-11-08 2006-12-27 日本電気株式会社 データ処理システム、アレイ型プロセッサ、データ処理装置、コンピュータプログラム、情報記憶媒体
JP2008152409A (ja) 2006-12-15 2008-07-03 Renesas Technology Corp 半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888629A (ja) * 1994-09-20 1996-04-02 Nippon Telegr & Teleph Corp <Ntt> 端末接続方法、アドレッシング サーバおよび交換機
WO2007114059A1 (ja) * 2006-04-05 2007-10-11 Nec Corporation データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013013067A (ja) * 2011-05-31 2013-01-17 Semiconductor Energy Lab Co Ltd プログラマブルロジックデバイス

Also Published As

Publication number Publication date
JP5532050B2 (ja) 2014-06-25
JPWO2011024504A1 (ja) 2013-01-24
US20120144184A1 (en) 2012-06-07
US9021235B2 (en) 2015-04-28

Similar Documents

Publication Publication Date Title
JP5945291B2 (ja) デフレート圧縮のために高速で高圧縮のｌｚ７７トークン化及びハフマンエンコーディングを行う並列装置
US6526462B1 (en) Programmable multi-tasking memory management system
JP5131188B2 (ja) データ処理装置
KR102187912B1 (ko) 인터럽트들의 세트들을 구성하는 장치 및 방법
US20160109921A1 (en) Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
WO2006078837A2 (en) Methods and apparatus for dynamically managing banked memory
JP5360061B2 (ja) マルチプロセッサシステム及びその制御方法
US12204463B2 (en) Integration of disparate system architectures using configurable isolated memory regions and trust domain conversion bridge
JP2012074051A (ja) 任意のアルゴリズムを並列計算するための再構成可能な論理回路装置
JP5532050B2 (ja) データ処理装置
CN115456862A (zh) 一种用于图像处理器的访存处理方法及设备
KR20040011665A (ko) 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템
JP2007133456A (ja) 半導体装置
JP4665760B2 (ja) 電子計算機、半導体集積回路、制御方法、プログラムの生成方法、及びプログラム
KR20100006584A (ko) 캐시 메모리 제어 장치, 및 파이프 라인 제어 방법
JP2007522571A5 (ja)
US9317475B2 (en) Multiplexing auxiliary processing element and semiconductor integrated circuit
US20130067176A1 (en) Information processing device and program product
JP3096576B2 (ja) メモリ制御回路とその回路を内蔵した集積回路素子
JP2015194918A (ja) データ転送制御装置及びメモリ内蔵装置
WO2010055706A1 (ja) データ処理装置、データ処理方法及びプログラム
JP4404373B2 (ja) 半導体集積回路
JP3274859B2 (ja) データ処理装置
WO2010023804A1 (ja) データ処理装置、データ処理方法並びにデータ処理プログラムが格納された記録媒体
JP2002149593A (ja) 階層バスシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10811557

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011528671

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13390653

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10811557

Country of ref document: EP

Kind code of ref document: A1