[go: up one dir, main page]

WO2011001874A1 - センサ回路及び表示装置 - Google Patents

センサ回路及び表示装置 Download PDF

Info

Publication number
WO2011001874A1
WO2011001874A1 PCT/JP2010/060662 JP2010060662W WO2011001874A1 WO 2011001874 A1 WO2011001874 A1 WO 2011001874A1 JP 2010060662 W JP2010060662 W JP 2010060662W WO 2011001874 A1 WO2011001874 A1 WO 2011001874A1
Authority
WO
WIPO (PCT)
Prior art keywords
storage node
potential
int
wiring
reading
Prior art date
Application number
PCT/JP2010/060662
Other languages
English (en)
French (fr)
Inventor
クリストファー ブラウン
加藤　浩巳
耕平 田中
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/381,291 priority Critical patent/US8658957B2/en
Publication of WO2011001874A1 publication Critical patent/WO2011001874A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0447—Position sensing using the local deformation of sensor cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/107—Integrated devices having multiple elements covered by H10F30/00 in a repetitive configuration, e.g. radiation detectors comprising photodiode arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/141—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element
    • G09G2360/142—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light conveying information used for selecting or modulating the light emitting or modulating element the light being detected by light detection means within each pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Definitions

  • the present invention relates to a sensor circuit including a photosensor having a photodetection element and a touch sensor, and a display device including the sensor circuit.
  • a display device with an optical sensor that includes a photodetection element such as a photodiode in a pixel and can detect the brightness of external light or capture an image of an object close to the display
  • a display device with an optical sensor is assumed to be used as a display device for bidirectional communication or a display device with a touch panel function.
  • a photodiode or the like is also provided.
  • a known component such as a signal line, a scanning line, a TFT (Thin Film Transistor), and a pixel electrode is formed on an active matrix substrate by a semiconductor process.
  • a photodiode or the like is also provided.
  • Japanese Patent Application Laid-Open No. 2006-3857 and “A Touch Panel Function Integrated LCD Including LTPS A / D Converter”, T. Nakamura et al., SID 05 DIGEST, pp 1054-1055, 2005 See, for example, Japanese Patent Application Laid-Open No. 2006-3857 and “A Touch Panel Function Integrated LCD Including LTPS A / D Converter”, T. Nakamura et al., SID 05 DIGEST, pp 1054-1055, 2005).
  • An object of the present invention is to provide a sensor circuit capable of obtaining a highly accurate sensor output in a configuration in which an optical sensor and a touch sensor are combined.
  • a sensor circuit includes a light detection element that receives incident light and a light detection element connected to the light detection element via a storage node.
  • An accumulator for accumulating charges according to the current flowing in the circuit, a reset signal wiring to which a reset signal for initializing the potential of the accumulation node is supplied, and a read signal for outputting the potential of the accumulation node. Connected between the readout signal wiring to be supplied, the storage node and the output wiring, and electrically connects the storage node and the output wiring in accordance with the readout signal, and outputs an output signal corresponding to the potential of the storage node.
  • a sensor switching element that outputs to an output wiring; and a variable capacitor that is provided between the storage node and an input electrode to which a voltage is input, and whose capacitance changes when pressed, Is connected to the variable capacitor and the storage node, and a control switching element having a control electrode control signal for switching the conduction and non-conduction between the variable capacitance and the storage node are input.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram showing a configuration of one pixel in the display device according to the embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing a sensor circuit in the display device according to the embodiment of the present invention.
  • FIG. 4 is a cross-sectional view showing the structure of the sensor circuit according to the present invention.
  • FIG. 5 is a waveform diagram showing the relationship between input signals (wiring RST, wiring RWS, and wiring MODE signals) and V INT in the sensor circuit according to the embodiment of the present invention.
  • FIG. 1 is a block diagram showing a schematic configuration of a display device according to an embodiment of the present invention.
  • FIG. 2 is an equivalent circuit diagram showing a configuration of one pixel in the display device according to the embodiment of the present invention.
  • FIG. 3 is a circuit diagram showing a sensor circuit in the display device according to the embodiment of the present invention.
  • FIG. 6 is a waveform diagram showing a relationship between input signals (wiring RST, wiring RWS, and wiring MODE signals) and V INT in the sensor circuit according to the embodiment of the present invention.
  • FIG. 7 is a waveform diagram showing the relationship between input signals (wiring RST, wiring RWS, and wiring MODE signals) and V INT in the sensor circuit according to the embodiment of the present invention.
  • FIG. 8 is a plan view showing an example of a planar structure of the sensor circuit according to the embodiment of the present invention.
  • a sensor circuit includes a photodetecting element that receives incident light, and is connected to the photodetecting element via a storage node, and charges according to a current flowing through the photodetecting element.
  • a sensor switching element connected between the storage node and the output wiring, electrically connecting the storage node and the output wiring according to the read signal, and outputting an output signal corresponding to the potential of the storage node to the output wiring;
  • a variable capacitor that is provided between the storage node and an input electrode to which a voltage is input, and whose capacitance changes when it is pressed, and the variable capacitor and the storage node Are continued, and a control switching element having a control electrode control signal for switching the conduction and non-conduction between the variable capacitance and the storage node is input (first configuration).
  • the control switching element by controlling the control switching element, the conduction and non-conduction between the variable capacitor and the storage node can be switched, and the presence or absence of the output of the touch sensor based on the capacitance change of the variable capacitor is switched. Can do. Further, by adjusting the reset signal and the readout signal, it is possible to stop the signal output from the photodetecting element.
  • the sensor circuit having the above-described configuration can provide a highly accurate sensor output capable of discriminating between the output from the light detection element and the output due to the capacitance change of the variable capacitor.
  • a sensor circuit includes a light detection element that receives incident light, a storage unit that stores a potential corresponding to an output current of the light detection element in a storage node, and an initial potential of the storage node.
  • a reset signal wiring supplied with a reset signal for converting to, a read signal wiring supplied with a read signal for reading the potential of the storage node, and reading the potential of the storage node according to the read signal,
  • a sensor switching element that outputs an output signal according to a potential; a variable capacity whose capacity changes according to a pressure; and a control switching element that controls conduction and non-conduction between the variable capacity and the storage node.
  • the potential of the storage node depends on the current flowing through the photodetecting element from the initialization by the reset signal to the reading by the readout signal.
  • the imager mode, the touch mode in which the potential of the storage node depends on the capacitance of the variable capacitor at the time of reading, and the potential of the storage node in the current flowing through the photodetecting element and the capacitance of the variable capacitor The hybrid mode that depends on both is configured to operate in at least two operation modes (second configuration).
  • the sensor circuit can be selectively operated in at least two of the three modes. Therefore, in the configuration including the light detection element and the variable capacitor, the sensor output can be switched by switching the operation mode. Therefore, a more accurate sensor output can be obtained.
  • the voltage of the reset signal corresponds to a current flowing through the photodetecting element during a period from initialization of the storage node by the reset signal to reading by a read signal. It is preferable that the charge is set so as to be accumulated in the accumulation unit, and the control switching element is controlled to be in a non-conducting state at least at the time of reading (third configuration).
  • the potential of the storage node becomes a value corresponding to the current flowing through the photodetecting element. Therefore, the output signal output from the sensor switching element is a signal corresponding to the output of the light detection element. Therefore, even when the touch panel is inadvertently pressurized in the imager mode, the sensor output from the light detection element does not change, and a highly accurate sensor output can be obtained.
  • the voltage of the reset signal is set so that the storage node is in an initialized state at the time of reading, and the control switching element is in a conductive state at the time of reading. It is preferable to be controlled so as to be (fourth configuration).
  • the control switching element in the hybrid mode, is controlled to be in a conductive state at the time of reading, and the voltage of the reset signal is changed from the initialization of the storage node by the reset signal to the read signal. Is set so that charges corresponding to the current flowing through the photodetecting element are accumulated in the accumulating unit during the period until reading by the control switching element.
  • the potential of the storage node becomes a value depending on the current flowing through the light detection element and the capacitance of the variable capacitor, the detection results of both the light detection element and the variable capacitor can be output as sensor outputs.
  • a display device includes an active matrix substrate having a pixel region and a counter substrate, and the pixel region of the active matrix substrate according to any one of claims 1 to 5.
  • a sensor circuit is preferably provided (sixth configuration).
  • the display device according to the present invention is implemented as a liquid crystal display device.
  • the display device according to the present invention is not limited to the liquid crystal display device, and is an active matrix.
  • the present invention can be applied to any display device using a substrate.
  • the display device according to the present invention includes a touch panel display device that performs an input operation by detecting an object close to the screen by using an optical sensor, and a display for bidirectional communication including a display function and an imaging function. Use as a device is assumed.
  • each drawing referred to below is a simplified illustration of only the main members necessary for explanation among the constituent members of the embodiment of the present invention for convenience of explanation. Therefore, the display device according to the present embodiment can include arbitrary constituent members that are not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
  • FIG. 1 is a block diagram showing a schematic configuration of an active matrix substrate 100 provided in a liquid crystal display device according to an embodiment of the present invention.
  • an active matrix substrate 100 includes a pixel region 1, a display gate driver 2, a display source driver 3, a sensor column driver 4, a sensor row driver 5, and a buffer amplifier 6 on a glass substrate.
  • FPC Flexible Printed Circuit
  • a signal processing circuit 8 for processing an image signal captured by a photodetecting element (described later) and / or a switch element (described later) in the pixel region 1 is active via the FPC connector 7 and the FPC 9. It is connected to the matrix substrate 100.
  • the above-described constituent members on the active matrix substrate 100 can be formed monolithically on the glass substrate by a semiconductor process. Or it is good also as a structure which mounted the amplifier and drivers among said structural members on the glass substrate by COG (Chip On Glass) technique etc., for example. Alternatively, at least a part of the constituent members shown on the active matrix substrate 100 in FIG. 1 may be mounted on the FPC 9.
  • the active matrix substrate 100 is bonded to a counter substrate (not shown) having a counter electrode formed on the entire surface. A liquid crystal material is sealed in a gap between the active matrix substrate 100 and the counter electrode.
  • the pixel area 1 is an area where a plurality of pixels are formed in order to display an image.
  • an optical sensor for capturing an image is provided in each pixel in the pixel region 1.
  • FIG. 2 is an equivalent circuit diagram showing the arrangement of sensor circuits (photosensors and touch sensors) in the pixel region of the active matrix substrate 100.
  • one pixel is formed by three color picture elements of R (red), G (green), and B (blue), and in one pixel configured by these three picture elements, photo One sensor circuit including a diode D1, a capacitor C INT , a thin film transistor M2, a thin film transistor M4, and a capacitor C LC is provided.
  • the pixel region 1 includes pixels arranged in a matrix of M rows ⁇ N columns and sensor circuits arranged in a matrix of M rows ⁇ N columns.
  • the number of picture elements is M ⁇ 3N.
  • the pixel region 1 includes gate lines GL and source lines COL arranged in a matrix as pixel wiring.
  • the gate line GL is connected to the display gate driver 2.
  • the source line COL is connected to the display source driver 3.
  • the gate lines GL are provided in M rows in the pixel region 1.
  • three source lines COL are provided for each pixel in order to supply image data to the three picture elements in one pixel.
  • a thin film transistor (TFT) M1 is provided as a pixel switching element at the intersection of the gate line GL and the source line COL. Note that the thin film transistors M1 provided in the red, green, and blue picture elements are denoted as M1r, M1g, and M1b.
  • the thin film transistor M1 has a gate electrode connected to the gate line GL, a source electrode connected to the source line COL, and a drain electrode connected to a pixel electrode (not shown).
  • the pixel driven by the thin film transistor M1r connected to the intersection of one gate line GLi and one source line COLrj is provided with a red color filter so as to correspond to this pixel.
  • This picture element functions as a red picture element by being supplied with red image data from the display source driver 3 via the source line COLrj.
  • a picture element driven by the thin film transistor M1g connected to the intersection of the gate line GLi and the source line COLgj is provided with a green color filter so as to correspond to this picture element.
  • This picture element functions as a green picture element when green image data is supplied from the display source driver 3 via the source line COLgj.
  • a blue color filter is provided in the picture element driven by the thin film transistor M1b connected to the intersection of the gate line GLi and the source line COLbj so as to correspond to this picture element.
  • This picture element functions as a blue picture element when blue image data is supplied from the display source driver 3 via the source line COLbj.
  • one sensor circuit is provided in one pixel (three picture elements) in the pixel region 1.
  • the arrangement ratio of the pixel and the sensor circuit is not limited to this example, and is arbitrary.
  • one sensor circuit may be arranged for each picture element, or one sensor circuit may be arranged for a plurality of pixels.
  • FIG. 3 is an equivalent circuit diagram showing only the sensor circuit portion extracted from the circuit shown in FIG.
  • the sensor circuit includes a photodiode D1, a capacitor C INT , a thin film transistor M2, a thin film transistor M4, and a variable capacitor C LC .
  • the photodiode D1 is an example of a light detection element that receives incident light.
  • a lateral structure or a stacked structure PN junction diode or PIN junction diode can be used as the photodiode D1, for example, a lateral structure or a stacked structure PN junction diode or PIN junction diode can be used.
  • the capacitor C INT (accumulation unit) is connected to the photodiode D1 via the accumulation node INT, and accumulates electric charge according to the current flowing through the photodiode D1.
  • a wiring RST (an example of a reset signal wiring) for supplying a reset signal is connected to the anode of the photodiode D1.
  • the reset signal supplied to the wiring RST initializes the potential V INT of the storage node INT via the photodiode D1.
  • a wiring RWS which is an example of a read signal wiring, is connected to the storage node INT via the capacitor C INT . By this wiring RWS, a read signal for outputting the potential V INT of the storage node INT is supplied to the storage node INT.
  • the gate of the transistor M2 is connected to the storage node INT, the drain is connected to the wiring VDD, and the source is connected to the wiring OUT (an example of an output wiring).
  • the transistor M2 is connected between the storage node INT and the wiring OUT.
  • the transistor M2 is a sensor switching element that conducts the storage node INT and the wiring OUT in accordance with the readout signal and outputs an output signal corresponding to the potential of the storage node INT to the wiring OUT.
  • the capacitor CLC is provided between the storage node INT and an input electrode (counter electrode 32) connected to an electrode VCOM that supplies a reference voltage.
  • condenser CLC is a variable capacity
  • a transistor M4 (control switching element) is connected between the capacitor CLC and the storage node INT. In other words, the drain of the transistor M4 is connected to the storage node INT, the source is connected to the capacitor CLC , and the gate (control electrode) is connected to the wiring MODE.
  • the wiring MODE supplies a control signal for switching between a conduction state and a non-conduction state between the capacitor CLC and the storage node INT to the gate of the transistor M4. The operation mode of the optical sensor circuit is controlled by this control signal (details will be described later).
  • the transistor M4 that controls conduction between the capacitor CLC for detecting the touch operation and the storage node INT as described later, the sensitivity of the photosensor decreases. Can be suppressed.
  • the source line COLr also serves as the wiring VDD for supplying the constant voltage VDD from the sensor column driver 4 to the photosensor. Further, the source line COLg also serves as the sensor output wiring OUT.
  • FIG. 4 is a cross-sectional view schematically showing the structure of the capacitor C INT and the capacitor C LC .
  • the capacitor CLC includes a counter electrode 32 on the counter substrate 30 side and an electrode 33 on the active matrix substrate 31 side facing the counter electrode 32.
  • a sub-photo spacer 35 is formed on the counter substrate 30.
  • a counter electrode 32 is provided so as to cover the sub-photo spacer 35.
  • An electrode 33 is provided on the active matrix substrate 31 at a position facing the sub-photo spacer 35.
  • the electrode 33 is one electrode of the capacitor C LC and is connected to the storage node INT.
  • the counter electrode 32 corresponds to the other electrode of the capacitor CLC .
  • the capacitance of the capacitor CLC changes according to the distance between the counter electrode 32 and the electrode 33. That is, the counter substrate 30 by the touch operation is pressed, the distance between the counter electrode 32 and the electrode 33 is changed, the capacity of C LC is changed.
  • the electrode 33 is one electrode of the capacitor C INT , and the electrode 34 corresponds to the other electrode of the capacitor C INT .
  • the electrode 34 is connected to the wiring RWS.
  • the sensor row driver 5 sequentially selects a set of the wirings RSTi and RWSi shown in FIG. 2 at a predetermined time interval (trow). As a result, the rows of photosensors from which signal charges are to be read out in the pixel region 1 are sequentially selected.
  • a sensor output V PIX corresponding to the amount of light received by the photodiode D1 is obtained by supplying a reset signal to the wiring RST and a read signal to the wiring RWS at predetermined timings. Can do.
  • the end of the wiring OUT is connected to the drain of the insulated gate field effect transistor M3.
  • the drain potential V SOUT of the transistor M3 is output to the sensor column driver 4 as an output signal from the photosensor.
  • the source of the transistor M3 is connected to the wiring VSS.
  • the gate of the transistor M3 is connected to a reference voltage power supply (not shown) via the reference voltage wiring VB.
  • the sensor circuit according to the present embodiment can operate in three modes.
  • the first is an operation mode (hybrid mode) in which both the optical sensor and the touch sensor function
  • the second is an operation mode (imager mode) in which only the optical sensor functions.
  • Hybrid mode As an example of the hybrid mode, a sensor circuit that allows the capacitor CLC and the photodiode D1 to function will be described. In FIG. 2, when a voltage is supplied to the wiring MODE, the transistor M4 is turned on.
  • FIG. 5A is a waveform diagram of input signals (wiring RST, wiring RWS, and wiring MODE signals) in the sensor circuit according to the present embodiment.
  • FIG. 5B is a waveform diagram showing a change in the potential V INT of the storage node INT.
  • a high level reset voltage V RST After a reset period in which H is applied, a high-level read voltage V RWS. Is applied to the wiring RWS through a sensing period (integration period T INT ) . H is applied. This high level voltage V RWS. At the same time as H is supplied, a high-level voltage V MODE. H is applied. Thereby, the potential change of the storage node in the integration period TINT can be amplified and read out.
  • V RST A high level reset signal V RST.
  • the photodiode D1 is forward-biased, and the potential V INT of the storage node INT (the potential of the gate of the transistor M2) is expressed by the following formula (1).
  • V INT V RST. H ⁇ V F (1)
  • V F is the forward voltage of the photodiode D1. Since V INT at this time is lower than the threshold voltage of the transistor M2, the transistor M2 is non-conductive in the period after reset.
  • the reset signal is low level VRST.
  • a current integration period (a sensing period that is a period from the supply of the reset signal to the supply of the readout signal, T shown in FIG. 5B) INT period) begins.
  • current proportional to the amount of light incident on the photodiode D1 flows out from the capacitor C INT, discharge capacitor C INT.
  • V INT V RST. H ⁇ V F ⁇ V RST ⁇ C PD / C T ⁇ I PHOTO ⁇ T INT / C T (2)
  • ⁇ V RST is the pulse height (V RST.H -V RST.L ) of the reset signal
  • I PHOTO is the current value of the photocurrent of the photodiode D 1
  • T INT is the integration period Each time.
  • CPD is the capacitance of the photodiode D1.
  • C T is the sum of the capacitance of the capacitor C INT , the capacitance C PD of the photodiode D1, and the capacitance C TFT of the transistor M2. Even during the integration period, since V INT is lower than the threshold voltage of the transistor M2, the transistor M2 is non-conductive.
  • the read signal rises at the timing of T RWS to start the read period.
  • the reading period continues while the reading signal of the wiring RWS is at a high level.
  • the mode control signal of the wiring MODE rises, and the mode control signal continues at the high level while the readout signal is at the high level. That is, in the reading period, since the mode control signal rises, the transistor M4 is in a conductive state.
  • V INT V RST. H ⁇ V F ⁇ V RST ⁇ C PD / C T ⁇ I PHOTO ⁇ T INT / C T + ⁇ V RWS ⁇ C INT / (C T + C IC ) (3)
  • ⁇ V RWS is the pulse height (V RWS.H ⁇ V RWS.L ) of the read signal. Accordingly, since the potential V INT of the storage node INT becomes higher than the threshold voltage, the transistor M2 becomes conductive, and functions as a source follower amplifier together with the bias transistor M3 provided at the end of the wiring OUT in each column. . That is, in the read period, to the transistor M4 is turned, in addition to the integral value of the photocurrent of the photodiode D1, the capacity at the time of reading of the capacitor C LC, the voltage V INT of the capacitor storage node INT at the time of readout Will be reflected.
  • the sensor output voltage V PIX from the transistor M2 becomes a value corresponding to the integrated value of the photocurrent of the photodiode D1 in the integration period and the capacitance at the time of reading of the capacitor CLC .
  • the transistor M4 is controlled to be turned on at the same time as the potential V INT of the storage node INT is pushed up by the read signal of the wiring RWS.
  • the capacitance of the capacitor C LC is reflected in the potential V INT at the time of reading.
  • a waveform F1 indicated by a solid line represents a change in V INT when the amount of light incident on the photodiode D1 is small
  • a waveform F2 indicated by a broken line is a saturation level with respect to the photodiode D1.
  • a waveform F3-1 indicated by a dotted line in the readout period is a waveform when the touch operation is performed and the amount of incident light is small with respect to the photodiode D1.
  • a waveform F3-2 indicated by a dotted line in the reading period is a waveform when a touch operation is performed and light of a saturation level is incident on the photodiode D1.
  • ⁇ V INT is the amount by which the potential V INT is pushed up when a read signal is applied to the sensor circuit from the wiring RWS in the read period.
  • the initialization by the reset pulse, the integration of the current in the integration period, and the reading of the sensor output in the readout period are periodically performed as one cycle. Therefore, since the timing of sensor output can be controlled, the output of the sensor circuit in each pixel can be obtained accurately.
  • VCOM is preferably set so that the read signal of the wiring RWS does not fluctuate during a high level period.
  • Imager mode As an example of the imager mode, a sensor circuit that functions only the photodiode D1 will be described.
  • control is performed so that a high-level voltage is not supplied to the wiring MODE (that is, a state of V MODE.L is set).
  • the transistor M4 is kept nonconductive.
  • a waveform F1 indicated by a solid line represents a change in the potential V INT when the amount of light incident on the photodiode D1 is small in the non-touch state.
  • a waveform F2 indicated by a broken line represents a change in the potential V INT when light of a saturation level is incident on the photodiode D1 in the non-touch state.
  • the integrated value of the photocurrent of the photodiode D1 is reflected in the voltage V INT .
  • the sensor output voltage V PIX from the transistor M2 becomes a value corresponding to the integrated value of the photocurrent of the photodiode D1 in the integration period.
  • a sensor circuit that does not cause the photodiode D1 to function will be described.
  • a low level V RST. L and high level V RST. H may be set to the same voltage.
  • the photodiode D1 can be invalidated by using a DC power supply of 0V as the reset signal.
  • the photodiode D1 may be invalidated by supplying a read signal immediately after supplying the reset signal and setting a timing at which the forward voltage of the photodiode D1 is not generated as a read period.
  • the transistor M4 is turned on by supplying a read signal to the wiring RWS and simultaneously supplying a mode control signal to the wiring MODE.
  • the transistor M2 is turned on by setting the gate potential V INT of the transistor M2 higher than the threshold voltage.
  • the transistor M2 functions as a source follower amplifier together with the bias transistor M3 provided at the end of the wiring OUT of each column.
  • a waveform F1 indicated by a solid line represents a change in the potential V INT in the non-touch state.
  • F3 indicated by a broken line represents a change in the potential V INT in the touch state. In this manner, the potential V INT of the storage node INT during the reading period changes between the touch state and the non-touch state.
  • the transistor M4 In the read period, the transistor M4 is in a conductive state, so that the capacitance of the capacitor CLC during reading is reflected in the voltage V INT of the storage node INT. As a result, the sensor output voltage V PIX from transistors M2, a value corresponding to the capacity at the time of reading of the capacitor C LC.
  • FIG. 8 is a diagram illustrating an example of the structure of the sensor circuit according to the present embodiment. As shown in FIG. 8, this sensor circuit is formed on an active matrix substrate and includes a transistor M2 provided in a region between source lines COLg and COLb.
  • the photodiode D1 is a lateral structure PIN diode in which a p-type semiconductor region 102p, an i-type semiconductor region 102i, and an n-type semiconductor region 102n are formed in series on a base silicon film.
  • the p-type semiconductor region 102p serves as an anode of the photodiode D1, and is connected to the wiring RST through the wiring 108 and the contact holes 109 and 110.
  • the n-type semiconductor region 102n serves as the cathode of the photodiode D1, and is connected to the gate electrode 101 of the transistor M2 through the silicon film extension 107, the contacts 105 and 106, and the wiring 104.
  • the wirings RST and RWS are made of the same metal as the gate electrode 101 of the transistor M2, and are formed on the same layer in the same process as the gate electrode 101. Further, the wirings 104, 108, 118, and 119 are made of the same metal as the source line COL, and are formed on the same layer in the same process as the source line COL.
  • a light shielding film 113 for preventing backlight light from entering the photodiode D1 is provided on the back surface of the photodiode D1.
  • a wide portion 111 formed in the wiring RWS, an extension portion 107 of the silicon film forming the n-type semiconductor region 102n, and between the wide portion 111 and the extension portion 107 are formed.
  • a capacitor C INT is formed by the arranged insulating film (not shown). That is, the wide portion 111 having substantially the same potential as the wiring RWS functions as one electrode of the capacitor C INT .
  • a transistor M4 is formed in a region between the extended portion 107 of the silicon film connected to the contact 106 and the wiring 119.
  • the wiring MODE is connected to the gate electrode 115 of the transistor M4 through the wiring 118 and the contact holes 116 and 117.
  • the capacitor C LC is formed by the ITO 122 shown in FIG. 8 and the counter ITO (not shown) facing the ITO 122.
  • the counter ITO is formed on the entire surface of the active matrix substrate. Here, the counter ITO corresponds to a counter electrode.
  • the ITO 122 shown in FIG. 8 is connected to the source electrode of the transistor M4 through the wiring 119 and the contact holes 120 and 121.
  • the transistor M4 is controlled to selectively perform the photosensor function based on the photodiode D1 and the touch sensor function based on the variable capacitor CLC.
  • the optical sensor function and the touch sensor function can be selectively used, it is possible to select a function according to an application displayed on the display device.
  • the output does not change even if there is inadvertent pressurization.
  • pressure detection in the liquid crystal capacitance and output of the optical sensor can be distinguished, and feather touch and pressing pressure detection can be realized simultaneously.
  • the configuration using the source wiring COL as the wiring VDD and the wiring OUT connected to the sensor circuit is exemplified.
  • this configuration there is an advantage that the pixel aperture ratio is high.
  • the same effects as those of the above-described embodiment can be obtained even when the optical sensor wiring VDD and the wiring OUT are provided separately from the source wiring COL.
  • the configuration of the above embodiment can be applied to an apparatus that has no display function and only a sensor function.
  • the present invention can be used as a display device having a sensor circuit in a pixel region of an active matrix substrate.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Position Input By Displaying (AREA)

Abstract

精度の高いセンサ出力が得られるセンサ回路または表示装置を提供する。センサ回路は、フォトダイオード（Ｄ１）（光検出素子）と、該フォトダイオード（Ｄ１）に蓄積ノード（ＩＮＴ）を介して接続され、該フォトダイオード（Ｄ１）内の電流に応じて電荷を蓄積するコンデンサ（ＣＩＮＴ）（蓄積部）と、読み出し信号に従って、前記蓄積ノード（ＩＮＴ）と配線（ＯＵＴ）（出力配線）とを導通させて、該蓄積ノード（ＩＮＴ）の電位に応じた出力信号を配線（ＯＵＴ）へ出力するトランジスタ（Ｍ２）（センサスイッチング素子）と、前記蓄積ノード（ＩＮＴ）と入力電極との間に位置し、タッチ操作による押圧を受けたときに容量が変化するコンデンサ（ＣＬＣ）（可変容量）と、該コンデンサ（ＣＬＣ）と前記蓄積ノード（ＩＮＴ）との導通及び非導通を切り替えるための制御信号が入力されるトランジスタ（Ｍ４）（制御スイッチング素子）とを備える。

Description

センサ回路及び表示装置
　本発明は、光検出素子を有する光センサとタッチセンサとを備えたセンサ回路、及び該センサ回路を備えた表示装置に関する。
　従来より、画素内に例えばフォトダイオード等の光検出素子を備えていて、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置やタッチパネル機能付き表示装置としての利用が想定されている。
　従来の光センサ付き表示装置では、アクティブマトリクス基板上に、信号線、走査線、ＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）、及び画素電極等の周知の構成要素を半導体プロセスによって形成する際に、フォトダイオード等も同時に作り込む（例えば、特開２００６－３８５７号公報、及び、“Ａ　Ｔｏｕｃｈ　Ｐａｎｅｌ　Ｆｕｎｃｔｉｏｎ　Ｉｎｔｅｇｒａｔｅｄ　ＬＣＤ　Ｉｎｃｌｕｄｉｎｇ　ＬＴＰＳ　Ａ／Ｄ　Ｃｏｎｖｅｒｔｅｒ”，Ｔ．Ｎａｋａｍｕｒａ等，　ＳＩＤ　０５　ＤＩＧＥＳＴ，ｐｐ１０５４－１０５５，２００５　参照）。
　また、上記のような光センサ付きの表示装置において、タッチセンサが付加されていて、２系統のセンサ出力が得られるような表示装置が知られている（例えば、特開２００６－１３３７８８号公報、及び、“ＦＰＤ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　２００８　Ｆｏｒｕｍ　Ａ－３２”，　タッチ・パネル開発最新動向　韓国Ｓａｍｓｕｎｇ　Ｅｌｅｃｔｒｏｎｉｃｓ　Ｃｏ．，　Ｌｔｄ．　Ｎａｍ　Ｄｅｏｇ　Ｋｉｍ等，２００８参照）。
　上述のように光センサとタッチセンサとを組み合わせた構成の回路では、タッチパネルへの不用意な加圧によってセンサ出力が変化するなど、精度の高いセンサ出力を得ることは困難であった。
　本発明は、光センサとタッチセンサとを組み合わせた構成において、精度の高いセンサ出力が得られるセンサ回路を提供することを目的とする。
　上記の課題を解決するために、本発明の一実施形態にかかるセンサ回路は、入射光を受光する光検出素子と、前記光検出素子に対して蓄積ノードを介して接続され、前記光検出素子に流れた電流に応じて電荷を蓄積する蓄積部と、前記蓄積ノードの電位を初期化するためのリセット信号が供給されるリセット信号配線と、前記蓄積ノードの電位を出力するための読み出し信号が供給される読み出し信号配線と、前記蓄積ノードと出力配線との間に接続され、前記読み出し信号に従って前記蓄積ノードと前記出力配線とを導通させて、該蓄積ノードの電位に応じた出力信号を該出力配線へ出力するセンサスイッチング素子と、前記蓄積ノードと電圧が入力される入力電極との間に設けられ、押圧を受けたときに容量が変化する可変容量と、該可変容量及び前記蓄積ノードに接続され、該可変容量と該蓄積ノードとの間の導通及び非導通を切り替えるための制御信号が入力される制御電極を有する制御スイッチング素子とを備える。
　本発明によれば、光センサ及びタッチセンサを備えたセンサ回路において、精度の高いセンサ出力が得られるような構成を実現できる。
図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。 図２は、本発明の一実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３は、本発明の一実施形態にかかる表示装置におけるセンサ回路を示す回路図である。 図４は、本発明に係るセンサ回路の構造を示す断面図である。 図５は、本発明の一実施形態にかかるセンサ回路における入力信号（配線ＲＳＴ，配線ＲＷＳ及び配線ＭＯＤＥの信号）とＶＩＮＴとの関係を示す波形図である。 図６は、本発明の一実施形態にかかるセンサ回路における入力信号（配線ＲＳＴ，配線ＲＷＳ及び配線ＭＯＤＥの信号）とＶＩＮＴとの関係を示す波形図である。 図７は、本発明の一実施形態にかかるセンサ回路における入力信号（配線ＲＳＴ，配線ＲＷＳ及び配線ＭＯＤＥの信号）とＶＩＮＴとの関係を示す波形図である。 図８は、本発明の一実施形態にかかるセンサ回路の平面構造の一例を示す平面図である。
　本発明の一実施形態にかかるセンサ回路は、入射光を受光する光検出素子と、前記光検出素子に対して蓄積ノードを介して接続され、前記光検出素子に流れた電流に応じて電荷を蓄積する蓄積部と、前記蓄積ノードの電位を初期化するためのリセット信号が供給されるリセット信号配線と、前記蓄積ノードの電位を出力するための読み出し信号が供給される読み出し信号配線と、前記蓄積ノードと出力配線との間に接続され、前記読み出し信号に従って前記蓄積ノードと前記出力配線とを導通させて、該蓄積ノードの電位に応じた出力信号を該出力配線へ出力するセンサスイッチング素子と、前記蓄積ノードと電圧が入力される入力電極との間に設けられ、押圧を受けたときに容量が変化する可変容量と、該可変容量及び前記蓄積ノードに接続され、該可変容量と該蓄積ノードとの間の導通及び非導通を切り替えるための制御信号が入力される制御電極を有する制御スイッチング素子とを備える（第１の構成）。
　以上の構成より、制御スイッチング素子を制御することで、可変容量と蓄積ノードとの間の導通及び非導通を切り替えることができ、該可変容量の容量変化に基づくタッチセンサの出力の有無を切り替えることができる。また、リセット信号や読み出し信号を調整すれば、光検出素子からの信号出力を停止することも可能になる。
　したがって、上述の構成により、光検出素子とタッチ操作による押圧によって容量が変化する可変容量とを共に備えた構成において、光検出素子からの出力と可変容量の容量変化による出力とを判別可能な出力信号を出力配線に出力することができる。すなわち、上述の構成を有するセンサ回路によって、光検出素子からの出力と可変容量の容量変化による出力とを判別可能な精度の高いセンサ出力が得られる。
　本発明の一実施形態にかかるセンサ回路は、入射光を受光する光検出素子と、前記光検出素子の出力電流に応じた電位を蓄積ノードに蓄積する蓄積部と、前記蓄積ノードの電位を初期化するためのリセット信号が供給されるリセット信号配線と、前記蓄積ノードの電位を読み出すための読み出し信号が供給される読み出し信号配線と、該読み出し信号に従って、前記蓄積ノードの電位を読み出して、該電位に応じた出力信号を出力するセンサスイッチング素子と、押圧に応じて容量が変化する可変容量と、該可変容量と前記蓄積ノードとの間の導通及び非導通を制御する制御スイッチング素子とを備え、前記蓄積ノードの電位が、前記リセット信号による初期化から前記読み出し信号による読み出しまでに前記光検出素子に流れた電流に依存するイメージャモードと、前記蓄積ノードの電位が、前記読み出し時の前記可変容量の容量に依存するタッチモードと、前記蓄積ノードの電位が、前記光検出素子に流れた電流及び前記可変容量の容量の双方に依存するハイブリッドモードとのうち、少なくとも２つの動作モードで動作するように構成されている（第２の構成）。
　以上の構成により、センサ回路を、３つのモードのうち少なくとも２つのモードで選択的に動作させることができる。したがって、光検出素子及び可変容量を備えた構成において、動作モードを切り替えることによりセンサ出力を切り替えることができる。したがって、より精度の高いセンサ出力が得られる。
　前記第２の構成において、前記イメージャモードでは、前記リセット信号の電圧は、該リセット信号による前記蓄積ノードの初期化から読み出し信号による読み出しまでの期間に、前記光検出素子に流れた電流に応じた電荷が前記蓄積部に蓄積されるように、設定され、前記制御スイッチング素子は、少なくとも読み出し時において非導通状態となるように制御されるのが好ましい（第３の構成）。
　これにより、蓄積ノードの電位は、光検出素子に流れた電流に応じた値となる。したがって、センサスイッチング素子から出力される出力信号は、光検出素子の出力に対応した信号となる。よって、イメージャモードにおいて、タッチパネルが不用意に加圧された場合でも光検出素子からのセンサ出力は変化せず、精度の良いセンサ出力が得られる。
　前記第２の構成において、前記タッチモードでは、前記リセット信号の電圧は、前記読み出し時において前記蓄積ノードが初期化状態となるように、設定され、前記制御スイッチング素子は、読み出し時において導通状態となるように制御されるのが好ましい（第４の構成）。
　こうすることで、読み出し時に、光検出素子を無効化することができるとともに、制御スイッチング素子を介して、タッチ操作による押圧によって変化する可変容量の容量が蓄積ノードの電位に反映される。したがって、タッチ操作時の可変容量による検出結果をセンサ出力として精度良く出力することができる。
　前記第２の構成において、前記ハイブリッドモードでは、前記制御スイッチング素子は、読み出し時において導通状態となるように制御され、前記リセット信号の電圧は、該リセット信号による前記蓄積ノードの初期化から読み出し信号による読み出しまでの期間に、前記光検出素子に流れた電流に応じた電荷が前記蓄積部に蓄積されるように、設定され、前記可変容量には、読み出し時に前記制御スイッチング素子によって該可変容量が蓄積ノードと導通している場合に、該蓄積ノードが所定電圧になるように電圧が印加されるのが好ましい（第５の構成）。
　これにより、蓄積ノードの電位は、光検出素子に流れた電流及び可変容量の容量に依存した値となるため、光検出素子及び可変容量の両方の検出結果をセンサ出力として出力することができる。
　本発明の一実施形態にかかる表示装置は、画素領域を有するアクティブマトリクス基板と、対向基板とを備え、前記アクティブマトリクス基板の前記画素領域に、請求項１～５のいずれか一つに記載のセンサ回路が設けられているのが好ましい（第６の構成）。
　以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
　また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、説明のために必要な主要部材のみを簡略化して示したものである。従って、本実施形態にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法及び各部材の寸法比率等を忠実に表したものではない。
　［実施形態］
　最初に、図１及び図２を参照しながら、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
　図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）コネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）及び／またはスイッチ素子（後述）で取り込まれた画像信号を処理するための信号処理回路８は、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
　なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されていてもよい。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされる。アクティブマトリクス基板１００と対向電極との間隙に液晶材料が封入される。
　画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域におけるセンサ回路（光センサ及びタッチセンサ）の配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、フォトダイオードＤ１とコンデンサＣＩＮＴと薄膜トランジスタＭ２と薄膜トランジスタＭ４とコンデンサＣＬＣとによって構成される１つのセンサ回路が設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置されたセンサ回路とを有する。なお、絵素数は、Ｍ×３Ｎである。
　このため、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬ及びソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１～Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１～Ｎ）のように表記する。
　ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬに、ソース電極はソース線ＣＯＬに、ドレイン電極は図示しない画素電極に、それぞれ接続されている。
　１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素には、この絵素に対応するように赤色のカラーフィルタが設けられている。この絵素は、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素には、この絵素に対応するように緑色のカラーフィルタが設けられている。この絵素は、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素には、この絵素に対応するように青色のカラーフィルタが設けられている。この絵素は、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
　なお、図２の例では、センサ回路は、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素とセンサ回路との配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つのセンサ回路が配置されていても良いし、複数画素に対して１つのセンサ回路が配置された構成であっても良い。
　図３は、図２に示す回路においてセンサ回路の部分だけを取り出して示す等価回路図である。センサ回路は、図３に示すように、フォトダイオードＤ１と、コンデンサＣＩＮＴと、薄膜トランジスタＭ２と、薄膜トランジスタＭ４と、可変容量であるコンデンサＣＬＣとを備えている。フォトダイオードＤ１は、入射光を受光する光検出素子の一例である。なお、フォトダイオードＤ１としては、例えば、ラテラル構造や積層構造のＰＮ接合ダイオードまたはＰＩＮ接合ダイオードを用いることが可能である。
　コンデンサＣＩＮＴ（蓄積部）は、蓄積ノードＩＮＴを介してフォトダイオードＤ１に接続され、フォトダイオードＤ１に流れた電流に応じて電荷を蓄積する。フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴ（リセット信号配線の一例）が接続されている。配線ＲＳＴに供給されるリセット信号により、フォトダイオードＤ１を介して蓄積ノードＩＮＴの電位ＶＩＮＴが初期化される。読み出し信号配線の一例である配線ＲＷＳは、コンデンサＣＩＮＴを介して蓄積ノードＩＮＴに接続されている。この配線ＲＷＳによって、蓄積ノードＩＮＴの電位ＶＩＮＴを出力するための読み出し信号が該蓄積ノードＩＮＴへ供給される。
　トランジスタＭ２のゲートは蓄積ノードＩＮＴに、ドレインは配線ＶＤＤに、ソースは配線ＯＵＴ（出力配線の一例）にそれぞれ接続されている。このように、トランジスタＭ２は、蓄積ノードＩＮＴと配線ＯＵＴとの間に接続されている。トランジスタＭ２は、読み出し信号に従って、蓄積ノードＩＮＴと配線ＯＵＴとを導通させて、蓄積ノードＩＮＴの電位に応じた出力信号を配線ＯＵＴへ出力するセンサスイッチング素子である。
　コンデンサＣＬＣは、蓄積ノードＩＮＴと基準になる電圧を供給する電極ＶＣＯＭに接続される入力電極（対向電極３２）との間に設けられている。このコンデンサＣＬＣは、タッチ操作による押圧を受けたときに容量が変化する可変容量である。コンデンサＣＬＣと蓄積ノードＩＮＴとの間には、トランジスタＭ４（制御スイッチング素子）が接続されている。すなわち、トランジスタＭ４のドレインは蓄積ノードＩＮＴに、ソースはコンデンサＣＬＣに、ゲート（制御電極）は配線ＭＯＤＥにそれぞれ接続されている。配線ＭＯＤＥは、コンデンサＣＬＣと蓄積ノードＩＮＴとの間の導通状態及び非導通状態を切り替える制御信号をトランジスタＭ４のゲートに供給する。この制御信号により、光センサ回路の動作モードが制御される（詳細は後述）。
　このように、本実施形態では、タッチ操作を検出するためのコンデンサＣＬＣと蓄積ノードＩＮＴとの間に、導通を制御するトランジスタＭ４を設けることで、後述するように、光センサとしての感度低下を抑えることができる。また、上述の構成により、後述するように、液晶容量（コンデンサＣＬＣ）における圧力検出と光センサ（フォトダイオードＤ１）の出力との区別が容易になる。そのため、光センサによるフェザータッチ（押圧によるコンデンサＣＬＣの容量変化では検出できないような軽いタッチ）検出とコンデンサＣＬＣの容量変化に基づく押し圧検出とを同時に実現することができる。
　なお、図２の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧ＶＤＤを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。
　ここで、コンデンサＣＬＣの構造の一例を説明する。上述のように、コンデンサＣＬＣの一方の電極は、トランジスタＭ４を介して蓄積ノードＩＮＴへ接続され、コンデンサＣＬＣの他方の電極は、電極ＶＣＯＭに接続されている。図４は、コンデンサＣＩＮＴ及びコンデンサＣＬＣの構造を概略的に示す断面図である。図４に示す例では、コンデンサＣＬＣは、対向基板３０側の対向電極３２とそれに対向するアクティブマトリックス基板３１側の電極３３とを備える。対向基板３０には、サブフォトスペーサ３５が形成されている。当該サブフォトスペーサ３５を覆うように、対向電極３２が設けられている。アクティブマトリックス基板３１上のサブフォトスペーサ３５と対向する位置に、電極３３が設けられている。電極３３は、コンデンサＣＬＣの一方の電極であり、蓄積ノードＩＮＴに接続される。対向電極３２がコンデンサＣＬＣの他方の電極に相当する。コンデンサＣＬＣの容量は対向電極３２と電極３３との間の距離に応じて変化する。すなわち、タッチ操作によって対向基板３０が押圧されて、対向電極３２と電極３３との距離が変化すると、ＣＬＣの容量が変化する。電極３３は、コンデンサＣＩＮＴの一方の電極であり、電極３４がコンデンサＣＩＮＴの他方の電極に相当する。この電極３４は、配線ＲＷＳに接続されている。
　配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１～Ｍ）のように表記する。
　センサロウドライバ５は、所定の時間間隔（ｔｒｏｗ）で、図２に示した配線ＲＳＴｉ及びＲＷＳｉの組を順次選択する。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
　図２の構成において、配線ＲＳＴに対してリセット信号を、配線ＲＷＳに対して読み出し信号を、それぞれ所定のタイミングで供給することにより、フォトダイオードＤ１の受光量に応じたセンサ出力ＶＰＩＸを得ることができる。なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレイン電位ＶＳＯＵＴが光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。
　次に、図２に示すセンサ回路の動作について説明する。なお、本実施形態にかかるセンサ回路は、３つのモードで動作可能である。１つ目は、光センサ及びタッチセンサの両方が機能する動作モード（ハイブリッドモード）であり、２つ目は、光センサのみが機能する動作モード（イメージャ（ｉｍａｇｅｒ）モード）であり、３つ目は、タッチセンサのみが機能する動作モード（タッチモード）である。これらの３つのモードは、上述のトランジスタＭ４及びリセット信号を制御することによって、任意のモードに切り換えることが可能である。以下、動作モードごとに説明する。
　［１．ハイブリッドモード］
　ハイブリッドモードの一例として、コンデンサＣＬＣ及びフォトダイオードＤ１を機能させるセンサ回路について説明する。図２において、配線ＭＯＤＥに電圧が供給されることにより、トランジスタＭ４が導通状態となる。
　図５（ａ）は、本実施形態にかかるセンサ回路における入力信号（配線ＲＳＴ，配線ＲＷＳ及び配線ＭＯＤＥの各信号）の波形図である。図５（ｂ）は、蓄積ノードＩＮＴの電位ＶＩＮＴの変化を示す波形図である。図５（ａ）に示す例では、配線ＲＳＴにハイレベルのリセット電圧ＶＲＳＴ．Ｈが印加されるリセット期間の後、センシング期間（積分期間ＴＩＮＴ）を経て、配線ＲＷＳにハイレベルの読み出し電圧ＶＲＷＳ．Ｈが印加される。配線ＲＷＳに、このハイレベルの電圧ＶＲＷＳ．Ｈが供給されると同時に、配線ＭＯＤＥにもハイレベルの電圧ＶＭＯＤＥ．Ｈが印加される。これにより、積分期間ＴＩＮＴにおける蓄積ノードの電位変化を増幅して読み出すことができる。
　配線ＲＳＴへハイレベルのリセット信号ＶＲＳＴ．Ｈが供給されると、フォトダイオードＤ１は順方向バイアスとなり、蓄積ノードＩＮＴの電位ＶＩＮＴ（トランジスタＭ２のゲートの電位）は、下記の式（１）で表される。
ＶＩＮＴ＝ＶＲＳＴ．Ｈ－ＶＦ…（１）
　式（１）において、ＶＦはフォトダイオードＤ１の順方向電圧である。このときのＶＩＮＴはトランジスタＭ２の閾値電圧よりも低いので、トランジスタＭ２はリセット後の期間において非導通状態となっている。
　次に、リセット信号がローレベルＶＲＳＴ．Ｌに戻る（図５（ｂ）においてｔ＝ＴＲＳＴのタイミング）ことにより、電流の積分期間（リセット信号供給後から読み出し信号供給前までの期間であるセンシング期間、図５（ｂ）に示すＴＩＮＴの期間）が始まる。積分期間においては、フォトダイオードＤ１への入射光量に比例した電流がコンデンサＣＩＮＴから流れ出し、コンデンサＣＩＮＴを放電させる。これにより、積分期間の終了時における蓄積ノードＩＮＴの電位ＶＩＮＴは、下記の式（２）で表される。
ＶＩＮＴ＝ＶＲＳＴ．Ｈ－ＶＦ－ΔＶＲＳＴ・ＣＰＤ／ＣＴ－ＩＰＨＯＴＯ・ＴＩＮＴ／ＣＴ…（２）
　式（２）において、ΔＶＲＳＴは、リセット信号のパルスの高さ（ＶＲＳＴ．Ｈ－ＶＲＳＴ．Ｌ）であり、ＩＰＨＯＴＯはフォトダイオードＤ１の光電流の電流値を、ＴＩＮＴは積分期間の時間をそれぞれ示す。ＣＰＤは、フォトダイオードＤ１の容量である。ＣＴは、コンデンサＣＩＮＴの容量、フォトダイオードＤ１の容量ＣＰＤ、及びトランジスタＭ２の容量ＣＴＦＴの総和である。積分期間においても、ＶＩＮＴがトランジスタＭ２の閾値電圧よりも低いので、トランジスタＭ２は非導通状態となっている。　積分期間が終わると、図５（ｂ）に示すように、ＴＲＷＳのタイミングで読み出し信号が立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、配線ＲＷＳの読み出し信号がハイレベルの間、継続する。また、読み出し信号と同時に配線ＭＯＤＥのモード制御信号が立ち上がり、読み出し信号がハイレベルの間、モード制御信号もハイレベルで継続する。つまり、読み出し期間においては、モード制御信号が立ち上がるため、トランジスタＭ４は導通状態である。
　ここで、読み出し信号の供給を受けると、コンデンサＣＩＮＴ、コンデンサＣＬＣに対して電荷注入が起こる。この結果、蓄積ノードＩＮＴの電位ＶＩＮＴは、下記の式（３）で表される。
ＶＩＮＴ＝ＶＲＳＴ．Ｈ－ＶＦ－ΔＶＲＳＴ・ＣＰＤ／ＣＴ－ＩＰＨＯＴＯ・ＴＩＮＴ／ＣＴ
＋ΔＶＲＷＳ・ＣＩＮＴ／（ＣＴ＋ＣＩＣ）…（３）
　ΔＶＲＷＳは、読み出し信号のパルスの高さ（ＶＲＷＳ．Ｈ－ＶＲＷＳ．Ｌ）である。これにより、蓄積ノードＩＮＴの電位ＶＩＮＴが閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、読み出し期間では、トランジスタＭ４が導通状態となるために、フォトダイオードＤ１の光電流の積分値に加えて、コンデンサＣＬＣの読み出し時の容量も、読み出し時のコンデンサ蓄積ノードＩＮＴの電圧ＶＩＮＴに反映されることになる。その結果、トランジスタＭ２からのセンサ出力電圧ＶＰＩＸは、積分期間におけるフォトダイオードＤ１の光電流の積分値及びコンデンサＣＬＣの読み出し時の容量に応じた値になる。このように、本実施形態では、配線ＲＷＳの読み出し信号で蓄積ノードのＩＮＴの電位ＶＩＮＴを突き上げると同時に、トランジスタＭ４がＯＮになるように制御される。これにより、読み出し時にコンデンサＣＬＣの容量が電位ＶＩＮＴに反映される。
　図５（ｂ）において、実線で示した波形Ｆ１は、フォトダイオードＤ１に対する光の入射量が少ない場合のＶＩＮＴの変化を表し、破線で示した波形Ｆ２は、フォトダイオードＤ１に対して飽和レベルの光が入射した場合の電位ＶＩＮＴの変化を表している。読み出し期間において点線で示した波形Ｆ３－１は、タッチ操作がされている場合であって、フォトダイオードＤ１に対して光の入射量が少ない場合の波形である。読み出し期間において点線で示した波形Ｆ３－２は、タッチ操作がされている場合であって、フォトダイオードＤ１に飽和レベルの光が入射した場合の波形である。ΔＶＩＮＴは、読み出し期間において、センサ回路に配線ＲＷＳから読み出し信号が印加されることによる、電位ＶＩＮＴの突き上げ量である。
　以上のとおり、本実施形態においては、リセットパルスによる初期化と、積分期間における電流の積分と、読み出し期間におけるセンサ出力の読み出しとを１サイクルとして周期的に行う。これにより、センサ出力のタイミングを制御することができるため、各画素におけるセンサ回路の出力を正確に得ることができる。
　なお、ＶＣＯＭの電圧は、配線ＲＷＳの読み出し信号がハイレベルの期間中に変動しないように設定されるのが好ましい。
　［２．イメージャモード］
　イメージャモードの一例として、フォトダイオードＤ１のみを機能させるセンサ回路について説明する。フォトダイオードＤ１のみを機能させる場合は、図６（ａ）に示すように、配線ＭＯＤＥにハイレベルの電圧を供給しないように制御することで（すなわち、ＶＭＯＤＥ．Ｌの状態にする。）、トランジスタＭ４を非導通状態に保持する。
　配線ＲＷＳから読み出し信号が供給されると、コンデンサＣＩＮＴに対して電荷注入が起こる。この結果、蓄積ノードＩＮＴの電位ＶＩＮＴは、上記の式（３）で表される。上述の［ハイブリッドモード］と同様に、ΔＶＲＷＳによって、電位ＶＩＮＴが閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。
　図６（ｂ）において、実線で示した波形Ｆ１は、非タッチ状態においてフォトダイオードＤ１に対する光の入射量が少ない場合の電位ＶＩＮＴの変化を表す。また、破線で示した波形Ｆ２は、非タッチ状態においてフォトダイオードＤ１に飽和レベルの光が入射した場合の電位ＶＩＮＴの変化を表す。
　読み出し期間では、フォトダイオードＤ１の光電流の積分値が電圧ＶＩＮＴに反映されることになる。その結果、トランジスタＭ２からのセンサ出力電圧ＶＰＩＸは、積分期間におけるフォトダイオードＤ１の光電流の積分値に応じた値となる。
　［３．タッチモード］
　タッチモードの一例として、フォトダイオードＤ１を機能させないセンサ回路について説明する。フォトダイオードＤ１の順方向電圧を発生させない方法としては、リセット信号のローレベルＶＲＳＴ．ＬとハイレベルＶＲＳＴ．Ｈとを同電圧に設定すればよい。例えば、図７（ａ）に示すように、リセット信号に０ＶのＤＣ電源を用いることによってフォトダイオードＤ１を無効化することができる。なお、リセット信号を供給した直後に読み出し信号を供給して、フォトダイオードＤ１の順方向電圧が発生しないタイミングを読み出し期間とすることによって、フォトダイオードＤ１を無効化してもよい。
　この場合、上述の［ハイブリッドモード］の場合と同様に、配線ＲＷＳへ読み出し信号を供給すると同時に配線ＭＯＤＥにモード制御信号を供給するようにして、トランジスタＭ４をオン状態にする。
　上述の［ハイブリッドモード］の場合と同様に、トランジスタＭ２のゲートの電位ＶＩＮＴを閾値電圧よりも高くすることにより、トランジスタＭ２は導通状態となる。これにより、トランジスタＭ２は、各列の配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。図７（ｂ）において、実線で示した波形Ｆ１は、非タッチ状態の場合の電位ＶＩＮＴの変化を表す。破線で示したＦ３は、タッチ状態の電位ＶＩＮＴの変化を表す。このように、読み出し期間における蓄積ノードＩＮＴの電位ＶＩＮＴは、タッチ状態と非タッチ状態とで変化する。読み出し期間では、トランジスタＭ４が導通状態となるために、コンデンサＣＬＣの読み出し時の容量が、蓄積ノードＩＮＴの電圧ＶＩＮＴに反映されることになる。その結果、トランジスタＭ２からのセンサ出力電圧ＶＰＩＸは、コンデンサＣＬＣの読み出し時の容量に応じた値となる。
　［４．センサ回路の構造］
　図８は、本実施形態にかかるセンサ回路の構造の一例を示す図である。図８に示すように、このセンサ回路は、アクティブマトリクス基板上に形成されており、ソース線ＣＯＬｇとＣＯＬｂとの間の領域に設けられたトランジスタＭ２を備えている。フォトダイオードＤ１は、ベースとなるシリコン膜に、ｐ型半導体領域１０２ｐと、ｉ型半導体領域１０２ｉと、ｎ型半導体領域１０２ｎとが直列に形成された、ラテラル構造のＰＩＮダイオードである。ｐ型半導体領域１０２ｐは、フォトダイオードＤ１のアノードとなり、配線１０８及びコンタクトホール１０９，１１０を介して配線ＲＳＴに接続されている。ｎ型半導体領域１０２ｎは、フォトダイオードＤ１のカソードとなり、シリコン膜の延設部１０７，コンタクト１０５，１０６、及び配線１０４を介して、トランジスタＭ２のゲート電極１０１に接続されている。
　この構成において、配線ＲＳＴ，ＲＷＳは、トランジスタＭ２のゲート電極１０１と同じ金属からなり、該ゲート電極１０１と同じ工程で同じレイヤー上に形成されている。また、配線１０４，１０８，１１８，１１９は、ソース線ＣＯＬと同じ金属からなり、該ソース線ＣＯＬと同じ工程で同じレイヤー上に形成されている。フォトダイオードＤ１の背面には、バックライト光がフォトダイオードＤ１へ入射するのを防止するための遮光膜１１３が設けられている。
　また、図８に示すように、配線ＲＷＳに形成された幅広部１１１と、ｎ型半導体領域１０２ｎを形成するシリコン膜の延設部１０７と、該幅広部１１１と延設部１０７との間に配置された絶縁膜（図示せず）とによって、コンデンサＣＩＮＴが形成されている。つまり、配線ＲＷＳとほぼ同電位である幅広部１１１が、コンデンサＣＩＮＴの一方の電極として機能する。
　また、コンタクト１０６に接続されるシリコン膜の延設部１０７と配線１１９との間の領域に、トランジスタＭ４が形成されている。配線ＭＯＤＥは、配線１１８及びコンタクトホール１１６，１１７を介して、トランジスタＭ４のゲート電極１１５に接続されている。コンデンサＣＬＣは、図８に示すＩＴＯ１２２及びこれに対向する対向ＩＴＯ（図示しない）によって形成される。対向ＩＴＯは、アクティブマトリクス基板の表面全体に形成されている。ここで、対向ＩＴＯは、対向電極に該当する。図８に示すＩＴＯ１２２は、配線１１９及びコンタクトホール１２０，１２１を介して、トランジスタＭ４のソース電極に接続される。
　［５．実施形態のまとめ］
　以上に説明したとおり、配線ＭＯＤＥに供給するモード制御信号を制御することにより、トランジスタＭ４を制御して、フォトダイオードＤ１に基づく光センサ機能と可変容量ＣＬＣに基づくタッチセンサ機能とを選択的に利用するように構成できる。また、光センサ機能とタッチセンサ機能とを選択的に利用できることにより、表示装置に表示するアプリケーションに応じた機能選択が可能となる。これにより、イメージャとして用いる際に、不用意な加圧があっても出力が変化しない。更に、液晶容量における圧力検出と光センサの出力とを区別することができ、フェザータッチ及び押し圧検出を同時に実現できる。
　上記実施の形態で説明した構成は、単に具体例を示すものであり、本発明の構成を限定するものではない。本発明の効果を奏する範囲において、任意の構成を採用することが可能である。なお、上記実施形態の構成を表示装置以外に適用してもよい。
　例えば、上記実施形態では、センサ回路に接続される配線ＶＤＤ及び配線ＯＵＴとして、ソース配線ＣＯＬを用いる構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、光センサ用の配線ＶＤＤ及び配線ＯＵＴを、ソース配線ＣＯＬとは別に設けた構成でも、上記の実施形態と同様の効果が得られる。また、上記実施形態では、タッチパネル付き液晶表示装置について説明したが、表示機能がなくセンサ機能のみを備えた装置にも上記実施形態の構成を適用することができる。
　本発明は、アクティブマトリクス基板の画素領域内にセンサ回路を有する表示装置として、利用可能である。

Claims (6)

  1. 　入射光を受光する光検出素子と、
    　前記光検出素子に対して蓄積ノードを介して接続され、前記光検出素子に流れた電流に応じて電荷を蓄積する蓄積部と、
    　前記蓄積ノードの電位を初期化するためのリセット信号が供給されるリセット信号配線と、
    　前記蓄積ノードの電位を出力するための読み出し信号が供給される読み出し信号配線と、
    　前記蓄積ノードと出力配線との間に接続され、前記読み出し信号に従って前記蓄積ノードと前記出力配線とを導通させて、該蓄積ノードの電位に応じた出力信号を該出力配線へ出力するセンサスイッチング素子と、
    　前記蓄積ノードと電圧が入力される入力電極との間に設けられ、押圧を受けたときに容量が変化する可変容量と、
    　前記可変容量及び前記蓄積ノードに接続され、該可変容量と該蓄積ノードとの間の導通及び非導通を切り替えるための制御信号が入力される制御電極を有する制御スイッチング素子とを備える、センサ回路。
  2. 　入射光を受光する光検出素子と、
    　前記光検出素子の出力電流に応じた電位を蓄積ノードに蓄積する蓄積部と、
    　前記蓄積ノードの電位を初期化するためのリセット信号が供給されるリセット信号配線と、
    　前記蓄積ノードの電位を読み出すための読み出し信号が供給される読み出し信号配線と、
    　前記読み出し信号に従って、前記蓄積ノードの電位を読み出して、該電位に応じた出力信号を出力するセンサスイッチング素子と、
    　押圧に応じて容量が変化する可変容量と、
    　前記可変容量と前記蓄積ノードとの間の導通及び非導通を制御する制御スイッチング素子とを備え、
    　前記蓄積ノードの電位が、前記リセット信号による初期化から前記読み出し信号による読み出しまでに前記光検出素子に流れた電流に依存するイメージャモードと、前記蓄積ノードの電位が、前記読み出し時の前記可変容量の容量に依存するタッチモードと、前記蓄積ノードの電位が、前記光検出素子に流れた電流及び前記可変容量の容量の双方に依存するハイブリッドモードとのうち、少なくとも２つの動作モードで動作するように構成されている、センサ回路。
  3. 　前記イメージャモードでは、
    　　前記リセット信号の電圧は、該リセット信号による前記蓄積ノードの初期化から読み出し信号による読み出しまでの期間に、前記光検出素子に流れた電流に応じた電荷が前記蓄積部に蓄積されるように、設定され、
    　　前記制御スイッチング素子は、少なくとも読み出し時において非導通状態となるように制御される、請求項２に記載のセンサ回路。
  4. 　前記タッチモードでは、
    　　前記リセット信号の電圧は、前記読み出し時において前記蓄積ノードが初期化状態となるように、設定され、
    　　前記制御スイッチング素子は、読み出し時において導通状態となるように制御される、請求項２に記載のセンサ回路。
  5. 　前記ハイブリッドモードでは、
    　　前記制御スイッチング素子は、読み出し時において導通状態となるように制御され、
    　　前記リセット信号の電圧は、該リセット信号による前記蓄積ノードの初期化から読み出し信号による読み出しまでの期間に、前記光検出素子に流れた電流に応じた電荷が前記蓄積部に蓄積されるように、設定され、
    　　前記可変容量には、読み出し時に前記制御スイッチング素子によって該可変容量が蓄積ノードと導通している場合に、該蓄積ノードが所定電圧になるように電圧が印加される、請求項２に記載のセンサ回路。
  6. 　画素領域を有するアクティブマトリクス基板と、対向基板とを備え、
    　前記アクティブマトリクス基板の前記画素領域に、請求項１～５のいずれか一つに記載のセンサ回路が設けられている、表示装置。
PCT/JP2010/060662 2009-06-30 2010-06-23 センサ回路及び表示装置 WO2011001874A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/381,291 US8658957B2 (en) 2009-06-30 2010-06-23 Sensor circuit and display apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009155349 2009-06-30
JP2009-155349 2009-06-30

Publications (1)

Publication Number Publication Date
WO2011001874A1 true WO2011001874A1 (ja) 2011-01-06

Family

ID=43410949

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/060662 WO2011001874A1 (ja) 2009-06-30 2010-06-23 センサ回路及び表示装置

Country Status (2)

Country Link
US (1) US8658957B2 (ja)
WO (1) WO2011001874A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654664B (zh) * 2011-09-13 2015-01-07 北京京东方光电科技有限公司 内嵌电容式触控面板及其制备方法
US9098145B2 (en) * 2011-11-18 2015-08-04 Boe Technology Group Co., Ltd. Touch-screen liquid crystal display with cooperating photosensitive TFT and capacitor for touch
US8618865B1 (en) * 2012-11-02 2013-12-31 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels
TWI489354B (zh) * 2013-09-25 2015-06-21 Au Optronics Corp 觸控模組的感光畫素電路
US10101373B2 (en) 2014-04-21 2018-10-16 Palo Alto Research Center Incorporated Capacitive imaging device with active pixels and method
KR102347825B1 (ko) * 2017-08-16 2022-01-05 엘지디스플레이 주식회사 포토센서부를 포함하는 표시패널 및 그를 이용한 표시장치
FR3105691A1 (fr) * 2019-12-20 2021-06-25 Isorg Procédé de commande d’un détecteur matriciel, et détecteur matriciel
US11676552B2 (en) 2021-04-23 2023-06-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and electronic device
CN113138477B (zh) * 2021-04-23 2022-05-03 深圳市华星光电半导体显示技术有限公司 显示面板及电子设备
TWI872759B (zh) * 2022-11-04 2025-02-11 大陸商廣州印芯半導體技術有限公司 具有屏內感測功能的顯示裝置
US12299237B2 (en) * 2023-03-13 2025-05-13 Synaptics Incorporated Adaptive proximity sensing delay

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238053A (ja) * 2005-02-24 2006-09-07 Toshiba Matsushita Display Technology Co Ltd 平面表示装置とその画像取り込み方法。
JP2009128520A (ja) * 2007-11-21 2009-06-11 Sharp Corp 表示装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669270B1 (ko) 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
JP4737956B2 (ja) 2003-08-25 2011-08-03 東芝モバイルディスプレイ株式会社 表示装置および光電変換素子
KR101133753B1 (ko) * 2004-07-26 2012-04-09 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
KR101160826B1 (ko) 2004-11-08 2012-06-29 삼성전자주식회사 감지 소자를 내장한 액정 표시 장치
KR101152136B1 (ko) * 2005-10-26 2012-06-15 삼성전자주식회사 접촉 감지 기능이 있는 표시 장치
KR101359921B1 (ko) * 2007-03-02 2014-02-07 삼성디스플레이 주식회사 표시 장치
KR101427586B1 (ko) * 2007-12-26 2014-08-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006238053A (ja) * 2005-02-24 2006-09-07 Toshiba Matsushita Display Technology Co Ltd 平面表示装置とその画像取り込み方法。
JP2009128520A (ja) * 2007-11-21 2009-06-11 Sharp Corp 表示装置およびその製造方法

Also Published As

Publication number Publication date
US20120112047A1 (en) 2012-05-10
US8658957B2 (en) 2014-02-25

Similar Documents

Publication Publication Date Title
WO2011001874A1 (ja) センサ回路及び表示装置
JP5068320B2 (ja) 表示装置
US10496210B2 (en) Pressure sensing display device
JP4799696B2 (ja) 表示装置
KR101319346B1 (ko) 광센싱 방식의 터치 패널 내장형 액정 표시 장치 및 이의 구동 방법
JP5132771B2 (ja) 表示装置
US8759739B2 (en) Optical sensor and display apparatus
KR20090023657A (ko) 결합된 화상 센서 및 디스플레이 장치
GB2439118A (en) Image sensor and display
US9064460B2 (en) Display device with touch sensor including photosensor
JPWO2009148084A1 (ja) 表示装置
CN102630313B (zh) 显示装置
WO2010001929A1 (ja) 表示装置
WO2010007890A1 (ja) 表示装置
WO2010100785A1 (ja) 表示装置
WO2010001652A1 (ja) 表示装置
WO2010097984A1 (ja) 光センサおよびこれを備えた表示装置
JP5421355B2 (ja) 表示装置
WO2011001878A1 (ja) センサ回路及び表示装置
WO2011013631A1 (ja) 光センサおよび表示装置
Tanaka et al. The technologies of in‐cell optical touch panel with novel input functions

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10794043

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13381291

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10794043

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP