[go: up one dir, main page]

WO2009084670A1 - 半導体発光素子およびその製造方法 - Google Patents

半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2009084670A1
WO2009084670A1 PCT/JP2008/073821 JP2008073821W WO2009084670A1 WO 2009084670 A1 WO2009084670 A1 WO 2009084670A1 JP 2008073821 W JP2008073821 W JP 2008073821W WO 2009084670 A1 WO2009084670 A1 WO 2009084670A1
Authority
WO
WIPO (PCT)
Prior art keywords
convex
light emitting
semiconductor
emitting device
electrode
Prior art date
Application number
PCT/JP2008/073821
Other languages
English (en)
French (fr)
Inventor
Yohei Wakai
Hiroaki Matsumura
Kenji Oka
Original Assignee
Nichia Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corporation filed Critical Nichia Corporation
Priority to CN2008801229171A priority Critical patent/CN101911317B/zh
Priority to EP08867680.4A priority patent/EP2234182B1/en
Priority to KR1020107014047A priority patent/KR101164663B1/ko
Priority to US12/808,472 priority patent/US8552445B2/en
Priority to JP2009548110A priority patent/JP5310564B2/ja
Publication of WO2009084670A1 publication Critical patent/WO2009084670A1/ja
Priority to US14/021,551 priority patent/US8883529B2/en
Priority to US14/470,565 priority patent/US9159868B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8312—Electrodes characterised by their shape extending at least partially through the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Definitions

  • the present invention relates to a semiconductor light-emitting device, and more particularly to a semiconductor light-emitting device having a concavo-convex shape formed on a light extraction surface and a manufacturing method thereof in order to increase light extraction efficiency.
  • an electrode is formed on a part of the surface of the semiconductor layer on the light extraction side, and a plurality of concave and convex shapes are formed to improve the light extraction efficiency from the semiconductor layer.
  • a semiconductor light emitting device such as an LED
  • an electrode is formed on a part of the surface of the semiconductor layer on the light extraction side, and a plurality of concave and convex shapes are formed to improve the light extraction efficiency from the semiconductor layer.
  • the techniques described in JP 2000-196152 A, JP 2005-5679 A, JP 2003-69075 A, JP 2005-244201 A, and JP 2006-147787 A are known. Yes.
  • a large number of hemispherical irregularities are formed on the surface of the semiconductor layer on the light extraction side at intervals, a transparent electrode is formed thereon, and a bonding pad is formed thereon.
  • the method for forming the irregularities is as follows. In other words, by melting and softening a plurality of resists arranged side by side at a predetermined interval by heat treatment, the cross section is transformed into a “semispherical shape” with a semicircular shape, and transferred to the semiconductor layer surface on the light extraction side. , Forming irregularities.
  • unevenness of a two-dimensional periodic structure is formed by etching on the surface of the semiconductor layer on the light extraction side.
  • an n-side electrode and a p-side electrode are formed with a step in a portion where the unevenness is not formed.
  • the light-emitting element described in Japanese Patent Laid-Open No. 2003-69075 is formed by stacking a gallium nitride compound semiconductor on a gallium nitride compound semiconductor substrate, and is opposite to the surface on which the elements of the gallium nitride compound semiconductor substrate are stacked. Asperities are formed by etching on the surface. An electrode is formed on the unevenness.
  • a light emitting element described in Japanese Patent Application Laid-Open No. 2005-244201 has a porous structure in which a number of elongated voids are formed on the surface of a semiconductor layer on the light extraction side, and an electrode surrounding the porous structure.
  • the method for forming this porous structure is as follows. That is, an n-type semiconductor layer, an active layer, a p-type electron barrier layer, a p-type strained superlattice layer, and a p-type contact layer are sequentially formed on a sapphire substrate made of a wafer and become the periphery of the aperture-shaped light extraction portion.
  • the wafer on which each semiconductor layer is laminated is immersed in a chemical solution. Thereby, a porous structure is formed in the light extraction portion of the p-type contact layer. At this time, the p-side ohmic electrode remains at the peripheral portion surrounding the porous structure. Note that after the formation of the porous structure, the n-side electrode is formed by etching.
  • Japanese Patent Application Laid-Open No. 2007-88277 discloses a light-emitting element in which irregularities are formed on the light extraction side surface, in which a p-side electrode and an n-side electrode are formed on the opposite side of the light extraction side surface. ing.
  • a light emitting element described in Japanese Patent Application Laid-Open No. 2007-88277 is formed by laminating a semiconductor including a light emitting layer on a sapphire substrate, and a surface opposite to the surface on which the light emitting layer of the sapphire substrate is formed (light extraction side). The surface) has a convex portion. This convex part is produced using a type
  • a light-emitting element on the assumption that irregularities are formed on the surface of a nitride semiconductor layer directly under an electrode is described in Japanese Patent Application Laid-Open No. 2007-67209.
  • the light-emitting element described in Japanese Patent Application Laid-Open No. 2007-67209 is formed by stacking a gallium nitride compound semiconductor on a gallium nitride substrate, and unevenness is formed on the surface opposite to the surface on which the elements of the gallium nitride substrate are stacked.
  • the method for forming the irregularities is as follows. That is, after forming macro unevenness by polishing, micro unevenness is formed thereon by etching. As a result, the contact resistance between the nitride semiconductor and the electrode laminated thereon can be reduced and the adhesion can be improved.
  • the conventional technique is a technique of providing a concavo-convex shape for the purpose of improving the light extraction efficiency from the semiconductor layer. Therefore, when the light output is increased together with the light extraction efficiency, the following problems occur. For example, when it is intended to increase the light output by providing a protrusion on the surface of the semiconductor layer, the light output tends to increase as the height of the protrusion increases. In other words, the light output tends to increase as the surface of the semiconductor layer is dug deeper (shaved or eroded).
  • control of the light distribution of the light emitting element is an important factor in designing.
  • the light emitting element described in Japanese Patent Application Laid-Open No. 2000-196152 has poor light distribution because the unevenness formed on the surface of the semiconductor layer is formed in a hemispherical shape. That is, the light extraction efficiency directly above the light emitted from the unevenness to the outside is weakened. Therefore, there is a demand for a technique that does not reduce the light distribution when increasing the light output.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a semiconductor light emitting device having high reliability and good light distribution. It is another object of the present invention to provide a manufacturing method for manufacturing a semiconductor light emitting device with high reliability and good light distribution.
  • the semiconductor light emitting device of the present invention includes a semiconductor stacked body having a light emitting layer between an n-type semiconductor layer and a p-type semiconductor layer, a substrate on which the semiconductor stacked body is mounted, and the semiconductor stacked body mounted on the substrate. And a plurality of convex portions on the light extraction surface, wherein the plurality of convex portions are first convex regions.
  • the second convex region is a region adjacent to the interface between the electrode and the semiconductor stacked body between the first convex region and the electrode, and A base end of the first convex portion provided in the first convex region is positioned on the light emitting layer side with respect to the interface, and a base end of the second convex portion provided in the second convex region is the first It is located in the said interface side rather than the base end of a convex part.
  • the semiconductor light emitting device includes the first convex region and the second convex region on the light extraction surface, and the second convex region is disposed adjacent to the electrode. Therefore, it is possible to reduce electrode peeling and to reduce the current in the semiconductor layer as compared with a light emitting device in which only the first convex portion formed from a relatively deep position is uniformly provided on the light extraction surface.
  • the spread can be made uniform.
  • the light extraction surface is uniformly provided with only the first convex portion formed from a relatively deep position, and the light distribution is improved as compared with the light emitting element in which the uneven shape is not provided in the region adjacent to the electrode. Can be better.
  • the light output can be increased as compared with a light emitting device in which only the second convex portion formed from a relatively shallow position is uniformly provided on the light extraction surface.
  • the height from the base end to the tip end of the first convex portion is larger than the height from the base end to the tip end of the second convex portion. According to such a configuration, on the light extraction surface, the first convex region where the convex portion is formed high from a relatively deep position, and the second convex region where the convex portion is formed low from a relatively shallow position, And the second convex region is disposed adjacent to the electrode. Therefore, by being configured in this manner, the semiconductor light emitting device can reduce electrode peeling and improve light distribution.
  • the height of the first convex portion is twice or more the height of the second convex portion.
  • the first convex portion and the second convex portion have a tapered tip. According to such a configuration, the light extraction efficiency right above the light emitted to the outside from the first convex portion and the second convex portion is improved. Therefore, the light distribution is improved as compared with the case where the tip is not tapered.
  • the semiconductor light emitting device of the present invention can be configured such that at least the second convex region is provided surrounding the electrode. According to such a configuration, the light distribution is improved as compared with the case where the second convex region is adjacent to only a part of the electrode.
  • region should just surround the electrode at least, and may have the 2nd convex part in the outer periphery of a 1st convex area
  • the first convex region is provided so as to surround the second convex region and the electrode. According to such a configuration, the first convex region is disposed at a high density while being separated from the electrode, so that the light output is increased.
  • the electrodes are separated from each other on the light extraction surface, and the first convex region and the second convex are formed in a region sandwiched by the spaced electrodes. It can be configured to have a region. According to such a configuration, when a plurality of electrodes are arranged on the light extraction surface at a predetermined interval, it is possible to prevent the electrodes from peeling and improve the light distribution.
  • the first convex portion and the second convex portion are formed in a non-flat shape. According to such a configuration, it is possible to improve the light distribution as compared with the case where the tip is flat.
  • the non-flat tip includes those having a curved tip, those having a sharp tip, and those having an uneven tip.
  • the first convex portion and the second convex portion are provided so that the base ends are adjacent to the base ends of the adjacent convex portions. According to such a configuration, the light extraction efficiency directly above the light emitted to the outside from the convex portion becomes stronger than in the case where there is a gap as a flat surface between the base ends of the adjacent convex portions. . Therefore, the light distribution is improved. Further, the contact between the base ends of the adjacent convex portions corresponds to digging deeply from a state where there is a gap between the base ends of the adjacent convex portions, so that the light output becomes high.
  • the first convex portion in the first convex region, can be formed such that the base end approaches the light emitting layer as the distance from the electrode increases.
  • the light extraction surface is not only formed so that the convex portion is deepened in two steps, ie, the second convex region and the first convex region, from the side close to the electrode, but also in the first convex region.
  • it since it is formed to be deeper as it is separated from the electrode stepwise or continuously, it is possible to increase the light output while reducing the peeling of the electrode.
  • the semiconductor light emitting device of the present invention can be configured to further have a third convex portion at the interface between the electrode and the semiconductor laminate. According to such a configuration, in addition to increasing the light output, the contact resistance with the electrode stacked on the third convex portion after the third convex portion is formed on the surface of the semiconductor stacked body on the light extraction side is reduced. Thus, the adhesion between the surface on the light extraction side and the electrode can be improved.
  • the third convex portion may be the same shape and size as the first convex portion, or may be the same shape and size as the second convex portion. Furthermore, it may be different from them.
  • the method for manufacturing a semiconductor light emitting device of the present invention includes a step of forming a semiconductor stacked body having a light emitting layer between an n-type semiconductor layer and a p-type semiconductor layer, and a side of the semiconductor stacked body mounted on a substrate.
  • a step of laminating a mask material on the surface of the semiconductor layer from above the resist, a step of removing the resist on which the mask material is laminated, and a step of etching the surface of the semiconductor layer using the electrode formation scheduled region as a mask It is characterized by having.
  • the method for manufacturing a semiconductor light emitting element includes a step of forming a resist having an opening that closes in the stacking direction. Therefore, when a mask material is laminated on the surface of the semiconductor layer from above the resist thus formed, the mask material injected from the opening thinly wraps around the resist side on the surface of the semiconductor layer, and is larger than the size of the opening. A bowl-shaped region is formed. Then, when the resist on which the mask material is laminated is removed, the mask material having a cross section similar to the opening of the resist remains in the electrode formation planned region on the surface of the semiconductor layer, and further, surrounds the electrode formation planned region. A bowl-shaped region made of a mask material is formed thin.
  • the mask material is an electrode material.
  • the method for manufacturing a semiconductor light-emitting device has a step of removing the resist on which the electrode material as a mask material is laminated. As a result, an electrode having a cross section with the same shape can be formed, and the process can be shortened.
  • the semiconductor light emitting device can reduce the peeling of the electrode on the light extraction surface side and increase the current spread in the semiconductor layer when increasing the light extraction efficiency. Therefore, a semiconductor light emitting device with high reliability and high light output can be provided. Further, the light output becomes the largest at a directivity angle of 0 degree, and further, a light distribution close to Lambert's cosine law can be obtained. As a result, a semiconductor light emitting element suitable for illumination or the like can be provided. In addition, according to the present invention, it is possible to manufacture a semiconductor light emitting device with high reliability and good light distribution by shortening the manufacturing process.
  • the favorable light distribution in the present invention means that the light output becomes the largest at a directivity angle of 0 degree, and further that a light distribution close to Lambert's cosine law can be obtained.
  • a light distribution close to Lambert's cosine law can be obtained.
  • FIG. 3 is a cross-sectional view (part 1) schematically showing a manufacturing process of the semiconductor light-emitting element shown in FIG.
  • FIG. 3 is a cross-sectional view (part 2) schematically showing a manufacturing process of the semiconductor light emitting element shown in FIG. FIG.
  • FIG. 3 is a cross-sectional view (part 3) schematically showing a manufacturing process of the semiconductor light-emitting element shown in FIG. It is a graph which shows an example of the directivity of the semiconductor light-emitting device concerning the embodiment of the present invention. It is a figure which shows a 1st convex area
  • the semiconductor light emitting device according to the embodiment of the present invention has a light extraction surface opposite to the surface mounted on the substrate of the semiconductor laminate having the light emitting layer between the n-type semiconductor layer and the p-type semiconductor layer.
  • the present invention relates to a device including a plurality of convex portions and an electrode on a light extraction surface.
  • FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor light emitting device according to an embodiment of the present invention
  • FIG. 2 is a plan view showing an example of an n-side electrode shown in FIG. 3 is a perspective view schematically showing the first convex region and the second convex region shown in FIG. 1, and
  • FIG. 4 is a cross-sectional view taken along the line AA shown in FIG.
  • the semiconductor light emitting device 1 mainly includes a substrate 10, a metallized layer 20, a p-side electrode 30, a semiconductor stacked body 40, an n-side electrode 50, and a protective film 60. And a back metallized layer 70.
  • the substrate 10 is made of silicon (Si).
  • Si silicon
  • a metal substrate made of a composite of two or more kinds of metals having a small size can be used.
  • Cu can be used as the single metal substrate.
  • the material for the metal substrate is specifically selected from one or more metals selected from highly conductive metals such as Ag, Cu, Au, and Pt, and high hardness metals such as W, Mo, Cr, and Ni.
  • the substrate 10 can be provided with an element function, for example, a Zener diode. Further, it is preferable to use a Cu—W or Cu—Mo composite as the metal substrate.
  • the metallized layer 20 is a eutectic that bonds two substrates together in the process of manufacturing the semiconductor light emitting device 1. Specifically, the epitaxial (growth) side metallization layer 21 shown in FIG. 5C and the substrate side metallization layer 22 shown in FIG. 5D are bonded together. Among these, as the material of the epitaxial side metallized layer 21, for example, in the order of titanium (Ti) / platinum (Pt) / gold (Au) / tin (Sn) / gold (Au) in FIG. The thing which was done is mentioned. The material of the substrate-side metallization layer 22, for example, FIG.
  • the p-side electrode 30 is provided on the mounting surface of the semiconductor laminate 40 on the substrate 10 side.
  • the p-side electrode 30 includes a p-electrode first layer (not shown) on the semiconductor stacked body 40 side and a p-electrode second layer (not shown) below the p-electrode first layer. It is composed of at least a two-layer structure.
  • the p-electrode first layer can be exemplified by a material that can be usually used as an electrode.
  • a material that can be usually used as an electrode for example, silver (Ag), zinc (Zn), nickel (Ni), platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), osmium (Os), iridium (Ir), titanium (Ti ), Zirconium (Zr), hafnium (Hf), vanadium (V), niobium (Nb), tantalum (Ta), cobalt (Co), iron (Fe), manganese (Mn), molybdenum (Mo), chromium (Cr ), Tungsten (W), lanthanum (La), copper (Cu), yttrium (Y) and other metals, alloys; single layer films or laminated films of conductive oxides such as ITO, ZnO and SnO 2 It is done.
  • the p-side electrode 30 is not illustrated, but in the case of a two-layer structure of p-electrode first layer / p-electrode second layer, platinum (Pt) / gold (Au), palladium (Pd) / There are gold (Au), rhodium (Rh) / gold (Au), nickel (Ni) / gold (Au), and the like. Further, a three-layer structure having a third layer between the p-electrode first layer and the p-electrode second layer includes nickel (Ni) / platinum (Pt) / gold (Au), palladium (Pd) / platinum.
  • a four-layer structure having a third layer and a fourth layer between the p-electrode first layer and the p-electrode second layer includes silver (Ag) / nickel (Ni) / titanium (Ti) / platinum ( Pt).
  • the semiconductor stacked body 40 is made of a gallium nitride compound semiconductor represented by a general formula In x Al y Ga 1-xy N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1). Specifically, for example, GaN, AlGaN, InGaN, AlGaInN and the like. In particular, GaN is preferable in that the crystallinity of the etched surface is good.
  • the semiconductor stacked body 40 is configured by stacking an n-type semiconductor layer 41, a light emitting layer 42, and a p-type semiconductor layer 43 in this order from the light extraction surface side opposite to the surface mounted on the substrate 10. Yes.
  • a plurality of convex portions are formed on the light extraction surface.
  • the light extraction surface is the surface of the n-type semiconductor layer 41. That is, the plurality of convex portions are provided in the n-type semiconductor layer 41.
  • the plurality of convex portions are provided in the first convex region 80 and the second convex region 90 (90a, 90b, 90c, 90d).
  • the second convex region 90 is adjacent to the interface between the n-side electrode 50 and the semiconductor stacked body 40 between the first convex region 80 and the n-side electrode 50.
  • the base end of the first convex portion provided in the first convex region 80 is located closer to the light emitting layer 42 than the interface between the n-side electrode 50 and the semiconductor stacked body 40.
  • the base end of the second convex portion provided in the second convex region 90 is located closer to the interface side between the n-side electrode 50 and the semiconductor stacked body 40 than the base end of the first convex portion.
  • the height from the proximal end to the distal end of the first convex portion is larger than the height from the proximal end to the distal end of the second convex portion.
  • Two n-side electrodes 50 are provided apart from each other on the light extraction surface.
  • the first convex region 80 and the second convex regions 90a and 90b are provided in a region sandwiched between the two n-side electrodes 50 provided separately. Have Details of the convex portions (first convex portion, second convex portion) formed in the first convex region 80 and the second convex region 90 will be described later.
  • the n-type semiconductor layer 41 is made of, for example, GaN containing Si, Ge, O, or the like as an n-type impurity.
  • the n-type semiconductor layer 41 may be formed of a plurality of layers.
  • the light emitting layer 42 is made of, for example, InGaN.
  • the p-type semiconductor layer 43 is made of, for example, GaN containing Mg as a p-type impurity.
  • Two electrodes are formed on the light extraction surface of the semiconductor laminate 40.
  • the electrode formed on the light extraction surface is the n-side electrode 50. Note that the number of electrodes formed on the light extraction surface may be one or more.
  • the n-side electrode 50 is provided at a predetermined interval on the light extraction surface.
  • the n-side electrode 50 is electrically connected to the upper surface of the n-type semiconductor layer 41 with a predetermined interval. Is formed.
  • the n-side electrode 50 is connected to the outside by wire bonding.
  • the n-side electrode 50 is formed from the upper surface side of the n-type semiconductor layer 41, for example, Ti / Pt / Au, Ti / Pt / Au / Ni, Ti / Al, Ti / Al / Pt / Au, W / Pt / Au,
  • the multilayer film includes a plurality of metals such as V / Pt / Au, Ti / TiN / Pt / Au, and Ti / TiN / Pt / Au / Ni.
  • the n-side electrode 50 may be composed of an ohmic electrode and a pad electrode.
  • two substantially linear n-side electrodes 50 are provided in parallel at a predetermined interval on the semiconductor light emitting element 1, and wires 51 and 52 are connected to the n-side electrodes 50, respectively. ing.
  • the second convex region 90 is provided surrounding the n-side electrode 50.
  • the n-side electrode 50 to which the wire 51 is connected corresponds to being surrounded by the second convex regions 90a and 90c shown in FIG.
  • the n-side electrode 50 to which the wire 52 is connected corresponds to being surrounded by the second convex regions 90b and 90d shown in FIG.
  • the first convex region 80 is provided so as to surround the second convex region 90 and the n-side electrode 50. That is, the first convex region 80 surrounds the n-side electrode 50 to which the wire 51 is connected and the second convex region 90 around it, and the n-side electrode 50 to which the wire 52 is connected and the surrounding first convex region 90. Two convex regions 90 are surrounded.
  • the protective film 60 is made of a transparent material having a refractive index lower than that of the n-type semiconductor layer 41, and includes a surface excluding the wire bonding region on the upper surface of the n-side electrode 50, the surface of the n-type semiconductor layer 41, and The side is covered.
  • the protective film 60 is made of an insulating film, and is particularly preferably made of an oxide film.
  • the protective film 60 is made of, for example, silicon dioxide (SiO 2 ) or a Zr oxide film (ZrO 2 ).
  • the protective film 60 is formed by, for example, sputtering, ECR (Electron Cyclotron Resonance) sputtering, CVD (Chemical Vapor Deposition), ECR-CVD, ECR-one plasma CVD, vapor deposition, It can be formed by a known method such as EB method (Electron-Beam: electron beam evaporation method). Among these, it is preferable to form by ECR sputtering method, ECR-CVD method, ECR one plasma CVD method or the like.
  • the back surface metallized layer 70 is formed on the side opposite to the surface on which the metallized layer 20 of the substrate 10 is formed and functions as an ohmic electrode.
  • Examples of the material of the back surface metallized layer 70 include, for example, those laminated in the order of titanium disilicide (TiSi 2 ) / platinum (Pt) / gold (Au) from the top in FIG.
  • the first convex portion formed in the first convex region 80 and the second convex portion formed in the second convex region 90 b (90) have a shape with a tapered tip. is there. Thereby, the light distribution is good. Moreover, the tip of the first and second convex portions is formed with a curved surface. Therefore, the light distribution is better than when the tip is formed with a flat surface. As shown in FIGS. 3 and 4, the height of the first convex portion is twice or more the height of the second convex portion. Furthermore, the first convex portion and the second convex portion are provided so that the base ends are adjacent to the base ends of the adjacent convex portions.
  • the convex portion (the first convex portion, the second convex portion) does not have a flat surface between the adjacent convex portions.
  • the convex parts are provided with high density, the light extraction efficiency can be increased. Therefore, the light distribution is improved. Moreover, if it is the same depth, a light output will become high compared with what has a flat surface between a convex part and an adjacent convex part.
  • FIGS. 5 and 6 are cross-sectional views schematically showing manufacturing steps of the semiconductor light emitting device shown in FIG.
  • an n-type semiconductor layer 41, a light emitting layer 42, and a p-type semiconductor layer 43 are stacked in this order on a semiconductor growth substrate 100 to form a semiconductor stacked body 40.
  • the semiconductor growth substrate 100 is a substrate that is peeled off in a subsequent process, and is made of, for example, sapphire whose principal surface is any one of the C-plane, R-plane, and A-plane. Note that a different substrate different from sapphire may be used as the semiconductor growth substrate 100.
  • an insulating substrate such as spinel (MgA1 2 O 4), (including 6H, 4H, 3C) SiC, ZnS, ZnO, oxide substrate or the like that GaAs and nitride semiconductor lattice-matched,
  • a nitride semiconductor can be grown, and a conventionally known substrate material can be used.
  • a p-electrode first layer and a p-electrode second layer are formed on the upper surface of the semiconductor stacked body 40 (surface of the p-type semiconductor layer 43) by using magnetron sputtering. Are stacked in this order to form the p-side electrode 30.
  • the epitaxial metallization layer 21 is stacked on the p-side electrode 30.
  • a substrate side metallized layer 22 is laminated on the substrate 10 as shown in FIG.
  • the substrate 10 on which the substrate-side metallization layer 22 is laminated is turned over, and the substrate-side metallization layer 22 and the epitaxial-side metallization layer 21 are bonded together.
  • the semiconductor growth substrate 100 is peeled from the semiconductor stacked body 40.
  • the upper surface of the semiconductor stacked body 40 (the surface of the n-type semiconductor layer 41) which is the uppermost surface by turning the substrate 10 from which the semiconductor growth substrate 100 has been peeled upside down. Is polished by CMP (Chemical Mechanical Polishing).
  • the upper surface (the surface of the n-type semiconductor layer 41) of the semiconductor stacked body 40 that is the uppermost surface is a surface that becomes a light extraction surface.
  • first convex region 80 and the second convex region 90 on this surface either dry etching or wet etching can be used.
  • wet etching is preferable in order to obtain a form in which the tip of the convex part is a curved surface or a form in which the base ends of the convex part and the adjacent convex part are adjacent to each other. Therefore, here, a formation method by wet etching will be described.
  • the wet etching solution is an anisotropic etching solution such as KOH aqueous solution, 4-methyl ammonium hydroxide (TMAH: Tetramethyltraammonium hydroxide) or ethylenediamine-pyrocatechol (EDP: Ethylene diamine pyrocatechol). Etc. can be used.
  • TMAH Tetramethyltraammonium hydroxide
  • EDP Ethylene diamine pyrocatechol
  • the n-side electrode 50 is formed on the upper surface of the semiconductor stacked body 40 (the surface of the n-type semiconductor layer 41) with a predetermined interval.
  • a mask 110 is provided so as to cover the entire upper surface and side surfaces of the n-side electrode 50, and the non-mask portion is etched by wet etching.
  • a non-mask part is a part used as the 1st convex area
  • the amount of processing (depth) and the height of a convex part can be adjusted by changing temperature and immersion time in wet etching.
  • the etching solution may be heated to 50 to 100 ° C. and immersed for 30 minutes, for example.
  • the mask 110 is removed, and as shown in FIG. 6E, the non-mask portion is etched by wet etching using the n-side electrode 50 as a mask.
  • a large number of first protrusions are formed by etching in a region where the incomplete first protrusions are formed in the non-mask portion. That is, a high convex portion protruding from a relatively deep position is formed.
  • a large number of second convex portions are formed by this etching. That is, a low convex portion protruding from a relatively shallow position is formed.
  • the upper surface of the semiconductor stacked body 40 (the surface of the n-type semiconductor layer 41) is covered with a protective film 60.
  • the surface excluding the region where wire bonding is performed on the upper surface of the n-side electrode 50 and the side surface of the semiconductor stacked body 40 are covered with the protective film 60.
  • a back metallized layer 70 as an ohmic electrode is formed on the surface of the substrate 10 which is the uppermost surface, and a chip is formed.
  • the semiconductor light emitting device 1 shown in FIG. 1 is manufactured.
  • the second manufacturing method of the semiconductor light emitting device shown in FIG. 1 includes the steps shown in FIGS. 5 (a) to 5 (e) and FIGS. 6 (a) to 6 (b), respectively, as in the first manufacturing method. Do.
  • the second manufacturing method is characterized by a subsequent method for forming the n-side electrode 50.
  • the second manufacturing method will be described with reference to FIG. 7 (refer to FIGS. 1 to 6 as appropriate).
  • FIG. 7 is a cross-sectional view schematically showing the manufacturing process of the semiconductor light emitting device. In FIG. 7, the layers below the semiconductor stacked body 40 are not shown.
  • a resist 120 is provided on the electrode non-formation portion on the upper surface of the semiconductor stacked body 40 (the surface of the n-type semiconductor layer 41).
  • the resist 120 having an opening so as to surround the electrode formation scheduled region on the upper surface of the semiconductor stacked body 40 is formed so that the opening is closed in the stacking direction of the resist 120.
  • the electrode material 130 is stacked on the entire upper surface of the semiconductor stacked body 40 from above the resist 120. Therefore, the electrode material 130 injected from the opening wraps thinly toward the resist 120 on the upper surface of the semiconductor stacked body 40, and forms a bowl-shaped region that is wider than the size of the opening.
  • the n-side electrode 50 is formed in the electrode formation scheduled region by removing the resist 120 on which the electrode material 130 is laminated. At this time, the flange portion 50 a is formed so as to surround the n-side electrode 50.
  • the non-mask portion of the semiconductor stacked body 40 is etched by wet etching using the n-side electrode 50 (electrode formation scheduled region) as a mask.
  • a convex portion is formed earlier in the region where the flange portion 50a is not formed.
  • the thin electrode is gradually removed, the upper surface of the semiconductor stacked body 40 is exposed, and the convex portion is formed with a delay.
  • two types of convex parts (the 1st convex part and the 2nd convex part) from which height differs can be formed.
  • the region where the flange 50 a is not formed becomes the first convex region 80, and the flange 50 a becomes the second convex region 90.
  • the process after an etching is the same as that of the 1st manufacturing method, description is abbreviate
  • the semiconductor light emitting device 1 includes, on the light extraction surface, a first convex region 80 having a relatively high first convex portion from a relatively deep position and a relatively low second convex portion from a relatively shallow position. Since the second convex region 90 having the second convex region 90 is provided, the light output can be increased as compared with the light emitting element in which only the second convex portion is provided on the entire surface. Moreover, since the electrode peeling rate is low and the light distribution is good as described below, the first convex portion can be formed high, and the light output can be increased.
  • the conventional semiconductor light emitting device 200 showing Comparative Example 1 mainly includes a substrate 210, a metallized layer 220, a p-side electrode 230, a semiconductor stacked body 240, an n-side electrode 250, and a protection. It consists of a film 260 and a back metallized layer 270.
  • the semiconductor stacked body 240 is configured by stacking an n-type semiconductor layer 241, a light-emitting layer 242, and a p-type semiconductor layer 243 in this order from the light extraction surface side opposite to the surface mounted on the substrate 210. Yes. Further, irregularities 280 are regularly formed in the electrode non-formation region on the surface of the n-type semiconductor layer 241.
  • the n-side electrode 250 is provided on a portion other than the unevenness 280 on the light extraction surface that is the surface of the n-type semiconductor layer 241.
  • FIG. 12 schematically shows an example of the unevenness 280.
  • the semiconductor light emitting element 200 has a flat surface (upper surface) between adjacent recesses in the unevenness 280, or is adjacent to each other. At least one of a flat surface (bottom surface).
  • the adhesion strength between the n-side electrode 250 and the n-type semiconductor layer 241 was lower than that of the semiconductor light emitting device 1 according to this embodiment. This is considered to be due to damage to the electrode joint portion due to the unevenness 280 in the semiconductor stacked body 240.
  • a product hereinafter referred to as Comparative Example 2 in which a flat portion was provided without providing the unevenness 280 so as to eliminate damage was manufactured.
  • the flat portion 310 is formed between the n-side electrodes 250 on the light extraction surface which is the surface of the n-type semiconductor layer 241.
  • the configuration is the same as the semiconductor light emitting device 200 shown in FIG. It has been found that the adhesion strength of the electrodes of the semiconductor light emitting device 300 is improved. Specifically, in the semiconductor light emitting device 200 (Comparative Example 1) shown in FIG. 12, when wire bonding was performed on the n-side electrode 250, peeling occurred on the n-side electrode 250 at a rate of 6%. In the semiconductor light emitting device 300 (Comparative Example 2) shown in FIG. 13, no peeling occurred. However, since the semiconductor light emitting device 300 (Comparative Example 2) shown in FIG. 13 has the flat portion 310, the output is reduced overall.
  • FIG. 8 is a diagram illustrating an example of directivity of the semiconductor light emitting device according to this embodiment.
  • a thick solid line represents the first convex region 80 and the second convex region 90 formed by using a KOH aqueous solution as an etching solution for wet etching (hereinafter referred to as Example 1).
  • a thin line (hereinafter referred to as Example 2) formed by adjusting the processing amount (depth) so that at least the height of the first convex portion is smaller than that in Example 1 is shown.
  • the above-described comparative example 1 is indicated by a broken line
  • the above-described comparative example 2 is indicated by a one-dot chain line.
  • the horizontal axis indicates the radiation angle (°), and the vertical axis indicates the light output ( ⁇ W).
  • the directivity angle of ⁇ 90 to 90 ° indicates that measured in the width direction (lateral direction) of the n-side electrode 50 shown in FIG.
  • the directivity angle in the present invention is a value obtained by measuring the light intensity at each angle in the light extraction direction with the direction perpendicular to the light extraction surface being 0 degree.
  • the direction perpendicular to the paper surface is the directivity angle 0 degree.
  • Example 1 and Example 2 have the highest intensity at least at a directivity angle of 0 °. This shows the light distribution along or close to Lambert's law.
  • Comparative Example 1 the intensity at the directivity angle ⁇ 30 ° is large and the intensity at the directivity angle 0 ° is low. That is, in terms of light distribution, the semiconductor light emitting device 1 of the present embodiment is superior to the conventional semiconductor light emitting device. Further, in Comparative Example 2, the output decreased as a whole at any directivity angle.
  • the light output in the light extraction direction corresponds to the area surrounded by the curve in the graph. Specifically, if the light output of Comparative Example 2 is “1”, the light output of Comparative Example 1 is “2.57”, the light output of Example 1 is “2.70”, and the light output of Example 2 Was “2.64”.
  • Example 1 and Example 2 resulted in an increase in light output due to a large processing amount (depth). The same result was obtained when the n-side electrode 50 was measured in the vertical direction (longitudinal direction) shown in FIG.
  • the light extraction surface includes the first convex region 80 having the relatively high first convex portion and the second convex region 90 having the relatively low second convex portion. Since the second convex region 90 is disposed adjacent to the n-side electrode 50, peeling of the n-side electrode 50 on the light extraction surface can be reduced. Therefore, a semiconductor light emitting device with high reliability and high light output can be provided. Moreover, according to the semiconductor light emitting device 1 of the present embodiment, a semiconductor light emitting device with high light distribution and high light output can be provided. In addition, since the light extraction surface includes not only the first protrusions but also the second protrusions, the current spread in the semiconductor layer is made more uniform than when only the first protrusions are provided uniformly. be able to.
  • FIG. 9 is a diagram schematically showing a partial cross section of the first convex region of the semiconductor light emitting device manufactured as described above. Note that FIG. 9 schematically shows what is observed with a scanning electron microscope (SEM) (using a “3D real surface view microscope (VE-9800, manufactured by Keyence Corporation)”). In FIG. 9, an n-side electrode 50 (not shown) is arranged on the right side.
  • SEM scanning electron microscope
  • VE-9800 3D real surface view microscope
  • the tips of the convex portions are located at the same height as indicated by the virtual line 901.
  • the base end (left side) of the cross section of the second convex part from the right is adjacent to the base end (right side) of the cross section of the third convex part from the right.
  • This common base end is indicated by reference numeral 902.
  • the base end (right side) 903 and the base end (left side) 904 of the cross section of the fifth convex part from the right are located at the same depth.
  • the position of the base end 902 is used as a reference, the position of the base end 904 is deeper by D.
  • the fifth convex portion from the right is formed higher from a relatively deep position than the second convex portion from the right.
  • the light output can be increased while reducing the peeling of the electrode by forming the first convex region so as to be deeper as it is separated from the electrode stepwise or continuously.
  • the n-side electrode 50 is provided after the upper surface of the semiconductor stacked body 40 (the surface of the n-type semiconductor layer 41) is polished by CMP.
  • the n-side electrode 50 is formed after polishing.
  • the electrode forming region may be processed before the process, and a convex part (first convex part) similar to the first convex part formed in the first convex area 80 later may be provided in advance.
  • An example of the semiconductor light emitting device manufactured in this way is shown in FIG.
  • the semiconductor light emitting element 1 ⁇ / b> A whose cross section is shown in FIG. 10 further has a first convex portion at the interface between the two n-side electrodes 50 and the semiconductor stacked body 40. That is, first convex regions 80a and 80b are formed immediately below the two n-side electrodes 50, respectively.
  • the method for forming the first convex region 80 and the second convex region 90 is performed by wet etching using a mask, but is not limited to this method, and may be formed by dry etching. .
  • dry etching in RIE, for example, etching is performed in stages so that the first convex region 80 and the second convex region 90 are generated by adjusting etching conditions such as gas type, degree of vacuum, and high frequency power. May be.
  • first convex region 80 and the second convex region 90 may be formed by combining dry etching and wet etching.
  • FIG. 11 An example of the semiconductor light emitting device configured as described above is shown in FIG.
  • the first convex region 80 is first formed by RIE, and then the second convex region 90 is formed by wet etching.
  • region 80 can be seen from two viewpoints about the cross section. In the first viewpoint, in FIG. 11, five relatively deep and high convex portions are formed in the first convex region 80.
  • relatively low convex portions similar to the convex portions formed in the second convex region 90 are formed in the first convex region 80 at a deep position and a shallow position, respectively. Has been.
  • This low convex portion can be formed simultaneously in the step of forming the convex portion of the second convex region 90.
  • the semiconductor light emitting device 1B since the second convex region 90 is formed adjacent to the n-side electrode 50, peeling of the n-side electrode 50 on the light extraction surface can be reduced. Further, since the first convex region 80 is formed with a relatively deep and high convex portion, a semiconductor light emitting device having a high light output can be provided.
  • the light extraction surface of the semiconductor stacked body 40 is the n-type semiconductor layer 41.
  • the light extraction surface is the p-type semiconductor layer 43, and the first convex region 80 and the first Two convex regions 90 may be provided.
  • a p-side electrode is provided on the light extraction surface. Note that the configuration as in the present embodiment is preferable because the first convex portion can be deepened in the first convex region 80.
  • the p-side electrode 30 is formed on the entire top surface of the semiconductor stacked body 40 during manufacturing (see FIG. 5B). However, the p-side electrode 30 is partially formed and the p-side electrode is formed. A portion of the same plane as the electrode 30 where the p-side electrode 30 is not formed may be filled with a protective film made of the same material as the protective film 60 described above. In this case, when the semiconductor light emitting element 1 is viewed in plan from the light extraction surface side, the n-side electrodes 50 and the p-side electrodes 30 are formed alternately so that the light extraction efficiency is further increased. This is preferable.
  • the same material amount means that, for example, if the protective film 60 is formed of SiO 2 , the protective film filled in the portion where the p-side electrode 30 is not formed is also formed of SiO 2 . And the composition may be slightly different depending on the production method. Such filling of the protective film can be performed by, for example, ECR sputtering.
  • the material constituting the semiconductor stacked body 40 of the semiconductor light emitting device 1 is not limited to the gallium nitride compound semiconductor.
  • the light extraction surface is provided so that the convex portion is deepened in two stages of the second convex region 90 and the first convex region 80 from the side close to the n-side electrode 50. If the convex region is formed so as to be higher from a relatively deep position as the convex region is further away from the electrode, the same effect can be obtained even in three or more stages.
  • both the p-side electrode 30 and the n-side electrode 50 may be provided on the light extraction surface.
  • the first convex portion (or the first convex region 80) and the second convex portion (second Convex regions 90) may be provided on the surface of the semiconductor layer on which the electrode (for example, the p-side electrode 30) provided on the light emitting layer 42 is formed.
  • the semiconductor light-emitting device according to the present invention can be used in various fields where the semiconductor light-emitting device can be applied as a device, for example, various fields such as illumination, exposure, display, various types of analysis, and optical network.

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)

Abstract

信頼性が高く配光性が良好な半導体発光素子を提供する。半導体発光素子１は、半導体積層体４０が基板１０に実装される面とは反対側の光取り出し面の上に設けられたｎ側電極５０を有する。光取り出し面の第１凸領域８０と第２凸領域９０とに複数の凸部が設けられる。第２凸領域９０は、第１凸領域８０とｎ側電極５０との間においてｎ側電極５０と半導体積層体４０との界面に隣接する。第１凸領域８０に設けられた第１凸部の基端は、ｎ側電極５０と半導体積層体４０との界面よりも発光層４２側に位置し、第２凸領域９０に設けられた第２凸部の基端は、第１凸部の基端よりも、ｎ側電極５０と半導体積層体４０との界面側に位置する。

Description

半導体発光素子およびその製造方法
　本発明は、半導体発光素子に係り、特に、光取り出し効率を高めるために、光取り出し面に凹凸形状を形成した半導体発光素子およびその製造方法に関する。
　従来、ＬＥＤ等の半導体発光素子において、光取り出し側の半導体層表面には、その一部に電極が形成されると共に、半導体層からの光取り出し効率を向上させるために、複数の凹凸形状が形成されることがある。例えば、特開２０００－１９６１５２号公報、特開２００５－５６７９号公報、特開２００３－６９０７５号公報、特開２００５－２４４２０１号公報、特開２００６－１４７７８７号公報に記載された技術が知られている。
　特開２０００－１９６１５２号公報に記載された発光素子は、光取り出し側の半導体層表面に半球形状の凹凸が間隔をあけて多数形成され、その上に透明電極が形成され、その上にボンディングパッドが選択的に積層されている。凹凸を形成する方法は、以下の通りである。すなわち、所定間隔を空けて並設した複数のレジストを熱処理により溶融軟化させて、横断面が半円状の「半球形状」に変形したものを、光取り出し側の半導体層表面に転写することで、凹凸を形成する。
　特開２００５－５６７９号公報に記載された発光素子は、光取り出し側の半導体層表面に、２次元周期構造の凹凸がエッチングによって形成されている。光取り出し側において、凹凸が形成されていない部分には、ｎ側電極とｐ側電極とが段差を有して形成されている。
　特開２００３－６９０７５号公報に記載された発光素子は、窒化ガリウム系化合物半導体基板上に窒化ガリウム系化合物半導体が積層されてなり、窒化ガリウム系化合物半導体基板の素子を積層する面とは反対側の面に、凹凸がエッチングによって形成されている。この凹凸の上には電極が形成されている。
　特開２００５－２４４２０１号公報に記載された発光素子は、光取り出し側の半導体層表面に、多数の細長い空隙が形成された多孔質構造と、その多孔質構造を取り囲む電極とを有している。この多孔質構造の形成方法は次の通りである。すなわち、ウェハよりなるサファイア基板の上にｎ型半導体層、活性層、ｐ型電子障壁層、ｐ型歪超格子層及びｐ型コンタクト層を順次形成し、開口状の光取り出し部の周縁となるようにｐ側オーミック電極を形成した後、各半導体層が積層されたウェハを、薬液に浸す。これにより、ｐ型コンタクト層の光取り出し部に多孔質構造が形成される。このとき、多孔質構造を取り囲む周縁部分にｐ側オーミック電極が残る。なお、多孔質構造の形成後、ｎ側電極がエッチングにより形成される。
　特開２００６－１４７７８７号公報に記載された発光素子は、光取り出し側の半導体層表面に、基板の界面から生じた貫通転移を基点として結晶成長の際に自然発生する凹凸が形成されている。凹凸の上には電極が形成されている。
　また、光取り出し側の面に凹凸が形成された発光素子において、光取り出し側の面とは反対側にｐ側電極およびｎ側電極が形成されたものが特開２００７－８８２７７号公報に記載されている。特開２００７－８８２７７号公報に記載された発光素子は、サファイア基板上に発光層を含む半導体が積層されてなり、サファイア基板の発光層が形成される面とは反対側の面（光取り出し側の面）に凸部を有している。この凸部は、型を用いて作製されたものであり、長周期毎に形成された比較的高い第１の凸部と、短周期毎に形成された比較的低い第２の凸部とが混在して構成されている。
　なお、凹凸を電極直下の窒化物半導体層表面に形成することを前提とした発光素子が特開２００７－６７２０９号公報に記載されている。特開２００７－６７２０９号公報に記載された発光素子は、窒化ガリウム基板上に窒化ガリウム系化合物半導体が積層されてなり、窒化ガリウム基板の素子を積層する面とは反対側の面に凹凸が形成されている。この凹凸の形成方法は以下の通りである。すなわち、マクロな凹凸を研磨によって形成した後に、そこに重ねてミクロな凹凸をエッチングによって形成する。これにより、窒化物半導体とその上に積層される電極とのコンタクト抵抗を低下させて密着性を向上させることができる。
　しかしながら、従来の技術には、以下に示すような問題点が存在した。
　従来の技術は、半導体層からの光取り出し効率を向上させることを目的として、凹凸形状を設ける技術なので、光取り出し効率と合わせて光出力も高める場合には、以下に示すような問題が生じる。
　例えば、半導体層表面に凸部を設けることで光出力を高めようとする場合には、凸の高さが高いほど、光出力は高くなる傾向がある。言い換えると、半導体層表面を深く掘る（削る、または、侵食する）ほど、光出力は高くなる傾向がある。
　一方、特開２０００－１９６１５２号公報、特開２００５－５６７９号公報、特開２００３－６９０７５号公報、特開２００５－２４４２０１号公報、特開２００６－１４７７８７号公報に記載された発光素子では、光取り出し側の半導体層表面において、一様に凹凸形状が設けられている。したがって、光出力を高めようとして半導体層表面を深く掘るほど、電極が剥離し易くなる傾向にある。例えば、電極を形成した領域と、凸形状を設けた領域とを分離した発光素子では、光取り出し効率と合わせて光出力も高める場合には、電極に隣接する領域にまで凹凸形状を深く設ける必要があるので、電極が剥離し易くなる。したがって、光取り出し効率を向上させることを前提としつつ光出力を高くしようとする場合には、光取り出し側の面に形成される電極が剥離することを防止できる信頼性の高い素子が望まれている。
　また、発光素子は、設計上、発光素子の配光性の制御も重要な要素となっている。例えば、特開２０００－１９６１５２号公報に記載された発光素子は、半導体層表面に形成された凹凸が、半球形状に形成されているので配光性が悪い。すなわち、凹凸から外側に放出される光のうち真上への光取り出し効率が弱くなる。したがって、光出力を高めるときに配光性が低下しない技術が要望される。
　本発明は、前記した問題に鑑み創案されたものであり、信頼性が高く配光性が良好な半導体発光素子を提供することを目的とする。
　また、信頼性が高く配光性が良好な半導体発光素子を製造する製造方法を提供することを他の目的とする。
　本発明の半導体発光素子は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体と、この半導体積層体が実装される基板と、前記半導体積層体が前記基板に実装される面とは反対側の光取り出し面の上に設けられた電極とを有し、前記光取り出し面に複数の凸部を備える半導体発光素子において、前記複数の凸部が、第１凸領域と、第２凸領域とに設けられており、前記第２凸領域が、前記第１凸領域と前記電極との間において前記電極と前記半導体積層体との界面と隣接した領域であり、前記第１凸領域に設けられた第１凸部の基端が、前記界面よりも前記発光層側に位置し、前記第２凸領域に設けられた第２凸部の基端が、前記第１凸部の基端よりも前記界面側に位置することを特徴とする。
　かかる構成によれば、半導体発光素子は、光取り出し面に、第１凸領域と、第２凸領域とを備え、第２凸領域が電極に隣接して配置される。したがって、光取り出し面に、相対的に深い位置から形成された第１凸部だけを一様に備えている発光素子と比べて、電極の剥離を低減することができると共に、半導体層中の電流広がりを均一化することができる。また、光取り出し面に、相対的に深い位置から形成された第１凸部だけを一様に備えると共に電極に隣接した領域には凹凸形状を設けていない発光素子と比べて、配光性を良くすることができる。また、光取り出し面に、相対的に浅い位置から形成された第２凸部だけを一様に備えている発光素子と比べて、光出力を高めることができる。
　また、本発明の半導体発光素子において、前記第１凸部の基端から先端までの高さが、前記第２凸部の基端から先端までの高さよりも大きいことが好ましい。かかる構成によれば、光取り出し面に、凸部が相対的に深い位置から高く形成されている第１凸領域と、凸部が相対的に浅い位置から低く形成されている第２凸領域とを備え、第２凸領域が電極に隣接して配置される。したがって、このように構成されることにより、半導体発光素子は、電極の剥離を低減し、配光性を良くすることができる。ここで、第１凸部の高さは、第２凸部の高さの２倍以上であることが好ましい。
　また、本発明の半導体発光素子において、前記第１凸部および前記第２凸部は、先端が先細りした形状であることが好ましい。かかる構成によれば、第１凸部および第２凸部から外側に放出される光のうち真上への光取り出し効率が良くなる。したがって、先端を先細りにしない場合に比べて配光性が良くなる。
　また、本発明の半導体発光素子は、少なくとも前記第２凸領域が前記電極を囲んで設けられているように構成することができる。かかる構成によれば、第２凸領域が電極の一部にだけ隣接した場合と比べて配光性が良くなる。また、光取り出し面において、電極の形状や配設箇所の設計自由度を高めることができる。ここで、第２凸領域は、少なくとも電極を囲んでいればよく、電極を囲む他に、例えば、第１凸領域の外周に第２凸部を有していてもよい。
　また、本発明の半導体発光素子は、前記第１凸領域が前記第２凸領域および前記電極を囲んで設けられていることがより好ましい。かかる構成によれば、第１凸領域が電極から離間されつつ、高密度で配設されるので光出力が高くなる。
　また、本発明の半導体発光素子は、前記光取り出し面には、前記電極が離間して設けられ、前記離間して設けられた電極に挟まれる領域に、前記第１凸領域および前記第２凸領域を有するように構成することができる。かかる構成によれば、光取り出し面に、所定間隔を空けて複数の電極を配設する場合に、各電極が剥離することを防止すると共に、配光性を良くすることができる。
　また、本発明の半導体発光素子において、前記第１凸部および前記第２凸部は、先端が非平坦な形状に形成されていることが好ましい。かかる構成によれば、先端が平坦である場合に比べて配光性を良くすることができる。ここで、非平坦な先端とは、先端が曲面で形成されたもの、先端がとがったもの、先端に凹凸を有するものを含む。
　また、本発明の半導体発光素子において、前記第１凸部および前記第２凸部は、基端が隣り合う凸部の基端と隣接するように設けられていることが好ましい。かかる構成によれば、隣り合う凸部の基端の間に平坦な面としての隙間がある場合と比べて、凸部から外側に放出される光のうち真上への光取り出し効率が強くなる。したがって、配光性が良くなる。また、隣り合う凸部の基端が接することは、隣り合う凸部の基端の間に隙間がある状態から深く掘ったことに相当するので、光出力が高くなる。
　また、本発明の半導体発光素子は、前記第１凸領域において、前記第１凸部を、前記電極から離れるほど基端が前記発光層に近づくように形成することができる。かかる構成によれば、光取り出し面において、電極に近い側から第２凸領域と第１凸領域という２段階で凸部が深くなるように形成されているだけではなく、第１凸領域の中においても、段階的または連続的に電極から離間するほど深くなるように形成されているので、電極の剥離を低減しつつ、光出力を高めることができる。
　また、本発明の半導体発光素子は、前記電極と前記半導体積層体との界面に、第３凸部をさらに有するように構成することができる。かかる構成によれば、光出力を高めることができることに加えて、半導体積層体の光取り出し側の表面に第３凸部を作った後でその上に積層される電極とのコンタクト抵抗を低下させて、光取り出し側の表面と電極との密着性を向上させることができる。ここで、第３凸部は、第１凸部と同じ形状や大きさであってもよいし、第２凸部と同じ形状や大きさであってもよい。さらに、それらと異なるものであってもよい。
　また、本発明の半導体発光素子の製造方法は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体を形成する工程と、前記半導体積層体の基板に実装される側とは反対側の光取り出し面を形成する一方の半導体層表面の電極形成予定領域を囲むように開口を有したレジストを、前記開口が前記レジストの積層方向に向かって閉塞するように形成する工程と、前記レジストの上から前記半導体層表面にマスク材料を積層する工程と、前記マスク材料が積層されたレジストを除去する工程と、前記電極形成予定領域をマスクとして前記半導体層表面をエッチングする工程と、を有することを特徴とする。
　かかる手順によれば、半導体発光素子の製造方法は、積層方向に向かって閉塞するような開口を有したレジストを形成する工程を有する。したがって、このように形成されたレジストの上から半導体層表面にマスク材料を積層すると、開口から注入されるマスク材料は、半導体層表面においてレジストの側に薄く回りこみ、開口の大きさよりも広がった鍔状の領域を形成する。そして、マスク材料が積層されたレジストを除去すると、半導体層表面の電極形成予定領域には、レジストの開口と同様な形状の断面を有するマスク材料が残り、さらに、電極形成予定領域を取り囲むようにマスク材料からなる鍔状の領域が薄く形成される。そして、電極形成予定領域をマスクとして半導体層表面をエッチングすると、マスク材料が全く形成されていない他の領域の方には早くから凸部が形成される。このとき、鍔状の領域では、徐々に薄いマスク材料が除去され、半導体が露出されるようになり、やがて、凸部が遅れて形成される。これにより、高さの異なる２種類の凸部を形成することができる。その結果、２種類の凸部を形成するために２度のエッチングをする必要がないので製造工程を短縮することができる。
　また、本発明の半導体発光素子の製造方法は、前記マスク材料が、電極材料であることが好ましい。かかる手順によれば、半導体発光素子の製造方法は、マスク材料としての電極材料が積層されたレジストを除去する工程を有するので、この工程により、半導体層表面の電極形成予定領域に、レジストの開口と同様な形状の断面を有する電極を形成することができ、工程の短縮化が可能となる。
　本発明によれば、半導体発光素子は、光取り出し効率を高める際に、光取り出し面側の電極の剥離を低減することができると共に、半導体層中の電流広がりを均一化することができる。したがって、信頼性が高く、光出力の高い半導体発光素子を提供できる。また、指向角０度で最も光出力が大きくなり、さらにはランベルトの余弦法則に近い配光が得られる。その結果、照明等に適した半導体発光素子を提供することができる。また、本発明によれば、製造工程を短縮して信頼性が高く配光性の良好な半導体発光素子を製造することができる。ここで、本発明でいう配光性が良好であるとは、指向角０度で最も光出力が大きくなること、さらにはランベルトの余弦法則に近い配光が得られることをいい、これにより、例えば照明用途や自動車のヘッドランプ用途においては、設計が容易で優れた発光素子が得られる。
本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図である。 図１に示したｎ側電極の一例を示す平面図である。 図１に示した第１凸領域および第２凸領域を模式的に示す斜視図である。 図３に示したＡ－Ａ断面矢視図である。 図１に示した半導体発光素子の製造工程を模式的に示す断面図（その１）である。 図１に示した半導体発光素子の製造工程を模式的に示す断面図（その２）である。 図１に示した半導体発光素子の製造工程を模式的に示す断面図（その３）である。 本発明の実施形態に係る半導体発光素子の指向性の一例を示すグラフである。 本発明の実施形態に係る半導体発光素子の変形例として第１凸領域を模式的に一部断面で示す図である。 本発明の実施形態に係る半導体発光素子の構成の変形例を模式的に示す断面図である。 本発明の実施形態に係る半導体発光素子の構成の変形例を模式的に示す断面図である。 従来の半導体発光素子の構成を模式的に示す断面図である。 従来の半導体発光素子の構成を模式的に示す断面図である。
　以下、図面を参照して本発明の半導体発光素子を実施するための最良の形態（以下「実施形態」という）について詳細に説明する。なお、図面に示した構成要素等の厚みや長さは、配置を明確に説明するために誇張して示してあるので、これに限定されるものではない。
［半導体発光素子の構成］
　本発明の実施形態に係る半導体発光素子は、ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体の基板に実装される側の面とは反対側の光取り出し面に複数の凸部を備えると共に、光取り出し面の上に電極を備えるものに関する。まず、半導体発光素子の構成について、図１ないし図４を参照して説明する。図１は、本発明の実施形態に係る半導体発光素子の構成を模式的に示す断面図であり、図２は、図１に示したｎ側電極の一例を示す平面図である。また、図３は、図１に示した第１凸領域および第２凸領域を模式的に示す斜視図であり、図４は、図３に示したＡ－Ａ断面矢視図である。
　図１に示すように、本実施形態に係る半導体発光素子１は、主として、基板１０と、メタライズ層２０と、ｐ側電極３０と、半導体積層体４０と、ｎ側電極５０と、保護膜６０と、裏面メタライズ層７０とからなる。
（基板）
　基板１０は、シリコン（Ｓｉ）から構成される。なお、Ｓｉのほか、例えば、Ｇｅ，ＳｉＣ，ＧａＮ，ＧａＡｓ，ＧａＰ，ＩｎＰ，ＺｎＳｅ，ＺｎＳ，ＺｎＯ等の半導体から成る半導体基板、または、金属単体基板、または、相互に非固溶あるいは固溶限界の小さい２種以上の金属の複合体から成る金属基板を用いることができる。このうち、金属単体基板として具体的にはＣｕを用いることができる。また、金属基板の材料として具体的にはＡｇ，Ｃｕ，Ａｕ，Ｐｔ等の高導電性金属から選択された１種以上の金属と、Ｗ，Ｍｏ，Ｃｒ，Ｎｉ等の高硬度の金属から選択された１種以上の金属と、から成るものを用いることができる。半導体材料の基板１０を用いる場合には、それに素子機能、例えばツェナーダイオードを付加した基板１０とすることもできる。さらに、金属基板としては、Ｃｕ－ＷあるいはＣｕ－Ｍｏの複合体を用いることが好ましい。
（メタライズ層）
　メタライズ層２０は、この半導体発光素子１を製造する工程において、２つの基板を貼り合わせる共晶である。詳細には、図５（ｃ）に示すエピタキシャル（成長）側メタライズ層２１と、図５（ｄ）に示す基板側メタライズ層２２とを貼り合わせて構成される。このうちエピタキシャル側メタライズ層２１の材料としては、例えば、図５（ｃ）において下からチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）／錫（Ｓｎ）／金（Ａｕ）の順番に積層したものが挙げられる。また、基板側メタライズ層２２の材料としては、例えば、図５（ｄ）において上から金（Ａｕ）／白金（Ｐｔ）／二ケイ化チタン（ＴｉＳｉ2）、または、二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／パラジウム（Ｐｄ）の順番に積層したものが挙げられる。
　図１に戻って半導体発光素子１の構成についての説明を続ける。
（ｐ側電極）
　ｐ側電極３０は、半導体積層体４０の基板１０側の実装面に設けられている。
　ｐ側電極３０は、詳細には、半導体積層体４０側のｐ電極第１層（図示せず）と、このｐ電極第１層の下側のｐ電極第２層（図示せず）との少なくとも２層構造で構成されている。
　ｐ電極第１層（図示せず）は、通常、電極として用いることができる材料を例示することができる。例えば、銀（Ａｇ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ランタン（Ｌａ）、銅（Ｃｕ）、イットリウム（Ｙ）等の金属、合金；ＩＴＯ、ＺｎＯ、ＳｎＯ2等の導電性酸化物等の単層膜または積層膜等が挙げられる。ｐ電極第２層（図示せず）は、例えば、白金（Ｐｔ）、金（Ａｕ）、Ｎｉ－Ｔｉ－Ａｕ系の電極材料を用いることができる。
　ｐ側電極３０は、具体例として、図示しないが、ｐ電極第１層／ｐ電極第２層の２層構造である場合には、白金（Ｐｔ）／金（Ａｕ）、パラジウム（Ｐｄ）／金（Ａｕ）、ロジウム（Ｒｈ）／金（Ａｕ）、ニッケル（Ｎｉ）／金（Ａｕ）等がある。また、ｐ電極第１層とｐ電極第２層との間に、第３層を介する３層構造としては、ニッケル（Ｎｉ）／白金（Ｐｔ）／金（Ａｕ）、パラジウム（Ｐｄ）／白金（Ｐｔ）／金（Ａｕ）、ロジウム（Ｐｈ）／白金（Ｐｔ）／金（Ａｕ）等がある。さらに、ｐ電極第１層とｐ電極第２層との間に、第３層および第４層を介する４層構造としては、銀（Ａｇ）／ニッケル（Ｎｉ）／チタン（Ｔｉ）／白金（Ｐｔ）等がある。
（半導体積層体）
　半導体積層体４０は、一般式がＩｎｘＡｌｙＧａ１－ｘ－ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される窒化ガリウム系化合物半導体から成る。具体的には、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ等である。特に、エッチングされた面の結晶性がよいなどの点でＧａＮであることが好ましい。半導体積層体４０は、基板１０に実装される側の面とは反対側の光取り出し面側から、ｎ型半導体層４１、発光層４２およびｐ型半導体層４３の順番に積層されて構成されている。
　光取り出し面には複数の凸部が形成されている。本実施形態では、光取り出し面は、ｎ型半導体層４１の表面である。つまり、複数の凸部は、ｎ型半導体層４１に設けられている。複数の凸部は、第１凸領域８０と、第２凸領域９０（９０ａ，９０ｂ，９０ｃ，９０ｄ）とに設けられている。第２凸領域９０は、第１凸領域８０とｎ側電極５０との間において、ｎ側電極５０と半導体積層体４０との界面と隣接している。第１凸領域８０に設けられた第１凸部の基端は、ｎ側電極５０と半導体積層体４０との界面よりも発光層４２側に位置している。第２凸領域９０に設けられた第２凸部の基端は、第１凸部の基端よりも、ｎ側電極５０と半導体積層体４０との界面側に位置している。第１凸部の基端から先端までの高さは、第２凸部の基端から先端までの高さよりも大きい。光取り出し面には、２つのｎ側電極５０が離間して設けられ、離間して設けられた２つのｎ側電極５０に挟まれる領域に、第１凸領域８０および第２凸領域９０ａ，９０ｂを有する。この第１凸領域８０および第２凸領域９０に形成された凸部（第１凸部、第２凸部）の詳細については後記する。
　ｎ型半導体層４１は、例えば、ｎ型不純物としてＳｉやＧｅ、Ｏ等を含むＧａＮから構成される。また、ｎ型半導体層４１は、複数の層で形成されていてもよい。
　発光層４２は、例えば、ＩｎＧａＮから構成される。
　ｐ型半導体層４３は、例えば、ｐ型不純物としてＭｇを含むＧａＮから構成される。
　この半導体積層体４０の光取り出し面には２つの電極が形成されている。本実施形態では、光取り出し面は、ｎ型半導体層４１の表面であるので、光取り出し面に形成された電極は、ｎ側電極５０である。なお、光取り出し面に形成される電極の個数は１以上であればよい。
（ｎ側電極）
　図１に示すように、ｎ側電極５０は、光取り出し面において、所定間隔を空けて設けられている。本実施形態では、光取り出し面は、ｎ型半導体層４１の表面であるので、ｎ側電極５０は、ｎ型半導体層４１の上面で、所定間隔を空けて、電気的に接続されるように形成されている。ｎ側電極５０は、ワイヤボンディングにより外部と接続される。ｎ側電極５０は、ｎ型半導体層４１の上面側から、例えば、Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ｐｔ／Ａｕ／Ｎｉ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｐｔ／Ａｕ、Ｗ／Ｐｔ／Ａｕ、Ｖ／Ｐｔ／Ａｕ、Ｔｉ／ＴｉＮ／Ｐｔ／Ａｕ、Ｔｉ／ＴｉＮ／Ｐｔ／Ａｕ／Ｎｉのような複数の金属を含む多層膜で構成される。なお、ｎ側電極５０は、オーミック電極とパッド電極とから構成されるようにしてもよい。
　図２に示す例では、半導体発光素子１に、略線状の２つのｎ側電極５０が所定間隔をあけて平行に設けられ、各ｎ側電極５０には、ワイヤ５１，５２がそれぞれ接続されている。第２凸領域９０はｎ側電極５０を囲んで設けられている。例えば、ワイヤ５１が接続されたｎ側電極５０は、図１に示した第２凸領域９０ａ，９０ｃで囲まれていることに相当する。同様に、ワイヤ５２が接続されたｎ側電極５０は、図１に示した第２凸領域９０ｂ，９０ｄで囲まれていることに相当する。ここで、図１で示した第２凸領域９０ａ，９０ｃは、図２に示すように１つの第２凸領域９０に便宜的に２つの符号を付与したものである。また、図１で示した第２凸領域９０ｂ，９０ｄも同様である。さらに、第１凸領域８０は第２凸領域９０およびｎ側電極５０を囲んで設けられている。つまり、第１凸領域８０は、ワイヤ５１が接続されたｎ側電極５０とその周囲の第２凸領域９０を囲んでおり、また、ワイヤ５２が接続されたｎ側電極５０とその周囲の第２凸領域９０を囲んでいる。
　図１に戻って半導体発光素子１の構成についての説明を続ける。
（保護膜）
　保護膜６０は、ｎ型半導体層４１よりも屈折率が低く透明な材料から構成され、ｎ側電極５０の上表面のワイヤボンディングされる領域を除いた表面と、ｎ型半導体層４１の表面および側面とを被覆している。保護膜６０は、絶縁膜からなるものであって、特に酸化膜からなるものが好ましい。保護膜６０は、例えば、二酸化ケイ素（ＳｉＯ2）やＺｒ酸化膜（ＺｒＯ2）からなる。
　保護膜６０は、例えば、スパッタリング法、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタリング法、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法、ＥＣＲ－ＣＶＤ法、ＥＣＲ一プラズマＣＶＤ法、蒸着法、ＥＢ法（Electron Beam：電子ビーム蒸着法）等の公知の方法で形成することができる。なかでも、ＥＣＲスパッタリング法、ＥＣＲ－ＣＶＤ法、ＥＣＲ一プラズマＣＶＤ法等で形成することが好ましい。
（裏面メタライズ層）
　裏面メタライズ層７０は、基板１０のメタライズ層２０が形成されている面と反対側に形成されオーミック電極として機能する。裏面メタライズ層７０の材料としては、例えば、図１において上から二ケイ化チタン（ＴｉＳｉ2）／白金（Ｐｔ）／金（Ａｕ）の順番に積層したものが挙げられる。
（第１凸領域および第２凸領域）
　図３および図４に示すように、第１凸領域８０に形成された第１凸部、および、第２凸領域９０ｂ（９０）に形成された第２凸部は、先端が先細りした形状である。これにより、配光性が良好となっている。また、第１凸部および第２凸部は、先端が曲面で形成されている。したがって、先端が平坦な面で形成されている場合と比較して配光性が良い。また、図３および図４に示すように、第１凸部の高さは、第２凸部の高さの２倍以上である。さらに、第１凸部および第２凸部は、基端が隣り合う凸部の基端と隣接するように設けられている。つまり、凸部（第１凸部、第２凸部）は、隣の凸部との間に平坦な面を有していない。このように凸部が高密度に設けられているので光取り出し効率を高めることができる。したがって、配光性が良くなる。また、同じ深さであれば、凸部と隣の凸部との間に平坦な面を有しているものに比べて光出力が高くなる。
［半導体発光素子の製造方法］
（第１製造方法）
　図１に示した半導体発光素子の第１製造方法について、図５および図６を参照（適宜図１ないし図４参照）して説明する。図５および図６は、図１に示した半導体発光素子の製造工程を模式的に示す断面図である。
　まず、図５（ａ）に示すように、半導体成長用基板１００の上に、ｎ型半導体層４１、発光層４２、ｐ型半導体層４３をこの順番に積層し、半導体積層体４０を形成する。半導体成長用基板１００は、後工程で剥離される基板であり、例えば、Ｃ面、Ｒ面およびＡ面のいずれかを主面とするサファイアから構成される。なお、半導体成長用基板１００としてサファイアと異なる異種基板を用いてもよい。異種基板としては、例えば、スピネル（ＭｇＡ１2Ｏ4）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓおよび窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で、従来から知られている基板材料を用いることができる。
　次に、図５（ｂ）に示すように、半導体積層体４０の上面（ｐ型半導体層４３の表面）に、マグネトロンスパッタ法を用いて、図示しないｐ電極第１層、ｐ電極第２層をこの順番に積層することでｐ側電極３０を形成する。次に、図５（ｃ）に示すように、ｐ側電極３０の上に、エピタキシャル側メタライズ層２１を積層する。また、エピタキシャル側メタライズ層２１の形成の前後または並行して、図５（ｄ）に示すように、基板１０の上に基板側メタライズ層２２を積層する。そして、図５（ｅ）に示すように、基板側メタライズ層２２が積層された基板１０を裏返しにして、基板側メタライズ層２２とエピタキシャル側メタライズ層２１とを貼り合わせる。
　次に、図６（ａ）に示すように、半導体積層体４０から半導体成長用基板１００を剥離する。次に、図６（ｂ）に示すように、半導体成長用基板１００が剥離された基板１０を裏返しにすることで最上面となった半導体積層体４０の上面（ｎ型半導体層４１の表面）をＣＭＰ(Chemical Mechanical Polishing：化学機械研磨)により研磨する。
　この最上面となった半導体積層体４０の上面（ｎ型半導体層４１の表面）は、光取り出し面となる面である。この面に、第１凸領域８０および第２凸領域９０を形成するためには、ドライエッチングを用いてもウェットエッチングを用いてもどちらでも形成可能である。ただし、凸部の先端が曲面である形態や、凸部と隣の凸部との基端を隣接させる形態を得るためには、ウェットエッチングが好ましい。そこで、ここでは、ウェットエッチングによる形成方法を説明する。ここで、ウェットエッチングの溶液としては、異方性のエッチング溶液として、ＫＯＨ水溶液、４メチル水酸化アンモニウム（ＴＭＡＨ：Tetramethyl ammonium hydroxide水酸化テトラメチルアンモニウム）やエチレンジアミン・ピロカテコール（ＥＤＰ：Ethylene diamine pyrocatechol）などを用いることができる。
　次に、図６（ｃ）に示すように、半導体積層体４０の上面（ｎ型半導体層４１の表面）に所定間隔を空けてｎ側電極５０を形成する。次に、図６（ｄ）に示すように、ｎ側電極５０の上面および側面をすべて覆うようなマスク１１０を設け、ウェットエッチングにより非マスク部をエッチングする。非マスク部は、第１凸領域８０となる部分であり、このエッチングにより、不完全な第１凸部が多数形成される。つまり、比較的浅い位置から突出した低い凸部が形成される。なお、加工量（深さ）や凸部の高さは、ウェットエッチングにおいては、温度や浸漬時間を変えることで調整できる。例えば、エッチング溶液を５０～１００℃に加熱し、例えば３０分間浸漬することとしてもよい。
　次に、マスク１１０を除去し、図６（ｅ）に示すように、ｎ側電極５０をマスクとしてウェットエッチングにより非マスク部をエッチングする。非マスク部のうち、不完全な第１凸部が形成されていた領域には、このエッチングにより、第１凸部が多数形成される。つまり、比較的深い位置から突出した高い凸部が形成される。また、非マスク部のうち、マスク１１０が設けられていた領域には、このエッチングにより、第２凸部が多数形成される。つまり、比較的浅い位置から突出した低い凸部が形成される。
　次に、図６（ｆ）に示すように、半導体積層体４０の上面（ｎ型半導体層４１の表面）を保護膜６０で被覆する。なお、ｎ側電極５０の上表面のワイヤボンディングされる領域を除いた表面と、半導体積層体４０の側面とを保護膜６０で被覆する。そして、基板１０を裏返しにすることで最上面となる基板１０の表面に、オーミック電極としての裏面メタライズ層７０を形成し、チップ化する。そして、裏面メタライズ層７０側を実装し、ワイヤをｎ側電極５０に接続することで、図１に示した半導体発光素子１を製造する。
（第２製造方法）
　図１に示した半導体発光素子の第２製造方法は、第１製造方法と同様に図５（ａ）～図５（ｅ）および図６（ａ）～図６（ｂ）にそれぞれ示す工程を行う。第２製造方法は、引き続いて行うｎ側電極５０の形成方法に特徴がある。第２製造方法について、図７を参照（適宜図１ないし図６参照）して説明する。図７は、半導体発光素子の製造工程を模式的に示す断面図である。なお、図７では、半導体積層体４０よりも下の層については図示を省略した。
　図７に示すように、半導体積層体４０の上面（ｎ型半導体層４１の表面）の電極非形成部にレジスト１２０を設ける。ここで、半導体積層体４０の上面の電極形成予定領域を囲むように開口を有したレジスト１２０を、その開口がレジスト１２０の積層方向に向かって閉塞するように形成する。次に、レジスト１２０の上から半導体積層体４０の上面の全面に電極材料１３０を積層する。したがって、開口から注入される電極材料１３０は、半導体積層体４０の上面においてレジスト１２０の側に薄く回りこみ、開口の大きさよりも広がった鍔状の領域を形成する。次に、電極材料１３０が積層されたレジスト１２０を除去することで電極形成予定領域にｎ側電極５０が形成される。このとき、ｎ側電極５０を取り囲むように鍔部５０ａが形成される。
　この後、ｎ側電極５０（電極形成予定領域）をマスクとしてウェットエッチングにより半導体積層体４０の非マスク部をエッチングする。ここで、鍔部５０ａが形成されていない領域の方には早くから凸部が形成される。このとき、鍔部５０ａでは、徐々に薄い電極が除去され、半導体積層体４０の上面が露出されるようになり、やがて、凸部が遅れて形成される。これにより、高さの異なる２種類の凸部（第１凸部、第２凸部）を形成することができる。つまり、鍔部５０ａが形成されていない領域は第１凸領域８０となり、鍔部５０ａは第２凸領域９０となる。その結果、第１凸領域８０および第２凸領域９０を形成するために２度のエッチングをする必要がないので製造工程を短縮することができる。なお、エッチング後の工程は第１製造方法と同様なので説明を省略する。
［半導体発光素子の特性］
　本実施形態に係る半導体発光素子１の特性として、光出力、電極はがれ率、配光性について説明する。
（光出力）
　本実施形態に係る半導体発光素子１は、光取り出し面に、比較的深い位置から比較的高い第１凸部を有する第１凸領域８０と、比較的浅い位置から比較的低い第２凸部を有する第２凸領域９０とを設けたので、第２凸部だけを全面に設けた発光素子よりも光出力を高めることができる。また、以下に示すように、電極はがれ率が低く、配光性が良いので、第１凸部を高く形成することができ、光出力を高めることができる。
（電極はがれ率と光出力）
　比較として、第２凸部を第１凸部と同じように相対的に深い位置から高く設け、凹凸をドライエッチングにより形成したもの（以下、比較例１という）を、一例として、ＲＩＥ（Reactive Ion Etching反応性イオンエッチング）で製造した。図１２に示すように、比較例１を示す従来の半導体発光素子２００は、主として、基板２１０と、メタライズ層２２０と、ｐ側電極２３０と、半導体積層体２４０と、ｎ側電極２５０と、保護膜２６０と、裏面メタライズ層２７０とからなる。半導体積層体２４０は、基板２１０に実装される側の面とは反対側の光取り出し面側から、ｎ型半導体層２４１、発光層２４２およびｐ型半導体層２４３の順番に積層されて構成されている。また、ｎ型半導体層２４１の表面には、電極非形成領域に凹凸２８０が規則的に形成されている。ｎ側電極２５０は、ｎ型半導体層２４１の表面である光取り出し面において、凹凸２８０以外の部分の上に設けられている。なお、図１２では、凹凸２８０の一例を模式的に示しており、半導体発光素子２００は、凹凸２８０において互いに隣り合う凹の間に平坦な面（上面）を有するか、または、互いに隣り合う凸の間に平坦な面（底面）の少なくとも一方を有する。
　半導体発光素子２００は、本実施形態に係る半導体発光素子１と比較すると、ｎ側電極２５０とｎ型半導体層２４１との密着強度が低下した。これは、半導体積層体２４０において、凹凸２８０による電極接合部へのダメージによるものと考えられる。そこで、ダメージをなくすように凹凸２８０を設けずに平坦部を設けるもの（以下、比較例２という）を製造した。図１３に示すように、比較例２を示す従来の半導体発光素子３００は、ｎ型半導体層２４１の表面である光取り出し面において、ｎ側電極２５０の間に平坦部３１０が形成されている点を除いて、図１２に示した半導体発光素子２００と同様に形成された構成である。この半導体発光素子３００の電極の密着強度は改善されることがわかった。具体的には、図１２に示した半導体発光素子２００（比較例１）では、ｎ側電極２５０上にワイヤボンディングする際に、６％の割合でｎ側電極２５０に、はがれが発生したが、図１３に示した半導体発光素子３００（比較例２）では、はがれが発生しなかった。しかしながら、図１３に示した半導体発光素子３００（比較例２）は、平坦部３１０を有するため、全体的に出力が低下した。
（配光性）
　図８は、本実施形態に係る半導体発光素子の指向性の一例を示す図である。ここで、ウェットエッチングのエッチング溶液として、ＫＯＨ水溶液を用いて第１凸領域８０および第２凸領域９０を形成したもの（以下、実施例１という）を太い実線で示す。また、少なくとも第１凸部の高さが実施例１よりも小さくなるように加工量（深さ）を調整して形成したもの（以下、実施例２という）を細線で示す。さらに、比較として、前記した比較例１を破線で示し、前記した比較例２を一点鎖線で示す。
　図８では、横軸が放射角（°）を示し、縦軸が光出力（μＷ）を示す。ここで、指向角－９０～９０°は、ｎ側電極５０の図２に示した幅方向（横方向）に測定したものを示す。また本発明でいう指向角とは、光取り出し面に垂直な方向を０度として光取り出し方向の各角度における光強度を測定したものである。例えば図２では、紙面に垂直な方向が指向角０度である。図８に示すように、実施例１および実施例２は、少なくとも指向角０°において強度が最も大きい。これは、ランベルトの余弦法則（Lambert's law）に沿った配光もしくはそれに近い配光を示す。一方、比較例１は、指向角±３０°における強度が大きく指向角０°における強度が低くなっている。つまり、配光性は、従来の半導体発光素子よりも、本実施形態の半導体発光素子１の方が優れている。また、比較例２は、どの指向角においても全体的に出力が低下した。ここで、光取り出し方向への光出力は、グラフにおいて、曲線が囲む面積に相当する。具体的には、比較例２の光出力を「１」とすると、比較例１の光出力は「２．５７」、実施例１の光出力は「２．７０」、実施例２の光出力は「２．６４」であった。さらに、指向角０度における強度においては、比較例２を「１」とすると、比較例１は「約３（約３倍）」、実施例１および実施例２は「約６（約６倍）」であった。実施例１および実施例２は、加工量（深さ）が大きいことで光出力が上がる結果となった。なお、ｎ側電極５０の図２に示した垂直方向（縦方向）に測定したものも同様な結果となった。
　本実施形態の半導体発光素子１によれば、光取り出し面に、比較的高い第１凸部を有する第１凸領域８０と、比較的低い第２凸部を有する第２凸領域９０とを備え、第２凸領域９０がｎ側電極５０に隣接して配置されているため、光取り出し面においてｎ側電極５０の剥離を低減することができる。したがって、信頼性が高く光出力の高い半導体発光素子を提供できる。また、本実施形態の半導体発光素子１によれば、配光性が高く光出力の高い半導体発光素子を提供できる。また、光取り出し面に、第１凸部だけではなく、第２凸部を備えているので、第１凸部だけ一様に設けられている場合よりも半導体層中の電流広がりを均一化することができる。
　以上、本実施形態について説明したが、本発明は、これに限定されるものではなく、その趣旨を変えない範囲でさまざまに実施することができる。例えば、光取り出し面の第１凸領域８０において、第１凸部を、ｎ側電極５０から離れるほど基端が発光層４２に近づくように形成してもよい。図９は、このように製造した半導体発光素子の第１凸領域を模式的に一部断面で示す図である。なお、図９は、走査電子顕微鏡（ＳＥＭ）で観察したものを模式的に示している（「３Ｄリアルサーフェスビュー顕微鏡（VE-9800、株式会社キ－エンス製）」を使用）。図９では、右側にｎ側電極５０（図示はしない）が配置されているものとする。この例では、各凸部の先端は、仮想線９０１で示すように同じ高さに位置している。また、図９において右から２つ目の凸部の断面の基端（左側）と、右から３つ目の凸部の断面の基端（右側）とは隣接している。この共通の基端を符号９０２で示す。右から５つ目の凸部の断面の基端（右側）９０３とその基端（左側）９０４とは同じ深さに位置している。一方、基端９０２の位置を基準とすると、基端９０４の位置は、Ｄだけ深くなっている。つまり、右から５つ目の凸部は、右から２つ目の凸部と比較すると、凸部が相対的に深い位置から高く形成されていることになる。このように第１凸領域の中においても、段階的または連続的に電極から離間するほど深くなるように形成することで、電極の剥離を低減しつつ、光出力を高めることができる。
　また、本実施形態では、半導体積層体４０の上面（ｎ型半導体層４１の表面）をＣＭＰにより研磨した後で、ｎ側電極５０を設けることとしたが、研磨後に、ｎ側電極５０を形成する前に電極形成領域を加工し、後に第１凸領域８０に形成される第１凸部と同様な凸部（第１凸部）を予め設けておくこととしてもよい。このように製造した半導体発光素子の一例を図１０に示す。図１０に断面を示す半導体発光素子１Ａは、２つのｎ側電極５０と半導体積層体４０との界面に、第１凸部をさらに有している。すなわち、２つのｎ側電極５０の直下には第１凸領域８０ａ，８０ｂがそれぞれ形成されている。このように構成することで、半導体積層体４０とｎ側電極とのコンタクト抵抗を低下させて密着性を向上させることができる。
　また、第１凸領域８０および第２凸領域９０を形成する方法は、マスクを用いてウェットエッチングにより行うものとしたが、この方法に限定されるものではなく、ドライエッチングにより形成してもよい。ドライエッチングの場合、ＲＩＥにおいて、例えば、ガス種、真空度、高周波電力などのエッチング条件を調整することで、第１凸領域８０および第２凸領域９０が生じるように段階的にエッチングするようにしてもよい。
　さらに、ドライエッチングとウェットエッチングとを組み合わせて第１凸領域８０および第２凸領域９０を形成してもよい。このようにして構成した半導体発光素子の一例を図１１に示す。図１１に断面を示す半導体発光素子１Ｂは、まず、ＲＩＥにより第１凸領域８０を形成し、次に、ウェットエッチングより第２凸領域９０を形成したものである。ここで、第１凸領域８０は、その断面について２つの観点で視ることができる。第１の観点では、図１１において、第１凸領域８０には、相対的に深く高い５つの凸部が形成されている。第２の観点では、図１１において、第１凸領域８０には、第２凸領域９０に形成された凸部と同じような相対的に低い凸部が、深い位置と、浅い位置にそれぞれ形成されている。この低い凸部は、第２凸領域９０の凸部を形成する工程で同時に形成することができる。半導体発光素子１Ｂによれば、ｎ側電極５０に隣接して第２凸領域９０が形成されているので、光取り出し面においてｎ側電極５０の剥離を低減することができる。また、第１凸領域８０に、相対的に深く高い凸部が形成されているので光出力の高い半導体発光素子を提供できる。
　また、本実施形態では、半導体積層体４０の光取り出し面をｎ型半導体層４１としたが、光取り出し面をｐ型半導体層４３として、このｐ型半導体層４３に第１凸領域８０および第２凸領域９０を設けることとしてもよい。この場合、光取り出し面にはｐ側電極が設けられる。なお、本実施形態のように構成した方が第１凸領域８０において第１凸部を深くすることができるので好ましい。
　また、本実施形態では、製造時に半導体積層体４０の上面全体にｐ側電極３０を形成するものとしたが（図５（ｂ）参照）、ｐ側電極３０を部分的に形成し、ｐ側電極３０と同一平面内でｐ側電極３０の形成されていない部分に、前記した保護膜６０と同一材料の保護膜を充填するようにしてもよい。この場合、光取り出し面側から半導体発光素子１を平面視したときに、ｎ側電極５０と、ｐ側電極３０とが交互に配置されているように形成することが、さらに光取り出し効率が高くなる点で好ましい。なお、同一材量とは、例えば、保護膜６０がＳｉＯ2によって形成されているのであれば、ｐ側電極３０の形成されていない部分に充填された保護膜もＳｉＯ2によって形成されていることを意味し、その製造方法等によって、組成に若干の差異が生じることがあってもよい。このような保護膜の充填は、例えば、ＥＣＲスパッタリング法によって行うことができる。
　また、半導体発光素子１の半導体積層体４０を構成する材料は、窒化ガリウム系化合物半導体に限定されるものではない。また、本実施形態では、光取り出し面において、ｎ側電極５０に近い側から第２凸領域９０と第１凸領域８０という２段階で凸部が深くなるように設けることとしたが、それぞれの凸領域が、電極から離間するほど、凸部が相対的に深い位置から高く形成されていれば、３段階以上であっても同等の効果がある。
　また、半導体発光素子において、光取り出し面に、ｐ側電極３０とｎ側電極５０とを両方とも設けるように構成してもよい。この場合に、発光層４２上に設けられる電極（例えばｐ側電極３０）が形成される半導体層の表面に、第１凸部（または第１凸領域８０）と、第２凸部（第２凸領域９０）とを設けるようにしてもよい。このように構成した場合、発光層４２上に設けられる電極のはがれ率を低減する効果がある。
　本発明に係る半導体発光素子は、半導体発光素子をデバイスとして応用することができるすべての用途、例えば、照明、露光、ディスプレイ、各種分析、光ネットワーク等の種々の分野において利用することができる。

Claims (12)

  1. 　ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体と、この半導体積層体が実装される基板と、前記半導体積層体が前記基板に実装される面とは反対側の光取り出し面の上に設けられた電極とを有し、前記光取り出し面に複数の凸部を備える半導体発光素子において、
    　前記複数の凸部は、第１凸領域と、第２凸領域とに設けられており、
    　前記第２凸領域は、前記第１凸領域と前記電極との間において前記電極と前記半導体積層体との界面と隣接した領域であり、
    　前記第１凸領域に設けられた第１凸部の基端は、前記界面よりも前記発光層側に位置し、
    　前記第２凸領域に設けられた第２凸部の基端は、前記第１凸部の基端よりも前記界面側に位置することを特徴とする半導体発光素子。
  2. 　請求の範囲第１項に記載の半導体発光素子において、
    　前記第１凸部の基端から先端までの高さは、前記第２凸部の基端から先端までの高さよりも大きいことを特徴とする半導体発光素子。
  3. 　請求の範囲第１項または請求の範囲第２項に記載の半導体発光素子において、
    　前記第１凸部および前記第２凸部は、先端が先細りした形状であることを特徴とする半導体発光素子。
  4. 　請求の範囲第１項ないし請求の範囲第３項のいずれか一項に記載の半導体発光素子において、
    　少なくとも前記第２凸領域は前記電極を囲んで設けられていることを特徴とする半導体発光素子。
  5. 　請求の範囲第４項に記載の半導体発光素子において、
    　前記第１凸領域は前記第２凸領域および前記電極を囲んで設けられていることを特徴とする半導体発光素子。
  6. 　請求の範囲第１項ないし請求の範囲第５項のいずれか一項に記載の半導体発光素子において、
    　前記光取り出し面には、前記電極が離間して設けられ、前記離間して設けられた電極に挟まれる領域に、前記第１凸領域および前記第２凸領域を有することを特徴とする半導体発光素子。
  7. 　請求の範囲第１項ないし請求の範囲第６項のいずれか一項に記載の半導体発光素子において、
    　前記第１凸部および前記第２凸部は、先端が非平坦な形状に形成されていることを特徴とする半導体発光素子。
  8. 　請求の範囲第１項ないし請求の範囲第７項のいずれか一項に記載の半導体発光素子において、
    　前記第１凸部および前記第２凸部は、基端が隣り合う凸部の基端と隣接するように設けられていることを特徴とする半導体発光素子。
  9. 　請求の範囲第１項ないし請求の範囲第８項のいずれか一項に記載の半導体発光素子において、
    　前記第１凸領域において、前記第１凸部を、前記電極から離れるほど基端が前記発光層に近づくように形成したことを特徴とする半導体発光素子。
  10. 　請求の範囲第１項ないし請求の範囲第９項のいずれか一項に記載の半導体発光素子において、
    　前記電極と前記半導体積層体との界面に、第３凸部をさらに有することを特徴とする半導体発光素子。
  11. 　ｎ型半導体層とｐ型半導体層との間に発光層を有する半導体積層体を形成する工程と、
    　前記半導体積層体の基板に実装される側とは反対側の光取り出し面を形成する一方の半導体層表面の電極形成予定領域を囲むように開口を有したレジストを、前記開口が前記レジストの積層方向に向かって閉塞するように形成する工程と、
    　前記レジストの上から前記半導体層表面にマスク材料を積層する工程と、
    　前記マスク材料が積層されたレジストを除去する工程と、
    　前記電極形成予定領域をマスクとして前記半導体層表面をエッチングする工程と、
    　を有することを特徴とする半導体発光素子の製造方法。
  12. 　請求の範囲第１１項に記載の半導体発光素子の製造方法において、
    　前記マスク材料は、電極材料であることを特徴とする半導体発光素子の製造方法。
PCT/JP2008/073821 2007-12-28 2008-12-26 半導体発光素子およびその製造方法 WO2009084670A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN2008801229171A CN101911317B (zh) 2007-12-28 2008-12-26 半导体发光元件及其制造方法
EP08867680.4A EP2234182B1 (en) 2007-12-28 2008-12-26 Semiconductor light emitting element and method for manufacturing the same
KR1020107014047A KR101164663B1 (ko) 2007-12-28 2008-12-26 반도체 발광 소자 및 그 제조방법
US12/808,472 US8552445B2 (en) 2007-12-28 2008-12-26 Semiconductor light emitting device and method for manufacturing the same
JP2009548110A JP5310564B2 (ja) 2007-12-28 2008-12-26 半導体発光素子およびその製造方法
US14/021,551 US8883529B2 (en) 2007-12-28 2013-09-09 Method for manufacturing semiconductor light emitting device
US14/470,565 US9159868B2 (en) 2007-12-28 2014-08-27 Method for manufacturing semiconductor light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007341111 2007-12-28
JP2007-341111 2007-12-28

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/808,472 A-371-Of-International US8552445B2 (en) 2007-12-28 2008-12-26 Semiconductor light emitting device and method for manufacturing the same
US14/021,551 Continuation US8883529B2 (en) 2007-12-28 2013-09-09 Method for manufacturing semiconductor light emitting device

Publications (1)

Publication Number Publication Date
WO2009084670A1 true WO2009084670A1 (ja) 2009-07-09

Family

ID=40824383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073821 WO2009084670A1 (ja) 2007-12-28 2008-12-26 半導体発光素子およびその製造方法

Country Status (8)

Country Link
US (3) US8552445B2 (ja)
EP (1) EP2234182B1 (ja)
JP (2) JP5310564B2 (ja)
KR (1) KR101164663B1 (ja)
CN (1) CN101911317B (ja)
RU (1) RU2436195C1 (ja)
TW (1) TW200945631A (ja)
WO (1) WO2009084670A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187873A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子
KR20120002822A (ko) * 2010-07-01 2012-01-09 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
CN102694096A (zh) * 2011-03-21 2012-09-26 华新丽华股份有限公司 发光二极管及其制造方法
JP2012533873A (ja) * 2009-07-17 2012-12-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法
JP2013106020A (ja) * 2011-11-17 2013-05-30 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
EP2423985A3 (en) * 2010-08-26 2014-07-30 Nichia Corporation Semiconductor light emitting element
US8878214B2 (en) 2010-12-28 2014-11-04 Nichia Corporation Semiconductor light emitting device
JP2015503849A (ja) * 2012-01-10 2015-02-02 コーニンクレッカ フィリップス エヌ ヴェ 選択的な領域粗化による制御されたｌｅｄ光出力
US20150048380A1 (en) * 2012-04-02 2015-02-19 Asahi Kasei E-Materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP2015076514A (ja) * 2013-10-09 2015-04-20 エルシード株式会社 Ｌｅｄ素子
US9093356B2 (en) 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
WO2015156123A1 (ja) * 2014-04-07 2015-10-15 旭化成イーマテリアルズ株式会社 光学基材及びその製造方法、並びに、積層体、レジスト剥離液
JP2018022919A (ja) * 2017-10-06 2018-02-08 エルシード株式会社 Ｌｅｄ素子
JP2018050070A (ja) * 2017-11-21 2018-03-29 ローム株式会社 半導体発光素子
CN109075223A (zh) * 2016-04-27 2018-12-21 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管
JPWO2017154973A1 (ja) * 2016-03-08 2019-01-24 アルパッド株式会社 半導体発光素子およびその製造方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945631A (en) * 2007-12-28 2009-11-01 Nichia Corp Semiconductor light emitting element and method for manufacturing the same
KR100999779B1 (ko) * 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
JP4996706B2 (ja) 2010-03-03 2012-08-08 株式会社東芝 半導体発光素子およびその製造方法
KR101081135B1 (ko) 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101673955B1 (ko) * 2010-07-02 2016-11-08 삼성전자주식회사 반도체 발광소자 및 이를 제조하는 방법
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
JP5603813B2 (ja) * 2011-03-15 2014-10-08 株式会社東芝 半導体発光装置及び発光装置
US9159876B2 (en) * 2011-10-06 2015-10-13 Koninklijke Philips N.V. Surface treatment of a semiconductor light emitting device
KR101827975B1 (ko) * 2011-10-10 2018-03-29 엘지이노텍 주식회사 발광소자
US9847372B2 (en) * 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
KR101894025B1 (ko) * 2011-12-16 2018-09-03 엘지이노텍 주식회사 발광소자
JP5292456B2 (ja) 2011-12-28 2013-09-18 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体素子およびその製造方法
WO2013141561A1 (ko) * 2012-03-19 2013-09-26 서울옵토디바이스주식회사 에피층과 성장 기판 분리 방법 및 이를 이용한 반도체 소자
KR102099441B1 (ko) * 2013-12-19 2020-04-09 엘지이노텍 주식회사 발광소자
JP6106120B2 (ja) * 2014-03-27 2017-03-29 株式会社東芝 半導体発光装置
CN105023983A (zh) * 2014-04-24 2015-11-04 展晶科技(深圳)有限公司 覆晶式半导体发光元件及其制造方法
JP2016146389A (ja) * 2015-02-06 2016-08-12 株式会社東芝 半導体発光素子及びその製造方法
JP2016171277A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体発光素子及びその製造方法
JP6582738B2 (ja) * 2015-08-26 2019-10-02 日亜化学工業株式会社 発光素子及び発光装置
JP6738169B2 (ja) 2016-03-11 2020-08-12 Ｄｏｗａエレクトロニクス株式会社 半導体光デバイスおよびその製造方法
CN106784185B (zh) * 2016-12-22 2019-05-14 天津三安光电有限公司 发光二极管及其制作方法
KR102565148B1 (ko) 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
US11271136B2 (en) * 2018-11-07 2022-03-08 Seoul Viosys Co., Ltd Light emitting device
RU2713908C2 (ru) * 2018-11-23 2020-02-11 Общество С Ограниченной Ответственностью "Кубик Мкм" (Ооо "Кубик-Мкм") Микроконтакт для поверхностного монтажа и массив микроконтактов
DE102019106546A1 (de) * 2019-03-14 2020-09-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
DE102020112414A1 (de) 2020-05-07 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements
CN112133804B (zh) * 2020-08-04 2022-03-18 华灿光电(苏州）有限公司 发光二极管芯片及其制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200162A (ja) * 1997-01-10 1998-07-31 Sanken Electric Co Ltd 半導体発光素子
JPH1154769A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 光実装部品およびその製造方法
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2003069075A (ja) 2001-08-28 2003-03-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2004119839A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 光半導体装置及びその製造方法
JP2004356279A (ja) * 2003-05-28 2004-12-16 Hitachi Cable Ltd 半導体発光素子の製造方法
JP2005005679A (ja) 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2005244201A (ja) 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2006147787A (ja) 2004-11-18 2006-06-08 Sony Corp 発光素子及びその製造方法
JP2007067209A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007088277A (ja) 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2008066554A (ja) * 2006-09-08 2008-03-21 Sanken Electric Co Ltd 半導体発光素子

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840872A (ja) * 1981-09-03 1983-03-09 Nec Corp 半導体発光素子
JPS6254485A (ja) * 1985-09-03 1987-03-10 Toshiba Corp 半導体発光素子の製造方法
JPH06334218A (ja) * 1993-05-24 1994-12-02 Matsushita Electric Ind Co Ltd 発光ダイオード素子
JPH0738146A (ja) * 1993-07-20 1995-02-07 Victor Co Of Japan Ltd 半導体発光装置
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
TW444417B (en) * 2000-02-14 2001-07-01 Rohm Co Ltd Method for making a semiconductor light emitting element
JP2003188410A (ja) 2001-12-19 2003-07-04 Daido Steel Co Ltd 発光ダイオードチップ
JP4077312B2 (ja) * 2001-12-28 2008-04-16 株式会社東芝 発光素子の製造方法および発光素子
JP3802424B2 (ja) * 2002-01-15 2006-07-26 株式会社東芝 半導体発光素子及びその製造方法
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
TW200509408A (en) * 2003-08-20 2005-03-01 Epistar Corp Nitride light-emitting device with high light-emitting efficiency
JP2005116615A (ja) * 2003-10-03 2005-04-28 Dowa Mining Co Ltd 半導体発光素子及びその製造方法
WO2005050748A1 (ja) * 2003-11-19 2005-06-02 Nichia Corporation 半導体素子及びその製造方法
DE10355581B4 (de) * 2003-11-28 2010-01-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren und Technik zur Herstellung einer Gateelektrode unter Anwendung einer Hartmaske
JP4332440B2 (ja) * 2004-02-04 2009-09-16 シャープ株式会社 発光ダイオードの製造方法、発光ダイオード
CN100356593C (zh) * 2004-03-30 2007-12-19 晶元光电股份有限公司 高效率氮化物系发光元件
US7534633B2 (en) * 2004-07-02 2009-05-19 Cree, Inc. LED with substrate modifications for enhanced light extraction and method of making same
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
RU2262156C1 (ru) * 2004-09-14 2005-10-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в ультрафиолетовом диапазоне
US7897420B2 (en) * 2005-01-11 2011-03-01 SemiLEDs Optoelectronics Co., Ltd. Light emitting diodes (LEDs) with improved light extraction by roughening
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
JP4297084B2 (ja) * 2005-06-13 2009-07-15 住友電気工業株式会社 発光装置の製造方法および発光装置
JP2007165409A (ja) * 2005-12-09 2007-06-28 Rohm Co Ltd 半導体発光素子及び半導体発光素子の製造方法
KR100649767B1 (ko) 2005-12-26 2006-11-27 삼성전기주식회사 수직구조 질화물 반도체 발광소자
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd ３族窒化物半導体発光素子およびその製造方法
CN100555689C (zh) * 2006-06-15 2009-10-28 夏普株式会社 氮化物半导体发光元件及其制造方法
US7692203B2 (en) * 2006-10-20 2010-04-06 Hitachi Cable, Ltd. Semiconductor light emitting device
TW200945631A (en) * 2007-12-28 2009-11-01 Nichia Corp Semiconductor light emitting element and method for manufacturing the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10200162A (ja) * 1997-01-10 1998-07-31 Sanken Electric Co Ltd 半導体発光素子
JPH1154769A (ja) * 1997-07-30 1999-02-26 Toshiba Corp 光実装部品およびその製造方法
JP2000196152A (ja) 1998-12-24 2000-07-14 Toshiba Corp 半導体発光素子およびその製造方法
JP2003069075A (ja) 2001-08-28 2003-03-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体素子
JP2004119839A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 光半導体装置及びその製造方法
JP2005005679A (ja) 2003-04-15 2005-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法
JP2004356279A (ja) * 2003-05-28 2004-12-16 Hitachi Cable Ltd 半導体発光素子の製造方法
JP2005244201A (ja) 2004-01-28 2005-09-08 Matsushita Electric Ind Co Ltd 半導体発光素子及びその製造方法
JP2006147787A (ja) 2004-11-18 2006-06-08 Sony Corp 発光素子及びその製造方法
JP2007067209A (ja) 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 窒化物系半導体発光素子及びその製造方法
JP2007088277A (ja) 2005-09-22 2007-04-05 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2008066554A (ja) * 2006-09-08 2008-03-21 Sanken Electric Co Ltd 半導体発光素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2234182A4

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2454763B1 (de) * 2009-07-17 2017-01-18 OSRAM Opto Semiconductors GmbH Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines anorganischen optoelektronischen halbleiterbauteils
JP2012533873A (ja) * 2009-07-17 2012-12-27 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体コンポーネント、および無機オプトエレクトロニクス半導体コンポーネントの製造方法
KR101614106B1 (ko) * 2009-07-17 2016-04-20 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 소자 그리고 무기 광전자 반도체를 제조하기 위한 방법
US8698178B2 (en) 2009-07-17 2014-04-15 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an inorganic optoelectronic semiconductor component
US8729583B2 (en) 2010-03-11 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor light-emitting device
JP2011187873A (ja) * 2010-03-11 2011-09-22 Toshiba Corp 半導体発光素子
EP2403022A3 (en) * 2010-07-01 2015-03-11 Samsung Electronics Co., Ltd. Semiconductor light emitting diode and manufacturing method thereof
KR20120002822A (ko) * 2010-07-01 2012-01-09 삼성엘이디 주식회사 반도체 발광소자 및 그 제조방법
KR101671793B1 (ko) * 2010-07-01 2016-11-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법
JP2012033695A (ja) * 2010-07-30 2012-02-16 Stanley Electric Co Ltd 半導体発光装置
EP2423985A3 (en) * 2010-08-26 2014-07-30 Nichia Corporation Semiconductor light emitting element
US8878214B2 (en) 2010-12-28 2014-11-04 Nichia Corporation Semiconductor light emitting device
US9093356B2 (en) 2010-12-28 2015-07-28 Nichia Corporation Semiconductor light emitting element
CN102694096A (zh) * 2011-03-21 2012-09-26 华新丽华股份有限公司 发光二极管及其制造方法
JP2013106020A (ja) * 2011-11-17 2013-05-30 Stanley Electric Co Ltd 半導体発光装置および半導体発光装置の製造方法
JP2015503849A (ja) * 2012-01-10 2015-02-02 コーニンクレッカ フィリップス エヌ ヴェ 選択的な領域粗化による制御されたｌｅｄ光出力
US9614136B2 (en) * 2012-04-02 2017-04-04 Asahi Kasei Kabushiki Kaisha Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
US20150048380A1 (en) * 2012-04-02 2015-02-19 Asahi Kasei E-Materials Corporation Optical substrate, semiconductor light-emitting element and method of manufacturing semiconductor light-emitting element
JP2015076514A (ja) * 2013-10-09 2015-04-20 エルシード株式会社 Ｌｅｄ素子
WO2015156123A1 (ja) * 2014-04-07 2015-10-15 旭化成イーマテリアルズ株式会社 光学基材及びその製造方法、並びに、積層体、レジスト剥離液
JPWO2015156123A1 (ja) * 2014-04-07 2017-04-13 旭化成株式会社 光学基材及びその製造方法、並びに、積層体、レジスト剥離液
JPWO2017154973A1 (ja) * 2016-03-08 2019-01-24 アルパッド株式会社 半導体発光素子およびその製造方法
US11145790B2 (en) 2016-03-08 2021-10-12 Alpad Corporation Semiconductor light emitting device and method for manufacturing same
CN109075223A (zh) * 2016-04-27 2018-12-21 原子能和替代能源委员会 包括位于发光区的至少一个势垒层内的至少一个较宽带隙中间层的发光二极管
JP2018022919A (ja) * 2017-10-06 2018-02-08 エルシード株式会社 Ｌｅｄ素子
JP2018050070A (ja) * 2017-11-21 2018-03-29 ローム株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP5310564B2 (ja) 2013-10-09
JPWO2009084670A1 (ja) 2011-05-19
JP5545398B2 (ja) 2014-07-09
US20140370630A1 (en) 2014-12-18
US8552445B2 (en) 2013-10-08
TW200945631A (en) 2009-11-01
US20100264443A1 (en) 2010-10-21
EP2234182A1 (en) 2010-09-29
EP2234182A4 (en) 2014-09-03
JP2013211595A (ja) 2013-10-10
RU2436195C1 (ru) 2011-12-10
US8883529B2 (en) 2014-11-11
CN101911317B (zh) 2012-06-06
EP2234182B1 (en) 2016-11-09
CN101911317A (zh) 2010-12-08
KR101164663B1 (ko) 2012-07-12
KR20100085193A (ko) 2010-07-28
TWI377705B (ja) 2012-11-21
US9159868B2 (en) 2015-10-13
US20140038328A1 (en) 2014-02-06

Similar Documents

Publication Publication Date Title
JP5545398B2 (ja) 半導体発光素子の製造方法
JP5493252B2 (ja) 半導体発光素子
JP5282503B2 (ja) 半導体発光素子
TWI545801B (zh) 半導體發光元件及其製造方法
CN101355128A (zh) 半导体发光元件及半导体发光元件的制造方法
TW202123491A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2013048200A (ja) ＧａＮ系ＬＥＤ素子
JP6040769B2 (ja) 発光素子及びその製造方法
CN104285307A (zh) 高效发光二极管及其制造方法
US8013353B2 (en) Light-emitting element
TWI431815B (zh) 半導體發光元件
TWI568024B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
CN111261760A (zh) 发光元件
JP5045001B2 (ja) 半導体発光素子
WO2005027232A1 (ja) ＧａＮ系発光ダイオード
EP2228837B1 (en) Light emitting device, fabrication method thereof, and light emitting apparatus
JP6119906B2 (ja) 発光素子
CN113964245A (zh) 发光元件和发光元件的制造方法
WO2012091007A1 (ja) 半導体発光素子
JP2011009648A (ja) 発光素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880122917.1

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2009548110

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08867680

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12808472

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107014047

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 5023/DELNP/2010

Country of ref document: IN

REEP Request for entry into the european phase

Ref document number: 2008867680

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008867680

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010131486

Country of ref document: RU