JP2016171277A - 半導体発光素子及びその製造方法 - Google Patents

Abstract

【課題】効率を向上できる半導体発光素子及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体発光素子は、基体と、第１導電形の第１半導体層と、前記基体と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、前記基体と前記第２半導体層との間に設けられた金属層と、を備含む。前記基体は、前記金属層の側の第１面と、前記第１面とは反対側の第２面と、を有する。前記第２面は、凸状である。
【選択図】図１

Description

本発明の実施形態は、半導体発光素子及びその製造方法に関する。

発光ダイオード（ＬＥＤ）などの半導体発光素子は、例えば、表示装置や照明などに用いられている。このような半導体発光素子を、量産性に優れるシリコン基板上に形成すると、格子定数及び熱膨張係数などの違いに起因した欠陥、及び、クラックが発生しやすい。これにより、発光特性が低下し、効率が低下する。

特許第４５１０３４２号公報

本発明の実施形態は、効率を向上できる半導体発光素子及びその製造方法を提供する。

本発明の実施形態によれば、半導体発光素子は、基体と、第１導電形の第１半導体層と、前記基体と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、前記基体と前記第２半導体層との間に設けられた金属層と、を含む。前記基体は、前記金属層の側の第１面と、前記第１面とは反対側の第２面と、を有する。前記第２面は、凸状である。

図１（ａ）〜図１（ｄ）は、実施形態に係る半導体発光素子を例示する模式図である。 実施形態に係る半導体発光素子を例示する模式的断面図である。 図３（ａ）〜図３（ｇ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。 実施形態に係る半導体発光素子の特性を例示するグラフ図である。 実施形態に係る半導体発光素子の特性を例示するグラフ図である。 実施形態に係る半導体発光素子の特性を例示するグラフ図である。 実施形態に係る半導体発光素子の特性を例示するグラフ図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１（ａ）〜図１（ｄ）は、実施形態に係る半導体発光素子を例示する模式図である。 図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。図１（ｂ）は、図１（ａ）の矢印ＡＡからみた平面図である。図１（ｃ）は、図１（ｂ）に示す第６位置Ｐ６を含む領域を拡大した断面図である。図１（ｄ）は、図１（ｂ）に示す第７位置Ｐ７を含む領域を拡大した断面図である。

図１（ａ）に示すように、本実施形態に係る半導体発光素子１１０は、基体７０と、第１半導体層１０と、第２半導体層２０と、第３半導体層３０と、金属層７５と、を含む。

第１半導体層１０は、第１導電形である。第２半導体層２０は、基体７０と第１半導体層１０との間に設けられる。第２半導体層２０は、第２導電形である。

例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形で、第２導電形はｎ形でも良い。以下の説明では、第１導電形がｎ形で、第２導電形がｐ形とする。

第３半導体層３０は、第１半導体層１０と第２半導体層２０との間に設けられる。第３半導体層３０は、発光層を含む。第３半導体層３０は、発光部となる。

第１半導体層１０、第２半導体層２０及び第３半導体層３０には、例えば、窒化物半導体が用いられる。第１半導体層１０は、例えば、第１導電形（ｎ形）のＧａＮ層１１を含む。第１半導体層１０は、例えば、Ｓｉを含む。第２半導体層２０は、例えば、ｐ形のＧａＮ層を含む。第２半導体層２０は、ｐ形のＡｌＧａＮを含んでも良い。第２半導体層２０は、例えばＭｇを含む。第３半導体層３０は、井戸層と、障壁層と、を含む。井戸層は、例えば、ＩｎＧａＮを含む。障壁層は、例えばＧａＮを含む。障壁層は、ＩｎＧａＮを含んでも良い。このとき、障壁層におけるＩｎの組成比は、井戸層におけるＩｎの組成比よりも低い。

この例では、低不純物濃度層１２がさらに設けられている。低不純物濃度層１２と第３半導体層３０との間に第１半導体層１０（ＧａＮ層１１）が配置される。低不純物濃度層１２における不純物濃度（第１導電形の不純物濃度）は、ＧａＮ層１１における不純物濃度（第１導電形の不純物濃度）よりも低い。低不純物濃度層１２は、ＧａＮ、ＡｌＧａＮ及びＡｌＮの少なくともいずれかを含む。半導体発光素子１１０において、低不純物濃度層１２は、省略または除去されても良い。

第１半導体層１０、第２半導体層２０及び第３半導体層３０は、積層体１５に含まれる。低不純物濃度層１２が設けられる場合は、低不純物濃度層１２は、積層体１５に含まれる。

金属層７５は、基体７０と第２半導体層２０との間に設けられる。金属層７５は、例えば、接合層である。例えば、第２半導体層２０は、金属層７５と電気的に接続される。

本実施形態において、半導体発光素子１１０は、第１電極４５と、第２電極５５と、をさらに含む。

第１半導体層１０の一部（ＧａＮ層１１の一部）は、第１電極４５と金属層７５との間に配置される。第１半導体層１０のその一部は、第１電極４５と、第３半導体層３０との間に配置される。

第２電極５５は、金属層７５と電気的に接続される。この例では、第２電極５５と基体７０との間に、金属層７５が配置される。

基体７０から第２半導体層２０に向かう方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。Ｚ軸方向を第１方向とする。

基体７０の上に金属層７５が設けられ、金属層７５の一部の上に第２電極５５が設けられる。金属層７５の別の一部の上に、第２半導体層２０、第３半導体層３０及び第１半導体層１０が、この順で設けられる。

本願明細書において、「上に設けられる状態」は、第１の要素の上に、第１の要素に接して第２の要素が設けられる状態を含む。さらに、「上に設けられる状態」は、第１の要素の上に、第３の要素が設けられ、第３の要素の上に第２の要素が設けられる状態を含む。「上に形成される状態」は、第１の要素の上に、第１の要素に接して第２の要素が形成される状態を含む。さらに、「上に形成される状態」は、第１の要素の上に、第３の要素が形成され、第３の要素の上に第２の要素が形成される状態を含む。

この例では、導電層４１がさらに設けられている。導電層４１と第３半導体層３０との間に第１半導体層１０の一部（ＧａＮ層１１の一部）が設けられる。導電層４１は、第１電極４５に電気的に接続される。導電層４１は、例えば、細線電極である。

第１電極４５と第２電極５５との間に電圧を加える。第１半導体層１０、金属層７５及び第２半導体層２０を介して第３半導体層３０に電流が供給される。第３半導体層３０から光が放出される。光は、第１半導体層１０側から半導体発光素子１１０の外部に出射する。半導体発光素子１１０は、例えば、ＬＥＤである。

積層体１５の表面（この例では、低不純物濃度層１２の表面）に、凹凸１０ｄｐが設けられている。凹凸１０ｄｐにより、光の取り出し効率が向上する。

本実施形態において、金属層７５は、Ｎｉ、Ａｇ、Ｐ及びＳｎの少なくともいずれかを含む。基体７０は、Ｓｉ、窒化アルミニウム、及び、Ａｌ_２-ｘ-ｙＩｎ_ｘＧａ_ｙＯ_３（０≦ｘ、ｙ≦１）の少なくともいずれかを含む。

基体７０には、例えば、シリコン基板などが用いられる。基体７０は、例えば、金属基板などでも良い。

半導体発光素子１１０のＸ−Ｙ平面における形状は、例えば、長方形（正方形を含む）である。長方形の１つの辺の延在方向をＸ軸方向とする。長方形の別の１つの辺の延在方向をＹ軸方向とする。半導体発光素子１１０は、Ｙ軸方向に沿った長さＬ１と、Ｘ軸方向に沿った長さＬ２と、を有する。長さＬ１及び長さＬ２の少なくともいずれかは、半導体発光素子１１０のチップサイズに対応する。半導体発光素子１１０のＸ−Ｙ平面における形状が正方形である場合は、長さＬ１は長さＬ２と同じであり、チップサイズは、長さＬ１とする。半導体発光素子１１０のＸ−Ｙ平面における形状が正方形を除く長方形であるである場合は、長さＬ１は、長さＬ２よりも長く、チップサイズは、長さＬ１とする。

図１（ａ）に示すように、基体７０は、第１面７０ａと、第２面７０ｂと、を有する。第１面７０ａは、金属層７５の側の面である。第２面７０ｂは、第１面７０ｂとは反対側の面である。積層体１５は、第３面１５ａと、第４面１５ｂと、を有する。第３面１５ａは、金属層７５の側（基体７０の側）の面である。第４面１５ｂは、第３面１５ａとは反対側の面である。第３面１５ａは、例えば、第２半導体層２０の側の面である。第４面１５ｂは、例えば、第１半導体層１０の側の面である。

半導体発光素子１１０は、Thin Film型である。半導体発光素子１１０においては、半導体層の成長の際に用いられた基板が除去される。このため、第１電極４５と金属層７５との間の距離ｔ１５は短い。距離ｔ１５は、例えば、０．５マイクロメートル（μｍ）以上５μｍ以下である。Thin Film型が採用されることにより、高い放熱性が得られる。これにより高い効率が得られる。

半導体発光素子１１０においては、反りが設けられる。以下、反りについて説明する。 図２は、実施形態に係る半導体発光素子を例示する模式的断面図である。
図２は、半導体発光素子１１０の反りを示している。図２のグラフにおいて、横軸は、Ｙ軸方向の位置Ｐｙである。縦軸は、半導体発光素子１１０の反り率Ｗｒ０（パーセント：％）である。反り率Ｗｒ０は、基体７０の第２面７０ｂ（下面）の反り量Ｗａ０に対応した値である。反り率Ｗｒ０は、反り量Ｗａ０を半導体発光素子１１０のチップサイズ（長さＬ１）で規格化した値である。すなわち、反り率Ｗｒ０は、Ｗａ１／Ｌ１である。反りは、基体７０の第２面７０ｂが凸状である場合に負とし、基体７０の第２面７０ｂが凹状である場合に正とする。反りが負の状態は、積層体１５の第４面１５ｂが凹状であり、反りが正の場合は、積層体１５の第４面１５ｂが凸状である。

図２に示すように、半導体発光素子１１０は、負の反りを有する。基体７０の第２面７０ｂは、凸状である。負の反りにより、後述するように、積層体１５（例えば第１半導体層１０）に応力を設けることができる。このような反りは、例えば、半導体発光素子１１０の製造過程で形成することができる。

以下、半導体発光素子１１０の製造方法の例について、説明する。
図３（ａ）〜図３（ｇ）は、実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。
図３（ａ）に示すように、基板５０が用意される。基板５０は、例えば、シリコン基板である。基板５０は、成長用基板である。基板５０は、実質的にフラットである。基板５０における反りは、小さい。

図３（ｂ）に示すように、基板５０の上に積層体１５が成長される。すなわち、第１半導体層１０が、基板５０（例えばシリコン基板）の上に成長される。第３半導体層３０が、第１半導体層１０の上に成長される。第２半導体層２０が、第３半導体層３０の上に成長される。このとき、基板５０の上に、低不純物濃度層１２を形成し、低不純物濃度層１２の上に半導体層１０が形成される。低不純物濃度層１２は、例えば、バッファ層である。

この成長には、例えば、ＭＯＣＶＤ法が用いられる。成長の温度は、例えば、８００℃以上１２００℃以下である。成長温度は、例えば、成長する層によって変更される。この成長の後、室温に戻す。

一般的に、シリコン基板の上に窒化物半導体層を形成すると、反りが発生する。この反りは、下凸状である。この反りは、基板５０と積層体１５との間の熱膨張係数の差、または、基板５０と積層体１５との間の格子定数の差などに起因する。このとき、積層体１５には引っ張り応力が加えられ、クラックが生じ易い。引っ張り応力は、半導体層の層面に沿った方向の応力である。

しかしながら、適切な条件のバッファ層を形成することで、バッファ層及び積層体１５に圧縮応力を蓄積することができる。圧縮応力は、半導体層の層面に沿った方向の応力である。実施形態においては、適切な条件のバッファ層が用いられる。

図３（ｂ）には、本実施形態について、成長後に室温に戻した状態が図示されている。圧縮応力により、基板５０、バッファ層（低不純物濃度層１２）及び積層体１５を含む加工体ＰＢにおいて、上凸状の反りが生じている。このとき、積層体１５には、圧縮応力が加えられている。このため、クラックの発生が抑制される。
図３（ｂ）に示す工程を、第１工程ＳＴ１とする。

図３（ｃ）に示すように、積層体１５の上に金属膜７５ａ（金属層７５の少なくとも一部となる）を形成する。すなわち、金属層７５の少なくとも一部の金属膜７５ａが、第２半導体層２０の上に形成される。この金属膜７５ａの形成の後も、上凸状の反りが維持される。
図３（ｃ）に示す工程を、第２工程ＳＴ２とする。

図３（ｄ）に示すように、基体７０が加工体ＰＢと接合される。例えば、基体７０の表面に別の金属膜が形成されている。この金属膜と、金属層７５の少なくとも一部となる金属膜と、を対向させて、接合する。これらの金属膜が、金属層７５となる。接合の後も、上凸状の反りが維持される。

図３（ｅ）に示すように、基板５０を除去する。基板５０の除去には、例えば、研削及びエッチングの少なくともいずれかが用いられる。基板５０の除去の後も、上凸状の反りが維持される。このとき、バッファ層（低不純物濃度層１２）の少なくとも一部が除去されても良い。低不純物濃度層１２の少なくとも一部は残っても良い。
図３（ｅ）に示す工程を、第３工程ＳＴ３とする。

図３（ｆ）に示すように、積層体１５の表面（例えば、バッファ層、すなわち低不純物濃度層１２の表面）に、凹凸１０ｄｐを形成する。バッファ層（低不純物濃度層１２）が除去された場合には、第１半導体層１０の表面に、凹凸１０ｄｐが形成される。凹凸１０ｄｐに形成には、例えば、ウエットまたはドライのエッチングなどが用いられる。凹凸１０ｄｐの形成の後も、上凸状の反りが維持される。

図３（ｇ）に示すように、積層体１５の一部を除去する。これにより、第１半導体層１０の一部が露出する。そして、この例では、金属層７５の一部が露出する。第１電極４５及び第２電極５５を形成する。これらの電極の形成の後も、上凸状の反りが維持される。

このようにして、半導体発光素子１１０が形成される。例えば、ウェーハ状の基板５０の上に形成された積層体１５が複数の領域に分断され、複数の半導体発光素子１１０が得られる。上記のように、この製造方法においては、金属層７５は、第２半導体層２０の上に形成される。そして、第１電極４５は、基板５０（シリコン基板）が除去された後の第１半導体層１０の表面に形成される。

上記の図３（ａ）〜図３（ｇ）は、１つの半導体発光素子１１０の部分について、模式的に示している。反りは、拡大して示されている。

以下、反りの測定結果の例について説明する。
図４は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図４の縦軸は、反り率Ｗｒ（％）を示す。基板５０（ウェーハ）のサイズＬｗは、分断する前の基体７０のサイズと同じである。反り率Ｗｒは、反り量Ｗａを基板５０のサイズＬｗ（または分断する前の基体７０のサイズ）で規格化した値である。ウェーハの中心においてウェーハの表面に対して垂直な方向が、Ｚ軸方向に対応する。反り量Ｗａは、ウェーハの外縁部と、ウェーハの中心部と、の間のＺ軸方向に沿った距離である。反り量Ｗａが正の状態は、下凸状の反りに対応する。反り量Ｗａが負の状態は、上凸状の反りに対応する。図４の横軸は、上記の第１工程ＳＴ１、第２工程ＳＴ２及び第３工程ＳＴ３に対応する。図４には、第１工程ＳＴ１、第２工程ＳＴ２及び第３工程ＳＴ３のそれぞれに対応する、第１〜第３反り率Ｗｒ１（％）〜Ｗｒ３（％）が示されている。

図４に示すように、第１工程ＳＴ１（積層体１５の成長）の後において、第１反り率Ｗｒ１は、−０．０４４％〜−０．０３８％である。上凸状の大きな反りが生じている。

第２工程ＳＴ２（金属層７５の一部となる金属膜の形成）の後において、第２反り率Ｗｒ２は、−０．０３５％〜−０．０３％ある。上凸状反りが維持される。

第３工程ＳＴ３（基板５０の除去）の後において、第３反り率Ｗｒ３は、−０．０５２％〜−０．０４％である。この工程において、上凸状の反りが生じている。

このように、本製造方法においては、半導体層を基板５０の上に成長させた後（第１工程ＳＴ１の後）の、上凸状の反りが、基板５０を除去した後（第３工程ＳＴ３の後）にも、維持される。

これにより、第３工程ＳＴ３（基板５０の除去）の工程までの状態において、クラックが生じ難い。すなわち、第３工程ＳＴ３（基板５０の除去）の工程までの状態において、圧縮応力が積層体１５に印加されている。

そして、図２に関して説明したように、電極を形成した後の半導体発光素子１１０においても、負の反りが得られている。この負の反りにより、半導体発光素子１１０において、圧縮応力が積層体１５に印加されている。このような圧縮応力により、積層体１５（例えば、第１半導体層１０、第２導体層２０及び第３半導体層３０の少なくともいずれか）において、欠陥やクラックが生じにくい。これにより、高い効率が得られる。

クラックが発生すると、歩留まりが低下し、生産性が低くなる。さらに、クラックが発生し易い状態により、半導体発光素子の使用において信頼性が低くなる場合もある。実施形態においては、欠陥やクラックが生じにくいため、生産性が高い。さらに、クラックが発生し易いことに起因した特性の変化が、抑制される。これにより、高い信頼性が得られる。

図５は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図５は、図１（ｂ）に示す第１〜第７位置Ｐ１〜Ｐ７における第１半導体層１０（ＧａＮ層）の格子長の測定結果を示している。縦軸は、規格化格子長Ｌｎ（％）を示す。格子長の測定値をＬｍとし、ＧａＮの格子定数をＬｃとしたとき、規格化格子長Ｌｎは、｛（Ｌｍ−Ｌｃ）／Ｌｃ｝×１００である。格子定数Ｌｃは、ＧａＮに固有の物性値であり、無歪みのＧａＮの格子長である。

この例では、ＧａＮのｃ軸がＺ軸方向に実質的に沿っている。上記の格子長及び格子定数は、実質的にａ軸の格子間隔に対応する。すなわち、格子長は、金属層７５から第２半導体層２０に向かう第１方向（例えばＺ軸方向）に対して交差する第２方向（例えばＸ軸方向）に沿った格子長である。

規格化格子長Ｌｎが正のときに、第１半導体層１０のＧａＮ層１１には、引っ張り応力ＴＳが加えられる。規格化格子長Ｌｎが負のときに、第１半導体層１０のＧａＮ層１１には、圧縮応力ＣＳが加えられる。

図５に示すように、第１〜第７位置Ｐ１〜Ｐ７のいずれにおいても、規格化格子長Ｌｎは負である。すなわち、ＧａＮ層１１には、圧縮応力が加えられている。規格化格子長Ｌｎは、−０．２２％以上−１．７％以下である。

このように、実施形態に係る半導体発光素子１１０においては、第１半導体層１０のＧａＮ層１１の第２方向に沿った格子長（測定値であるＬｍ）は、ＧａＮの格子定数Ｌｃよりも小さい。ＧａＮ層１１において、圧縮応力が維持されており、欠陥やクラックが生じにくい。これにより、高い効率が得られる。そして、クラックが発生し易いことに起因した特性の変化が、抑制される。これにより、高い信頼性が得られる。高い生産性が得られる。

既に説明したように、本製造方法においては、半導体層を基板５０の上に成長させた後（第１工程ＳＴ１の後）の、上凸状の反りが、基板５０を除去した後（第３工程ＳＴ３の後）にも、維持される。以下、第１工程ＳＴ１の後の第１反り率Ｗｒ１と、第３工程ＳＴ３の後の第３反り率Ｗｒ３と、の関係について説明する。

図６は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図６の横軸は、第１工程ＳＴ１の後の反り第１率Ｗｒ１（％）である。第１反り率Ｗｒ１の絶対値が大きいと、反りが大きい。実施形態において、第１反り率Ｗｒ１は負である。このとき、積層体１５の第３面１５ａは凸状であり、第４面１５ｂは、凹状である。図６の縦軸は、第３工程ＳＴ３の後の第３反り率Ｗｒ３（％）である。第３反り率Ｗｒ３の絶対値が大きいと、反りが大きい。実施形態において、第３反り率Ｗｒ３は負である。このとき、積層体１５の第３面１５ａは凸状であり、第４面１５ｂは、凹状である。そして、基体７０の第１面７０ａは、凹状であり、第２面７０ｂは、凸状である。図６に示す、第１反り率Ｗｒ１が約−０．０４％で第１反り率Ｗｒ３が約−０．０４７％の状態が、図４に示した条件に対応する。

図６に示すように、第１反り率Ｗｒ１と第３反り率Ｗｒ３とには、相関がある。第１反り率Ｗｒ１の絶対値が大きいと、第３反り率Ｗｒ３の絶対値が大きい。

図６において、第１工程ＳＴ１の後の第１反り率Ｗｒ１の絶対値が大きいと、積層体１５（例えば第１半導体層１０）における圧縮応力は大きい。第１工程ＳＴ１の後の第１反り率Ｗｒ１の絶対値が小さいと、積層体１５（例えば第１半導体層２０）における圧縮応力は小さい。

図６から、例えば、第１工程ＳＴ１の後の第１反り率Ｗｒ１が０のときに、第３工程ＳＴ３の後の第３反り率Ｗｒ３の絶対値が大きいことがわかる。すなわち、第１工程ＳＴ１の後に反っていなくても、第３工程ＳＴ３の後においては、反りが生じる。これは、接合工程または基板５０の除去工程において、反りが生じるためである。検討の結果、第３工程ＳＴ３の後の反りは、接合工程で生じると考えられる。

一方、図６から、第１工程ＳＴ１の後の第１反り率Ｗｒ１の絶対値が大きく、反りが大きいときに、第３工程ＳＴ３の後の第３反り率Ｗｒ３の絶対値は小さいことがわかる。すなわち、第１工程ＳＴ１の後の反りが大きくても、第３工程ＳＴ３の後においては反りが小さくなる。接合工程により、反りの大小関係が、第１工程ＳＴ１と第３工程ＳＴ３とで、逆転する。

第１工程ＳＴ１の後の第１反り率Ｗｒ１の絶対値が小さいとき、すなわち、第３工程ＳＴ３の後の第３反り率Ｗｒ３の絶対値が大きいときに、積層体１５（例えば第１半導体層１０）における圧縮応力は小さい。逆に、第１工程ＳＴ１の後の第１反り率Ｗｒ１の絶対値が大きいとき、すなわち、第３工程ＳＴ３の後の第３反り率Ｗｒ３の絶対値が小さいときに、積層体１５（例えば第１半導体層２０）における圧縮応力は大きい。ただし、積層体１５に圧縮応力が加えられるためには、第３工程ＳＴ３の後の第３反り率Ｗｒ３は負である。

このように、積層体１５（第１半導体層２０）において大きな圧縮応力を設けるためには、第３反り率Ｗｒ３は負であり、第３反り率Ｗｒ３の絶対値は小さいことが好ましいことが分かる。一方、積層体１５（第１半導体層２０）において大きな圧縮応力を設けるためには、第１反り率Ｗｒ１は負であり、第１反り率Ｗｒ１の絶対値は大きいことが好ましい。圧縮応力を設けるための反り率の絶対値の大小が、第１反り率Ｗｒ１と第３反り率Ｗｒ３とで、逆転することが分かった。

図６に示すように、第１反り率Ｗｒ１と第３反り率Ｗｒ３との関係は、例えば、以下の式（１）で表される。

Ｗｒ３＝Ｃ１×Ｗｒ１＋Ｃ２ …（１）

図６に示した第１反り率Ｗｒ１と第３反り率Ｗｒ３との相関は、図３（ｄ）に示した工程（基体７０と加工体ＰＢとの接合）における接合温度を変化させても維持される。すなわち、接合温度を変化させても、係数Ｃ１は実質的に一定であり、約−１．３３３である。しかし、接合温度を変えると、係数Ｃ２が変化することが分かった。

図７は、実施形態に係る半導体発光素子の特性を例示するグラフ図である。
図７の横軸は、接合温度Ｔｂ（℃）である。接合温度Ｔｂが基準温度Ｔｂ０である条件が、図６の結果に対応する。図７の例では、接合温度Ｔｂ（℃）が、Ｔｂ０±１０℃のときの結果が示されている。図７の縦軸は、上記の（１）式の係数Ｃ２である。

図７に示すように、接合温度Ｔｂが高いと係数Ｃ２の絶対値は大きく、接合温度Ｔｂが低いと係数Ｃ２の絶対値は小さい。図７の結果から、第１工程ＳＴ１の後の第１反り率Ｗｒ１の絶対値が大きくても、接合温度Ｔｂによっては、第３工程ＳＴ３の後の第３反り率Ｗｒ３の絶対値が小さくなることが分かる。

従って、例えば、適切な接合条件（接合条件など）を用いることで、適切な絶対値の第３反り率Ｗｒ３と、そのときの適切な圧縮応力と、を得ることができる。

実施形態において、接合温度は、例えば２５℃以上５００℃以下である。接合の時間は、例えば、１０秒以上３６００秒以下である。

（第２の実施形態）
本実施形態は、半導体発光素子の製造方法に係る。
本製造方法においては、基板５０の上に設けられた第１導電形の第１半導体層１０と、第１半導体層１０の上に設けられた第３半導体層３０と、第３半導体層の上に設けられた第２導電形の第２半導体層２０と、を含む積層体１５の第１半導体層１０の側の面（第４面１５ｂ）を基体７０と接合する。この接合に、金属層７５が用いられる。すなわち、図３（ｄ）に関して説明した処理を実施する。

本製造方法においては、上記の接合の後に、基板５０を除去する。すなわち、図３（ｅ）に関して説明した処理（第３工程ＳＴ３）を実施する。

本製造方法においては、この除去の後において、第１半導体層の側の上記の面（第４面１５ｂ）は、凹状である。すなわち、例えば、図４に示すように、第３工程ＳＴ３の後において、第４面１５ｂは、凹状である。

図５に示したように、本実施形態に係る製造方法において、第１半導体層１０のＧａＮ層１１の第２方向に沿った格子長（測定値であるＬｍ）は、ＧａＮの格子定数Ｌｃよりも小さい。ＧａＮ層１１において、圧縮応力が維持されており、欠陥やクラックが生じにくい。これにより、高い効率が得られる。そして、クラックが発生し易いことに起因した特性の変化が、抑制される。これにより、高い信頼性が得られる。

実施形態によれば、効率を向上できる半導体発光素子及びその製造方法が提供できる。

本明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる半導体層、金属層、基体、電極及び基板などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０…第１半導体層、 １０ｄｐ…凹凸、 １１…ＧａＮ層、 １２…低不純物濃度層、 １５…積層体、 １５ａ…第３面、 １５ｂ…第４面、 ２０…第２半導体層、 ３０…第３半導体層、 ４１…導電層、 ４５…第１電極、 ５０…基板、 ５５…第２電極、 ７０…基体、 ７０ａ…第１面、 ７０ｂ…第２面、 ７５…金属層、 ７５ａ…金属膜、 １１０…半導体発光素子、 ＡＡ…矢印、 ＣＳ…圧縮応力、 Ｌ１、Ｌ２…長さ、 Ｌｎ…規格化格子長、 Ｌｗ…サイズ、 Ｐ１〜Ｐ７…測定位置、 ＰＢ…加工体、 Ｐｙ…位置、 ＳＴ１〜ＳＴ３…第１〜第３工程、 ＴＳ…引っ張り応力、 Ｔｂ…接合温度、 Ｔｂ０…基準温度、 Ｗａ、Ｗａ０…反り量、 Ｗｒ…反り率、 Ｗｒ１〜Ｗｒ３…第１〜第３反り率、 ｔ１５…距離

Claims (8)

1. 基体と、
   第１導電形の第１半導体層と、
   前記基体と前記第１半導体層との間に設けられた第２導電形の第２半導体層と、
   前記第１半導体層と前記第２半導体層との間に設けられた第３半導体層と、
   前記基体と前記第２半導体層との間に設けられた金属層と、
   を備え、
   前記基体は、前記金属層の側の第１面と、前記第１面とは反対側の第２面と、を有し、
   前記第２面は、凸状である、半導体発光素子。
2. 前記第１半導体層は、ＧａＮ層を含み、
   前記基体から前記第２半導体層に向かう第１方向に対して交差する第２方向に沿った前記ＧａＮ層の格子長は、ＧａＮの格子定数よりも小さい、請求項１記載の半導体発光素子。
3. 第１電極と第２電極と、をさらに備え、
   前記第１半導体層の一部は、前記第１電極と前記金属層との間に配置され、
   前記金属層は、前記第２半導体層と電気的に接続され、
   前記第２電極は、前記金属層と電気的に接続された、請求項１または２に記載の半導体発光素子。
4. 前記第１電極と前記金属層との間の距離は、０．５マイクロメートル以上５マイクロメートル以下である、請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記第１半導体層は、シリコン基板の上に成長され、
   前記第３半導体層は、前記第１半導体層の上に成長され、
   前記第２半導体層は、前記第３半導体層の上に成長され、
   前記金属層の少なくとも一部は、前記第２半導体層の上に形成され、
   前記第１電極は、前記シリコン基板が除去された後の前記第１半導体層の表面に形成された、請求項１〜４のいずれか１つに記載の半導体発光素子。
6. 前記基体は、Ｓｉ、窒化アルミニウム、及び、Ａｌ_２-ｘ-ｙＩｎ_ｘＧａ_ｙＯ_３（０≦ｘ、ｙ≦１）の少なくともいずれかを含む請求項１〜５のいずれか１つに記載の半導体発光素子。
7. 前記金属層は、Ｎｉ、Ａｇ、Ｐ及びＳｎの少なくともいずれかを含む請求項１〜６のいずれか１つに記載の半導体発光素子。
8. 基板の上に設けられた前記第１導電形の第１半導体層と、前記第１半導体層の上に設けられた第３半導体層と、前記第３半導体層の上に設けられた第２導電形の第２半導体層と、を含む積層体の前記第１半導体層の側の面を基体と接合し、
   前記接合の後に前記基板を除去し、
   前記除去の後において、前記第１半導体層の側の前記面は、凹状である半導体発光素子の製造方法。

Images