[go: up one dir, main page]

WO2005117217A1 - 半導体光素子及びその製造方法 - Google Patents

半導体光素子及びその製造方法 Download PDF

Info

Publication number
WO2005117217A1
WO2005117217A1 PCT/JP2005/009656 JP2005009656W WO2005117217A1 WO 2005117217 A1 WO2005117217 A1 WO 2005117217A1 JP 2005009656 W JP2005009656 W JP 2005009656W WO 2005117217 A1 WO2005117217 A1 WO 2005117217A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
semiconductor
optical device
semiconductor optical
Prior art date
Application number
PCT/JP2005/009656
Other languages
English (en)
French (fr)
Inventor
Ryuzo Iga
Yasuhiro Kondo
Original Assignee
Nippon Telegraph And Telephone Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph And Telephone Corporation filed Critical Nippon Telegraph And Telephone Corporation
Priority to US10/577,626 priority Critical patent/US7701993B2/en
Priority to EP05743820A priority patent/EP1750336B1/en
Priority to JP2006508515A priority patent/JP4249222B2/ja
Publication of WO2005117217A1 publication Critical patent/WO2005117217A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3072—Diffusion blocking layer, i.e. a special layer blocking diffusion of dopants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/3434—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer comprising at least both As and P as V-compounds

Definitions

  • the present invention relates to a semiconductor optical device and a method for manufacturing the same.
  • a buried structure using a semiconductor crystal as a current block burying layer is used for a semiconductor optical device such as a semiconductor laser.
  • This structure reduces the oscillation threshold of the semiconductor laser by the current blocking function, stabilizes the optical output beam by controlling the transverse mode, improves the diffusion of heat from the active layer by embedding the semiconductor, and improves long-term reliability. This is very important for practical use of the device.
  • Direct modulation lasers which are one of the components required for large-capacity optical transmission systems, are important components as signal light sources for medium-to-short-distance high-speed optical transmission systems. I have. Specifically, in order to reduce the cost, it is necessary to operate the laser element in an uncooled state without using a cooling mechanism such as a Peltier element in mounting the laser element, and to improve the manufacturing yield. Has become. Therefore, it is desired that the characteristics of the direct modulation laser operate at a higher temperature and at a higher speed!
  • the semiconductor embedded structure is roughly classified into a high mesa embedded structure and a low mesa embedded structure.
  • a lower clad, an active layer, an upper clad, and a contact layer are formed on a substrate, and a relatively mesa width of about 2 m and a mesa height of about 3 m before and after using an insulating mask.
  • a mesa stripe is formed, and both sides of the mesa are formed by burying and growing a current block layer.
  • a lower clad, an active layer, and a part of the upper clad are formed on a substrate.
  • a mesa stripe is formed. Then, the mesa is buried on both sides with a current blocking layer, the insulating mask is removed, and then the upper overcladding layer and the contact layer are grown to complete the low mesa buried structure.
  • a low-mesa buried structure is more suitable than a high-mesa buried structure in order to improve light output efficiency at high temperatures. The reason is that the area of the upper electrode can be larger in the low-mesa buried structure than in the high-mesa buried structure, so that the element resistance can be reduced.
  • the low mesa buried structure has a low mesa height
  • the buried layer can be formed more easily than the high mesa buried structure, and a buried layer having good crystallinity which is less likely to cause abnormal growth can be formed.
  • the height of the buried layer surface is higher than the height of the mesa in order to make the buried layer thickness necessary for the current blocking function to work sufficiently. Therefore, the surface after embedding the mesa has an uneven shape. If an overcladding layer and a contact layer are further grown on this uneven shape, the uneven shape remains up to the contact layer.
  • the overcladding layer is usually a binary film.
  • the contact layer is usually a multi-layer film with a ternary or higher mixed crystal, the composition of the contact layer is modulated. As a result, there is a problem that lattice mismatch occurs between the overclad layer and the contact layer, thereby deteriorating crystallinity due to strain.
  • the conductivity type of a substrate used for manufacturing a semiconductor optical device has a large effect on device characteristics.
  • a p-type semiconductor having a higher contact resistance than an n-type semiconductor as a lower substrate electrode having a large contact area, the device resistance can be reduced and the device characteristics can be improved.
  • an npn-type transistor circuit that is excellent in high-speed operation as a driver for laser driving There is an advantage that consistency can be obtained.
  • a low-mesa embedded device structure on a P-type head plate is effective, and it has high device characteristics, high manufacturing yield and run-to-run reproducibility.
  • the element structure and the manufacturing method to be improved are indispensable for reducing the cost of the element.
  • Patent Document 1 US Pat. No. 5,470,785
  • Non-patent Literature 1 A. Dadger et.ai, 'Ruthenium: A superior compensator of InP, Applied physics Letters Vol. 73, No. 26, pp. 3878—3880, 1998
  • Non-Patent Document 2 A.van Geelen et.al, ⁇ Ruthenium doped high power 1 ⁇ 8 ⁇ ⁇ SIPBH la ser, 1 lth International conference on Indium Phospniae and related materials TuBl -2, 1999
  • a mesa-stripe laminate including at least a p-type cladding layer, an active layer, and an n-type cladding layer on a p-type semiconductor substrate.
  • the n-type overcladding layer may be referred to as a current block layer.
  • the semiconductor crystal was used to flatten the irregularities on the upper surface of the laminate.
  • the n-type dopant of the semiconductor crystal is a group VI element, and selenium is more preferable.
  • the selenium doping concentration is preferably 5 ⁇ 10 18 cm — 3 or more.
  • FIG. 1A is a cross-sectional view showing a step of manufacturing a semiconductor device according to Example 1 of the present invention.
  • FIG. 1B is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 1 of the present invention.
  • FIG. 1C is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 1 of the present invention.
  • FIG. 1D is a cross-sectional view showing the manufacturing step of the semiconductor device according to the first embodiment of the present invention.
  • FIG. 1E is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 1 of the present invention.
  • FIG. 1F is a sectional view showing a step of manufacturing the semiconductor device according to Example 1 of the present invention.
  • FIG. 1G is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 1 of the present invention.
  • FIG. 2A is a cross-sectional view showing the structure of an element for which the degree of flatness was measured.
  • FIG. 2B is a diagram showing the relationship between the Se doping concentration and the degree of flattening.
  • FIG. 3 is a diagram showing temperature dependence of small signal characteristics of a directly modulated semiconductor laser.
  • FIG. 4A is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 2 of the present invention.
  • FIG. 4B is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 2 of the present invention.
  • FIG. 4C is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 2 of the present invention.
  • FIG. 4D is a cross-sectional view showing a manufacturing step of the semiconductor device according to Example 2 of the present invention.
  • FIG. 4E is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 2 of the present invention.
  • FIG. 4F is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 2 of the present invention.
  • FIG. 4G is a cross-sectional view showing the manufacturing step of the semiconductor device according to Example 2 of the present invention.
  • FIG. 5A is a sectional view showing a manufacturing step of a semiconductor device according to Example 3 of the present invention. is there.
  • FIG. 5B is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 3 of the present invention.
  • FIG. 5C is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 3 of the present invention.
  • FIG. 5D is a cross-sectional view showing the manufacturing step of the semiconductor element according to Example 3 of the present invention.
  • FIG. 5E is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 3 of the present invention.
  • FIG. 5F is a cross-sectional view showing a step of manufacturing the semiconductor device according to Example 3 of the present invention.
  • FIG. 5G is a cross-sectional view showing the manufacturing step of the semiconductor device according to Example 3 of the present invention.
  • the cross-sectional shape of the device after embedding the low mesa structure formed on the p-type substrate becomes a cross-sectional shape with irregularities, and the concave-convex shape remains when the over cladding layer and the contact layer are formed by the conventional method .
  • the present embodiment is an element having a low-mesa embedded structure formed on a p-type substrate.
  • the crystallinity of the layer is obtained.
  • the overcladding layer made of a crystal having the property of flattening the irregularities on the surface is used, even if the surface has irregularities formed after embedding both sides of the mesa, the surface of the overcladding layer can be formed. Becomes flat. Therefore, even if a contact layer is formed on the over cladding layer, the device characteristics are deteriorated. It is possible to obtain a contact layer that is not changed.
  • An example of the over cladding layer for flattening the uneven shape of the surface after embedding the mesa is a semiconductor crystal doped with selenium (Se).
  • Se selenium
  • the doping concentration of Se is desirably 5 XI 0 18 cm 3 or more. More specifically, in the element having a low-mesa buried structure formed on a p-type InP substrate, an InP crystal having a doping concentration of Se of 5 ⁇ 10 18 cm 3 or more is used for the n-type over cladding layer, so that the flat layer is formed. Is more effective. Details will be described later with reference to the first embodiment.
  • the buried structure applicable to the low mesa buried device includes a structure in which only a high-resistance buried layer using a semi-insulating semiconductor crystal is formed, a pn semiconductor buried structure, and a semi-insulating semiconductor crystal. There is a buried structure using a high-resistance buried layer and an n-type semiconductor. In any of these embedded structures, the excellent effects of the present embodiment can be obtained.
  • the current block embedded structure of the element has a simple structure in order to further improve the element characteristics, in-plane yield, and run-to-run reproducibility of the low-mesa embedded structure element. It is desirable that
  • a complicated multilayer buried structure causes deterioration of device characteristics due to an increase in leak current, a decrease in yield in a substrate surface, and a decrease in run-to-run reproducibility.
  • a semiconductor crystal doped with iron (Fe) is conventionally used, and a force dopant of Fe and a zinc of a p-type substrate are used.
  • (Zn) interdiffused at the buried growth interface There was a problem that (Zn) interdiffused at the buried growth interface.
  • the present embodiment it is possible to achieve excellent device characteristics, an improved production yield in the plane of the substrate, and excellent run-to-run reproducibility. Embedding with a high-resistance layer made of semi-insulating crystals using Ru as a dopant will realize a simple embedded structure, and will have better effects on device characteristics, manufacturing yield, and reproducibility. In particular, when the present invention is applied to a direct modulation semiconductor laser, cost reduction can be achieved.
  • FIGS. 1A to 1G show a process of manufacturing a semiconductor device according to the first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a direct modulation semiconductor DFB laser using MQW as an active layer.
  • a Zn-doped p-type InP substrate 1 having a plane orientation of (100) a 0.5 ⁇ m thick Zn-doped ⁇ -type substrate was formed by metal organic chemical vapor deposition (MOVPE).
  • MOVPE metal organic chemical vapor deposition
  • InP clad layer 2 non-doped 0.05 ⁇ m thick InGaAsP lower optical confinement (SCH) layer 3, 0.15 / zm emission wavelength 1.3 ⁇ m non-doped InGaAsPZlnGaAsP strained multiple quantum well (MQW)
  • An active layer 4 and a non-doped InGaAsP upper optical confinement (SCH) layer 5 having a layer thickness of 0.05 ⁇ m were sequentially grown.
  • SCH upper optical confinement
  • a layer thickness of 0.2 ⁇ ⁇ (8 ⁇ -doped ⁇ -type InP cladding layer 6 was grown.
  • RIE reactive ion etching
  • a mesa stripe with a width and a height of about 1.5 / z m was formed.
  • a Ru-doped InP layer 8 (thickness: 3 ⁇ m) was grown as a current blocking layer on the substrate on both sides of the mesa stripe by MOVPE.
  • As a raw material of Ru bis (ethylcyclopentadienyl) ruthenium (II) was used.
  • the layer thickness of the Ru-doped InP layer 8 is 3 ⁇ m in the flattened region (reference numerals a, a in FIG. 1C) away from the raised buried region near the mesa.
  • a Se-doped n-type InP overcladding layer 9 is grown by MOVPE to flatten the unevenness of the groove.
  • FIG. 2B shows the relationship between the doping concentration of Se and the degree of flatness. It can be seen that as the Se doping concentration increases, d / d decreases and the degree of flatness increases. So
  • the doping concentration of Se becomes less dZd force ⁇ / 2 was 5 X 10 18 cm_ 3 or more
  • the shape can be flattened, which can be applied to manufacture of an element.
  • the layer thickness of the n-type InP overcladding layer 9 is defined as a thickness in a flat region (symbols a and a ′ in FIG. 1E) apart from the buried region where the Ru-doped InP layer 8 near the mesa rises. It is.
  • an ⁇ -type indium gallium arsenide phosphorus (InGaAsP) contact layer 10 having a layer thickness of 0.4 ⁇ m and using Se as a dopant was grown by MOVPE.
  • the compound semiconductors other than the active layer have compositions that lattice-match with the InP substrate.
  • an n-type electrode 11 and a p-type electrode 12 were formed on the substrate side.
  • the mesa structure shown in FIG. Unnecessary Ru-doped InP layer 8, n-type InP overcladding layer 9 and contact layer 10 at a remote location were removed by dry etching, and processed into a mesa shape including a mesa stripe.
  • the layer thickness of the entire device is advantageous in that the shape of the thinner substrate can be optimized as much as possible, and the device capacity can be reduced immediately without deteriorating the device characteristics.
  • the thickness of the Ru-doped InP layer 8, which is a semi-insulating layer is preferably as large as possible in order to reduce the device capacitance and the forward leakage current. Accordingly, the thinner the n-type InP overcladding layer 9 is, the better the layer thickness of the entire device can be suppressed, which is advantageous for improving the device characteristics. In the case of flattening the concave and convex shape of the groove, if the driving concentration of Se can be increased and the flattening can be performed with the thinner n-type InP overcladding layer 9, the effect of the present invention can be further exhibited. .
  • FIG. 3 shows the temperature dependence of the small-signal characteristics of the directly modulated semiconductor laser manufactured using the above-described device.
  • the 3dB bandwidth of the semiconductor laser is about 25GHz at a chip temperature of 25 ° C, about 18GHz at 85 ° C, and about 15GHz at 95 ° C.
  • the oscillation threshold is about 6mA at a chip temperature of 25 ° C and about 32mA at a chip temperature of 95 ° C.
  • the light output efficiency is about 0.38 W / A at a chip temperature of 25 ° C and about 0.16 W / A at a chip temperature of 95 ° C.
  • a directly-modulated semiconductor laser was fabricated with the n-type InP overcladding layer 9 having a Se doping concentration of 8 ⁇ 10 18 cm ⁇ 3 and a layer thickness of 1 ⁇ m.
  • the layer thickness of the Ru-doped InP layer 8 is 4 m.
  • the small-signal characteristics of the direct-modulation semiconductor laser were that the 3dB band was about 28GHz at a chip temperature of 25 ° C and about 17GHz at a chip temperature of 95 ° C.
  • the oscillation threshold was about 5mA at a chip temperature of 25 ° C and about 27mA at 95 ° C.
  • the light output efficiency was about 0.40 W / A at a chip temperature of 25 ° C and about 0.18 WZA at a chip temperature of 95 ° C. It can be seen that the device characteristics are improved as compared with the direct modulation semiconductor laser shown in FIG.
  • the doping concentration of Se in the n-type InP overcladding layer 9 was set to 2 ⁇ 10 19 cm — 3 to fabricate a direct modulation semiconductor laser.
  • the layer thickness of the Ru-doped InP layer 8 is 5 m .
  • the n-type InP overcladding layer 9 is separated from the buried region where the Ru-doped InP layer 8 near the mesa rises, hardly grows in a flat region, grows in a V-shaped groove structure, and has irregularities. The shape was flattened.
  • the small-signal characteristics of the direct-modulation semiconductor laser were about 30 GHz at a chip temperature of 25 ° C and about 19 GHz at a chip temperature of 95 ° C.
  • the oscillation threshold was about 5mA at a chip temperature of 25 ° C and about 24mA at a chip temperature of 95 ° C.
  • the light output efficiency was about 0.42 W / A at a chip temperature of 25 ° C and about 0.20 WZA at a chip temperature of 95 ° C. It can be seen that the device characteristics are further improved as compared with the direct modulation semiconductor laser described above.
  • the increase in the thickness of the Ru-doped InP layer 8, which is the current blocking layer reduces the forward leakage current of the directly modulated semiconductor laser, so that the optical output efficiency increases, and Due to the reduction in capacitance, the modulation characteristics have been significantly improved.
  • the Se doping concentration 5 X 10 18 cm _ 3 or more n-type InP over cladding layer, and a thinner over cladding layer it is possible to form a thicker semi-insulating layer
  • the device characteristics of the direct modulation semiconductor laser can be improved.
  • FIGS. 4A to 4G show a manufacturing process of a semiconductor device according to the second embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a direct modulation semiconductor DFB laser using MQW as an active layer.
  • a Zn-doped p-type InP substrate 21 with a plane orientation (100) a 0.5 ⁇ m thick Zn-doped ⁇ -type InP substrate was formed by metal organic chemical vapor deposition (MOVPE).
  • MOVPE metal organic chemical vapor deposition
  • a cladding layer 22 a non-doped InGaAsP lower optical confinement (SCH) layer of 0.05 m thickness 23, a non-doped InGaAsPZlnGaAsP strained multiple quantum well (MQW) active layer 24 of 0.15 m emission wavelength 1.3 ⁇ m
  • a non-doped InGaAsP upper optical confinement (SCH) layer 25 having a thickness of 0.05 ⁇ m was sequentially grown.
  • a Se-doped ⁇ -type InP cladding layer 26 having a thickness of 0.2 ⁇ m was grown.
  • RIE reactive ion etching
  • a mesa stripe having a width and a height of about 1.5 / z m was formed.
  • an n-type InP layer 28 (0.5 m thick) was grown as a current blocking layer on the substrate on both sides of the mesa stripe by MOVPE, and further an Fe-doped InP layer 29 was formed. (Layer thickness 3 ⁇ m) was grown. Hue mouth sen was used as a raw material for Fe.
  • an n-type InP overcladding layer 30 having a Se doping concentration of 6 ⁇ 10 18 cm_3 and having a thickness of 6 ⁇ 10 18 cm_3 was MOVPE-grown to flatten the uneven shape of the groove.
  • an ⁇ -type indium gallium arsenide phosphorus (InGaAsP) contact layer 31 having a layer thickness of 0.4 ⁇ m and using Se as a dopant was grown by MOVPE.
  • the compound semiconductors other than the active layer have compositions that lattice-match with the InP substrate.
  • an n-type electrode 32 was formed, and a p-type electrode 33 was formed on the substrate side. Thereafter, the same mesa processing as in Example 1 was performed.
  • the small signal characteristics of the semiconductor laser for direct modulation manufactured using the above-described element were measured.
  • the 3dB band of the semiconductor laser is about 22GHz at a chip temperature of 25 ° C and about 11GHz at 95 ° C.
  • the oscillation threshold is about 7mA at a chip temperature of 25 ° C and about 35mA at a chip temperature of 95 ° C.
  • the light output efficiency is about 0.35 W / A at a chip temperature of 25 ° C and about 0.15 WZA at a chip temperature of 95 ° C.
  • FIGS. 5A to 5G show a manufacturing process of a semiconductor device according to the third embodiment of the present invention.
  • FIG. 3 is a cross-sectional view of a direct modulation semiconductor DFB laser using MQW as an active layer.
  • a Zn-doped p-type InP substrate 41 with a plane orientation of (100) a 0.5 ⁇ m thick Zn-doped ⁇ -type InP substrate was formed by metal organic chemical vapor deposition (MOVPE).
  • MOVPE metal organic chemical vapor deposition
  • a non-doped InGaAsP upper optical confinement (SCH) layer 45 having a layer thickness of 0.05 ⁇ m was sequentially grown.
  • a Se-doped ⁇ -type InP cladding layer 46 having a thickness of 0.2 ⁇ m was grown.
  • RIE reactive ion etching
  • a mesa stripe having a width and a height of about 1.5 / z m was formed.
  • a p-type InP layer 48 (0.6 m thick) and an n-type InP layer 49 (layer thickness 49 m) were formed on the substrate on both sides of the mesa stripe by MOVPE as a current blocking layer.
  • 0.6 m and a p-type InP layer 50 (layer thickness 0.6 m) were sequentially grown.
  • an n-type InP overcladding layer 51 having a Se doping concentration of 6 ⁇ 10 18 cm_3 and having a thickness of 6 ⁇ 10 18 cm_3 was grown by MOVPE to flatten the uneven shape of the groove.
  • an ⁇ -type indium gallium arsenide phosphorus (InGaAsP) contact layer 52 having a layer thickness of 0.4 ⁇ m and using Se as a dopant was grown by MOVPE.
  • the compound semiconductors other than the active layer have compositions that lattice-match with the InP substrate.
  • an n-type electrode 53 and a p-type electrode 54 on the substrate side were formed. Thereafter, the same mesa processing as in Example 1 was performed.
  • the small signal characteristics of the semiconductor laser for direct modulation manufactured using the above-described device were measured.
  • the 3dB band of the semiconductor laser is about 15GHz at a chip temperature of 25 ° C and about 8GHz at a chip temperature of 95 ° C.
  • the oscillation threshold is about 8mA at a chip temperature of 25 ° C and about 35mA at a chip temperature of 95 ° C.
  • the light output efficiency is about 0.35 W / A at a chip temperature of 25 ° C and about 0.15 WZA at a chip temperature of 95 ° C.
  • the InGaAsP multiple quantum well (MQW) layer is used as the active layer of the laser.
  • all InP-based substrates such as InP—InGaAsP—InGaAs and InAlAs—InGaAlAs—InGaAs It is effective for the structure of Balta layers, multiple quantum well layers, etc. in the system. Further, the same effect can be obtained even if the current block buried structure has a layer structure other than the above embodiment.
  • the semiconductor laser is described.
  • the present invention is effective for an integrated device such as a device in which an optical modulator is integrated.
  • the present embodiment relates to a semiconductor optical device such as a semiconductor laser, which has a property that the surface becomes flat even if the surface becomes uneven after buried growth.
  • a contact layer that does not deteriorate the device characteristics can be obtained.
  • the present invention is not limited to a semiconductor laser, but includes other semiconductor elements such as an optical modulator, a semiconductor amplifier, and a photodiode, an element in which an optical modulator is integrated in a semiconductor laser that can be formed by a single element, a semiconductor amplifier, and an optical modulator. This is effective for an integrated device such as an integrated device.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　ｐ型基板上のローメサ埋め込み素子構造で、高い素子特性を持たせ、製造歩留まりとｒｕｎ－ｔｏ－ｒｕｎの再現性を向上させるため、素子のコンタクト層の成長前、すなわちオーバークラッド層の成長後の断面形状を、コンタクト層の結晶性に問題を与えない程度に平坦化する。ｐ型半導体基板1上に、少なくともｐ型のクラッド層２、活性層４及びｎ型クラッド層６からなるストライプ状の積層体があり、積層体の両側が電流ブロック層８で埋め込まれ、電流ブロック層８と積層体の上にｎ型オーバークラッド層９及びｎ型コンタクト層１０が配置されている。ｎ型オーバークラッド層９は、電流ブロック層８と積層体の上面の凹凸を平坦化する半導体結晶である。

Description

半導体光素子及びその製造方法
技術分野
[0001] 本発明は、半導体光素子及びその製造方法に関する。
背景技術
[0002] 半導体結晶を電流ブロック埋め込み層とする埋め込み構造が、半導体レーザなど の半導体光素子に用いられている。この構造は、電流ブロック機能による半導体レー ザの発振閾値の低減、横モード制御による光出力ビームの安定化、半導体埋込み により活性層からの熱の拡散が良いこと、長期信頼性が向上することなどの利点を有 すること力 、素子の実用化には非常に重要である。
[0003] 大容量光伝送システムに必要な部品の一つである直接変調レーザは、中'短距離 の高速光伝送システムの信号光源として重要な部品であり、低コストィ匕が強く求めら れている。具体的には、低コストィ匕のため、レーザ素子の実装においてペルチェ素子 等の冷却機構を用いな 、アンク一ルドでの状態で動作させること、および製造歩留ま りを向上させることが必要となっている。従って、直接変調レーザの特性としては、より 高温で高速動作する特性が望まれて!/ヽる。
[0004] 直接変調レーザの高温高速動作ィ匕のためには、レーザ素子の容量低減と、高温で の光出力効率の増大とが求められている。この直接変調レーザの動作原理は、レー ザへの注入電流を変調させることでレーザ光出力を直接変調して 、る。変調速度は 、レーザの緩和振動周波数と素子容量に制限される。緩和振動周波数が大きい程、 変調速度は増加するが、そのためには、光子寿命の減少、微分利得と光子密度の増 大が必要である。
[0005] 半導体埋込み構造には、大きく分けてハイメサ埋込み構造とローメサ埋込み構造と がある。ハイメサ埋込み構造は、基板上に下部クラッドと活性層と上部クラッドとコンタ タト層とが形成され、さら〖こ、絶縁マスクを用いてメサ幅 2 m程度でメサ高さ 3 m前 後の比較的高 、メサストライプが形成され、そのメサの両脇を電流ブロック層で埋込 み成長して形成される。 [0006] 一方、ローメサ埋込み構造は、基板上に下部クラッドと活性層と上部クラッドの一部 とが形成され、絶縁マスクを用いてメサ幅 2 m程度でメサ高さ 1.5 m前後の比較 的低いメサストライプが形成されている。さら〖こ、そのメサの両脇を電流ブロック層で 埋込み成長し、絶縁マスクを除去した後、上部オーバークラッド層とコンタクト層とを 成長させて、ローメサ埋込み構造が完成する。直接変調半導体レーザなどのレーザ 素子において、高温での光出力効率を向上させるためには、ハイメサ埋込み構造よ りローメサ埋込み構造が適している。その理由は、上部電極の面積は、ハイメサ埋込 み構造よりローメサ埋込み構造の方が大きくとれるため、素子抵抗が低減できるから である。
[0007] また、ローメサ埋込み構造は、メサの高さが低 、ため、埋込み成長がハイメサ埋込 み構造より容易で異常成長が発生しにくぐ結晶性の良い埋込み層が形成できる。し 力しながら、ローメサ埋込み構造の場合、電流ブロック機能を十分に働力せるために 必要な埋込み層の厚さにするためには、埋込み層の表面の高さは、メサの高さより高 くなるため、メサを埋め込んだ後の表面は凹凸形状となる。この凹凸形状の上に、さら にオーバークラッド層とコンタクト層を成長させると、その凹凸形状がコンタクト層まで 残ってしまう。オーバークラッド層は通常 2元系膜である力 コンタクト層は通常 3元混 晶以上の多元系膜であるので、コンタクト層の組成に変調が発生する。その結果、ォ 一バークラッド層とコンタクト層との間に格子不整合が発生するため、歪みによる結晶 性の劣化が発生するという問題があった。
[0008] この問題は、素子特性の劣化は勿論、面内歩留まりや run— to— runの再現性の 劣化を引き起こす。コンタクト層の成長前、すなわちオーバークラッド層を成長した後 の凹凸形状が、コンタクト層の結晶性に問題を与えない程度に平坦化される必要が ある。
[0009] また、半導体光素子を作製するために用いる基板の伝導型は、素子特性に与える 影響が大きい。接触抵抗が n型半導体に比べて大きい p型半導体を、大きい接触面 積がとれる下部基板電極とすることで、素子抵抗が低減でき、素子特性を向上させる ことができる。高速動作が求められる直接変調半導体レーザでは、基板が p型基板で あれば、レーザ駆動用のドライバ一として高速動作に優れた npn型トランジスタ回路と の整合性がとれる利点がある。従って、半導体レーザ素子、とくに直接変調レーザに おいては、 P型墓板上のローメサ埋め込み素子構造が有効であり、さらに、高い素子 特性を持ち、製造歩留まりと run -to - runの再現性を向上させる素子構造および 製造方法が、素子の低コストィ匕のために不可欠である。
[0010] 特許文献 1：米国特許第 5470785号明細書
非特干文献 1 : A.Dadger et. ai, 'Ruthenium: A superior compensator of InP , Appli ed physics Letters Vol.73, No.26, pp.3878— 3880, 1998
非特許文献 2 : A.van Geelen et. al, "Ruthenium doped high power 1 Λ8 μ τα SIPBH la ser , 1 lth International conference on Indium Phospniae and related materials TuBl -2, 1999
発明の開示
[0011] p型基板上のローメサ埋め込み素子構造にぉ 、て、高 、素子特性を持たせ、製造 歩留まりと run— to— runの再現性を向上させるためには、コンタクト層の成長前、す なわちオーバークラッド層を成長した後の凹凸形状を、コンタクト層の結晶性に問題 を与えな ヽ程度に平坦ィ匕しなければならな 、と 、う課題があった。
[0012] 上記課題を解決するために、 p型半導体基板上に、少なくとも p型のクラッド層、活 性層及び n型クラッド層からなるメサストライプ状の積層体があり、該積層体の両側が 電流ブロック層で埋め込まれ、該電流ブロック層と前記積層体の上に n型オーバーク ラッド層及び n型コンタクト層が配置されている半導体光素子において、 n型オーバー クラッド層を、電流ブロック層と前記積層体の上面の凹凸を平坦ィ匕する半導体結晶と した。
[0013] 好ましくは、半導体結晶の n型ドーパントは、 VI族元素であり、さらにセレンが好適 である。また、セレンのドーピング濃度は、 5 X 1018cm_3以上が好適である。
図面の簡単な説明
[0014] [図 1A]図 1Aは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図で ある。
[図 1B]図 1Bは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図であ る。 [図 1C]図 1Cは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図で ある。
[図 1D]図 1Dは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図で ある。
[図 1E]図 1Eは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図であ る。
[図 1F]図 1Fは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図であ る。
[図 1G]図 1Gは本発明の実施例 1にかかる半導体素子の製造工程を示す断面図で ある。
[図 2A]図 2Aは平坦ィ匕の度合いを測定した素子の構造を示す断面図である。
[図 2B]図 2Bは Seのドーピング濃度と平坦ィ匕の度合いの関係を示す図である。
[図 3]図 3は直接変調半導体レーザの小信号特性の温度依存性を示す図である。
[図 4A]図 4Aは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図で ある。
[図 4B]図 4Bは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図であ る。
[図 4C]図 4Cは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図で ある。
[図 4D]図 4Dは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図で ある。
[図 4E]図 4Eは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図であ る。
[図 4F]図 4Fは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図であ る。
[図 4G]図 4Gは本発明の実施例 2にかかる半導体素子の製造工程を示す断面図で ある。
[図 5A]図 5Aは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図で ある。
[図 5B]図 5Bは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図であ る。
[図 5C]図 5Cは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図で ある。
[図 5D]図 5Dは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図で ある。
[図 5E]図 5Eは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図であ る。
[図 5F]図 5Fは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図であ る。
[図 5G]図 5Gは本発明の実施例 3にかかる半導体素子の製造工程を示す断面図で ある。
発明を実施するための最良の形態
[0015] 以下、図面を参照しながら本発明の実施形態について詳細に説明する。通常、 p 型基板上に形成したローメサ構造を埋め込んだ後の素子の断面形状は、凹凸をもつ た断面形状となり、従来の方法ではオーバークラッド層とコンタクト層を形成すると凹 凸形状が残ってしまう。その結果、 3元系以上の混晶を用いるコンタクト層の結晶品 質の制御が困難となり、素子の特性を著しく劣化させることになる。そこで、本実施形 態では、ローメサ構造を埋め込んだ後に、凹凸をもった断面形状を平坦ィヒする性質 を持つ結晶からなるオーバークラッド層を用いる。
[0016] 本実施形態は、 p型基板上に形成したローメサ埋込み構造の素子である。メサを埋 め込んだ後の表面の凹凸形状を平坦ィヒする性質を持つ結晶からなるオーバークラッ ド層を用いて、メサの両側を電流ブロック層で埋め込んだ後に、素子特性を劣化させ ないコンタクト層の結晶性が得られる様にする。このように、表面の凹凸形状を平坦 化する性質を持つ結晶からなるオーバークラッド層を用いるため、メサの両側を埋め 込んだ後に形成される凹凸のある表面であっても、オーバークラッド層の表面が平坦 となる。そのため、オーバークラッド層の上にコンタクト層を形成しても、素子特性を劣 化させないコンタクト層を得ることができる。
[0017] メサを埋め込んだ後の表面の凹凸形状を平坦化するオーバークラッド層の一例は 、セレン (Se)をドーピングした半導体結晶である。このオーバークラッド層は、ドーピ ングする Seの濃度が高いほど、平坦ィ匕の効果が大きぐ Seのドーピング濃度が 5 X I 018cm 3以上であることが望ましい。具体的には、 p型 InP基板上に形成したローメサ 埋込み構造の素子で Seのドーピング濃度が 5 X 1018cm 3以上の InP結晶を n型ォー バークラッド層に用いることにより、平坦ィ匕のより効果的な結果が得られる。詳しくは、 実施例 1を参照して後述する。
[0018] ローメサ埋込み構造の素子に適用可能な埋込み構造には、半絶縁性半導体結晶 を用いた高抵抗埋込み層のみ力 形成される構造、 pn半導体埋込み構造、および 半絶縁性半導体結晶を用いた高抵抗埋込み層と n型半導体とを用いた埋込み構造 がある。これらいずれの埋込み構造においても、本実施形態における優れた効果が 得られる。上記の 3種類の埋込み構造の中では、ローメサ埋込み構造素子の素子特 性、面内歩留まり、 run— to— runの再現性をより向上させるために、素子の電流ブ ロック埋込み構造がシンプルな構造であることが望ましい。
[0019] 複雑な多層埋込み構造は、リーク電流増加による素子特性の劣化、基板面内での 歩留まりの低下、および run— to— runの再現性低下の要因となる。電流ブロック埋 込み構造をシンプルな構造にするためには、半絶縁性半導体結晶からなる高抵抗 層のみを用いた構造を用いると良い。し力しながら、半絶縁性半導体結晶を用いた 高抵抗埋込み層には、従来、鉄 (Fe)をドーピングした半導体結晶が用いられている 力 ドーパントの Feと、 p型基板のドーパントである亜鉛 (Zn)が埋め込み成長界面で 相互拡散する問題があった。
[0020] その結果、 Znが Feをドープした埋め込み層中に深く拡散し、埋め込み層の半絶縁 性を劣化させ、電流ブロック機能を低下させるため、素子特性の劣化の要因となって いた。最近、 Ruをドーピングした半絶縁性半導体結晶は、 Znとほとんど相互拡散を 起こさな!/ヽことが見!ヽだされ、 n型 InP基板上に Ruをドーパントとした高抵抗埋め込み 層を用いた半導体レーザが、作製されている (例えば、非特許文献 1, 2参照)。そこ で Ruをドーパントとした半絶縁性結晶からなる高抵抗層で埋込めば、シンプルな埋 込み構造が実現し、素子特性、製造歩留まり、再現性の向上により良い効果が得ら れる。
[0021] 本実施形態によれば、優れた素子の特性、基板面内の製造歩留まりの向上、良好 な run— to— runの再現性を実現することができる。また、 Ruをドーパントとした半絶 縁性結晶からなる高抵抗層で埋込めば、シンプルな埋込み構造が実現し、素子特性 と製造歩留まり、再現性により良い効果が得られる。特に、直接変調半導体レーザに 本発明を応用した場合には、低コストィ匕を図ることができる。
実施例 1
[0022] 図 1A〜図 1Gに、本発明の第 1の実施例に力かる半導体素子の製造工程を示す。
MQWを活性層にした直接変調半導体 DFBレーザの断面図である。先ず、図 1Aに 示すように、面方位（100)の Znドープ p型 InP基板 1上に、有機金属気相成長法 (M OVPE)法により、層厚 0. 5 μ mの Znドープ ρ型 InPクラッド層 2、層厚 0. 05 μ mのノ ンドープ InGaAsP下部光閉じ込め（SCH)層 3、層厚 0. 15 /z mの発光波長 1. 3 μ mのノンドープ InGaAsPZlnGaAsP歪多重量子井戸（MQW)活性層 4、層厚 0. 0 5 μ mのノンドープ InGaAsP上部光閉じ込め（SCH)層 5を順に成長させた。 InGaA sP上部光閉じ込め（SCH)層 5の上部に回折格子を形成した後、層厚 0. 2 ^ ΠΙ( 8Θ ドープ η型 InPクラッド層 6を成長させた。
[0023] 次に、図 1Bに示すように、 SiOをマスク 7として RIE (反応性イオンエッチング）によ
2
り、幅 で高さ 1. 5 /z m程度のメサストライプを形成した。引き続き、図 1Cに示す ように、メサストライプの両側における基板上に、 MOVPE法により、電流ブロック層と して、 Ruドープ InP層 8 (層厚 3 μ m)を成長させた。 Ruの原料は、ビスェチルシクロ ペンタディェ-ノレノレテ-ゥム (bis (ethylcyclopentadienyl) ruthenium (II))を用いた。 R uドープ InP層 8の層厚は、メサ近傍の盛り上がった埋め込み領域から離れ、平坦と なった領域（図 1Cの符号 a, a，）において 3 μ mである。
[0024] 図 IDに示すように、 SiOよりなるマスク 7を除去すると、深さ 1. 5 /z m以上の V字型
2
に近い溝構造が形成される。この溝の凹凸形状を平坦化するため、図 1Eに示すよう に、 Seをドーピングした n型 InPオーバークラッド層 9を、 MOVPE成長させる。
[0025] オーバークラッド層にドーピングする Seの濃度について説明する。 Seのドーピング 濃度を増加すると平坦ィ匕の度合いが増すことが、本願発明者の一人である近藤によ り明らかにされている（例えば、特許文献 1参照)。これを基に、平坦化の度合いに対 する Seのドーピング濃度の影響を説明する。図 2Aに示すように、幅 2.： m、高さ 1 . O /z mのリッジ型メサ 101の上に、層厚 1. 0 111の211ドープ 型111? (102)を成長さ せ、さらに層厚 0. 8 111の36ドープ11型111? (103)を成長させたときの、平坦化の度 合いを計測した。 Seドープ n型 InP (103)のメサ上の層厚を dとし、メサカも離れた平 坦な領域の層厚を dとし、平坦ィ匕の度合い dZdで表す。すなわち、 小さい
0 0 d/dが
0
ほど平坦ィ匕の度合 、が高 、ことを意味する。
[0026] 図 2Bに、 Seのドーピング濃度と平坦ィ匕の度合いの関係を示す。 Seのドーピング濃 度が増加するに従って、 d/dが減少し、平坦ィ匕の度合いが高くなることがわかる。そ
0
して、 dZd力^ /2以下になる Seのドーピング濃度は、 5 X 1018cm_3以上であった
0
[0027] 本実施例においては、 Seをドーピングした n型 InPオーバークラッド層の層厚力 d /άく 1Ζ2となれば、平坦な領域における層厚の増加を極力抑えながら、溝の凹凸
0
形状を平坦化することができ、素子の作製に適用することができる。
[0028] なお、ここでは Seのドーピングについて述べたが、同じ VI族元素である硫黄（S)、 テルル (Te)についても、ドーピング濃度を増加すると、平坦ィ匕の度合いが増すことが 知られている。
[0029] 図 1Eに示すように、層厚 2 μ mで Seドーピング濃度が 6 X 1018cm_3の n型 InPォ 一バークラッド層 9を MOVPE成長させることで、電流ブロック層成長後の凹凸形状 を平坦化した。ここで、 n型 InPオーバークラッド層 9の層厚とは、メサ近傍の Ruドープ InP層 8が盛り上がった埋め込み領域から離れ、平坦となった領域（図 1Eの符号 a, a ' )における厚さである。
[0030] その後、図 1Fに示すように、層厚 0. 4 μ mの Seをドーパントとする η型インジウムガ リウム砒素燐 (InGaAsP)コンタクト層 10を MOVPE成長させた。活性層以外の化合 物半導体は特に断らない限り、 InP基板に格子整合する組成である。
[0031] 次に、図 1Gに示すように、 n型電極 11、基板側に p型電極 12を形成した。この後、 図示しないが、素子全体の容量をできるだけ下げるために、図 1Bに示したメサストラ イブから、離れたところにある不要な Ruドープ InP層 8、 n型 InPオーバークラッド層 9 およびコンタクト層 10をドライエッチングにより除去し、メサストライプを含むようなメサ 形状に加工した。このとき、素子全体の層厚は、できるだけ薄い方カ^サ形状を最適 化しやすぐ素子容量を減少させることができ、素子の特性を劣化させない点で有利 である。一方、半絶縁層である Ruドープ InP層 8の層厚は、素子容量の低減と順方 向リーク電流の低減のために、できるだけ厚い方がよい。従って、 n型 InPオーバーク ラッド層 9の層厚は、できるだけ薄い方が素子全体の層厚の増加を抑えることができ るので、素子特性の向上に有利である。溝の凹凸形状を平坦化する場合に、 Seのド 一ビング濃度を増加して、より薄い n型 InPオーバークラッド層 9で平坦ィ匕することが できれば、本発明の効果がより一層発揮される。
[0032] 図 3に、上述した素子を用いて作製した直接変調半導体レーザの小信号特性の温 度依存性を示す。半導体レーザの 3dB帯域は、チップ温度が 25°Cで約 25GHz、 85 °Cで約 18GHz、 95°Cで約 15GHzである。発振しきい値は、チップ温度が 25°Cで約 6mA、 95°Cで約 32mAである。光出力効率は、チップ温度が 25°Cで約 0. 38W/ A、 95°〇で約0. 16W/Aである。
[0033] 一方、 n型 InPオーバークラッド層 9の Seのドーピング濃度力 5 X 1018cm_3より小 さい場合には、表面の凹凸形状の平坦ィ匕が不十分である。そのため、 n型 InGaAsP コンタクト層 10の結晶性が劣化し、素子特性の劣化を生ずる。
[0034] 次に、 Ruドープ InP層 8の層厚がさらに厚い場合について説明する。 n型 InPォー バークラッド層 9の Seのドーピング濃度を 8 X 1018cm—3とし、層厚 1 μ mとして、直接 変調半導体レーザを作製した。このとき、 Ruドープ InP層 8の層厚は、 4 mである。 直接変調半導体レーザの小信号特性は、 3dB帯域が、チップ温度が 25°Cで約 28G Hz、 95°Cで約 17GHzであった。発振しきい値は、チップ温度が 25°Cで約 5mA、 9 5°Cで約 27mAであった。光出力効率は、チップ温度が 25°Cで約 0. 40W/A, 95 °Cで約 0. 18WZAであった。図 3に示した直接変調半導体レーザと比較して、素子 特性が向上していることがわかる。
[0035] さらに、 n型 InPオーバークラッド層 9の Seのドーピング濃度を 2 X 1019cm_3とし、直 接変調半導体レーザを作製した。このとき、 Ruドープ InP層 8の層厚は、 5 mである 。 n型 InPオーバークラッド層 9は、メサ近傍の Ruドープ InP層 8が盛り上がった埋め 込み領域から離れ、平坦となった領域ではほとんど成長せず、 V字型に近い溝構造 で成長して、凹凸形状を平坦化した。直接変調半導体レーザの小信号特性は、 3dB 帯域が、チップ温度が 25°Cで約 30GHz、 95°Cで約 19GHzであった。発振しきい値 は、チップ温度が 25°Cで約 5mA、 95°Cで約 24mAであった。光出力効率は、チッ プ温度が 25°Cで約 0. 42W/A, 95°Cで約 0. 20WZAであった。上述した直接変 調半導体レーザと比較して、さらに、素子特性が向上していることがわかる。
[0036] このように、電流ブロック層である Ruドープ InP層 8の層厚が増大することにより、直 接変調半導体レーザの順方向リーク電流が低減するので、光出力効率が増加し、素 子容量が減少することにより、変調特性が著しく向上している。
[0037] 従来から、電流ブロック層である半絶縁層の層厚を増加させて、素子特性を向上す ることが試みられている。しかし、半絶縁層の層厚の増加により、溝の凹凸形状が深く なり、溝を埋め込んで平坦ィ匕することが困難となる上に、素子の層厚全体が増カロした 。これに対して、オーバークラッド層の層厚を、より薄くするために、さらに平坦ィ匕が困 難となるという問題があった。本実施形態によれば、 Seドーピング濃度が 5 X 1018cm _3以上の n型 InPオーバークラッド層を用いることにより、より薄いオーバークラッド層 と、より厚い半絶縁層を形成することができるので、直接変調半導体レーザの素子特 性を向上することができる。
実施例 2
[0038] 図 4A〜図 4Gに、本発明の第 2の実施例に力かる半導体素子の製造工程を示す。
MQWを活性層にした直接変調半導体 DFBレーザの断面図である。先ず、図 4Aに 示すように、面方位（100)の Znドープ p型 InP基板 21上に、有機金属気相成長法（ MOVPE)法により、層厚 0. 5 μ mの Znドープ ρ型 InPクラッド層 22、層厚 0. 05 m のノンドープ InGaAsP下部光閉じ込め（SCH)層 23、層厚 0. 15 mの発光波長 1 . 3 μ mのノンドープ InGaAsPZlnGaAsP歪多重量子井戸（MQW)活性層 24、層 厚 0. 05 μ mのノンドープ InGaAsP上部光閉じ込め（SCH)層 25を順に成長させた 。 InGaAsP上部光閉じ込め（SCH)層 25の上部に回折格子を形成した後、層厚 0. 2 μ mの Seドープ η型 InPクラッド層 26を成長させた。 [0039] 次に、図 4Bに示すように、 SiOをマスク 27として RIE (反応性イオンエッチング）に
2
より、幅 で高さ 1. 5 /z m程度のメサストライプを形成した。引き続き、図 4Cに示 すように、メサストライプの両側における基板上に、 MOVPE法により、電流ブロック 層として、 n型 InP層 28 (層厚 0. 5 m)成長させ、さらに Feドープ InP層 29 (層厚 3 μ m)を成長させた。 Feの原料としてフエ口センを用いた。
[0040] 図 4Dに示すように、 SiOよりなるマスク 27を除去すると、 V字型に近 、溝構造が形
2
成される。この溝の凹凸形状を平坦化するため、図 4Eに示すように、層厚 で S eのドーピング濃度が 6 X 1018cm_3の n型 InPオーバークラッド層 30を、 MOVPE成 長させた。
[0041] その後、図 4Fに示すように、層厚 0. 4 μ mの Seをドーパントとする η型インジウムガ リゥム砒素燐 (InGaAsP)コンタクト層 31を MOVPE成長させた。活性層以外の化合 物半導体は特に断らない限り、 InP基板に格子整合する組成である。
[0042] 次に、図 4Gに示すように、 n型電極 32、基板側に p型電極 33を形成した。この後、 実施例 1と同様のメサ加工を行った。
[0043] 上述した素子を用いて作製した直接変調用半導体レーザの小信号特性を測定し た。半導体レーザの 3dB帯域は、チップ温度が 25°Cで約 22GHz、 95°Cで約 11GH zである。発振閾値は、チップ温度が 25°Cで約 7mA、 95°Cで約 35mAである。光出 力効率は、チップ温度が 25°Cで約 0. 35W/A, 95°Cで約 0. 15WZAである。 実施例 3
[0044] 図 5A〜図 5Gに、本発明の第 3の実施例にカゝかる半導体素子の製造工程を示す。
MQWを活性層にした直接変調半導体 DFBレーザの断面図である。先ず、図 5Aに 示すように、面方位（100)の Znドープ p型 InP基板 41上に、有機金属気相成長法（ MOVPE)法により、層厚 0. 5 μ mの Znドープ ρ型 InPクラッド層 42、層厚 0. 05 m のノンドープ InGaAsP下部光閉じ込め（SCH)層 43、層厚 0. 15 mの発光波長 1 . 3 μ mのノンドープ InGaAsPZlnGaAsP歪多重量子井戸（MQW)活性層 44、層 厚 0. 05 μ mのノンドープ InGaAsP上部光閉じ込め（SCH)層 45を順に成長させた 。 InGaAsP上部光閉じ込め（SCH)層 45の上部に回折格子を形成した後、層厚 0. 2 μ mの Seドープ η型 InPクラッド層 46を成長させた。 [0045] 次に、図 5Bに示すように、 SiOをマスク 47として RIE (反応性イオンエッチング）に
2
より、幅 で高さ 1. 5 /z m程度のメサストライプを形成した。引き続き、図 5Cに示 すように、メサストライプの両側における基板上に、 MOVPE法により、電流ブロック 層として、 p型 InP層 48 (層厚 0. 6 m)、 n型 InP層 49 (層厚 0. 6 m)、 p型 InP層 5 0 (層厚 0. 6 m)を順に成長させた。
[0046] 図 5Dに示すように、 SiOよりなるマスク 47を除去すると、 V字型に近 ヽ溝構造が形
2
成される。この溝の凹凸形状を平坦化するため、図 5Eに示すように、層厚 で S eのドーピング濃度が 6 X 1018cm_3の n型 InPオーバークラッド層 51を、 MOVPE成 長させた。
[0047] その後、図 5Fに示すように、層厚 0. 4 μ mの Seをドーパントとする η型インジウムガ リゥム砒素燐 (InGaAsP)コンタクト層 52を MOVPE成長させた。活性層以外の化合 物半導体は特に断らない限り、 InP基板に格子整合する組成である。
[0048] 次に、図 5Gに示すように、 n型電極 53、基板側に p型電極 54を形成した。この後、 実施例 1と同様のメサ加工を行った。
[0049] 上述した素子を用いて作製した直接変調用半導体レーザの小信号特性を測定し た。半導体レーザの 3dB帯域は、チップ温度が 25°Cで約 15GHz、 95°Cで約 8GHz である。発振閾値は、チップ温度が 25°Cで約 8mA、 95°Cで約 35mAである。光出 力効率は、チップ温度が 25°Cで約 0. 35W/A, 95°Cで約 0. 15WZAである。
[0050] 本実施形態では、レーザの活性層に InGaAsP多重量子井戸 (MQW)層を取り扱 つているが、 InP— InGaAsP— InGaAs系、 InAlAs— InGaAlAs— InGaAs系など 、 InPを基板とするすべての系におけるバルタ層、多重量子井戸層等の構造に有効 である。また、電流ブロック埋込み構造は、上記の実施例以外の層構造であっても同 様な効果が得られる。上述した実施例では、半導体レーザについて述べたが、光変 調器、半導体アンプ、フォトダイオード等の他の半導体素子や、単体素子だけでなく 、半導体レーザに光変調器を集積した素子、半導体アンプと光変調器を集積した素 子等の集積素子に有効であることは言うまでもな 、。
[0051] 上述したように、本実施形態は、半導体レーザなどの半導体光素子に関し、埋め込 み成長を行った後に表面が凹凸になった場合でも、表面が平坦になる性質を持つ結 晶からなるオーバークラッド層を用いることにより、素子特性を劣化させないコンタクト 層が得られる。
産業上の利用可能性
本発明は、半導体レーザに限らず、光変調器、半導体アンプ、フォトダイオード等 の他の半導体素子や、単体素子だけでなぐ半導体レーザに光変調器を集積した素 子、半導体アンプと光変調器を集積した素子等の集積素子に有効である。

Claims

請求の範囲
[I] p型半導体基板上に、少なくとも p型のクラッド層、活性層及び n型クラッド層からな るメサストライプ状の積層体があり、該積層体の両側が電流ブロック層で埋め込まれ、 該電流ブロック層と前記積層体の上に n型オーバークラッド層及び n型コンタクト層が 配置されて 、る半導体光素子にぉ 、て、
前記 n型オーバークラッド層は、前記電流ブロック層と前記積層体の上面の凹凸を 平坦化する半導体結晶であることを特徴とする半導体光素子。
[2] 請求項 1に記載の半導体光素子において、前記半導体結晶の n型ドーパントは、 V
I族元素であることを特徴とする半導体光素子。
[3] 請求項 2に記載の半導体光素子において、前記 n型ドーパントは、セレンであること を特徴とする半導体光素子。
[4] 請求項 3に記載の半導体光素子において、前記セレンのドーピング濃度は、 5 X 1
018cm_3以上であることを特徴とする半導体光素子。
[5] 請求項 2に記載の半導体光素子において、前記半導体結晶は、 InP結晶であるこ とを特徴とする半導体光素子。
[6] 請求項 5に記載の半導体光素子において、前記 n型ドーパントは、セレンであること を特徴とする半導体光素子。
[7] 請求項 6に記載の半導体光素子において、前記セレンのドーピング濃度は、 5 X 1
018cm_3以上であることを特徴とする半導体光素子。
[8] 請求項 1に記載の半導体光素子において、前記電流ブロック層は、半絶縁性半導 体結晶からなる高抵抗層であることを特徴とする半導体光素子。
[9] 請求項 8に記載の半導体光素子において、前記高抵抗層は、ルテニウムがドーパ ントされていることを特徴とする半導体光素子。
[10] 請求項 9に記載の半導体光素子において、前記高抵抗層は、ルテニウムがドーパ ントされた InP結晶であることを特徴とする半導体光素子。
[II] 請求項 1に記載の半導体光素子において、前記電流ブロック層は、 n型半導体結 晶と、半絶縁性半導体結晶からなる高抵抗層とから形成されていることを特徴とする 半導体光素子。
[12] 請求項 11に記載の半導体光素子において、前記高抵抗層は、ルテニウムおよび 鉄の少なくとも 1つがドーパントされた半絶縁性半導体結晶からなることを特徴とする 半導体光素子。
[13] 請求項 12に記載の半導体光素子において、前記高抵抗層は、ルテニウムおよび 鉄の少なくとも 1つがドーパントされた InP結晶からなることを特徴とする半導体光素 子。
[14] 請求項 1に記載の半導体光素子において、前記電流ブロック層は、 n型半導体結 晶と、 P型半導体結晶力 形成されていることを特徴とする半導体光素子。
[15] 請求項 14に記載の半導体光素子において、前記電流ブロック層は、 n型 InP結晶 と p型 InP結晶から形成されていることを特徴とする半導体光素子。
[16] p型半導体基板上に、少なくとも p型のクラッド層、活性層及び n型クラッド層からな る積層体を形成する工程と、
前記積層体をメサストライプ状に加工する工程と、
前記メサストライプ状の積層体の両側を電流ブロック層で埋め込む工程と、 前記電流ブロック層と前記積層体の上面の凹凸を平坦ィヒする n型オーバークラッド 層を形成する工程と、
前記 n型オーバークラッド層の上に n型コンタクト層を形成する工程と
を備えたことを特徴とする半導体光素子の製造方法。
PCT/JP2005/009656 2004-05-26 2005-05-26 半導体光素子及びその製造方法 WO2005117217A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/577,626 US7701993B2 (en) 2004-05-26 2005-05-26 Semiconductor optical device and a method of fabricating the same
EP05743820A EP1750336B1 (en) 2004-05-26 2005-05-26 Semiconductor optical device and a method of fabricating the same
JP2006508515A JP4249222B2 (ja) 2004-05-26 2005-05-26 半導体光素子及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004155785 2004-05-26
JP2004-155785 2004-05-26

Publications (1)

Publication Number Publication Date
WO2005117217A1 true WO2005117217A1 (ja) 2005-12-08

Family

ID=35451197

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/009656 WO2005117217A1 (ja) 2004-05-26 2005-05-26 半導体光素子及びその製造方法

Country Status (5)

Country Link
US (1) US7701993B2 (ja)
EP (1) EP1750336B1 (ja)
JP (1) JP4249222B2 (ja)
CN (1) CN100421321C (ja)
WO (1) WO2005117217A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108475A1 (ja) * 2007-03-08 2008-09-12 Nippon Telegraph And Telephone Corporation 波長可変半導体レーザ素子及びその制御装置、制御方法
JP2008288352A (ja) * 2007-05-17 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ及び半導体導波路素子
WO2008146651A1 (ja) * 2007-05-28 2008-12-04 Sony Corporation 半導体発光素子
JP2009016590A (ja) * 2007-07-05 2009-01-22 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2009071067A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体光素子およびその製造方法
US20100019255A1 (en) * 2007-05-28 2010-01-28 Sony Corporation Semiconductor light-emitting device
JP2011029595A (ja) * 2009-06-26 2011-02-10 Opnext Japan Inc 光モジュール及び集積型半導体光素子及びその製造方法
US8472490B2 (en) 2009-12-24 2013-06-25 Mitsubishi Electric Corporation Semiconductor optical element and integrated semiconductor optical element
CN109510062A (zh) * 2018-12-28 2019-03-22 全磊光电股份有限公司 掩埋dfb激光器及其制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294076A (ja) * 2007-05-22 2008-12-04 Sumitomo Electric Ind Ltd 半導体レーザ素子
JP2010287804A (ja) * 2009-06-15 2010-12-24 Mitsubishi Electric Corp 半導体光素子
JP5916414B2 (ja) * 2012-02-09 2016-05-11 日本オクラロ株式会社 光半導体装置
US8829993B2 (en) 2012-10-30 2014-09-09 Eta Devices, Inc. Linearization circuits and methods for multilevel power amplifier systems
US11329454B2 (en) * 2018-03-26 2022-05-10 Mitsubishi Electric Corporation Method of manufacturing semiconductor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180493A (ja) * 1985-02-05 1986-08-13 Matsushita Electric Ind Co Ltd 半導体レ−ザ素子の製造方法
JPH0353582A (ja) 1989-07-21 1991-03-07 Nec Corp 高抵抗半導体層埋め込み型半導体レーザ
US5470785A (en) 1991-07-12 1995-11-28 Nippon Telegraph And Telephone Corporation Method of manufacturing buried heterostructure semiconductor laser
US5585309A (en) 1992-05-14 1996-12-17 Mitsubishi Denki Kabushiki Kaisha Method of making semiconductor laser
US5822349A (en) 1995-03-15 1998-10-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2000260714A (ja) * 1999-03-08 2000-09-22 Nec Corp 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法
JP2001298240A (ja) * 2000-04-12 2001-10-26 Nec Corp 光半導体装置およびその製造方法
EP1286435A2 (en) 2001-08-21 2003-02-26 Nippon Telegraph and Telephone Corporation Semiconductor optical device and method of manufacturing the same
JP2004119467A (ja) * 2002-09-24 2004-04-15 Mitsubishi Electric Corp 半導体レーザ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047049B2 (ja) 1991-10-07 2000-05-29 日本電信電話株式会社 埋込み構造半導体レーザの製造方法
JP3132054B2 (ja) 1991-07-12 2001-02-05 日本電信電話株式会社 埋込み構造半導体レーザの製造方法
JPH06177482A (ja) 1992-12-10 1994-06-24 Fujitsu Ltd 半導体レーザの製造方法
JP3038424B2 (ja) 1993-03-29 2000-05-08 日本電信電話株式会社 埋め込み構造半導体レーザとその製造方法
JPH07162091A (ja) 1993-12-09 1995-06-23 Nippon Telegr & Teleph Corp <Ntt> 埋め込み構造半導体レーザの製造方法
JP3256769B2 (ja) 1993-12-28 2002-02-12 日本電信電話株式会社 埋め込み構造半導体レーザの製造方法
JPH09283846A (ja) 1996-04-11 1997-10-31 Ricoh Co Ltd 半導体レーザの製造方法
JP4100817B2 (ja) 1999-02-15 2008-06-11 株式会社リコー 半導体発光素子
JP4072937B2 (ja) * 2001-05-11 2008-04-09 日本電信電話株式会社 半導体光素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61180493A (ja) * 1985-02-05 1986-08-13 Matsushita Electric Ind Co Ltd 半導体レ−ザ素子の製造方法
JPH0353582A (ja) 1989-07-21 1991-03-07 Nec Corp 高抵抗半導体層埋め込み型半導体レーザ
US5470785A (en) 1991-07-12 1995-11-28 Nippon Telegraph And Telephone Corporation Method of manufacturing buried heterostructure semiconductor laser
US5585309A (en) 1992-05-14 1996-12-17 Mitsubishi Denki Kabushiki Kaisha Method of making semiconductor laser
US5822349A (en) 1995-03-15 1998-10-13 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2000260714A (ja) * 1999-03-08 2000-09-22 Nec Corp 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法
JP2001298240A (ja) * 2000-04-12 2001-10-26 Nec Corp 光半導体装置およびその製造方法
EP1286435A2 (en) 2001-08-21 2003-02-26 Nippon Telegraph and Telephone Corporation Semiconductor optical device and method of manufacturing the same
JP2003060311A (ja) * 2001-08-21 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> 半導体光素子及びその製造方法
JP2004119467A (ja) * 2002-09-24 2004-04-15 Mitsubishi Electric Corp 半導体レーザ装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DADGAR A ET AL.: "Ruthenium: A superior compensator of InP", APPLIED PHYSICS LETTERS, vol. 73, no. 26, 28 December 1998 (1998-12-28), pages 3878 - 3880, XP012021719, DOI: doi:10.1063/1.122898
GEELEN VAN ET AL.: "RUTHENIUM DOPED HIGH POWER 1.48 MUM SIPBH LASER", PROCEEDINGS OF THE 11TH INTERNATIONAL CONFERENCE ON INDIUM PHOSPHIDE AND RELATED MATERIALS, MAY 16 - 20, 1999, 16 May 1999 (1999-05-16), pages 203 - 206, XP000931430
See also references of EP1750336A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108475A1 (ja) * 2007-03-08 2008-09-12 Nippon Telegraph And Telephone Corporation 波長可変半導体レーザ素子及びその制御装置、制御方法
JP2008218947A (ja) * 2007-03-08 2008-09-18 Nippon Telegr & Teleph Corp <Ntt> 波長可変半導体レーザ素子及びその制御装置、制御方法
US7961769B2 (en) 2007-03-08 2011-06-14 Nippon Telegraph And Telephone Corporation Wavelength tunable semiconductor laser device, controller for the same, and control method for the same
JP2008288352A (ja) * 2007-05-17 2008-11-27 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザ及び半導体導波路素子
US20100019255A1 (en) * 2007-05-28 2010-01-28 Sony Corporation Semiconductor light-emitting device
WO2008146651A1 (ja) * 2007-05-28 2008-12-04 Sony Corporation 半導体発光素子
US8320421B2 (en) * 2007-05-28 2012-11-27 Sony Corporation Semiconductor light-emitting device
TWI394336B (zh) * 2007-05-28 2013-04-21 Sony Corp Semiconductor light emitting element
JP2009016590A (ja) * 2007-07-05 2009-01-22 Nippon Telegr & Teleph Corp <Ntt> 光半導体装置
JP2009071067A (ja) * 2007-09-13 2009-04-02 Nec Corp 半導体光素子およびその製造方法
JP2011029595A (ja) * 2009-06-26 2011-02-10 Opnext Japan Inc 光モジュール及び集積型半導体光素子及びその製造方法
US8472490B2 (en) 2009-12-24 2013-06-25 Mitsubishi Electric Corporation Semiconductor optical element and integrated semiconductor optical element
CN109510062A (zh) * 2018-12-28 2019-03-22 全磊光电股份有限公司 掩埋dfb激光器及其制备方法

Also Published As

Publication number Publication date
CN100421321C (zh) 2008-09-24
EP1750336A1 (en) 2007-02-07
US20080137703A1 (en) 2008-06-12
EP1750336A4 (en) 2010-08-11
JPWO2005117217A1 (ja) 2008-04-03
US7701993B2 (en) 2010-04-20
CN1898842A (zh) 2007-01-17
JP4249222B2 (ja) 2009-04-02
EP1750336B1 (en) 2012-04-04

Similar Documents

Publication Publication Date Title
JP3654435B2 (ja) 半導体光素子及びその製造方法
US4935936A (en) Semiconductor structure with flared mesa burying layers
EP0132081B1 (en) Semiconductor laser device
EP0989643B1 (en) Semiconductor light-emitting device and manufacturing method for the same
US20080037607A1 (en) Semiconductor laser diode with a ridge structure buried by a current blocking layer made of un-doped semiconductor grown at a low temperature and a method for producing the same
EP1251610B1 (en) Semiconductor optical device and the fabrication method
WO2005117217A1 (ja) 半導体光素子及びその製造方法
US5107514A (en) Semiconductor optical element
JP4690515B2 (ja) 光変調器、半導体光素子、及びそれらの作製方法
JP3809941B2 (ja) 電界吸収型光変調器
JP2005286192A (ja) 光集積素子
JP4833457B2 (ja) 光集積デバイスの作製方法
WO2019208697A1 (ja) 光半導体素子およびその製造方法ならびに光集積半導体素子およびその製造方法
JPH1022579A (ja) 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置
JP2894186B2 (ja) 光半導体装置
JP4072938B2 (ja) 半導体光素子及びその製造方法
JP3241002B2 (ja) 半導体レーザの製造方法
JP2005209909A (ja) 半導体光素子及びその製造方法
JPH07254750A (ja) 半導体レーザ
JPS6124839B2 (ja)
JP2555984B2 (ja) 半導体レーザおよびその製造方法
JP2000244067A (ja) 半導体レーザ素子およびその製造方法
JP2708949B2 (ja) 半導体レーザ装置の製造方法
JPH1140897A (ja) 半導体レーザ素子及びその製造方法
JPH0697591A (ja) 半導体レーザの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580001302.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006508515

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005743820

Country of ref document: EP

Ref document number: 10577626

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWP Wipo information: published in national office

Ref document number: 2005743820

Country of ref document: EP