JP2000260714A - 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 - Google Patents
有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法Info
- Publication number
- JP2000260714A JP2000260714A JP11060184A JP6018499A JP2000260714A JP 2000260714 A JP2000260714 A JP 2000260714A JP 11060184 A JP11060184 A JP 11060184A JP 6018499 A JP6018499 A JP 6018499A JP 2000260714 A JP2000260714 A JP 2000260714A
- Authority
- JP
- Japan
- Prior art keywords
- group
- raw material
- growth
- forming method
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 10
- 239000002184 metal Substances 0.000 title claims abstract description 10
- 238000001947 vapour-phase growth Methods 0.000 title abstract 2
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000002994 raw material Substances 0.000 claims abstract description 31
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- 230000005012 migration Effects 0.000 claims description 18
- 238000013508 migration Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910021478 group 5 element Inorganic materials 0.000 claims description 7
- 125000005842 heteroatom Chemical group 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000000354 decomposition reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005253 cladding Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02392—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02461—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02516—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S2304/00—Special growth methods for semiconductor lasers
- H01S2304/04—MOCVD or MOVPE
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2226—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semiconductors with a specific doping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
- H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
- H01S5/2227—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties special thin layer sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2272—Buried mesa structure ; Striped active layer grown by a mask induced selective growth
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Geometry (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 常圧ＭＯＶＰＥ埋め込み選択成長において、
埋め込み形状を制御し、平坦な埋め込み形状となる成膜
方法を提供する 【解決手段】 （１００）面及び高次面を有するＩｎＰ
層を常圧下で有機金属気相成長させる成膜方法におい
て、Ｉｎ原料及びＰ原料を供給し、前記化合物半導体層
の成長温度を６００℃以下に保つことによりＩｎ原料の
表面マイグレーション長くする。これにより、高次面に
おける成長が促進されて凹凸形状が収束し、平坦な埋め
込み形状となる。
埋め込み形状を制御し、平坦な埋め込み形状となる成膜
方法を提供する 【解決手段】 （１００）面及び高次面を有するＩｎＰ
層を常圧下で有機金属気相成長させる成膜方法におい
て、Ｉｎ原料及びＰ原料を供給し、前記化合物半導体層
の成長温度を６００℃以下に保つことによりＩｎ原料の
表面マイグレーション長くする。これにより、高次面に
おける成長が促進されて凹凸形状が収束し、平坦な埋め
込み形状となる。
Description
【０００１】
【産業上の利用分野】本発明は有機金属気相成長（ＭＯ
ＶＰＥ）による成膜方法、及びこれを用いた半導体レー
ザの製造方法に関し、特に常圧ＭＯＶＰＥ法による選択
埋め込み成長法、及びこれを用いたを用いた半導体レー
ザの製造方法に関する
ＶＰＥ）による成膜方法、及びこれを用いた半導体レー
ザの製造方法に関し、特に常圧ＭＯＶＰＥ法による選択
埋め込み成長法、及びこれを用いたを用いた半導体レー
ザの製造方法に関する
【０００２】
【従来の技術】ＭＯＶＰＥ法による選択埋め込み成長を
用いた半導体レーザの製造は、狭幅選択成長技術を用い
て基板をエッチングすることなく製造できる点を特徴と
している。例えば、ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔ
ｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ ９ （１９９
７） ｐ２９１には、減圧下でのＭＯＶＰＥによる「全
選択ＭＯＶＰＥ成長埋め込み構造レーザ（ＡＳＭ−ＢＨ
−ＬＤ）」の作製例が示されている。この半導体レーザ
の製造方法を図６を用いて説明する。まず、図６（ａ）
に示すように（１００）ｎ−ＩｎＰ基板５１上に厚さ約
１００ｎｍのＳｉＯ2膜５２を常圧ＣＶＤ法により堆積
させる。
用いた半導体レーザの製造は、狭幅選択成長技術を用い
て基板をエッチングすることなく製造できる点を特徴と
している。例えば、ＩＥＥＥ Ｐｈｏｔｏｎｉｃｓ Ｔ
ｅｃｈｎｏｌｏｇｙ Ｌｅｔｔｅｒｓ ９ （１９９
７） ｐ２９１には、減圧下でのＭＯＶＰＥによる「全
選択ＭＯＶＰＥ成長埋め込み構造レーザ（ＡＳＭ−ＢＨ
−ＬＤ）」の作製例が示されている。この半導体レーザ
の製造方法を図６を用いて説明する。まず、図６（ａ）
に示すように（１００）ｎ−ＩｎＰ基板５１上に厚さ約
１００ｎｍのＳｉＯ2膜５２を常圧ＣＶＤ法により堆積
させる。
【０００３】次に、図６（ｂ）に示すように堆積させた
ＳｉＯ2膜５２をパターニングし、［０１１］方向にマ
スク幅Ｗｍ＝８μｍ、開口幅Ｗｏ＝１．５μｍのストラ
イプマスク５３を作製する。
ＳｉＯ2膜５２をパターニングし、［０１１］方向にマ
スク幅Ｗｍ＝８μｍ、開口幅Ｗｏ＝１．５μｍのストラ
イプマスク５３を作製する。
【０００４】次に、図６（ｃ）に示すように開口領域５
４に多重量子井戸構造（以下「ＭＱＷ構造」と略す）部
５５を含むダブルへテロ構造（以下「ＤＨ構造」と略
す）部５６を減圧下において選択ＭＯＶＰＥ成長により
作製する。ＭＱＷ構造部５５のうち、ウエル層５７は、
０．７％圧縮歪み・膜厚５ｎｍのＩｎＧａＡｓＰ層、バ
リア層５８は、膜厚８ｎｍ・発光波長１．１３μｍのＩ
ｎＧａＡｓＰ層で、ＭＱＷ構造部５５の上下に膜厚６０
ｎｍ・発光波長１．１３μｍのＩｎＧａＡｓＰ−ＳＣＨ
層５９を配している。
４に多重量子井戸構造（以下「ＭＱＷ構造」と略す）部
５５を含むダブルへテロ構造（以下「ＤＨ構造」と略
す）部５６を減圧下において選択ＭＯＶＰＥ成長により
作製する。ＭＱＷ構造部５５のうち、ウエル層５７は、
０．７％圧縮歪み・膜厚５ｎｍのＩｎＧａＡｓＰ層、バ
リア層５８は、膜厚８ｎｍ・発光波長１．１３μｍのＩ
ｎＧａＡｓＰ層で、ＭＱＷ構造部５５の上下に膜厚６０
ｎｍ・発光波長１．１３μｍのＩｎＧａＡｓＰ−ＳＣＨ
層５９を配している。
【０００５】次に、図６（ｄ）に示すようにＤＨ構造部
５６頂上のみにセルフアライン的にＳｉＯ2マスク６０
を形成する。
５６頂上のみにセルフアライン的にＳｉＯ2マスク６０
を形成する。
【０００６】次に図６（ｅ）に示すようにこのＳｉＯ2
マスク６０を利用してｐ−ＩｎＰ（キャリア濃度３×１
０17ｃｍ-3、膜厚０．７５μｍ）６１、ｎ−ＩｎＰ（キ
ャリア濃度７×１０17ｃｍ-3、膜厚０．７μｍ）６２、
ｐ−ＩｎＰ（キャリア濃度３×１０18ｃｍ-3、膜厚０．
１０μｍ）６３を順次、選択ＭＯＶＰＥ成長し、電流ブ
ロック構造部６４を作製する。
マスク６０を利用してｐ−ＩｎＰ（キャリア濃度３×１
０17ｃｍ-3、膜厚０．７５μｍ）６１、ｎ−ＩｎＰ（キ
ャリア濃度７×１０17ｃｍ-3、膜厚０．７μｍ）６２、
ｐ−ＩｎＰ（キャリア濃度３×１０18ｃｍ-3、膜厚０．
１０μｍ）６３を順次、選択ＭＯＶＰＥ成長し、電流ブ
ロック構造部６４を作製する。
【０００７】次に図６（ｆ）に示すようにＳｉＯ2マス
ク６０を除去した後、ｐ−ＩｎＰクラッド層６５、ｐ+
−ＩｎＧａＡｓコンタクト層６６を成長する。
ク６０を除去した後、ｐ−ＩｎＰクラッド層６５、ｐ+
−ＩｎＧａＡｓコンタクト層６６を成長する。
【０００８】最後に図６（ｇ）に示すように基板５１
側、コンタクト層６６側それぞれにｎ型電極６７、ｐ型
電極６８をそれぞれ形成して、ＤＣ−ＰＢＨ構造６９を
作製する。
側、コンタクト層６６側それぞれにｎ型電極６７、ｐ型
電極６８をそれぞれ形成して、ＤＣ−ＰＢＨ構造６９を
作製する。
【０００９】以上のようにして作製したこの半導体レー
ザは、活性層及び、ＤＣ−ＰＢＨ構造を全て選択成長に
より作製することで、安定した素子特性が得られてい
る。
ザは、活性層及び、ＤＣ−ＰＢＨ構造を全て選択成長に
より作製することで、安定した素子特性が得られてい
る。
【００１０】一方、常圧ＭＯＶＰＥ成長は、減圧成長と
比較して、例えばＪｏｕｒｎａｌｏｆ Ｃｒｙｓｔａｌ
Ｇｒｏｗｔｈ １４５ （１９９４） ｐ６２２に示
すように、ＩＩＩ族原料の熱拡散効果の利用及び、Ｖ族
原料の分解効率の補正をすることで基板面内高均一成長
に優れている。したがって、常圧ＭＯＶＰＥ成長を用い
て高均一埋め込み成長をすれば、素子特性及び、歩留ま
りの更なる向上が期待できる。
比較して、例えばＪｏｕｒｎａｌｏｆ Ｃｒｙｓｔａｌ
Ｇｒｏｗｔｈ １４５ （１９９４） ｐ６２２に示
すように、ＩＩＩ族原料の熱拡散効果の利用及び、Ｖ族
原料の分解効率の補正をすることで基板面内高均一成長
に優れている。したがって、常圧ＭＯＶＰＥ成長を用い
て高均一埋め込み成長をすれば、素子特性及び、歩留ま
りの更なる向上が期待できる。
【００１１】
【発明が解決しようとする課題】ところが、常圧ＭＯＶ
ＰＥ成長において減圧成長と同様な成長条件で選択埋め
込み成長した場合の問題点は、図３に示すように、電流
ブロック構造部４４及び、ｐ−ＩｎＰクラッド層４５の
形状が、ＩｎＰ基板３１及び、ＤＨ構造部３６から成る
下地の形状を反映し、緩やかな凹凸形状を残したまま成
長を続けるため、平坦な形状を実現できないことにあ
る。
ＰＥ成長において減圧成長と同様な成長条件で選択埋め
込み成長した場合の問題点は、図３に示すように、電流
ブロック構造部４４及び、ｐ−ＩｎＰクラッド層４５の
形状が、ＩｎＰ基板３１及び、ＤＨ構造部３６から成る
下地の形状を反映し、緩やかな凹凸形状を残したまま成
長を続けるため、平坦な形状を実現できないことにあ
る。
【００１２】具体的には、減圧ＭＯＶＰＥ成長（成長圧
力は２５Ｔｏｒｒから１５０Ｔｏｒｒ程度）におけるＩ
ｎＰの標準的な成長条件は例えば、成長温度６２５℃、
成長時のＰＨ3流量２５０ｃｃ／ｍｉｎ、成長速度１．
７μｍ／ｈであり、上述した選択埋め込み成長工程にお
いても同様の成長条件を採用しているが、この条件で常
圧ＭＯＶＰＥによる選択埋め込み成長を行うと、減圧成
長で得られるような平坦形状が実現できない。
力は２５Ｔｏｒｒから１５０Ｔｏｒｒ程度）におけるＩ
ｎＰの標準的な成長条件は例えば、成長温度６２５℃、
成長時のＰＨ3流量２５０ｃｃ／ｍｉｎ、成長速度１．
７μｍ／ｈであり、上述した選択埋め込み成長工程にお
いても同様の成長条件を採用しているが、この条件で常
圧ＭＯＶＰＥによる選択埋め込み成長を行うと、減圧成
長で得られるような平坦形状が実現できない。
【００１３】その理由は、常圧成長での成長中の供給Ｖ
族圧が減圧成長と比べて５倍から１０倍高く、ＩＩＩ族
原料のマイグレーション長が短いためである。
族圧が減圧成長と比べて５倍から１０倍高く、ＩＩＩ族
原料のマイグレーション長が短いためである。
【００１４】したがって、本発明の目的は、常圧ＭＯＶ
ＰＥ埋め込み選択成長においても、埋め込み形状の制御
が可能な成膜方法を提供することである。
ＰＥ埋め込み選択成長においても、埋め込み形状の制御
が可能な成膜方法を提供することである。
【００１５】また、本発明の他の目的は、かかる成膜方
法を用いた半導体レーザの製造方法を提供することであ
る。
法を用いた半導体レーザの製造方法を提供することであ
る。
【００１６】
【課題を解決するための手段】本発明によれば、ＩＩＩ
族元素及びＶ族元素からなり（１００）面及び高次面を
有する化合物半導体層を常圧下で有機金属気相成長させ
る成膜方法において、ＩＩＩ族原料及びＶ族原料を供給
し、前記化合物半導体層の成長温度を６００℃以下に保
つことによりＩＩＩ族原料の表面マイグレーション長を
長くした成膜方法が提供される。また、前記成長温度は
５７５℃〜６００℃であることが好ましい。さらに、前
記ＩＩＩ族原料はＩｎであり、前記Ｖ族原料はＰである
ことが好ましい。
族元素及びＶ族元素からなり（１００）面及び高次面を
有する化合物半導体層を常圧下で有機金属気相成長させ
る成膜方法において、ＩＩＩ族原料及びＶ族原料を供給
し、前記化合物半導体層の成長温度を６００℃以下に保
つことによりＩＩＩ族原料の表面マイグレーション長を
長くした成膜方法が提供される。また、前記成長温度は
５７５℃〜６００℃であることが好ましい。さらに、前
記ＩＩＩ族原料はＩｎであり、前記Ｖ族原料はＰである
ことが好ましい。
【００１７】また、本発明によれば、ＩＩＩ族元素及び
Ｖ族元素からなり（１００）面及び高次面を有する化合
物半導体層を常圧下で有機金属気相成長させる成膜方法
において、Ｖ族原料の供給圧力を６．２Ｔｏｒｒ以下と
することにより、ＩＩＩ族原料の表面マイグレーション
長を長くしながら前記化合物半導体層を成長させる成膜
方法が提供される。ここで、Ｖ族原料の供給圧力は０．
６５Ｔｏｒｒ程度まで低くすることが好ましい。さら
に、Ｖ族原料の供給圧力を６．２Ｔｏｒｒ以下とすると
ともに前記化合物半導体層の成長温度を６００℃以下に
保つことが好ましい。
Ｖ族元素からなり（１００）面及び高次面を有する化合
物半導体層を常圧下で有機金属気相成長させる成膜方法
において、Ｖ族原料の供給圧力を６．２Ｔｏｒｒ以下と
することにより、ＩＩＩ族原料の表面マイグレーション
長を長くしながら前記化合物半導体層を成長させる成膜
方法が提供される。ここで、Ｖ族原料の供給圧力は０．
６５Ｔｏｒｒ程度まで低くすることが好ましい。さら
に、Ｖ族原料の供給圧力を６．２Ｔｏｒｒ以下とすると
ともに前記化合物半導体層の成長温度を６００℃以下に
保つことが好ましい。
【００１８】また、本発明によれば、ＩｎＰ基板上に第
１のマスクを選択的に形成する工程と、前記第１のマス
クに覆われていない前記ＩｎＰ基板上に頂部及び側面部
を有するダブルへテロ構造部を有機金属気相成長法によ
り形成する工程と、前記第１のマスクを除去する工程
と、前記ダブルへテロ構造部の前記頂部に第２のマスク
を形成する工程と、前記第１のマスクに覆われていた前
記ＩｎＰ基板及び前記ダブルへテロ構造部の前記側面部
上に電流ブロック構造部を常圧下において６００℃以下
で有機金属気相成長法により形成する工程とを備える半
導体レーザの製造方法が提供される。かかる半導体レー
ザの製造方法は、常圧ＭＯＶＰＥ選択埋め込み成長にお
いて、ブロック層埋め込み構造部の形状を、ＩＩＩ族原
料の表面マイグレーション長を制御することにより所望
の形状にするものである。
１のマスクを選択的に形成する工程と、前記第１のマス
クに覆われていない前記ＩｎＰ基板上に頂部及び側面部
を有するダブルへテロ構造部を有機金属気相成長法によ
り形成する工程と、前記第１のマスクを除去する工程
と、前記ダブルへテロ構造部の前記頂部に第２のマスク
を形成する工程と、前記第１のマスクに覆われていた前
記ＩｎＰ基板及び前記ダブルへテロ構造部の前記側面部
上に電流ブロック構造部を常圧下において６００℃以下
で有機金属気相成長法により形成する工程とを備える半
導体レーザの製造方法が提供される。かかる半導体レー
ザの製造方法は、常圧ＭＯＶＰＥ選択埋め込み成長にお
いて、ブロック層埋め込み構造部の形状を、ＩＩＩ族原
料の表面マイグレーション長を制御することにより所望
の形状にするものである。
【００１９】表面マイグレーション長を制御する手段と
して、成長中の供給Ｖ族圧力、成長温度等が挙げられ
る。例えば、凹凸形状を平坦に埋め込み成長するために
は（３１１）面等の高次面での成長速度と平坦面である
（１００）面での成長速度との差を利用すればよい。
して、成長中の供給Ｖ族圧力、成長温度等が挙げられ
る。例えば、凹凸形状を平坦に埋め込み成長するために
は（３１１）面等の高次面での成長速度と平坦面である
（１００）面での成長速度との差を利用すればよい。
【００２０】本発明は、この点に着目したものであり、
図４（ａ）で示しているように、高次面２１での成長速
度が（１００）面２２での成長速度より充分速ければ、
ＩｎＰ基板２３とＤＨ構造部２４とから成る凹凸形状２
５のうち、谷の部分が高次面成長により埋まりやすくな
る。成長速度の遅い（１００）面２２のみになれば、そ
の後は基板全面で平坦な（１００）面成長を続けるた
め、最終的に平坦形状が実現できる。
図４（ａ）で示しているように、高次面２１での成長速
度が（１００）面２２での成長速度より充分速ければ、
ＩｎＰ基板２３とＤＨ構造部２４とから成る凹凸形状２
５のうち、谷の部分が高次面成長により埋まりやすくな
る。成長速度の遅い（１００）面２２のみになれば、そ
の後は基板全面で平坦な（１００）面成長を続けるた
め、最終的に平坦形状が実現できる。
【００２１】この成長速度の違いは供給ＩＩＩ族原料の
表面マイグレーション長によって決まる。これを図５を
利用して説明する。図５（ａ）で示しているように、表
面マイグレーション長が長い場合、（１００）面２６上
に供給されたＩＩＩ族原料種２７は成長速度の速い高次
面２８に取り込まれやすい。
表面マイグレーション長によって決まる。これを図５を
利用して説明する。図５（ａ）で示しているように、表
面マイグレーション長が長い場合、（１００）面２６上
に供給されたＩＩＩ族原料種２７は成長速度の速い高次
面２８に取り込まれやすい。
【００２２】逆に図５（ｂ）で示しているように表面マ
イグレーション長が短い場合、ＩＩＩ族原料種７７は高
次面７８に取り込まれる前に成長に寄与することから、
高次面７８と（１００）面７６とでの成長速度の差は小
さくなる。そのため、図４（ｂ）で示すように、高次面
７１と（１００）面７２の成長速度がほぼ等しい場合に
は緩やかな凹凸形状を残したまま成長を続けることがわ
かる。
イグレーション長が短い場合、ＩＩＩ族原料種７７は高
次面７８に取り込まれる前に成長に寄与することから、
高次面７８と（１００）面７６とでの成長速度の差は小
さくなる。そのため、図４（ｂ）で示すように、高次面
７１と（１００）面７２の成長速度がほぼ等しい場合に
は緩やかな凹凸形状を残したまま成長を続けることがわ
かる。
【００２３】したがって、上述のように減圧成長での成
長条件と同様の成長条件で成長した場合、平坦形状が形
成できなかった原因は、表面マイグレーション長が短い
ためである。
長条件と同様の成長条件で成長した場合、平坦形状が形
成できなかった原因は、表面マイグレーション長が短い
ためである。
【００２４】ＩＩＩ族原料の表面マイグレーション長を
決める要因のひとつに、ＩＩＩ族原料と同時に供給され
るＶ族の圧力がある。常圧ＭＯＶＰＥ成長では、減圧成
長と比較して供給Ｖ族流量が同じ場合、例えば、Ｖ族原
料としてのＰＨ3の流量を２５０ｃｃ／ｍｉｎ（２５Ｔ
ｏｒｒから１５０Ｔｏｒｒ程度）とすると、成長に寄与
する実効的なＶ族圧力は５倍から１０倍高くなるため、
表面マイグレーション長は短くなる。したがって、表面
マイグレーション長を長くするためにはＶ族圧力を低く
することが望ましく、その手段として供給Ｖ族（ＰＨ
3）流量を従来の２５０ｃｃ／ｍｉｎ（２５Ｔｏｒｒか
ら１５０Ｔｏｒｒ程度）と比べて小流量にすればよい。
決める要因のひとつに、ＩＩＩ族原料と同時に供給され
るＶ族の圧力がある。常圧ＭＯＶＰＥ成長では、減圧成
長と比較して供給Ｖ族流量が同じ場合、例えば、Ｖ族原
料としてのＰＨ3の流量を２５０ｃｃ／ｍｉｎ（２５Ｔ
ｏｒｒから１５０Ｔｏｒｒ程度）とすると、成長に寄与
する実効的なＶ族圧力は５倍から１０倍高くなるため、
表面マイグレーション長は短くなる。したがって、表面
マイグレーション長を長くするためにはＶ族圧力を低く
することが望ましく、その手段として供給Ｖ族（ＰＨ
3）流量を従来の２５０ｃｃ／ｍｉｎ（２５Ｔｏｒｒか
ら１５０Ｔｏｒｒ程度）と比べて小流量にすればよい。
【００２５】また、Ｖ族圧力を低くする別の手段とし
て、ＰＨ3の分解効率の温度依存性が大きいことを利用
すればよい。成長温度を低くすれば、ＰＨ3の分解は抑
制されて実効的なＶ族圧力（Ｐ圧）が低くなり、供給Ｖ
族（ＰＨ3）流量を小流量にした場合と同様の効果を得
ることができる。
て、ＰＨ3の分解効率の温度依存性が大きいことを利用
すればよい。成長温度を低くすれば、ＰＨ3の分解は抑
制されて実効的なＶ族圧力（Ｐ圧）が低くなり、供給Ｖ
族（ＰＨ3）流量を小流量にした場合と同様の効果を得
ることができる。
【００２６】
【発明の実施の形態】次に、本発明の実施の形態による
有機金属気相成長（ＭＯＶＰＥ）による成膜方法、及び
これを用いた半導体レーザの製造方法につき、図面を参
照しながら説明する。
有機金属気相成長（ＭＯＶＰＥ）による成膜方法、及び
これを用いた半導体レーザの製造方法につき、図面を参
照しながら説明する。
【００２７】図１を参照すると、活性層を含むダブルへ
テロ構造部６を選択成長したＩｎＰ基板１において、該
ダブルへテロ構造部６頂上のみに成長阻止のためのＳｉ
Ｏ2膜をセルフアライン的に形成し、常圧ＭＯＶＰＥ炉
において電流ブロック構造部１４を選択埋め込み成長す
る。次に該ＳｉＯ2膜を除去してｐ−ＩｎＰクラッド層
１５を埋め込み成長する。
テロ構造部６を選択成長したＩｎＰ基板１において、該
ダブルへテロ構造部６頂上のみに成長阻止のためのＳｉ
Ｏ2膜をセルフアライン的に形成し、常圧ＭＯＶＰＥ炉
において電流ブロック構造部１４を選択埋め込み成長す
る。次に該ＳｉＯ2膜を除去してｐ−ＩｎＰクラッド層
１５を埋め込み成長する。
【００２８】図２を使って具体的に説明する。図２
（ａ）に示すように（１００）ｎ−ＩｎＰ基板１上に厚
さ約１００ｎｍのＳｉＯ2膜２を常圧ＣＶＤにより堆積
させる。次に、図２（ｂ）に示すようにこの堆積させた
ＳｉＯ2膜２を用いて［０１１］方向にマスク幅Ｗｍ、
開口幅Ｗｏのストライプマスク３を通常のフォトリソグ
ラフィ法により作製する。マスク幅は１μｍから１００
μｍ、特に５μｍから５０μｍ程度が望ましく、開口幅
は１μｍから５μｍ、特に１．５μｍから２μｍ程度が
望ましい。次に、図２（ｃ）に示すように開口領域４に
多重量子井戸構造（以下「ＭＱＷ構造」と略す）部５を
含むダブルへテロ構造（以下「ＤＨ構造」と略す）部６
を選択ＭＯＶＰＥ成長により作製する。ＭＱＷ構造部５
のうち、ウエル層７は０．７％圧縮歪み、膜厚５ｎｍの
ＩｎＧａＡｓＰ層、バリア層８は膜厚８ｎｍ、発光波長
１．１３μｍのＩｎＧａＡｓＰ層で、ＭＱＷ構造部５の
上下に膜厚６０ｎｍ、発光波長１．１３μｍのＩｎＧａ
ＡｓＰ―ＳＣＨ層９を配している。次に、図２（ｄ）に
示すようにＤＨ構造部６頂上のみにセルフアライン的に
ＳｉＯ2マスク１０を形成する。次に、図２（ｅ）に示
すようにこのＳｉＯ2マスクを利用してｐ−ＩｎＰ（キ
ャリア濃度３×１０17ｃｍ-3、膜厚０．７５μｍ）１
１、ｎ−ＩｎＰ（キャリア濃度７×１０17ｃｍ-3、膜厚
０．７μｍ）１２、ｐ−ＩｎＰ（キャリア濃度３×１０
18ｃｍ-3、膜厚０．１０μｍ）１３を順次、常圧選択Ｍ
ＯＶＰＥ成長にて形成し、電流ブロック構造部１４を作
製する。次に、図２（ｆ）に示すようにＳｉＯ2マスク
１０を除去した後、ｐ−ＩｎＰクラッド層１５、ｐ+−
ＩｎＧａＡｓコンタクト層１６を常圧成長にて形成す
る。最後に図２（ｇ）に示すように基板１側、コンタク
ト層１６側それぞれにｎ型電極１７、ｐ型電極１８をそ
れぞれ形成してＤＣ−ＰＢＨ構造１９を作製する。
（ａ）に示すように（１００）ｎ−ＩｎＰ基板１上に厚
さ約１００ｎｍのＳｉＯ2膜２を常圧ＣＶＤにより堆積
させる。次に、図２（ｂ）に示すようにこの堆積させた
ＳｉＯ2膜２を用いて［０１１］方向にマスク幅Ｗｍ、
開口幅Ｗｏのストライプマスク３を通常のフォトリソグ
ラフィ法により作製する。マスク幅は１μｍから１００
μｍ、特に５μｍから５０μｍ程度が望ましく、開口幅
は１μｍから５μｍ、特に１．５μｍから２μｍ程度が
望ましい。次に、図２（ｃ）に示すように開口領域４に
多重量子井戸構造（以下「ＭＱＷ構造」と略す）部５を
含むダブルへテロ構造（以下「ＤＨ構造」と略す）部６
を選択ＭＯＶＰＥ成長により作製する。ＭＱＷ構造部５
のうち、ウエル層７は０．７％圧縮歪み、膜厚５ｎｍの
ＩｎＧａＡｓＰ層、バリア層８は膜厚８ｎｍ、発光波長
１．１３μｍのＩｎＧａＡｓＰ層で、ＭＱＷ構造部５の
上下に膜厚６０ｎｍ、発光波長１．１３μｍのＩｎＧａ
ＡｓＰ―ＳＣＨ層９を配している。次に、図２（ｄ）に
示すようにＤＨ構造部６頂上のみにセルフアライン的に
ＳｉＯ2マスク１０を形成する。次に、図２（ｅ）に示
すようにこのＳｉＯ2マスクを利用してｐ−ＩｎＰ（キ
ャリア濃度３×１０17ｃｍ-3、膜厚０．７５μｍ）１
１、ｎ−ＩｎＰ（キャリア濃度７×１０17ｃｍ-3、膜厚
０．７μｍ）１２、ｐ−ＩｎＰ（キャリア濃度３×１０
18ｃｍ-3、膜厚０．１０μｍ）１３を順次、常圧選択Ｍ
ＯＶＰＥ成長にて形成し、電流ブロック構造部１４を作
製する。次に、図２（ｆ）に示すようにＳｉＯ2マスク
１０を除去した後、ｐ−ＩｎＰクラッド層１５、ｐ+−
ＩｎＧａＡｓコンタクト層１６を常圧成長にて形成す
る。最後に図２（ｇ）に示すように基板１側、コンタク
ト層１６側それぞれにｎ型電極１７、ｐ型電極１８をそ
れぞれ形成してＤＣ−ＰＢＨ構造１９を作製する。
【００２９】ブロック層成長の際、その形状を平坦にし
たければ、成長中のＰＨ3流量（Ｖ族圧）を通常の流量
と比較して約１／２から１／１００に絞る。特に、１／
１０程度が望ましい。例えば、従来の流量が２５０ｃｃ
／ｍｉｎならば、２５ｃｃ／ｍｉｎ程度にすればよい。
このとき、高次面での成長速度は（１００）面での成長
速度と比較して、従来の成長方法では約１．３倍であっ
たが、本発明の成長方法を用いれば、約２．５倍速くな
る。その結果、図１及び、図３に示すブロック層構造の
最も膜厚の厚い部分（Ａ）１４１及び、４４１と最も膜
厚の薄い部分（Ｂ）１４２及び、４４２との比「Ｂ／
Ａ」は従来の成長方法では０．７程度であったが、本発
明の成長方法により０．９以上と大幅に改善された。逆
に、凹凸形状を残すにはＶ族圧を高くすることが望まし
い。
たければ、成長中のＰＨ3流量（Ｖ族圧）を通常の流量
と比較して約１／２から１／１００に絞る。特に、１／
１０程度が望ましい。例えば、従来の流量が２５０ｃｃ
／ｍｉｎならば、２５ｃｃ／ｍｉｎ程度にすればよい。
このとき、高次面での成長速度は（１００）面での成長
速度と比較して、従来の成長方法では約１．３倍であっ
たが、本発明の成長方法を用いれば、約２．５倍速くな
る。その結果、図１及び、図３に示すブロック層構造の
最も膜厚の厚い部分（Ａ）１４１及び、４４１と最も膜
厚の薄い部分（Ｂ）１４２及び、４４２との比「Ｂ／
Ａ」は従来の成長方法では０．７程度であったが、本発
明の成長方法により０．９以上と大幅に改善された。逆
に、凹凸形状を残すにはＶ族圧を高くすることが望まし
い。
【００３０】図７に、ＰＨ3の供給圧力とブロック層の
傾斜角度との関係を示す。ここで、傾斜角度とは、（１
００）面と高次面との角度を指す。図７に示すように、
ＰＨ 3の供給圧力を低くするにつれて傾斜角度が大きく
なっていることが分かる。傾斜角度が大きい場合、図４
（ａ）に示すように、成長につれて凹凸形状が収束する
ため、最終的に（１００）面のみからなる平坦表面が得
られる。尚、図７は、ＰＨ3の供給圧力が０．６５Ｔｏ
ｒｒ〜６．２Ｔｏｒｒの範囲にある場合におけるブロッ
ク層の傾斜角度を示すものである。
傾斜角度との関係を示す。ここで、傾斜角度とは、（１
００）面と高次面との角度を指す。図７に示すように、
ＰＨ 3の供給圧力を低くするにつれて傾斜角度が大きく
なっていることが分かる。傾斜角度が大きい場合、図４
（ａ）に示すように、成長につれて凹凸形状が収束する
ため、最終的に（１００）面のみからなる平坦表面が得
られる。尚、図７は、ＰＨ3の供給圧力が０．６５Ｔｏ
ｒｒ〜６．２Ｔｏｒｒの範囲にある場合におけるブロッ
ク層の傾斜角度を示すものである。
【００３１】本発明の主眼は常圧ＭＯＶＰＥ埋め込み選
択成長において、ブロック層成長中の供給ＩＩＩ族原料
の表面マイグレーション長を制御して所望の埋め込み形
状を実現することにある。第１の実施例では、平坦形状
を実現するためにＰＨ3流量を小流量にして供給Ｖ族圧
を低くする手法を取った。Ｖ族圧を低くする別の手法と
して、成長温度を結晶成長が可能な範囲で従来の成長温
度と比較して低くする方法がある。Ｖ族原料であるＰＨ
3の分解効率は温度依存性が大きく、成長温度の低温化
によりＰＨ3の分解は抑制され成長に寄与する実効的な
Ｖ族圧力（Ｐ圧）は小さくなる。その結果、ＩＩＩ族表
面マイグレーション長を長くすることができ、ブロック
層形状の平坦化が実現できる。例えば、従来の成長温度
は６２５℃から６５０℃程度が一般的であるが、常圧Ｍ
ＯＶＰＥ埋め込み選択成長におけるブロック層成長中の
成長温度は６００℃以下、特に５７５℃程度にすればよ
い。このとき、ＰＨ3の分解効率は１／１０程度になる
ため、ＰＨ3流量を１／１０にした場合と同等の効果を
得ることができる。
択成長において、ブロック層成長中の供給ＩＩＩ族原料
の表面マイグレーション長を制御して所望の埋め込み形
状を実現することにある。第１の実施例では、平坦形状
を実現するためにＰＨ3流量を小流量にして供給Ｖ族圧
を低くする手法を取った。Ｖ族圧を低くする別の手法と
して、成長温度を結晶成長が可能な範囲で従来の成長温
度と比較して低くする方法がある。Ｖ族原料であるＰＨ
3の分解効率は温度依存性が大きく、成長温度の低温化
によりＰＨ3の分解は抑制され成長に寄与する実効的な
Ｖ族圧力（Ｐ圧）は小さくなる。その結果、ＩＩＩ族表
面マイグレーション長を長くすることができ、ブロック
層形状の平坦化が実現できる。例えば、従来の成長温度
は６２５℃から６５０℃程度が一般的であるが、常圧Ｍ
ＯＶＰＥ埋め込み選択成長におけるブロック層成長中の
成長温度は６００℃以下、特に５７５℃程度にすればよ
い。このとき、ＰＨ3の分解効率は１／１０程度になる
ため、ＰＨ3流量を１／１０にした場合と同等の効果を
得ることができる。
【００３２】図８に、成長温度とブロック層の傾斜角度
との関係を示す。図８に示すように、６００℃以下にな
ると傾斜角度が急激に大きくなっていることが分かる。
傾斜角度が大きい場合、図４（ａ）に示すように、成長
につれて凹凸形状が収束するため、最終的に（１００）
面のみからなる平坦表面が得られる。
との関係を示す。図８に示すように、６００℃以下にな
ると傾斜角度が急激に大きくなっていることが分かる。
傾斜角度が大きい場合、図４（ａ）に示すように、成長
につれて凹凸形状が収束するため、最終的に（１００）
面のみからなる平坦表面が得られる。
【００３３】
【発明の効果】本発明の効果は、ブロック埋め込み構造
部の形状を自在に制御できるということである。これに
より、選択成長技術を用いた半導体レーザの素子特性を
大幅に向上することができるようになる。
部の形状を自在に制御できるということである。これに
より、選択成長技術を用いた半導体レーザの素子特性を
大幅に向上することができるようになる。
【００３４】ブロック埋め込み構造部の形状を自在に制
御できる理由は、供給するＩＩＩ族原料の表面マイグレ
ーション長を供給Ｖ族圧及び、成長温度により制御して
いるためである。
御できる理由は、供給するＩＩＩ族原料の表面マイグレ
ーション長を供給Ｖ族圧及び、成長温度により制御して
いるためである。
【図１】本発明による半導体レーザの断面図である。
【図２】本発明による半導体レーザの製造方法を工程順
に示す図である。
に示す図である。
【図３】電流ブロック構造部に生じる凹凸について説明
する図である。
する図である。
【図４】凹凸形状の平坦化について説明する図である。
【図５】凹凸形状が平坦化される原理について説明する
図である。
図である。
【図６】従来の半導体レーザの製造方法を工程順に示す
図である。
図である。
【図７】ＰＨ3の供給圧力とブロック層の傾斜角度との
関係を示す図である。
関係を示す図である。
【図８】成長温度とブロック層の傾斜角度との関係を示
す図である。
す図である。
１，２３，３１、７３ ＩｎＰ基板 ２ ＳｉＯ2膜 ３ ストライプマスク ４ 開口領域 ５ ＭＱＷ構造部 ６，２４，３６，７４ ＤＨ構造部 ７ ウェル層 ８ バリア層 ９ ＳＣＨ層 １０ ＳｉＯ2マスク １１，１３ ｐ−ＩｎＰ １２ ｎ−ＩｎＰ １４，４４ 電流ブロック構造部 １６ ｐ+−ＩｎＧａＡｓコンタクト部 １５，４５ ｐ−ＩｎＰクラッド層 １７ ｎ型電極 １８ ｐ型電極 １９ ＤＣ−ＰＢＨ構造 ２１，２８，７１，７８ 高次面 ２２，２６，７２，７６ （１００）面 ２５，７５ 凹凸形状 ２７，７７ ＩＩＩ族原料種 １４１，４４１ 膜厚Ａ １４２，４４２ 膜厚Ｂ
Claims (7)
- 【請求項１】 ＩＩＩ族元素及びＶ族元素からなり（１
００）面及び高次面を有する化合物半導体層を常圧下で
有機金属気相成長させる成膜方法において、ＩＩＩ族原
料及びＶ族原料を供給し、前記化合物半導体層の成長温
度を６００℃以下に保つことによりＩＩＩ族原料の表面
マイグレーション長を長くすることを特徴とする成膜方
法。 - 【請求項２】 前記成長温度が５７５℃〜６００℃であ
ることを特徴とする請求項１記載の成膜方法。 - 【請求項３】 前記ＩＩＩ族原料はＩｎであり、前記Ｖ
族原料はＰであることを特徴とする請求項１又は２記載
の成膜方法。 - 【請求項４】 ＩＩＩ族元素及びＶ族元素からなり（１
００）面及び高次面を有する化合物半導体層を常圧下で
有機金属気相成長させる成膜方法において、Ｖ族原料の
供給圧力を６．２Ｔｏｒｒ以下とすることにより、ＩＩ
Ｉ族原料の表面マイグレーション長を長くしながら前記
化合物半導体層を成長させることを特徴とする成膜方
法。 - 【請求項５】 ＩＩＩ族元素及びＶ族元素からなり（１
００）面及び高次面を有する化合物半導体層を常圧下で
有機金属気相成長させる成膜方法において、Ｖ族原料の
供給圧力を０．６５Ｔｏｒｒ程度とすることにより、Ｉ
ＩＩ族原料の表面マイグレーション長を長くしながら前
記化合物半導体層を成長させることを特徴とする成膜方
法。 - 【請求項６】 ＩＩＩ族元素及びＶ族元素からなり（１
００）面及び高次面を有する化合物半導体層を常圧下で
有機金属気相成長させる成膜方法において、ＩＩＩ族原
料及びＶ族原料を供給し、前記Ｖ族原料の供給圧力を
６．２Ｔｏｒｒ以下とするとともに前記化合物半導体層
の成長温度を６００℃以下に保つことを特徴とする成膜
方法。 - 【請求項７】 ＩｎＰ基板上に第１のマスクを選択的に
形成する工程と、前記第１のマスクに覆われていない前
記ＩｎＰ基板上に頂部及び側面部を有するダブルへテロ
構造部を有機金属気相成長法により形成する工程と、前
記第１のマスクを除去する工程と、前記ダブルへテロ構
造部の前記頂部に第２のマスクを形成する工程と、前記
第１のマスクに覆われていた前記ＩｎＰ基板及び前記ダ
ブルへテロ構造部の前記側面部上に電流ブロック構造部
を常圧下において６００℃以下で有機金属気相成長法に
より形成する工程とを備える半導体レーザの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11060184A JP2000260714A (ja) | 1999-03-08 | 1999-03-08 | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 |
| US09/396,857 US6300153B1 (en) | 1999-03-08 | 1999-09-15 | Metal organic vapor phase epitaxy and method for manufacturing semiconductor laser device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11060184A JP2000260714A (ja) | 1999-03-08 | 1999-03-08 | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000260714A true JP2000260714A (ja) | 2000-09-22 |
Family
ID=13134831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11060184A Pending JP2000260714A (ja) | 1999-03-08 | 1999-03-08 | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6300153B1 (ja) |
| JP (1) | JP2000260714A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332360A (ja) * | 1999-05-25 | 2000-11-30 | Nec Corp | 半導体レーザの製造方法 |
| JP2005167050A (ja) * | 2003-12-04 | 2005-06-23 | Nec Compound Semiconductor Devices Ltd | 高抵抗埋め込み型半導体レーザ及びその製造方法 |
| WO2005117217A1 (ja) * | 2004-05-26 | 2005-12-08 | Nippon Telegraph And Telephone Corporation | 半導体光素子及びその製造方法 |
| JP2017130657A (ja) * | 2016-01-14 | 2017-07-27 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子の製造方法および光半導体素子 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7440666B2 (en) * | 2004-02-25 | 2008-10-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Buried heterostucture device having integrated waveguide grating fabricated by single step MOCVD |
| US7184640B2 (en) * | 2004-02-25 | 2007-02-27 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Buried heterostructure device fabricated by single step MOCVD |
| CN107681461B (zh) * | 2012-05-17 | 2019-12-27 | 菲尼萨公司 | 用于无源光网络(pon)应用的直接调制激光器 |
| WO2016087888A1 (en) * | 2014-12-03 | 2016-06-09 | Alpes Lasers Sa | Quantum cascade laser with current blocking layers |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3729210B2 (ja) * | 1994-07-26 | 2005-12-21 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3007928B2 (ja) * | 1995-02-22 | 2000-02-14 | 日本電気株式会社 | 光半導体素子の製造方法 |
| JP3423203B2 (ja) * | 1997-03-11 | 2003-07-07 | シャープ株式会社 | 半導体レーザ素子の製造方法 |
| JP3045115B2 (ja) * | 1997-09-30 | 2000-05-29 | 日本電気株式会社 | 光半導体装置の製造方法 |
-
1999
- 1999-03-08 JP JP11060184A patent/JP2000260714A/ja active Pending
- 1999-09-15 US US09/396,857 patent/US6300153B1/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332360A (ja) * | 1999-05-25 | 2000-11-30 | Nec Corp | 半導体レーザの製造方法 |
| JP3303844B2 (ja) | 1999-05-25 | 2002-07-22 | 日本電気株式会社 | 半導体レーザの製造方法 |
| JP2005167050A (ja) * | 2003-12-04 | 2005-06-23 | Nec Compound Semiconductor Devices Ltd | 高抵抗埋め込み型半導体レーザ及びその製造方法 |
| WO2005117217A1 (ja) * | 2004-05-26 | 2005-12-08 | Nippon Telegraph And Telephone Corporation | 半導体光素子及びその製造方法 |
| US7701993B2 (en) | 2004-05-26 | 2010-04-20 | Nippon Telegraph And Telephone Corporation | Semiconductor optical device and a method of fabricating the same |
| JP2017130657A (ja) * | 2016-01-14 | 2017-07-27 | 住友電工デバイス・イノベーション株式会社 | 光半導体素子の製造方法および光半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6300153B1 (en) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517091B2 (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| US6320209B1 (en) | Epitaxial lateral overgrowth of gallium nitride based semiconductive oxide selective growth mask and method for fabricating the same | |
| JP3729210B2 (ja) | 半導体装置の製造方法 | |
| JP2000260714A (ja) | 有機金属気相成長による成膜方法及びこれを用いた半導体レーザの製造方法 | |
| JP4002422B2 (ja) | 半導体素子およびその作製方法 | |
| US7998770B2 (en) | Method for forming a semiconductor light-emitting device | |
| JP2002232082A (ja) | 埋込型半導体レーザ素子の製造方法、及び埋込型半導体レーザ素子 | |
| JP2007184491A (ja) | 分布帰還型半導体レーザ | |
| JP2001007443A (ja) | 半導体発光装置の製造方法 | |
| JP3267582B2 (ja) | 半導体レーザの製造方法 | |
| JP2006253212A (ja) | 半導体レーザ | |
| JPH077232A (ja) | 光半導体装置 | |
| JP4325558B2 (ja) | 半導体レーザ、および半導体レーザを作製する方法 | |
| JP3303844B2 (ja) | 半導体レーザの製造方法 | |
| JP3684519B2 (ja) | 半導体レーザの製造方法 | |
| JP2000174388A (ja) | 半導体レーザその製造方法 | |
| JPH08264878A (ja) | 埋込型半導体レーザ装置及びその製造方法 | |
| JP4033519B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP4826019B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JP2000077789A (ja) | 半導体レーザの製造方法 | |
| JP3664928B2 (ja) | 半導体レーザの製造方法 | |
| JP3877823B2 (ja) | 半導体レーザ装置 | |
| JP3994928B2 (ja) | 半導体レーザの製造方法 | |
| JP2004055881A (ja) | 光半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020709 |