[go: up one dir, main page]

WO2005057744A1 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
WO2005057744A1
WO2005057744A1 PCT/JP2004/018695 JP2004018695W WO2005057744A1 WO 2005057744 A1 WO2005057744 A1 WO 2005057744A1 JP 2004018695 W JP2004018695 W JP 2004018695W WO 2005057744 A1 WO2005057744 A1 WO 2005057744A1
Authority
WO
WIPO (PCT)
Prior art keywords
dielectric film
layer
film
semiconductor
quantum well
Prior art date
Application number
PCT/JP2004/018695
Other languages
English (en)
French (fr)
Inventor
Yumi Yamada
Original Assignee
The Furukawa Electric Co., Ltd.
Mitsui Chemicals, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by The Furukawa Electric Co., Ltd., Mitsui Chemicals, Inc. filed Critical The Furukawa Electric Co., Ltd.
Priority to EP04807054.4A priority Critical patent/EP1699121B1/en
Priority to JP2005516238A priority patent/JP4833664B2/ja
Publication of WO2005057744A1 publication Critical patent/WO2005057744A1/ja
Priority to US11/452,970 priority patent/US7671357B2/en
Priority to US12/683,090 priority patent/US7777216B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2072—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by vacancy induced diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device including a window structure or the like and a semiconductor device including a partially mixed crystal part.
  • a so-called window structure in which the active layer near the emission end face is made of a material having a larger forbidden band width than the central active layer is effective.
  • the forbidden band width at the end face of the laser light emission side is wide, so that the absorption of the laser light is reduced and the generation of COD can be suppressed.
  • the window structure is formed by an independent semiconductor process.
  • the portion where the window is to be formed is removed by etching or the like, and a material having properties corresponding to the window is embedded in this portion.
  • the formation of this window structure can also be realized by mixing (disordering) the portion where the window is to be formed.
  • the method of mixed crystal formation is by ion implantation (Patent Literature 1), by impurity-impregnated kneading (Patent Literature 2), by dielectric film formation, etc. There is.
  • a mixed crystal is formed by generating atomic vacancies in the semiconductor crystal and disordering the crystal structure of the quantum well active layer by diffusion of the vacancies.
  • the mixed crystal portion thus exhibits different physical properties from those before the mixed crystal. For example, they will have different forbidden bands and different refractive indices. By utilizing this fact, the band gap near the end face of the semiconductor laser can be widened and COD can be suppressed.
  • a method using a dielectric film diffuses constituent atoms in the semiconductor into the dielectric film by forming the dielectric film on the surface of the semiconductor layer and heating the semiconductor film. In this method, atomic vacancies are generated in the semiconductor to diffuse the atomic vacancies to cause a mixed crystal of the semiconductor crystal.
  • SiO was used as the dielectric film (Patent Document 3).
  • the mixed crystal forming method using this dielectric film is superior in that it introduces less defects into the crystal compared to the method by ion implantation and the like.
  • Patent Document 1 JP-A-10-200190
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2000-208870
  • Patent Document 3 JP-A-5-29714
  • FIG. 12 is a vertical cross-sectional view in the direction of the laser resonator, schematically showing a phenomenon during the heat treatment for alloying in a conventional semiconductor laser device having a window structure.
  • an SiO alloying promoting film 42 is formed on the surface of the semiconductor laser device above the window forming region 28a, and the alloying heat treatment is performed.
  • the present invention has been made in view of the above, and has been made to prevent the adverse effects of heat treatment when fabricating a window structure or the like in a semiconductor laser device, and to produce a semiconductor device having high output and excellent long-term reliability.
  • the purpose is to enable.
  • the present invention has been made to achieve the above object, and relates to a method of manufacturing a semiconductor device including a semiconductor element including a portion to be mixed.
  • a method for manufacturing a semiconductor device includes a first step of stacking a predetermined semiconductor layer including at least an active layer made of a quantum well active layer on a semiconductor substrate; A second step of forming a first dielectric film on a first portion of the semiconductor layer surface, and a second portion of the semiconductor layer surface made of the same material as the first dielectric film; A third step of forming a second dielectric film having a lower density than the first dielectric film, and a lamination comprising the semiconductor layer, the first dielectric film, and the second dielectric film A fourth step of heat-treating the body to crystallize the quantum well layer below the second dielectric film, and a fifth step of cleaving the laminate at a substantially central portion of the second portion. And characterized in that:
  • the refractive index of the first dielectric film may be different from that of the first dielectric film and the second dielectric film.
  • the refractive index of the second dielectric film is equal to or more than a predetermined value determined depending on the film formation conditions of the dielectric film, and It is characterized by being less than the predetermined value.
  • the silicon composition ratio of the first dielectric film may be a stoichiometric composition ratio of the dielectric film.
  • the silicon composition ratio of the second dielectric film, which is larger than that, is smaller than the stoichiometric composition ratio of the dielectric film.
  • the method for manufacturing a semiconductor device according to a seventh aspect of the present invention is the method according to the above sixteenth aspect, wherein the first dielectric film and the second dielectric film are formed of silicon nitride. It is characterized by being a membrane.
  • the second step may include the step of forming the first dielectric film in a chamber. Before the first Disposing a heat source on a path through which the precursor passes, and decomposing the first precursor in the presence of the heat source; and exposing the first portion of the semiconductor device in the chamber.
  • the second step may include the step of forming the first dielectric film in a chamber. Disposing a heat source on a path through which a first precursor passes, and decomposing and reacting the first precursor in the presence of the heat source; and Exposing a portion of the second dielectric film in the chamber on a path through which a second precursor of the second dielectric film passes.
  • the first precursor and the second precursor contain silane and ammonia.
  • the silane content in the first precursor is larger than the silane content in the second precursor.
  • the second step and the third step may be performed by a catalytic CVD method.
  • the first step may be performed on at least one side in a stacking direction of the quantum well layers. Laminating an optical waveguide layer, and embedding a semiconductor layer of a conductivity type opposite to the conductivity type of the optical waveguide layer in the optical waveguide layer below the second portion. And characterized in that:
  • the first step may include the step of forming the quantum well layer on both sides in a stacking direction of the quantum well layer.
  • the first step may include any one of a single quantum well structure and a multiple quantum well structure. It is characterized by including stacking.
  • the method of manufacturing a semiconductor device according to the present invention includes the following other embodiments.
  • the first mode includes a protective film forming step of forming a first dielectric film as a protective film on a semiconductor element surface corresponding to at least a portion of the semiconductor element surface that does not have a mixed crystal; A second material having the same material strength as the first dielectric film and having a lower density than the first dielectric film as a mixed crystal accelerating film on at least the surface of the semiconductor element corresponding to the portion to be mixed.
  • the method includes a mixed crystal formation promoting film forming step of forming a dielectric film, and a mixed crystal formation step of performing a mixed crystal formation on the mixed crystal forming portion by a heat treatment.
  • a second mode is a protective film forming step of forming a first dielectric film as a protective film on a semiconductor element surface corresponding to at least a portion of the semiconductor element surface that does not have a mixed crystal; At least the surface of the semiconductor element corresponding to the portion to be mixed crystal has the same material strength as the first dielectric film as a mixed crystal accelerating film, and has a lower refractive index than the first dielectric film.
  • a third mode is a protective film forming step of forming a first dielectric film containing silicon as a protective film on a semiconductor element surface corresponding to at least a portion of the semiconductor element surface that does not have a mixed crystal.
  • the material of the semiconductor element On the surface of the semiconductor element corresponding to at least the portion where the alloy is to be crystallized, the material of the semiconductor element has the same material strength as that of the first dielectric film as an alloying promoting film, and has a higher Si composition than the first dielectric film.
  • the method includes a mixed crystal formation promoting film forming step of forming a second dielectric film having a low ratio, and a mixed crystal formation step of performing the mixed crystal formation for the portion to be mixed mixed by a heat treatment.
  • the Si composition ratio of the first dielectric film is larger than the stoichiometric composition ratio of the dielectric film
  • the Si composition ratio of the second dielectric film is It may include a ratio smaller than the stoichiometric composition ratio of the film.
  • a fourth mode is a protective film forming step of forming a first dielectric film as a protective film on a semiconductor element surface corresponding to at least a portion of the semiconductor element surface that does not have a mixed crystal, At least on the surface of the semiconductor element corresponding to the portion to be mixed-crystallized, the material strength is the same as that of the first dielectric film as a mixed-crystallization promoting film, and the hydrogen concentration in the film is higher than that of the first dielectric film.
  • the first dielectric film and the second dielectric film are silicon nitride films.
  • the protective film forming step comprises disposing a heat source on a path through which a first precursor of the first dielectric film to be formed passes; The first precursor is subjected to a decomposition reaction in the presence of the heat source, and at least a part of the surface of the semiconductor element corresponding to a portion that is not mixed-crystallized is exposed to an atmosphere after the decomposition reaction.
  • a heat source is arranged on a path through which a second precursor of the second dielectric film to be formed passes, and the second precursor is decomposed in the presence of the heat source. And by exposing a part of the surface of the semiconductor element corresponding to at least a part where the mixed crystal is formed in the atmosphere after the decomposition reaction.
  • a seventh aspect is the first to fifth aspects, wherein the protective film forming step comprises disposing a heat source on a path through which a first precursor of the first dielectric film to be formed passes; The first precursor is subjected to a decomposition reaction in the presence of the heat source, and at least a mixed crystal is not formed in an atmosphere after the decomposition reaction. Is performed by exposing a partial surface of the semiconductor element corresponding to the portion where the second precursor for the second dielectric film to be formed passes, on the path through which the second precursor of the second dielectric film to be formed passes.
  • a heat source is disposed on the first substrate, a decomposition reaction of the second precursor is performed in the presence of the heat source, and a surface of the semiconductor element corresponding to at least a portion to be mixed-crystallized is exposed to an atmosphere after the decomposition reaction.
  • the first and second precursors are a compound containing nitrogen and silicon, or a mixture of a nitrogen compound and a silicon compound.
  • the first precursor and the second precursor include silane (SiH 4) and ammonia (NH 3), and Contains silane in the body
  • the amount is characterized by being larger than the silane content in the second precursor.
  • a first dielectric film having a large silicon composition ratio and a large density and a second dielectric film having a small silicon composition ratio and a small density are formed.
  • the protective film forming step and the mixed crystal promotion film forming step use a catalytic CVD (Catalytic chemical vapor deposition) method.
  • the mixed crystal portion has a window structure that does not absorb laser light near at least one end face in a resonance direction.
  • the non-mixed portion is a semiconductor laser device constituting an active layer having a quantum well structure.
  • the semiconductor element may include a current non-injection region that prevents current injection into the mixed crystal portion.
  • the length Ln of the current non-injection region measured from the end of the semiconductor element is Lw ⁇ Ln ⁇ Lw + 10, where Lw is the length of the mixed crystallized portion measured from the end of the semiconductor element. It is preferable to set the range of ⁇ m.
  • the current non-injection region is preferably a semiconductor layer buried in the semiconductor element and having a conductivity type opposite to that of a surrounding semiconductor layer.
  • the semiconductor element is an n-type or p-type optical waveguide having a forbidden band width equal to or larger than the forbidden band width of the active layer on both sides in the stacking direction of the active layer.
  • N-type and p-type claddings each having a forbidden band width equal to or greater than the forbidden band width of the optical waveguide layer so that the active layer and the optical waveguide layer are sandwiched from both sides in the stacking direction.
  • Layers are provided, respectively, between the active layer and the optical waveguide layer, the active layer and the optical waveguide.
  • a carrier block layer having a forbidden bandwidth equal to or larger than each forbidden bandwidth of the waveguide layer is provided.
  • a dense dielectric film having a high density has a small effect of absorbing Ga atoms when formed on a semiconductor crystal, whereas a dielectric film having a low density is formed on a semiconductor crystal.
  • the effect of absorbing Ga atoms is considered to be large.
  • atomic vacancies are formed in the semiconductor crystal in portions where the density is low and the dielectric film is formed, and atomic vacancies are not easily formed in the portion where the high-density dielectric film is formed immediately. Therefore, when heat treatment is performed, mixed crystal formation of multiple quantum wells occurs in a dielectric film having a low density, and does not occur in a dielectric film having a high density. That is, a dielectric film having a high density functions as a protective film and a dielectric film having a low density functions as a facilitating film for mixed crystal formation.
  • the magnitude of a physical property value including the density of a dielectric film can be determined by the magnitude of a refractive index.
  • the present inventor focuses on the refractive index of the dielectric film, and particularly determines whether the first and second dielectric films function as a protective film or an alloying promotion film, and particularly, determines the film forming temperature and pressure. It has been found that it is possible to make a determination based on a predetermined value determined depending on the film forming conditions and the film forming apparatus.
  • the first dielectric film can function as a protective film
  • the second dielectric film can function as a mixed crystal accelerating film
  • the magnitude of the density of the dielectric film can also be determined by the magnitude of the composition ratio of Si in the dielectric film.
  • the second dielectric film in which the Si composition of the formed first dielectric film is larger than the stoichiometric composition ratio of the dielectric film is considered.
  • the first dielectric film is formed into a protective film and the second dielectric
  • the body film can function as a mixed crystal formation promoting film.
  • the amount of hydrogen in the first dielectric film is determined by the amount of hydrogen in the second dielectric film. If smaller, the first dielectric film can function as a protective film and the second dielectric film can function as a mixed crystal accelerating film. [0041]
  • the density of the first dielectric film is high, and when formed on a semiconductor crystal, the effect of absorbing Ga atoms is small. 2. The density of the dielectric film is low, and the effect of absorbing Ga atoms is large when the film is formed on a semiconductor crystal.
  • the first dielectric film functions as a protective film and the second dielectric film functions as an accelerating film against mixed crystal formation.
  • the portion to be crystallized may be located near at least one end face in the resonance direction so as not to absorb laser light, to form a window structure, and not to be crystallized.
  • This is a semiconductor laser device whose part constitutes an active layer having a quantum well structure.
  • the length Ln of the current non-injection region which preferably has a current non-injection region for preventing current injection into a mixed crystal portion, is preferably set to It is particularly preferable that the length of the portion to be crystallized is Lw, where Lw ⁇ Ln ⁇ Lw + 10 ⁇ m. Note that the length here indicates a length along the resonator direction.
  • the current non-injection region is preferably a semiconductor layer embedded in the semiconductor laser and having a conductivity type opposite to that of a surrounding semiconductor layer.
  • n-type and p-type optical waveguide layers having a forbidden band width equal to or larger than the forbidden band width of the active layer are provided on both sides of the active layer, respectively.
  • N-type and p-type cladding layers having a bandgap equal to or larger than the bandgap of the optical waveguide layer are provided so as to sandwich the layer and the optical waveguide layer, respectively, between the active layer and the optical waveguide layer. It is particularly preferable that a carrier block layer having a forbidden bandwidth equal to or greater than each of the forbidden bandwidths of the active layer and the optical waveguide layer is provided.
  • a decomposition reaction of a precursor represented by a catalytic CVD method is utilized prior to the crystallizing step.
  • a protective film is formed on the surface of the semiconductor element corresponding to the portion where no mixed crystal is formed.
  • the precursor is a compound containing nitrogen and silicon, or a mixture of a nitrogen compound and a silicon compound. Oxygen is not mixed into the semiconductor element, and a semiconductor element excellent in long-term reliability can be provided.
  • the current non-injection region is provided corresponding to the mixed crystal portion, no current is injected into the portion where the atomic vacancies are formed by the mixed crystal heat treatment, and the reliability of crystal quality is improved. .
  • non-radiative recombination near the end face is suppressed, and in combination with the window structure due to mixed crystal, it is more effective in preventing C ⁇ D.
  • the gap between each of the active layer and the optical waveguide layer is equal to or more than the forbidden band width.
  • the optical waveguide layer can be made of a low aluminum (A1) layer or GaAs, particularly in an AlGaAs-based semiconductor laser device. For this reason, the quality of the regrowth interface accompanying the fabrication of the current non-injection layer is improved, and an increase in operating voltage can be avoided, and a semiconductor laser device having excellent long-term reliability can be provided.
  • the present invention relating to a new method of manufacturing a semiconductor laser device has been completed. That is, the present invention provides a method for manufacturing a quantum well semiconductor laser device having a window structure formed by the mixed crystal structure of the quantum well structure. Forming a protective film for blocking, and forming an alloying promoting film in a portion where the quantum well structure is to be alloyed, and selecting the composition of the dielectric film to be formed in each step. This makes it possible to form the protective film and the mixed crystal accelerating film with great ease and certainty. Therefore, according to the present invention, the manufacturing process of a semiconductor laser device having a region where a quantum well is mixed crystal, such as a window structure for preventing C ⁇ D, is simplified, and the yield is improved.
  • FIGS. 1 (a) and 1 (b) are cross-sectional views showing a semiconductor laser device according to an embodiment of the present invention, showing an epitaxy and a manufacturing method.
  • 2 (a) to 2 (c) are cross-sectional views showing steps of forming and patterning a dielectric film for forming a window structure of a semiconductor laser device according to an embodiment of the present invention.
  • FIGS. 3 (a) and 3 (b) are longitudinal sectional views showing steps for forming a window structure of a semiconductor laser device according to an embodiment of the present invention.
  • FIGS. 4 (a) and 4 (b) are cross-sectional views showing steps of cleaving and forming a high-reflection and low-reflection film of the semiconductor laser device according to the embodiment of the present invention.
  • FIGS. 5 (a) and 5 (b) are cross-sectional views of the semiconductor laser device according to the embodiment of the present invention as viewed from an end face side showing an epitaxy wafer fabrication.
  • FIG. 6 is a cross-sectional view showing a heating device for forming a window structure of the semiconductor laser device according to the embodiment of the present invention.
  • FIG. 7 is a schematic diagram showing a configuration of a catalytic CVD method according to an embodiment of the present invention.
  • Fig. 8 shows the results when a SiN film is formed on a compound semiconductor epitaxial wafer containing a quantum well structure using catalytic CVD and plasma CVD.
  • 4 is a graph showing the relationship between the refractive index (horizontal axis) and the amount of energy shift (meV, vertical axis) of the peak wavelength of the photoluminescence spectrum of the wafer before and after heat treatment.
  • FIG. 9 is a cross-sectional view showing another mode of forming a dielectric film in the method for manufacturing a semiconductor laser device according to the embodiment of the present invention.
  • FIG. 10 (a) is a schematic diagram showing a distribution of forbidden bandwidths in a SCH structure according to the present invention
  • FIG. 10 (b) is a schematic diagram showing a distribution diagram of forbidden bandwidths in a DCH structure. It is.
  • FIG. 11 is a graph showing injection current dependence of light output of a semiconductor laser device having a window structure manufactured by a manufacturing method according to an embodiment of the present invention and a semiconductor laser device having no window structure.
  • FIG. 12 is an explanatory view showing a phenomenon during heat treatment for mixed crystal formation in a conventional semiconductor laser device having a window structure.
  • FIG. 1 to 5 are cross-sectional views illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
  • This semiconductor device has a multiple quantum well (MQW) that emits laser light in the 0.98 / im band.
  • MQW multiple quantum well
  • FIG. 7 is a cross-sectional view including the direction of the resonator, showing a production of an epitaxy wafer of a semiconductor laser element.
  • Figures 5 (a) and 5 (b) are cross-sectional views perpendicular to the resonator direction of the epitaxy wafer fabrication. Note that in these figures, a region which will be one element of the semiconductor laser is extracted later.
  • a lower cladding layer 2 of Al Ga As having a thickness of 2.4 ⁇ m was formed on a semiconductor substrate 1 of GaAs. .
  • the waveguide layers 3 are sequentially stacked.
  • Al Ga As with a thickness of 0.035 zm
  • Multi-quantum well active layer 4b upper carrier consisting of 0.035 zm thick Al Ga As
  • the blocking layer 4a is laminated.
  • the structure including these carrier block layers 4a and 4c is a completely separated confinement structure (DCH: Decoupled Confinement) described later.
  • DCH Decoupled Confinement
  • the upper waveguide layer 5 made of GaAs is partially stacked on the upper part of the upper carrier block layer 4a, the upper waveguide layer 5 made of Al Ga As having a thickness of 0.055 / im is formed.
  • the stripe-shaped current non-injection layer 8 is selectively formed in a region from a position to be an end face to a position of 20 ⁇ in the center direction. Further, the current non-injection layer 8 is also formed in the region on both sides in the longitudinal direction of the stripe-shaped resonator, thereby defining the current injection region of the multiple quantum well active layer 4b in a stripe shape.
  • the conductivity type of the current non-injection layer 8 is set to be opposite to the conductivity type of the upper clad layer 6 to be formed later.
  • the remaining upper waveguide layer 5 is laminated.
  • the thickness of the upper waveguide layer 5 including the current non-injection layer 8 is 0.45 ⁇ m.
  • FIGS. 2 (a)-(c) show a process of forming a dielectric film on the upper surface of an epitaxial wafer prior to a heat treatment for disordering (mixing crystal) for producing a window structure.
  • FIG. 3 is a cross-sectional view including the directions of the resonator.
  • SiN protective film 10 A 50 nm SiN protective film 10 is formed. This SiN protective film 10 is dense and has an internal stress.
  • Patter jung is performed by luffy, and a resist mask 11 that covers a region that is not to be mixed, which will be described later, is formed.
  • RIE reactive ion etching
  • the resist mask 11 is removed with an organic solvent. As a result, as shown in FIG. 2B, in the region where the mixed crystal is formed, the contact layer 9 not covered with the SiN protective film 10 is exposed.
  • the other region is covered with the SiN protective film 10.
  • a 25 nm-thick SiN mixed crystal accelerating film 12 is formed by catalytic CVD.
  • the composition ratio x2 of the SiN x2 x2 mixed crystal accelerating film 12 is different from the composition ratio xl of the SiN protective film 10, and
  • FIGS. 3 (a) and 3 (b) are cross-sectional views showing steps of a mixed crystal heat treatment for forming a window structure using the apparatus shown in FIG.
  • the wafer 13 is placed on a silicon carbide (SiC) pedestal 15 installed in a quartz tray 14 shown in FIG. Then, the quartz tray 14 is placed in a nitrogen (N) gas atmosphere.
  • SiC silicon carbide
  • N nitrogen
  • RTA Rapid Thermal Anneal
  • Gallium (Ga) is absorbed by the SiN mixed crystal promotion film 12 from the layer located under the x2 formation promotion film 12.
  • the quartz tray 14 has a lid 17 on it, Nitrogen gas is introduced and discharged at a flow rate of, for example, 2 liters / minute through the gas outlet 8 and the gas outlet 19.
  • the semiconductor laser device is completed through the steps shown in FIGS. 4 (a) and 4 (b). That is, after the upper electrode 21 and the lower electrode 22 are formed, they are cleaved at substantially the center (position indicated by a broken line C) of the mixed crystal region in FIG. (The longitudinal direction of the bar is perpendicular to the paper surface). As shown in FIG. 4B, the cleavage end face of the separated laser bar is coated with a low reflection film 23 on the emission side end face and a high reflection film 24 on the reflection side end face. Finally, by performing cutting parallel to the paper surface, each semiconductor laser element of the laser bar is separated into chips, and the semiconductor laser element is completed.
  • the upper electrode 21 is composed of a multi-layered metal layer in which, for example, titanium (Ti), platinum (Pt), and gold (Au) are sequentially formed on the contact layer 9.
  • the lower surface is composed of, for example, a gold-germanium-nickel (AuGeNi) alloy or a structure in which a gold layer is formed thereon.
  • the mixed crystal formation promoting film 12 is formed by a catalytic CVD method.
  • Figure 7 shows x2 of catalytic CVD equipment.
  • a vacuum pump 37 is connected to a chamber 31 via a pressure adjusting valve 38.
  • a substrate holder 35 having a substrate heater 36 is provided.
  • an epitaxial wafer 34 on which the protective film 10 and the alloying promoting film 12 are to be formed is mounted.
  • a tungsten wire 33 for heating is provided above the epitaxial wafer 34, and a sharp head 32 is provided further above the epitaxial wire 34.
  • the protective film 10 or the mixed crystal accelerating film 12 is formed by using the catalytic CVD apparatus having such a configuration
  • the substrate heater 36 is heated to about 200 ° C to 300 ° C.
  • the vacuum pump 37 After mounting of Epitakisharuu E c 34, operating the vacuum pump 37 to reduce the pressure in the chamber 31 a predetermined pressure, for example up to about 1 X 10- 4 Pa.
  • ammonia (NH 3) is supplied to the chamber 3 through the shower head 32 at a predetermined flow rate f.
  • the tungsten wire 33 is energized to maintain the temperature of the tungsten wire 33 at 1650 ° C. Then, silane (SiH 4) is flowed through the shower head 32 at a predetermined flow rate.
  • the molecules of SiH and NH introduced into the chamber 31 are 1600
  • both the SiN protective film 10 and the SiN mixed crystal accelerating film 12 are the above-mentioned catalyst CVD xl x2.
  • the SiN is formed by a method, and the composition of the SiN determines whether it functions as the protective film 10 or the mixed crystal accelerating film 12. That is, by appropriately setting the above-mentioned source gas flow rates f and f, the mixed film with the protective film 10 is formed using the catalytic CVD method.
  • the present inventor when fabricating a semiconductor laser in the 980 nm band, sets the gas pressure during film formation, that is, the pressure in the chamber 31 to 4. From the vicinity of the composition where the refractive index of iN is 1.96, the composition containing more Si (refractive index>
  • the film has a high atomic density and functions as a protective film 10.
  • the film In the composition with a low Si content (refractive index ⁇ 1.96), the film has a low atomic density and functions as a mixed crystal promoting film 12. I found something to do.
  • FIG. 8 shows various types of SiN films on the surface of an epitaxial wafer for fabricating a semiconductor laser described in the present embodiment by changing the flow rate of silane while keeping the ammonia flow rate constant.
  • a heat treatment was performed at 980 ° C for 30 seconds to measure the degree of mixed crystallinity of the quantum well active layer.
  • the degree of mixed crystal formation the amount of shift of the peak wavelength of the photonoluminescence spectrum at room temperature before and after the heat treatment is represented by an energy shift (meV).
  • meV energy shift
  • the plot indicated by the mark indicates that the SiN film was
  • the plots indicated by the symbols ⁇ show the case of film formation, and the plasma CVD method (PEC)
  • VD Plasma Enhanced CVD
  • the film forming conditions used in each film forming method are as follows. In FIG. 8, the refractive index of the film increases as the silane flow rate increases.
  • Thickness of deposited SiN film 50nm
  • Tungsten wire temperature 1650. C,
  • Thickness of deposited SiN film 50nm
  • the film composition in the case of the plasma CVD method was changed by changing the flow rate of silane to be supplied.
  • the pressure in the chamber was 4.0 Pa regardless of which dielectric film was formed.
  • the refractive indices of the protective film and the mixed crystal formation promoting film were measured, they were 2.02 and 1.94, respectively.
  • composition of the SiN to be formed varies depending on the catalytic CVD apparatus or the film forming conditions (gas pressure during film formation, substrate temperature, tungsten wire temperature, etc.). Therefore, it is desirable to check the composition of SiN by measuring the refractive index for each catalytic CVD device and film forming conditions.
  • the reason why the deposited film functions as a protective film or a mixed crystal formation promoting film is determined at a predetermined raw material gas flow rate determined by the film forming conditions.
  • the spacing between skeletal atoms is considered to be wide. Therefore, when this is formed on a semiconductor crystal and subjected to heat treatment, it is group m from the semiconductor crystal to the dielectric film. Ga atoms are easily absorbed. That is, atomic vacancies are easily generated in the semiconductor crystal due to the removal of atoms.
  • a dielectric film having a high density functions as a protective film against mixed crystal formation of a quantum well, and a film having a low density functions as a promoting film.
  • the film Although it is generally difficult to measure the density of the film, it can be determined by measuring the refractive index.
  • the refractive index is larger than a predetermined value determined depending on the film forming conditions, the film is used as a protective film.
  • the refractive index is smaller than the predetermined value, mixed crystal is formed. It has been found that each of them can be distinguished as functioning as a promoting film.
  • the film When the composition ratio of Si contained in the film is larger than the stoichiometric composition ratio of Si in the dielectric film, the film functions as a high-density protective film, and the composition ratio of Si is reduced. On the other hand, when the dielectric film is smaller than the stoichiometric composition ratio of Si, the dielectric film functions as a low-density mixed-crystallization promoting film.
  • the heat treatment using the catalytic CVD method is performed at a reference value determined according to the film forming conditions, compared with the case where the film is formed using the plasma CVD method. It changes more steeply than before and after the energy shift. This is thought to be because dense films are easily formed by the catalytic CVD method, so that it is suitable for making a protective film and a mixed crystal formation promoting film by utilizing the difference in film density.
  • the present invention can be applied to other film forming methods other than the catalytic CVD method if the film forming conditions for obtaining a dense film to some extent are surely used.
  • the SiN protective film 10 was formed by catalytic CVD in a region where no window was formed. Therefore, the SiN protective film 10 is dense and has low stress, and it is possible to sufficiently prevent the desorption of atoms such as As of the surface force of the semiconductor during the heat treatment for crystallizing. Therefore, according to the present invention, the problem that the pits generated by the desorption of As cause the surface roughness of the contact layer 9 does not occur, and the contact with the upper electrode 21 is improved. Further, since pits do not become dislocation defects and do not propagate to the active layer during laser operation, a semiconductor laser having excellent long-term reliability can be obtained.
  • SiN Since atoms diffused into the semiconductor layer and caused crystal defects to cause a decrease in long-term reliability, SiN does not contain oxygen at all, so there is little problem with oxygen.
  • the SiN protective film 1 (Advantage of using SiN by the catalytic CVD method: 2) In the present embodiment, the SiN protective film 1
  • the contact layer 9 at the end of the semiconductor laser is exposed by the reactive ion etching (see FIG. 2 (b)).
  • the SiO film has a thickness of 20
  • Sample B was subjected to RIE using CF on the surface of the semiconductor layer.
  • the dielectric film by the catalytic CVD method, the number of pits generated on the surface of the compound semiconductor layer below the dielectric film can be reduced. As a result, it can be expected that the reliability of the semiconductor laser device is ensured.
  • the order of formation of the dielectric film is such that after forming the protective film in a region other than the region where the mixed crystal is formed on the surface of the semiconductor laser, at least the mixed crystal is formed.
  • the case where the mixed crystal accelerating film covering the region is formed has been described.
  • forming a low-density mixed crystal formation accelerating film on a high-density protective film means that the gas absorbed in the film at the time of forming the protective film will have a low density during the mixed crystal formation heat treatment. This is advantageous in that it is efficiently released to the outside through the mixed crystal accelerating film.
  • the order of forming the dielectric films is not limited to the above order, and may be reversed. That is, the figure
  • a mixed crystal accelerating film is first formed as shown in Fig. 9 and then covered from above and a protective film is formed so as to cover the region to be mixed, a mixed crystal with low density during heat treatment Impurities such as Ga existing in the atmosphere of the heat treatment furnace from the outside do not dissolve and diffuse into the chemical conversion film. Then, the variation in the amount of Ga absorbed by the mixed crystal accelerating film from the semiconductor layer during the heat treatment is suppressed, which is advantageous in that the function as the mixed crystal accelerating film is stabilized.
  • the protective film and the mixed crystal formation promoting film are made of SiN.
  • atomic vacancies may be generated in the semiconductor crystal by absorbing constituent atoms in the semiconductor crystal.
  • other types of dielectric films may be used as long as the density of the deposited film can be controlled by the film forming conditions.
  • the method is not limited to the catalytic CVD method.
  • a plasma CVD method, an EB evaporation method, a spin coating method, and the like can be used as long as the film forming conditions capable of controlling the density of the deposited film are used.
  • the current non-injection structure formed by the manufacturing method according to one aspect of the present invention has an opposite side to the upper cladding layer 6 near the end face in the upper cladding layer 6. It has a layer of conductivity length Ln.
  • the length Lw of the window is 10 ⁇
  • the length Ln of the current non-injection layer 8 is 20 ⁇ m, which is longer than the length Lw of the window.
  • the current non-injection layer 8 prevents the current supplied to the semiconductor laser from being injected into the region where the atomic vacancies have been introduced by the mixed crystal heat treatment, thereby preventing the deterioration of crystal quality and improving the reliability of the semiconductor laser device. improves.
  • the length Ln of the current non-injection layer 8 is preferably equal to or less than Lw + 10 / m, where Lw is the length of the portion (window portion) where the mixed crystal is measured from the end of the semiconductor laser device. Masley. Note that the relationship may be Ln ⁇ Lw.
  • the lengths of Ln and Lw are lengths in the cavity length direction.
  • the current non-injection layer 8 is also formed continuously on both sides in the longitudinal direction of the striped resonator in order to serve as a low refractive index layer for confining light in the lateral direction. Therefore, the transverse confinement structure of the waveguide mode and the current non-injection structure can be manufactured at once by one mask patterning for forming the current non-injection layer 8.
  • the upper optical waveguide layer 5 is partially stacked on the upper carrier block layer 4a formed on the multiple quantum well active layer 4b.
  • a stripe-shaped semiconductor layer (current non-injection layer) 8 is formed in a region from the position to be the end face of the semiconductor laser device to the position of the length Ln in the center direction (see FIG. 1 (a)) and It is formed by selectively depositing on the longitudinally opposite regions (see FIG. 5 (a)) of the stripe-shaped resonator, and then laminating the remaining upper optical waveguide layer 5 and embedding the semiconductor layer 8 above.
  • the conductivity type of the current non-injection layer 8 depends on the conductivity of the upper waveguide layer 5 that carries it. The opposite of the electric type.
  • the upper optical waveguide layer 5 is embedded with the semiconductor layer 8 having a conductivity type opposite to that of the upper waveguide layer 5. It may be formed by embedding a semiconductor layer having a conductivity type opposite to that of the lower waveguide layer 3 in the inside, or a conductivity type opposite to the respective conductivity type in both the upper waveguide layer 5 and the lower waveguide layer 3. It may be formed by embedding a semiconductor layer having the following.
  • the DCH structure formed by the manufacturing method according to one aspect of the present invention has a carrier block layer in the waveguide region.
  • a separate confinement hetero (SCH) structure has been often used.
  • Figures 10 (a) and 10 (b) show the forbidden band width distribution (left vertical axis) and refractive index distribution (right vertical axis) for both structures.
  • FIG. 10 (a) shows a SCH structure having optical waveguide layers 3 ′ and 5 ′ with an active layer 4 ′ interposed therebetween.
  • FIG. 10B shows a DCH structure used in the semiconductor laser device of the present embodiment. The forbidden band width and the refractive index distribution shape of each layer inside the quantum well structure in the active layers 4 and 4 'are omitted.
  • the guided mode of the laser light emitted from the DCH structure is smaller than that of the SCH structure, the seepage of the light into the cladding layer, which is closer to Gaussian, is smaller, so that the laser has the same oscillation wavelength and emission angle.
  • the overall thickness of the laser structure in the DCH structure (L2 in Fig. 10 (b)) can be made smaller than the overall thickness in the SCH structure (L1 in Fig. 10 (a)). . Therefore, in a semiconductor laser device having a window structure formed as a result of mixed crystal formation of the multiple quantum well layer due to diffusion of atomic vacancies, the diffusion length of atomic vacancies required for mixed crystal formation is attained by adopting the DCH structure. Can be shortened. For this reason, the mixed crystal heat treatment can be performed at a lower temperature, and damage to the laser crystallinity by the mixed crystal heat treatment can be minimized.
  • the A1 composition ratio of the optical waveguide layer 3 had to be increased to some extent in order to efficiently confine carriers in the active layer.
  • the optical waveguide layer 3 may be made of GaAs without having to increase the A1 composition ratio of the optical waveguide layer 3.
  • the optical waveguide layer is composed of GaAs This suppresses the accumulation of oxygen at the regrowth interface, which tends to occur in the AlGaAs layer having a high Al composition ratio, thereby suppressing the formation of a potential barrier at the regrowth interface and avoiding an increase in operating voltage. Further, by suppressing the accumulation of oxygen at the regrowth interface, non-radiative recombination is suppressed, and a semiconductor laser device having excellent long-term reliability is obtained.
  • the DCH structure has a structure between the multiple quantum well active layer 4b and the upper optical waveguide layer 5, and between the multiple quantum well active layer 4b and the lower optical waveguide layer 3b.
  • the upper carrier block layer 4a and the lower carrier block layer 4c each having a forbidden bandwidth greater than or equal to the forbidden bandwidth of each of the optical waveguide layers 5 and 3 are formed between them.
  • a semiconductor laminated structure as shown in FIG. 1 (b) was formed on a GaAs substrate having a diameter of 2 inches.
  • This laminated structure is composed of a 2.4 ⁇ m thick ⁇ -AlGaAs lower cladding on an n-GaAs substrate 1.
  • a cladding layer 6 and a p_GaAs contact layer 9 having a thickness of 0.3 / im are sequentially laminated.
  • the upper waveguide layer 5 has a stripe-like ⁇ —Al Ga film having a thickness of 0.055 ⁇ m at predetermined intervals.
  • a resist pattern xl is formed on the upper surface of the SiN protective film 10 using photolithography.
  • the resist mass xl After etching the SiN protective film 10 by reactive ion etching), the resist mass xl
  • Step 11 was removed with an organic solvent (Fig. 2 (b)). As a result, a part of the contact layer 9 was exposed.
  • the pressure in the chamber is 4.0 Pa
  • the substrate temperature is 250 ° C
  • the tungsten wire temperature is 1650.
  • ammonia was supplied as a source gas at a flow rate of 0.2 liter / min and silane was supplied at a flow rate of 0.002 liter / min.
  • this semiconductor substrate was placed on a pedestal 15 made of silicon carbide (SiC) placed in a quartz tray 14, and was placed in a nitrogen (N 2) gas atmosphere.
  • Quartz tray 15 made of silicon carbide (SiC) placed in a quartz tray 14, and was placed in a nitrogen (N 2) gas atmosphere.
  • the portion where the SiN mixed crystal promotion film 12 was formed had a thickness of about 35 meV x2.
  • the plate was cleaved (Fig. 4 (a)) to form a plurality of laser bars. Then, a low-reflection film 23 was coated on the cleavage plane to be the emission end face side, and a high-reflection film 24 was coated on the opposite cleavage plane (FIG. 4 (b)). Finally, each laser bar was divided at predetermined intervals to obtain individual semiconductor laser elements.
  • the current-light output characteristics (injection current dependency of light output) of the semiconductor laser device thus manufactured were measured. This is shown in FIG.
  • the current-light output characteristics of a semiconductor laser element having no window structure were also measured.
  • the injection current reaches a certain level. Once reached, the light output suddenly dropped to zero due to COD.
  • COD did not occur, and only a decrease in optical output due to thermal saturation was observed.
  • the manufacturing method according to the present invention is applied to a semiconductor laser device in the 0.98 ⁇ m band has been described. It can also be applied to laser devices.
  • the manufacturing method of the present invention can be applied to the case where the semiconductor laser element oscillates in horizontal single mode or horizontal multimode. Further, in the above description, it is needless to say that the present invention can be applied to an array laser in which a plurality of light-emitting stripes are arranged.
  • a semiconductor laser having a multiple quantum well layer has been described.
  • a window structure is formed using the manufacturing method of the present invention. And try to prevent COD.
  • the manufacturing method of the present invention is not limited to the case where a window structure for preventing COD is formed in a semiconductor element, and more generally, is to increase the energy band gap of a compound semiconductor layer in a specific portion of a semiconductor element.
  • a mixed crystal promoting film is formed on the contact layer 9 on both sides of the current injection region of the active layer 4b and heat treatment is performed, the mixed crystal on both sides of the active layer 4b is mixed. Since the refractive index is reduced, the function of confining light in the lateral direction can be exhibited by the lateral refractive index distribution composed of the mixed crystal portion and the active layer.

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　窓構造を形成する際の熱的悪影響を防止して高出力で長期信頼性に優れた半導体素子の製造方法を提供する。 　半導体基板１上に、量子井戸活性層からなる活性層４ｂを少なくとも含む所定の半導体層２～９を積層する第１のステップと、半導体層２～９表面の第１の部分に第１の誘電体膜１０を形成する第２のステップと、半導体層２～９表面の第２の部分に前記第１の誘電体膜１０と同一の材料からなり且つ第１の誘電体膜１０よりも低い密度を有する第２の誘電体膜１２を形成する第３のステップと、半導体層２～９、第１の誘電体膜１０及び第２の誘電体膜１２を含んでなる積層体を熱処理して第２の誘電体膜下部１２の下の量子井戸層を混晶化する第４のステップとを有する。

Description

明 細 書
半導体素子の製造方法
技術分野
[0001] 本発明は、窓構造などの部分的に混晶化する部分を含む半導体素子を製造する半 導体素子の製造方法に関するものである。 背景技術
[0002] 従来から、半導体レーザ素子においては、 COD(Catastrophic Optical Damage)に より瞬時劣化が起こりやすいという問題があり、半導体レーザの高出力化を阻害する 要因となっていた。 CODは、半導体レーザの活性層の出射端面側において、非発 光再結合による再結合電流が流れ、これにより端面温度が上昇し、その温度上昇に よりエネルギー禁制帯幅がさらに縮小して光吸収が増大する、というサイクルが発生 し、このサイクルが正帰還となることによって端面が溶融する現象である。
[0003] この CODの発生を防ぐために、出射端面近くの活性層を中央部の活性層よりも禁 制帯幅の大きい材料で構成するいわゆる窓構造が効果的である。この窓構造では、 レーザ光の出射側端面における禁制帯幅が広いため、レーザ光の吸収が小さくなり 、 CODの発生を抑制することができる。
[0004] この窓構造の形成は、従来、独立した半導体プロセスによって形成されていた。た とえばエッチングなどによって窓部を形成したい部分を取り除き、この部分に窓部に 対応した物性を持つ材料を埋め込むようにしていた。一方、この窓構造の形成は、窓 部を形成すべき部分の混晶化 (無秩序化）によっても実現できる。活性層が量子井 戸構造である場合、混晶化の方法としては、イオン注入によるもの（特許文献 1)、不 純物添カ卩によるもの（特許文献 2)、誘電体膜形成によるものなどがある。いずれも、 半導体結晶中に原子空孔を発生させ、空孔の拡散により量子井戸活性層の結晶構 造を不規則化させて混晶とする方法である。このようにして混晶化された部分は、混 晶化する前の物性と異なった物性を呈する。たとえば、異なる禁制帯幅や異なる屈 折率などを持つようになる。このことを利用して、半導体レーザの端面付近における 禁制帯幅を広げ、 CODを抑制することができる。 [0005] 上記の混晶化方法のうち、誘電体膜を利用した方法は、半導体層の表面に誘電体 膜を形成し加熱することにより、半導体中の構成原子を誘電体膜中に拡散させて半 導体中に原子空孔を発生せしめ、原子空孔の拡散により半導体結晶の混晶化を起 こすという方法であり、誘電体膜としては従来 SiOが用いられていた（特許文献 3)。
2
この誘電体膜を利用した混晶化方法は、イオン注入による方法などと比較して結晶 中への欠陥の導入が少なレ、点で優れてレ、る。
[0006] 特許文献 1 :特開平 10— 200190
特許文献 2：特開 2000 - 208870号公報
特許文献 3：特開平 5 - 29714号公報
発明の開示
発明が解決しょうとする課題
[0007] ところで、誘電体膜を利用した混晶化に際しては上記のように熱処理が必要となり、 この熱処理は、半導体レーザ素子全体に対して行われるため、混晶化したくない部 分に悪影響を与える場合がある。たとえば、活性層が AlGaAs系材料によって形成さ れている場合、混晶化しない活性層領域に対応する半導体表面から Asの脱離が起 こり、半導体表面が荒れるために、電極をコンタクト層上に形成した場合に良好な接 触が得られず、半導体レーザの動作特性に悪影響を及ぼすという問題があった。
[0008] また、 Asの脱離により半導体表面にピット（小孔）が生じ、このピットにより転位欠陥 が発生する。このことを図 12を用いて説明する。図 12は、従来の窓構造を有する半 導体レーザ素子における混晶化熱処理中の現象を模式的に示すレーザ共振器方 向の縦断面図である。図 12において、窓部形成領域 28aの上部の半導体レーザ素 子表面に SiO混晶化促進膜 42を成膜して混晶化熱処理を行うことにより、窓部 28
2
が形成される。このとき、窓部が形成されない領域 28bの半導体レーザ素子表面から Asが脱離し、ピットが生じる。ピットは転位欠陥 41となって伝播し、活性層 4に到達し て、レーザ特性を悪化させたり、長期信頼性を損なう原因となる。
[0009] 熱処理による悪影響は、上記のように混晶化したくない部分に限られるものではな 力 た。すなわち、混晶化を行う部分についても、 SiO混晶化促進膜 42から酸素が
2
半導体結晶中に混入し、結晶欠陥となって半導体レーザの長期信頼性を損なう原因 となっていた。
[0010] この発明は上記に鑑みてなされたものであり、半導体レーザ素子における窓構造な どを作製する際に熱処理による悪影響を防止し、高出力で長期信頼性に優れた半 導体素子の製造を可能にすることを目的とする。 課題を解決するための手段
[0011] 本発明は上記の目的を達成するためになされたものであり、混晶化する部分を含 む半導体素子を製造する半導体素子の製造方法に係るものである。
[0012] 本発明の第 1の態様に係る半導体素子の製造方法は、半導体基板上に、量子井 戸活性層からなる活性層を少なくとも含む所定の半導体層を積層する第 1のステップ と、前記半導体層表面の第 1の部分に第 1の誘電体膜を形成する第 2のステップと、 前記半導体層表面の第 2の部分に前記第 1の誘電体膜と同一の材料からなり、前記 第 1の誘電体膜よりも低い密度を有する第 2の誘電体膜を形成する第 3のステップと、 前記半導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体 を熱処理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステツ プと、前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含む ことを特徴とする。
[0013] 本発明の第 2の態様に係る半導体素子の製造方法は、半導体基板上に、少なくと も量子井戸活性層を含む所定の半導体層を積層する第 1のステップと、前記半導体 層表面の第 1の部分に第 1の誘電体膜を形成する第 2のステップと、前記半導体層 表面の第 2の部分に前記第 1の誘電体膜と同一の材料からなり、前記第 1の誘電体 よりも低い屈折率を有する第 2の誘電体膜を形成する第 3のステップと、前記半導体 層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体を熱処理して 前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステップと、前記積 層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含むことを特徴と する。
[0014] 本発明の第 3の態様に係る半導体素子の製造方法は、上記の第 2の態様において 、前記第 1の誘電体膜の屈折率が前記第 1の誘電体膜及び前記第 2の誘電体膜の 成膜条件に依存して決定される所定値以上であり、前記第 2の誘電体膜の屈折率が 該所定値未満であることを特徴とする。
[0015] 本発明の第 4の態様に係る半導体素子の製造方法は、半導体基板上に、少なくと も量子井戸活性層を含む所定の半導体層を積層する第 1のステップと、前記半導体 層表面の第 1の部分にシリコンを含む第 1の誘電体膜を形成する第 2のステップと、 前記半導体層表面の第 2の部分に前記第 1の誘電体膜と同一の材料力 なり、前記 第 1の誘電体よりもシリコン組成比が低い第 2の誘電体膜を形成する第 3のステップと 、前記半導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体 を熱処理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステツ プと、前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含む ことを特徴とする。
[0016] 本発明の第 5の態様に係る半導体素子の製造方法は、上記の第 4の態様において 、前記第 1の誘電体膜のシリコン組成比は該誘電体膜の化学量論的組成比よりも大 きぐ前記第 2の誘電体膜のシリコン組成比は該誘電体膜の化学量論的組成比よりも 小さいことを特徴とする。
[0017] 本発明の第 6の態様に係る半導体素子の製造方法は、半導体基板上に、少なくと も量子井戸活性層を含む所定の半導体層を積層する第 1のステップと、前記半導体 層表面の第 1の部分に第 1の誘電体膜を形成する第 2のステップと、前記半導体層 表面の第 2の部分に前記第 1の誘電体膜と同一の材料からなり、前記第 1の誘電体 膜よりも膜中の水素濃度が高い第 2の誘電体膜を形成する第 3のステップと、前記半 導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体を熱処 理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステップと、 前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含むことを 特徴とする。
[0018] 本発明の第 7の態様に係る半導体素子の製造方法は、上記の第 1一 6の態様にお いて、前記第 1の誘電体膜と前記第 2の誘電体膜が、窒化シリコン膜であることを特 徴とする。
[0019] 本発明の第 8の態様に係る半導体素子の製造方法は、上記の第 1一 7の態様にお いて、前記第 2のステップは、チャンバ一内において前記第 1の誘電体膜の第 1の前 駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記第 1の前駆体を分 解反応させるサブステップと、前記チャンバ内で前記半導体素子の前記第 1の部分 を暴露するサブステップとを含み、前記第 3のステップは、前記チャンバ一内におい て前記第 2の誘電体膜の第 2の前駆体が通過する経路上に熱源を配置し、該熱源の 存在下で前記第 2の前駆体を分解反応させるサブステップと、前記チャンバ内で前 記半導体素子の前記第 2の部分を暴露するサブステップとを含むことを特徴とする。
[0020] 本発明の第 9の態様に係る半導体素子の製造方法は、上記の第 1一 7の態様にお いて、前記第 2のステップは、チャンバ一内において前記第 1の誘電体膜の第 1の前 駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記第 1の前駆体を分 解反応させるサブステップと、前記チャンバ内で前記半導体素子の前記第 1の部分 を暴露するサブステップとを含み、前記第 3のステップは、前記チャンバ一内におい て前記第 2の誘電体膜の第 2の前駆体が通過する経路上に熱源を配置し、該熱源の 存在下で前記第 2の前駆体を分解反応させるサブステップと、前記チャンバ内で前 記半導体素子の前記第 2の部分を暴露するサブステップとを含み、前記第 1および 第 2の前駆体は、窒素およびシリコンを含む化合物、または窒素化合物とシリコンィ匕 合物との混合物であることを特徴とする。
[0021] 本発明の第 10の態様に係る半導体素子の製造方法は、上記の第 8又は第 9の態 様において、前記第 1の前駆体および前記第 2の前駆体はシラン及びアンモニアを 含み、前記第 1の前駆体中のシラン含有量は、前記第 2の前駆体中のシラン含有量 よりも大きいことを特徴とする。
[0022] 本発明の第 11の態様に係る半導体素子の製造方法は、上記の第 8— 10の態様に おいて、前記第 2のステップおよび前記第 3のステップは、触媒 CVD法により前記第 1の前駆体および前記第 2の前駆体を分解反応させるサブステップを含むことを特徴 とする。
[0023] 本発明の第 12の態様に係る半導体素子の製造方法は、上記の第 1一 11の態様に おいて、前記第 1のステップは、前記量子井戸層の積層方向の少なくとも一方側に 光導波層を積層するサブステップと、前記第 2の部分の下部における前記光導波層 中に、前記光導波路層の導電型と逆の導電型の半導体層を埋め込むサブステップ とを含むことを特徴とする。
[0024] 本発明の第 13の態様に係る半導体素子の製造方法は、上記の第 1一 11の態様に おいて、前記第 1のステップは、前記量子井戸層の積層方向両側に、該量子井戸層 の禁制帯幅以上の禁制帯幅を有する光導波層をそれぞれ積層するサブステップと、 前記量子井戸層と前記光導波層とからなる積層構造の積層方向両側に、該光導波 層の禁制帯幅以上の禁制帯幅を有するクラッド層をそれぞれ積層するサブステップ と、前記量子井戸層と前記光導波層との間に、前記光導波層の各禁制帯幅以上の 禁制帯幅を有するキャリアブロック層を積層するサブステップとを含むことを特徴とす る。
[0025] 本発明の第 14の態様に係る半導体素子の製造方法は、上記の第 1一 13の態様に おいて、前記第 1のステップは、単一又は多重の量子井戸構造のいずれかを積層す ることを含むことを特徴とする。
[0026] 本発明に係る半導体素子の製造方法は、以下のような他の形態も含む。
第 1の形態は、半導体素子表面のうち少なくとも混晶化しない部分に対応する半導 体素子表面に保護膜として第 1の誘電体膜を形成する保護膜形成工程と、半導体素 子表面のうち少なくとも混晶化する部分に対応する半導体素子表面に混晶化促進膜 として前記第 1の誘電体膜と同一の材料力 なり、前記第 1の誘電体膜よりも低い密 度を有する第 2の誘電体膜を形成する混晶化促進膜形成工程と、前記混晶化する 部分に対する混晶化を熱処理によって行う混晶化工程とを含む。
[0027] 第 2の形態は、半導体素子表面のうち少なくとも混晶化しない部分に対応する半導 体素子表面に保護膜として第 1の誘電体膜を形成する保護膜形成工程と、半導体素 子表面のうち少なくとも混晶化する部分に対応する半導体素子表面に混晶化促進膜 として前記第 1の誘電体膜と同一の材料力 なり、前記第 1の誘電体膜よりも低い屈 折率を有する第 2の誘電体膜を形成する混晶化促進膜形成工程と、前記混晶化す る部分に対する混晶化を熱処理によって行う混晶化工程とを含む。この形態におい て、前記第 1の誘電体膜の屈折率が前記第 1の誘電体膜及び前記第 2の誘電体膜 の成膜条件に依存して決定される所定値以上であり、前記第 2の誘電体膜の屈折率 が該所定値未満であってもよレ、。 [0028] 第 3の形態は、半導体素子表面のうち少なくとも混晶化しない部分に対応する半導 体素子表面に保護膜としてシリコンを含む第 1の誘電体膜を形成する保護膜形成ェ 程と、半導体素子表面のうち少なくとも混晶化する部分に対応する半導体素子表面 に混晶化促進膜として前記第 1の誘電体膜と同一の材料力 なり、前記第 1の誘電 体膜よりも Si組成比が低い第 2の誘電体膜を形成する混晶化促進膜形成工程と、前 記混晶化する部分に対する混晶化を熱処理によって行う混晶化工程とを含む。この 形態にぉレ、て、前記第 1の誘電体膜の Si組成比は該誘電体膜の化学量論的組成比 よりも大きぐ前記第 2の誘電体膜の Si組成比は該誘電体膜の化学量論的組成比よ りも小さいことを含んでもよい。
[0029] 第 4の形態は、半導体素子表面のうち少なくとも混晶化しない部分に対応する半導 体素子表面に保護膜として第 1の誘電体膜を形成する保護膜形成工程と、半導体素 子表面のうち少なくとも混晶化する部分に対応する半導体素子表面に混晶化促進膜 として前記第 1の誘電体膜と同一の材料力 なり、前記第 1の誘電体膜よりも膜中の 水素濃度が高い第 2の誘電体膜を形成する混晶化促進膜形成工程と、前記混晶化 する部分に対する混晶化を熱処理によって行う混晶化工程とを含む。
[0030] 第 5の態様は、第 1一 4の態様において、前記第 1の誘電体膜と前記第 2の誘電体 膜が、窒化シリコン膜であることを特徴とする。
[0031] 第 6の態様は、第 1一 5の態様において、前記保護膜形成工程は、形成すべき第 1 の誘電体膜の第 1の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で 前記第 1の前駆体を分解反応させ、該分解反応後の雰囲気に少なくとも混晶化しな い部分に対応する前記半導体素子の一部表面を暴露することにより行われ、前記混 晶化促進膜形成工程は、形成すべき第 2の誘電体膜の第 2の前駆体が通過する経 路上に熱源を配置し、該熱源の存在下で前記第 2の前駆体を分解反応させ、該分 解反応後の雰囲気に少なくとも混晶化する部分に対応する前記半導体素子の一部 表面を暴露することにより行われることを特徴とする。
[0032] 第 7の態様は、第 1一 5の態様において、前記保護膜形成工程は、形成すべき第 1 の誘電体膜の第 1の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で 前記第 1の前駆体を分解反応させ、該分解反応後の雰囲気に少なくとも混晶化しな い部分に対応する前記半導体素子の一部表面を暴露することにより行われ、前記混 晶化促進膜形成工程は、形成すべき第 2の誘電体膜の第 2の前駆体が通過する経 路上に熱源を配置し、該熱源の存在下で前記第 2の前駆体を分解反応させ、該分 解反応後の雰囲気に少なくとも混晶化する部分に対応する前記半導体素子の一部 表面を暴露することにより行われ、前記第 1および第 2の前駆体は、窒素および珪素 を含む化合物、または窒素化合物と珪素化合物との混合物であることを特徴とする。
[0033] 第 8の態様は、第 6、第 7の態様において、前記第 1の前駆体および前記第 2の前 駆体はシラン（SiH )及びアンモニア（NH )を含み、前記第 1の前駆体中のシラン含
4 3
有量は、前期第 2の前駆体中のシラン含有量よりも大きいことを特徴とする。これによ り、シリコン組成比が大きく且つ密度が大きい第 1の誘電体膜と、シリコン組成比が小 さく且つ密度が小さい第 2の誘電体膜とが形成される。
[0034] 第 9の態様は、第 6— 8の態様において、前記保護膜形成工程および前記混晶化 促進膜形成工程は、触媒 CVD(Catalytic chemical vapor deposition)法を利用したも のであることを特徴とする。
[0035] 第 10の態様は、第 1一 9の態様において、前記半導体素子は、前記混晶化する部 分が、共振方向の少なくとも一方の端面近傍においてレーザ光を吸収しない窓構造 を構成し、混晶化しない部分が量子井戸構造の活性層を構成する半導体レーザ素 子であることを特徴とする。この形態において、前記半導体素子は、前記混晶化する 部分への電流注入を妨げる電流非注入領域を有してもよい。また、前記半導体素子 の端部から測った前記電流非注入領域の長さ Lnが、前記半導体素子の端部から測 つた前記混晶化する部分の長さを Lwとして、 Lw≤Ln≤Lw+ 10 μ mの範囲とする ことが好ましい。さらに、前記電流非注入領域は、前記半導体素子中に埋め込まれ、 周囲の半導体層に対して逆の導電型を持つ半導体層であることが好ましレ、。
[0036] 第 11の態様は、第 12の態様において、前記半導体素子は、活性層の積層方向両 側に、該活性層の禁制帯幅以上の禁制帯幅を有する n型および p型の光導波層がそ れぞれ設けられ、前記活性層および前記光導波層を前記積層方向両側から挟むよ うに、該光導波層の禁制帯幅以上の禁制帯幅を有する n型および p型のクラッド層が それぞれ設けられ、前記活性層と前記光導波層との間に、前記活性層および前記光 導波層の各禁制帯幅以上の禁制帯幅を有するキャリアブロック層が設けられているこ とを特徴とする。
[0037] 本発明において、密度の大きい緻密な誘電体膜は半導体結晶上に成膜された場 合に Ga原子を吸収する作用が小さい一方、密度の小さい誘電体膜は半導体結晶上 に成膜された場合に Ga原子を吸収する作用が大きいものと考えられる。このため、密 度の小さレ、誘電体膜が成膜された部分では半導体結晶中に原子空孔が形成されや すぐ密度の大きい誘電体膜が形成された部分では原子空孔が形成されにくいので 、熱処理を行った場合には密度の小さい誘電体膜では多重量子井戸の混晶化が起 こり、密度の大きい誘電体膜では起こらない。すなわち、混晶化に対して密度の大き い誘電体膜は保護膜として、密度の小さい誘電体膜は促進膜として機能することに なる。
[0038] 一方、誘電体膜の密度を含む物性値の大小は、屈折率の大小により判別できるこ とが知られている。本発明者は、第 1及び第 2の誘電体膜がそれぞれ保護膜及び混 晶化促進膜のいずれとして機能するかは、誘電体膜の屈折率に着目し、特に、成膜 温度や圧力を含む成膜条件や成膜装置に依存して決まる所定値を基準として判断 することが可能であることを見出した。すなわち、成膜される第 1の誘電体膜の屈折率 を所定値以上とし、第 2の誘電体膜の屈折率を該所定値未満とした場合、その後に 行われる混晶化熱処理において、第 1の誘電体膜を保護膜、第 2の誘電体膜を混晶 化促進膜として機能させることができる。
[0039] また、本発明では、誘電体膜の密度の大小は、誘電体膜中における Siの組成比の 大小によって判別することもできる。すなわち、第 1および第 2の誘電体膜における Si の組成比に着目し、成膜される第 1の誘電体膜の Si組成が当該誘電体膜の化学量 論的組成比よりも大きぐ第 2の誘電体膜の Si組成が当該誘電体膜の化学量論的組 成比よりも小さい場合、その後に行われる混晶化熱処理において、第 1の誘電体膜 を保護膜、第 2の誘電体膜を混晶化促進膜として機能させることができる。
[0040] さらに、第 1及び第 2の誘電体膜に含有される水素の量に着目した場合、第 1の誘 電体膜中の水素の量が第 2の誘電体膜中の水素の量よりも小さい場合、第 1の誘電 体膜を保護膜、第 2の誘電体膜を混晶化促進膜として機能させることができる。 [0041] 上記各基準によって区別される二種の誘電体膜では、第 1の誘電体膜の密度は高 ぐ半導体結晶上に成膜された場合に Ga原子を吸収する作用が小さい一方、第 2の 誘電体膜の密度は低ぐ半導体結晶上に成膜された場合に Ga原子を吸収する作用 が大きい。このため、第 2の誘電体膜が成膜された部分では半導体結晶中に原子空 孔が形成されやすぐ第 1の誘電体膜が形成された部分では原子空孔が形成されに くいので、熱処理を行った場合には第 2の誘電体膜が成膜された部分では多重量子 井戸の混晶化が起こり、第 1の誘電体膜が形成された部分では起こらない。すなわち 、混晶化に対して第 1の誘電体膜は保護膜として、第 2の誘電体膜は促進膜として機 能することになる。
[0042] 前記半導体素子は、例えば、前記混晶化する部分が共振方向の少なくとも一方の 端面近傍にぉレ、てレーザ光を吸収しなレ、窓構造を構成し、混晶化しなレ、部分が量子 井戸構造の活性層を構成する半導体レーザ素子などである。
[0043] また、前記半導体レーザ素子は、混晶化する部分への電流注入を妨げる電流非注 入領域を備えたものであることが好ましぐ電流非注入領域の長さ Lnは、前記混晶化 する部分の長さを Lwとして、 Lw≤Ln≤Lw+ 10 μ m の範囲であることが特に好ま しい。なお、ここでの長さとは、共振器方向に沿った長さを指すものとする。また、電 流非注入領域は、前記半導体レーザ中に埋め込まれ、周囲の半導体層に対して逆 の導電型を持つ半導体層であることが好ましい。
[0044] また、上記の半導体レーザ素子において、活性層の両面側に、該活性層の禁制帯 幅以上の禁制帯幅を有する n型および p型の光導波層がそれぞれ設けられ、前記活 性層および前記光導波層を挟むように、前記光導波層の禁制帯幅以上の禁制帯幅 を有する n型および p型のクラッド層がそれぞれ設けられ、前記活性層と前記光導波 層との間に、前記活性層および前記光導波層の各禁制帯幅以上の禁制帯幅を有す るキャリアブロック層が設けられてレ、ることが特に好ましレ、。
発明の効果
[0045] 本発明によれば、半導体素子、特に窓構造を備えた半導体レーザ素子の製造に おいて、混晶化工程に先立って、特に触媒 CVD法に代表される前駆体の分解反応 を利用した方法により、混晶化しない部分に対応する半導体素子表面に保護膜を、 混晶化する部分に対応する半導体表面に混晶化促進膜を形成することとしたため、 混晶化しない部分における熱処理起因の悪影響が生じることなぐ高出力で長期信 頼性に優れた半導体レーザ素子を提供することができる。
[0046] また、上記の前駆体の分解反応を利用した方法において、前駆体を、窒素および 珪素を含む化合物、または窒素化合物と珪素化合物との混合物としたため、混晶化 熱処理中の半導体結晶中への酸素の混入が起こらず、長期信頼性に優れた半導体 素子を提供することができる。
[0047] また、混晶化した部分に対応させて電流非注入領域を設けたため、混晶化熱処理 により原子空孔を形成した部分に電流が注入されないこととなり、結晶品質の信頼性 が向上する。カロえて、端面付近における非発光再結合が抑制され、混晶化による窓 構造と相まって、 C〇Dの防止に更に効果的となる。
[0048] また、上記の方法を利用して製造される窓構造型の半導体レーザ素子において、 活性層と光導波層との間に、該活性層および該光導波層の各禁制帯幅以上の禁制 帯幅を有するキャリアブロック層を設けたことにより、特に AlGaAs系の半導体レーザ 素子では、光導波層を低アルミニウム (A1)の層または GaAsで構成することができる 。このため、電流非注入層の作製に伴う再成長界面の質が向上し、動作電圧の上昇 を避けることができると共に、長期信頼性に優れた半導体レーザ素子を提供できる。
[0049] 本発明の発明者は、誘電体膜の組成を調整することによって、誘電体膜が化合物半 導体からその構成原子を吸収する能力に違いを生ぜしめることができることを見出し 、この原理を利用して、半導体レーザ素子の新たな製造方法に関する本発明を完成 するに至った。すなわち、本発明は量子井戸構造の混晶化によって形成される窓構 造を有する量子井戸半導体レーザ素子の製造方法を提供するものであり、量子井戸 構造を混晶化させない部分に混晶化を阻止する保護膜を形成するステップと、量子 井戸構造を混晶化させる部分に混晶化促進膜を形成するステップとを有し、各ステツ プにおいて形成する誘電体膜の組成をそれぞれ選択することによって、極めて容易 力、つ確実に保護膜と混晶化促進膜とを作り分けることが可能となる。したがって、本 発明によれば、たとえば C〇D防止の為の窓構造など、量子井戸が混晶化した領域 を有する半導体レーザ素子の製造工程が簡略化され、その歩留が向上することとな る。
図面の簡単な説明
[図 1]図 1 (a)、 (b)は、本発明の実施形態に係る半導体レーザ素子のェピタキシャル ウエノ、作製にっレ、て示す断面図である。
[図 2]図 2 (a)〜（c)は、本発明の実施形態に係る半導体レーザ素子の窓構造を形成 するための誘電体膜の形成及びパターニングの工程を示す断面図である。
[図 3]図 3 (a)〜 (b)は、本発明の実施形態に係る半導体レーザ素子の窓構造を形成 するための工程を示す縦断面図である。
[図 4]図 4(a) (b)は、本発明の実施形態に係る半導体レーザ素子の劈開及び高反射 及び低反射膜を形成する工程を示す断面図である。
[図 5]図 5 (a)、 （b)は、本発明の実施形態に係る半導体レーザ素子のェピタキシャル ウェハ作製を示す端面側力 見た断面図である。
[図 6]図 6は、本発明の実施形態に係る半導体レーザ素子の窓構造を形成するため の加熱装置を示す断面図である。
[図 7]図 7は、本発明の実施形態に係る触媒 CVD法の構成を示す模式図である。
[図 8]図 8は、触媒 CVD法とプラズマ CVD法を用いて量子井戸構造を含む化合物半 導体ェピタキシャルゥエーハ上に SiN膜を形成した場合にぉレ、て、堆積された SiN膜 の屈折率 (横軸）と、熱処理前後におけるゥエーハのフォトルミネッセンススペクトルピ ーク波長のエネルギーシフト量 (meV、縦軸）との関係を示したグラフである。
[図 9]図 9は、本発明の実施形態例に係る半導体レーザ素子の製造方法における、 誘電体膜の他の形成態様にっ 、て示す断面図である。
[図 10]図 10 (a)は、本発明に係る SCH構造における禁制帯幅の分布を示す模式図 であり、図 10 (b)は、 DCH構造における禁制帯幅の分布図を示す模式図である。
[図 11]図 11は、本発明の実施形態例に係る製造方法により製造された窓構造を有 する半導体レーザ素子と、窓構造を有しない半導体レーザ素子における光出力の注 入電流依存性を示す図である。
[図 12]図 12は、従来の窓構造を有する半導体レーザ素子における混晶化熱処理中 の現象を示す説明図である。
訂正された 紙 (^1(191) 符号の説明
[0051] 1 半導体基板
2 下きクラッド層
3 下部導波層
4a 上部キャリアブロック層
4b 多重量子井戸活性層
4c 下部キャリアブロック層
5 上部導波層
6 上部クラッド層
8 電流非注入層
9 コンタクト層
10 SiN 保護膜
xl
11 レジストマスク
12 SiN 混晶化促進膜
x2
13 ウェハ
28 窓部
28a 窓部形成領域
28b 窓部が形成されない領域
34 ウェハ
41 転位欠陥
42 SiO混晶化促進膜
2
発明を実施するための最良の形態
[0052] 以下、図面に基づいてこの発明の実施形態である半導体素子の製造方法につい て説明する。
[0053] [製造方法]
図 1一図 5は、本発明の実施の形態である半導体素子の製造方法を示す断面図で ある。この半導体素子は、 0. 98 /i m帯のレーザ光を出射する多重量子井戸 (MQW
： Multiple Quantum Well)構造の半導体レーザ素子である。図 1 (a)， (b)は、この半 導体レーザ素子のェピタキシャルウェハ作製について示す図であり、共振器方向を 含む断面図である。図 5 (a)， （b)は、そのェピタキシャルウェハ作製の共振器方向に 垂直な断面図を示している。なお、これらの図は、のちに半導体レーザの一個の素 子となる領域を抜き出して描かれている。
[0054] まず、図 1 (a)、図 4 (a)に示すように、 GaAsからなる半導体基板 1上に膜厚 2. 4 μ mの Al Ga Asからなる下部クラッド層 2、膜厚 0. 48 μ mの GaAsからなる下部
0. 08 0. 92
導波層 3を順に積層する。下部導波層 3上に、膜厚 0. 035 z mの Al Ga Asから
0. 4 0. 6 なる下部キャリアブロック層 4c、膜厚 0. 01 mの In Ga As量子井戸層を二層
0. 14 0. 86
含む多重量子井戸活性層 4b、膜厚 0. 035 z mの Al Ga Asからなる上部キヤリ
0. 4 0. 6
アブロック層 4aを積層する。これらのキャリアブロック層 4aおよび 4cを含む構造は、の ちに説明する完全分離閉じ込め構造（DCH : Decoupled Confinement
Heterostructure)である。さらに、上部キャリアブロック層 4aの上部に GaAsからなる 上部導波層 5を途中まで積層した後に、膜厚 0. 055 /i mの Al Ga Asからなる
0. 32 0. 68
ストライプ状の電流非注入層 8を、のちに端面となるべき位置から中央方向に 20 μ ΐη の位置までの領域に選択的に形成する。また、電流非注入層 8は、ストライプ状の共 振器の長手方向両側の領域にも形成され、これにより多重量子井戸活性層 4bの電 流注入領域をストライプ状に画定する。ここで、電流非注入層 8の導電型は、のちに 形成される上部クラッド層 6の導電型と逆になるようにする。
[0055] 次に、図 1 (b)、図 4 (b)に示すように、残りの上部導波層 5を積層する。電流非注入 層 8を含む上部導波層 5の厚さは 0 · 45 μ mとなる。更に、膜厚 0· 8 μ mの Al Ga
0. 32 0
Asからなる上部クラッド層 6、膜厚 0· 3 μ ΐηの GaAsからなるコンタクト層 9を順に
. 68
積層する。
[0056] なお、半導体基板 1からコンタクト層 9の各層にドープされるドーパントとして、半導 体基板 1、下部クラッド層 2、下部導波路 3、電流非注入層 8、下部キャリアブロック層 4cには導電型を n型にするために例えばシリコンがドープされ、また、上部導波層 3、 上部クラッド層 6、コンタクト層 9、上部キャリアブロック層 4aには導電型を p型とするた めに例えば亜鉛がドープされる。また、多重量子井戸活性層 4bはアンドープで成長 される。 [0057] 図 2 (a)—（c)は、窓構造を作製するための混晶ィ匕（無秩序化)熱処理に先立って ェピタキシャルウェハの上面に誘電体膜を形成する工程を示しており、共振器方向 を含む断面図である。
[0058] まず、図 2 (a)に示すように、コンタクト層 9の上面全体に触媒 CVD法を用いて厚さ
50nmの SiN 保護膜 10を成膜する。この SiN 保護膜 10は、緻密かつ内部応力が
xl xl
小さい膜である。次に、 SiN 保護膜 10の上面にレジストを塗布し、これをフォトリソグ
xl
ラフィによりパターユングを行レ、、後述する混晶化されない領域を覆うレジストマスク 1 1を形成する。
[0059] 続いて、四フッ化炭素（CF )を用いた反応性イオンエッチング（RIE : reactive ion
4
etching)によりレジストマスク 11に覆われない領域の SiN 保護膜 10をエッチングし
xl
た後に、レジストマスク 11を有機溶剤により除去する。これにより、図 2 (b)に示すよう に、混晶化される領域においては、 SiN 保護膜 10に覆われないコンタクト層 9が露
xl
出し、それ以外の領域は SiN 保護膜 10により覆われた状態となる。
xl
[0060] さらに、図 2 (c)に示すように、露出したコンタクト層 9と SiN 保護膜 10の上面全体
xl
に触媒 CVD法を用いて厚さ 25nmの SiN 混晶化促進膜 12を成膜する。この SiN x2 x2 混晶化促進膜 12の組成比 x2は、 SiN 保護膜 10の組成比 xlとは異なっており、こ
xl
の点については後に説明する。
[0061] 図 3 (a)、 （b)は、図 6に示した装置を用いて窓構造を形成するための混晶化熱処 理の工程を示す断面図である。
[0062] 上のように SiN 保護膜 10および SiN 混晶化促進膜 12が施されたェピタキシャ
xl x2
ルウェハ 13を、図 6に示す石英トレー 14内に設置されたシリコンカーバイド（SiC)製 の台座 15上に載置する。そして、窒素（N )ガス雰囲気中において、石英トレー 14の
2
下部に配置されたランプヒータ 16によって温度 930°Cで 30秒間加熱する短時間熱 処理（RTA: Rapid Thermal Anneal)を行う。この RTAを行うことによって、 SiN 混晶
x2 化促進膜 12の下部に位置する層からガリウム（Ga)が SiN 混晶化促進膜 12に吸収
x2
され、コンタクト層 9の表面付近に原子空孔が生じる。この原子空孔が拡散し、特に多 重量子井戸活性層 4bに到達することによって混晶化が起こり、図 3 (a)に示すように 窓部 28が形成される。なお、石英トレー 14は、その上に蓋 17がされて、ガス導入口 1 8及びガス排出口 19を通してその内部に窒素ガスを例えば 2リットル/分の流量で流 入、流出させるようになつている。
[0063] その後、図 3 (b)に示すように、 SiN 保護膜 10および SiN 混晶化促進膜 12をフ
xl x2
ッ酸により除去する。
[0064] 続レ、て、図 4 (a)， (b)に示す工程により、半導体レーザ素子を完成させる。すなわ ち、上部電極 21および下部電極 22を形成したのち、図 4 (a)の混晶化した領域の略 中央 (破線 Cで示す位置）において劈開し、複数の半導体レーザ素子からなるレーザ バーとして分離する（バーの長手方向は紙面に垂直である）。この分離されたレーザ バーにおける劈開端面に、図 4 (b)に示すように、出射側端面に低反射膜 23を、反 射側端面に高反射膜 24をコーティングする。最後に、紙面に平行なカッティングを行 うことにより、レーザバーの各半導体レーザ素子がチップ状に分離され、半導体レー ザ素子が完成する。
なお、上部電極 21は、コンタクト層 9上に例えばチタン (Ti)、プラチナ（Pt)、金 (Au )を順に形成してなる多層金属層からなり、また、下部電極 22は、半導体基板 1の下 面に例えば金 ·ゲルマニウム ·ニッケル (AuGeNi)合金、またはその上に金層を形成し た構造から構成されている。
[0065] [触媒 CVD法による誘電体膜形成の説明]
上述したように図 2 (a)一（c)に示した工程で形成される SiN 保護膜 10および SiN xl
混晶化促進膜 12は、触媒 CVD法によって形成される。図 7は、触媒 CVD装置の x2
概略構成を示す図である。
[0066] 図 7において、触媒 CVD装置は、チャンバ 31に圧力調製バルブ 38を介して真空 ポンプ 37が接続されている。チャンバ 31内には基板加熱ヒータ 36を有する基板ホル ダ 35を備え、この基板ホルダ 35に、保護膜 10、混晶化促進膜 12が形成されるべき ェピタキシャルウェハ 34が装着される。また、チャンバ 31内では、ェピタキシャルゥェ ハ 34の上方に加熱用のタングステンワイヤ 33が設けられ、さらにその上方にはシャヮ 一ヘッド 32が設けられてレ、る。
[0067] そのような構成を有する触媒 CVD装置を使用して保護膜 10又は混晶化促進膜 12 を形成する場合には、基板ホルダ 35上にェピタキシャルウェハ 34を装着する前に、 基板加熱ヒータ 36を 200°C— 300°C程度に加熱しておく。そして、ェピタキシャルゥ ェハ 34の装着後、真空ポンプ 37を作動させ、チャンバ 31内を所定の圧力、例えば 1 X 10— 4Pa程度まで減圧する。
[0068] さらに、シャワーヘッド 32を通してアンモニア（NH )を所定の流量 f でチャンバ 3
3 NH3
1内に導入すると共に、タングステンワイヤ 33に通電を行ってタングステンワイヤ 33の 温度を 1650°Cに保つ。そして、シャワーヘッド 32を介してシラン（SiH )を所定の流
4
if で導入し、チャンバ 31内の圧力を 4. OPaに保つ。
SiH4
[0069] チャンバ 31内に導入された SiHの分子と NHの分子は、 1600
4 3 。C一 2000。C程度 に加熱されたタングステンワイヤ 33に接触し、これを触媒として分解活性化して SiH と NHとなって熱脱離し、基板加熱ヒータ 36により加熱されたウェハ 34上で反応し、
SiNとなって堆積する。
[0070] ところで、 SiN 保護膜 10および SiN 混晶化促進膜 12は共に上述した触媒 CVD xl x2
法により形成される SiNであるが、 SiNは、その組成によって、保護膜 10として機能 するか混晶化促進膜 12として機能するかが決まる。すなわち、上記の原料ガス流量 f および f を適切に設定することにより、触媒 CVD法を用いて保護膜 10と混晶
NH3 SiH4
化促進膜 12を作り分けることが可能である。
[0071] 本発明者は、例えば 980nm帯の半導体レーザを作製する場合において、成膜時 のガス圧、即ちチャンバ 31内の圧力を 4. OPaに設定して成膜したとき、堆積された S iNの屈折率が 1. 96となる組成付近を境として、これよりも Siの多い組成（屈折率 >
1. 96)では膜の原子密度が高くなつて保護膜 10として機能し、 Siの少ない組成（屈 折率 < 1. 96)では膜の原子密度が低くなつて混晶化促進膜 12として機能することを 見出した。
[0072] たとえば、図 8は、本実施形態で説明した半導体レーザ作製用のェピタキシャルゥェ ーハの表面に、アンモニア流量を一定としつつシランの流量を変化させて種々の組 成の SiN膜を形成した後に、 980°Cで 30秒間の熱処理を施して、量子井戸活性層 の混晶化度合いを測定したものである。混晶化度合いは、その熱処理前後の室温に おけるフォトノレミネッセンススペクトルピーク波長のシフト量を、エネルギーシフト（me V)で表示している。図 8中、き印で示されたプロットは触媒 CVD法によって SiN膜を 成膜した場合を示し、〇印で示したプロットは、比較例として、プラズマ CVD法 (PEC
VD : Plasma Enhanced CVD)により SiN膜を成膜した場合を示している。各成膜方法 で用いた成膜条件は、下記の通りである。なお、図 8においてシラン流量を大きくする と膜の屈折率が大きくなる。
[0073] (触媒 CVD法による SiN膜の成膜条件）
堆積した SiN膜の膜厚： 50nm、
ガス圧（チャンバ内の圧力）： 4. OPa、
基板温度： 250°C、
タングステンワイヤ温度： 1650。C、
アンモニア流量： 0. 2リットル Z分、
シラン流量： 0. 001—0. 003リツ卜ノレ/分
[0074] (プラズマ CVD法による SiN膜の成膜条件）
堆積した SiN膜の膜厚： 50nm、
RFパワー： 190mW、
ガス圧（チャンバ内の圧力）： 50Pa、
基板温度： 250°C、
窒素流量: 0. 28リットル/分、
シラン流量： 0. 004— 0. 008リツ卜ノレ/分
[0075] なお、図 8において、プラズマ CVD法による場合の膜組成は、供給するシランの流量 を変化させることにより変化させた。
[0076] 図 8からわかるように、上記成膜条件の下で触媒 CVD法により SiN膜を形成した場 合において、堆積された膜の屈折率が約 1. 96より大きい場合には、熱処理前後の エネルギーシフト量が小さぐ 1. 96よりも小さい場合には、エネルギーシフト量が大き レ、。このことは、堆積された膜の屈折率が約 1. 96より大きい場合には保護膜 10とし て機能し、 1. 96よりも小さい場合には混晶化促進膜 12として機能していることを意 味している。
[0077] この知見にもとづき、本実施形態においては、 SiN 保護膜 10を形成する場合に
xl
は f =0. 2リットル/分、 f = 2. 5 X 10— 3リットノレ Z分とし、また、 SiN 混晶化促 進膜 12を形成する場合には f =0. 2リットル/分、 f = 2· 0 X 10— dリットル/分
NH3 SiH4
とした。チャンバ内の圧力は、いずれの誘電体膜を形成する場合においても、 4. 0P aとした。このとき、保護膜及び混晶化促進膜の屈折率を測定したところ、それぞれ 2 . 02、 1. 94であった。
[0078] なお、形成される SiNの組成と原料ガス流量との関係は、触媒 CVD装置ごと、ある いは成膜条件 (成膜時のガス圧、基板温度、タングステンワイヤ温度など）ごとに異な る場合があるので、触媒 CVD装置や成膜条件ごとに SiNの組成を屈折率測定など によりチェックすることが望ましレ、。
[0079] たとえば、発明者は、上記と同様にして、成膜時のガス圧を 2. OPaに設定して SiN 膜を成膜したときは、屈折率が 2. 07となる組成付近を境として、これよりも Siの多い 組成 (屈折率〉 2. 07)では高密度の保護膜として機能し、 Siの少ない組成 (屈折率 < 2. 07)では低密度の混晶化促進膜として機能することを見出した。このように、触 媒 CVD装置や成膜条件ごとに、得られた膜が保護膜として機能する力あるいは混晶 化促進膜として機能するかの境界の組成について条件出しを行い、これを基準とし て原料ガス流量を調整することによって、保護膜と混晶化促進膜とを作り分けることが できる。
[0080] なお、このように、成膜条件で決まる所定の原料ガス流量を境にして、堆積された 膜が保護膜として機能するか混晶化促進膜として機能するかが決定される原因につ いては、必ずしも完全には解明されていないが、発明者は、この点に関し、次のよう に考えている。すなわち、触媒 CVD法によってシラン流量を変化させて種々の組成 の誘電体膜 (SiN膜）を形成した場合、シラン流量が多い場合には膜中に取り込ま
X
れる Siが多く密度の高い膜になり、シラン流量が少ない場合には密度の低い膜にな る。密度の低い誘電体膜では、骨格原子間隔が広いと考えられ、したがつてこれを半 導体結晶上に形成し、熱処理をした場合には、半導体結晶から誘電体膜の方に m 族である Ga原子が吸収されやすい。すなわち、原子の抜けにより半導体結晶内に原 子空孔が生じやすい。
[0081] これに対し、密度の高い誘電体膜では、骨格原子間隔が狭いと考えられ、したがつ てこれを半導体結晶上に形成し、熱処理をしても、半導体結晶から誘電体膜の方に Ga原子が吸収されることは少ない。すなわち、半導体結晶内に原子空孔が生じにく レ、。
[0082] このような性質の違いにより、密度の高い誘電体膜は量子井戸の混晶化に対する 保護膜として機能し、密度の低レ、膜は促進膜として機能する。
[0083] そして、膜の密度の大小の測定は一般には困難であるが、屈折率を測定することに よって判別することができる。本実施形態例では、図 8に示したように、屈折率が成膜 条件に依存して決まる所定値よりも大きい場合には保護膜として、該所定値よりも小 さい場合には混晶化促進膜として、それぞれ機能すると判別できることを見出した。
[0084] また、膜中に含まれる Siの組成比が、当該誘電体膜における Siの化学量論的組成 比よりも大きい場合には、密度の大きい保護膜として機能し、 Siの組成比が、当該誘 電体膜における Siの化学量論的組成比よりも小さい場合にはも密度の小さい混晶化 促進膜として機能する。
[0085] さらに、誘電体膜中に取り込まれる水素原子の量に着目すると、水素が多いほど骨 格原子間隔が広ぐこれを半導体結晶上に形成し、熱処理をした場合には、半導体 結晶から誘電体膜の方に Ga原子が吸収されやすい。すなわち、半導体結晶内に原 子空孔が生じやすい。これに対して、水素が少ない膜では、骨格原子間隔が狭ぐし たがってこれを半導体結晶上に形成し、熱処理をしても、半導体結晶から誘電体膜 の方に Ga原子が吸収されることは少ない。すなわち、半導体結晶内に原子空孔が 生じにくい。したがって、膜中の水素濃度が低い誘電体膜は保護膜として、高い膜は 促進膜として機能する。
[0086] なお、図 8からわかるように、触媒 CVD法を使用した場合の方力 プラズマ CVD法 を用いて成膜した場合と比較して、成膜条件に応じて決まる基準値を境に熱処理前 後におけるエネルギーシフト量力 より急峻に変化する。これは、触媒 CVD法では、 緻密な膜を形成しやすいので、膜の密度差を利用して保護膜と混晶化促進膜とを作 り分けることに適しているからであると考えられる。もっとも、緻密な膜がある程度確実 に得られる成膜条件を用いれば、触媒 CVD法以外の他の成膜方法によっても本発 明を適用することはできる。
[0087] また、触媒 CVD法により、窓部が形成されない領域に SiN 保護膜 10を形成した ため、 SiN 保護膜 10が緻密で低応力となり、混晶化熱処理中における半導体表面 力 の As等の原子の脱離を十分に阻止することができる。よって、本発明によれば、 Asの脱離により生じたピットがコンタクト層 9の表面荒れを引き起こすといった問題が 生じることがないので、上部電極 21とのコンタクトが良好となる。更に、ピットが転位欠 陥となってレーザ動作中に活性層まで伝播することがないので、長期信頼性に優れ た半導体レーザを得ることができる。
[0088] また、従来のように混晶化促進膜として SiOを用いるのではなぐ触媒 CVD法によ
2
り作製された SiN膜を用いることにより得られる主な利点を、実験結果を取り入れな 力 ¾以下に説明する。
[0089] (触媒 CVD法による SiN混晶化促進膜を用いる利点： 1) 本実施形態では、混晶 化促進膜として、従来の Si〇ではなく SiNを用いたため、半導体結晶中への酸素の
2
混入が起こらずに済む。すなわち、半導体結晶表面に形成された Si〇膜から酸素
2
原子が半導体層中に拡散し、結晶欠陥となって長期信頼性を低下させる原因となつ ていたところ、 SiNはそもそも酸素を含まないから、酸素の問題は少ない。
[0090] (触媒 CVD法による SiNを用いる利点： 2) 本実施形態において、 SiN 保護膜 1
0を混晶化を行わない領域のみにパターユングする際、 SiN 保護膜 10を CFを用
4 いた反応性イオンエッチングによりエッチングして半導体レーザの端部のコンタクト層 9を露出させるが（図 2 (b) )、この後に SiN 混晶化促進膜 12を堆積した場合のコン x2
タ外層 9と SiN 混晶化促進膜 12との界面は、混晶化促進膜 12の堆積に触媒 CV
x2
D法を用いているため非常に良好となる。これは、触媒 CVD法においては、水素ラジ カルによりコンタクト層 9の表面エッチングが起こり、クリーニング効果が得られるため と考えられる。一方、フッ素によるエッチング処理を受けたコンタクト層 9上に、従来よ く用いられる方法、たとえばプラズマ CVD法や EB蒸着等により混晶化促進膜を形成 した場合は、 SiN 混晶化促進膜 12の下部にあるコンタクト層 9表面にピット状の荒 x2
れが生じる場合がある。
[0091] このことを確認するために、以下の実験を行った。本実施形態に示したものと同様 なレーザ構造のェピタキシャルウェハを用いて、以下の 2種類の試料 A、 Bを作製し た。 試料 Aは、半導体層表面に CFを用いた RIE処理を行った後に EB蒸着法により Si
4
O膜を形成したものである。その SiO膜は、基板温度を 180°Cに設定して、膜厚 20
2 2
nmの膜厚に形成された。また、試料 Bは、半導体層表面に CFを用いた RIEを行つ
4
たのちに、触媒 CVD法により SiN膜を形成した。 SiN膜は、シラン流量 f = 2 X 1
SiH4
0_3リットノレ/分として、 50nmの膜厚に形成された。これらの試料 A、 Bについて、半 導体層表面に発生したピットの数を計測したところ、試料 Aについては 3000個/ cm 2であり、試料 Bについては 500個/ cm2以下と少な力 た。また、試料 Bの作製にお いて、 SiH流量を変えてもピット数が増加することはな力、つた。
4
[0092] このように、触媒 CVD法により誘電体膜を形成することで、誘電体膜下部にある化 合物半導体層の表面に生じるピット数を低く抑えることができる。これにより、半導体 レーザ素子の信頼性が確保されることが期待できる。
[0093] なお、本実施形態においては、誘電体膜の形成順序として、半導体レーザ表面に おいて混晶化される領域を除いた領域に保護膜を形成したのちに、少なくとも混晶 化される領域を覆う混晶化促進膜を形成する場合について説明した。このように、高 密度の保護膜の上に低密度の混晶化促進膜を形成することは、保護膜の成膜時に 膜中に吸収されたガスが、混晶化熱処理中に低密度の混晶化促進膜を通じて効率 的に外部に放出されるという点で有利である。
[0094] 一方、誘電体膜の形成順序は上記の順序に限られず、逆としてもよい。すなわち、図
9のように、混晶化促進膜を先に形成し、その後これを上部から覆い、かつ混晶化さ れる領域を覆うように保護膜を形成する場合は、熱処理中に密度の小さい混晶化促 進膜中に外部から熱処理炉内の雰囲気中に存在する Gaなどの不純物が溶け込ん で拡散することがない。そうすると、混晶化促進膜が熱処理中に半導体層から吸収 する Gaの量の変動が抑えられるので、混晶化促進膜としての機能が安定する点で 有利である。
[0095] また、本実施形態においては、保護膜および混晶化促進膜を SiNとしたが、半導 体結晶中の構成原子を吸収して当該半導体結晶内に原子空孔を生じさせることがで き、かつ、堆積される膜の密度を成膜条件によって制御できるものであれば、他の種 類の誘電体膜であってもよいことは言うまでもなレ、。また、これらの誘電体膜の形成方 法も触媒 CVD法に限られるものではなぐ堆積される膜の密度が制御可能な成膜条 件を用いる限り、たとえばプラズマ CVD法や EB蒸着法、スピンコート法なども利用可 能である。
[0096] [電流非注入構造]
次に、図 4 (b)に示されるように、本発明の一つの局面における製造方法により形成 される電流非注入構造は、上部クラッド層 6中の端面近くに、上部クラッド層 6と逆の 導電型を有する長さ Lnの層を有している。この電流非注入構造においては、窓部の 長さ Lwは 10 μ πι、電流非注入層 8の長さ Lnは、窓部の長さ Lwよりも長レ、、 20 μ m である。電流非注入層 8により、半導体レーザに供給される電流は、混晶化熱処理に より原子空孔が導入された領域に注入されないため、結晶品質の劣化が防止され、 半導体レーザ素子の信頼性が向上する。また、端面付近における非発光再結合が 抑制され、混晶化による窓構造と相まって、 C〇Dの防止に更に効果的となる。なお、 Lnを Lw+ lO / mよりも長くすると、活性層領域に十分に電流が注入されない場合 力 Sある。このため、電流非注入層 8の長さ Lnは、半導体レーザ素子の端部から測つ た混晶化する部分（窓部）の長さを Lwとして、 Lw+ lO / m以下であることが好ましレヽ 。なお、 Lnく Lwの関係にあってもよい。ここで、 Ln、 Lwの長さは、共振器長方向の 長さである。
[0097] また、電流非注入層 8は、横方向に光を閉じ込めるための低屈折率層をかねるため 、ストライプ状の共振器の長手方向両側の領域にも連続して形成される。よって、電 流非注入層 8を形成するための一回のマスクパターニングで、導波モードの横閉じ込 め構造と電流非注入構造とを一度に作製することができる。
[0098] このような電流非注入構造は、図 1及び図 5に示すように、多重量子井戸活性層 4b 上に形成された上部キャリアブロック層 4aの上部に上部光導波層 5を途中まで積層 した後、ストライプ状の半導体層（電流非注入層） 8を、のちに半導体レーザ素子の端 面となるべき位置から中央方向に長さ Lnの位置までの領域（図 1 (a)参照）及びストラ イブ状の共振器の長手方向両側の領域（図 5 (a)参照）に選択的に堆積させ、しかる 後に残りの上部光導波層 5を積層して上記半導体層 8を埋め込むことによって形成さ れる。ここにおいて、電流非注入層 8の導電型は、これを坦め込む上部導波層 5の導 電型とは反対のものとする。
[0099] なお、上記説明においては、上部光導波層 5に上部導波層 5と反対の導電型を有 する半導体層 8を埋め込むこととしたが、電流非注入構造は、下部導波層 3内に下部 導波層 3と反対の導電型を有する半導体層を埋め込むことにより形成してもよいし、 上部導波層 5及び下部導波層 3の両方にそれぞれの導電型と逆の導電型を有する 半導体層を埋めこむことにより形成してもよい。
[0100] [DCH構造]
また、本発明の一つの局面における製造方法により形成される DCH構造は、導波 領域中にキャリアブロック層を有する。一方、従来から高出力半導体レーザ素子とし ては、分離閉じ込めヘテロ（SCH)構造がよく用いられている。図 10 (a) (b)に、両構 造にっレ、て禁制帯幅分布 (左側の縦軸）および屈折率分布 (右側の縦軸）を示す。 図 10 (a)は SCH構造のものであり、活性層 4'を挟んで光導波層 3 '、 5'を備えてい る。図 10 (b)は、本実施形態の半導体レーザ素子が採用する DCH構造のものであ る。なお、活性層 4、 4'における量子井戸構造内部の各層の禁制帯幅および屈折率 分布形状は省略されている。
[0101] DCH構造から出射されるレーザ光の導波モードは SCH構造に比べてガウス型に 近ぐクラッド層への光のしみ出しが小さいので、同じ発振波長と放射角度を持つよう にレーザを設計した場合、 DCH構造におけるレーザ構造全体の膜厚（図 10 (b)の L 2)を SCH構造の場合の全体の膜厚（図 10 (a)の L1)に比べて薄くすることができる 。よって、原子空孔の拡散による多重量子井戸層の混晶化の結果形成される窓構造 を有する半導体レーザ素子では、 DCH構造を採用することにより、混晶化に必要な 原子空孔の拡散長さを短くできる。このため、混晶化熱処理をより低い温度で行うこと ができ、混晶化熱処理がレーザ結晶性に与えるダメージを最小限に抑えることができ る。
[0102] また、 SCH構造では、キャリアを活性層に効率よく閉じ込めるために光導波層 3 'の A1組成比をある程度高くする必要があった。これに対し、 DCH構造では、キャリアブ ロック層 4a、 4cがキャリアを閉じ込める役割を担うため、光導波層 3の A1組成比を高く する必要はなぐ光導波層 3を GaAsで構成してもよい。光導波層を GaAsで構成す ると、高 Al組成比の AlGaAs層で起こり易かった再成長界面への酸素の蓄積が抑制 されるため、再成長界面におけるポテンシャルバリアの形成が抑えられ、動作電圧の 上昇を避けることができる。また、再成長界面における酸素の蓄積抑制により、非発 光再結合が抑制され、長期信頼性に優れた半導体レーザ素子となる。
[0103] 力、かる DCH構造は、図 1及び図 5に示すように、多重量子井戸活性層 4bと上部光 導波層 5との間、及び多重量子井戸活性層 4bと下部光導波層 3との間に、それぞれ 光導波層 5、 3の各禁制帯幅以上の禁制帯幅を有する上部キャリアブロック層 4a及 び下部キャリアブロック層 4cを積層することによって形成される。
[0104] (実施例）
直径 2インチの GaAs基板上に、図 1 (b)に示すような、半導体積層構造を形成した 。この積層構造は、 n— GaAs基板 1上に膜厚 2. 4 μ mの η— Al Ga As下部クラ
O. 08 0. 92
ッド層 2、膜厚 0. 48 μ mの n— GaAs下部導波層 3、膜厚 0. 035 μ mの n— Al Ga
0. 4 0.
As下部キャリアブロック層 4c、膜厚 0. 01 /i mの In Ga As量子井戸層を二層
6 0. 14 0. 86
含む多重量子井戸活性層 4b、膜厚 0. 035 /i mの p— Al Ga As上部キャリアブロ
0. 4 0. 6
ック層 4a、膜厚 0. 45 μ mの上部導波層 5、膜厚 0. 8 μ mの ρ— Al Ga As上部
0. 32 0. 68 クラッド層 6、膜厚 0. 3 /i mの p_GaAsコンタクト層 9を順次積層してなるものである。 上部導波層 5には、所定の間隔で膜厚 0. 055 μ mのストライプ状の η— Al Ga
0. 32 0. 68
As層 8が坦めこまれている。このような積層構造を有する半導体基板について、フォ トルミネッセンスピーク波長を測定したところ、バンドギャップエネルギーに換算して 1 • 276eVであった。
[0105] 次に、図 2 (a)に示すように、コンタクト層 9の上面全体に触媒 CVD法を用いて厚さ
50nmの SiN 保護膜 10を成膜した。触媒 CVD法による成膜は、チャンバ内の圧力 xl
を 4. 0Pa、基板温度を 250°C、タングステンワイヤ温度を 1650°Cとし、原料ガスとし てアンモニアを 0. 2リットノレ Z分、シランを 0. 0025リットノレ/分の流量で、それぞれ 供給することにより行った。堆積された SiN 保護膜 10の屈折率をエリプソメータで測 xl
定したところ、 2. 02であった。
[0106] しかる後に、フォトリソグラフィを用いて SiN 保護膜 10の上面にレジストパターニン xl
グを行い、半導体素子の端部以外の領域を覆うレジストマスク 11を形成した。このレ ジストマスク 11を用いて四フッ化炭素（CF )を用レ、た反応性イオンエッチング (RIE：
4
reactive ion etching)による SiN 保護膜 10のエッチングを行った後に、レジストマス xl
ク 11を有機溶剤により除去した（図 2 (b) )。これにより、コンタクト層 9の一部が露出し た。
[0107] つぎに、露出したコンタクト層 9と SiN 保護膜 10の上面全体に触媒 CVD法を用い xl
て厚さ 25nmの SiN 混晶化促進膜 12を成膜した（図 2 (c) )。触媒 CVD法による成 x2
膜は、チャンバ内の圧力を 4. 0Pa、基板温度を 250°C、タングステンワイヤ温度を 16 50。Cとし、原料ガスとしてアンモニアを 0. 2リットノレ/分、シランを 0. 002リツ卜ノレ/分 の流量で、それぞれ供給することにより行った。堆積された SiN 混晶化促進膜 12の x2
屈折率をエリプソメータで測定したところ、 1. 94であった。
[0108] 次に、この半導体基板を図 6に示すように、石英トレー 14内に設置されたシリコン力 ーバイド（SiC)製の台座 15上に載置し、窒素（N )ガス雰囲気中において、石英トレ
2
一 14の下部に配置されたランプヒータ 16によって温度 930°Cで 30秒間加熱した後、 SiN 保護膜 10および SiN 混晶化促進膜 12をフッ酸により除去した（図 3 (b) )。こ xl x2
のとき、 SiN 保護膜 10、および SiN 混晶化促進膜 12が形成されていた部分にお xl x2
いて、フォトルミネッセンスピーク波長を測定し、熱処理前に測定されたフォトルミネッ センスピーク波長と比較したところ、 SiN 保護膜 10が形成されていた部分ではバン xl
ドギャップエネルギーに換算して約 5meV程度以下のシフト（短波長化）であったの に対して、 SiN 混晶化促進膜 12が形成されていた部分では、約 35meV程度のシ x2
フトが認められた。
[0109] 次に、ストライプ状に坦めこまれた n— Al Ga As層 8の略中央部にて GaAs基
0. 32 0. 68
板を劈開し（図 4 (a) )、複数のレーザバーとした。そして、出射端面側となるべき劈開 面に低反射膜 23を、反対側の劈開面に高反射膜 24をコーティングした（図 4 (b) )。 最後に、各レーザバーを所定間隔で分割し、個々の半導体レーザ素子を得た。
[0110] このようにして作製された半導体レーザ素子について、電流光出力特性（光出力の 注入電流依存性）を測定した。これを図 11に示す。なお、比較例として、窓構造を有 しない半導体レーザ素子についても、電流光出力特性を測定した。図 11のカーブ L 2に示すように、窓構造を有しない半導体レーザ素子では、注入電流があるレベルに 達すると、 CODにより光出力が突然ゼロとなった。一方、本実施例の製造方法によつ て作成された半導体レーザ素子においては、 CODは起こらず、熱飽和による光出力 の減少のみが観察された。
[0111] 更に、この半導体レーザ素子は、その製造工程において、混晶化熱処理に伴う半 導体表面からの As抜けが解消されたこと、混晶化熱処理中の酸素の混入がないこと 、電流非注入構造の採用および DCH構造の採用といった特徴を有するため、優れ た長期信頼性を示すものである。
[0112] なお、上記説明では、 0. 98 μ m帯の半導体レーザ素子について本発明に係る製 造方法を適用した場合について説明をしたが、本発明の製造方法は、他の波長帯 の半導体レーザ素子にも適用できる。また、半導体レーザ素子は横シングルモード 発振又は横マルチモード発振するものいずれの場合であっても、本発明の製造方法 が適用可能であることは言うまでもなレ、。さらに、上記説明では、単一の発光ストライ プを有する半導体レーザ素子についてされている力 本発明が複数の発光ストライ プを配列したアレイレーザについて適用できることも、言うまでもない。
[0113] また、上記説明では、多重量子井戸層を有する半導体レーザについて説明したが 、単一量子井戸層を有する半導体レーザを形成する場合に、本発明の製造方法を 使用して窓構造を形成し、 CODを防止するようにしてもょレ、。
さらに、本発明の製造方法は、半導体素子に CODを防止するための窓構造を形 成する場合に限らず、より一般に半導体素子のうち特定の部分の化合物半導体層の エネルギーバンドギャップを広げるために使用することができる。たとえば、混晶化促 進膜を、コンタクト層 9のうち活性層 4bの電流注入領域の両側の領域の上に形成し、 熱処理を行なえば、当該活性層 4bの両側の領域が混晶化して屈折率が小さくなる ので、その混晶化した部分と活性層とからなる横方向の屈折率分布により、光の横方 向閉じ込めの機能を発揮させることができるようになる。

Claims

請求の範囲
[1] 半導体基板上に、量子井戸活性層からなる活性層を少なくとも含む所定の半導体 層を積層する第 1のステップと、
前記半導体層表面の第 1の部分に第 1の誘電体膜を形成する第 2のステップと、 前記半導体層表面の第 2の部分に前記第 1の誘電体膜と同一の材料力 なり、前 記第 1の誘電体膜よりも低い密度を有する第 2の誘電体膜を形成する第 3のステップ と、
前記半導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体 を熱処理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステツ プと、
前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含むこと を特徴とする半導体素子の製造方法。
[2] 半導体基板上に、少なくとも量子井戸活性層を含む所定の半導体層を積層する第 1のステップと、
前記半導体層表面の第 1の部分に第 1の誘電体膜を形成する第 2のステップと、 前記半導体層表面の第 2の部分に前記第 1の誘電体膜と同一の材料力 なり、前 記第 1の誘電体よりも低い屈折率を有する第 2の誘電体膜を形成する第 3のステップ と、
前記半導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体 を熱処理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステツ プと、
前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含むこと を特徴とする半導体素子の製造方法。
[3] 前記第 1の誘電体膜の屈折率が前記第 1の誘電体膜及び前記第 2の誘電体膜の 成膜条件に依存して決定される所定値以上であり、前記第 2の誘電体膜の屈折率が 該所定値未満であること
を特徴とする請求項 2に記載の半導体素子の製造方法。
[4] 半導体基板上に、少なくとも量子井戸活性層を含む所定の半導体層を積層する第 1のステップと、
前記半導体層表面の第 1の部分にシリコンを含む第 1の誘電体膜を形成する第 2の ステップと、
前記半導体層表面の第 2の部分に前記第 1の誘電体膜と同一の材料力 なり、前 記第 1の誘電体よりもシリコン組成比が低い第 2の誘電体膜を形成する第 3のステツ プと、
前記半導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体 を熱処理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステツ プと、
前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含むこと を特徴とする半導体素子の製造方法。
[5] 前記第 1の誘電体膜のシリコン組成比は該誘電体膜の化学量論的組成比よりも大 きぐ前記第 2の誘電体膜のシリコン組成比は該誘電体膜の化学量論的組成比よりも 小さいことを特徴とする請求項 4に記載の半導体素子の製造方法。
[6] 半導体基板上に、少なくとも量子井戸活性層を含む所定の半導体層を積層する第
1のステップと、
前記半導体層表面の第 1の部分に第 1の誘電体膜を形成する第 2のステップと、 前記半導体層表面の第 2の部分に前記第 1の誘電体膜と同一の材料力 なり、前 記第一の誘電体膜よりも膜中の水素濃度が高い第 2の誘電体膜を形成する第 3のス テツプと、
前記半導体層、前記第 1の誘電体膜及び前記第 2の誘電体膜を含んでなる積層体 を熱処理して前記第 2の誘電体膜下部の前記量子井戸層を混晶化する第 4のステツ プと、
前記積層体を前記第 2の部分の略中央部でへき開する第 5のステップとを含むこと を特徴とする半導体素子の製造方法。
[7] 前記第 1の誘電体膜と前記第 2の誘電体膜が、窒化シリコン膜であることを特徴とす る請求項 1一請求項 6のいずれか一つに記載の半導体素子の製造方法。
[8] 前記第 2のステップは、チャンバ一内において前記第 1の誘電体膜の第 1の前駆体 が通過する経路上に熱源を配置し、該熱源の存在下で前記第 1の前駆体を分解反 応させるサブステップと、前記チャンバ内で前記半導体素子の前記第 1の部分を暴 露するサブステップとを含み、
前記第 3のステップは、前記チャンバ一内において前記第 2の誘電体膜の第 2の前 駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記第 2の前駆体を分 解反応させるサブステップと、前記チャンバ内で前記半導体素子の前記第 2の部分 を暴露するサブステップとを含むこと
を特徴とする、請求項 1一請求項 7のいずれか一つに記載の半導体素子の製造方 法。
[9] 前記第 2のステップは、チャンバ一内において前記第 1の誘電体膜の第 1の前駆体 が通過する経路上に熱源を配置し、該熱源の存在下で前記第 1の前駆体を分解反 応させるサブステップと、前記チャンバ内で前記半導体素子の前記第 1の部分を暴 露するサブステップとを含み、
前記第 3のステップは、前記チャンバ一内において前記第 2の誘電体膜の第 2の前 駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記第 2の前駆体を分 解反応させるサブステップと、前記チャンバ内で前記半導体素子の前記第 2の部分 前記第 1および第 2の前駆体は、窒素およびシリコンを含む化合物、または窒素化 合物とシリコン化合物との混合物であること
を特徴とする、請求項 1一請求項 7のいずれか一つに記載の半導体素子の製造方 法。
[10] 前記第 1の前駆体および前記第 2の前駆体はシラン及びアンモニアを含み、前記 第 1の前駆体中のシラン含有量は、前記第 2の前駆体中のシラン含有量よりも大きい こと
を特徴とする請求項 8または請求項 9に記載の半導体素子の製造方法。
[11] 前記第 2のステップおよび前記第 3のステップは、触媒 CVD法により前記第 1の前 駆体および前記第 2の前駆体を分解反応させるサブステップを含むこと、 を特徴とする、請求項 8 請求項 10のいずれか一つに記載の半導体素子の製造方 法。
[12] 前記第 1のステップは、前記量子井戸層の積層方向の少なくとも一方側に光導波 層を積層するサブステップと、前記第 2の部分の下部における前記光導波層中に、 前記光導波路層の導電型と逆の導電型の半導体層を坦め込むサブステップとを含 むこと
を特徴とする、請求項 1一請求項 11のいずれか一つに記載の半導体素子の製造方 法。
[13] 前記第 1のステップは、
前記量子井戸層の積層方向両側に、該量子井戸層の禁制帯幅以上の禁制帯幅 を有する光導波層をそれぞれ積層するサブステップと、
前記量子井戸層と前記光導波層とからなる積層構造の積層方向両側に、該光導 波層の禁制帯幅以上の禁制帯幅を有するクラッド層をそれぞれ積層するサブステツ プと、
前記量子井戸層と前記光導波層との間に、前記光導波層の各禁制帯幅以上の禁 制帯幅を有するキャリアブロック層を積層するサブステップとを含むこと
を特徴とする、請求項 1一請求項 11のいずれか一つに記載の半導体素子の製造 方法。
[14] 前記第 1のステップは、単一又は多重の量子井戸構造のいずれかを積層すること を含むことを特徴とする請求項 1一請求項 13のいずれか一つに記載の半導体素子 の製造方法。
PCT/JP2004/018695 2003-12-15 2004-12-15 半導体素子の製造方法 WO2005057744A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04807054.4A EP1699121B1 (en) 2003-12-15 2004-12-15 Semiconductor device manufacturing method
JP2005516238A JP4833664B2 (ja) 2003-12-15 2004-12-15 半導体素子の製造方法
US11/452,970 US7671357B2 (en) 2003-12-15 2006-06-15 Method of fabricating semiconductor device
US12/683,090 US7777216B2 (en) 2003-12-15 2010-01-06 Method of fabricating semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-415937 2003-12-15
JP2003415937 2003-12-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/452,970 Continuation US7671357B2 (en) 2003-12-15 2006-06-15 Method of fabricating semiconductor device

Publications (1)

Publication Number Publication Date
WO2005057744A1 true WO2005057744A1 (ja) 2005-06-23

Family

ID=34675150

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/018695 WO2005057744A1 (ja) 2003-12-15 2004-12-15 半導体素子の製造方法

Country Status (5)

Country Link
US (2) US7671357B2 (ja)
EP (1) EP1699121B1 (ja)
JP (1) JP4833664B2 (ja)
CN (1) CN100449891C (ja)
WO (1) WO2005057744A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194440A (ja) * 2006-01-19 2007-08-02 Eudyna Devices Inc 半導体装置およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法
WO2009066739A1 (ja) * 2007-11-21 2009-05-28 The Furukawa Electric Co., Ltd. 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ
JP2011014832A (ja) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The 半導体光デバイスの製造方法および半導体光デバイス
JP2011233644A (ja) * 2010-04-26 2011-11-17 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2012146996A (ja) * 2012-03-06 2012-08-02 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2013168620A (ja) * 2012-02-17 2013-08-29 Mitsubishi Electric Corp 半導体レーザの製造方法
US8615026B2 (en) 2009-07-06 2013-12-24 Furukawa Electric Co., Ltd. Method of manufacturing semiconductor optical device, method of manufacturing semiconductor optical laser element, and semiconductor optical device
JP2014029941A (ja) * 2012-07-31 2014-02-13 Fujitsu Ltd 光半導体装置及び光半導体装置の製造方法
WO2016024609A1 (ja) * 2014-08-12 2016-02-18 古河電気工業株式会社 半導体素子
JPWO2020022235A1 (ja) * 2018-07-27 2021-08-02 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子、検査方法及び検査装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
WO2009031206A1 (ja) 2007-09-04 2009-03-12 The Furukawa Electric Co., Ltd. 半導体レーザ素子および半導体レーザ素子製造方法
JP5485905B2 (ja) * 2008-10-31 2014-05-07 オプトエナジー株式会社 半導体レーザ素子
JP5586199B2 (ja) * 2009-10-02 2014-09-10 三洋電機株式会社 触媒ｃｖｄ装置、膜の形成方法及び太陽電池の製造方法
US10033154B2 (en) 2010-03-03 2018-07-24 Furukawa Electronic Co., Ltd. Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
DE102011055061A1 (de) * 2011-11-04 2013-05-08 Aixtron Se CVD-Reaktor bzw. Substrathalter für einen CVD-Reaktor
CN104995805B (zh) 2013-02-13 2018-04-20 古河电气工业株式会社 半导体光元件、半导体激光元件、及其制造方法、和半导体激光模块元件以及半导体元件的制造方法
DE102015116335B4 (de) * 2015-09-28 2024-10-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaser
US10693062B2 (en) * 2015-12-08 2020-06-23 Crossbar, Inc. Regulating interface layer formation for two-terminal memory
CN112260060B (zh) * 2020-12-22 2021-03-09 武汉敏芯半导体股份有限公司 一种分布式反馈激光器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768200A (en) * 1985-06-18 1988-08-30 Mitsubishi Denki Kabushiki Kaisha Internal current confinement type semiconductor light emission device
US5949807A (en) * 1994-12-28 1999-09-07 Mitsui Chemicals, Inc. Semiconductor laser device
JP2001057459A (ja) * 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
GB2358281A (en) 2000-01-12 2001-07-18 Sharp Kk A method of manufacturing a semiconductor laser device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875216A (en) * 1987-11-30 1989-10-17 Xerox Corporation Buried waveguide window regions for improved performance semiconductor lasers and other opto-electronic applications
JP2831667B2 (ja) * 1988-12-14 1998-12-02 株式会社東芝 半導体レーザ装置及びその製造方法
US5041888A (en) * 1989-09-18 1991-08-20 General Electric Company Insulator structure for amorphous silicon thin-film transistors
JP3658048B2 (ja) * 1995-07-27 2005-06-08 三井化学株式会社 半導体レーザ素子
JP4379937B2 (ja) * 1999-01-08 2009-12-09 ソニー株式会社 半導体レーザの製造方法
JP2000236141A (ja) * 1999-02-16 2000-08-29 Furukawa Electric Co Ltd:The 半導体発光素子
JP3501676B2 (ja) * 1999-05-07 2004-03-02 松下電器産業株式会社 半導体レーザ装置の製造方法
JP3710329B2 (ja) * 1999-07-01 2005-10-26 シャープ株式会社 半導体レーザ素子およびその製造方法
US6590918B1 (en) * 1999-11-17 2003-07-08 Matsushita Electronics Corporation Semiconductor laser device and method for producing the same
JP3775724B2 (ja) * 2000-09-13 2006-05-17 シャープ株式会社 半導体レーザ素子及びその製造方法
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4128898B2 (ja) 2003-04-18 2008-07-30 古河電気工業株式会社 半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4768200A (en) * 1985-06-18 1988-08-30 Mitsubishi Denki Kabushiki Kaisha Internal current confinement type semiconductor light emission device
US5949807A (en) * 1994-12-28 1999-09-07 Mitsui Chemicals, Inc. Semiconductor laser device
JP2001057459A (ja) * 1999-08-17 2001-02-27 Ricoh Co Ltd 半導体レーザ
GB2358281A (en) 2000-01-12 2001-07-18 Sharp Kk A method of manufacturing a semiconductor laser device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194440A (ja) * 2006-01-19 2007-08-02 Eudyna Devices Inc 半導体装置およびその製造方法
JP4690206B2 (ja) * 2006-01-19 2011-06-01 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
JP2007242718A (ja) * 2006-03-06 2007-09-20 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2009055002A (ja) * 2007-07-27 2009-03-12 Eudyna Devices Inc 光半導体装置およびその製造方法
US8030224B2 (en) 2007-11-21 2011-10-04 Furukawa Electric Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, communication apparatus, and semiconductor laser
WO2009066739A1 (ja) * 2007-11-21 2009-05-28 The Furukawa Electric Co., Ltd. 半導体デバイスの製造方法、半導体デバイス、通信機器、および半導体レーザ
US8615026B2 (en) 2009-07-06 2013-12-24 Furukawa Electric Co., Ltd. Method of manufacturing semiconductor optical device, method of manufacturing semiconductor optical laser element, and semiconductor optical device
EP2453535A4 (en) * 2009-07-06 2018-04-04 Furukawa Electric Co., Ltd. Method for manufacturing semiconductor optical device, method for manufacturing semiconductor optical laser element, and semiconductor optical device
JP2011014832A (ja) * 2009-07-06 2011-01-20 Furukawa Electric Co Ltd:The 半導体光デバイスの製造方法および半導体光デバイス
JP2011233644A (ja) * 2010-04-26 2011-11-17 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2013168620A (ja) * 2012-02-17 2013-08-29 Mitsubishi Electric Corp 半導体レーザの製造方法
JP2012146996A (ja) * 2012-03-06 2012-08-02 Furukawa Electric Co Ltd:The 半導体レーザ素子および半導体レーザ素子の製造方法
JP2014029941A (ja) * 2012-07-31 2014-02-13 Fujitsu Ltd 光半導体装置及び光半導体装置の製造方法
US9225147B2 (en) 2012-07-31 2015-12-29 Fujitsu Limited Optical semiconductor device and method of manufacturing the same
WO2016024609A1 (ja) * 2014-08-12 2016-02-18 古河電気工業株式会社 半導体素子
JPWO2016024609A1 (ja) * 2014-08-12 2017-05-25 古河電気工業株式会社 半導体素子
US10109982B2 (en) 2014-08-12 2018-10-23 Furukawa Electric Co., Ltd. Semiconductor device
JPWO2020022235A1 (ja) * 2018-07-27 2021-08-02 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子、検査方法及び検査装置
JP7379334B2 (ja) 2018-07-27 2023-11-14 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子、検査方法及び検査装置
JP7608565B2 (ja) 2018-07-27 2025-01-06 ヌヴォトンテクノロジージャパン株式会社 半導体レーザ素子、検査方法及び検査装置

Also Published As

Publication number Publication date
US7671357B2 (en) 2010-03-02
JPWO2005057744A1 (ja) 2007-07-12
EP1699121A1 (en) 2006-09-06
EP1699121B1 (en) 2014-04-30
JP4833664B2 (ja) 2011-12-07
EP1699121A4 (en) 2010-11-10
CN100449891C (zh) 2009-01-07
CN1922771A (zh) 2007-02-28
US7777216B2 (en) 2010-08-17
US20100105158A1 (en) 2010-04-29
US20070026620A1 (en) 2007-02-01

Similar Documents

Publication Publication Date Title
US7671357B2 (en) Method of fabricating semiconductor device
US6984840B2 (en) Optical semiconductor device having an epitaxial layer of III-V compound semiconductor material containing N as a group V element
US7817692B2 (en) Nitride semiconductor laser device having current blocking layer and method of manufacturing the same
US5499260A (en) Semiconductor laser and a method for fabricating the same
US10033154B2 (en) Semiconductor optical element, semiconductor laser element, and method for manufacturing semiconductor optical element and semiconductor laser element, and method for manufacturing semiconductor laser module and semiconductor element
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
EP3840139B1 (en) Surface-emitting laser device and method for manufacturing surface-emitting laser device
JPH1093192A (ja) 窒化ガリウム系化合物半導体レーザ及びその製造方法
JP3775724B2 (ja) 半導体レーザ素子及びその製造方法
US6677618B1 (en) Compound semiconductor light emitting device
JPH09139550A (ja) 半導体レーザ装置の製造方法、及び半導体レーザ装置
US20060197104A1 (en) Semiconductor device and fabrication method thereof
EP3843225A1 (en) Surface-emitting laser device and method for manufacturing surface-emitting laser device
WO2012137426A1 (ja) 半導体光デバイス及びその製造方法
JP3786054B2 (ja) 半導体光素子および半導体レーザ
EP1583189A2 (en) Semiconductor laser and method for producing the same
Kim et al. AlGaAs/GaAs quantum wire lasers fabricated by flow rate modulation epitaxy
EP1617533B1 (en) Method of manufacturing a semiconductor device
EP1109231A2 (en) Semiconductor light emitter and method for fabricating the same
KR100932331B1 (ko) 반도체 레이저 다이오드 및 그 제조 방법
JP3795931B2 (ja) 半導体発光素子
JP2005159196A (ja) 半導体レーザ素子及びその製造方法
JP2005354107A (ja) 窒化物半導体発光素子
JP2006019617A (ja) 半導体レーザ
JP2006165455A (ja) 半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480041586.0

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005516238

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11452970

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 2004807054

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004807054

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11452970

Country of ref document: US