[go: up one dir, main page]

WO2004112449A1 - 電子部品の製造方法および電子部品 - Google Patents

電子部品の製造方法および電子部品 Download PDF

Info

Publication number
WO2004112449A1
WO2004112449A1 PCT/JP2004/008298 JP2004008298W WO2004112449A1 WO 2004112449 A1 WO2004112449 A1 WO 2004112449A1 JP 2004008298 W JP2004008298 W JP 2004008298W WO 2004112449 A1 WO2004112449 A1 WO 2004112449A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
opening
conductor
power supply
electronic component
Prior art date
Application number
PCT/JP2004/008298
Other languages
English (en)
French (fr)
Inventor
Masashi Gotoh
Hajime Kuwajima
Hiroki Hara
Hiroshi Yamamoto
Original Assignee
Tdk Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corporation filed Critical Tdk Corporation
Priority to CN2004800165668A priority Critical patent/CN1806476B/zh
Priority to US10/559,334 priority patent/US7371682B2/en
Publication of WO2004112449A1 publication Critical patent/WO2004112449A1/ja

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Definitions

  • the present invention relates to a method for manufacturing an electronic component in which a wiring layer is sequentially laminated on a core material and an electronic component, and more particularly to a method for manufacturing an electronic component and an electronic component suitable for forming a conductor that makes interlayer connection in the wiring layer.
  • 8A to 8D are process explanatory diagrams showing a conventional process of manufacturing a wiring layer of an electronic component.
  • the wiring layer constituting the electronic component has a base material 1 made of an insulating material having a certain thickness, and a back surface of the base material 1 and the base material 1 formed inside the base material 1. And lower wiring 2.
  • the copper layer 5 having the copper A dry film 6 serving as a protective film is attached to the front side of.
  • the dry film 6 is exposed and developed as shown in FIG. 8B, and an opening 7 is formed in a region where the conductor 3 is formed.
  • the copper foil exposed on the bottom surface of the opening 7 is removed by different etching to expose the substrate 1, and A blast treatment is performed on the surface of the base material 1 to expose the lower wiring 2 located below the base material 1.
  • FIG. 8D shows a state in which the lower wiring 2 is exposed at the bottom of the opening 7 by the blast processing.
  • the drilling of the base material 1 is performed by the blast processing.
  • the present invention is not limited to this method, and another method may be used.
  • FIGS. 9A and 9B are process explanatory diagrams showing a procedure for forming an opening using laser processing.
  • FIG. 9A shows a state of the wiring layer before laser processing, and a laser processing machine (not shown) for processing the wiring layer is disposed above the wiring layer.
  • FIG. 9B shows a state after the opening 7 is formed by laser processing.
  • a YA G laser yttrium aluminum garnet laser
  • a carbon dioxide gas laser is used for processing the base material 1 made of insulating resin. Is common.
  • these different lasers may be mounted on the same positioning mechanism from the viewpoint of improving processing efficiency to perform continuous processing (copper foil 5 and base material 1). Instead of using the YAG laser, only the copper foil may be patterned by etching.
  • the opening 7 from which the lower wiring 2 is exposed is formed on the surface of the wiring layer in this way, the opening 7 is filled with a metal material to form the conductor 3.
  • FIGS. 10A, 10B, and 10C are process explanatory diagrams showing a procedure for forming a conductor portion in an opening.
  • electroless plating is performed on the front side of the wiring layer where the opening 7 is formed in order to improve the adhesion to the base material 1.
  • electroless plating layer 8 is formed.
  • electrolytic plating is performed using the electroless plating layer 8 as an electrode, and an electrolytic plating layer 9 is deposited on the upper layer of the electroless plating layer 8 so as to fill the opening 7.
  • FIG. 10B The state after the formation of the electrolytic plating layer 9 is shown in FIG. 10B.
  • the copper foil 5, the electroless plating layer 8, and the electrolytic plating layer 9 are subjected to a subtractive method using a conductor part as shown in FIG. 10C. 3 and upper wiring 4 are formed.
  • the adhesion between the base material 1 and the conductor portion 3 is improved by using an electroless plating layer (see, for example, Japanese Patent Application Laid-Open No. H11-333493).
  • an electroless plating layer see, for example, Japanese Patent Application Laid-Open No. H11-333493.
  • Another treatment is applied instead of the electroless plating layer (for example, see Japanese Patent Application Laid-Open No. 2001-217553).
  • the electrolytic plating layer 9 is formed on the entire surface of one side of the wiring layer.
  • the cross section of the wiring pattern becomes trapezoidal, resulting in a decrease in dimensional accuracy and a narrow width. There was a problem that the wiring pattern could not be formed.
  • the present invention focuses on the above-mentioned conventional problems, and achieves simplification of the process by eliminating electroless plating, which is a pretreatment for electric plating, or other pretreatments equivalent thereto, thereby achieving electrical reliability. It is an object of the present invention to provide a method for manufacturing an electronic component and an electronic component capable of achieving improvement in performance.
  • the present invention provides a method for forming a conductor portion without using an electroless plating layer as an electrode by using a copper foil formed in advance on a wiring layer as an electrode and growing the electroplating from the copper foil exposed from the end face of the opening. It is based on the finding that it can be formed.
  • a method of manufacturing an electronic component according to the present invention is a method of manufacturing an electronic component in which a conductor connected to the lower wiring is exposed on an upper surface of an insulating member that covers the lower wiring. After the power supply film is formed on the surface, an opening is formed from the power supply film side with the lower wiring as the bottom, and the metal is attached from the opening to the edge of the power supply film using the power supply film as an electrode. The opening was filled with metal plating that adheres to the lower wiring, and this was used as a conductor.
  • an opening may be formed, and a metal plating may be grown from the power supply film exposed from the opening.
  • the present invention relates to a method for manufacturing an electronic component in which a conductor connected from the lower wiring is exposed on an upper surface of an insulating member covering the lower wiring.
  • a conductor connected from the lower wiring is exposed on an upper surface of an insulating member covering the lower wiring.
  • an opening having the lower wiring as a bottom is formed in the protective film and the power supply film in a region where the conductor is formed, and the power supply film is formed.
  • the metal plating is grown from the power supply film exposed from the opening as an electrode, and after the metal plating reaches the lower wiring layer, the power supply film and the lower wiring layer are used as electrodes. The procedure was to fill the opening with metal plating that is in close contact with the lower wiring, and use this as a conductor.
  • the insulating member is formed of a copper foil with an insulating resin, or a method in which an adhesive sheet and a metal foil corresponding to a copper foil are overlapped and formed by pressing. Good.
  • the electronic component according to the present invention has a structure in which an upper wiring is formed on an upper surface of an insulating member that covers the lower wiring, and the lower wiring and the upper wiring are connected by a conductor penetrating the insulating member.
  • the conductor portion that connects the lower wiring and the upper wiring is formed only by precipitation of metal by electroplating.
  • the etching process is performed from above the insulating member on which the power supply film and the protective film are stacked.
  • the insulating member is removed from the exposed insulating member by blasting or laser processing, and the lower wiring located below the insulating member is exposed to form an opening.
  • the metal deposited by plating grows particularly at the edge of the power supply film in the opening due to the current density concentration effect. I do.
  • the lower wiring acts as an electrode in addition to the end face of the power supply film. For this reason, the metal plating not only starts from the end face of the power supply film but also grows from the lower wiring. As the metal plating continues to grow from the end face of the power supply film and the lower wiring, the inside of the opening is filled with the metal plating to form a conductor.
  • patterning may be performed by the subtractive method ⁇ the semi-additive method. By performing such a procedure, the electroless plating or other alternative treatment becomes unnecessary, and the conductor can be formed only by the electric plating.
  • the deposition rate of the plating is high because the edge of the power supply portion is used, and after the plating is grown, the plating is performed by depositing the plating using the edge and the bottom of the opening as electrodes. The deposition rate can be improved.
  • the lower layer wiring and the conductor portion located above the lower layer wiring are used for convenience of configuration, but the electronic component manufactured by the above process is not limited to this upper / lower relationship. It goes without saying that the conductor portion may be used as the lower side, and the lower layer wiring may be arranged above the conductor portion.
  • FIG. 1 is a cross-sectional view of a main part showing a form immediately after a conductor part is formed on a wiring layer.
  • 2A, 2B, 2C, and 2D are process explanatory diagrams showing a procedure for forming a conductor portion above a columnar conductor.
  • 3A, 3B, 3C, 3D, and 3E are process explanatory diagrams showing a procedure for forming a conductor portion above a columnar conductor.
  • FIGS. 4A, 4B, 4C, and 4D are process explanatory views showing a procedure for forming a conductor portion on a substrate having a wiring layer formed on the back surface and inside of the substrate.
  • FIGS. 5A, 5B, 5C, 5D, and 5E are process explanatory views showing a procedure for forming a conductor portion on a base material having a wiring layer formed on the back surface and inside of the base material.
  • 6A, 6B, 6C, and 6D are process explanatory diagrams showing another procedure for forming a conductor portion above a columnar conductor.
  • 7A, 7B, 7C, 7D, and 7E are process explanatory diagrams showing another procedure for forming a conductor portion above a columnar conductor.
  • 8A, 8B, 8C, and 8D are process explanatory views showing a conventional process of manufacturing a wiring layer of an electronic component.
  • 9A and 9B are process explanatory views showing a procedure for forming an opening using laser processing of an electronic component.
  • FIGS. 10A, 10B, and 10C are process explanatory diagrams showing a procedure for forming a conductor portion in an opening of an electronic component.
  • the electronic component according to the present embodiment has a form in which wiring layers are sequentially laminated on both surfaces of a core material. The connection between the stacked wiring layers is performed to form a solid wiring structure.
  • FIG. 1 is a cross-sectional view of a main part showing a form immediately after a conductor part is formed on a wiring layer.
  • the wiring layer 10 constituting the electronic component according to the present embodiment includes a base material 12 made of an insulating member having a certain thickness, and an upper surface of the base material 12. It has a copper foil 14 formed uniformly and a columnar conductor 16 serving as a lower layer wiring formed inside the base material 12.
  • An opening 18 penetrating the base material 12 and the copper foil 14 is formed above the columnar conductor 16, and a conductor 20 made of a metal material is formed inside the opening 18.
  • the conductor portion 20 that electrically connects the copper foil 14 serving as the base of the upper layer wiring and the columnar conductor 16 is formed only by electric plating without performing pretreatment such as electroless plating. It is a thing. Therefore, in the wiring layer 10 manufactured by the manufacturing method according to the present embodiment, the electroless plating or the like Since the pre-processing step is unnecessary, the manufacturing process can be shortened. In addition, the elimination of the pretreatment step prevents the metal catalyst remaining on the copper foil 14 side, for example, for attaching metal to portions (insulator portions) other than the conductor in the electroless plating process. This can improve the reliability of electronic components.
  • FIGS. 3A to 3E are process explanatory diagrams showing a procedure for forming a conductor portion above a columnar conductor.
  • a dry film (protective film) 24 is provided on the upper surface of the copper foil 14 serving as the power supply film. to paste together. After laminating the dry film 24, photo-etching is performed on the dry film 24 as shown in FIG. 2B, so that the dry film 24 is formed in the region where the opening 18 is to be formed. Form corresponding holes.
  • FIG. 2C shows a state after the copper foil 14 has been removed by etching.
  • etching and blasting are used to remove the copper foil 14 and the base material 12 located above the columnar conductor 16, but the present invention is not limited to this.
  • these members may be removed by performing laser irradiation using a laser processing machine in accordance with the copper foil 14 and the base material 1 "2 (for example, with respect to the copper foil 14 Is a YA G laser and a carbon dioxide laser is used for the substrate 12)-After the opening 18 is formed in the substrate 12 by the above-described process, Fig.
  • electric plating is performed using the copper foil 14 as a power supply film (so-called electrode).
  • the electric plating is performed while leaving the dry film 24 used in the etching and blasting process as it is.
  • the conductor is more positively deposited using the recording end.
  • the inner wall surface of the opening 18 is etched (or laser-processed) so that the end surface which becomes the edge of the copper foil 14 is exposed.
  • a metal material 26 as a base of the conductor portion 20 is deposited from the end face of the copper foil 14, and the metal material 26 grows in the opening 18.
  • the metal material 26 grows over time, the metal material 26 reaches the upper surface 28 of the columnar conductor 16. This state is shown in FIG. 3B. When the metal material 26 reaches the upper surface 28 of the columnar conductor 16 in this way, the copper foil 14 and the columnar conductor 16 are electrically connected, and the upper surface 28 of the columnar conductor 16 is deposited. The metal material 26 is also deposited on the upper surface 28 to form a conductor portion 20. This state is shown in Figure 3C.
  • the dry film 24 is removed as shown in FIG. 3D, and then, as shown in FIG. 3E, the copper foil 14 is formed by the subtractive method ⁇ semi-additive method. Then, patterning is performed to form the upper wiring 30 from the copper foil 14. Further, it is necessary to make the height of the conductor portion 20 formed by the electric plating equal to the height of the upper layer wiring 30 or to make the surface of the conductor portion 20 flat. After the conductor portion 20 is formed, the upper surface thereof is polished so that the height of the conductor portion 20 is made equal to that of the upper layer wiring 30. Alternatively, when the conductor portion 20 is formed, a timer management or an electric The adjustment may be made by controlling the current or adding an additive to the plating solution.
  • FIGS. 4A to 4D and FIGS. 5A to 5E are process explanatory diagrams showing a procedure for forming a conductor portion on a substrate having a wiring layer formed on the back surface and inside of the substrate.
  • the electrolysis can be performed. Only by this, it is possible to form the conductor portion 20 exposed on the upper wiring 30 side.
  • a dry film 24 is attached to the upper surface of the wiring layer 12 and then, as shown in FIGS. 4B to 4D, photo-etching of the dry film 24 and copper foil Etching of the substrate 14 and blasting of the substrate 12 are performed to form an opening 18 on the surface of the substrate 12.
  • the copper foil 14 is used as a power supply film to form the opening.
  • Gold in 1 8 The material 26 is deposited and grown. Then, as shown in FIG.
  • the dry film 24 is removed as shown in FIG. 5D, and thereafter, the copper foil 14 is patterned as shown in FIG. 30 may be formed.
  • the copper foil 14 serving as the base of the upper wiring 30 is used as a power supply film. If used, the conductor portion 20 can be formed only by the electric plating step without applying a pretreatment step such as electroless plating.
  • the electrodeposition is performed with the dry film left on the surface of the copper foil, but the present invention is limited to this form. Without this, the present invention can be achieved without leaving a dry film on the surface of the copper foil.
  • FIGS. 6A to 6D and FIGS. 7A to 7E are process explanatory views showing another procedure for forming a conductor portion above the columnar conductor.
  • 2A to 2D and 3A to 3E members that are common to the method of forming a conductor portion will be described using the same reference numerals.
  • a dry film (protective film) 24 is provided on the upper surface of the copper foil 14 serving as the power supply film. to paste together. After laminating the dry film 24, photo-etching is performed on the dry film 24 as shown in FIG. 6B, and the edge of the opening 18 is formed in a region where the opening 18 is to be formed. Is formed. After forming a hole corresponding to the edge of the opening 18 in the dry film 24 in this manner, the copper foil 14 exposed below the dry film 24 is etched. PT / JP2004 / 008298
  • FIG. 6C shows a state after the copper foil 14 has been removed by etching.
  • the base material 12 is subjected to a blast treatment as shown in FIG.
  • the substrate 12 located is removed to expose the head of the columnar conductor 16.
  • the openings 18 are formed in the base material 12 by the above-described process, as shown in FIG. 7A, the dry film 24 located on the upper layer of the copper foil 14 is removed, and the copper foil 1 is removed. Expose 4.
  • the metal material 26 reaches the upper surface 28 of the columnar conductor 16 as shown in FIG. 7C.
  • the metal material 26 reaches the upper surface 28 of the columnar conductor 16 in this way, the copper foil 14 and the columnar conductor 16 are electrically connected to each other, and the upper surface 28 of the columnar conductor 16 is also attached. It becomes an electrode for deposition, and the metal material 26 is also deposited on the upper surface 28 to form the conductor portion 20. This state is shown in FIG. 7D.
  • the copper foil 14 is patterned by the subtractive method ⁇ the semi-additive method, and the upper layer wiring 30 is formed from the copper foil 14. do it.
  • the lower layer wiring and the conductor located above the lower layer wiring are used.
  • the present invention is not limited to this upper / lower relationship, and any wiring layer manufactured by the above process may be used.
  • the electronic component using this is the conductor part (upper wiring side) It is needless to say that the lower layer wiring may be arranged on the lower side and the lower layer wiring may be arranged on the upper side of the conductor section.
  • a method of manufacturing an electronic component in which a conductor connected from the lower wiring is exposed on an upper surface of an insulating member covering the lower wiring, wherein power is supplied to the upper surface of the insulating member.
  • an opening is formed from the power supply film side with the lower layer wiring as a bottom, and a metal plating is grown from the opening to an edge of the power supply film using the power supply film as an electrode, Since the opening is filled with metal plating that is in close contact with the lower wiring and is used as the conductor, the electroless plating step (or another alternative processing step) conventionally performed can be eliminated.
  • the manufacturing process can be simplified, and the residual metal catalyst can be solved, so that the electrical reliability can be improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、下層配線を覆う絶縁部材の上側表面に前記下層配線から接続される導体部を露出させる電子部品の製造方法である。当該方法においては、絶縁部材の上側表面に給電膜を形成した後、この給電膜側から下層配線を底部とする開口部を形成する。そして給電膜を電極として開口部から前記給電膜の縁端部より金属めっきを成長させ、下層配線に密着する金属めっきを前記開口部に充填し、導体部を形成する。

Description

明細書 電子部品の製造方法および電子部品 技術分野
本発明は、 芯材に配線層を順次積層した電子部品の製造方法および電子部品 に係り、 特に前記配線層において層間接続をなす導電体を形成するのに好適な 電子部品の製造方法および電子部品に関する。 背景技術
従来、 芯材の表面に順次配線層を積層させ、 これら積層された配線層間の接 続を行うことで立体的な配線構造を形成するようにした電子部品が知られて いる。
そして前記配線層においては、 層間接続をなす導体部を形成するための製造 方法が種々提案 '開示されている。 図 8 A乃至 8 Dは、 電子部品の従来におけ る配線層の製造過程を示した工程説明図である。
電子部品を構成する配線層では、 図 8 Aに示すように一定の厚みを有した絶 緣材料からなる基材 1と、 この基材 1の裏面および当該基材 1の内部に形成さ れた下層配線 2とを有している。
このような形態からなる配線層の表面側に導体部 3と、 上層配線 4 (ともに 図 1 0 Cを参照) を形成するには、 まず銅箔 5がー面に形成された前記配線層 1の表面側に、 保護膜となるドライフィルム 6を貼り付ける。 そして当該ドラ ィフィルム 6を基材 1に貼り付けた後は、 図 8 Bに示すように前記ドライフィ ルム 6に対し露光および現像処理を行い、 前記導体部 3の形成領域に開口部 7 を形成する。 その後は、 図 8 Cに示すように前記開口部 7の底面に露出する銅 箔を異なるエッチングによって除去し基材 1を露出させるとともに、 この露出 した基材 1の表面に対しブラスト処理を施し、 前記基材 1の下方に位置する下 層配線 2を露出させる。 ブラスト処理によって開口部 7の底面に下層配線 2が 露出した状態を図 8 Dに示す。
ところで上記従来例では、 基材 1に対する穴加工をブラスト処理によって行 うようにしたが、 この方法に限定されることもなく、 他の方法を用いるように してもよい。
図 9 Aおよび 9 Bは、 レーザ加工を用いて開口部を形成する手順を示したェ 程説明図である。そして図 9 Aは、 レーザ加工前の配線層の状態を示しており、 当該配線層の加工をなすレーザ加工機 (図示せず) は、 この配線層の上方に配 置されている。
そしてレーザ加工機が備える位置決め機構を用い、 開口部 7の形成予定位置 にレーザ照射部を移動させることで、 銅箔 5および基材 1の穴あけ加工を個別 に行う。 レーザ加工によって開口部 7を形成した後の状態を図 9 Bに示す。 なお上述した銅箔 5への加工には、 YA Gレ一ザ (yt trium aluminum garnet laser) が用いられ、 また絶縁樹脂からなる基材 1への加工には、 炭酸ガスレ 一ザが用いられるのが一般的である。 そしてこれら異なるレーザは加工効率向 上の見地から同一の位置決め機構に搭載し、 (銅箔 5と基材 1との) 連続加工 を行うようにすればよい。 また YA Gレーザを用いる代わりに、 銅箔のみをェ ツチングでパターンエングしてもよい。
こうして配線層の表面に下層配線 2が露出する開口部 7を形成した後は、 当 該開口部 7に金属材を充填させ導体部 3を形成する。
図 1 0 A、 1 0 Bおよび 1 0 Cは、 開口部に導体部を形成する手順を示すェ 程説明図である。
開口部に導体部を形成するには、 まず図 1 O Aに示すように、 開口部 7が形 成された配線層の表側に、 基材 1との密着性を向上させる目的から無電解め きを施し無電解めつき層 8を形成する。 そして当該無電解めつき層 8を形成し た後は、 この無電解めつき層 8を電極として電解めつきを施し、 開口部 7を埋 めるよう電解めつき層 9を無電解めつき層 8の上層に析出させる。 電解めつき 層 9を形成した後の状態を図 1 0 Bに示す。
このように電解めつき層 9を形成した後は、 これら銅箔 5と無電解めつき層 8と電解めつき層 9に対し、 サブトラクティブ法を用い、 図 1 0 Cに示すよう に導体部 3および上層配線 4を形成する。
ところで上記従来例では、 無電解めつき層を用い基材 1と導体部 3との密着 性の向上を図るようにしたが(例えば、特開平 1 1 — 3 4 3 5 9 3号公報参照)、 前記無電解めつき層に代えて他の処理を適用する方法も知られている (例えば、 特開 2 0 0 1— 2 1 7 5 5 3号公報参照)。
しかし上述した無電解めつき (および無電解めつきに代わるその他の方法) を用いた場合では以下に示すような問題点があった。
すなわち図 1 0 Bに示すように、 無電解めつき層を形成した後に、 電解めつ きを施し開口部 7を金属材で埋めようとすると、 配線層の片側表面全体に電解 めっき層 9が厚く形成されてしまい、 この結果、 図 1 0 Cに示すようにエッチ ングにて配線パターンを形成する際に、 当該配線パターンの断面が台形になつ てしまい、 寸法精度の低下や、 幅の狭い配線パターンが形成できなくなるとい つた問題点があった。
また無電解めつき層 8を形成し、 これを電極として電気めつきを施すと、 こ の無電解めつき層 8における表面と穴の内側とでは、 表面の方が新鮮なめっき 液が多くあたる。 このため当該表面での電気めつき層 9の成長が促進され、 こ の結果、 開口部 7に金属材が充填される前に、 前記開口部 7 が (電気めつき 層 9によって) 塞がれ、 導体部 3の内部に空隙 (いわゆるポイド) が生じてし まうおそれがあった。 '
また無電解めつきを使用せず、 他の前処理を施す場合でも同様の問題が生じ るおそれがあった。 ところで無電解めつきを使用する場合には、 導体以外の部分 (絶縁体部分) にもメツキを付着させるため、 金属触媒が用いられる。 しかしこの金属触媒が 配線層の表面に残留すると、 絶縁抵抗値が低下したり、 配線パターンの短絡等 の障害を引き起こす可能性があった。 なお近年の電子部品では狭ピッチ化が進 んでおり、 上記障害のおそれは一層高まっている。 発明の開示
本発明は、 上記従来の問題点に着目し、 電気めつきの前処理である無電解め つき、 またはそれに準じる他の前処理を廃止することで、 工程の簡略化を達成 するとともに、 電気的信頼性の向上を達成することが可能なのできる電子部品 の製造方法および電子部品を提供することを目的とする。
本発明は、 配線層にあらかじめ形成された銅箔を電極として、 開口部端面よ り露出する銅箔から電気めつきを成長させれば、 無電解めつき層を電極として 用いずとも導体部を形成することができるという知見に基づいてなされたも のである。
すなわち本発明に係る電子部品の製造方法は、 下層配線を覆う絶縁部材の上 側表面に前記下層配線から接続される導体部を露出させる電子部品の製造方 法であって、 前記絶縁部材の上側表面に給電膜を形成した後、 この給電膜側か ら前記下層配線を底部とする開口部を形成し、 前記給電膜を電極として前記開 口部から前記給電膜の縁端部より金属めつきを成長させ、 前記下層配線に密着 する金属めつきを前記開口部に充填し、 これを導体部とする手順とした。
ここで前記絶縁部材の上側表面に給電膜と保護膜を厚み方向に形成した後、 開口部を形成し、. 前記開口部から露出する前記給電膜より金属めつきを成長さ せればよい。
更に具体的には、 下層配線を覆う絶縁部材の上側表面に前記下層配線から接 続される導体部を露出させる電子部品の製造方法であって、 前記絶縁部材の上 側表面に給電膜と保護膜を厚み方向に形成した後、 前記導体部の形成領域に前 記保護膜と前記給電膜とに前記下層配線を底部とする開口部を形成し、 前記給 電膜を電極として前記開口部から露出する前記給電膜より金属めつきを成長 させ、 当該金属めつきが前記下層配線層に達した後は、 魴記給電膜と前記下層 配線層とを電極とし、 前記下層配線に密着する金属めつきを前記開口部に充填 させ、 これを導体部とする手順とした。
なお前記絶縁部材への前記給電膜の形成に代えて、 前記絶縁部材を絶縁樹脂 付き銅箔としたり、 あるいは接着シートと銅箔に相当する金属箔とを重ね合わ せて、 プレスにより形成する方法でもよい。
そして本発明に係る電子部品は、 下層配線を覆う絶緣部材の上側表面に上層 配線が形成されるとともに、 前記絶縁部材を貫通する導体部によって前記下層 配線と前記上層配線とが接続される構造を有した電子部品であって、 前記下層 配線と前記上層配線との接続をなす前記導体部は、 電気めつきによる金属の析 出のみで形成することとした。 '
上記構成によれば、 まず給電膜や保護膜が積層された絶縁部材の上方からェ ツチング処理を行う。 そしてエッチング処理を行った後は、 露出した絶縁部材 に対し、 ブラス卜処理やレーザ加工によって絶縁部材を除去し、 当該絶縁部材 の下方に位置する下層配線を露出させ開口部を形成する。
このように開口部を形成した後は、 前記給電膜を電極として電気めつきを行 うと、 めっきによって析出される金属は、 開口部における給電膜の縁端部が電 流密度集中効果により特に成長する。 そして成長した金属めつきが、 開口部の 底面に露出する下層配線に差し掛かると、 今度は、 給電膜の端面に加え前記下 層配線も電極として作用する。 このため前記金属めつきは、 給電膜の端面を起 点とするだけでなく、 下層配線からも成長する。 このように給電膜の端面と下 層配線を起点とした金属めつきの成長が続くと、 開口部の内側は金属めつきに よって充填され導体部が形成される。 そして導体部を形成した後は、 導体部の 上側を研磨等によってあらかじめ設定した高さを得たのち、 サブトラクティブ 法ゃセミアディティブ法によってパターンニングを行うようにすればよい。 こ のような手順を行えば、 無電解めつきあるいはこれに代わる他の処理が不要に なり電気めつき処理だけで導体部を形成することが可能になる。
そして本発明においては、 下層に回路パターンがすでに形成されており、 下 層側から給電ができない場合であっても対処することが可能である。 また給電 部の縁端部を利用しているためめつきの析出速度が速く、 さらにめつきの成長 後は、 前記縁端部と開口部の底面とを電極としてめつきを析出させることから、 めっきの析出速度を向上させることが可能になる。
なお上記構成では構成の都合上、 下層配線と、 この下層配線の上側に位置す る導体部としたが、 この上下関係に限定されることもなく、 上記プロセスで製 造した電子部品は、 前記導体部を下側とし、 前記下層配線を前記導体部の上側 に配置するように使用してもよいことはいうまでもない。 図面の簡単な説明
図 1は、 配線層に導体部を形成した直後の形態を示す要部断面図である。 図 2 A、 2 B、 2 Cおよび 2 Dは、 柱状導体の上方に導体部を形成する手順 を示す工程説明図である。
図 3 A、 3 B , 3 C、 3 Dおよび 3 Eは、 柱状導体の上方に導体部を形成す る手順を示す工程説明図である。
図 4 A、 4 B、 4 Cおよび 4 Dは、 基材の裏面および内部に配線層が形成さ れた基材に対し導体部を形成する手順を示す工程説明図である。
図 5 A、 5 B、 5 C、 5 Dおよび 5 Eは、 基材の裏面および内部に配線層が 形成された基材に対し導体部を形成する手順を示す工程説明図である。
図 6 A、 6 B、 6 Cおよび 6 Dは、 柱状導体の上方に導体部を形成する他の 手順を示す工程説明図である。 図 7 A、 7 B、 7 C、 7 Dおよび 7 Eは、 柱状導体の上方に導体部を形成す る他の手順を示す工程説明図である。
図 8 A、 8 B、 8 Cおよび 8 Dは、 電子部品の従来における配線層の製造過 程を示した工程説明図である。
図 9 Aおよび 9 Bは、 電子部品のレーザ加工を用いて開口部を形成する手順 を示した工程説明図である。
図 1 0 A、 1 0 Bおよび 1 0 Cは、 電子部品の開口部に導体部を形成する手 順を示す工程説明図である。 発明を実施するための最良の形態
以下に本発明に係る電子部品の製造方法、 および電子部品について好適な具 体的実施の形態を図面を参照して詳細に説明する。
本実施の形態に係る電子部品は、 芯材の両側表面に、 順次配線層を積層させ た形態となっている。 そしてこれら積層された配線層間の接続を行うことで立 体的な配線構造を形成している。
図 1は、 配線層に導体部を形成した直後の形態を示す要部断面図である。 同図に示すように、 本実施の形態に係る電子部品を構成する配線層 1 0は、 一定の厚みを有した絶縁部材からなる基材 1 2と、.当該基材 1 2の上表面に一 様に形成された銅箔 1 4と、 前記基材 1 2の内部に形成された下層配線となる 柱状導体 1 6を有している。
そして柱状導体 1 6の上方には、 基材 1 2と銅箔 1 4とを貫通する開口部 1 8が形成され、 この開口部 1 8の内部には金属材からなる導体部 2 0が形成さ れている。 ところで上層配線の基となる銅箔 1 4と前記柱状導体 1 6との電気 的接続をなす導体部 2 0は、 例えば無電解めつき等の前処理を行わず、 電気め つきのみによって形成されたものである。 ゆえに本実施の形態にかかる製造方 法で製造された配線層 1 0では、 導体部 2 0を形成する際に、 無電解めつき等 の前処理工程が不要になることから、 製造工程の短縮化が達成される。 さらに 前記前処理工程を不要としたことで、 例えば無電解めつき処理の導体以外の部 分 (絶縁体部分) にもめつきを付着させるための金属触媒が銅箔 1 4側に残留 するのを防止でき、 電子部品の信頼性を向上させることが可能になる。
このように特徴を備えた電子部品の製造方法を以下に示す。
図 2 A乃至 2 Dおよび図 3 A乃至 3 Eは、 柱状導体の上方に導体部 形成す る手順を示す工程説明図である。
下層配線となる柱状導体 1 6の上方に導体部 2 0を形成するには、 まず図 2 Aに示すように、 給電膜となる銅箔 1 4の上面にドライフィルム (保護膜) 2 4を貼り合わせる。 そしてこのドライフィルム 2 4を貼り合わせた後は、 当該 ドライフィルム 2 4に対し図 2 Bに示すようにフォトエッチングを行い、 開口 部 1 8の形成対象領域に当該開口部 1 8の縁部に相当する穴を形成する。
こうしてドライフィルム 2 4に開口部 1 8の縁部に相当する穴を形成した 後は、 前記ドライフィルム 2 4の下側に露出する銅箔 1 4に対してエッチング を行い、 当該銅箔 1 4を除去する。 エッチングにより前記銅箔 1 4を除去した 後の状態を図 2 Cに示す。
前記エッチングによって銅箔 1 4を除去し、 基材 1 2の表面を露出させた後 は、 この基材 1 2に対し図 2 Dに示すようにブラスト処理を行い、 柱状導体 1 6の上部に位置する基材 1 2を除去し、 柱状導体 1 6の頭部を露出させる。 なお本実施の形態では、 柱状導体 1 6の上部に位置する銅箔 1 4と基材 1 2 を除去するのに、 エッチングとブラスト処理を用いるようにしたがこの形態に 限定されることもなく、 例えば、 レーザ加工機を用い、 銅箔 1 4と基材 1"2に 応じたレーザ照射を行うことで、 これら部材の除去を行うようにしてもよい (例えば、 銅箔 1 4に対しては YA Gレ一ザを用い、 基材 1 2に対しては、 炭 酸ガスレ一ザを用いる等)。 - このように上記工程によって基材 1 2に開口部 1 8を形成した後は、 図 3 A に示すように、 銅箔 1 4を給電膜 (いわゆる電極) として電気めつきを行う。 なお本実施の形態では、 エッチングおよびブラスト処理で用いたドライフィル ム 2 4をそのまま残したまま電気めつきを行うこととしたが、 これは縁端部へ の電流密度集中効果に加え、 上面に露出した銅箔 1 4の表面をドライフィルム 2 4で覆うことで、 より積極的に録端部を利用して導体を析出させるためであ る。
ここで開口部 1 8の内壁面にはエッチング よって (あるいはレーザ加工に よって) 銅箔 1 4の縁端部となる端面が露出しているので、 この銅箔 1 4を給 電膜として、 電気めつきを施すと銅箔 1 4の端面より、 導体部 2 0の基となる 金属材 2 6が析出され、 当該金属材 2 6が開口部 1 8内で成長する。
こうして時間経過とともに金属材 2 6が成長していくと、 当該金属材 2 6が 柱状導体 1 6の上面 2 8に達する。 この状態を図 3 Bに示す。 このように金属 材 2 6が柱状導体 1 6の上面 2 8に達すると、 銅箔 1 4と柱状導体 1 6とは電 気的に接続がなされ、 柱状導体 1 6の上面 2 8もめつき析出用の電極となり、 前記上面 2 8にも金属材 2 6が析出され、 導体部 2 0が形成される。 この状態 を図 3 Cに示す。
そして導体部 2 0が形成された後は、 図 3 Dに示すように、 ドライフィルム 2 4を除まし、 その後、 図 3 Eに示すようにサブトラクティブ法ゃセミアデテ イブ法によって銅箔 1 4に対しパターンニングを行い、 前記銅箔 1 4から上層 配線 3 0を形成すればよい。 また上記電気めつきにより形成された導体部 2 0 の高さを、 前記上層配線 3 0の高さに揃えたり、 導体部 2 0の表面を平坦にす る必要があるが、 これに関しては、 導体部 2 0を形成した後に、 その上面を研 磨し前記上層配線 3 0との高さを揃えるようにしたり、 あるいは導体部 2 0を 形成する際に、 タイマー管理や (電気めゥきの) 電流管理や、 めっき液への添 加剤を行うことで調整を行うようにすればよい。
このように柱状導体 1 6がすでに形成された配線層 1 0においては、 パター ンニング前の銅箔 1 4を給電膜として、 開口部 1 8に金属材 2 6を成長させれ ば、 開口部 1 8が複数であっても電荷を加えることが可能となり、 複数の導体 部 2 0を形成することができる。 また上述したように、 本実施の形態に係る製 造方法を使用して、 配線層 1 0を形成すれば、 無電解めつき等の前工程が削除 できることから工程削除による製造過程の簡略化と、 前記無電解めつき等に用 いる金属触媒が不要になり、 配線層 1 0や、 当該配線層 1 0を積層されて形成 される電子部品の信頼性を向上させることができる。 なお導体部 2 0は、 柱状 導体 1 6の上面 2 8と、 上層配線 3 0の端面とに強固に接続されていることか ら、 配線層 1 0自体に外力が加わっても、 前記導体部 2 0が開口部 1 8より脱 落するのを防止することができる。 またドライフィルム 2 4で銅箔 1 4の表面 を覆うことによって、 めっきを表層につけないので、 サブトラクティブ法でも 台形になる割合(すなわちテーパ部分の割合)を小さくすることが可能になる。 図 4 A乃至 4 Dおよび図 5 A乃至 5 Eは、 基材の裏面および内部に配線層が 形成された基材に対し導体部を形成する手順を示す工程説明図である。
なお同工程において、 上述した工程における共通の部材に関しては、 同一の 番号を付与し説明を行うこととする。
これらの図に示すように、 基材 1 2の背面側にもすでにパタ ンニングが形 成された配線層 1 0に対しても、 本実施の形態に係る製造方法を用いれば、 電 解めつきのみによって上層配線 3 0側に露出する導体部 2 0を形成すること が可能になる。
すなわち図 4 Aに示すように、 配線層 1 2の上面にドライフィルム 2 4を貼 り合わせ、 その後図 4 B乃至 4 Dに示すように、 前記ドライフィルム 2 4への フォトエッチングと、 銅箔 1 4へのエッチング、 およぴ基材 1 2へのブラスト 処理を行い、 前記基材 1 2の表面に開口部 1 8を形成する。 そして開口部 1 8 の形成によって、 当該開口部 1 8の底面に接続対象となる下層配線 3 2を露出 させた後は、 図 5 Aに示すように、 銅箔 1 4を給電膜として開口部 1 8内に金 属材 2 6を析出させ、 これを成長させる。 そして図 5 Bに示すように前記金属 材 2 6が下層配線 3 2の上面 3 4に達した後は、 銅箔 1 4の端面と、 下層配線 3 2の上面 3 4を電極として、金属材 2 6を成長させ、導体部 2 0を形成する。 この状態を図 5 Cに示す。
このように導体部 2 0を形成した後は、 図 5 Dに示すようにドライフィルム 2 4を除去し、 その後、 図 5 Eに示すように銅箔 1 4に対しパターンニングを 施し、 上層配線 3 0を形成すればよい。
このように基材 1 2の背面側にすでに配線パターンが形成され、 下層配線側 を電極として用いることができない場合であっても、 上層配線 3 0の基となる 銅箔 1 4を給電膜として使用すれば、 無電解めつき等の前処理工程を適用する ことなく、 電気めつき工程のみで導体部 2 0を形成することかできる。
ところで本実施の形態では、 端縁部への電流密度を集中させる見地から、 ド ライフィルムを銅箔の表面に残した形態で電気めつきを行うようにしたが、 こ の形態に限定されることもなく、 ドライフィルムを銅箔の表面に残さずとも本 発明を達成することが可能である。
- 図 6 A乃至 6 Dおよび図 7 A乃至 7 Eは、 柱状導体の上方に導体部を形成す る他の手順を示す工程説明図である。 なお既に図 2 A乃至 2 Dおよび図 3 A乃 至 3 Eを用いて説明した導体部の形成方法に共通する部材については、 同一の 番号を用いて説明を行うものとする。
下層配線となる柱状導体 1 6の上方に導体部 2 0を形成するには、 まず図 6 Aに示すように、 給電膜となる銅箔 1 4の上面にドライフィルム (保護膜) 2 4を貼り合わせる。 そしてこのドライフィルム 2 4を貼り合わせた後は、 当該 'ドライフィルム 2 4に対し図 6 Bに示すようにフォトエッチングを行い、 開口 部 1 8の形成対象領域に当該開口部 1 8の縁部に相当する穴を形成する。 こうしてドライフィルム 2 4に開口部 1 8の縁部に相当する穴を形成した 後は、 前記ドライフィルム 2 4の下側に露出する銅箔 1 4に対してエッチング P T/JP2004/008298
12
を行い、 当該銅箔 1 4を除去する。 エッチングにより前記銅箔 1 4を除去した 後の状態を図 6 Cに示す。
前記エッチングによって銅箔 1 4を除去し、 基材 1 2の表面を露出させた後 は、 この基材 1 2に対し図 6 Dに示すようにブラスト処理を行い、 柱状導体 1 6の上部に位置する基材 1 2を除去し、 柱状導体 1 6の頭部を露出させる。 このように上記工程によって基材 1 2に開口部 1 8を形成した後は、 図 7 A に示すように、 銅箔 1 4の上層に位置するドライフイルム 2 4を除去し、 前記 銅箔 1 4を露出させる。
前記ドライフイルム 2 4を除去した後は、銅箔 1 4を給電膜(いわゆる電極) として電気めつきを行う。 このように表面が露出した銅箔 1 4を給電膜とすれ ば、 銅箔 1 4が露出する部分に金属材 2 6が析出されるが、 ここで銅箔 1 4に おいては、 当該銅箔 1 4の表面よりもその縁端部に電流密度が集中するので、 縁端部でのめっきの成長が表面部分よりも早まる。端縁部でめつきが進行して いる状態を図 7 Bに示す。
そして図 7 Bの状態から時間経過により、 錄端部でのめっきの成長が進行す ると、 図 7 Cに示すように金属材 2 6が柱状導体 1 6の上面 2 8に達する。 こ のように金属材 2 6が柱状導体 1 6の上面 2 8に達すると、 銅箔 1 4と柱状導 体 1 6とは電気的に接続がなされ、 柱状導体 1 6の上面 2 8もめつき析出用の 電極となり、 前記上面 2 8にも金属材 2 6が析出され、 導体部 2 0が形成され る。 この状態を図 7 Dに示す。
そして導体部 2 0が形成された後は、 図 7 Eに示すように、 サブトラクティ ブ法ゃセミアデティブ法によって銅箔 1 4に対しパターンニングを行い、 前記 銅箔 1 4から上層配線 3 0を形成すればよい。
なお本実施の形態では構成の都合上、 下層配線と、 この下層配線の上側に位 置する導体部としたが、 この上下関係に限定されることもなく、 上記プロセス で製造した配線層ならぴにこれを用いた電子部品は、前記導体部(上層配線側) を下側とし、 前記下層配線を前記導体部の上側に配置するように使用してもよ いことはいうまでもない。
以上説明したように本発明によれば、 下層配線を覆う絶縁部材の上側表面に 前記下層配線から接続される導体部を露出させる電子部品の製造方法であつ て、 前記絶縁部材の上側表面に給電膜を形成した後、 この給電膜側から前記下 層配線を底部とする開口部を形成し、 前記給電膜を電極として前記開口部から 前記給電膜の縁端部より金属めつきを成長させ、 前記下層配線に密着する金属 めっきを前記開口部に充填し、 これを導体部としたことから、 従来から行って いた無電解めつき工程 (あるいはこれに代わる他の処理工程) を削除すること ができるので、 製造工程の簡略化が達成できるとともに、 金属触媒の残留等を 解決することができるので、 電気的信頼性を向上させることが可能になる。

Claims

H 請求の範囲
1 . 下層配線を覆う絶縁部材の上側表面に前記下層配線から接続さ れる導体部を露出させる電子部品の製造方法であって、 前記絶縁部材の上側表 面に給電膜を形成した後、 この給電膜側から前記下層配線を底部とする開口部 を形成し、 前記給電膜を電極として前記開口部から前記給電膜の縁端部より金 属めっきを成長させ、 前記下層配線に密着する金属めつきを前記開口部に充填 し、 これを導体部とすることを特徴とする電子部品の製造方法。
2 . 前記絶縁部材の上側表面に給電膜と保護膜を厚み方向に形成し た後、 開口部を形成し、 前記開口部から露出する前記給電膜より金属めつきを 成長させることを特徴とする請求項 1に記載の電子部品の製造方法。
3 . 下層配線を覆う絶緣部材の上側表面に前記下層配線から接続さ れる導体部を露出させる電子部品の製造方法であって、 前記絶縁部材の上側表 面に給電膜と保護膜を厚み方向に形成した後、 前記導体部の形成領域に前記保 '護膜と前記給電膜とに前記下層配線を底部とする開口部を形成し、 前記給電膜 を電極として前記開口部から露出する前記給電膜より金属めつきを成長させ、 当該金属めつきが前記下層配線層に達した後は、 前記給電膜と前記下層配線層 とを電極とし、 前記下層配線に密着する金属めつきを前記開口部に充填させ、 これを導体部とすることを特徵とする電子部品の製造方法。
4 . 前記絶縁部材への前記給電膜の形成に代えて、 前記絶縁部材を 絶緣樹脂付き銅箔としたことを特徴とする請求項 1または請求項 3に記載の 電子部品の製造方法。
5 . 下層配線を覆う絶縁部材の上側表面に上層配線が形成されると ともに、 前記絶縁部材を貫通する導体部によつて前記下層配線と前記上層配線 と力 S接続される構造を有した電子部品であって、 前記下層配線と前記上層配線 どの接続,をなす前記導体部は、 電気めつきによる金属の析出のみで形成されて いることを特徴とする電子部品。
PCT/JP2004/008298 2003-06-13 2004-06-08 電子部品の製造方法および電子部品 WO2004112449A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2004800165668A CN1806476B (zh) 2003-06-13 2004-06-08 电子部件的制造方法和电子部件
US10/559,334 US7371682B2 (en) 2003-06-13 2004-06-08 Production method for electronic component and electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-168824 2003-06-13
JP2003168824A JP3674927B2 (ja) 2003-06-13 2003-06-13 電子部品の製造方法および電子部品

Publications (1)

Publication Number Publication Date
WO2004112449A1 true WO2004112449A1 (ja) 2004-12-23

Family

ID=33549344

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008298 WO2004112449A1 (ja) 2003-06-13 2004-06-08 電子部品の製造方法および電子部品

Country Status (6)

Country Link
US (1) US7371682B2 (ja)
JP (1) JP3674927B2 (ja)
KR (1) KR100772294B1 (ja)
CN (1) CN1806476B (ja)
TW (1) TWI303148B (ja)
WO (1) WO2004112449A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8314348B2 (en) * 2008-03-03 2012-11-20 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN114501801A (zh) * 2020-10-28 2022-05-13 深南电路股份有限公司 一种线路板的加工方法及线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335713A (ja) * 1992-05-28 1993-12-17 Fuji Kiko Denshi Kk 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
JPH10209644A (ja) * 1997-01-16 1998-08-07 Nippon Steel Chem Co Ltd 多層配線板の製造方法
JPH1117340A (ja) * 1997-06-27 1999-01-22 Kokusai Electric Co Ltd ブラインドスルーホールの形成方法
JP2003110211A (ja) * 2001-09-28 2003-04-11 Nitto Denko Corp 回路基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411165B1 (en) * 1989-07-26 1997-04-02 International Business Machines Corporation Method of forming of an integrated circuit chip packaging structure
CA2089791C (en) * 1992-04-24 1998-11-24 Michael J. Brady Electronic devices having metallurgies containing copper-semiconductor compounds
JPH11343593A (ja) 1998-03-31 1999-12-14 Mitsubishi Electric Corp メッキ方法
JPH11307938A (ja) 1998-04-18 1999-11-05 Ibiden Co Ltd コア基板、コア基板の製造方法及び多層プリント配線板
TW522536B (en) * 1998-12-17 2003-03-01 Wen-Chiang Lin Bumpless flip chip assembly with strips-in-via and plating
SG82590A1 (en) * 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips and via-fill
TW408190B (en) 1999-04-01 2000-10-11 United Microelectronics Corp Method of producing a metal conductive layer in the via hole of the inter-metal dielectrics of a semiconductor chip
JP2001217553A (ja) 2000-02-03 2001-08-10 Nippon Zeon Co Ltd 多層回路基板の製造方法
JP2002151623A (ja) 2000-11-10 2002-05-24 Shigetaka Ooto ブラインドホ−ルがめつきによって穴埋めされた2メタルレイヤ−テ−プbga(tbga)の製造方法
JP2002223059A (ja) 2001-01-24 2002-08-09 Sharp Corp 微細パターン形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335713A (ja) * 1992-05-28 1993-12-17 Fuji Kiko Denshi Kk 片側閉塞微小スルホール付きプリント基板用積層板、およびそのプリント基板用積層板への導通メッキ方法
JPH10209644A (ja) * 1997-01-16 1998-08-07 Nippon Steel Chem Co Ltd 多層配線板の製造方法
JPH1117340A (ja) * 1997-06-27 1999-01-22 Kokusai Electric Co Ltd ブラインドスルーホールの形成方法
JP2003110211A (ja) * 2001-09-28 2003-04-11 Nitto Denko Corp 回路基板およびその製造方法

Also Published As

Publication number Publication date
CN1806476A (zh) 2006-07-19
CN1806476B (zh) 2011-08-31
US7371682B2 (en) 2008-05-13
US20060128143A1 (en) 2006-06-15
KR20060018264A (ko) 2006-02-28
TW200507723A (en) 2005-02-16
KR100772294B1 (ko) 2007-11-02
TWI303148B (en) 2008-11-11
JP2005005559A (ja) 2005-01-06
JP3674927B2 (ja) 2005-07-27

Similar Documents

Publication Publication Date Title
US6912779B2 (en) Method of manufacturing flexible wiring board
JPH11509990A (ja) 電気回路の上に隆起した金属接点を作成する方法
JP4054269B2 (ja) 電子部品の製造方法および電子部品
TW201220968A (en) Multilayer wiring board
JP2008021739A (ja) 基板の製造方法
TWI253314B (en) Manufacturing method for an electronic component and an electronic component
WO2004112449A1 (ja) 電子部品の製造方法および電子部品
JP5188947B2 (ja) 多層配線基板の製造方法
JP2004193520A (ja) プリント配線板の製造方法
JP2003338684A (ja) プリント基板の製造方法
JP4227967B2 (ja) 基板及び電子部品の製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JP2001338951A (ja) フィルムキャリア及びその製造方法
JPH0897563A (ja) 多層プリント配線板の製造方法
JP2004146666A (ja) 多層回路基板及びその製造法
JPH0575259A (ja) プリント配線板の製造方法
JPH1064340A (ja) 異方導電フィルムの製造方法
JP2007335817A (ja) プリント配線板およびその製造方法
JP2004055633A (ja) 配線基板の製造方法
WO2006041161A1 (ja) 配線基板及びその製造方法
JP2001024329A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006128143

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10559334

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057023819

Country of ref document: KR

Ref document number: 1020057023796

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 20048165668

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 1020057023819

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1020057023796

Country of ref document: KR

DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
WWP Wipo information: published in national office

Ref document number: 10559334

Country of ref document: US

122 Ep: pct application non-entry in european phase