[go: up one dir, main page]

WO2004090982A1 - 電池搭載集積回路装置 - Google Patents

電池搭載集積回路装置 Download PDF

Info

Publication number
WO2004090982A1
WO2004090982A1 PCT/JP2004/004881 JP2004004881W WO2004090982A1 WO 2004090982 A1 WO2004090982 A1 WO 2004090982A1 JP 2004004881 W JP2004004881 W JP 2004004881W WO 2004090982 A1 WO2004090982 A1 WO 2004090982A1
Authority
WO
WIPO (PCT)
Prior art keywords
diffusion layer
battery
integrated circuit
type impurity
circuit device
Prior art date
Application number
PCT/JP2004/004881
Other languages
English (en)
French (fr)
Inventor
Shinji Mino
Hironori Ishii
Masaya Ugaji
Yasuyuki Shibano
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/541,465 priority Critical patent/US7253494B2/en
Priority to EP04725521A priority patent/EP1632999B1/en
Priority to DE602004032023T priority patent/DE602004032023D1/de
Publication of WO2004090982A1 publication Critical patent/WO2004090982A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M6/00—Primary cells; Manufacture thereof
    • H01M6/40—Printed batteries, e.g. thin film batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/052—Li-accumulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0561—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of inorganic materials only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/05—Accumulators with non-aqueous electrolyte
    • H01M10/056—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes
    • H01M10/0564—Accumulators with non-aqueous electrolyte characterised by the materials used as electrolytes, e.g. mixed inorganic/organic electrolytes the electrolyte being constituted of organic materials only
    • H01M10/0565—Polymeric materials, e.g. gel-type or solid-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/117—Inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/121—Organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M50/00—Constructional details or processes of manufacture of the non-active parts of electrochemical cells other than fuel cells, e.g. hybrid cells
    • H01M50/10—Primary casings; Jackets or wrappings
    • H01M50/116—Primary casings; Jackets or wrappings characterised by the material
    • H01M50/124—Primary casings; Jackets or wrappings characterised by the material having a layered structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Definitions

  • the present invention relates to a battery-mounted integrated circuit device in which an integrated circuit and a solid-state battery coexist.
  • a semiconductor substrate directly below the solid-state battery It has been proposed to form a diffusion layer in which an N-type impurity is doped, and to apply a high potential equal to or higher than the potential of the positive electrode of the solid-state battery to the diffusion layer (see, for example, See JP-A-33420).
  • the diffusion layer to which a higher potential than the potential of the positive electrode of the solid state battery is applied can prevent positive ions, for example, lithium ions, which perform charge and discharge of the solid state battery, from diffusing into the semiconductor substrate. For this reason, it is possible to prevent the characteristics of the semiconductor element from deteriorating or the semiconductor element from malfunctioning due to the ions that perform charge and discharge.
  • the contact resistance between the diffusion layer and the potential application electrode increases. To reduce this contact resistance, it is necessary to increase the concentration of N-type impurities in the diffusion layer immediately below the solid-state battery.
  • the region of the diffusion layer to be formed can be reduced. Therefore, the amount of N-type impurities required for increasing the concentration of N-type impurities in the diffusion layer is small.
  • the area occupied by the solid-state battery on the substrate is large, the area of the diffusion layer to be formed becomes large. Therefore, the amount of N-type impurities required to increase the concentration of N-type impurities in the diffusion layer also increases. Furthermore, the required amount of N-type impurities increases the time required to form the diffusion layer. As described above, as the size of the solid-state battery formed on the semiconductor substrate increases, the problem that the production efficiency decreases occurs.
  • an object of the present invention is to provide a battery-mounted integrated circuit device capable of efficiently preventing deterioration in characteristics of a semiconductor element and malfunction of the semiconductor element without using a large amount of N-type impurities.
  • the present invention is a.
  • the present invention also relates to a battery-mounted integrated circuit device including a second diffusion layer containing an N-type impurity overlapping with the first diffusion layer.
  • the solid-state battery includes a positive electrode, a negative electrode, and a solid electrolyte disposed between the positive electrode and the negative electrode.
  • the concentration of the N-type impurity in the first diffusion layer is higher than the concentration of the N-type impurity in the second diffusion layer.
  • the concentration of the N-type impurity in the first diffusion layer is lXlOiSatomsZcm3 or more.
  • the ratio of the concentration of the N-type impurity in the first diffusion layer to the concentration of the N-type impurity in the second diffusion layer is:
  • X 1 is preferably 0 5 or less.
  • the first diffusion layer and the second diffusion layer have a positive potential.
  • the positive potential is equal to or higher than the potential of the positive electrode with respect to the negative electrode.
  • the first diffusion layer surrounds a region where the solid-state battery is mounted.
  • the battery-mounted integrated circuit device further includes a wiring layer for conducting the first diffusion layer to the outside.
  • the battery-mounted integrated circuit device further includes a potential control section that controls a potential applied to the first diffusion layer and the second diffusion layer.
  • FIG. 1 is a longitudinal sectional view showing a main part of a battery-mounted integrated circuit device according to one embodiment of the present invention.
  • FIG. 2 is a plan view of a battery-mounted integrated circuit device according to another embodiment of the present invention.
  • FIG. 3 is a sectional view taken along line III-III in FIG.
  • FIG. 4A, FIG. 4B, FIG. 4C, and FIG. 4D are vertical cross-sectional views illustrating the manufacturing process of the battery-mounted integrated circuit device of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows a battery-mounted integrated circuit device according to an embodiment of the present invention.
  • the battery-mounted integrated circuit device 10 of FIG. 1 includes a semiconductor substrate 11, a solid-state battery 12 mounted on the semiconductor substrate 11, and an integrated circuit (not shown).
  • the battery-mounted integrated circuit device 10 further includes an N-type impurity formed between a region 18 of the semiconductor substrate 11 on which the solid state battery 12 is mounted and a region 19 of the semiconductor substrate 11 on which the integrated circuit is mounted. It has a first diffusion layer 13 and a second diffusion layer 14 containing an N-type impurity formed below a region 18 of the semiconductor substrate 11 on which the solid state battery 12 is mounted.
  • an insulating layer 15 is formed on the surface of the semiconductor substrate 11.
  • the wiring layer 16 formed on the semiconductor substrate 11 is connected to the first diffusion layer 13.
  • the first diffusion layer 13 and the second diffusion layer 14 overlap each other. Further, the first diffusion layer 13 may be formed in the second diffusion layer 14.
  • the solid-state battery 12 includes a negative electrode current collector film 12 1, a negative electrode film 12 2, a solid electrolyte film 12 3, a positive electrode film 12 4, and a positive electrode current collector, which are sequentially stacked on the semiconductor substrate 11. It consists of body membrane 1 25. Further, the positions of the positive electrode and the negative electrode may be reversed.
  • the solid state battery 12 is protected by the surface protection layer 17.
  • Various substrates can be used as the semiconductor substrate 11. Examples include a silicon substrate, a sapphire substrate, and a substrate made of silicon nitride, alumina, quartz, or the like.
  • the insulating layer 15 on the surface of the semiconductor substrate 11 a material that can insulate the semiconductor substrate 11 from the negative electrode current collector film 121 can be used.
  • the insulating layer 15 include a layer made of a silicon oxide film, a layer made of a resin such as silicon nitride, alumina, quartz, or polyimide.
  • an insulating layer made of a silicon oxide film can be formed on the silicon substrate by using a plasma CVD method.
  • silicon oxide film In the case of silicon oxide film,
  • a pentavalent element such as phosphorus arsenic can be used.
  • the negative electrode current collector film 121 a film made of a negative electrode current collector material capable of forming a thin film can be used.
  • the negative electrode current collector material include copper and Nigel.
  • the negative electrode film 122 a film made of a negative electrode material capable of forming a thin film can be used.
  • the negative electrode material include graphite and lithium metal.
  • the positive electrode film 124 a film made of a positive electrode material capable of forming a thin film can be used.
  • the cathode material LiCo2,
  • the positive electrode current collector film 125 a film made of a positive electrode current collector material capable of forming a thin film can be used.
  • Aluminum positive electrode current collector material Palladium nickel and the like.
  • solid electrolyte membrane 123 a lithium ion conductive solid electrolyte, a silver ion conductive solid electrolyte, a copper ion conductive solid electrolyte, or the like can be used depending on the electrode material.
  • Li 2 S—Si S 2 Li 2 S—Si S 2
  • L il, L il —A l 2 ⁇ 3, L i sN, L is N— L i I _ L i OH, L i 2 O-S i O 2> L i 2 O-B 2 O 3, L i I-L i 2 S-P 205, L il — L l 2 S — B 2 S 3> L i 3.6 S i o.6 P o.4 O 4,
  • LiI-Li3P04-P2S5 or the like can be used.
  • Organic dry polymers such as polyethylene oxide can also be used as the lithium ion conductive solid electrolyte.
  • Li x Mo S 2, Li x Mo 2, Li x V 2 O 5, Li x Vs O i 3, metallic lithium, Li 3/4 Ti 5 / 3 ⁇ 4, etc. usually lithium Compounds used for batteries can be used in combination to obtain a desired battery voltage. In the above compounds, 0 ⁇ x ⁇ 2.
  • CuI—Cu20—Mo3, Rb4Cu16I7C113, etc. can be used.
  • metals such as metal Cu, C12S, CuxTis2, C2M06S7.8 can be used as the electrode material.
  • ⁇ As the silver ion conductive solid electrolyte, ⁇ ; — A gl, Ag 6 I 4WO4, C sH 5 NHA g 5 l6, Ag I — Ag 2 O— Mo 3, AgI-Ag2O-B2O3, AgI-Ag2 ⁇ V2O5 and the like can be used.
  • the negative electrode current collector film, the positive electrode current collector film, the negative electrode film, the positive electrode film, and the solid electrolyte film can be manufactured by a vacuum evaporation method, a sputtering method, or the like.
  • the wiring layer 16 may be made of a conductive material. Examples of the conductive material include aluminum.
  • the first diffusion layer 13 is disposed between the area for mounting the solid state battery on the semiconductor substrate and the area for mounting the integrated circuit
  • the second diffusion layer 14 is disposed between the area for mounting the solid state battery. It is located below. Further, the first diffusion layer 13 and the second diffusion layer 14 overlap each other. Therefore, when a positive potential is applied to the first diffusion layer 13 through the wiring layer, the second diffusion layer below the region where the solid state battery is mounted on the semiconductor substrate also has a positive potential.
  • lithium ions which are cations
  • charge and discharge the solid battery Since the first diffusion layer 13 and the second diffusion layer 14 have a positive potential, lithium ions, which are cations, electrically repel the first diffusion layer 13 and the second diffusion layer 14. become. Therefore, it is possible to prevent lithium ions from diffusing in the semiconductor substrate beyond the first diffusion layer 13 and the second diffusion layer 14. Therefore, even if pinholes and cracks are formed in the current collector film 121 and the insulating layer 15, cations responsible for charging and discharging such as lithium ions are discharged from the solid state battery when charging and discharging the solid state battery. It is possible to prevent diffusion to the circuit formation region.
  • the concentration of the N-type impurity in the first diffusion layer is higher than the concentration of the N-type impurity in the second diffusion layer.
  • the wiring layer The contact resistance between the first diffusion layer 13 and the first diffusion layer 13 electrically connected to the wiring layer 16 is reduced. For this reason, unlike the conventional case, it becomes possible to apply a positive potential to the second diffusion layer 14 through the first diffusion layer.
  • the first diffusion layer 13 having a high concentration of the N-type impurity, it is not necessary to increase the concentration of the N-type impurity in the second diffusion layer 14. Can be reduced.
  • the concentration of the N-type impurity in the first diffusion layer is the concentration of the N-type impurity in the first diffusion layer.
  • the concentration of the N-type impurity in the first diffusion layer is higher than 1 ⁇ 10 23 atoms Z cm 3, it is necessary to further increase the concentration of the second diffusion layer. The amount of impurities increases.
  • the ratio of the concentration of the N-type impurity in the first diffusion layer to the concentration of the N-type impurity in the second diffusion layer is preferably 1 ⁇ 10 1 to 1 ⁇ 10 5 , and 1 ⁇ 10 2 It is more preferable that the number is 1 to 10 3 .
  • the ratio of the concentration of the N-type impurity in the first diffusion layer to the concentration of the N-type impurity in the second diffusion layer is 1 ⁇ 101 or more, when a solid-state battery composed of a single cell is mounted, cations Diffusion to the semiconductor substrate can be reliably prevented, and a highly reliable integrated circuit device with a battery can be obtained.
  • the ratio of the concentration becomes larger than 1 X 1 0 5, the breakdown voltage of the first diffusion layer 1 3 or the second diffusion layer 1 4 decreases, it becomes impossible to apply a desired voltage.
  • the N-type impurity contained in the first diffusion layer and the N-type impurity contained in the second diffusion layer may be the same element or different elements. Further, a mixture of a plurality of pentavalent elements as described above may be used as the N-type impurity.
  • the size and depth of the first diffusion layer 13 and the second diffusion layer 14 are appropriately determined depending on the size of the semiconductor substrate used, the size of the solid state battery mounted on the semiconductor substrate, and the like.
  • the positive potential applied to the first diffusion layer 13 and the second diffusion layer 14 is preferably equal to or higher than the potential of the positive electrode with respect to the negative electrode. This is because ions that charge and discharge the solid state battery from the positive electrode, such as metal ions such as Li + ions, tend to be pulled below the positive electrode potential, such as the negative electrode. It is.
  • a positive potential equal to or higher than the potential of the positive electrode with respect to the negative electrode may be applied only when the solid-state battery is being charged or discharged, or may be constantly applied.
  • a positive potential can be applied up to the breakdown voltage of the first diffusion layer 13 or the second diffusion layer 14 without affecting the characteristics of the battery or the semiconductor circuit.
  • the above-described solid-state battery may be used, or another power supply may be used.
  • a solid battery formed by stacking a plurality of single cells or a solid battery composed of a single cell connected in series or in parallel may be used instead of the solid battery 12 composed of a single cell.
  • a solid battery formed by stacking a plurality of single cells or a solid battery composed of a single cell connected in series or in parallel may be used instead of the solid battery 12 composed of a single cell.
  • the voltage of the solid state battery changes depending on the number of layers and the like, it is preferable to apply a positive potential higher than the voltage of the solid state battery to the first diffusion layer 13 and the second diffusion layer 14.
  • Such control of the positive potential may be performed by a potential control unit.
  • the magnitude of the positive potential is controlled by setting in advance the magnitude of the positive potential applied to the diffusion layers 13 and 14 in the potential control unit. be able to.
  • the potential of the positive electrode with respect to the negative electrode may be detected, and a positive potential higher than that potential may be applied.
  • the potential control unit may include a power supply unit for applying a positive potential.
  • the potential control unit may be configured so that a positive potential is always applied to the diffusion layers 13 and 14, or only when the solid state battery is charged and discharged, the diffusion layers 13 and 1 are not applied. A positive potential may be applied to 4. Further, this potential control unit may be provided in the battery-mounted integrated circuit device, or may be provided outside the battery-mounted integrated circuit device.
  • the first diffusion layer 13 containing an N-type impurity forms an N-type impurity between an integrated circuit mounting region and a solid-state battery mounting region when an integrated circuit including a semiconductor element is formed on a semiconductor substrate. It can be formed by ion implantation. For example, N-type impurity acceleration voltage 40 keV, dose amount
  • a 0.2 m first diffusion layer can be formed.
  • the second diffusion layer 14 containing an N-type impurity can be formed, for example, as follows. Before forming the first diffusion layer, N-type impurities are ion-implanted in a region where the solid state battery is formed. The implantation conditions at this time are, for example, an acceleration voltage of 100 keV for the N-type impurity and a dose of 5.0 ⁇ 10 15 / cm 2 . Thereafter, heat treatment is performed at 100 ° C. for 60 minutes. Thus, the second diffusion layer 14 having a width of 10 mm and a thickness of 3 zm can be formed.
  • the second diffusion layer 14 since the second diffusion layer 14 requires heat treatment, it is preferable to form the second diffusion layer 14 before forming the first diffusion layer.
  • the concentration of the N-type impurity in the first diffusion layer 13 and the second diffusion layer 14 depends on the acceleration of the N-type impurity when the first diffusion layer 13 and the second diffusion layer 14 are formed. By adjusting the voltage and dose, it can be controlled appropriately it can.
  • the battery-mounted integrated circuit device in which the first diffusion layer is formed so as to surround the region where the solid-state battery is mounted will be described with reference to FIGS.
  • the battery-mounted integrated circuit device 20 in FIG. 2 has a solid state battery 22 and an integrated circuit (not shown) mounted on a semiconductor substrate 21.
  • a first diffusion layer 2 containing an N-type impurity is provided between a region 28 of the semiconductor substrate 21 where the solid state battery is mounted and a region 29 where the integrated circuit is mounted. 3 is formed.
  • a second diffusion layer 24 containing an N-type impurity is formed below a region 28 of the semiconductor substrate 21 on which the solid state battery 22 is mounted.
  • the insulating layer 25 is formed on the surface of the semiconductor substrate 21 as in the case of the first embodiment.
  • the wiring layer 26 formed on the semiconductor substrate 21 is connected to the first diffusion layer 23.
  • the first diffusion layer 23 and the second diffusion layer 24 overlap each other. Further, the first diffusion layer 23 may be formed in the second diffusion layer 24.
  • the concentration of the N-type impurity in the first diffusion layer 23 is higher than the concentration of the N-type impurity in the second diffusion layer 24. Further, the concentration of the N-type impurity in the first diffusion layer 23 and the ratio of the concentration of the N-type impurity in the first diffusion layer 23 to the concentration of the N-type impurity in the second diffusion layer 24 are determined in the above-described embodiment. Same as 1
  • the solid-state battery 22 includes a negative electrode current collector film 22 1, a negative electrode film 22 2, a solid electrolyte film 22 3, a positive electrode film 22 4, and a positive electrode current collector, which are sequentially stacked on the semiconductor substrate 21. It consists of body membrane 2 25. Further, the positions of the positive electrode and the negative electrode may be reversed. As the semiconductor substrate 21, the solid-state battery 22, the N-type impurities, and the like, those similar to those in the first embodiment can be used.
  • the first diffusion layer 23 is formed so as to surround a region where the solid state battery is mounted. Therefore, a positive potential can be applied not only directly below the solid-state battery but also around the solid-state battery by applying a potential higher than the potential of the positive electrode with respect to the negative electrode. This makes it possible to further suppress the movement of ions responsible for charging / discharging of the solid-state battery from the region surrounded by the first diffusion layer 23, and to arrange the integrated circuit freely around the region. It becomes.
  • a positive potential equal to or higher than the potential of the positive electrode with respect to the negative electrode may be applied only when charging / discharging the solid-state battery, or may be always applied. Further, the control of the positive potential can be performed by using the potential control unit as in the first embodiment.
  • the size and depth of the first diffusion layer 23 and the second diffusion layer 24 are the same as in the first embodiment, and the size of the semiconductor substrate used and the solid state battery mounted on the semiconductor substrate are similar to those of the first embodiment. Depending on the size, etc., is determined as appropriate.
  • FIGS. 4A to 4D a battery-mounted integrated circuit device as shown in FIG. 1 was manufactured.
  • 4A to 4D mainly show a method of manufacturing the first diffusion layer, the second diffusion layer, and the solid-state battery.
  • a silicon oxide film 32 having a thickness of 150 ⁇ was formed on the silicon substrate 31 shown in FIG. 4A (1) by a plasma CVD method.
  • the silicon substrate 31 a 4-inch diameter, 525 m thick, P-type silicon substrate having a specific resistance of 10 to 15 ⁇ ⁇ cm was used.
  • SiH4 and ⁇ 2 ⁇ were used as reaction gases, and the frequency was 50 Plasma was generated by irradiating the reaction gas at a low frequency of 4 kHz with a low frequency of kHz.
  • the growth temperature of the silicon oxide film 32 was set at 380.
  • a photosensitive resist was applied on the silicon oxide film 32.
  • the thickness of the applied photosensitive resist was set to 300 angstrom using a spinner having a rotational speed of 2000 rpm.
  • a heat treatment was performed at 100 for 15 minutes to form a resist film 33 (FIG. 4A (2)).
  • the resist film 33 was irradiated with short-wavelength light (wavelength: 436 nm) using an exposure apparatus.
  • a quartz mask 34 patterned to have an opening 35 was used.
  • the resist film 33 was patterned by immersion in a developing solution composed of organic alcohol (tetramethylammonium hydroxide).
  • a developing solution composed of organic alcohol (tetramethylammonium hydroxide).
  • the silicon oxide film 32 not covered by the resist film 33 is etched by RIE (Reactive Ion Etching) dry etching, and the silicon oxide film covered by the resist film is etched on the silicon substrate. Only membrane 36 was left.
  • a high frequency of 13.56 MHz and CHF 3 was used as an etching gas for dry etching.
  • a mask alignment mark was also formed.
  • mask alignment was performed using this mark as a reference. As a result, the films formed and patterned in a later step were prevented from shifting.
  • the resist film remaining on the silicon oxide film 36 was immersed in a resist stripping solution and removed.
  • phosphorus was ion-implanted into portions of the silicon substrate 31 that were not covered with the silicon oxide film 36 using an ion implanter (FIG. 4A (4)).
  • the accelerating voltage of phosphorus was lOOK e V, and the dose was 5 ⁇ 10 12 Z cm 2 .
  • heat treatment was performed at 100 ° C. for 1 hour to form a second diffusion layer 37 containing N-type impurities (FIG. 4B (5)).
  • the formed second diffusion layer 37 has a depth of 3 zm and an area of 100 mm 2
  • a silicon oxide film 38 having a thickness of 150 ⁇ was formed on the silicon oxide film 36 and the second diffusion layer 37 by using a plasma CVD method (FIG. 4B (6)).
  • a plasma CVD method SiH4 and N2 ⁇ are used as reaction gases, and plasma is generated by irradiating the reaction gas with a low frequency of 50 kHz with an output of 4 kW. I let it.
  • the growth temperature of the silicon oxide film 38 was set at 380.
  • a photosensitive resist was applied so as to have a thickness of 30000 angstroms.
  • a spin core having a rotational speed of 200 rpm was used.
  • a heat treatment was performed at 100 for 15 minutes to form a resist film 39 (FIG. 4B (7)).
  • the resist film 39 was irradiated with short-wavelength light using a quartz mask 40 patterned so as to have an opening 41 (FIG. 4B (8)). At this time, an exposure apparatus was used for irradiation with short-wavelength light. Thereafter, the resist film 39 was patterned by immersion in a developing solution composed of an organic alkali (tetramethylammonium hydroxide). As a result, the resist film 39 where the first diffusion layer was to be formed was removed.
  • a developing solution composed of an organic alkali (tetramethylammonium hydroxide).
  • the silicon oxide film 38 at the portion where the resist film 39 was removed was removed by RIE dry etching. By this removal, a portion of the silicon substrate where the first diffusion layer was formed was exposed. This Thereafter, the remaining resist film 39 was immersed in a resist stripping solution and removed.
  • a high frequency of 13.56 MHz and CHF 3 was used as an etching gas.
  • Arsenic which is an N-type impurity, was ion-implanted into the exposed portion of the silicon substrate formed as described above using an ion implanter. At this time, the acceleration voltage of arsenic was set to 40 KeV, and the dose was set to 4 ⁇ 10 is / cm 2 (FIG. 4C (9)).
  • a first diffusion layer 42 containing an N-type impurity was formed (FIG. 4C (10)).
  • the first diffusion layer 42 had a depth of 0.2 m and an area of 4.75 mm 2 (0.5 mm (length) ⁇ 9.5 mm (width)).
  • the concentration of the N-type impurities (in this case, phosphorus and arsenic) contained in the first diffusion layer 42 was measured using SIMS, and as a result, the impurity concentration was
  • the silicon oxide films 36 and 38 were removed by immersion in a hydrofluoric acid aqueous solution (5 V o 1%) for 10 minutes.
  • the polyimide film 43 is formed to a thickness of lm using a spinco at a rotation speed of 100 rpm. (FIG. 4C (11)).
  • the polyimide film 43 was patterned to 15 mm (length) ⁇ 15 mm (width) (area: 25 mm 2 ) using the photolithography technique as described above. As a result, the silicon substrate portion on which the first diffusion layer 42 was formed was exposed. Next, on the silicon substrate portion on which the first diffusion layer 42 is formed and on the polyimide film 43, using a vacuum deposition apparatus with a chamber internal pressure of 10 mTorr, the thickness is 1 Xm and the area is 81 mm. 2 (9 mm (vertical) X 9 mm
  • the metal aluminum film was formed. This metal aluminum film was patterned using the photolithography technology and the RIE dry etching apparatus described above to form a positive electrode current collector film 45 and a wiring layer 44 connected to the first diffusion layer 42 (see FIG. 4D (1 2)).
  • a film made of LiCoO2 was formed.
  • a predetermined metal mask made of SUS304
  • the output of the irradiation beam to the target was 200 W
  • the sputtering gas The introduction volume was 20 SCCM and the chamber pressure was 2 OmTorr.
  • the film made of LiC002 was annealed at 400 for 2 hours to form a positive electrode film 46.
  • Thickness composed of Li 2 S-Si S 2-Li 3 P O 4 on positive electrode film 46
  • a 2 xm solid electrolyte membrane 47 was formed.
  • a 5 m-thick negative electrode film 48 made of graphite was formed on the solid electrolyte film 47.
  • the solid electrolyte film 47 and the negative electrode film 48 were formed by a laser ablation method. In the laser ablation over Chillon method, a chamber internal pressure 1 0 - a 2 T orr, the temperature of the silicon substrate 3 1 and 8 0 0 ° C.
  • the laser has a wavelength of 2666 nm and an energy density of 205
  • m with Y AG laser is J / cm 2.
  • the repetition frequency of this YAG laser was set to 10 Hz, and the number of shots was set to 360,000.
  • the solid electrolyte membrane 47 and the negative electrode membrane 48 are respectively formed by the photo Using lithography technology and RIE dry etching equipment, patterning was performed so that the area was 49 mm 2 (7 mm (vertical) X 7 mm (horizontal)).
  • a negative electrode current collector film 49 made of metallic copper was formed on the negative electrode film 48 by a vacuum evaporation method (FIG. 4D (13)). At this time, the thickness of the negative electrode current collector film 49 was set to 1 xm and the area was set to 49 mm 2 (7 mm (vertical) X) using a metal mask (manufactured by SUS304) patterned into a predetermined shape. 7 mm (horizontal)). Here, the capacity of the obtained battery was 300 Ah.
  • Liquid epoxy resin manufactured by Hitachi Chemical Co., Ltd .: CEL-C-1102
  • a spinco at a rotation speed of 150 rpm. was applied to a thickness of 1 m.
  • the applied liquid epoxy resin was thermally cured at 150 for 3 hours to form a surface protective layer 50.
  • the surface protection layer 50 is patterned using the photolithography technique and the RIE dry etching apparatus as described above as shown in FIG. 4D (14) to obtain a battery-mounted integrated circuit device.
  • the obtained battery-mounted integrated circuit device was designated as device 1.
  • Example 2 The obtained battery-mounted integrated circuit device was designated as device 1.
  • a battery-mounted integrated circuit device as shown in FIG. 2 was produced in the same manner as in Example 1, except that the first diffusion layer and the wiring layer were formed so as to surround the solid-state battery mounting area.
  • the battery-mounted integrated circuit device thus obtained was named device 2.
  • the design values were the same as the design values of the 5 V N-type MOS transistor.
  • the Vd-Id characteristics and the on-voltage characteristics were examined in the same manner as described above.
  • the voltage (gate voltage) applied to the gate was increased in the negative direction, and the gate voltage at which the drain current reached 11 A was measured.
  • the first diffusion layer has a different concentration of the N-type impurity in the second diffusion layer.
  • the obtained devices were designated as device 3, device 4, device 5 and device 6, respectively.
  • the concentration of the N-type impurity in the first diffusion layer was lX10i9 / cm3.
  • the Vd-Id characteristics and the on-voltage characteristics of the MOS transistor were measured in the same manner as described above.
  • the battery-mounted integrated circuit device of the present invention efficiently prevents the integrated circuit formed on the same substrate as the solid-state battery from being contaminated by ions that charge and discharge the solid-state battery. be able to.
  • the integrated circuit including the semiconductor element and the solid-state battery are formed on the semiconductor substrate.
  • the present invention can be used not only when an integrated circuit including a semiconductor element is mounted, but also when an integrated circuit including an electronic element is mounted.
  • the present invention can be applied not only to a semiconductor substrate but also to a case where all substrates in which lithium ions diffuse are used. Further, the present invention can be applied to not only lithium ion batteries but also all solid-state batteries in which metal ions are charged and discharged. Industrial potential
  • a battery-mounted integrated circuit device capable of effectively preventing deterioration of characteristics of a semiconductor element and malfunction of the semiconductor element caused by diffusion of ions responsible for charging and discharging of a solid-state battery to a semiconductor substrate. be able to.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Secondary Cells (AREA)

Abstract

　本発明は、集積回路と固体電池とが同一基板上に形成された電池搭載集積回路装置に関する。この電池搭載集積回路装置において、半導体基板の固体電池が搭載される領域と集積回路が搭載される領域との間に、Ｎ型不純物を含む第１拡散層が形成され、半導体基板の固体電池が搭載された領域の下方には、第１拡散層と互いに重なり合った、Ｎ型不純物を含む第２拡散層が形成される。

Description

明 細 書 電池搭載集積回路装置 技術分野
本発明は、 集積回路と固体電池を共存させてなる電池搭載集積回路装 置に関する。 背景技術
近年、 電子機器の小型化に伴い、 半導体基板上に、 半導体素子ととも に、 全固体電池が形成されている。 このような半導体基板においては、 固体電池の充放電を担うイオン、 例えば、 リチウムイオンが半導体基板 に拡散する場合がある。 このような半導体基板に拡散したイオンが、 半 導体素子に達すると、 半導体素子の特性が劣化したり、 半導体素子が誤 作動を起こしたりする可能性がある。
このような半導体素子と固体電池を同一の半導体基板に形成した電池 搭載集積回路装置において、 固体電池の充放電を担うイオンが半導体基 板に与える影響を低減する方法として、 固体電池直下の半導体基板に N 型の不純物をド一プした拡散層を形成し、 この拡散層に固体電池の正極 の電位以上の高い電位を印加することが提案されている （例えば、 特開 2 0 0 3 - 1 3 3 4 2 0号公報を参照のこと） 。
固体電池の正極の電位以上の高い電位を印加された拡散層は、 固体電 池の充放電を担う正のイオン、 例えばリチウムィオンが半導体基板へ拡 散するのを防止することができる。 このため、 充放電を担うイオンによ り、 半導体素子の特性が劣化したり、 半導体素子が誤作動を起こしたり することを防止することができる。 しかしながら、 上記のような構成では、 拡散層に固体電池の正極の電 位より高い電位を印加する際、 拡散層と電位印加用の電極との接触抵抗 が高くなる。 この接触抵抗を低減するためには、 固体電池直下の拡散層 内の N型不純物の濃度を高くする必要がある。
固体電池の基板上に占める面積が小さい場合には、 形成すべき拡散層 の領域を小さくすることができる。 このため、 拡散層内の N型不純物の 濃度を高くするために必要な N型不純物の量は少なくて済む。 しかしな がら、 固体電池の基板上に占める面積が大きい場合には、 形成すべき拡 散層の領域が大きくなる。 このため、 拡散層内の N型不純物の濃度を高 くするために必要な N型不純物の量も多くなる。 さらに、 必要とされる N型不純物の量が多くなると、 拡散層の形成に必要とされる時間も増大 してしまう。 このように、 半導体基板上に形成される固体電池が大きく なるにつれて、 生産効率が低下するという問題が生じる。
そこで、 本発明は、 多量の N型不純物を用いることなく、 半導体素子 の特性劣化や半導体素子の誤作動を効率的に防止することができる電池 搭載集積回路装置を提供することを目的とする。
発明の開示
本発明は、
( 1 ) 半導体基板、
( 2 ) 前記半導体基板上に搭載された固体電池、
( 3 ) 前記半導体基板上に搭載された集積回路、
( 4 ) 前記半導体基板の前記固体電池が搭載される領域と、 前記集積 回路が搭載される領域との間に形成された、 N型不純物を含む第 1拡散 層、 ならびに
( 5 ) 前記半導体基板の前記固体電池が搭載される領域の下方に形成 され、 前記第 1拡散層と互いに重なり合つている、 N型不純物を含む第 2拡散層を具備する電池搭載集積回路装置に関する。 固体電池は、 正極、 負極、 および正極と負極との間に配置された固体電解質からなり、 第 1 拡散層における N型不純物の濃度は、 第 2拡散層における N型不純物の 濃度よりも高い。
上記電池搭載集積回路装置において、 第 1拡散層における N型不純物 の濃度が、 l X l O i S a t o m s Z c m 3以上であることが好ましい。 上記電池搭載集積回路装置において、 第 2拡散層における N型不純物 の濃度に対する第 1拡散層における N型不純物の濃度の比が、
1 X 1 0 5以下であることが好ましい。
上記電池搭載集積回路装置において、 第 1拡散層および第 2拡散層が、 正の電位を有することが好ましい。
上記正の電位は、 負極に対する正極の電位以上であることがさらに好 ましい。
上記電池搭載集積回路装置において、 第 1拡散層は、 固体電池が搭載 された領域を包囲することが好ましい。
上記電池搭載集積回路装置は、 さらに、 第 1拡散層と外部とを導通す る配線層を備えることが好ましい。
上記電池搭載集積回路装置は、 さらに、 第 1拡散層および第 2拡散層 に与えられる電位を制御する電位制御部を備えることが好ましい。 図面の簡単な説明
図 1は、 本発明の一実施形態にかかる電池搭載集積回路装置の要部を 示す縦断面図である。
図 2は、 本発明の別の実施形態にかかる電池搭載集積回路装置の平面 図である。 図 3は、 図 2の I I I— I I I線断面図である。
図 4 A、 図 4 B、 図 4 Cおよび図 4 Dは、 図 1の電池搭載集積回路装 置の製造工程を示す縦断面図である。 発明を実施するための最良の形態
以下、 本発明の電池搭載集積回路装置について、 図面を参照しながら 説明する。
実施の形態 1
本発明の一実施形態に係る電池搭載集積回路装置を図 1に示す。
図 1の電池搭載集積回路装置 1 0は、 半導体基板 1 1と、 半導体基板 1 1上に搭載された固体電池 1 2および集積回路 （図示せず） を有する。 電池搭載集積回路装置 1 0は、 さらに半導体基板 1 1の固体電池 1 2が 搭載される領域 1 8と 集積回路が搭載される領域 1 9との間に形成さ れた、 N型不純物を含む第 1拡散層 1 3、 および半導体基板 1 1の固体 電池 1 2が搭載された領域 1 8の下方に形成された、 N型不純物を含む 第 2拡散層 1 4を有する。 ここで、 半導体基板 1 1の表面には、 絶縁層 1 5が形成されている。 また、 半導体基板 1 1上に形成された配線層 1 6は、 第 1拡散層 1 3に接続している。 第 1拡散層 1 3と第 2拡散層 1 4とは、 互いに重なっている。 また、 第 1拡散層 1 3は、 第 2拡散層 1 4内に形成されてもよい。
固体電池 1 2は、 半導体基板 1 1上に順次積層された、 負極集電体膜 1 2 1、 負極膜 1 2 2、 固体電解質膜 1 2 3、 正極膜 1 2 4、 および正 極集電体膜 1 2 5からなる。 また、 正極と負極の位置は、 逆であっても よい。
本実施形態において、 固体電池 1 2は、 表面保護層 1 7によって保護 されている。 半導体基板 1 1 としては、 種々のものを用いることができる。 例えば、 シリコン基板、 サファイア基板、 ならびにシリコン窒化物、 アルミナ、 石英などからなる基板が挙げられる。
半導体基板 1 1の表面にある絶縁層 1 5としては、 半導体基板 1 1 と 負極集電体膜 1 2 1 とを絶縁できるものを用いることができる。 絶縁層 1 5の例としては、 シリコン酸化膜からなるもの、 またはシリコン窒化 物、 アルミナ、 石英、 もしくはポリイミ ドのような樹脂からなるもの等 が挙げられる。
例えば、 シリコン基板上に絶縁層としてシリコン酸化膜を形成する場 合には、 プラズマ C V D法を用いて、 シリコン基板上にシリコン酸化膜 からなる絶縁層を形成することができる。 シリコン酸化膜の場合、
5 0 0オングス卜ローム程度の厚みがあれば、 その絶縁性を確保するこ とができる。
N型不純物としては、 リンゃ砒素などの 5価の元素を用いることがで さる。
負極集電体膜 1 2 1 としては、 薄膜形成可能な負極集電体材料からな るものを用いることができる。 その負極集電体材料の例としては、 銅や 二ッゲルなどが挙げられる。
負極膜 1 2 2としては、 薄膜形成可能な負極材料からなるものを用い ることができる。 その負極材料としては、 グラフアイ トゃ金属リチウム などが挙げられる。
正極膜 1 2 4としては、 薄膜形成可能な正極材料からなるものを用い ることができる。 その正極材料としては、 L i C o 0 2、
L i M n 2 0 4などが挙げられる。
正極集電体膜 1 2 5としては、 薄膜形成可能な正極集電体材料からな るものを用いることができる。 その正極集電体材料としては、 アルミ二 ゥムゃニッケルなどが挙げられる。
固体電解質膜 1 2 3としては、 リチウムイオン導電性固体電解質、 銀 イオン導電性固体電解質、 銅イオン導電性固体電解質などを、 電極材料 に応じて用いることができる。
リチウムイオン導電性固体電解質としては、 L i 2 S— S i S 2、
L i s P〇4一 L i 2 S — S i S 2、 L i l — L i 2 S — S i S 2、
L i l 、 L i l —A l 2〇 3、 L i sN、 L i s N— L i I _ L i OH、 L i 2 O - S i O 2 > L i 2 O - B 2 O 3 , L i I - L i 2 S - P 205, L i l — L l 2 S — B 2 S 3> L i 3.6 S i o.6 P o.4 O 4、
L i I -L i 3 P 04- P 2 S 5等が用いることができる。 また、 ポリエ チレンォキサイ ドなどの有機ドライポリマ一等も、 リチウムイオン導電 性固体電解質として用いることができる。
リチウムイオン導電性固体電解質を用いた場合、 電極材料としては、 L i xC o〇2、 L i XN i O 2、 L i xM n 2 O 4, L i XT i S 2、
L i xM o S 2 , L i xM o〇 2、 L i xV 2 O 5 , L i xV s O i 3、 金属リ チウム、 L i 3/4 T i 5/3〇4等、 通常リチウム電池に用いられる化合 物を、 所望する電池電圧となるように組み合わせて用いることができる。 なお、 上記化合物において、 0 <x< 2とする。
銅イオン導電性固体電解質としては、 R b C U 4 l l.5 C l 3.5、
C u I — C u 20— M o〇 3、 R b 4 C u 1 6 I 7 C 1 13等を用いること ができる。
固体電解質に銅イオン導電体を用いた場合、 電極材料としては、 金属 C U、 C ll 2 S、 C U xT i S 2 , C U 2M 0 6 S 7.8等を用ぃること ができる。
銀イオン導電性固体電解質としては、 ο;— A g l、 A g 6 I 4WO 4, C sH 5 NHA g 5 l 6、 A g I — A g 2 O— M o〇 3、 A g I - A g 2 O - B 2 O 3 , A g I —A g 2〇一 V 2 O 5等を用いるこ とができる。
また、 銀イオン導電性固体電解質を用いた場合、 電極材料としては、 金属 A .g、 A g 0 . 7 V 2 0 5 , A g xT i S 2等を用いることができる。 上記負極集電体膜、 正極集電体膜、 負極膜、 正極膜、 および固体電解 質膜は、 真空蒸着法、 スパッ夕法などで作製することができる。
配線層 1 6としては、 導電性材料からなるものを用いることができる。 この導電性材料としては、 アルミニウム等が挙げられる。
次に、 第 1拡散層 1 3と第 2拡散層 1 4について説明する。
上記のように、 第 1拡散層 1 3は半導体基板の固体電池を搭載する領 域と集積回路を搭載する領域との間に配置され、 第 2拡散層 1 4は固体 電池を搭載する領域の下方に配置されている。 また、 第 1拡散層 1 3と 第 2拡散層 1 4は互いに重なり合つている。 このため、 配線層を通して 第 1拡散層 1 3に正の電位を与えると、 半導体基板の固体電池を搭載す る領域の下方の第 2拡散層も正の電位となる。
例えば、 リチウム固体電池の場合、 陽イオンであるリチウムイオンが、 固体電池の充放電を担う。 第 1拡散層 1 3および第 2拡散層 1 4は、 正 の電位であるため、 陽イオンであるリチウムイオンは、 第 1拡散層 1 3 や第 2拡散層 1 4と電気的に反発することになる。 このため、 リチウム イオンが、 第 1拡散層 1 3や第 2拡散層 1 4を越えて、 半導体基板中を 拡散することを防止することができる。 従って、 集電体膜 1 2 1や絶縁 層 1 5にピンホールゃクラックなどが生じていたとしても、 リチウムィ オン等の充放電を担う陽イオンが、 固体電池を充放電する際に固体電池 から回路形成領域へと拡散するのを防ぐことが可能になる。
さらに、 本発明においては、 第 1拡散層における N型不純物の濃度は、 第 2拡散層における N型不純物の濃度よりも高い。 これにより、 配線層 1 6と、 配線層 1 6と導通する第 1拡散層 1 3との間の接触抵抗が低減 する。 このため、 従来とは異なり、 第 1拡散層を通して、 第 2拡散層 1 4に正の電位を印加することが可能となる。
このように、 N型不純物の濃度が高い第 1拡散層 1 3を設けることに より、 第 2拡散層 1 4における N型不純物の濃度を高くする必要がない ため、 用いる N型不純物の量を低減することができる。
また、 第 1拡散層における N型不純物の濃度は、
1 X 1 0 1 9 a t om s Z c m3〜 l X 1 0 2 3 a t om s Z c m3である ことが好ましく、 1 X 1 0 2 0 a t om s / c m3〜 l X l 0 2 2 a t om s / c m3であることがさらに好ましい。 第 1拡散層における N型不純物の濃度が、 1 X 1 0 1 9 a t o m s / c m3以上であれば、 第 1拡散層における電位のふらつきを抑えることが可能となる。
一方、 第 1拡散層における N型型不純物の濃度が、 1 X 1 0 23 a t om s Z c m3より大きい場合には、 第 2拡散層の濃度をさらに大 きくする必要が生じ、 用いる N型不純物の量が増加してしまう。
さらに、 第 2拡散層における N型不純物の濃度に対する第 1拡散層に おける N型不純物の濃度の比が、 1 X 1 0 1〜 1 X 1 0 5であることが 好ましく、 1 X 1 0 2〜 1 X 1 0 3であることがさらに好ましい。
第 2拡散層における N型不純物の濃度に対する第 1拡散層における N 型不純物の濃度の比が、 1 X 1 0 1以上であれば、 単セルからなる固体 電池を搭載した場合において、 陽イオンの半導体基板への拡散を確実に 防止することができ、 信頼性の高い電池搭載集積回路装置とすることが できる。
一方、 上記濃度の比が、 1 X 1 0 5より大きくなると、 第 1拡散層 1 3または第 2拡散層 1 4のブレークダウン電圧が低下し、 所望の電圧 を印加することができなくなる。 第 1拡散層に含まれる N型不純物と第 2拡散層に含まれる N型不純物 とは、 同じ元素であっても、 異なる元素であってもよい。 また、 上記の ような 5価の元素を複数種混合したものを N型不純物としてもよい。 上記第 1拡散層 1 3および第 2拡散層 1 4の大きさや深さは、 用いら れる半導体基板の大きさ、 半導体基板上に搭載される固体電池の大きさ 等によって、 適宜決定される。
上記第 1拡散層 1 3および第 2拡散層 1 4に印加される正の電位は、 負極を基準とする正極の電位以上の電位であることが好ましい。 これは、 正極から出る固体電池の充放電を担うイオン、 例えば、 L i +イオンの ようなアル力リ金属イオンなどは、 負極のような正極電位よりも低いと ころに引っ張られる傾向にあるからである。
また、 負極を基準とする正極の電位以上の正の電位は、 固体電池の充 放電が行われているときのみに印加されてもよいし、 常時印加されてい てもよい。 例えば、 電池や半導体回路の特性に影響を与えなければ、 第 1拡散層 1 3または第 2拡散層 1 4のブレークダウン電圧まで、 正の電 位を印加できる。
この正の電位を印加するための電源としては、 上記固体電池を用いて もよいし、 他の電源を用いてもよい。
また、 本発明においては、 単セルからなる固体電池 1 2の代わりに、 単セルを複数個積層した固体電池または単セルからなる固体電池を、 直 列または並列に接続したものを用いてもよい。 この場合、 積層数等によ つて固体電池の電圧が変化するので、 この固体電池の電圧以上の正の電 位を第 1拡散層 1 3および第 2拡散層 1 4に印加することが好ましい。
このような正の電位の制御は、 電位制御部によって行われてもよい。 この場合、 電位制御部に、 拡散層 1 3および 1 4に印加される正の電位 の大きさを予め設定しておくことにより、 正の電位の大きさを制御する ことができる。 または、 負極に対する正極の電位を検出し、 その電位以 上の正の電位を印加させるようにしてもよい。 ここで、 電位制御部は、 正の電位を印加するための電源部を有していてもよい。
また、 この電位制御部により、 拡散層 1 3および 1 4に、 正の電位が 常時印加されるようにしてもよいし、 固体電池の充放電が行われるとき にのみ、 拡散層 1 3および 1 4に正の電位が印加されるようにしてもよ い。 また、 この電位制御部は、 電池搭載集積回路装置に設けてもよいし、 電池搭載集積回路装置外に設けてもよい。
次に、 第 1拡散層 1 3と第 2拡散層 1 4の作製方法の一例を示す。
N型不純物を含む第 1拡散層 1 3は、 例えば、 半導体基板上に半導体 素子からなる集積回路を形成する際に、 集積回路搭載領域と固体電池搭 載領域との間に、 N型不純物をイオン注入することにより形成すること ができる。 例えば、 N型不純物の加速電圧 4 0 k e V、 ドーズ量
4 . 0 X 1 0 1 5 Z c m 2の注入条件で、 幅 0 . 5 mm、 厚さ
0 . 2 mの第 1拡散層を形成することができる。
N型不純物を含む第 2拡散層 1 4は、 例えば、 以下のように形成する ことができる。 第 1拡散層を形成する前に、 固体電池が形成される領域 に、 N型不純物をイオン注入する。 このときの注入条件は、 例えば、 N 型不純物の加速電圧 1 0 0 k e V、 ドーズ量 5 . 0 X 1 0 1 5 / c m 2 とする。 その後、 1 0 0 0 °Cで 6 0分間、 熱処理する。 これにより、 幅 1 0 m m、 厚さ 3 z mの第 2拡散層 1 4を形成することができる。
上記のように、 第 2拡散層 1 4は、 熱処理を必要とすることから、 第 1拡散層の形成前に形成することが好ましい。
また、 第 1拡散層 1 3および第 2拡散層 1 4における N型不純物の濃 度は、 第 1拡散層 1 3および第 2拡散層 1 4を形成するときの、 N型不 純物の加速電圧やドーズ量を調節することにより、 適宜制御することが できる。 実施の形態 2
第 1拡散層が、 固体電池が搭載された領域を包囲するように形成され た電池搭載集積回路装置について、 図 2および図 3を参照しながら説明 する。
図 2の電池搭載集積回路装置 2 0は、 半導体基板 2 1上に、 固体電池 2 2および集積回路 （図示せず） を搭載している。 図 3に示されるよう に、 半導体基板 2 1の固体電池が搭載される領域 2 8と、 集積回路が搭 載される領域 2 9 との間には、 N型不純物を含む第 1拡散層 2 3が形成 されている。 また、 半導体基板 2 1の固体電池 2 2が搭載される領域 2 8の下方には、 N型不純物を含む第 2拡散層 2 4が形成されている。 ここで、 上記実施の形態 1の場合と同様に、 半導体基板 2 1の表面には、 絶縁層 2 5が形成されている。 また、 半導体基板 2 1上に形成された配 線層 2 6は、 第 1拡散層 2 3に接続している。 第 1拡散層 2 3と第 2拡 散層 2 4とは、 互いに重なっている。 また、 第 1拡散層 2 3は、 第 2拡 散層 2 4内に形成されてもよい。
本実施形態においても、 第 1拡散層 2 3における N型不純物の濃度は、 第 2拡散層 2 4における N型不純物に濃度よりも大きい。 また、 第 1拡 散層 2 3における N型不純物の濃度、 ならびに第 2拡散層 2 4における N型不純物の濃度に対する第 1拡散層 2 3における N型不純物の濃度の 比は、 上記実施の形態 1の場合と同様である。
固体電池 2 2は、 半導体基板 2 1上に順次積層された、 負極集電体膜 2 2 1、 負極膜 2 2 2、 固体電解質膜 2 2 3、 正極膜 2 2 4、 および正 極集電体膜 2 2 5からなる。 また、 正極と負極の位置は、 逆であっても よい。 半導体基板 2 1、 固体電池 2 2、 N型不純物等は、 上記実施の形態 1 と同様なものを用いることができる。
本実施形態において、 第 1拡散層 2 3は、 固体電池が搭載された領域 を包囲するように形成されている。 このため、 固体電池の直下だけでな く固体電池の周囲も、 負極に対する正極の電位以上の高い電位を印加す ることにより、 正の電位にすることができる。 これにより、 第 1拡散層 2 3により包囲された領域からの、 固体電池の充放電を担うイオンの移 動をより抑制するとともに、 その領域の周りに、 集積回路を自在に配置 することが可能となる。
また、 負極に対する正極の電位以上の正の電位は、 固体電池の充放電 を行うときだけ印加してもよいし、 常時印加してもよい。 また、 正の電 位の制御は、 上記実施の形態 1と同様に、 電位制御部を用いて行うこと ができる。
上記第 1拡散層 2 3および第 2拡散層 24の大きさや深さは、 上記実 施の形態 1の場合と同様に、 用いられる半導体基板の大きさ、 半導体基 板上に搭載される固体電池の大きさ等によって.. 適宜決定される。
以下、 本発明を、 実施例に基づいて説明する。
実施例 1
図 4 A〜図 4 Dに示されるようにして、 図 1に示されるような電池搭 載集積回路装置を作製した。 図 4 A〜図 4 Dでは、 第 1拡散層、 第 2拡 散層、 および固体電池の作製方法を主に示している。
図 4 A ( 1 ) に示されるシリコン基板 3 1上に、 プラズマ CVD法に より、 厚さ 1 5 0 0オングストロームのシリコン酸化膜 3 2を形成した。 ここで、 シリコン基板 3 1 としては、 直径 4インチ、 厚さ 5 2 5 m、 P型で、 比抵抗が 1 0〜 1 5 Ω · c mのものを用いた。 プラズマ CVD 法において、 反応ガスとして S i H 4および Ν 2 θを用い、 周波数 5 0 kH zの低周波を、 4 kWの出力で反応ガスに照射することにより、 プ ラズマを発生させた。 また、 シリコン酸化膜 3 2の成長温度を 3 8 0 とした。
シリコン酸化膜 3 2の上に、 感光性レジストを塗布した。 この塗布に は、 回転数 2 0 0 0 r pmのスピンコ一夕一を用い、 塗布した感光性レ ジストの厚さを 3 0 0 0オングストロームとした。 塗布後、 1 0 0 で 1 5分間熱処理を行い、 レジスト膜 3 3を形成した （図 4A ( 2 ) ) 。
次に、 図 4A ( 3) に示すように、 露光装置を用いて、 レジスト膜 3 3に短波長光線 （波長： 4 3 6 nm) を照射した。 このとき、 開口部 3 5を有するようにパターニングされた石英マスク 3 4を用いた。
その後、 有機アル力リ (テトラメチルアンモニゥムハイ ドロォキサイ ド） からなる現像液に浸し、 レジスト膜 3 3のパターニングを行った。 次に、 R I E (R e a c t i v e I o n E t c i n g) ドライ エッチングにより、 レジスト膜 3 3により被覆されていない部分のシリ コン酸化膜 3 2をエッチングし、 シリコン基板上に、 レジスト膜に被覆 されたシリコン酸化膜 3 6のみを残した。
ここで、 ドライエツチングには、 1 3. 5 6 M H zの高周波、 および エッチングガスとして CHF 3を用いた。 また、 このとさ、 マスク合わ せマークも形成した。 以降のレジスト露光工程では、 このマークを基準 にしてマスク合わせを行った。 これにより、 後の工程で形成され、 パタ 一二ングされる膜が、 各々ずれないようにした。
シリコン酸化膜 3 6上に残ったレジスト膜を、 レジスト剥離液に浸漬 して除去した。 次に、 リンを、 イオン注入機を用いて、 シリコン基板 3 1のシリコン酸化膜 3 6で被覆されていない部分にイオン注入した (図 4 A (4) ) 。 このとき、 リンの加速電圧を l O O K e Vとし、 ド 一ズ量を 5 X 1 0 1 2Z c m2とした。 この後、 炉中において、 1 0 0 0 °Cで 1時間、 加熱処理して、 N型不 純物を含む第 2拡散層 3 7を形成した （図 4 B ( 5 ) ) 。 ここで、 形成 した第 2拡散層 3 7は、 深さを 3 zmとし、 面積を 1 0 0mm2
( 1 0 mm (縦） X 1 0mm (横） ） とした。 また、 第 2拡散層 3 7に 含まれる N型不純物濃度を、 S I MS (S e c o n d a r y I o n M a s s S p e c t r ome t r y) を用いて測定すると、 その濃度 は 1 X 1 01 6ノ c m3であった。
次に、 シリコン酸化膜 3 6および第 2拡散層 3 7上に、 プラズマ CV D法を用いて、 厚さ 1 5 0 0オングストロームのシリコン酸化膜 3 8を 形成した (図 4 B ( 6) ) 。 ここで、 プラズマ CVD法において、 反応 ガスとして S i H 4および N 2〇を用い、 この反応ガスに、 周波数 5 0 kH zの低周波を 4 k Wの出力で照射することにより、 プラズマを発生 させた。 また、 シリコン酸化膜 3 8の成長温度を 3 8 0 とした。
シリコン酸化膜 3 8上に、 感光性レジストを、 厚さ 3 0 0 0オングス トロ一ムとなるように塗布した。 この塗布には、 回転数 2 0 0 0 r p m のスピンコ一夕一を用いた。 次いで、 1 0 0 で 1 5分間熱処理を行い、 レジスト膜 3 9を形成した (図 4 B ( 7 ) ) 。
開口部 4 1を有するようにパ夕一ニングされた石英マスク 4 0を用い て、 レジスト膜 3 9に短波長光線を照射した (図 4 B ( 8 ) ) 。 このと き、 短波長光線の照射には、 露光装置を用いた。 この後、 有機アルカリ (テトラメチルアンモニゥム八ィ ドロォキサイ ド） からなる現像液に浸 し、 レジスト膜 3 9のパターニングを行った。 これにより、 第 1拡散層 が形成される部分のレジスト膜 3 9を取り除いた。
次に、 レジスト膜 3 9が取り除かれた部分のシリコン酸化膜 3 8を、 R I E ドライエッチングによりエッチングして取り除いた。 この除去に より、 第 1拡散層が形成される部分のシリコン基板を露出させた。 この 後、 残ったレジスト膜 3 9を、 レジスト剥離液に浸漬して除去した。 ここで、 上記ドライエッチングには、 1 3. 5 6 MH zの高周波、 お よびエッチングガスとして CHF 3を用いた。
上記ようにして形成されたシリコン基板の露出した部分に、 N型不純 物であるヒ素を、 イオン注入機を用いてイオン注入した。 このとき、 ヒ 素の加速電圧を 4 0 K e Vとし、 ドーズ量を 4 X 1 0 i s/ c m 2とし た （図 4 C ( 9) ) 。
これにより、 N型不純物を含む第 1拡散層 4 2を形成した （図 4 C ( 1 0 ) ) 。 ここで、 第 1拡散層 42は、 その深さを 0. 2 mとし、 面積を 4. 7 5 mm 2 ( 0. 5 mm (縦） X 9. 5 mm (横） ） とした。 また、 第 1拡散層 42に含まれる N型不純物 (この場合、 リンおよびヒ 素） の濃度を、 S I MSを用いて測定した結果、 不純物濃度は、
1 X 1 02 0 c m 3であった。 以上により、 第 2拡散層における N型 不純物の濃度に対する第 1拡散層における N型不純物の濃度の比は、 1 X 1 04となった。
次に、 フッ酸水溶液 ( 5 V o 1 %) に 1 0分間浸漬して、 シリコン酸 化膜 3 6および 3 8を除去した。
ここまでの工程は、 集積回路 （MO S トランジスタ） の形成と同時に 行った。
次に、 第 1拡散層および第 2拡散層が形成されたシリコン基板 3 1上 に、 回転数 1 0 0 0 r pmのスピンコ一夕一を用いて、 ポリイミ ド膜 4 3を l mの厚さで形成した （図 4 C ( 1 1 ) ) 。
この後、 上述のようなフォ トリソグラフィ技術を用いて、 ポリイミ ド 膜 4 3を、 1 5 mm (縦） X 1 5 mm (横）（面積： 2 2 5 mm2)にパター ニングした。 これにより、 第 1拡散層 4 2が形成されているシリコン基 板部分を露出させた。 次いで、 第 1拡散層 4 2が形成されているシリコン基板部分およびポ リイミ ド膜 4 3上に、 チヤンバ内圧が 1 0 mT o r rの真空蒸着装置を 用いて、 厚み 1 X mおよび面積 8 1 mm2 ( 9 mm (縦） X 9 mm
(横） ） の金属アルミニウム膜を形成した。 この金属アルミニウム膜を、 上述のフォトリソグラフィ技術と R I Eドライエッチング装置を用いて パターニングして、 正極集電体膜 4 5と、 第 1拡散層 4 2に接続された 配線層 44を形成した （図 4 D ( 1 2 ) ) 。
正極集電体膜 4 5上に、 R Fマグネトロンスパッタ法により、
L i C o O 2からなる膜を形成した。 このとき、 厚み 5 mおよび面積 64mm2 ( 8 mm (縦) X 8 mm (横) ) を有するように、 所定の金 属マスク （S U S 3 0 4製） を用いた。 また、 上記スパッタリングにお いて、 ターゲッ 卜への照射線の出力を 2 0 0 W、 スパッ夕ガスとして A rと O 2との混合ガス ( A r ： 〇 2 = 3 ： 1 ) 、 スパッタガスの導入 量を 2 0 S C CM, チヤンバ内圧を 2 OmT o r rとした。
次いで、 この L i C 002からなる膜を、 4 0 0 で 2時間ァニール して、 正極膜 4 6を形成した。
正極膜 4 6上に、 L i 2 S - S i S 2 - L i 3 P O 4からなる厚さ
2 xmの固体電解質膜 4 7を形成した。 次いで、 固体電解質膜 4 7上に、 グラフアイ トからなる厚さ 5 mの負極膜 4 8を形成した。 固体電解質 膜 4 7および負極膜 4 8の形成には、 レーザ一アブレ一ション法を用い た。 上記レーザーアブレーシヨン法において、 チャンバ内圧を 1 0 -2 T o r rとし、 シリコン基板 3 1の温度を 8 0 0 °Cとした。 レ一ザ一と しては、 波長が 2 6 6 nmであり、 エネルギー密度が 2 0 2 5
m J / c m2である Y AGレーザーを用いた。 また、 この YAGレ一ザ —の繰り返し周波数を 1 0 H z とし、 ショッ ト数を 3 6 0 0 0とした。 上記固体電解質膜 4 7および負極膜 4 8は、 それぞれ、 上述のフォ ト リソグラフィ一技術と R I Eドライエッチング装置とを用いて、 面積が 4 9mm2 ( 7 mm (縦） X 7 mm (横） ） となるようにパターニング した。
負極膜 4 8上に、 金属銅からなる負極集電体膜 4 9を真空蒸着法によ り形成した （図 4 D ( 1 3) ) 。 このとき、 所定の形状にパターニング された金属マスク （S US 3 04製） を用いて、 負極集電体膜 4 9の厚 さを 1 xmとし、 面積を 4 9mm2 ( 7 mm (縦） X 7 mm (横） ） と した。 ここで、 得られた電池の容量は、 3 0 0 Ahであった。
固体電池が形成されたシリコン基板 3 1上に、 回転数 1 5 0 0 r p m のスピンコ一夕一を用いて、 液状エポキシ樹脂 （日立化成工業 （株） 製 ： C E L - C - 1 1 0 2) を、 1 mの厚さで塗布した。 次いで、 塗布 した液状エポキシ樹脂を、 1 5 0 で 3時間、 熱硬化することにより、 表面保護層 5 0を形成した。 最後に、 表面保護層 5 0を、 上述のような フォ トリソグラフィ技術および R I E ドライエッチング装置を用いて、 図 4 D ( 1 4) に示されるようにパターニングして、 電池搭載集積回路 装置を得た。 得られた電池搭載集積回路装置を、 装置 1 とした。 実施例 2
固体電池搭載領域を包囲するように、 第 1拡散層および配線層を形成 したこと以外、 実施例 1 と同様にして、 図 2に示されるような電池搭載 集積回路装置を作製した。 このようにして得られた電池搭載集積回路装 置を装置 2とした。
[評価]
上記装置 1および 2の第 1拡散層および第 2拡散層に、 外部電源を用 いて負極に対する正極の電位以上の正の電位 （ 5 V) を印加した状態で、 固体電池の充放電を行った。 このとき、 隣接する P型および N型の M〇 S トランジス夕の基本特性の異常の有無について調べた。
基本特性として、 Vd— I d特性およびオン電圧特性について調べた。
[Vd- I d特性]
まず、 ゲートに、 0 V、 I V、 2 V、 3 V、 4 V、 または 5 Vの電圧 を印加した状態で、 N型の M O S トランジスタのドレインに 0 Vから 5 Vの電圧を連続的に印加することにより、 流れるドレイン電流を測定し た。
[オン電圧特性]
ドレインに 5 Vの電圧を印加した状態で、 ゲートに印加する電圧 (ゲ ート電圧） を増加させて、 ドレイン電流が 1 x Aとなるゲ一ト電圧を測 定した。
いずれの測定においても、 5 V仕様の N型 MO S トランジスタの設計 値通りであった。
P型の MO S トランジスタについても、 上記と同様に、 Vd— I d特 性およびォン電圧特性について調べた。
ゲートに、 0 V、 — I V、 _ 2 V、 _ 3 V、 _ 4 V、 または一 5 Vの 電圧を印加した状態で、 ドレインに、 0 Vから— 5 Vの電圧を連続的に 印加して、 流れるドレイン電流を測定した。
また、 ドレインに— 5 Vの電圧を印加した状態で、 ゲ一トに印加する 電圧 （ゲート電圧） をマイナス方向に増加させて、 ドレイン電流が一 1 Aとなるゲート電圧を測定した。
いずれの測定においても、 5 V仕様の P型 M〇 トランジス夕の設計 値通りであった。
このように、 MO S トランジスタの基本特性に異常は見られなかった。 また、 第 2拡散層における N型不純物の濃度に対する第 1拡散層にお ける N型不純物の濃度の比が、 1 X 1 0 1、 1 X 1 02、 1 X 1 0 3、 または 1 X 1 05となるようにしたこと以外、 実施例 1 と同様にして、 電池搭載集積回路装置を作製した。 得られた装置を、 それぞれ、 装置 3、 装置 4、 装置 5および装置 6とした。 なお、 第 1拡散層の N型不純物の 濃度は、 l X 1 0 i 9/ c m 3とした。
装置 3〜 6についても、 上記と同様にして、 MO S トランジスタの Vd- I d特性とオン電圧特性を測定した。
その結果、 いずれの装置においても、 MO S トランジスタの基本特性 に異常は見られなかった。
以上のように、 本発明の電池搭載集積回路装置は、 固体電池と同一基 板上に形成される集積回路が、 固体電池の充放電を担うイオンにより汚 染されることを効率的に防止することができる。
上記では、 半導体基板上に、 半導体素子からなる集積回路と固体電池 を形成したものについて説明した。 本発明は、 半導体素子からなる集積 回路を搭載した場合だけでなく、 電子素子からなる集積回路が搭載され ている場合にも、 用いることができる。
また、 本発明は、 半導体基板のみではなく、 リチウムイオンが拡散す るすべての基板を用いる場合にも適用することができる。 さらに、 リチ ゥムイオン電池のみではなく、 アル力リ金属イオンが充放電を担うすべ ての固体電池の場合にも、 本発明を適用することが可能である。 産業上の利用の可能性
本発明により、 固体電池の充放電を担うイオンが半導体基板に拡散す ることにより生じる半導体素子の特性劣化や半導体素子の誤作動を効率 的に防止することができる電池搭載集積回路装置を提供することができ る。

Claims

請 求 の 範 囲
1. 電池搭載集積回路装置であって、
( 1 ) 半導体基板、
( 2 ) 前記半導体基板上に搭載された固体電池、
( 3 ) 前記半導体基板上に搭載された集積回路、
(4) 前記半導体基板の前記固体電池が搭載される領域と、 前記集積 回路が搭載される領域との間に形成された、 N型不純物を含む第 1拡散 層、 ならびに
( 5 ) 前記半導体基板の前記固体電池が搭載された領域の下方に形成 され、 前記第 1拡散層と互いに重なり合つている、 N型不純物を含む第 2拡散層
を具備し、
前記固体電池は、 正極、 負極、 および前記正極と前記負極との間に配 置された固体電解質からなり、
前記第 1拡散層における N型不純物の濃度は、 前記第 2拡散層におけ る N型不純物の濃度よりも高い
電池搭載集積回路装置。
2. 前記第 1拡散層における N型不純物の濃度が、
l X 1 0 i 9 a t om s /c m 3以上である請求の範囲第 1項に記載の 電池搭載集積回路装置。
3. 前記第 2拡散層における N型不純物の濃度に対する前記第 1拡散 層における N型不純物の濃度の比が、 IX 1 05以下である請求の範囲 第 1項に記載の電池搭載集積回路装置。
4 . 前記第 1拡散層および前記第 2拡散層が、 正の電位を有する請求 の範囲第 1項に記載の電池搭載集積回路装置。
5 . 前記正の電位が、 前記負極に対する前記正極の電位以上である請 求の範囲第 4項に記載の電池搭載集積回路装置。
6 . 前記第 1拡散層が、 前記固体電池が搭載された領域を包囲する請 求の範囲第 1項に記載の電池搭載集積回路装置。
7 . さらに、 前記第 1拡散層と外部とを導通する配線層を備える請求 の範囲第 1項に記載の電池搭載集積回路装置。
8 . さらに、 前記第 1拡散層および前記第 2拡散層に与えられる電位 を制御する電位制御部を備える請求の範囲第 1項に記載の電池搭載集積 回路。
PCT/JP2004/004881 2003-04-04 2004-04-02 電池搭載集積回路装置 WO2004090982A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/541,465 US7253494B2 (en) 2003-04-04 2004-04-02 Battery mounted integrated circuit device having diffusion layers that prevent cations serving to charge and discharge battery from diffusing into the integrated circuit region
EP04725521A EP1632999B1 (en) 2003-04-04 2004-04-02 Battery mounted integrated circuit device
DE602004032023T DE602004032023D1 (de) 2003-04-04 2004-04-02 Integrierte schaltung mit darauf angebrachter batterie

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003101251 2003-04-04
JP2003-101251 2003-04-04

Publications (1)

Publication Number Publication Date
WO2004090982A1 true WO2004090982A1 (ja) 2004-10-21

Family

ID=33156753

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/004881 WO2004090982A1 (ja) 2003-04-04 2004-04-02 電池搭載集積回路装置

Country Status (5)

Country Link
US (1) US7253494B2 (ja)
EP (1) EP1632999B1 (ja)
CN (1) CN100358144C (ja)
DE (1) DE602004032023D1 (ja)
WO (1) WO2004090982A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009513025A (ja) * 2005-12-05 2009-03-26 インダストリー−アカデミック コーオペレーション ファンデーション キョンサン ナショナル ユニバーシティ ウェーハ裏面に電源供給装置が内蔵した半導体用シリコンウェーハ
US10290908B2 (en) 2014-02-14 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11061058B2 (en) 2006-11-16 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US9793523B2 (en) 2002-08-09 2017-10-17 Sapurast Research Llc Electrochemical apparatus with barrier layer protected substrate
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
US7557433B2 (en) 2004-10-25 2009-07-07 Mccain Joseph H Microelectronic device with integrated energy source
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
KR101021536B1 (ko) 2004-12-08 2011-03-16 섬모픽스, 인코포레이티드 ＬｉＣｏＯ２의 증착
WO2008039471A2 (en) 2006-09-29 2008-04-03 Infinite Power Solutions, Inc. Masking of and material constraint for depositing battery layers on flexible substrates
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
TWI441937B (zh) 2007-12-21 2014-06-21 Infinite Power Solutions Inc 形成用於電解質薄膜之濺鍍靶材的方法
US8518581B2 (en) 2008-01-11 2013-08-27 Inifinite Power Solutions, Inc. Thin film encapsulation for thin film batteries and other devices
KR101672254B1 (ko) 2008-04-02 2016-11-08 사푸라스트 리써치 엘엘씨 에너지 수확과 관련된 에너지 저장 장치를 위한 수동적인 과전압/부족전압 제어 및 보호
KR20110058793A (ko) 2008-08-11 2011-06-01 인피니트 파워 솔루션스, 인크. 전자기 에너지를 수확하기 위한 일체형 컬렉터 표면을 갖는 에너지 디바이스 및 전자기 에너지를 수확하는 방법
US8260203B2 (en) 2008-09-12 2012-09-04 Infinite Power Solutions, Inc. Energy device with integral conductive surface for data communication via electromagnetic energy and method thereof
WO2010042594A1 (en) 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
JP5515307B2 (ja) * 2009-02-03 2014-06-11 ソニー株式会社 薄膜固体リチウムイオン二次電池
KR101792287B1 (ko) 2009-09-01 2017-10-31 사푸라스트 리써치 엘엘씨 집적된 박막 배터리를 갖는 인쇄 회로 보드
US20110300432A1 (en) 2010-06-07 2011-12-08 Snyder Shawn W Rechargeable, High-Density Electrochemical Device
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
MY156987A (en) * 2011-07-14 2016-04-15 Mimos Berhad A method of fabricating an energy harvesting means and a device thereof
JP6213559B2 (ja) * 2013-03-18 2017-10-18 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
US10749216B2 (en) * 2014-03-31 2020-08-18 Infineon Technologies Ag Battery, integrated circuit and method of manufacturing a battery
US9614256B2 (en) 2014-03-31 2017-04-04 Infineon Technologies Ag Lithium ion battery, integrated circuit and method of manufacturing a lithium ion battery
US9917333B2 (en) 2014-03-31 2018-03-13 Infineon Technologies Ag Lithium ion battery, integrated circuit and method of manufacturing a lithium ion battery
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN104377381B (zh) * 2014-11-06 2016-07-20 湖州创亚动力电池材料有限公司 一种超低温板载微能源系统及其制造方法、正极制造方法
US20170092994A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Smart battery with integrated sensing and electronics
US11637325B2 (en) * 2017-08-10 2023-04-25 International Business Machines Corporation Large capacity solid state battery
US11133492B2 (en) * 2017-11-30 2021-09-28 International Business Machines Corporation Battery structure with stable voltage for neuromorphic computing
CN110299555A (zh) * 2018-03-22 2019-10-01 绵阳德远英科技有限责任公司 一种基于正极和电解质的快速充电锂离子电池
CN108493110B (zh) * 2018-04-29 2021-01-29 杭州电子科技大学 一种利用全固态电池实现增强型iii-v hemt器件的方法
CN110380116A (zh) * 2019-07-16 2019-10-25 广州天赐高新材料股份有限公司 一种全固态电池及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311763A (ja) * 1989-06-09 1991-01-21 Matsushita Electric Ind Co Ltd 情報記憶素子
JP2002057037A (ja) * 2000-08-09 2002-02-22 Fuji Electric Co Ltd 複合集積回路およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0380058B1 (en) * 1989-01-24 1995-04-05 Matsushita Electric Industrial Co., Ltd. A solid-state electrochemical cell
US5338625A (en) * 1992-07-29 1994-08-16 Martin Marietta Energy Systems, Inc. Thin film battery and method for making same
JP3214107B2 (ja) * 1992-11-09 2001-10-02 富士電機株式会社 電池搭載集積回路装置
JP3116857B2 (ja) 1997-04-04 2000-12-11 日本電気株式会社 半導体基板搭載型二次電池
US6020614A (en) * 1998-03-25 2000-02-01 Worley; Eugene Robert Method of reducing substrate noise coupling in mixed signal integrated circuits
US6387563B1 (en) * 2000-03-28 2002-05-14 Johnson Research & Development, Inc. Method of producing a thin film battery having a protective packaging
US6349067B1 (en) * 2001-01-30 2002-02-19 International Business Machines Corporation System and method for preventing noise cross contamination between embedded DRAM and system chip
US6633073B2 (en) * 2001-06-29 2003-10-14 Rf Micro Devices, Inc. Method and apparatus for isolating circuits using deep substrate n-well
FR2831331B1 (fr) * 2001-10-22 2004-11-19 Commissariat Energie Atomique Procede de fabrication d'une micro-batterie
JP3708474B2 (ja) 2001-10-22 2005-10-19 松下電器産業株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0311763A (ja) * 1989-06-09 1991-01-21 Matsushita Electric Ind Co Ltd 情報記憶素子
JP2002057037A (ja) * 2000-08-09 2002-02-22 Fuji Electric Co Ltd 複合集積回路およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1632999A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009513025A (ja) * 2005-12-05 2009-03-26 インダストリー−アカデミック コーオペレーション ファンデーション キョンサン ナショナル ユニバーシティ ウェーハ裏面に電源供給装置が内蔵した半導体用シリコンウェーハ
US11061058B2 (en) 2006-11-16 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
US11656258B2 (en) 2006-11-16 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
US10290908B2 (en) 2014-02-14 2019-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10862177B2 (en) 2014-02-14 2020-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11342599B2 (en) 2014-02-14 2022-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US11848429B2 (en) 2014-02-14 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US12266769B2 (en) 2014-02-14 2025-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Also Published As

Publication number Publication date
US7253494B2 (en) 2007-08-07
EP1632999A1 (en) 2006-03-08
EP1632999A4 (en) 2008-08-06
CN1754260A (zh) 2006-03-29
EP1632999B1 (en) 2011-03-30
DE602004032023D1 (de) 2011-05-12
CN100358144C (zh) 2007-12-26
US20060113652A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
WO2004090982A1 (ja) 電池搭載集積回路装置
US5604137A (en) Method for forming a multilayer integrated circuit
CN1286171C (zh) 用于在集成电路中形成电池的设备和方法
KR101379243B1 (ko) 고체상태 마이크로 배터리의 포토리소그래픽 제조, 싱글레이션 및 패시베이션 방법 및 장치
US8597427B2 (en) Method of manufacturing a semiconductor device
US6537843B2 (en) Thin film transistor and method of manufacturing the same
JP3708474B2 (ja) 半導体装置
EP0141425A1 (en) Small area thin film transistor
TWI291225B (en) Thin film semiconductor device and method for manufacturing same
US20180287188A1 (en) Fabrication method of all solid-state thin-film battery
JP2003132941A (ja) コンデンサ一体型の固体電解質二次電池
US11355569B2 (en) Active device substrate comprising silicon layer and manufacturing method thereof
JP3713036B2 (ja) 電池搭載集積回路装置
JPH05160153A (ja) 半導体装置の作製方法
US4751554A (en) Silicon-on-sapphire integrated circuit and method of making the same
CN112310122A (zh) 显示面板及其制备方法
KR20020047230A (ko) 반사-방지 코팅으로 반도체 메모리 디바이스를 제조하는방법
CN107871746B (zh) 用于制造具有存储器单元的集成电路的方法
CN114284299A (zh) 显示面板及其制备方法、移动终端
CN109037146B (zh) 阵列基板的制作方法、阵列基板以及显示装置
CN111048523A (zh) 阵列基板及其制备方法
EP3939110A1 (en) Method of processing layered structures
KR0166856B1 (ko) 반도체소자 제조방법
CN119342844A (zh) 一种大通流tvs二极管pn结的形成方法
JPH10189724A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006113652

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2004725521

Country of ref document: EP

Ref document number: 10541465

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048049309

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2004725521

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10541465

Country of ref document: US