[go: up one dir, main page]

WO2004066390A1 - Soiウエーハ及びその製造方法 - Google Patents

Soiウエーハ及びその製造方法 Download PDF

Info

Publication number
WO2004066390A1
WO2004066390A1 PCT/JP2004/000547 JP2004000547W WO2004066390A1 WO 2004066390 A1 WO2004066390 A1 WO 2004066390A1 JP 2004000547 W JP2004000547 W JP 2004000547W WO 2004066390 A1 WO2004066390 A1 WO 2004066390A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
wafer
silicon
oxide film
defect
Prior art date
Application number
PCT/JP2004/000547
Other languages
English (en)
French (fr)
Inventor
Masahiro Sakurada
Nobuaki Mitamura
Izumi Fusegawa
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003015072A external-priority patent/JP4380162B2/ja
Priority claimed from JP2003015396A external-priority patent/JP2004265904A/ja
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP04704346A priority Critical patent/EP1589580B1/en
Priority to US10/542,376 priority patent/US7407866B2/en
Publication of WO2004066390A1 publication Critical patent/WO2004066390A1/ja

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Definitions

  • the present invention relates to an SOI wafer and, in particular, to a high-quality SOI wafer having extremely high electrical reliability and a method for producing the same.
  • SOI silicon active layer
  • an insulating layer is formed on the surface of a silicon wafer (base wafer) serving as a silicon active layer or a silicon wafer (base wafer) serving as a support substrate.
  • a silicon wafer base wafer
  • base wafer silicon active layer
  • base wafer silicon wafer
  • oxide film also referred to as a buried oxide film, an interlayer insulating oxide film, etc.
  • ion-implant ions such as hydrogen from one surface of the bonder to implant ion debris inside the wafer. (Microbubble layer) is formed.
  • the ion-implanted layer is bounded by heat treatment. And peel off.
  • an SOI wafer having a thin silicon active layer formed on a base wafer via an oxide film can be obtained.
  • a heat treatment bonding heat treatment
  • hydrofluoric acid cleaning may be performed to remove an oxide film on the surface.
  • the silicon wafer used for the production of such SOI wafers is generally a silicon single crystal grown by the Chiyo-Kralski method (CZ method). Crystals can be used, but in recent years, the demand for thinner silicon active layers and buried oxide films has been increasing, and the quality requirements for the silicon precursor used have become more stringent.
  • CZ method Chiyo-Kralski method
  • the V region is a region where there are many vacancies, that is, depressions and holes generated due to lack of silicon atoms, and the ⁇ region is an extra region. This is a region where there are many dislocations and extra silicon atom clusters generated due to the presence of interstitial silicon, which is an important silicon atom.
  • the V region and the I region there is a region where there is no shortage or a shortage of atoms (small) Neutra 1 (hereinafter sometimes abbreviated as N).
  • N small Neutra 1
  • F oxidation induced stacking defects 1 ng F a U 1 t
  • OSF crystal growth axis
  • the crystal defects such as FPD, LSTD, and COP, which are considered to be caused by voids in which vacancy-type point defects are collected, have a crystal diameter.
  • the region exists at high density throughout the direction, and the region where these defects exist is the V region.
  • OS as the growth rate decreases, OS
  • the F ring originates from the periphery of the crystal, and is located outside this ring (low speed side).
  • the OSF ring contracts and disappears at the center of the wafer, and the entire surface becomes an N region.
  • the LD Large Diis 1 ocation: LSEPD, LFPD, etc.
  • the LD Large Diis 1 ocation: LSEPD, LFPD, etc.
  • Defects are present at low density, and the region where these defects are located is the I region (the L / D region, which has the power S).
  • the N region outside the OSF ring between the V region and the I region is a region in which neither FPD, LSTD, or COP caused by vacancies nor LSEPD or LFPD caused by interstitial silicon exists.
  • the NV region region with many holes
  • the I region region with a lot of interstitial silicon
  • a method of using a silicon single crystal silicon wafer which is an N region as the entire surface of the silicon wafer, has been proposed in the production of SOI silicon.
  • the ratio (V / G) between the pulling speed V and the temperature gradient G at the crystal solid-liquid interface in the pulling axis direction is set within a predetermined range.
  • An SOI wafer using a silicon wafer in the N region has been proposed as a bond wafer by pulling a silicon single crystal by controlling the inside (see, for example, Japanese Patent Application Laid-Open No. 2001-14664). See No. 498 (pages 5 to 8) and Japanese Patent Application Laid-Open No.
  • the present invention has been made in view of such a problem. Even when the thickness of the buried oxide film is extremely thin, for example, 100 nm or less, high insulation is maintained. To provide SOI wafers with high electrical reliability in the device fabrication process
  • a base layer made of silicon single crystal and a bond layer are bonded via an oxide film.
  • the SOI layer on which a silicon active layer is formed by thinning the bond layer is formed, and the base layer has It is a silicon single crystal grown by the chiochranoleski method, the entire wafer is an N region outside the OSF region, and ,,,,
  • the entire surface of the base layer is a NZ region outside the oSF region and does not include a defect region detected by the CU-position method from a CZ single crystal.
  • the thickness of the buried oxide on the base plate is reduced. For example, even if the thickness is less than 100 n, the insulation breakdown property is not deteriorated due to the influence of the defect on the base surface. High reliability s OI ⁇ m
  • the entire surface of the base node is outside the oSF region, does not include a defect region detected by the Cu affordion method, and has a dislocation cluster due to interstitial silicon.
  • the thickness of the buried oxide film on the In the case where the thickness is less than 100 m, for example, it is not possible to cause insulation blasting due to vacancy defects on the base metal surface. Extremely high S o I wafers are relatively high. For example, silicon wafers that make up the wafer area, for example, the entire wafer area becomes the I area, are relatively high. Easy to build, so cheap m
  • the thickness of self-oxidation can be in the range of about 110 nm. Recently, the thickness of the buried oxide film has been required to be about 50 nm, for example.
  • the S ⁇ I layer of the present invention has an extremely thin oxide film formed as described above, and the insulation breaking property is not deteriorated and the high insulation property is maintained.
  • the thin active layer described above is the N region outside the OSF region over the entire surface, according to the single bond B grown by the Chloranolithography method, and It is preferable to use one that does not include the missing region or the defect region detected by the Cu positioning method.
  • the entire surface of the silicon active layer is also the N region outside the OSF region and does not include the defect region detected by the Cu-teposition 3 method.
  • the silicon active layer causes a defect.
  • a method is also provided.
  • at least one of the base material and the silicon and silicon, each of which has a silicon single crystal force forms an oxide film on at least one of them.
  • the base wafer may be a silicon single crystal grown by a chloranolski method, wherein the wafer is a silicon single crystal.
  • the entire surface of the nose is a ⁇ region on the lower side than the ring-shaped OSF region, and the Cu deposition method is used. If the pull-up speed is gradually reduced from high speed to low speed during growth, it does not include the defect region that is more detected, and is lower than the OSF region that occurs in a ring shape.
  • a feature is provided for a method of manufacturing a SOI wafer.
  • the wafers are made of single crystal grown by the Chi-Chranorezky method, and the wafers are entirely grown during the growth.
  • a ring is generated.o
  • the N region is lower than the SF region, and is detected by the Cu deposition method. It is preferable to use the one that does not include the fit area where the defect is to be formed. In this way, if the SOI wafer is manufactured using a defect-free bond as the wafer, the device formed on the SOI layer In addition, it is possible to manufacture a highly localized S-I-Z wafer having no adverse effect on the surface and also reliably preventing deterioration of the insulation rupture characteristics of the interlayer oxide film.
  • the force that is the SN area of the overall surface of the base wafer and that does not include the defect area detected by the CU de Hong's method O
  • Such SOI nozzles provide excellent insulation even if the buried oxide thickness is less than 100 nm. If a device is manufactured by using such a device while maintaining the characteristics, a device having excellent electrical characteristics can be manufactured at a high yield.
  • the entire surface of the base wafer is
  • the SOI wafer does not include a defect region detected by the Cu deposition method and includes an I region where a dislocation cluster caused by interstitial silicon exists. Is provided.
  • the base wafer can be manufactured relatively easily, and the manufacturing cost can be kept low.
  • FIG. 1 is a flow chart showing an example of a manufacturing process of an SOI wafer according to the present invention.
  • FIG. 2 (A) shows the conclusions used in manufacturing the SOI wafer according to the present invention.
  • FIG. 2 (B) is an explanatory diagram showing another example of a crystal region used when manufacturing the sOI wafer according to the present invention.
  • Figure 3 shows an example of a c Z Shi Li co down a single crystal manufacturing apparatus that can have that you use in the present invention Ah 0
  • FIG. 4 (A) is a relationship diagram showing the relationship between the single crystal growth rate and the crystal cutting position.
  • FIG. 4B is an explanatory diagram showing the growth rate and each region.
  • FIG. 5 is an explanatory diagram showing a method for producing a ⁇ Cu deposition evaluation sample.
  • Figure 6 shows the (A) ⁇ life time and
  • (B) is a diagram showing a CU deposition defect.
  • FIG. 7 is a diagram showing a growth rate and a crystal cutting position in the second experiment.
  • FIG. 8 is a diagram showing the defect distribution in each crystal region by the Cu deposition method.
  • FIG. 9 is an explanatory diagram illustrating a crystal region.
  • Figure 10 (A) shows the relationship between single crystal growth rate and crystal cutting position. It is.
  • FIG. 10 (B) is an explanatory diagram showing the growth rate and each region.
  • FIG. 11 is an explanatory diagram showing the growth rate of each of the grown silicon single crystals.
  • FIG. 12 is a diagram showing a defect distribution by the Cu deposition method.
  • the present inventors have conducted detailed studies on the effect of the SOI wafer on the base oxide buried oxide film by the bonding method.
  • conventionally used high-speed grown silicon single crystals that is, silicon wafers with a large number of vacancy-type micro defects of 50 nm or more on the surface, are used.
  • problems such as deterioration of insulation rupture characteristics due to the influence of the base wafer occur when the buried oxide film has a sufficient thickness of several hundred nm or more. It is difficult, but it has been found that if the thickness is less than 100 nm, there is a risk that the insulation may be impaired due to the influence of the base wafer.
  • the conventional V-lithium-based ⁇ Eno ⁇ has an effect on the buried oxide film during bonding heat treatment and the like, and can maintain high insulation properties. Therefore, it was found that the possibility of damaging electrical reliability was extremely high.
  • the present inventors have reduced the microdefects of the base wafer to provide a highly electrically reliable S ⁇ which does not cause deterioration of the dielectric breakdown characteristics even when the buried oxide film is formed to a thickness of 100 nm or less. We thought that it would be possible to make it an I ⁇ eha, and conducted the following surveys and examinations.
  • the growth rate is gradually reduced from high speed to low speed from the crystal shoulder to the straight tail, as described above.
  • the OSF shrinks when the temperature reaches the maximum, and then the phases are formed in the order of NV, Ni, and I (giant dislocation cluster generation) in the low-speed region. It has been known .
  • Fig. 2 (A) in the NV area, an area where a defect is detected by the Cu deposition method immediately after the OSF disappears (hereinafter, Cu area). It was also found that there was a portion (deposition defect area in some cases) (see, for example, Japanese Patent Application Laid-Open No. 2002-201093).
  • the Cu deposition method accurately measures the position of a defect on a semiconductor wafer, improves the detection limit for the defect on the semiconductor wafer, and removes the defect from a finer defect. Can be measured and analyzed accurately even if it is not.
  • a specific method of evaluating the wafer is to form an insulating film of a predetermined thickness on the surface of the wafer and to electrically destroy the insulating film on a defective portion formed near the surface of the wafer. Then, an electrolytic material such as Cu is deposited (deposition) on the defect site.
  • an electrolytic material such as Cu is deposited (deposition) on the defect site.
  • the Cu deposition method when a potential is applied to an oxide film formed on a wafer surface in a liquid in which Cu ions are dissolved, the oxide film is deteriorated.
  • This is an evaluation method that utilizes the fact that a current flows through a certain part and the Cu ion precipitates as Cu. It is known that defects such as COP exist in portions where the oxide film is liable to be inferior.
  • the Cu-deposited wafer defects can be analyzed under the condensing light or directly with the naked eye to evaluate their distribution and density, as well as microscopic observation and transmission. It can also be confirmed with an electron microscope (TEM; Transmission Electron Microscope) or a scanning electron microscope (SEM).
  • TEM Transmission Electron Microscope
  • SEM scanning electron microscope
  • the present inventors have made further adjustments for defects in these areas.
  • the V region was identified using a surface inspection device (MAGICS; trade name), and then focused Ion Beam (FIB) was applied.
  • MAGICS surface inspection device
  • FIB focused Ion Beam
  • the bond activity of silicon wafers has increased. Only when the layer is made of silicon alone, which has Cu deposition defect area even in the conventionally used V area, OSF area, or N area. Even if such a silicon wafer is used for a base wafer, it may cause an obstacle to the insulating property of the oxide film and cause a defect in electrical characteristics. I knew I could get it.
  • the vacancy-type defects existing in these regions may cause deterioration in the quality of the buried oxide film during the bonding heat treatment.
  • the base of the I-node is a mirror wafer in the N-region where there is no defect region detected by the Cu deposition method, the embedding is possible. It has been found that even if the thickness of the oxide film is less than 100 nm, an SOI wafer with excellent electrical characteristics can be obtained.
  • VZG is set to a predetermined value. Due to the demand for advanced crystal growth techniques such as keeping the temperature at a low level, productivity and manufacturing yield are low, which may lead to an increase in cost.
  • CZ silicon including the I region can be easily manufactured at a low speed without using advanced crystal growth technology.
  • an SOI wafer with excellent electrical characteristics can be manufactured at low cost even if the thickness of the buried oxide film is 10 O nm or less. And found that the present invention was completed.
  • FIG. 1 is a flow chart showing an example of a process for producing an SOI wafer according to the present invention by an ion implantation delamination method.
  • two silicon mirror wafers that is, a bond wafer 21 serving as an SOI layer, and a base wafer 22 serving as a support substrate are provided.
  • the whole wafer is raised at a high pulling speed when growing by the chiral key method. This is the N region on the slower side than the ring-shaped OSF region when gradually decreasing the speed, and also includes the defect region detected by the Cu deposition method. Ringing occurs when the silicon wafer (first mode) is used, or when the pulling speed is gradually reduced from high speed to low speed during breeding. Slower than the OSF region, excluding the defect region detected by the Cu deposition method, and including the I region where dislocation clusters caused by interstitial silicon exist. Use the silicon wafer (second embodiment).
  • the single crystal pulling apparatus 30 includes a pulling chamber 31, a Norrebo 32 provided in the pulling chamber 31, a heater 34 disposed around the rubo 32, and a Russoh 32.
  • Rotating crucible holding shaft 33 and its rotation mechanism (not shown), seed chuck 6 holding silicon seed crystal, wire 7 pulling up seed chuck 6, and wire 7 Or, a winding mechanism (not shown) for winding is provided.
  • a heat insulator 35 is arranged around the outside of the heater 34.
  • the crucible 32 is provided with a quartz crucible on the side that contains the silicon melt (hot water) 2 inside, and a graphite crucible on the outside thereof.
  • a magnet (not shown) is installed outside the pulling chamber 31 in the horizontal direction, and a magnetic field in the horizontal or vertical direction is applied to the silicon melt 2 to suppress the convection of the melt.
  • the so-called MCZ method for stably growing a single crystal is often used.
  • a cylindrical graphite tube (heat shield plate) 12 is provided so as to surround the grown silicon single crystal 1, and an annular ring is formed around the solid-liquid interface 4 of the crystal.
  • Outer insulation 10 is provided.
  • an inner heat insulator may be provided inside the graphite cylinder 12.
  • Such a heat insulating material 10 is provided with an interval of 2 to 20 cm between its lower end and the molten metal surface 3 of the silicon melt 2. By doing so, the difference between the temperature gradient G c [° C / cm] at the center of the crystal and the temperature gradient G e at the periphery of the crystal becomes smaller. For example, the temperature gradient around the crystal is lower than the crystal center. It is also possible to control the furnace temperature as much as possible.
  • a cooling cylinder 14 is provided above the graphite cylinder 12 for forced cooling by flowing a cooling medium.
  • a single crystal is blown by blowing cooling gas or blocking radiant heat.
  • a cylindrical cooling means for cooling may be provided.
  • a silicon single crystal using such a single crystal pulling apparatus 30, first, a high-purity silicon polycrystalline raw material is melted in a crucible 32 at a melting point (about 144 ° C). ) Heat and melt as above. Next, the tip of the seed crystal is brought into contact with or immersed substantially in the center of the surface of the melt 2 by unwinding the wire 7. Thereafter, the crucible holding shaft 33 is rotated, and the wire 7 is wound while being rotated, whereby the seed crystal is pulled up while rotating, and the growth of the single crystal is started. By appropriately adjusting the pulling speed and the temperature, a substantially cylindrical single crystal rod 1 can be obtained.
  • the growth of a silicon single crystal that is an N region and does not include a Cu deposition defect region for example, the growth of a silicon single crystal during pulling is performed.
  • the speed pulseling speed
  • the ring-shaped OSF area remains after disappearing. It is detected by the Cu deposition method.
  • the crystal is grown by controlling the growth rate between the boundary where the defect region disappears and the boundary where the interstitial dislocation loop occurs when the growth rate is gradually reduced.
  • the growth rate of the silicon single crystal during pulling is gradually reduced from high speed to low speed from the crystal shoulder to the straight tail, as shown in Fig. 2 (A)
  • the growth rate depends on the growth rate V.
  • Each phase is formed in the order of V region, OSF ring region, Cu deposition defect region, Nv region, Ni region, and I region (giant dislocation cluster generation region).
  • a single crystal is grown by controlling the growth rate between and.
  • V region defects such as FPD, I region defects such as giant dislocation clusters (LSEPD, LFPD), and OSF defects are not included, and the Cu deposition method is used.
  • the PW is arbitrarily extracted from the unit lot force of each ingot block. After that, evaluation by the Cu deposition method is performed, and when the defect is free, it may be adopted as the base wafer 22.
  • the bond wafer 21 one having a quality corresponding to the quality required for the silicon active layer may be used, but the bond wafer 21 has the same structure as the base wafer 22.
  • the entire area of the anode is an N region on the lower side than the ring-shaped OSF region and does not include a defect region detected by the Cu deposition method.
  • the use of GaN makes it possible to improve the characteristics of the device to be formed because micro defects do not exist in the silicon active layer. Even if it is formed to a thickness of about 50 nm, it is possible to reliably prevent the dielectric breakdown characteristics from deteriorating due to the influence of the base wafer during the subsequent bonding heat treatment, etc., and to achieve extremely high electrical reliability. Can be improved.
  • the electrical reliability can be improved.
  • High SOI wafers can be manufactured at low cost.
  • the VZG in order to manufacture such a silicon wafer having no defects on the entire surface of the wafer, the VZG must be uniformly formed so as to be in the N region in the crystal diameter direction throughout the silicon single crystal growing process. It must be controlled, and the setting range of the growth rate is very limited. In addition, very advanced crystal growth technology is required, and as a result, the production cost may be increased.
  • Dislocation cluster due to the interstitial silicon which is on the slower side than the OSF region generated in the shape of a ring, does not include the defect region detected by the Cu deposition method, and CZ including the I region where Silicone silicon, which is made of silicon single crystal, may be used.
  • Such a silicon single crystal can be grown without using a sophisticated crystal growth technique as used for growing a silicon single crystal in which the entire surface of the wafer is defect-free.
  • a silicon single crystal so as to be in the entire region I
  • the VZG in the crystal diameter direction is non-uniform, in the case of I region crystal production, the G that is higher than the hot zone used in the N region crystal production, that is, the temperature gradient near the solid-liquid interface in the crystal, Large hot zones can be used.
  • the base ⁇ 22 of the second embodiment of the present invention is not limited to a wafer whose entire surface is an I region, but may be an I region as shown in FIG. 2 (B).
  • a wafer made of a silicon single crystal including an Ni region in which interstitial silicon is predominant and not including a Cu deposition defect region may be used. Since such a wafer also has no in-plane defects due to vacancies, even if the buried oxide film is thin, its dielectric breakdown characteristics do not deteriorate.
  • the bond antenna 21 a material corresponding to the quality required for the silicon active layer may be used as in the first embodiment. Due to the formation of devices on the active layer, defects in the silicon active layer will affect device quality. Therefore, it is preferable to use, as the N-type transistor 21, one made of silicon single crystal having no minute defects. Therefore, the bond wafer 21 is an N region on the lower side than the OSF region where the entire surface of the wafer is formed in a ring shape, and the bond deposition method uses the Cu deposition method. It is desirable to use a wafer that does not include a defect area that is more likely to be detected.
  • step (b) of FIG. 1 the bond antenna 21 and the baseway are connected. At least five of the two 22 oxidize the surface of one of the anodes. In this case, when the oxide film 23 is formed on the surface by thermally oxidizing the bond 21 to the oxide layer 23, the required insulation property of the oxide film 23 is maintained. However, according to the present invention, an extremely thin oxide film having a thickness in the range of 10 to 100 n can be formed.
  • a silicon oxide that has a large number of vacancy-type micro defects of 50 nm or more on the surface is used as the base nozzle.
  • the oxide film is affected by vacancy defects existing on the surface of the base wafer, and is subjected to a subsequent bonding heat treatment. It force s Oh
  • Ru is destroyed Tsu by the heat treatment that put the Debai the scan process, in the present invention, base Ichisu ⁇ d over Nono 2
  • a silicon wafer which is an N region and does not have an extremely small defect existing in a Cu decision defect region
  • a CZ single crystal which does not include a defect region detected by the Cu honson method and includes an I region in which a dislocation cluster caused by interstitial cylin exists. Since silicon wafers composed of crystals (second embodiment) are used, oxide film destruction occurs even when evaluation is performed by the Cu Position method. For example, when the thickness of the oxide film 23 is set to 100 nm or less, problems such as deterioration of the dielectric breakdown characteristics do not occur.
  • the thickness of the oxide film 23 is less than 10 nm, the formation of the oxide film will not take a long time, but there is a possibility that the inconsistency may not be maintained. It is preferable that the thickness be 10 nm or more.
  • the surface on the side where the ion of the bond and the base 21 is implanted and the surface of the base 22 are pasted through the oxide film 23.
  • the oxide film 23 For example, by bringing the surfaces of two wafers 21 and 22 into contact with each other in a clean atmosphere, it is not necessary to use an adhesive or the like.
  • step (e) the heat treatment is performed to remove a part of ⁇ !, a part of the metal 21 by the ion implantation layer 24, for example, 2 1 and base layer ⁇ ⁇ C 22
  • inert gas
  • heat treatment When X is added, the separation occurs due to crystal rearrangement and agglomeration of bubbles.
  • the by-produced peeling layer 25 has recently been subjected to a regeneration treatment such as polishing on the peeling surface.
  • Base processing-C or Bonn As described above, the horn K 21 has no N-region and does not include the ⁇ Cu depot defect region. Peeled off because silicon is used.
  • the silicon wafer obtained by regenerating 5 can be used as both a base desk and a small desk head.
  • reusing 5 as a base 22 it is possible to produce a high PB quality SOI layer. That is to say, the S oI key according to the present invention is substantially manufactured from a single silicon key, thereby reducing the manufacturing cost. To do this
  • This process (f) is performed in the same way as the bonding process of the above-mentioned processes (d) and (e), and the adhesion between the wafers by the peeling heat treatment process. Since it is weak to use in the manufacturing process, it is necessary to use so I
  • the heat treatment of ⁇ is performed to ensure sufficient strength of the Byron mouth.
  • the heat treatment of ⁇ is performed under an inert gas atmosphere at 150 C
  • the entire surface of the base 22 is not defective or the entire surface is defective. Since there is no hole-shaped microdefect on the entire surface, the insulation rupture characteristics of the buried oxide film 23 are not degraded, and high insulation properties can be maintained.
  • the oxide film formed on the surface of the SOI query 26 is removed by hydrofluoric acid cleaning. At this time, the silicon active layer 2
  • micro-pits may be generated when HF reaches the buried oxide film through the defect, but the silicon active layer 27 Clean with hydrofluoric acid because it is composed of silicon single crystal, which is an N region over the entire surface and does not include a defect region detected by the Cuass silicon method. Even if the pit expands, S
  • I layer 27 and buried oxide film 23 are not destroyed 0
  • step (h) if necessary, oxidation for adjusting the thickness of the SOI layer 27 is performed, and then in step (I), the oxide film 28 is removed by hydrofluoric acid cleaning. Yes Perform so-called sacrificial oxidation 0
  • the silicon active layer 27 is a CZ silicon layer which is an N region outside the OSF region over the entire surface and does not include a defect region detected by the Cu deposition method. It is composed of single crystal silicon. That is, since there are no vacancy-type micro defects on the surface of the base wafer 22, high insulation properties are maintained and electrical reliability is extremely high even though the buried oxide film 23 is extremely thin. It becomes the thing. In addition, since the SOI layer 27 is defect-free, an extremely high yield can be achieved when devices are formed.
  • the present invention will be described more specifically with reference to examples, but the present invention is not limited to these examples.
  • the second wafer was subjected to Cu deposition treatment after forming a thermal oxide film on the wafer surface, and the distribution of oxide film defects was confirmed.
  • the evaluation conditions are as follows.
  • the SF was evaluated.
  • the ninth sheet was the Cu position defect distribution, and the 10th to 14th sheets were a total of 5 pieces, which were to be put into the SOI process. Two were qualitatively evaluated and the remaining five were added to S o I
  • the active layer of the SOI wafer manufactured as described above was removed by selective etching with a potassium hydroxide solution.
  • the base wafer having the remaining insulating oxide film layer was evaluated by the Cu deposition method at an electric field intensity of 6 MV / cm.
  • a silicon single crystal of 21 O mm in diameter was charged into a 24-inch (600 mm) diameter quartz crucible, and a silicon single crystal of 21 O mm in diameter was charged. Crystals were grown. The oxygen concentration was adjusted to 23 to 26 ppma (ASTM '79 value).
  • the growth rate was set to 0.80 mm / min from 0 to 4 mm from the head to the tail of the crystal. The control was performed so as to decrease linearly in the range of 0 mm Z min.
  • V region / OSF region boundary 0. ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • the raw polycrystalline silicon was charged in a 24-inch quartz crucible with 150 kg, and two bottles were obtained based on the results of the actual o.
  • the ingot with a diameter of 210 mm was pulled up.
  • the growth rate of the first crystal was 0 from the head to the tail of the crystal. 6 To be constant at 5 mm / min
  • the height of the crystal was raised so that the V region was formed in the entire area.
  • the two hundreds were formed:
  • the fe velocity was constant at 0.55 mm / min from the head to the tail of the crystal. This time, it was raised so that region I was formed in the entire surface.
  • the oxygen concentration was made to aim at 24 to 26 ppma (ASTM '79). Then, the mirror surface wafer processed from each ingot was used as a base wafer.
  • Bon Dueha has a different hot zone and N area.
  • a silicon single crystal was grown without a defect region detected by the Cu deposition method, and a mirror surface wafer obtained from this single crystal was used.
  • the thickness of the insulating oxide film is 70 nm and the thickness of the silicon active layer is SOI wafers each having a thickness of 200 nm were manufactured.
  • the silicon active layer of the SOI wafer thus manufactured was removed by selective etching using a potassium hydroxide solution.
  • the base wafer having the remaining insulating oxide film layer was evaluated by the Cu deposition method at an electrolytic strength of 6 MV / cm.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is an exemplification, and has substantially the same configuration as the technical idea described in the claims of the present invention, and has the same function and effect. Even the ones included in the technical scope of the present invention.
  • the present invention relates to a method of manufacturing the SOI wafer after bonding. It can also be applied to SOI wafers manufactured by thinning the backside of the window by IJ polishing.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

それぞれシリコン単結晶からなるベースウエーハとボンドウエーハとを、酸化膜を介して貼り合わせた後、前記ボンドウエーハを薄膜化することによりシリコン活性層が形成されたSOIウエーハであって、前記ベースウエーハが、チョクラルスキー法により育成されたシリコン単結晶であり、該ウエーハ全面がOSF領域の外側のN領域であり、且つCuデポジション法により検出される欠陥領域を含まないもの、または、該ウエーハ全面がOSF領域の外側であって、Cuデポジション法により検出される欠陥領域を含まず、且つ格子間シリコンに起因した転位クラスタが存在するI領域を含むものからなることを特徴とするSOIウエーハ。これにより、層間絶縁酸化膜の厚さが例えば100nm以下となるほど極めて薄く形成した場合であっても、高絶縁性が維持され、デバイス作製工程における電気的信頼性が高いSOIウェーハが提供される。

Description

S O I ゥエーハ及びその製造方法
技術分野
' 本発明は、 S O I ゥ -ーハ、 特に、 電気的信頼性が極めて高い高 品質の S O I ゥ ヱーハ及びその製造方法に関する。
背景技術
従来、 デバイ ス用基板と して、 支持基板上にシリ コ ン活性層 ( S O I 食
層) が形成された S O I ゥエーハが広く利用されている。 このよ う な s o
I ゥエーハの製造方法と して、 例えば、 2枚のシリ コンゥエーハ同士を酸 化膜を介して貼り合わせて製造する、 いわゆる貼り合わせ法が知られてい る。
貼り合わせ法の一つであるイ オン注入剥離法では、 シ リ コ ン活性層と な るシリ コ ンゥエーノヽ (ボン ドゥエーハ) あるいは支持基板となるシリ コン ゥエーハ (ベースウェーハ) の表面に絶縁層と して酸化膜 (埋め込み酸化 膜、 層間絶縁酸化膜などと も呼ばれる) を形成し、 ボン ドゥエ一ハの片側 の表面から水素等のイオンをイオン注入してゥェ一ハ内部にイオン注入屑 (微小気泡層) を形成する。 さ らに、 ボ ン ド ゥ エーハのイ オ ン注入 し た側の面 を、 酸化膜を介 してべ一ス ウェーハ と 貼 り 合わせた後、 熱 処理によ り イ オン注入層を境界と して剥離する。 これによ りべ一ス ウェー ハ上に酸化膜を介して薄いシ リ コ ン活性層が形成された S O I ゥエーハを 得るこ とができ る。 なお、 剥離後、 シ リ コ ン活性層とベース ウェーハと の 結合力を高めるための熱処理 (結合熱処理) や、 表面の酸化膜を除去する ためのフッ酸洗浄などを行う場合もある。
このよ う な S O I ゥエーハの製造に使用するシリ コンゥエーハと しては 一般的に、 チヨ クラルスキー法 ( C Z法) によ り育成されたシ リ コ ン単結 晶を用いるこ とができるがヽ '近年、 シ リ コ ン活性層や埋め込み酸化膜の薄 膜化要求が増しており 、 使用するシリ コンゥエーノヽの品質要求が厳しく な つている。
特に、 シ リ コ ン活性層となるボン ドゥエーノ、については、 欠陥の少ない シリ コン単結晶を育成しヽ れから得た高品質のシリ コンゥェーハを使用 する こ とが提案されている
こ こ で、 チヨ ク ラノレ スキ一法によ り シ リ コ ン単 口晶を育成する際の引き 上げ速度と、 育成されるシリ コン単結晶の欠陥との関係について説明する 通常の結晶中 固液界面近傍の温度勾配 Gが大き い炉内構造 (ホ ッ 卜 ゾー ン : H Z ) を使用 した C Z 引上げ機で結晶軸方向 に成長速度
V を咼速力ゝ ら低速に変化さ せた場合、 図 9 に示 した よ う な欠陥分布 図 と して得 られる こ と が知 られてい る。
図 9 において V領域 と は 、 空孔 ( V a c a c y )、 つま り シ リ ン原子の不足か ら発生す る 凹部、 穴の よ う な も のが多い領域であ り 、 Γ領域 と は、 余分なシ リ コ ン原子であ る 格子間シ リ コ ンが存在 する こ と に よ り 発生する転位や余分なシ リ コ ン原子の塊が多い領域 の こ と であ る。 そ して 、 V領域 と I 領域の間 には、 原子の不足や余 分が無い (少ない) 二ュ 一 ト ラ ノレ ( N e u t r a 1 、 以下 N と 略記 する こ と が あ る ) 領域が存在 し、 ま た、 V領域の境界近辺には O S
F (酸化誘起積層欠陥ヽ o x i d a t i o n I n d u c e d S t a c k 1 n g F a U 1 t ) と 呼ばれる欠陥が、 結晶成長軸に対 する 垂直方向 の断面で見た時に 、 リ ン グ状に分布 (以下、 O S F リ ン グ と い う こ と 力 ^あ る ) してい る こ と も確認 さ れて!/ヽ る 。
そ して、 成長速度が比較的高速の場合には 、 空孔型の点欠陥が集 n したボイ ド起因 と されてレヽ る F P D 、 L S T D 、 C O P 等の グ ロ 一 ン ィ ン欠陥が結晶径方向全域に高密度に存在 し、 これ ら の欠陥が 存在する領域は V領域 と な る。 ま た、 成長速度の低下に伴い、 O S
F リ ングが結晶の周辺か ら発生 し、 こ の リ ン グの外側 (低速側) に N領域が発生 し、 さ ら に、 成長速度 を低速にする と 、 O S F リ ン グ が ゥエ ーハの中 心に収縮 して消滅 し、 全面が N領域 と な る。 さ ら に 低速にする と 、 格子間 シ リ コ ンが集合 した転位ループ起因 と 考え ら れてレヽ る L D ( L a r g e D i s 1 o c a t i o n : 格子間転 位ループの略号、 L S E P D 、 L F P D等) の欠陥 (巨大転位ク ラ ス タ ) が低密度 に存在 し、 こ れ ら の欠陥 が存在す る 領域は I 領域 ( L / D領域と い う こ と 力 S あ る ) と な る。
そ して、 V領域 と I 領域の中間で O S F リ ングの外側の N領域は、 空孔起因の F P D 、 L S T D 、 C O P も 、 格子間 シ リ コ ン起因 L S E P D 、 L F P D も存在 しない領域 と な る 。 なお、 最近では、 N 領域を さ ら に分類す る と 、 図 9 に示 さ れてい る よ う 〖こ 、 O S F リ ン グの外側に隣接する N V 領域 (空孔の多い領域) と I 領域に隣接す る N i 領域 (格子間シ リ コ ンが多い領域) と が あ り 、 N V 領域では、 熱酸化処理 した際に酸素析出量が多 く 、 N i 領域では酸素析出が殆 ど無い こ と がわかっ てい る。
このよ う な N領域は、 従来、 ゥエーハ面内では一部分にしか存在しなか つたが、 引上げ速度 ( V ) と結晶固液界面軸方向温度勾配 ( G ) の比であ る V Z Gを制御するこ とで図 9 に示されるよ う に N領域が横全面 (ゥエー ハ全面) に広がった結晶も製造できるよ う になつている。
そ こ で、 S O I ゥ エーノヽの製造におい て も 、 ボ ン ド ゥエーハ と し て全面 N領域 と な る シ リ コ ン単結晶 ゥエーハ を用 い る方法が提案 さ れて い る。 例えば、 チ ヨ ク ラルス キー法によ り シ リ コ ン単結晶を引上げ る際、 引き上げ速度 V と引上げ軸方向の結晶固液界面の温度勾配 G との比 ( V / G ) を所定の範囲内に制御してシ リ コ ン単結晶を引上げ、 ボン ドウ エーハと して、 N領域のシリ コンゥエーハを使用 した S O I ゥエーハが提 案されている (例えば、 特開 2 0 0 1 — 1 4 6 4 9 8 号公報 (第 5 — 8 頁) 及び特開 2 0 0 1 — 4 4 3 9 8号公報 (第 2 — 4頁、 図 1 ) 参照。)。 一方、 ベース ウェーハについては、 本来、 絶縁膜を介 した S O I 層 を支持する た めに必要なも のであ り 、 そ の表面に直接素子形成が行 われる わけではない。 そのため、 抵抗値な どが製品規格か ら外れた ダ ミ ーグ レー ドの シ リ コ ン ゥエ ーハ をベー ス ゥエ ーハ と して使用す る こ と も提案 されてい る (特開平 1 1 — 4 0 7 8 6 号公報参照。)。 一般的には、 ベース ウェーハと しては、 品質と 生産性の向上等を考慮 し、 図 9 に示される よ う に高速の引き上げ速度で成長させた V領域、 ある いは O S F領域や N V領域を一部に含む程度のシリ コン単結晶を育成し、 このよ う に高速成長させたシリ コン単結晶から鏡面状に加工したシリ コ ン ゥエ ーハが広く 使用されている。
前記のよ う に高速成長させたシリ コン単結晶から得たシリ コンゥエ ーハ の表面およびパルク内は空孔が集合した C O Pのよ う な空孔欠陥が高密度 に形成されており 、 表面にサイズが 5 0 n m以上の微小ピッ ト欠陥が多数 存在している。 そ して、 このよ う な微小ピッ ト欠陥が多数存在するシリ コ ンゥエ ーハをベー ス ゥエ ーハと して使用 して S O I ゥエ ーハを製造する と、 特に、 近年要求されている埋め込み酸化膜の厚さを薄く形成した場合、 高 絶縁性が維持されず、 電 的信頼性を損な う とい 問題が生じてきた。 発明の開示
そこで、 本発明はこの う な問題に鑑みてなされたもので、 埋め込み酸 ィ匕膜の厚さが例えば 1 0 0 n m以下となるほど極めて薄く 形成した場合で あっても、 高絶縁性が維持され、 デバイ ス作製ェ程における電気的信頼性 が高い S O I ゥエ ーハを提供する こ と を目的とする
上記 目 的 を達成す る ため、 本発明 に よれば 、 それぞれシ リ コ ン単 結晶か ら な るベー ス ゥェ一ノヽ と ボン ド ゥ エ一ノヽ と を、 酸化膜を介 し て貼 り 合わせた後、 前記ボ ン ド ゥエ一ノヽ を薄膜化する こ と に よ り シ リ コ ン活性層が形成 さ れた S O I ゥ ェ一ノヽであつ て 、 前記ベー ス ゥ エ ー ノヽ力 、 チ ヨ ク ラノレス キー法に よ り 育成 さ れたシ リ コ ン単結晶で あ り 、 該 ゥエ ーハ全面が O S F領域の外側の N領域であ り 、 且つ C 、、、
u テホ ン シ 3 ン法に よ り 検出 さ れる 欠陥領域を含ま ない の 、 ま た は 、 該 ゥェ一 ノヽ全面が O S F領域の外側であ つて 、 C u テ ポジシ H ン法に よ り 検出 さ れる欠陥領域を含まず、 且つ格子間 シ y ンに起 因 した転位ク ラ ス タ が存在する I 領域を含む も の か ら な る こ と を特 徴と す る S o I ゥェーハが提供 される。
の よ 5 にベ 一 ス ゥェ ノヽ の全面が o S F 領域の外側の N領域で あ り 、 且つ C U 丁ポジシ ン法に よ 検出 さ れる 欠陥領域を含ま な い C Z シ y ン単結晶か ら なる s o I ゥェ一ハで あれば 、 ベ一 ス ク 工一 ノヽ の表面に微小欠陥が存在 しな レ、た め 、 ベ ' ~~ ス クェ一 ノヽ上の埋 め込み酸化 の厚 さ が例え ば 1 0 0 n を下回 る よ う な薄い の の でも 、 ベ一 スゥェ一 ノヽ表面の欠陥の影響を受 けて絶縁破壌特性 の劣化が生 じ る こ と がな < 、 気的信 性が極めて高い s O I ゥェ m
一 ノヽ と なる
一方 、 ベ一 ス ゥェ 一 ノヽ の全面が o S F 領域の外側であつ て 、 C u ァホジシ 3 ン法に り 検出 され る欠陥領域を含まず 、 且つ格子間 シ コ ンに起因 した転位ク ラ ス タ が存在す る I 領域を含む C Z シ ジ ン単結 臼
曰曰か ら な る S o I ゥ工一ハで あれば 、 ベ ' スゥェ 一 ノヽ の表面 に微小な空孔欠陥が存在 し ないため 、 ベ一 ス ゥェ一 ノヽ上の埋め込み 酸化膜の厚 さ が例えば 1 0 0 11 mを 下回 る う な薄い 合で 、 ベ 一 スゥェ一 ノヽ表面の空孔欠陥の を受 けて絶縁破壌 さ れる と が な < ヽ 電ス、的信頼性が極めて高い S o I ゥェ • ~~ ハ と な る ま たヽ ベ スゥェ一ハ を構成す 、 例 ばゥ ェ一 ハ全面が I 領域 と な る よ なシ コ ン ク ェ一ハは比較的容易 に 造する こ と がでさ る のでヽ 安 m
価なもの と な る
の場 Π 、 S O I ゥェ一ハ 、
は 、 刖記ボ ン ゥェ一 ノヽにィ ォン注入 を行い 、 形成 されたィ ォン注入層で剥離する こ と で刖記ホ ン ク ェ 一 ノヽ の薄膜化を行うィ ォン注入剥離法に り 形成 されたもの でめ る と が好ま しい 貼 り 合わせ法 と してはヽ ボ ン ド、 ゥェ · ~~ ノヽ と べ 1 ~ ス ゥ ハ を貼 り 合わせた後、 ボ ン ド、 ゥ ェ一ノヽを研削 • 研磨に よ り 薄膜ィ匕 して S O I ゥ ハ と す る こ と あ でき る が ヽ の場合 S Ο I 層の厚 さ は比較的 厚い も の と な 一方ヽ ィ ォン注入剥離法に よればヽ イ オン注入層 の深 さ 、 すなわち s o I 層 の厚 さ を近年要求 されてい る極めて薄い レべノレ と する こ と がで含 、 極めて高品質の S ◦ I クェーハ と する こ と 力 s で き る 。
m §己酸化 の厚 さ はヽ 1 0 1 0 0 n m の範囲 と する こ と が で き 近年 、 埋め込み酸化膜の厚 さ を例 えば 5 0 n m程度 と する こ と が 要求 さ れてい る が 、 本発明 の S ο I ゥ ハは、 の よ う に極めて 薄い酸化膜を形成 した も の と して 、 絶縁破壌特性が劣化 さ れず、 高絶縁性が保たれた も の と な る
また 、 刖記シ n ン活性層 は チ ョ ク ラノレ ス キ一法に よ り 育成 さ れたシ ン単結曰 B め 、 全面にわた っ て O S F領域の外側の N 領域であ り 、 且つ C u ァポジシ 3 ン法に よ り 検出 される 欠 1や陥領域を 含ま ない も のか らな る こ と が好ま しい。
こ の よ う にシ リ ン活性層 も 全面が O S F 領域の外側の N領域で あ り 、 且つ C u テ ポジシ 3 ン法に よ り 検出 さ れる 欠陥領域を含ま な い c z シ ン単 '下口 日日か ら な る も のであれば、 デパィ ス形成領域に 欠陥がない も の と な る し 、 また 、 弗酸洗浄を行つ て も シ リ コ ン活性 層の欠陥に起因 して シ リ コ ン活性層や埋め込み酸化膜が破壊 さ れ る こ と も ない、 極めて高 質の S ο I ゥェ一ノヽ と な る
さ ら に本発明 に ればヽ 上記の う な S O I ゥェ一
方法も提供 さ れる 。 すなわちヽ 少な く と も 、 それぞれシ リ コ ン単結 晶力 ら な るベ ― ス ゥェ一ノヽ と ホ ン ド、 ゥ ノ、 の う ち少な く と も 一方 に酸化膜を形成する ェ禾 と ヽ ホ ン Κ ゥコニ ー ノヽ こ ィ ォン注入する こ と に よ り イ オン注入層 を形成する ェ程 と 、 該ボ ン ド クェ一ノヽのィ 才 ン 注入 した側の面を、 酸化膜を介 し てベー ス ゥエ ーハ と 貼 り 合わ せる ェ程 と 、 ήυ記ィ ォン注入層 を 界 と して剥離を行 う 工程 と を有 する S O I ゥェ 1 ~ ノヽの製造方法に いて 、 前記べ一ス ゥェ一ハ と し て 、 チ ョ ク ラノレス キ一法に よ り 育成 されたシ リ コ ン単結晶であ り 、 該ゥェ一ノヽ全面が、 育成の際に引 上げ速度 を高速力 ら低速に漸減 させた場合に 、 リ ング状に発生する O S F領域よ り 低速側の Ν領域 であ り 、 且つ C u デポジシ ョ ン法に よ り 検出 される欠陥領域を含ま ない も の ヽ ま たは、 育成の際に引 さ 上げ速度 を高速か ら低速に漸減 させた場合に 、 リ ング状に発生する O S F領域よ り 低速側であっ て、
C U τ ホ ジシ ヨ ン法に よ り 検出 され る欠陥領域を含まず、 且つ格子 間シ リ コ ンに起因 した転位ク ラ ス タ が存在す る I 領域を含む も の を 使用する こ と を特徴 とする S O I ゥエ ー ハ の製造方法が提供 れ る。
ィ ォ ン注入剥離法に よ り S O I ゥ エーハを製造する 際、 ベース ゥ ェ一ハ と して 、 上 Β の よ う に ゥェ ―ハ全面が無欠陥 と な る C Ζ シ リ ン単結晶 クエ ーハを使用すれば た と え埋め込み酸化膜が 1 0 0 η m を下回 る厚 さ に形成 して も 、 /TP合熱処理等の際にべ一ス ゥエ ー ハに存在する 欠陥に起因 して酸化膜の絶縁破壌特性が劣化 さ れる よ
5 な こ と はな < 、 電気的信頼性の髙い高品質の s ◦ I ゥェ一ハを製 造する こ と ができ る o
一 M 、 ィ ォン注入剥離法に よ り S O I ゥエ ーハを製造する 際、 ベ 一ス ゥェ一ハ と して 、 上記の よ う に C u テホ ンシ' ョ ン法に り 検出 される欠陥領域を含まず 、 且つ格子間 シ リ コ ン に起因 した転位ク ラ ス タ が存在す る I 領 ¾を含む C Z シ リ コ ン単結晶 ゥエ ー /、 を使用す れば 、 た と 埋め込み酸化膜が 1 0 0 11 mを 下回 る厚 さ に形成 し て も 、 結合熱処理等の際にベ ー ス ゥェ ―ハに存在する 空孔欠陥に起因 して酸化膜の絶縁破壊特性が劣化 さ れる よ う な こ と はな く ヽ 電気的 信頼性の高い古 P f ^- 问 ロロ 貝 の S O I ゥェ一ハを製造する こ と ができ る。 たヽ ベ " ス クエ ーノヽ と して使用する 、 例 えば ゥェーハ全面が I 領域 と な る シ V ンゥェ ノヽは制御範囲 を広 < す る こ と ができ 比較的容 易に製 する こ と がでさ る ので 、 ¾i品質の S O I ゥエーハを容易 に かつ低 ス 卜 で製造する こ と ができ
· - れ ら の場 ボ ン ド、ゥェ一ノヽは 、 チ 3 ク ラノレス キー法に よ り 育 成されたシ y ン単 晶でめ り 、 該 ゥェ一ハ全面が、 育成の際に引 さ上げ速度を高速か ら低速に漸減さ せた場 Π に、 リ ング状に発生す る o S F領域よ り 低速側の N領域であ り 、 且つ C u デポジシ ョ ン法 に よ り 検出 さ れ る欠陥 fit域を含ま ないものを使用する こ と が好ま し このよ う にボン ドゥエーハと して無欠陥のものを使用 して S O I ゥエー ハを製造すれば、 S O I 層に形成されるデバイスに悪影響を及ぼすこ とが ない し、 層間酸化膜の絶縁破壌特性の劣化も確実に防ぐこ と ができ る 、 極めて 局ロロ質の S Ο I ゥェ一ハを製造する と ができ 。
また 、 最近 、 ィ ォン注入剥離法で S Ο I ゥェ ―ハを製造 した場合、 剥離 したボ ン ド、 ゥェ一ノヽ (剥離ゥェ一ハ ) を再生処理 してべ一ス ゥ ェ ノヽ (あ る いはボン ド ク ェ ' ~~ ノヽ ) と して再利用する方法が提案 さ れてい る (例 えば、 特開平 1 1 ― 2 9 7 5 8 3 号公報参照。) 。 従 つ てヽ 上記の よ う な無欠陥の ホ ノ Κ ク ェ一ノヽを使用 し、 そ の後剥離 ク ェ一ノヽを再生処理 してベ一ス ゥ ェ一ハま たはホ ン Kゥェ■ ~ ノヽ と して 再利用すればヽ 製造コ ス 卜 を低 < 抑 て P 質の S 〇 I ゥェ ■ ~~ハ を 製造する こ と ができ ό 。
以上の よ う ί'し、 本発明に れば 、 ベ一ス クェ一ハの全面力 S N領域で あ り 、 且つ C U デホン'シ 3 ン法に り 検出 さ れる 欠陥領域を含ま な いもの力 ら な る S ο I ゥェ ' ~ノヽが 供さ れる o こ の よ う な S O I ク ェ一ノヽであれば 、 た と 埋め込み酸化 の厚 さ が 1 0 0 n m以下で あつ て も優れた絶縁特性を保った めヽ れを使用 してデバイ スを作製 すれば、 電気特性に優れたデバイスを高歩留りで作製するこ とができる。
また、 本発明によれば、 ベース ウェーハの全面が ◦ S F領域の外側 であっ て、 C u デポジシ ョ ン法に よ り 検出 さ れる欠陥領域を含まず、 且つ格子間シ リ コ ンに起因 した転位ク ラ ス タ が存在する I 領域を含 む S O I ゥエ ーハが提供 さ れる 。 こ の場合、 ベース ウェーハは比較的 容易に製造するこ とができ るため、 製造コス トを低く抑えるこ と もできる。 図面の簡単な説明
図 1 は 、 本発明に係る S O I ゥエ ーハの製造工程の一例を示すフ ロ ー 図である。
図 2 ( A ) は、 本発明 に係 る S O I ゥ エーハを製造す る 際に使用 する結 曰
曰曰の領域の一例を表す説明図であ る。
図 2 ( B ) は、 本発明 に係 る s O I ゥ エ ーハを製造す る 際に使用 する結晶の領域の他の例 を表す説明図であ る。
図 3 は 、 本発明で使用する こ と ができ る c Z シ リ コ ン単結晶製造 装置の一例 あ 0
図 4 ( A ) は、 単結晶成長速度と結晶切断位置の関係を示す関係図で ある ο
図 4 ( B ) は、 成長速度と各領域を示す説明図である。
図 5 はヽ C uデポジショ ン評価試料の作製方法を示す説明図である。 図 6 は 、 結晶縦割 り 加工断面の ( A ) ゥエ ーハ ラ イ フ タ イ ム及び
( B ) C U デポジ ッ シ ョ ン欠陥を示す図であ る。
図 7 はヽ 実験 2おける成長速度と結晶切断位置を示す図である。
図 8 は、 C uデポジッショ ン法によ り各結晶領域の欠陥分布を示す図で ある。
( A ) V領域
( B ) N領域 ( C uデポジッシヨ ン欠陥発生)
( C ) N領域 ( C uデポジッシヨ ン欠陥なし)
図 9 は、 結晶領域を説明する説明図であ る。
図 1 0 ( A ) は、 単結晶成長速度と結晶切断位置の関係を示す関係図 である。
図 1 0 ( B ) は、 成長速度と各領域を示す説明図である。
図 1 1 は、 育成 した各シ リ コ ン単結晶 の成長速度を示す説明図で め る。
図 1 2は、 C uデポジッシヨ ン法による欠陥分布を示す図である。
( A ) V領域のベースウェーハ
( B ) I 領域のベース ウェーハ ( C uデポジッシヨ ン欠陥な し) 発明を実施するための最良の形態
以下、 本発明についてさ らに詳しく 説明する。
本発明者らは、 貼り合わせ法による S O I ゥエーハのベース ゥエ ー ノヽカ 埋め込み酸化膜に及ぼす影響について詳細な調查を行つた。 その結果、 従 来一般的に使用されている高速成長させたシリ コン単結晶、 すなわち、 表 面に 5 0 n m以上の空孔型の微小欠陥が多数存在する よ う なシリ コンゥェ ーハを使用 して S O I ゥエーハを製造する と、 埋め込み酸化膜が数百 n m 以上といった十分な厚さを有している場合にはベー ス ゥエーハの影響によ る絶縁破壌特性の劣化のよ うな問題は生じ難いが、 1 0 0 n mを下回る よ う な薄膜である場合にはベース ゥエーハの影響によ り絶縁性の維持に障害 が生じるおそれがある こ とが分かった。 特に、 近年要求されつつある 5 0 n ni レベルの埋め込み酸化膜と した場合、 従来の V リ ツチベー ス ゥエーノヽ では、 結合熱処理等の際に埋め込み酸化膜に影響を与え、 高絶縁性が維持 できず、 電気的信頼性を損な う可能性が極めて高いこ とが分かった。
そこで、 本発明者らは、 ベース ウェーハの微小欠陥を低減させるこ とで、 埋め込み酸化膜を 1 0 0 n m以下に形成した場合でも絶縁破壊特性の劣化 が生じない電気的信頼性の高い S ◦ I ゥエーハとする こ とができ る と考え、 さ らに以下の よ う な調査及び検討を行っ た。
まず、 シ リ コ ン単結晶 を 引 き 上げ る際、 結晶肩か ら直胴尾部にか けて高速か ら低速へ漸減さ せた場合、 前記 した よ う に、 あ る 成長速 度に達 した と き に O S F が シュ リ ンク し、 そ の後、 さ ら に低速領域 で N V 、 N i 、 I (巨大転位ク ラ ス タ発生) 領域の順に各相が形成 される こ と が知 られてい る 。 ま た、 最近では、 図 2 ( A ) に示 さ れ る よ う に'、 N V領域には O S F消滅直後に C uデポジシ ョ ン法によ り 欠 陥が検出 される領域 (以下、 C uデポジシ ョ ン欠陥領域とい う 場合があ る。) がー部存在する こ と も分かった (例えば、 特開 2 0 0 2 — 2 0 1 0 9 3号公報参照。)。
なお、 C u デポ ジ シ ョ ン法 と は、 半導体 ゥ エ ーハの欠陥 の位置を 正確に測定 し、 半導体 ゥエ ーハの欠陥に対する検出限度を向上 させ、 よ り 微細な欠陥に対 して も 正確に測定 し、 分析でき る ゥ エ ーハの評 価法である。
具体的な ゥエーハの評価方法は、 ゥエーハ表面上に所定の厚 さ の 絶縁膜を形成 さ せ、 前記 ゥ エ ーハの表面近 く に形成 さ れた欠陥部位 上の絶縁膜を電気的に破壊 して欠陥部位に C u等の電解物質を析出 (デポ ジシ ョ ン) する も の で あ る 。 つま り 、 C u デポ ジ シ ョ ン法は、 C u イ オ ン が溶存する液体の中 で、 ゥエ ーハ表面に形成 した酸化膜 に電位を印加す る と 、 酸化膜が劣化 して い る部位に電流が流れ、 C u イ オンが C u と なっ て析出す る こ と を利用 した評価法であ る 。 酸 化膜が劣ィ匕 し易い部分には C O P 等の欠陥が存在 してい る こ と が知 られてい る。
C u デポジシ ョ ン された ゥェ一ハ の欠陥部位は、 集光灯下や直接 的に肉眼で分析 してそ の分布や密度を評価す る こ と ができ 、 さ ら に 顕微鏡観察 、 透過 電子顕微鏡 ( T E M ; Transmission Electron Microscope) ま た は走査電子顕微鏡 ( S E M ; Scanning Electron Microscope) 等でも確認す る こ と ができ る。
そ して本発明者 ら は、 こ れ ら の領域におけ る欠陥について さ ら な る調查を行った。
具体的に は、 シ リ コ ン単結晶成長の高速か ら低速へ漸減す る 際、 O S F 消滅直前の V領域を表面検查装置 ( M A G I C S ; 商品名 ) に よ る 座標 同 定後 、 集 束イ オ ン ビ ー ム ( F I B ; Focused Ion Beam) 力卩ェを施 し、 そ のポイ ン ト の T E M観察 を行っ た と こ ろ 、 約 2 0 n mの微小 ピ ッ ト 欠陥の存在が確認 さ れた。 ま た、 V領域は O S F消滅直前の領域ほどボイ ドが微細化するが、 V領域の微小 ピ ッ ト 欠陥 は、 相 当微細な も の で あ っ て も 初期酸化膜耐圧 ( T Z D B ; Time Zero Dielectric Breakdown) 特性を著 し く 劣ィ匕 さ せる。
一方、 シ リ コ ン単結晶成長の髙速か ら 低速へ漸減の際、 O S F 消 滅直後 の C u デポ ジシ ョ ン欠陥領域について は、 V領域のよ う に顕 著な耐圧レベルの劣化はなく 、 T Z D B 特性が面内 ほぼ 1 0 0 % の領 域 で C モ ー ド を 示 す も の の 、 経 時絶 縁破壌 ( T D D B ; Time Dependent Dielectric Breakdown) 特十生においてやや劣ィ匕が見 られ た。
こ の よ う な調査、 検討の結果、 最近、 一部のデパ 'ィ ス 向 けに要求 されてい る埋め込み酸化膜の薄膜化が進む と 、 ボ ン ド ゥエーハ、 す なわち シ リ コ ン活性層が 、 従来使用 されて い る V領域や O S F領域、 ある いは N領域で も C u デポジシ ョ ン欠陥領域が存在す る シ リ コ ン 単 曰 クエ ー ノヽカゝ ら な る場合に限 ら ず、 その よ う なシ リ コ ン ゥエ ー ハをベ一 ス ゥエ ーハに用いた場合で も 、 酸化膜の絶縁性に対する 障 害と な り 、 電気特性に係る 不良が生 じ得る こ と が分かっ た。
また 、 こ れ ら の領域に存在す る 空孔型欠陥は、 結合熱処理の際 に 埋め込み酸化膜の膜質の劣化を招 く 危険性が あ り 、 特にその膜厚が
1 0 0 n m を下回 る よ う な薄膜の場合、 優れた絶縁性を維持する こ と ができず、 電気的障害を引き起こ し、 著しく信頼性を損な う原因となる こ とが分かった。
そ こ で本発明者 ら は、 そ の よ う な電気的不良を避け る ため、 S O
I ゥェ一 ノヽのベー ス ゥェー ノヽを、 C u テ ポジシ ョ ン法に よ り 検出 さ れる欠陥領域も存在 しない N領域の鏡面 ゥェー ハ と すれば、 埋め込 み酸化膜の厚 さ がた と え 1 O O n m以下 と な っ て も 、 電気特性に優 れた S O I ゥエーハとするこ とができるこ とを見出した。
しかし、 N領域であって、 且つ C uデポジシ ョ ン欠陥領域が存在 しな ぃシ リ コン単結晶を育成するには、 成長速度が狭い範囲に限られており 、 また、 V Z Gを所定の値に保つなどの高度な結晶成長技術が要求されるた め、 生産性及び製造歩留り が低く 、 結果的にコ ス ト の上昇を招いて しま う こ と もある。
そ こ で本発明者 ら は、 さ ら に研究を重ねた結果、 高度な結晶成長 技術を用いな く て も低速側で容易に製造する こ と ができ る 、 I 領域 を含む C Z シ リ コ ン ゥエ ーハをベース ウェーハ と して使用 した場合、 埋め込み酸化膜の厚 さ をた と え 1 0 O n m以下 と して も 、 電気特性 に優れる S O I ゥエーハを低コス トで製造するこ とができるこ と を見出し、 本発明の完成に至った。
以下、 添付図面を参照 しなが ら本発明 の実施の形態について具体 的に説明する が、 本発明 は これに限定さ れる も のではない。
図 1 は、 イ オ ン注入剥離法に よ り 本発明 に係 る S O I ゥエ ーハ を 製造す る工程の一例 を示すフ ロ ー図であ る。
まず、 最初の工程 ( a ) では、 2 枚の シ リ コ ン鏡面 ゥェー ハ 、 す なわち、 S O I 層 と な る ボ ン ド ゥエーハ 2 1 と 、 支持基板 と な る ベ 一ス ウェーハ 2 2 と を準備する 。 こ こ で、 本発明 では、 ベ ー ス ゥェ ー ハ 2 2 と して、 ゥエ ーハ全面が、 チ ヨ ク ラ ルス キー法に よ る育成 の際、 引 き 上げ速度 を高速か ら 低速に漸減さ せた場合に、 リ ン グ状 に発生す る O S F領域よ り 低速側の N領域で あ り 、 且つ C u デポ ジ シ ョ ン法に よ り 検出 さ れ る 欠陥領域 を含 ま な い シ リ コ ン ゥ エ ーハ (第 1 の態様)、 ま た は、 育成の際に 引 き 上げ速度 を高速か ら低速 に漸減 させた場合に、 リ ン グ状に発生す る O S F 領域よ り 低速側で あっ て、 C u デポジシ ョ ン法に よ り 検出 され る欠陥領域を含まず、 且つ格子間シ リ コ ンに起因 した転位ク ラ ス タ が存在する I 領域を含 むシ リ コ ン ゥエ ーハ (第 2 の態様) を使用す る。
まず、 第 1 の態様 と して、 上記の よ う な N領域であっ て、
ポジ ッ シ ョ ン欠陥領域の無いシ リ コ ン単結晶 は、 例えば、 図
される よ う な単結晶製造装置 3 0 を使用 し、 V G を制御 しな力 S ら 育成する こ と ができ る。
こ の単結晶引上げ装置 3 0 は、 引上げ室 3 1 と、 引上げ室 3 1 中に設 けられたノレッボ 3 2 と、 ルッボ 3 2の周囲に配置されたヒータ 3 4 と、 ル ソホ 3 2 を回転させるルツボ保持軸 3 3及びその回転機構 (図示せず) と、 シジ コ ンの種結晶を保持する シー ドチャ ッ ク 6 と 、 シー ドチャ ッ ク 6 を引 上げる ワイヤ 7 と、 ワイヤ 7 を回転又は卷き取る卷取機構 (図示せず) を 備えている。 また、 ヒータ 3 4の外側周囲には断熱材 3 5 が配置されてい る
ルツボ 3 2 は、 その内側のシ リ コ ン融液 (湯) 2 を収容する側には石英 ノレッボが設けられ、 その外側には黒鉛ルッボが設けられている。
なお、 最近では引上げ室 3 1 の水平方向の外側に、 図示しない磁石を設 置し、 シリ コン融液 2に水平方向あるいは垂直方向等の磁場を印加する こ とによって、 融液の対流を抑制 し、 単結晶の安定成長をはかる、 いわゆる M C Z法が用いられるこ と も多い。
また、 育成したシ リ コ ン単結晶 1 を囲むよ う にして筒状の黒鉛筒 (遮熱 板) 1 2が設けられており 、 さ らに結晶の固液界面 4近傍の外周に環状の 外側断熱材 1 0が設けられている。 なお、 黒鉛筒 1 2 の内側にも内側断熱 材を設ける場合もある。 このよ う な断熱材 1 0 は、 その下端と シ リ コ ン融 液 2 の湯面 3 との間に 2 〜 2 0 c mの間隔を設けて設置されている。 こ う すれば、 結晶中心部分の温度勾配 G c [ °C / c m ] と結晶周辺部分の温度 勾配 G e との差が小さ く なり 、 例えば結晶周辺の温度勾配の方が結晶中心 よ り低く なる よ う に炉内温度を制御するこ と もでき る。
また、 黒鉛筒 1 2 の上には冷却筒 1 4があって冷却媒体を流して強制冷 却している。 さ らに、 冷却ガスを吹き付けたり 、 輻射熱を遮って単結晶を 冷却する筒状の冷却手段を設けてもよい。
こ の よ うな単結晶引上げ装置 3 0 を用いてシリ コン単結晶を製造するに は、 まず、 ルツボ 3 2内でシ リ コ ンの高純度多結晶原料を融点 (約 1 4 2 0 °C ) 以上に加熱して融解する。 次に、 ワイヤ 7 を卷き出すこ とによ り融 液 2 の表面略中心部に種結晶の先端を接触又は浸漬させる。 その後、 ルツ ボ保持軸 3 3 を回転させる と と もに、 ワイヤ 7 を回転させながら巻き取る , これによ り種結晶も回転 しなが ら 引上げられ、 単結晶の育成が開始され、 以後、 引上げ速度と温度を適切に調節するこ とによ り略円柱形状の単結晶 棒 1 を得るこ とができる。
そ して、 N領域であ っ て、 C u デポジ ッ シ ョ ン欠陥領域を含ま な いシ リ コ ン単結晶 を育成す る に は、 例えば、 引上げ中 の シ リ コ ン単 結晶の成長速度 (引 き 上げ速度) を高速か ら低速に漸減 さ せた場合 に、 リ ング状に発生す る O S F 領域が消滅 した後 に残存す る 、 C u デポジシ ョ ン法に よ り 検出 される欠陥領域が消滅する境界の成長速 度 と 、 さ ら に成長速度を漸減 した場合に格子間転位ループが発生す る境界の成長速度 と の間の成長速度に制御 して結晶を育成する。
すな わち 、 引上げ中のシリ コ ン単結晶の成長速度を結晶肩から直胴尾 部にかけて高速から低速へ漸減させた場合、 図 2 ( A ) に示したよ う に、 成長速度 Vに応じて、 V領域、 O S F リ ング領域、 C uデポジショ ン欠陥 領域、 N v領域、 N i 領域、 I 領域 (巨大転位ク ラスタ発生領域) の順に 各相が形成されるが、 N領域の う ち、 O S F リ ン グ消滅後に残存する C u デポジシ ョ ンに よ り 検出 さ れる 欠陥領域が消滅する 境界の成長 速度 と 、 さ ら に成長速度を漸減 した場合に、 I 領域が発生す る 成長 速度 と の間 の成長速度に制御 して単結晶 を育成す る 。 こ のよ う な方 法によれば、 F P D等 の V領域欠陥、 巨大転位 ク ラ ス タ ( L S E P D 、 L F P D ) 等の I 領域欠陥、 O S F 欠陥 を含まず、 かつ C u デ ポジシ ョ ン法に よ り 検出 さ れ る 欠陥 も ない N領域の シリ コ ン単結晶 を育成する こ とができ る。 そ して、 上記のよ う に育成したシ リ コン単結晶を鏡面研磨したゥエ ーハ ( P W ) に加工した後、 イ ンゴッ トプロ ッ ク ごとの単位ロ ッ ト力 ら P Wを 任意に抜き取ったのちに C uデポジショ ン法による評価を行い、 欠陥がフ リーであった場合に、 ベース ウェーハ 2 2 と して採用すれば良い。
なお、 ボ ン ド ゥエーハ 2 1 については、 シ リ コ ン活性層 に要求 さ れる 品質に応 じた も のを使用すれば良いが、 ボン ドゥエーハ 2 1 も、 ベース ウェーハ 2 2 と 同様のも の、 すなわち ゥ エ ー ノヽ全面が 、 リ ン グ 状に発生する O S F領域よ り 低速側の N領域であ り 、 且つ C u デポ ジシ ョ ン法に よ り 検出 される欠陥領域を含ま ない も の を使用すれば、 シ リ コ ン活性層 に微小欠陥が存在 し ない こ と に な る の で 、 形成 さ れ るデバイ ス特性を向上 させ る こ と ができ る し、 たと え埋め込み酸化膜 が厚さ 5 0 n m程度に形成されても、 後の結合熱処理などにおけるベース ゥエ ーハの影響によ る絶縁破壊特性の劣化を確実に防ぐこ と ができ 、 電 気的信頼性を極めて高 く する こ と ができ る。
さ ら に、 ボン ドゥエーハ 2 1 もべ一ス ウェーハ 2 2 と同様のものを使 用 し、 後述す る よ う に剥離後のボン ドゥエーハを再生処理 して再利用 すれば、 電気的信頼性の高い S O I ゥエ ーハ を低い コ ス ト で製造す る こ と が可能 と なる 。
しかし、 このよ う なゥエーハ全面が無欠陥のシリ コ ン ゥエーハを製造す るには、 シ リ コ ン単結晶の育成工程全体にわたって、 結晶径方向で N領域 となる よ う に V Z Gを均一に制御しなければならず、 成長速度の設定範囲 が非常に制限される上、 非常に高度な結晶成長技術が必要であ り 、 結果的 に製造コス ト が上昇してしま う場合もある。
そこで、 本発明では、 第 2の態様と して、 ベース ウェーハ 2 2 と して、 前記したよ う に、 育成の際 に 引 き 上げ速度 を高速か ら低速に漸減 さ せた場合に、 リ ン グ状に発生す る O S F領域よ り 低速側であっ て、 C u デポジシ ョ ン法に よ り 検出 され る欠陥領域を含まず、 且つ格子 間シ リ コ ン に起因 した転位ク ラ ス タ が存在する I 領域を含む C Z シ リ コ ン単結晶力 ら な る シ リ コ ン ゥエ ー ノヽを使用 して も よ い。
このよ う なシリ コン単結晶であれば、 ゥエーハ全面が無欠陥となるシリ コン単結晶を育成する場合ほどの高度な結晶成長技術を用いずに育成する こ とができ る。 例えば全面 I 領域となるよ う なシリ コ ン単結晶を育成する には、 結晶成長の際、 結晶径方向の V / Gを均一に制御するよ う な制約を 受けず、 低速側で比較的容易に育成するこ とができる。 仮に結晶径方向の V Z Gが不均一であっても、 I 領域結晶製造の場合、 N領域結晶製造の際 に使用するホ ッ ト ゾーンよ り 高い G、 すなわち結晶 中 固液界面近傍の 温度勾配が大き いホッ トゾーンの使用が可能である。 従って、 ホッ ト ゾ ーンの設計次第で、 全面 I 領域となる単結晶を、 全面 N領域となる単結晶 を育成する場合よ り も高速で引き上げるこ と も可能である。 結晶面内の V Z G値を均一にする必要がないからである。
なお - 、 本発明の第 2の態様のベース ゥエーノヽ 2 2 と しては、 全面が I 領 域となる ゥエ ーハに限られず 、 図 2 ( B ) に示される よ う に、 I 領域のほ かに格子間シリ コンが優勢となる N i 領域も含み 、 力 つ C uデポジシヨ ン 欠陥領域を含まないシリ コン単結晶からなる ゥェーハを使用 しても良い。 このよ う なゥエ ーハも面内に空孔起因の欠陥を有していないため、 埋め込 み酸化膜が薄く と も、 その絶縁破壊特性を劣化するこ とがない。
一方 、 ボ ン ド ゥエ一ノヽ 2 1 については、 前記第 1 の態様 と 同様、 シ リ コ ン活性層 に要求 される 品質に応 じた も のを使用すれば良いが 、 シ リ コ ン活性層上にデバィ ス が形成 され る た め、 シ リ コ ン活性層 に 欠陥が存在する と 、 デバィ ス の品質に影響する こ と にな る。 従っ て、 N ゥ ェ一ハ 2 1 と して は、 微小欠陥が存在 し ないシ リ コ ン単結 晶カ ら な る も の を使用する こ と が好ま しい。 そのため、 ボ ン ド ゥエ ーハ 2 1 と しては、 ゥェ一ハ全面が リ ン グ状に発生する O S F領域 よ り 低速側の N領域で あ り 、 且つ C u デポジシ ョ ン法に よ り 検出 さ れる欠陥領域を含ま ないゥエーハを使用する のが望ま しい。
次に図 1 の工程 ( b ) では、 ボン ド ゥエ一ノヽ 2 1 と べ一ス ウェー ノヽ 2 2 の 5 ちの少な く と も 一方の ゥエ ー ノヽ の表面 を酸化する 。 こ こ ではボ ン ド、 クェ ' ~ ノヽ 2 1 を熱酸化 し 、 そ の表面に酸化膜 2 3 を形成 してい る の と き 、 酸化膜 2 3 は 、 要求さ れる絶縁性が保たれる さ と する が 、 本発明では 、 厚 さ が 1 0 〜 1 0 0 n の範囲 と な る 極めて薄い酸化膜を形成 さ せる こ と も でき
ベ一ス ク ェ一 ノヽ と してヽ 従来使用 さ れてい る例 ば表面に 5 0 n m以上の空孔型微小欠陥が多数存在する シ リ ン クェ一ノヽを使用 し、 埋め込み酸化膜の厚 さ を 1 0 0 n m以下に して S O I ゥェ一ハ を製 造する と 、 酸化膜はべ一 ス ゥェ一 ノヽの表面に存在する 空孔欠陥の影 響を受け 、 後の結合熱処理ゃデバィ ス工程におけ る熱処理に よ っ て 破壊 さ れる それ力 s あ る しか し、 本発明では 、 ベ一ス ゥエ ー ノヽ 2
2 と して 、 N領域であ り 、 C u デ ジシ ョ ン欠陥領域に存在す る極 めて微小な欠陥 も 存在 し ない シ リ ニ ί ン ゥ エ ーハ (第 1 の態様)、 あ る いは 、 C u ァ ホ ンシ ョ ン法に よ り 検出 され る欠陥領域を含まず、 且つ格子間 シ リ ン に起因 した転位ク ラ ス タ が存在する I 領域を含 む C Z シ ン単結晶か ら な る シ リ コ ン ゥェ ' "ハ (第 2 の態様) を 使用 してい る ため 、 C u ァ ポシ シ ョ ン法に よ る評価を行っても酸化膜 破壊が発生せず、 例 え ば酸化膜 2 3 の厚 さ を 1 0 0 n m以下 と し て 絶縁破壊特性の劣化の よ う な問題が生 じ る こ と がない 。
な ヽ 酸化膜 2 3 の厚 さ を 1 0 n m未満 と する と 、 酸化膜の形成 に時間がかか ら な く な る あ のの絶 性が保てな < な る おそれカ Sあ る ので 1 0 n m以上 と する の が好ま しい。
ェ程 ( c ) では 、 表 ifiに酸化膜 2 3 を形成 したボ ン ド ゥエ ーハ 2
1 の片側の表面 ら水素ィ ォンをィ オ ン注入する な 、 希ガ ス ィ ォンあ る いは水素イ オ ン と 希ガス ィ オ ン の混合ガス ィ ォンをイ オ ン 注入 して も よい。 これに よ り 、 ゥェーハ内部にィ ォン の平均進入深 さ に いて表 ia に平行なィ ォン注入層 2 4 を形成す る こ と ができ る。 な ヽ の時のィ オン注入 μの深さ は、 最終的に形成 さ れる S O I 層の厚 さ に反映される。 従つ てヽ 注入ェネルギ 等を制御 してィ ォ ン注入する こ と に り 、 s O I 層の厚さ を制御でき 、 例えば 2 0 0 以下 - n m の厚 さ の S o I 層 と する とも可能であ る
工程 ( d ) は、 ボ ン ド、ゥェ · ~~ ノヽ 2 1 のィ ォン注入 された側の表面 と ベー ス ゥェ一ノヽ 2 2 の表面 と を酸化膜 2 3 を介 して貼 り Π わせる 例えば、 の清浄な雰囲気下で 2 枚の クェ一ハ 2 1 , 2 2 の表面 同士を接触 さ せる こ と に よ り 、 接着剤等を用レ、 る こ と な < ゥェ ' ノヽ 同士力 S接着する
次に、 ェ程 ( e ) では、 熱処理に よ り λ!、 ン ゥェ • ~~ノヽ 2 1 の一部 をイ オ ン注入層 2 4 で剥離する 例 ばヽ ホ ン ド、 クェ一ハ 2 1 と ベ 一ス ゥェ ■ ~~ハ 2 2 と を貼 り 合わせて接着 したもの に対 し 、 不活性ガ ス : ^囲気下約 5 0 0 °C以上の温度で埶、、、処理を加 X.れば、 晶の再配 列 と気泡の凝集 と に よ つ て剥離 クェ一ノヽ 2 5 と S Ο I ゥ工一ノヽ 2 6
( S O I 2 7 +埋込み酸化膜 2 3 +ベ一ス クェ ハ 2 2 ) に分離 される。
こ でヽ 副生 された剥離 クェ一ハ 2 5 につ いて はヽ 最近ヽ 剥離面 に研磨等の再生処理を施 しヽ ベ一ス ゥ工 —ハ 、 あ る いはボ ン ゥ ェ 一ノヽ と して再利用する方法が提蓥 さ れてい る '刖、 記 した よ 5 に 、 ホ ン K クェ一ノヽ 2 1 は 、 N領域で め つ てヽ C u デポ ジシ ン欠陥領域 を含ま ないシ リ コ ンゥェ一ノヽを使用 してい る のでヽ 剥離 クェ一 /、■■ 2
5 を再生処理 して得た シ コ ンゥェ一ハはベ ― ス クェ一ハ と 小 ン ド クェ一ハ のいずれに も使用 でさ な b の と な る 従 つ て 、 剥離 クェ ' " ハ 2 5 を例 ばベ · ~~ ス クェ一ハ 2 2 と して再利用 する こ と で 、 の高 PB質の S O I ゥェ一ノヽ を製 す る こ と が でき る こ と にな る 。 す なわちヽ 本発明 に係 る S o I ゥェ一ノヽが 、 実質的 に 1 枚の シ リ コ ン ゥェ一ノヽか ら製造 さ れる こ と にな り ヽ 製造 ス ト を低 < 抑 る こ と がでさ る
X程 ( f ) では、 S o I ゥェ一ノヽ 2 6 に対 して結合熱処理を力 Π え 、に
る。 こ のェ程 ( f ) は 、 刖記工程 ( d ) 、 ( e ) の貼 り 合わせ工程お よび剥離熱処理工 で密着 させた ゥエ ーハ同士の ^口 力ではヽ そ の ま まデバィ ス作製ェ程で使用する には弱いので、 ロ 口 熱処理 と して s o I ゥェ 2 6 に ^
间 の熱処理を施 して '卞ロ 口 強度を十分な も の - と する 例えば 、 の熱処理は不活性ガス雰囲 下、 1 0 5 0 C 〜
1 2 0 0 °Cで 3 0 分か ら 2 時間の範囲で行 う こ と 力 sで
き る 0 こ の う な高温での熱処理を施 して も 、 ベ ス ゥェ ~ハ 2 2 の ゥ ェ ' ~~ ノヽ全面が 欠陥 と なつ てい る か 、 あ る いは ゥェ ' ~ ノヽ全面に 孔 型の微小欠陥が存在 しなレヽ の で 、 埋め込み酸化膜 2 3 の絶縁破壌特 性は劣化 されず 、 高絶縁性を維持する こ と ができ る o
ェ程 ( g ) では 、 S O I クエ ー 2 6 表面に形成 さ れた酸化膜を 弗酸洗浄に り 除去する も のであ る 。 こ の と き 、 シ リ コ ン活性層 2
7 に 孔型欠陥が存在する と 欠陥を通 して H F が埋め込み酸化膜に 達する と に り 微小 ピ ッ ト が発生 して しま う おそれが あ る が 、 シ リ コ ン活性層 2 7 は 、 全面にわたつ て N領域であ り 、 且つ C u ァ s シ シ 3 ン法に り 検出 され る欠陥領域を含ま ないシ リ コ ン単 晶か ら構成 されてい る のでヽ 弗酸洗浄を行っ て も ピ ッ ト が拡大 して S o
I 層 2 7 及び埋め込み酸化膜 2 3 が破壊 される こ と も ない 0
さ ら にェ程 ( h ) では、 必要に応 じ、 S O I 層 2 7 の厚 さ を 整 する ための酸化を行い 、 次いで ( I ) 工程では、 弗酸洗浄に よ 酸 化膜 2 8 を除去する いわゆ る犠牲酸化を行 う 0
以上の よ 5 なェ程 ( a ) 〜 ( I ) を経て製 :造さ /{ 7 ; s o I ゥ ■ ェ 一 ハ 2 6 は、 ベー ス クェ ' ~ハ 2 2 は、 クェ ' ~ハ全面が O S F 領域の外 側の N領域であ り ヽ 且つ C u 丁 ポシシ 3 ン法に よ り 検出 さ れ る 欠陥 領域を含ま ない C Z シ リ ン単結晶ヽ ま たは 、 ゥエ ー ノヽ全面カ O S
F領域の外側でめつ て、 C U ァ ホ ンシ ン法に よ り 検出 される欠陥 領域を含まず、 且つ格子間 シ リ コ ンに起因 した転位ク ラ ス タ が存在
する I 領域を含む C Z シ V ン単結 か ら構成 さ れてい O 0 一方、 シ リ コ ン活性層 2 7 は、 全面にわた っ て O S F領域の外側 の N領域であ り 、 且つ C u デポジシ ョ ン法に よ り 検出 される 欠陥領 域を含ま ない C Z シ リ コ ン単結晶か ら構成 さ れてい る。 すなわち、 ベース ウェーハ 2 2の表面上に空孔型の微小欠陥が存在しないため、 埋め 込み酸化膜 2 3 が極めて薄いにもかかわらず、 高絶縁性が維持され、 電 気的信頼性が極めて高いも の と なる 。 そ の上、 S O I 層 2 7は無欠陥 であるため、 デバイ ス 形成を行っ た場合、 極めて高い歩留 り を達成 する こ と ができ る。 以下、 実施例 を示 して本発明 を よ り 具体的 に説明す る が、 本発明 はこれ ら に限定 される も の ではない。
(実施例 1 )
(実験 1 ) : 引上げ条件の確認
図 3 の単結晶製造装置 3 0 を用いて、 以下の よ う に結晶成長速度 の漸減実験を行い、 各領域の境界におけ る成長速度を調べた。
まず、 2 4 イ ンチ ( 6 0 O m m ) 径の石英ルツ ボに原料 と な る 多 結晶 シ リ コ ン を 1 5 0 k g チ ャ ージ し、 直径 2 1 O m m の シ リ コ ン 単結晶 を育成 した。 酸素濃度は 2 3 〜 2 6 p p m a ( A S T M ' 7 9 値) と なるよ う にした。 単結晶を育成する 際、 図 4 ( A ) に示 され る よ う に、 成長速度を結晶頭部か ら尾部にかけ て 0 . 7 0 m m / m i n カゝ ら 0 , 3 0 m m / m i n の範囲で直線的に漸減 さ せ る よ う に制 御 した。
そ して、 図 4 ( A ) ( B ) に示すとお り 、 引上げた単結晶の頭部から尾 部にかけて結晶軸方向に縦割り切断し、 その後、 直径 2 0 O m mのゥエ ー ハ形状の鏡面加工仕上げのサンプルを作製した。
サンプルの う ち 1枚は、 酸素析出熱処理後のゥエ ーハライ ブタイ ム (W L T ) 測定 (測定器 : S E M I L A B W T - 8 5 ) によ り V領域、 O S F領域、 I 領域の各領域の分布状況および各領域境界の成長速度を確認し た。 さ らにも う 1枚は熱酸化膜形成後 C uデポジショ ン処理を施し、 酸化 膜欠陥の分布状況を確認した。 なお、 本実験における詳細な評価方法は、 以下のとおり である。
( a ) 直径 2 1 O m mのイ ンゴッ トを結晶軸方向 1 0 c m毎の長さでプロ ック に切断後、 結晶軸方向に縦割り切断加工し、 その後図 5 に示されるよ う に結晶軸に対し垂直方向に直径 2 0 0 m m ( 8イ ンチ) のゥエ ーハ形状 の鏡面加工サンプルに仕上げた。
( b ) 上記サンプルの う ち 1枚目 は、 ゥエ ーハ熱処理炉内 6 2 0 °C . 2時 間 (窒素雰囲気) 熱処理後、 8 0 0 °C * 4時間 (窒素雰囲気) と 1 0 0 0 °C · 1 6時間 ( ドライ酸素雰囲気) の 2段熱処理を施したあと に冷却し、 S E M I L A B W T — 8 5 による W L Tマップを作成した。
( c ) 2枚目 はゥエ ーハ表面に熱酸化膜形成後 C uデポジシ ョ ン処理を施 し、 酸化膜欠陥の分布状況を確認した。 評価条件は次のとおり である。
1 ) 酸化膜 : 2 5 n m
2 ) 電解強度 : 6 M V Z c m
3 ) 電圧印加時間 : 5分間
実験結果
上記実験から、 図 6 ( A ) ( B ) に示される よ う な結果が得られ、 V領 域、 O S F領域、 N領域、 I 領域の各領域境界の成長速度を確認した。
V領域/ O S F領域 ¾,界 : 0 . 5 2 3 m m / z m i n
O S F消滅境界 : 0 . 5 1 0 m m / , πι i n
C uデポジシ ョ ン欠陥消滅境界 : 0 . 5 0 6 m m / z m i n 析出 N領域 Z非析出 N領域境界 : 0 . 4 9 7 m mノ z m i n 非析出 N領域 / I 領域 界 : 0 . 4 8 8 m m / i n
(実験 2 ) : S O I ゥエーハの製造
図 3 に示した実験 1 と同じ引き上げ装置によ り 、 2 4イ ンチ石英ルツボ に原料多結晶シリ コンを 1 5 0 k gチャージし、 今度は図 7 に示される よ う に成長速度を 0 5 m m / m nから 0 4 m m / m n の範囲で 直径 2 1 0 m mのイ ンゴッ トの結晶頭部から尾部にかけて実験 1 よ り緩や 力 に漸減させ 、 結晶直胴部の 4 0 c mから 7 0 c mの領域に C uァ ジシ ョ ン欠陥を含んだ N領域及び C uァホ'ジシ ン欠陥を含まない N領域が形 成されるよ う にコン ト ローノレした たヽ 酸素濃度は 2 4 〜 2 6 p p m a
( A S T M £ 7 9 ) となる よ う に作製した そして以下の手順にしたがつ ロロ質評価および S O I 加工を行つた
( 1 ) K-a 曰曰引き上げ後、 各結晶プ口 ック の 晶軸方向に頭側から順にゥ ェ ' ~~ハを切断し、 切断順序がわかるよ 5 にレ ザ一マーキングにて番号を 印字し、 鏡面ゥエ ーハに加工した。
( 2 ) 各プロ Vク単位の頭側 1枚目 の P Wは 1 / 4サイズに分割し、 F
P D 、 L F P D 、 L S E P 、 o S Fを 査した。 次いで各プ ック単位の 頭側 2枚目は C ァホシショ ン欠陥分布を確認した そ して各プ口 ック早 位の頭側 3枚目から 7枚目の合計 5枚は S o I ゥェ一
ノヽの製造工程 ( S O
I 工程 ) へ投入した。 再び頭側 8枚目 は F P D 、 L F P D 、 L S E P 、 o
S F を評価し、 9枚目 は C uァポジシ ン欠陥分布を 、 1 0枚目から 1 4 枚目 の合計 5枚は S O I 工程 投入する とい う要領でヽ 結晶軸方向 7枚単 位の頭側 2枚を 質評価し、 残り 5枚を S o I ゥェ ハに加ェした
( 3 ) 上記評価の 、 晶直胴部のおよそ 4 0 c 力 ら 5 0 c mのプ ックの半ばまでが V領域お び O S F領域、 結晶直胴部の 5 0 c m付近 までが C uデポジシ ョ ン欠陥が発生する N領域、 結 直胴部のおよそ 5 0 mか つ 7 0 c m付近までが C uァホジシ ョ ン欠陥が発生しない N領域、 結 m直胴部の 7 0 c m付 力 らテール側の領域は I 領域であつた。
( 4 ) 上記 ( 1 ) の 5枚ずつの口 ッ トの鏡面ゥヱ ―ノヽをホン ド、クェ■ " ノヽ とベ一ス ゥエ ー ノヽに使用 し、 図 1 に示した工程に基づく ィォン注入剥離法 に り 、 ボン ドウエ ー ノヽへのィオン注入、 ベース ゥェ一 /ヽとの貼り合わせ、 剥離熱処理、 結合熱処理 (貼り合わせ酸化) 等を経て 、 厚さが 7 0 n mの 絶縁酸化膜と、 2 0 0 n mのシリ コ ン活性層を有する S O I ゥェ · ~~ハを製 造した。
上記のよ う に製造された S O I ゥエーハに対し、 活性層を水酸化カ リ ゥ ム溶液で選択エッチングして除去した。 次いで、 残った絶縁酸化膜層を有 するベース ウェーハに対し、 6 M V / c mの電角军強度で C uデポジショ ン 法による評価を行った。
その結果、 貼り合わせ酸化を行った後の絶縁酸化膜の場合、 V領域、 o S F領域、 及び C uデポジショ ン欠陥が発生する N領域のベース ゥエーハ の方では酸化膜の破壌が確認されたが (図 8 ( A )、 ( B ) 参照)、 C uデ ポジショ ン欠陥領域を含まない N領域のベース ゥェ一ハの方には酸化膜破 壊は発生しなかった (図 8 ( C ) 参照)。
(実施例 2 ) ·
(実験 3 ) : 引上げ条件の確認
図 3 の単結晶製造装置 3 0 を用 いて、 以下の よ う に結晶成長速度 の漸減実験を行い、 各領域の境界におけ る成長速度を調べた。
まず、 2 4 イ ン チ ( 6 0 0 m m ) 径の石英ルツ ボに原料 と な る 多 結晶 シ リ コ ン を 1 5 0 k g チャ ージ し、 直径 2 1 O m m の シ リ コ ン 単結晶 を育成 した。 酸素濃度は 2 3 ~ 2 6 p p m a ( A S T M ' 7 9 値) となるよ う に した。 単結晶を育成する 際、 図 1 0 ( A ) に示 さ れ る よ う に、 成長速度を結晶頭部カゝ ら尾部 にカゝけて 0 . 8 0 m m / m i n カゝ ら 0 , 4 0 m m Z m i n の範囲で直線的に漸減さ せ る よ う に 制御 した。
そ して、 図 1 0 ( A ) ( B ) に示すとお り 、 引上げた単結晶の頭部から 尾部にかけて結晶軸方向に縦割り切断し、 その後、 直径 2 0 0 m mの ゥ ェ ーハ形状の鏡面加工仕上げのサンプルを作製した。
サンプルの う ち 1枚は、 酸素析出熱処理後のゥエーハライ ブタイ ム (W L T ) 測定 (測定器 : S E M I L A B W T - 8 5 ) によ り V領域、 O S F領域、 I 領域の各領域の分布状況および各領域境界の成長速度を確認し た。 なお、 本実験における詳細な評価方法は、 以下のとおり である。
( a ) 直径 2 1 O mmのイ ンゴッ トを結晶軸方向 1 0 c m毎の長さでブロ ックに切断後、 結晶軸方向に縦割り切断加工し、 その後図 5 に示される よ う に結晶軸に対し垂直方向に直径 2 0 0 m m ( 8イ ンチ) のゥエ ーハ形状 の鏡面加工サンプルに仕上げた。
( b ) 上記サンプルの う ち 1枚目 は、 ゥエ ーハ熱処理炉内 6 2 0 °C * 2時 間 (窒素雰囲気) 熱処理後、 8 0 0 °C * 4時間 (窒素雰囲気) と 1 0 0 0 °C * 1 6時間 ( ドライ酸素雰囲気) の 2段熱処理を施したあとに冷却し、 S E M I L A B W T— 8 5 にょる \¥ 丁マップを作成した。
実験結果
上記実験から、 V領域、 O S F領域、 N領域、 I 領域の各領域境界の成 長速度を確認した。
V領域/ O S F領域境界 : 0 . δ θ δ πι πιΖπι ί η
O S F領域 Ζ Ν領域境界 : 0 . 5 8 7 m mZm i n
N領域 Z l 領域境界 : 0 . 5 7 9 m mZm i n
(実験 4 ) : S O I ゥエーハの製造
図 3 に示したよ う な実験 3 と同じ引き上げ装置によ り 、 2 4イ ンチ石英 ルツボに原料多結晶シリ コ ンを 1 5 0 k g チャ一ジ し、 実 o の結果をも とに 2本の直径 2 1 0 m mのイ ンゴッ 卜を引き上げた。
その際、 図 1 1 に示したよ う に、 1 本目は成長 度を結晶頭部から尾部 に力 sけて 0 。 6 5 m m / m i nで一定となる よ う に /
H 疋 し 、 内全域に V 領域が形成されるよ う に引き上げた また、 2本百 は成: fe速度を結晶頭部 から尾部にかけて 0 . 5 5 m m / m i nで一定となる よ つ Pス定し、 今度 は面内全域に I 領域が形成される よ う に引き上げた。 酸素濃度は 2 4 〜 2 6 p p m a (A S T M ' 7 9 ) を狙う よ う に作製した。 そ して各イ ンゴッ トから加工した鏡面ゥエーハをべ一ス ウェーハと して使用 した。
一方、 ボン ドゥエーハと しては、 異なるホッ トゾーンで、 N領域で あ り 、 且つ C u デポジシ ョ ン法に よ り 検出 される欠陥領域を含ま ない シリ コン単結晶を育成し、 この単結晶から得た鏡面ゥエーハを用いた。 上記のよ う なゥェ.ーハ全面が V領域または I 領域のベース ゥエーハと、 無欠陥のボン ドゥエーハを用いて、 絶縁酸化膜の厚さが 7 0 n m、 シリ コ ン活性層の厚さが 2 0 0 n mとなる S O I ゥエーハをそれぞれ製造した。 このよ う に製造された S O I ゥエーハに対し、 シ リ コ ン活性層を水酸化 カ リ ウム溶液で選択エッチングして除去した。 次いで、 残った絶縁酸化膜 層を有するベースウェーハに対し、 6 M V / c mの電解強度で C uデポジ ショ ン法による評価を行つた。
その結果、 貼 り 合わせ酸化を行った後の絶縁酸化膜の場合、 図 1 2 ( A ) に見られるよ う に面内全域が V領域のベース ゥエーハの方では酸化 膜の破壊が確認された。 一方、 面内全域が I 領域のベース ウェーハの方で は、 図 1 2 ( B ) に見られるよ う に酸化膜破壊は発生していなかった。 尚、 本発明 は、 上記実施形態に限定さ れる も の ではない。 上記実 施形態は、 例示であ り 、 本発明 の特許請求の範囲 に記載 さ れた技術 的思想 と 実質的に同一な構成を有 し、 同様な作用効果を奏する も の は、 いかな る も の であっ て も本発明 の技術的範囲に包含 さ れる。 例え ば、 上記実施形態では、 2 枚のシ リ コ ン ゥ エーハを用 いてィ オ ン注入剥離法に よ り S O I ゥエーハを製造する 場合について説明 したが 、 本発明 は、 貼 り 合わせ後 、 ボ ン ド ゥ エ ーハ の裏面側 を研 肖 IJ · 研磨等に よ り 薄膜化 して製造さ れる S O I ゥ エーハに も適用す る こ と が で き る 。

Claims

求 の
1 それぞれシ ン単結晶か ら な る ベ · ~" スゥエーノヽ と ボ ン ド ウ ェ一 ノヽ と をヽ 酸化膜を介 して貼 り わせた後 、 刖記ボン ド ゥエー ノヽ を薄膜化する こ と に り シ リ 3 ン活性層 が形成 さ れた S O I ゥエ ー ノヽであつ て 、 記ベ一ス クェ ' ~~ハが 、 チ ョ ク ラルス キー法に よ り 育 成さ れたシ コン単 TP晶であ り ヽ 該ゥェ 一 ノヽ全面が O S F 領域の外 側の N領域であ り 、 且つ C u デノ ジシ 3 ン法に り 検出 さ れる欠陥 領域を含ま ない の 、 また は、 該ゥェ 一 ノヽ全面が O S F領域の外側 であつ てヽ C U テポジシ 3 ン法に よ り 検出 さ れる欠陥領域を含まず . 且つ格子間シ y ンに起因 した転位ク ラ ス タ が存在す る I 領域を含 むも のか ら な る と を特徴 と する S o I ゥェ 一 ノヽ
、 '·
2 刖記 S o I クェ一 ノヽが、 記ホ ン ド ゥェ一ハにィ オ ン注入 を 行い、 形成 さ れたィ ォ ン注入層で剥離す る こ と で前記ボ ン ド ゥエ一 ノヽの薄膜化を行 う ィ ォ ン注入剥離法に よ り 形成 さ れた も の であ る こ と を特徴と する 求項 1 に記載の S o I ゥェ一ハ
3 記酸化膜の厚 さ が 、 1 0 〜 1 0 0 η m の範囲にあ る こ と を 特徴と する 求項 1 又は 求項 2 に記 の S O I ゥェ一ハ 0
m
4 シ y ン活性層 力 S 、 チ ラ ノレ ス キ一法に よ り 育成 さ れ たシ リ ン単 曰
s曰でめ り 、 全面にわたつ て ο S F 領域の外側の N領 域であ り ヽ 且つ C u デホ ジシ ョ ン法に よ り 検出 さ れる欠陥領域を含 ま ないも >- のか ら な る と を特徴 と す る 求項 1 ない し請求項 3 のい ずれか 1 に記載の S o I ゥェ 一 ノヽ
5 . 少な く と も 、 それぞれシ リ コ ン単結晶か ら なる ベース ウェー ハ と ボ ン ド ゥェ ハの つ ち少な く と も―方に酸化膜を形成す る 工程 と 、 ボ ン ド ゥェ一ハにィ ォ ン注入す る こ と に よ り イ オン注入層 を形 成する ェ程 と 、 該ボ ン ゥエ ー ノヽの ィ ォ ン注入 した側の面を、 前記 酸化膜を介 してベ一 ス ゥェ一ハ と 貼 り a わせる ェ程と 、 前記イ オン 注入層 を境界 と して剥離を行 う 工程 と を有す る S O I ゥエ ー ノヽ の製 造方法に ¾oいて 、 刖記ベ一ス ウ ェーハ と して 、 チ ョ ク ラ ルス キー法 に よ り 育成 さ れたシ V ン単結 SBで あ 、 該 ゥェー ハ全面が、 育成 の際に引 き 上げ迷度を高 か ら 低速に漸減さ せた場合に、 リ ン グ状 に発生する O S F領域 低速側の N領域であ り 、 且つ C u ア ポン シ ョ ン法に り 検出 さ れる 欠陥領域を含ま ない の、 または、 育成 の際に引 き 上げ速度を向速か ら低速に漸減さ せた場合に、 リ ン グ状 に発生する o S F領域よ り 低速側であつ てヽ C u デポジシ ョ ン法に よ り 検出 さ れる欠陥領域を含まず、 且つ格子間シ リ コ ン に起因 した 転位ク ラ ス タ が存在す る I 領域を含むち のを使用する こ と を特徴 と する S O I ゥェ一ハの製 la方法。
6 . 'm sc. ^ ン K ゥェ一 ノヽ と して、 チ 3 ク ラ ノレス キー法に よ り 育成 されたシ リ コ ン単結晶であ り 、 該 ゥ ェ一 ノヽ全面が 、 育成の際に引 き 上げ速度を高速か ら低速に漸減 させた場 n に 、 y ング状に発生す る
O S F領域よ り 低速側の N領域であ り ヽ 且つ C u デポジ シ ョ ン法に よ り 検出 さ れる 欠陥領域を含ま ない も の を使用す る こ と を特徴 と す る 請求項 5 に記載の S o I ゥエ ー /ヽ の製造 y 法。
PCT/JP2004/000547 2003-01-23 2004-01-22 Soiウエーハ及びその製造方法 WO2004066390A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04704346A EP1589580B1 (en) 2003-01-23 2004-01-22 An soi wafer and method for producing the same
US10/542,376 US7407866B2 (en) 2003-01-23 2004-01-22 Soi wafer and a method for producing the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003015072A JP4380162B2 (ja) 2003-01-23 2003-01-23 Soiウエーハ及びその製造方法
JP2003015396A JP2004265904A (ja) 2003-01-23 2003-01-23 Soiウエーハ及びその製造方法
JP2003-015396 2003-01-23
JP2003-015072 2003-01-23

Publications (1)

Publication Number Publication Date
WO2004066390A1 true WO2004066390A1 (ja) 2004-08-05

Family

ID=32775181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000547 WO2004066390A1 (ja) 2003-01-23 2004-01-22 Soiウエーハ及びその製造方法

Country Status (5)

Country Link
US (1) US7407866B2 (ja)
EP (1) EP1589580B1 (ja)
KR (1) KR20050088493A (ja)
TW (1) TW200428637A (ja)
WO (1) WO2004066390A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7285471B2 (en) 2005-01-31 2007-10-23 S.O.I.Tec Silicon On Insulator Technologies Process for transfer of a thin layer formed in a substrate with vacancy clusters
US7407866B2 (en) * 2003-01-23 2008-08-05 Shin-Etsu Handotai Co., Ltd. Soi wafer and a method for producing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7813634B2 (en) 2005-02-28 2010-10-12 Tessera MEMS Technologies, Inc. Autofocus camera
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Soiウェーハおよびその製造方法
US7838322B1 (en) * 2005-02-28 2010-11-23 Tessera MEMS Technologies, Inc. Method of enhancing an etch system
US8673248B2 (en) * 2006-05-19 2014-03-18 Memc Electronic Materials, Inc. Silicon material with controlled agglomerated point defects and oxygen clusters induced by the lateral surface
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
CN112735964B (zh) * 2020-12-23 2023-12-22 武汉新芯集成电路制造有限公司 晶圆表面缺陷检测及表面修复方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140786A (ja) 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
EP0971395A1 (en) 1998-07-07 2000-01-12 Shin-Etsu Handotai Company Limited "A method of fabricating an SOI wafer and SOI wafer fabricated by the method"
WO2000062343A1 (fr) * 1999-04-09 2000-10-19 Shin-Etsu Handotai Co., Ltd. Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant
JP2001044398A (ja) 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
WO2001036719A1 (fr) * 1999-11-12 2001-05-25 Shin-Etsu Handotai Co., Ltd. Plaquette en silicium monocristallin, procede de production associe et plaquette soi
WO2002053812A1 (fr) 2000-12-28 2002-07-11 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium monocristallin et son procede de production

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037503A (en) * 1988-05-31 1991-08-06 Osaka Titanium Co., Ltd. Method for growing silicon single crystal
JPH0719738B2 (ja) * 1990-09-06 1995-03-06 信越半導体株式会社 接合ウェーハ及びその製造方法
JPH08337490A (ja) * 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3955375B2 (ja) * 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
JP3932369B2 (ja) 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Soi基板の作製方法
JP3601340B2 (ja) * 1999-02-01 2004-12-15 信越半導体株式会社 エピタキシャルシリコンウエーハおよびその製造方法並びにエピタキシャルシリコンウエーハ用基板
KR100801672B1 (ko) * 2000-06-30 2008-02-11 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼 및 그 제조방법
JP4092946B2 (ja) * 2002-05-09 2008-05-28 信越半導体株式会社 シリコン単結晶ウエーハ及びエピタキシャルウエーハ並びにシリコン単結晶の製造方法
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP4699675B2 (ja) * 2002-10-08 2011-06-15 信越半導体株式会社 アニールウェーハの製造方法
KR101048831B1 (ko) * 2002-12-27 2011-07-13 신에쯔 한도타이 가부시키가이샤 단결정 제조용 흑연 히터 및 단결정 제조장치와 단결정 제조방법
JP4207577B2 (ja) * 2003-01-17 2009-01-14 信越半導体株式会社 Pドープシリコン単結晶の製造方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Soiウェーハ及びその製造方法
JP2005015313A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
JP4193610B2 (ja) * 2003-06-27 2008-12-10 信越半導体株式会社 単結晶の製造方法
JP2005015312A (ja) * 2003-06-27 2005-01-20 Shin Etsu Handotai Co Ltd 単結晶の製造方法及び単結晶
EP1808514A1 (en) * 2004-10-13 2007-07-18 Shin-Etsu Handotai Company Limited Single-crystal production apparatus

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140786A (ja) 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
EP0971395A1 (en) 1998-07-07 2000-01-12 Shin-Etsu Handotai Company Limited "A method of fabricating an SOI wafer and SOI wafer fabricated by the method"
WO2000062343A1 (fr) * 1999-04-09 2000-10-19 Shin-Etsu Handotai Co., Ltd. Plaquette a silicium sur isolant et procede de production de plaquette a silicium sur isolant
JP2001044398A (ja) 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
WO2001036719A1 (fr) * 1999-11-12 2001-05-25 Shin-Etsu Handotai Co., Ltd. Plaquette en silicium monocristallin, procede de production associe et plaquette soi
JP2001146498A (ja) 1999-11-12 2001-05-29 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびその製造方法並びにsoiウエーハ
EP1170405A1 (en) 1999-11-12 2002-01-09 Shin-Etsu Handotai Co., Ltd Silicon single crystal wafer and production method thereof and soi wafer
WO2002053812A1 (fr) 2000-12-28 2002-07-11 Shin-Etsu Handotai Co.,Ltd. Plaquette de silicium monocristallin et son procede de production

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1589580A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407866B2 (en) * 2003-01-23 2008-08-05 Shin-Etsu Handotai Co., Ltd. Soi wafer and a method for producing the same
US7285471B2 (en) 2005-01-31 2007-10-23 S.O.I.Tec Silicon On Insulator Technologies Process for transfer of a thin layer formed in a substrate with vacancy clusters

Also Published As

Publication number Publication date
US7407866B2 (en) 2008-08-05
US20060113594A1 (en) 2006-06-01
TWI305953B (ja) 2009-02-01
TW200428637A (en) 2004-12-16
EP1589580B1 (en) 2012-08-15
EP1589580A4 (en) 2010-01-20
EP1589580A1 (en) 2005-10-26
KR20050088493A (ko) 2005-09-06

Similar Documents

Publication Publication Date Title
KR100592965B1 (ko) Soi기판의 제조방법
WO2001028000A1 (fr) Procede de fabrication d&#39;une tranche de soi, et tranche de soi
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2011088818A (ja) シリコン単結晶育成方法、シリコンウェーハ製造方法、soi基板製造方法
US7186628B2 (en) Method of manufacturing an SOI wafer where COP&#39;s are eliminated within the base wafer
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
WO2004066390A1 (ja) Soiウエーハ及びその製造方法
TWI334217B (ja)
TWI338058B (ja)
WO2003079447A1 (fr) Procede de production de plaquettes par collage
JP4380141B2 (ja) シリコンウェーハの評価方法
JP4228419B2 (ja) Soiウエーハの製造方法およびsoiウエーハ
JP5565079B2 (ja) Soiウェーハの製造方法
JP2000058801A (ja) Soi基板の製造方法およびsoi基板
JP4380162B2 (ja) Soiウエーハ及びその製造方法
JP2004265904A (ja) Soiウエーハ及びその製造方法
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2007067321A (ja) Simox基板およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048018809

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057013008

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006113594

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10542376

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004704346

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057013008

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004704346

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10542376

Country of ref document: US