[go: up one dir, main page]

WO2004042832A1 - 半導体発光素子及びその製造方法 - Google Patents

半導体発光素子及びその製造方法 Download PDF

Info

Publication number
WO2004042832A1
WO2004042832A1 PCT/JP2003/013858 JP0313858W WO2004042832A1 WO 2004042832 A1 WO2004042832 A1 WO 2004042832A1 JP 0313858 W JP0313858 W JP 0313858W WO 2004042832 A1 WO2004042832 A1 WO 2004042832A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
auxiliary
light emitting
emitting device
type semiconductor
Prior art date
Application number
PCT/JP2003/013858
Other languages
English (en)
French (fr)
Inventor
Koji Ohtsuka
Junji Sato
Tetsuji Moku
Yoshitaka Tanaka
Mikio Tazima
Original Assignee
Sanken Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co., Ltd. filed Critical Sanken Electric Co., Ltd.
Priority to JP2004549588A priority Critical patent/JPWO2004042832A1/ja
Publication of WO2004042832A1 publication Critical patent/WO2004042832A1/ja
Priority to US11/122,620 priority patent/US7176480B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Definitions

  • the present invention relates to a semiconductor light emitting device using a nitride-based compound semiconductor.
  • Semiconductor light-emitting devices using nitride-based compound semiconductors and having high luminance emission characteristics are disclosed in, for example, Japanese Patent Application Laid-Open Nos. Hei 8-246432 and Japanese Patent Laid-Open No. 2001-311342. It is disclosed in gazettes and the like.
  • a conventional semiconductor light emitting device generally includes a substrate formed of sapphire, silicon carbide, silicon, or the like, and a plurality of gallium nitride-based compound semiconductor layers formed on the substrate.
  • a semiconductor light emitting device using a sapphire substrate has a GaN buffer layer, a Si-force S-doped n-type GaN contact layer, and an n-type Al GaN on a sapphire substrate.
  • a semiconductor layer, an active layer having a quantum well structure, a p-type A 1 GaN semiconductor layer, and a p-type GaN contact layer doped with Mg are sequentially provided.
  • quantum well structures include a multi-quantum well (MQW: Multi-Quantum-Well) structure and a single-quantum well (SQW: Single-Quantum-Well) structure.
  • the active layer of each quantum well structure has, for example, a relatively small proportion of a well layer (wel 1 layer) composed of InGaN and a relatively large proportion of In (indium) and In (indium).
  • a barrier layer (barrier 1 ayer) composed of InGaIn.
  • the growth temperature of the well layer in the quantum well structure depends on the decomposition of In.
  • the temperature is generally set at 800 or lower to satisfy both suppression and good crystal quality.
  • the barrier layer is formed at substantially the same growth temperature as the well layer.
  • the crystallinity of the barrier layer formed at substantially the same temperature as the well layer is not necessarily good. If the crystallinity of the barrier layer is poor, evaporation of In in the well layer cannot be sufficiently prevented by the barrier layer, and as a result, the crystallinity of the well layer also deteriorates. Furthermore, due to the mutual diffusion of In of the well layer and Ga of the barrier layer at the interface between the well layer and the barrier layer, the effective thickness of the well layer becomes non-uniform, and the emission wavelength varies.
  • the crystal growth of the p-type GaN layer is generally performed at about 110. Therefore, if the crystallinity of the barrier layer is poor, during the crystal growth of the p-type GaN layer, the evaporation of In of the well layer and the In layer of the well layer at the interface between the well layer and the barrier layer will occur. The interdiffusion of Ga and the barrier layer is further promoted. Further, diffusion of impurities (for example, Mg) from the p-type GaN layer to the active layer may occur, and the crystallinity of the active layer may be degraded. Disclosure of the invention
  • an object of the present invention is to provide a semiconductor light emitting device having an active layer with an improved quantum well structure and a method for manufacturing the same.
  • a method for manufacturing a semiconductor light emitting device having an active layer having a quantum well structure comprises:
  • metal organic chemical vapor deposition on the well layer A l a, G a b , I ii- a '_ b' N, wherein, a 'and b' are 0 rather a ', b'
  • I n y G ai - y n where, y is, 0 ⁇ y ⁇ 0. numbers satisfying 5
  • a fifth step of forming a second barrier layer Ru consists quantum well structure Forming an active layer of
  • the active layer in the semiconductor light emitting device according to the present invention having a first conductivity type semiconductor layer, an active layer having a quantum well structure and a second conductivity type semiconductor layer in order,
  • a first barrier layer disposed on the first conductivity type semiconductor layer and comprising In y G ay y N, wherein y is a numerical value satisfying 0 ⁇ y ⁇ 0.5.
  • a first auxiliary layer consisting of a number that satisfies
  • the first is arranged on the auxiliary layer and I n x G ai _ x N , where, X is a numerical value satisfying 0 ° X ⁇ 0. 5, and y rather X, a well layer made of When,
  • a second auxiliary layer consisting of, a '+ b' ⁇ 1, and
  • a l a, G a b , I ti i- a, _ b, N i.e. by the action of the second auxiliary layer made of aluminum nitride nu beam based compound semiconductor I n such a well layer evaporation is suppressed, also mutual expansion and G a of I n and the barrier layer of the well layer Scattering is suppressed.
  • the inter-diffusion between In of the well layer and Ga of the barrier layer is suppressed by the function of the first auxiliary layer composed of A la G abln ⁇ -b N. Therefore, deterioration of the crystallinity of the active layer can be favorably prevented.
  • the first barrier layer, the first auxiliary layer, the well layer, and the second trap layer are further formed on the second barrier layer. It is desirable that a plurality of layers having the same function as the auxiliary layer and the second barrier layer be disposed.
  • the ratio a ′ of A 1 in the second trapping layer composed of Al a , G ab , ⁇ ⁇ ⁇ ,- ⁇ ⁇ ⁇ is composed of the A 1 a G ab I ni _ a _ b N. It is desirable that the ratio of A 1 in the first auxiliary layer is larger than a. As described above, when the ratio a ′ of A 1 in the second auxiliary layer is larger than the ratio a of A 1 in the first auxiliary layer, the resistance value of the entire active layer is kept relatively low, and the I The evaporation and diffusion of n can be prevented well.
  • the mixing ratios a and a of A 1 in the first auxiliary layer composed of A la G abl ri i— a _ b N and the second auxiliary layer composed of A 1 a , G ab , and In As' increases, the function of preventing evaporation and mutual diffusion of In and the like increases.
  • the resistance values of the first and second auxiliary layers increase.
  • the ratio a 'of A 1 in the second auxiliary layer composed of A l a ' G a b 'I n, _ a -_ b , N is defined as A l It is desirable that the ratio of A 1 in the first auxiliary layer composed of a G ab I ni _ a _ b N be larger than a. Thereby, the problem of evaporation of In and the problem of interdiffusion of In and Ga can be rationally solved.
  • the first conductivity type semiconductor layer or the buffer layer disposed between the first conductivity type semiconductor layer and the substrate is represented by Al x G a ⁇ x N, where X is 0 and X A ly G a-y where a first layer consisting of a number satisfying ⁇ 1 and having a thickness at which quantum mechanical tunneling occurs, where y is y and x ⁇ 0 ⁇ y ⁇ 1 And a composite layer with a second layer which is thicker than the first layer and has a thickness of 10 nm to 500 nm.
  • an increase in the resistance of the first conductivity type semiconductor layer or the buffer layer can be suppressed.
  • FIG. 1 is a central longitudinal sectional view schematically showing a light emitting diode according to a first embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view showing a part of the buffer layer of FIG.
  • FIG. 3 is an enlarged sectional view showing a part of the active layer in FIG.
  • FIG. 4 is a central longitudinal sectional view schematically showing a light emitting diode according to a second embodiment of the present invention.
  • a light-emitting diode according to a first embodiment of the present invention, schematically shown in FIG. 1, comprises a low-resistance substrate 1 composed of an impurity-doped silicon single crystal substrate, an n- type buffer layer 2, a first conductivity type semiconductor.
  • N-type semiconductor layer 3 as a layer, active layer 4, p-type semiconductor layer 5 as a second conductivity type semiconductor layer, anode electrode 6a as a first electrode, and cathode as a second electrode Electrode 6b.
  • the n-type semiconductor layer 3 may be called an n-type cladding layer
  • the p-type semiconductor layer 5 may be called a p-type cladding layer.
  • n-type buffer layer 2 is a part of the first conductivity type semiconductor layer. You can also.
  • Substrate 1 is made of an n-type silicon single crystal containing, for example, As (arsenic) as a conductivity type determining impurity.
  • the principal surface la of this substrate 1 on the side where the buffer layer 2 is disposed is a (111) just plane in the plane orientation of the crystal indicated by the Miller index.
  • the impurity concentration of this substrate 1 is 5 ⁇ 10 18 cm— 3 to 5 ⁇ 10 1 . cm— 3
  • the resistivity of the substrate 1 is about 0.001 Q ′ cm to about 0.1 O Q.cm.
  • Substrate 1 having a relatively low resistivity functions as a current path between anode electrode 6a and cathode electrode 6b.
  • the substrate 1 has a relatively large thickness of about 350 ⁇ m and functions as a support for the main semiconductor region including the buffer layer 2, the n-type semiconductor layer 3, the active layer 4, and the p-type semiconductor layer 5. I do.
  • the buffer layer 2 functions as an n-type semiconductor as a whole.
  • the buffer layer 2 arranged so as to cover the entire one main surface 1a of the substrate 1 is schematically shown by one layer in FIG. 1, but actually, as shown in FIG. It is composed of a composite layer in which first layers 2a and a plurality of second layers 2b are alternately laminated.
  • the buffer layer 2 is composed of 50 first layers 2a and 50 second layers 2a.
  • the first layer 2a is formed of a material that can be represented by a chemical formula A l x G a i — x where x is any numerical value satisfying 0 ⁇ x ⁇ 1. That is, the first layer 2a is formed of A1N (aluminum nitride) or AlGaN (gallium aluminum nitride). In this embodiment, A 1 N (aluminum nitride) corresponding to the material in which X is 1 in the above formula is used for the first layer 2a.
  • the first layer 2a has an insulating property and an extremely small thickness capable of obtaining a quantum mechanical tunnel effect.
  • the lattice constant and the coefficient of thermal expansion of the first layer 2a are closer to the silicon substrate 1 than the second layer 2b. Therefore, the first layer 2a has a larger buffer action than the second layer 2b.
  • the second layer 2 b is a semiconductor material which can be represented by the following formula: A 1 v G at y N, where y is y ⁇ x, any numerical value satisfying 0 ⁇ y ⁇ 1. It is made of an impurity doped with an n-type conductivity determining impurity. That is, the second layer 2 b Consists of GaN (gallium nitride) or Al GaN (gallium aluminum nitride) containing n-type conductivity determining impurities. The thickness of the second layer 2b is larger than the thickness of the first layer 2a.
  • y is set to a value satisfying 0 ⁇ y ⁇ 0.8 in order to suppress an increase in electric resistance of the second layer 2b. That is, it is desirable to make it larger than 0 and smaller than 0.8.
  • the second layer 2b functions as a conductor or a semiconductor for electrical connection of the first layer 2a.
  • the thickness of the first layer 2a of the buffer layer 2 is preferably 0.5 nm to 10 nm, that is, 5 to 100 ⁇ , more preferably 1 ⁇ ! ⁇ 8 nm.
  • the thickness of the first layer 2a is less than 0.5 nm, the flatness of the n-type semiconductor layer 3, the active layer 4, and the p-type semiconductor layer 5 formed on the upper surface of the buffer layer 2 is all good. Can not be kept.
  • the thickness of the first layer 2a exceeds 10 nm, a quantum mechanical tunnel effect cannot be obtained satisfactorily, and the electrical resistance of the buffer layer 2 increases.
  • the thickness of the second layer 2b is preferably 10 nm to 5 OO nm, that is, 100 to 500 ⁇ , and more preferably 10 nm to 300 nm. If the thickness of the second layer 2b is less than 10 nm, the energy band discontinuity between the substrate 1 and the second layer 2b becomes relatively large, and the anode during operation of the light emitting device The resistance and the voltage between the electrode 6a and the force electrode 6b are relatively large. When the thickness of the second layer 2b is less than 10 nm, the thickness of one of the first layer 2a and the second layer 2b formed on the second The electrical connection with the other first layer 2a to be formed is not achieved well, and the electrical resistance of the buffer layer 2 increases.
  • the buffer layer 2 contributes to improving the crystallinity and flatness of the n-type semiconductor layer 3, the active layer 4, and the p-type semiconductor layer 5 formed thereon.
  • the n-type semiconductor layer 3 disposed on the buffer layer 2 is, for example, an n-type A 1 ⁇ G ai _ x N, where x is a numerical value satisfying 0 ⁇ x and 1, which is a gallium nitride-based compound semiconductor, that is, n-type G a N (gallium nitride) or n-type A 1 G a N ( Gallium aluminum nitride).
  • the active layer 4 of MQW (Multi-Quantum-Well) structure formed on the n-type semiconductor layer 3, that is, the MQW (Multi-Quantum-Well) structure is schematically shown as a single layer in FIG. As shown in FIG. 3, it is a laminate of a plurality of barrier layers 7, a plurality of well layers 8, and a plurality of first and second auxiliary layers 9, 10. That is, the barrier layer 7, the first auxiliary layer 9, the well layer 8, and the second surface from the main surface 4a of the active layer 4 on the n-type semiconductor layer 3 side to the main surface 4b on the p-type semiconductor layer 5 side.
  • the combination of the auxiliary layers 10 is repeatedly arranged, and the barrier layer 7 is further arranged on this combination.
  • the first auxiliary layer 9, the well layer 8, and the second auxiliary layer 1 are formed on the lowermost barrier layer 7 that provides the n-type semiconductor layer side main surface 4 a of the active layer 4.
  • the combination of 0 and the barrier layer 7 is repeatedly arranged.
  • the well layer 8, the first and second auxiliary layers 9, 10 are each 15 layers, and the barrier layer 7 is 16 layers.
  • the barrier layer 7 immediately above the substrate 1 is called a first barrier layer, and the first auxiliary layer 9, the well layer 8, and the second auxiliary layer 10 are formed on the first barrier layer.
  • the barrier layer 7 disposed via the first and second layers is called a second barrier layer.
  • the barrier layer 7 disposed on the n-type semiconductor layer 3 side with respect to the well layer 8 is referred to as a first barrier layer
  • the barrier layer 7 disposed on the p-type semiconductor layer 5 side is referred to as a second barrier layer.
  • the active layer 4 is composed of the first barrier layer 7, the first auxiliary layer 9, the well layer 8, and the second It has an auxiliary layer 10 and a second barrier layer 7, and further has a first trap layer 9, a well layer 8, a second auxiliary layer 10 and a second It has a plurality of layers having the same function as the barrier layer 7 of FIG.
  • Each barrier layer 7 has the formula I n y G ai - y N , where, y consists of 0 ⁇ y ⁇ 0. numbers satisfying 5, Galli nitride can be represented by Umuinjiumu compound semiconductor.
  • a more preferable range of y in the barrier layer 7 is 0.0 The range is from 1 to 0.1, and a more preferable range is from 0.01 to 0.05.
  • the thickness of each barrier layer 7 is desirably 5 to 20 nm, and is 10 nm in the present embodiment.
  • Each barrier layer 7 has a larger band gap than the well layer 8 in the energy band diagram.
  • Each well layer 8 has the formula I n x G ai _ x N , wherein X is 0 numbers satisfying ⁇ x ⁇ 0. 5, x> y , the gallium nitride-in Jiu beam compound semiconductor which can be represented by Become.
  • the well layer 8 has a mixture ratio X of In larger than the mixture ratio y of In in the barrier layer 7 in order to obtain a band gap smaller than that of the barrier layer 7.
  • the preferable range of X in the well layer 8 is 0.01 to 0.4, and the more preferable range is 0.02 to 0.3.
  • the thickness of each well layer 8 is desirably 1 to 10 nm, and is 3 nm in the present embodiment.
  • the first trapping layer 9 disposed between each well layer 8 and the first barrier layer 7 under the well layer 8 is formed by interdiffusion between Ga of the first barrier layer 7 and In of the well layer 8. been made in an effort to suppress the formula a l a G a b I ni - a - b N, numerical wherein, a, b are satisfying the 0 ⁇ a, b rather 1, a + b ⁇ 1 It is formed of a nitride-based compound semiconductor containing A 1 that can be represented by,.
  • the first auxiliary layer 9 is made of A1N (aluminum nitride), AlGaN (gallium aluminum nitride), or AlGalnN (indium gallium aluminum nitride).
  • a preferred range of the ratio a of A1 is from 0.01 to 0.9, and a more preferred range is from 0.1 to 0.7.
  • the ratio a 1 of A 1 in the first auxiliary layer 9 is smaller than the ratio a ′ of A 1 in the second auxiliary layer 10.
  • the thickness of the first auxiliary layer 9 is preferably 0.1 to 20 nm, more preferably 0.5 to: 1.5 nm, and is 0.8 nm in the present embodiment.
  • the first auxiliary layer 9 is formed thinner than the second auxiliary layer 10.
  • the second auxiliary layer 10 disposed between the well layer 8 and the upper second barrier layer 7 is mainly for suppressing the evaporation of In in the well layer 8 and has the chemical formula A l a 'G a b , I ri i a ' — b 'N, where a' and b 'are 0 ⁇ a', b ' ⁇ 1, a' + b ' ⁇ 1, a'> a It is formed of a nitride-based compound semiconductor containing A 1 that can be represented by a numerical value satisfying the following: That is, the second auxiliary layer 10 is made of A1N (aluminum nitride), AlGaN (gallium aluminum nitride), or AlG
  • the ratio a ′ of A 1 is set to be larger than the ratio a of A 1 of the first auxiliary layer 9 and the second It is desirable that the thickness of the auxiliary layer 10 is set to be thicker than that of the first auxiliary layer 9.
  • the thickness of the second auxiliary layer 10 is preferably 0.5 to 3 nm, more preferably 1 to 2 nm, and is set to 1.5 nm in the present embodiment.
  • the function of the first auxiliary layer 9 is mainly to suppress the mutual diffusion of G a of the first barrier layer 7 and In of the well layer 8, and The function of 10 is mainly to suppress the evaporation of In (indium) in the well layer 8.
  • A1 (aluminum) of the first and second auxiliary layers 9, 10 has both functions of suppressing the mutual diffusion and suppressing the evaporation of In.
  • the ratio a, a ′ of A 1 (aluminum) increases, the electrical resistance of the first and second auxiliary layers 9 and 10 increases.
  • the electric resistance of the first and second auxiliary layers 9 and 10 increases. For this reason, it is necessary to limit the ratios a and a 'of the first and second auxiliary layers 9 and 10 1 (aluminum) and the thicknesses of the first and second auxiliary layers 9 and 10. .
  • the effect of improving the light emission characteristics of the active layer 4 based on the suppression of evaporation of In by A 1 of the second auxiliary layer 10 is due to the light emission of the active layer 4 based on the suppression of mutual diffusion by A 1 of the first auxiliary layer 9. Than the effect of improving the characteristics large.
  • the ratio a ′ of A 1 in the second auxiliary layer 10 is set to be larger than the ratio a of A 1 in the first auxiliary layer 9 and the thickness of the second auxiliary layer 10 is set to be equal to the first auxiliary layer. It is desirable to set it thicker than 9.
  • the p-type semiconductor layer 5 disposed on the active layer 4 preferably has the chemical formula A 1 y G a! _ y N, where y is a numerical value satisfying 0 ⁇ y ⁇ 1, and can be expressed as follows: G a N (gallium nitride) or Al G a N (gallium aluminum nitride) is a p-type impurity. Consists of doped.
  • the anode electrode 6 a is arranged at the center of the upper surface of the p-type semiconductor layer 5 and is electrically connected to the p-type semiconductor layer 5. Note that a p-type contact layer can be provided between the p-type semiconductor layer 5 and the anode electrode 6a. A well-known current limiting layer can be provided between the active layer 4 and the anode electrode 6a.
  • the force source electrode 6 b is arranged on the lower surface of the substrate 1 and is electrically connected to the substrate 1.
  • a substrate 1 made of an n + -type silicon semiconductor into which an n-type impurity has been introduced is prepared.
  • One main surface la of the silicon substrate 1 for forming the buffer layer 2 is a (111) just plane, that is, an accurate (111) plane in the plane orientation of the crystal indicated by the Miller index.
  • the main surface 1a of the substrate 1 can be inclined within an angle range of several degrees with respect to the (111) just surface.
  • a buffer layer 2 as a part of the first conductivity type semiconductor layer is formed on the main surface 1a of the substrate 1.
  • the buffer layer 2 is formed by a well-known MOC VD (Metal Organic Chemical Vapor Deposition), that is, a first layer 2a made of A1N and a second layer 2a made of GaN by metalorganic chemical vapor deposition. It is formed by repeatedly laminating b. That is, the substrate 1 made of silicon single crystal was placed in the reaction chamber of the MOC VD apparatus. A ring is applied to remove the oxide film on the surface. Next, the reaction chamber TMA (preparative trimethyl aluminum) gas and NH 3 (ammonia) gas is supplied approximately 2 7 seconds, consisting of A 1 N layer having a thickness of about 5 nm on one main surface of the substrate 1 Form a first layer 2a.
  • MOC VD Metal Organic Chemical Vapor Deposition
  • TM A gas flow rate i.e. A 1 supply rate of about 6 3 ⁇ mo 1 / min
  • the NH 3 gas flow rate i.e. the NH 3
  • the feed rate was about 0.14 mol Zmin.
  • the heating temperature of the substrate 1 was set to 112, and the supply of TMA gas was stopped, and then TMG (trimethylgallium) gas and NH 3 gas were introduced into the reaction chamber.
  • (Ammonia) gas and SiH 4 (silane) gas are supplied for about 83 seconds, and a thickness of about 1 mm is formed on the upper surface of the first layer 2 a made of AIN formed on one main surface of the substrate 1.
  • a second layer 2b made of 3 O nm n-type GaN is formed.
  • S i H 4 gas introducing a S i of the n-type impurity during formation film.
  • the flow rate i.e. G a supply amount of about 6 3 / zmol Bruno min of TMG gas, the NH 3 gas at a flow rate or about the supply amount of NH 3 0.
  • the flow rate that is, the supply amount of Si, was set to about 21 nmo1 / min.
  • the formation of the first layer 2a made of A1N and the second layer 2b made of GAN are repeated 50 times to form the first layer 2a made of A1N.
  • a second layer 2 b of G a N are alternately formed to form a buffer layer 2 in which 100 layers are stacked.
  • the first layer 2a made of A1N and the second layer 2b made of GAN can be changed to an arbitrary number such as 25 layers.
  • an n-type semiconductor layer 3, an active layer 4, and a p-type semiconductor layer 5 are sequentially formed on the upper surface of the buffer layer 2 by the well-known MOC VD method.
  • the substrate 1 having the upper surface on which the notch layer 2 is formed is placed in the reaction chamber of the MOCVD apparatus, and the trimethyl gallium gas is immediately placed in the reaction chamber.
  • TMG gas, NH 3 (ammonia) gas, and SiH 4 (silan) gas are supplied to form an n-type GaN on the upper surface of the buffer layer 2.
  • An n-type semiconductor layer 3 is formed.
  • the silicon is an n-type impurity in the n-type semiconductor layer 3.
  • the heating temperature of the substrate 1 on which the buffer layer 2 is formed is set at 140 ° C., and then the flow rate of the TMG gas, that is, the supply amount of Ga is set to about 4.
  • the thickness of the n-type semiconductor layer 3 is set to about 0.2 ⁇ m. In the case of the conventional general light-emitting diode, the thickness of the n-type semiconductor layer is about 4.0 to 5.0 m, and the n-type semiconductor layer of FIG. 3 is formed very thin.
  • n-type impurity concentration of the semiconductor layer 3 is about 3 XI 0 18 cm - Ri Ah in a, are shorted with the impurity concentration of the substrate 1 sufficiently have low, a contact, Ba Tsu off if Re good to this embodiment Since the semiconductor layer 2 is interposed, it becomes possible to form the n-type semiconductor layer 3 at a relatively high temperature such as 140 ° C.
  • the active layer 4 is formed as shown in FIG. Also not a, I n y by MO CVD method on the n-type semiconductor layer 3 G a - you form barriers layer 7 made of y N.
  • the heating temperature of substrate 1 was set at 800 ° C., and TMG gas, ammonia gas, and trimethylindium gas (hereinafter referred to as TMI gas) were introduced into the reaction chamber.
  • TMG gas, ammonia gas, and trimethylindium gas hereinafter referred to as TMI gas
  • the supply amount of TMG gas in this process is 1.1 / x mol / min, and the supply amount of TMI gas is 1.0 ⁇ min.
  • the thickness of the barrier layer 7 is about 10 nm.
  • la G abln — forms a first auxiliary layer 9 made of a — b N.
  • a l .. 5 G ao. 5 N is formed. That is, in the reaction chamber, TMG gas, ammonia gas, and trimethyl aluminum gas (hereinafter referred to as “gas”) are used.
  • TMA gases and A are supplied by MOCVD. .
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a 5 G a 0. 5 N.
  • the supply amount of TMG gas is 1.1 ⁇ mol / min
  • the supply amount of TMA gas is 1.2 ⁇ o ⁇ / min.
  • another first auxiliary layer 9 included in the active layer 4 is formed in the same manner.
  • a well layer 8 of _ x N is formed. Immediate Chi, TMG gas into the reaction chamber, A down mode if example embodiment the upper surface of the first auxiliary layer 9 by supplying the TMI gas and example mosquitoes ⁇ the two A gas I n 0. 2 G a 0 . nitriding gas Li ⁇ consisting 8 N insignificant emissions di window that form a beam compound semiconductor well layer 8.
  • the supply of TMG gas in this step is 1.1 jumolZ min, and the supply of TMI gas is 4.5 ⁇ mol / min.
  • the thickness of the well layer 8 is about 3 nm. Note that another well layer 8 included in the active layer 4 is formed in the same manner.
  • another second auxiliary layer 10 included in the active layer 4 is formed in the same manner.
  • the heating temperature of the substrate 1 was set to 104 ° C., and the TMG gas, ammonia gas, and vis-a-vis inlet penta-gen magnet were placed in the reaction chamber.
  • the active layer 4 is supplied with shim gas (hereinafter referred to as Cp2Mg gas) to form p-type GaN (gallium nitride) on the upper surface of the active layer 4.
  • Cp2Mg gas shim gas
  • the 2 Mg gas is for introducing Mg (magnesium) as a p-type impurity into the semiconductor layer 5.
  • the gas flow rate was about 0.12 / z mol Z min.
  • the thickness of the p-type semiconductor layer 5 is about 0.2 ⁇ , and the impurity concentration of the ⁇ -type semiconductor layer 5 is about 3 XI 0 18 cm 3 .
  • the crystallographic orientation of the substrate 1 made of silicon single crystal can be favorably taken over, thereby forming the metal layer 2. You can do it. Further, the crystal orientation of n-type semiconductor layer 3, active layer 4, and p-type semiconductor layer 5 can be aligned with the crystal orientation of knocker layer 2.
  • the anode electrode 6a serving as the first electrode is formed, for example, by depositing nickel and gold on the upper surface of the p-type semiconductor layer 5 by a well-known vacuum deposition method or the like. Thus, a low resistance contact is made with the surface of the p-type semiconductor layer 5. A region of the upper surface of the p-type semiconductor layer 5 where the anode electrode 6a is not formed functions as a light extraction region.
  • the force source electrode 6b as the second electrode is formed, for example, by coating titanium and aluminum on the entire lower surface of the substrate 1 by a known vacuum evaporation method or the like. Form .
  • the light emitting device of this embodiment that is, the light emitting diode has the following effects.
  • a second auxiliary layer 10 having a function of inhibiting evaporation of In is disposed between the well layer 8 of the active layer 4 having a multi-well structure and the barrier layer 7 thereon. Therefore, when the second barrier layer 7 is formed on the well layer 8 by the MOCVD method, the evaporation of In in the well layer 8 is suppressed by the second auxiliary layer 10. . Thereby, the crystallinity of the well layer 8 is kept good and the barrier layer 7 In addition, it is possible to prevent the crystallinity of the barrier layer 7 from deteriorating due to the intrusion of In of the well layer 8 into the well layer 8, and to provide a light emitting element having good light emitting characteristics. Wear .
  • a first auxiliary layer 9 having a function of blocking diffusion of In and Ga is arranged. Therefore, one or more or more selected from the step of forming the active layer 4, the step of forming the p-type semiconductor layer 5, and a step later than the step of forming the p-type semiconductor layer 5 are performed. In the heat treatment in all of these steps, mutual diffusion of Ga of the barrier layer 7 and In of the well layer 8 can be prevented.
  • the second auxiliary layer 10 also has a function of preventing mutual diffusion between Ga of the barrier layer 7 and In of the well layer 8. Thereby, the crystallinity of the barrier layer 7 and the well layer 8 can be kept good, and a light-emitting element having good light-emitting characteristics can be provided.
  • the mixing ratio of A 1 in the second auxiliary layer 10 is set to be larger than the mixing ratio of A 1 in the first auxiliary layer 9 and the thickness of the second auxiliary layer 10 is Since the thickness of the auxiliary layer 9 is larger than the thickness of the auxiliary layer 9, the evaporation of In in the well layer 8 can be effectively suppressed. Further, the mixing ratio of A 1 of the first auxiliary layer 9 is set to be smaller than the mixing ratio of A 1 of the second auxiliary layer 10, and the thickness of the first auxiliary layer 9 is set to the second. Since the thickness of the trapping layer 10 is made thinner than that of the trapping layer 10, an increase in electric resistance of the first auxiliary layer 9 can be suppressed.
  • the first and second auxiliary layers 9, 10 can suppress diffusion of the conductively determined impurities of the p-type semiconductor layer 5 into the active layer 4, and can reduce the activation. Crystal deterioration of the layer 4 can be prevented.
  • the lattice constant of the first layer 2 a made of A 1 N of the buffer layer 2 has a value between the silicon substrate 1 and GaN
  • the first layer 2 a made of the crystal orientation of the silicon substrate 1 can be favorably inherited.
  • G.a N-based semiconductors such as the n-type semiconductor layer 3, the active layer 4, and the P-type semiconductor layer 5 can be formed satisfactorily with uniform crystal orientation. . Therefore, the light emission characteristics are improved.
  • the n-type semiconductor layer 3, the active layer 4, the p-type semiconductor layer 5, etc. are formed via the buffer layer 2 formed by laminating a plurality of first layers 2a and second layers 2b, Is improved in flatness. That is, if a buffer layer composed of only a GaN semiconductor layer is formed on one main surface of the silicon substrate 1, the difference in lattice constant between silicon and GaN is large. A GaN-based semiconductor region such as an n-type semiconductor layer 3 having excellent flatness cannot be formed on the upper surface of the buffer layer. In addition, when the buffer layer is formed only with relatively thick A1N, the resistance of the buffer layer increases. Further, if the buffer layer is formed only of relatively thin A1N, a sufficient buffer function cannot be obtained.
  • the buffer layer 2 has a composite structure in which the second layer 2a is interposed and the second layer 2b is interposed between the first layers 2a. Therefore, a GaN-based semiconductor region such as the n-type semiconductor layer 3 having good flatness and crystallinity can be formed on the buffer layer 2. As a result, the light emission characteristics are improved.
  • each of the plurality of first layers 2a included in the buffer layer 2 is set to a thickness at which a quantum mechanical tunnel effect occurs, it is necessary to suppress an increase in the resistance of the buffer layer 2. Can be.
  • the generation of distortion due to the difference in thermal expansion coefficient between the silicon substrate 1 and the GaN-based semiconductor region such as the n-type semiconductor layer 3 can be suppressed. That is, since the coefficient of thermal expansion of silicon is significantly different from the coefficient of thermal expansion of GaN, if both are laminated directly, distortion due to the difference in coefficient of thermal expansion is likely to occur.
  • the thermal expansion coefficient of the first layer 2a made of AIN of the present embodiment is intermediate between the thermal expansion coefficient of the silicon substrate 1 and the thermal expansion coefficient of the GaN-based semiconductor region such as the n-type semiconductor layer 3. Has a value. Also.
  • Composite layer of first layer 2a and second layer 2b The average coefficient of thermal expansion of the buffer layer 2 made of is an intermediate value between the coefficient of thermal expansion of the substrate 1 and the coefficient of thermal expansion of the GaN-based semiconductor region such as the n- type semiconductor layer 3. Therefore, the buffer layer 2 can suppress the occurrence of distortion due to the difference in the coefficient of thermal expansion between the substrate 1 and the GaN semiconductor region such as the n-type semiconductor layer 3.
  • the thickness of the second layer 2b is set to 30 nm which is not less than 1 O nm, the discrete energy level in the valence band and conduction band of the second layer 2b is Generation is suppressed, and an increase in the energy level involved in carrier conduction in the second layer 2b is suppressed. That is, the first layer 2a and the second layer 2b are prevented from being in a superlattice state. As a result, the deterioration of the discontinuity of the energy band between the substrate 1 and the second layer 2b is suppressed, and the resistance and voltage between the anode electrode 6a and the cathode electrode 6b are reduced.
  • FIG. 4 substantially the same parts as those in FIG. 1 are denoted by the same reference numerals, and the description thereof will be omitted.
  • the light emitting diode according to the second embodiment shown in FIG. 4 is different from the light emitting diode according to the first embodiment in FIG. 1 in that the light emitting diode does not have an equivalent to the n-type semiconductor layer 3 of the light emitting diode according to the first embodiment in FIG. It has the same configuration as the light emitting diode according to the form.
  • the active layer 4 is disposed directly on the n-type buffer layer 2. Therefore, the n-type buffer layer 2 in FIG. 4 functions as the first conductivity type semiconductor layer of the present invention.
  • the crystallinity of the active layer 4 is improved, and the light emitting characteristics of the light emitting element are further improved.
  • the substrate 1 can be made of polycrystalline silicon other than single crystal silicon, silicon compound such as SiC, or sapphire.
  • Each of the buffer layer 2, the n-type semiconductor layer 3, and the p-type semiconductor layer 5 is defined as G aN (gallium nitride), A 1 In N N (indium nitride aluminum), A 1 G a N (Gallium aluminum nitride), InGaN (gallium indium nitride), and AlInGan (gallium indium aluminum nitride) selected from gallium nitride-based compound semiconductors or nitrides Indium compound semiconductors can be used.
  • Each of the n-type semiconductor layer 3 and the p-type semiconductor layer 5 can be composed of a combination of a plurality of semiconductor layers.
  • the anode electrode 6a can be used as a transparent electrode.
  • the number of the first layers 2 a of the buffer layer 2 is set to be 1 kagi larger than that of the second layer 2 b, and the uppermost layer of the buffer layer 2 is set to the first layer 2 a. You can do it. Conversely, the number of the second layers 2b can be made one layer larger than the number of the first layers 2a.
  • a single quantum well structure can be used instead of a multiple quantum well structure.
  • an active layer is formed by one well layer 8, first and second barrier layers 7, and first and second auxiliary layers 9 and 10.
  • One or more or all selected from the barrier layer 7, the first auxiliary layer 9, the well layer 8, and the second auxiliary layer 10 in the active layer 4 are n-type impurities or p-type impurities. Can be doped.
  • the force source electrode 6 b can be directly connected to the buffer layer 2.
  • the present invention is applicable to a semiconductor light emitting device such as a light emitting diode.

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

発光特性の向上が可能な半導体発光素子は、低抵抗のシリコン基板の上にバッファ層、n型半導体層、多重井戸構造活性層4、p型半導体層を有する。多重井戸構造活性層4は、複数のInyGa1-yNからなる障壁層7と複数のAlaGabIn1-a-bNからなる第1の補助層9と複数のInxGa1-xNからなる井戸層8と複数のAla'Gab'In1-a'-b'Nからなる第2の補助層10とから成る。第1の補助層9及び第2の補助層10はInの蒸発又は拡散を防止する。

Description

明 細 書 半導体発光素子及びその製造方法 技術分野
本発明は、 窒化物系化合物半導体を用いた半導体発光素子に関する。 背景技術
窒化物系化合物半導体を用いた高輝度発光特性を有する半導体発光 素子は、 例えば日本の特開平 8— 2 6 4 8 3 2号公報、 及び特開 2 0 0 1 - 3 1 3 4 2 1号公報等に開示されている。 この様な半導体発光素子 の発光層に、 I ri x A l y G a x_y N ( 0≤ x≤ 1 , 0≤ y≤ 1 , 0 ≤ χ + y≤ 1 ) 等の窒化ガリ ウム系化合物半導体を用いると、 紫外光か ら緑色光までの波長帯の光を発生させることができる。
従来の半導体発光素子は、 一般に、 サファイア、 シリ コンカーバイ ド あるいはシリ コン等から形成された基板とこの基板上に形成された複 数の窒化ガリ ウム系化合物半導体層とから成る。 例えば、 サファイア基 板を用いた半導体発光素子は、 サファイア基板の上に、 G a Nバッファ 層と、 S i力 Sドープされた n型 G a Nコンタク ト層と、 n型 A l G a N 半導体層と、 量子井戸構造の活性層と、 p型 A 1 G a N半導体層と、 M gがドープされた p型 G a Nコンタク ト層とを順次に有する。
量子井戸構造には周知のよ う に、 多重量子井戸 （ M Q W : Multi-Quantum-Well ) 構 造 と 単 一 量 子 井 戸 （ S Q W : Single-Quantum-Well) 構造とがある。 それぞれの量子井戸構造の活性 層は、 例えば、 I n (インジウム） を比較的大きな割合で含む I n G a Nから成る井戸層 （w e l 1 l a y e r ) と I n (インジウム） を比 較的小さい割合で含む I n G a Nから成る障壁層 （b a r r i e r 1 a y e r ) を有する。
ところで、 量子井戸構造における井戸層の成長温度は、 I nの分解を 抑制すること及び結晶品質を良好に保つことの両方を満足させるため に、 一般的に 8 0 0で又はこれより低い温度に設定される。 一般には、 障壁層も井戸層と実質的に同一の成長温度で形成される。 井戸層と実質 的に同一の温度で形成された障壁層の結晶性は必ずしも良くない。 障壁 層の結晶性が悪いと、 障壁層によって井戸層の I nの蒸発を十分に防止 できず、 結果として井戸層の結晶性も劣化する。 更に、 井戸層と障壁層 との界面における井戸層の I nと障壁層の G aの相互拡散によつて実 効的な井戸層の厚みが不均一となり、 発光波長にばらつきが生じる。 ま た、 活性層形成後に p型 G a N層を一般的には 1 1 0 程度で結晶成 長させる。 このため、 障壁層の結晶性が悪いと、 この p型 G a N層の結 晶成長時に、 井戸層の I nの蒸発、 及び井戸層と障壁層との界面におけ る井戸層の I nと障壁層の G aの相互拡散が更に促進される。 また、 p 型 G a N層から活性層への不純物 （例えば M g ) の拡散も生じて、 活性 層の結晶性が劣化するおそれがある。 発明の開示
そこで、 本発明の目的は、 改善された量子井戸構造の活性層を有する 半導体発光素子及びその製造方法を提供することにある。
上記目的を達成するための本発明に従う量子井戸構造の活性層を有 する半導体発光素子の製造方法は、
第 1導電型半導体層を用意する工程と、
前記第 1導電型半導体層の上に有機金属化学気相成長法によって I n G a j _ y N, ここで、 yは、 0 < y≤ 0. 5を満足する数値、 力、ら 成る第 1の障壁層を形成する第 1の工程と、 前記第 1の障壁層の上に有 機金属化学気相成長法によって A 1 a G a b I n i— a _b N、ここで、 a、 bは、 0 < a、 b < l、 a + b ≤ 1を満足する数値、 から成る第 1の補 助層を形成する第 2の工程と、 前記第 1の補助層の上に、 有機金属化学 気相成長法によって I ri x G a i— χ Ν、 ここで、 χは、 0 < χ≤ 0. 5、 及び y < χを満足する数値、 から成る井戸層を形成する第 3の工程と、 前記井戸層の上に有機金属化学気相成長法によって、 A l a, G a b, I i i— a' _ b' N、 ここで、 a ' 及び b ' は、 0く a ' 、 b ' く 1、 a ' + b ' ≤ 1を満足する数値、 から成る第 2の補助層を形成する第 4のェ 程と、 前記第 2の補助層の上に、 有機金属化学気相成長法によって I n y G a i— y N、 ここで、 yは、 0 < y≤ 0. 5を満足する数値、 から成 る第 2の障壁層を形成する第 5の工程とを有して量子井戸構造の活性 層を形成する工程と
を含んでいる。
また、 本発明に従う第 1導電型半導体層と量子井戸構造の活性層と第 2導電型半導体層とを順次に有する半導体発光素子における前記活性 層は、
前記第 1導電型半導体層の上に配置されており且つ I n y G a i y N, ここで、 yは、 0 < y≤ 0. 5を満足する数値、 から成る第 1の障壁層 と、
前記第 1の障壁層の上に配置されており且つ A l a G a b I n , _ a _ b N、 ここで、 a、 bは、 0 < a、 bく 1、 a + b≤ 1を満足する数値、 から成る第 1 の補助層と、
前記第 1の補助層の上に配置されており且つ I n x G a i _ x N、 ここ で、 Xは、 0く x≤ 0. 5、 及び yく Xを満足する数値、 から成る井戸 層と、
前記井戸層の上に配置されており且つ A l a ' G a b' I n , _ a, _ b, N、 ここで、 a ' 及ぴ b ' は、 0く a ' 、 b ' く 1、 a ' + b ' ≤ 1 を 満足する数値、 から成る第 2の補助層と、
前記第 2の補助層の上に配置されており且つ I n y G a i _y N、 ここ で、 yは、 0 < y≤ 0. 5、 及ぴ y < xを満足する数値、 から成る第 2 の障壁層とから成る。
本発明によれば、 A l a, G a b, I ti i— a, _b, N即ち窒化アルミ二 ュム系化合物半導体から成る第 2の補助層の働きによって井戸層の I n等の蒸発が抑制され、 また、 井戸層の I nと障壁層の G a との相互拡 散が抑制される。 また、 A l a G a b l n ^— b Nから成る第 1の補助 層の働きによって井戸層の I n と障壁層の G aの相互拡散が抑制され る。 従って、 活性層の結晶性の劣化を良好に防ぐことができる。
なお、 多重量子井戸構造の活性層を得るために、 更に、 前記第 2の障 壁層の上に、 前記第 1の障壁層と前記第 1の補助層と前記井戸層と前記 第 2の捕助層と前記第 2の障壁層と同様な機能を有する複数の層が配 置されていることが望ましい。
また、前記 A l a, G a b, Ι η ^, - ^ Νから成る第 2の捕助層の A 1 の割合 a ' が前記 A 1 a G a b I n i _ a _b Nから成る第 1の補助層の A 1 の割合 a より も大きいことが望ましい。 この様に、 第 2の補助層の A 1 の割合 a ' を第 1の補助層の A 1 の割合 a より も大きくすると、 活 性層全体の抵抗値を比較的低く抑えて井戸層の I n等の蒸発及び拡散 を良好に防止できる。 即ち、 A l a G a b l ri i— a _b Nから成る第 1の 補助層及ぴ A 1 a , G a b, I n から成る第 2の補助層におけ る A 1 の混合割合 a及び a ' が大きく なるに従って I n等の蒸発及び 相互拡散を防止する働きが大きくなる。 しかし、 A 1 の混合割合が大き く なるに従って第 1及び第 2の補助層の抵抗値が大きく なる。 そこで、 I nの蒸発防止に重点を置く場合には、 A l a' G a b' I n , _a- _ b, Nからなる第 2の補助層の A 1 の割合 a ' を A l a G a b I n i _a _ b N からなる第 1 の補助層の A 1 の割合 a よ り も大き くすることが望まし い。 これにより、 I nの蒸発の問題と、 I n及び G aの相互拡散の問題 とを合理的に解決することができる。
また、前記 A l a, G a b, l n i— a, _ b, Nから成る第 2の補助層は前 記 A l a G a b I n i _ a— b Nから成る第 1の補助層より も厚く形成され ていることが望ましい。 これにより、 前述の第 2の補助層の A 1 の割合 a ' を第 1 の補助層の A 1 の割合 a よ り も大きく した場合と同様な効 果を得ることができる。
また、 前記第 1導電型半導体層又は前記第 1導電型半導体層と基板と の間に配置されるバッファ層を、 A l xG a ^xN、 ここで、 Xは 0く X ≤ 1を満足する数値、 から成り且つ量子力学的なトンネル効果が生じる 厚みを有している第 1の層と、 A l y G a - y ここで、 yは yく x 及び 0≤ y < 1を満足する数値、 から成り且つ前記第 1の層よりも厚く 且つ 1 0 n m〜 5 0 0 n mの厚みを有している第 2の層との複合層で構 成することができる。 これにより、 前記第 1導電型半導体層又は前記バ ッファ層の抵抗の増大を抑えることができる。 図 面 の簡 単 な 説 明
図 1は、 本発 明 の 第 1の実施形態 に 従 う の 発 光 ダイ ォ ー ド を概略的 に示す 中央縦断面 図 で あ る 。
図 2は、 図 1 の バ ッ フ ァ 層 の 一 部 を 拡大 し て 示す断面 図 で あ る 。
図 3は、 図 1 の 活性層 の一部 を 拡大 し て示す断面 図 で あ る 。
図 4は、 本発 明 の 第 2の実施形 態 に 従 う の 発 光 ダ イ ォー ド を概略的 に示す 中央縦断面 図 で あ る 。 発明実施するための最良の形態
次に、 本発明の第 1の実施形態に従ぅ窒化ガリ ゥム系化合物半導体発 光素子と しての発光ダイォード及びその製造方法を図 1〜図 3を参照 して説明する。
図 1に概略的に示す本発明の第 1の実施形態に従う発光ダイォー ド は、 不純物がドープされたシリコン単結晶基板から成る低抵抗基板 1 と. n型バッファ層 2と、 第 1導電型半導体層としての n型半導体層 3 と、 活性層 4と、 第 2導電型半導体層としての p型半導体層 5と、 第 1の電 極としてのァノード電極 6 a と、 第 2の電極としてのカソード電極 6 b とを有している。 なお、 n型半導体層 3が n型クラッ ド層と呼ばれるこ ともあり、 また、 p型半導体層 5が p型クラッ ド層と呼ばれることもあ る。 また、 n型バッファ層 2を第 1導電型半導体層の一部と考えること もできる。
基板 1は、 導電型決定不純物として、 例えば A s (砒素） を含む n型 シリ コン単結晶から成る。 この基板 1のバッファ層 2が配置されている 側の主面 l aは、 ミラー指数で示す結晶の面方位において （ 1 1 1 ) ジ ヤス ト面である。 この基板 1 の不純物濃度は、 5 X 1 0 1 8 c m— 3〜 5 X 1 0 1 。 c m— 3程度であり、 この基板 1の抵抗率は 0. 0 0 0 1 Q ' c m〜 0. O l Q . c m程度である。 抵抗率が比較的低い基板 1は ァノード電極 6 a とカソード電極 6 b との間の電流通路と して機能す る。 また、 基板 1は、 比較的厚い約 3 5 0 μ mの厚みを有し、 バッファ 層 2、 n型半導体層 3、 活性層 4及び p型半導体層 5から成る主半導体 領域の支持体として機能する。 バッファ層 2は全体的に見て n型半導体 として機能する。
基板 1の一方の主面 1 aの全体を被覆するよう配置されたバッファ 層 2は、 図 1では 1つの層で概略的に示されているが、 実際には図 2に 示すように複数の第 1の層 2 a と複数の第 2の層 2 b とが交互に積層 された複合層から成る。 この実施形態では、 バッファ層 2が 5 0個の第 1の層 2 a と 5 0個の第 2の層 2 わとで構成されている。
第 1の層 2 aは、 化学式 A l x G a i— x ここで、 xは 0 < x≤ 1を満足する任意の数値、で示すことができる材料で形成される。即ち、 第 1の層 2 aは、 A 1 N (窒化アルミニゥム） 又は A l G a N (窒化ガ リ ウム アルミニウム ） で形成される。 この実施形態では、 前記式の Xが 1 とされた材料に相当する A 1 N (窒化アルミニウム） が第 1の層 2 aに使用されている。 第 1の層 2 aは、 絶縁性を有し且つ量子力学的 トンネル効果を得ることができる極く薄い厚さを有する。 第 1の層 2 a の格子定数及び熱膨張係数は第 2の層 2 bより もシリ コン基板 1に近 い。従って、第 1の層 2 aは第 2の層 2 bよりもバッファ作用が大きレヽ。
第 2の層 2 bは、 ィ匕学式 A 1 v G a t y N、 ここで、 yは、 yく x、 0≤ y < 1を満足する任意の数値、 で示すことができる半導体材料に n 型導電型決定不純物がドープされたものから成る。 即ち、 第 2の層 2 b は、 n型導電型決定不純物を含む G a N (窒化ガリ ウム） 又は A l G a N (窒化ガリ ウム アルミニウム） から成る。 第 2の層 2 bの厚みは第 1の層 2 aの厚みよりも大きレ、。 第 2の層 2 bとして n型 A l G a Nを 使用する場合には、 第 2の層 2 bの電気抵抗の増大を抑えるために、 y を 0 < y < 0. 8を満足する値即ち 0よりも大きく且つ 0. 8よりも小 さくすることが望ましい。 第 2の層 2 bは第 1の層 2 aの電気的接続の ための導電体又は半導体として機能する。
バッファ層 2の第 1の層 2 aの厚みは、 好ましくは 0. 5 n m〜1 0 n m即ち 5〜 1 0 0オングス トローム、 より好ましくは 1 ηπ！〜 8 n m である。 第 1の層 2 aの厚みが 0. 5 n m未満の場合にはバッファ層 2 の上面に形成される n型半導体層 3、 活性層 4、 及び p型半導体層 5の 全ての平坦性が良好に保てなくなる。 第 1の層 2 aの厚みが 1 0 n mを 超えると、 量子力学的トンネル効果を良好に得ることができなくなり、 バッファ層 2の電気的抵抗が増大する。
第 2の層 2 bの厚みは、 好ましくは 1 0 n m〜5 O O n m即ち 1 0 0 〜 5 0 0 0オングス トロームであり、 より好ましくは 1 0 nm〜3 0 0 n mである。 第 2の層 2 bの厚みが 1 0 n m未満の場合には、 基板 1 と 第 2の層 2 b との間のエネルギバンドの不連続性が比較的大きくなり、 発光素子の動作時のアノード電極 6 a と力ソード電極 6 b との間の抵 抗及ぴ電圧が比較的大きくなる。 また、 第 2の層 2 bの厚みが 1 0 n m 未満の場合には、 第 2の層 2 bの上に形成される一方の第 1の層 2 a と 第 2の層 2 bの下に形成される他方の第 1の層 2 a との間の電気的接 続が良好に達成されず、 バッファ層 2の電気的抵抗が増大する。 第 2の 層 2 bの厚みが 5 0 0 n mを超えた場合には、 バッファ層 2全体に対す る第 1の層 2 aの割合が低下し、 バッファ機能が相対的に小さくなり、 バッファ層 2の上の半導体領域の平坦性が良好に保てなくなる。 バッフ ァ層 2は、 この上に形成する n型半導体層 3、 活性層 4、 p型半導体層 5の結晶性及び平坦性の改善に寄与する。
バッファ層 2の上に配置された n型半導体層 3は、 例えば n型 A 1 χ G a i _ x N、 ここで xは 0 ≤ xく 1を満足する数値、 から成る窒化ガリ ゥム系化合物半導体、 即ち n型 G a N (窒化ガリ ウム） 又は n型 A 1 G a N (窒化ガリ ウム アルミニウム） で形成されている。 なお、 この実 施形態の n型半導体層 3は x = 0に相当する n型 G a Nから成る。
n 型 半導体層 3 の上 に 形成 さ れた 多重井戸即 ち M Q W (Multi-Quantum-Well) 構造の活性層 4は、 図 1では 1つの層で概略 的に示されているが、 実際には図 3に示すように複数の障壁層 7と複数 の井戸層 8 と複数の第 1及び第 2の補助層 9、 1 0の積層体である。 即 ち活性層 4の n型半導体層 3側の主面 4 aから p型半導体層 5側主面 4 bに向って障壁層 7、 第 1の補助層 9、 井戸層 8、 及ぴ第 2の補助層 1 0から成る組み合せが繰返して配置され、 更にこの組み合せの上に障 壁層 7が配置されている。 換言すれば、 活性層 4の n型半導体層側主面 4 aを提供している最も下側の障壁層 7の上に、 第 1の補助層 9と井戸 層 8 と第 2の補助層 1 0と障壁層 7 との組み合せが繰返して配置され ている。 この実施形態では、 井戸層 8、 第 1及び第 2の補助層 9、 1 0 がそれぞれ 1 5層であり、 障壁層 7が 1 6層である。 本発明では、 基板 1の直ぐ上の障壁層 7を第 1の障壁層と呼び、 また、 第 1の障壁層の上 に第 1 の補助層 9 と井戸層 8 と第 2の補助層 1 0 とを介して配置され た障壁層 7を第 2の障壁層と呼んでいる。 即ち、 井戸層 8を基準にして n型半導体層 3側に配置された障壁層 7 を第 1の障壁層と呼び、 p型半 導体層 5側に配置された障壁層 7を第 2の障壁層と呼んでいる。 第 1及 び第 2の障壁層の呼び方を使用して活性層 4の構成を表現すると、 活性 層 4は第 1 の障壁層 7 と第 1 の補助層 9 と井戸層 8 と第 2の補助層 1 0と第 2の障壁層 7とを有し、 更に、 第 2の障壁層 7の上に、 第 1の捕 助層 9 と井戸層 8 と第 2の補助層 1 0 と第 2の障壁層 7 と同様な機能 を有する複数の層を有する。
各障壁層 7は、 化学式 I n y G a i— y N、 ここで、 yは 0 < y ≤ 0. 5を満足する数値、 で示すことができる窒化ガリ ゥムインジウム化合物 半導体から成る。 この障壁層 7における yのより好ましい範囲は 0. 0 1〜0. 1であり、 更に好ましい範囲は 0. 0 1〜0. 0 5である。 本 実施形態では、 各障壁層 7が y = 0. 0 3に相当する I n。 。 3 G a。. 9 7 Nで形成されている。 各障壁層 7の厚みは、 5〜2 0 nmであること が望ましく、 本実施形態では 1 0 n mとした。 各障壁層 7は、 エネルギ 一バンド図において井戸層 8よりも大きいバンドギヤップを有する。 各井戸層 8は、 化学式 I n x G a i_x N、 ここで Xは、 0 < x≤ 0. 5、 x > yを満足する数値、 で示すことができる窒化ガリウムインジゥ ム化合物半導体から成る。 この井戸層 8は、 障壁層 7よりも小さいバン ドギャップを得るために、 障壁層 7における I nの混合比 yよりも大き い I nの混合比 Xを有する。 井戸層 8における Xの好ましい範囲は 0. 0 1〜0. 4であり、 より好ましい範囲は 0. 0 2〜0. 3である。 本 実施形態では、 各井戸層 8が x = 0. 2に相当する I n。 2 G a Q 8 N で形成されている。 各井戸層 8の厚みは l〜1 0 n mであることが望ま しく、 本実施形態では 3 n mとした。
各井戸層 8 とこの下側の第 1の障壁層 7 との間に配置された第 1の 捕助層 9は、 第 1の障壁層 7の G a と井戸層 8の I nの相互拡散を抑制 するためのものであって、 化学式 A l a G a b I n i— a— b N、 ここで、 a、 bは、 0 < a、 bく 1、 a + b≤ 1を満足する数値、 で示すことが できる A 1 を含む窒化物系化合物半導体で形成されている。 即ち、 第 1 の補助層 9は、 A 1 N (窒化アルミニウム） 又は A l G a N (窒化ガリ ゥム アルミニウム） 又は A l G a l n N (窒化ィンジゥム ガリ ウム アルミニウム）から成る。 A 1の割合 aの好ましい範囲は 0. 0 1〜0. 9であり、 より好ましい範囲は 0. 1〜0. 7である。 本実施形態の第 1の補助層 9は、 a = 0. 5、 b = 0. 5に相当する A 1。.5G a Q.5Nか ら成る。 第 1の補助層 9における A 1 の割合 aは第 2の補助層 1 0の A 1 の割合 a ' よりも小さレ、。 第 1の補助層 9の厚みは好ましくは 0. 1 ~ 2 0 n mであり、 より好ましくは 0. 5〜： I . 5 nmであり、 本実施 形態では 0. 8 nmである。 この第 1の補助層 9は第 2の補助層 1 0よ り も薄く形成されている。 井戸層 8 とこの上側の第 2の障壁層 7 との間に配置された第 2の補 助層 1 0は、 主として井戸層 8の I nの蒸発を抑制するためのものであ つて、 化学式 A l a' G a b, I ri i a' — b' N、 ここで、 a ' 、 b' は、 0 < a ' 、 b ' ≤ 1 , a ' + b ' ≤ 1 , a ' > aを満足する数値、 で示 すことができる A 1 を含む窒化物系化合物半導体で形成されている。 即 ち、 第 2の補助層 1 0は、 A 1 N (窒化アルミ二ゥム） 又は A l G a N (窒化ガリ ゥム アルミニウム） 又は A l G a I n N (窒化インジウム ガリ ウム アルミニウム） から成る。 第 2の補助層 1 0の A 1 の割合 a ' の好ましい範囲は 0. 0 1〜 1であり、 より好ましい範囲は 0. 1 〜 1であり、 本実施形態では a ' = 1、 b ' = 0である。 従って、 本実 施形態に従う第 2の補助層 1 0は A 1 Nから成る。 第 2の補助層 1 0に よって I nの蒸発の抑制を良好に達成するために、 A 1 の割合 a ' を第 1の補助層 9の A 1 の割合 a より も大きく設定し且つ第 2の補助層 1 0の厚みを第 1の補助層 9よりも厚く設定することが望ましい。 第 2の 補助層 1 0の厚みは、 好ましくは 0. 5〜 3 nmであり、 より好ましく は l〜 2 n mであり、 本実施形態では 1. 5 n mに設定されている。 上述から明らかなように、 第 1の補助層 9の機能は主と して第 1の障 壁層 7の G a と井戸層 8の I nの相互拡散の抑制であり、 第 2の補助層 1 0の機能は主として井戸層 8の I n (インジウム） の蒸発を抑制であ る。 第 1及ぴ第 2の補助層 9、 1 0の A 1 (アルミニウム） は上述の相 互拡散の抑制及び I nの蒸発を抑制の両方の機能を有する。 しかし、 A 1 (アルミニウム） の割合 a、 a ' が大きくなると、 第 1及び第 2の補 助層 9、 1 0の電気抵抗が増大する。 また、 第 1及び第 2の補助層 9、 1 0の厚みが増大するに従って第 1及び第 2の補助層 9、 1 0の電気抵 抗が增大する。 このため、 第 1及び第 2の補助層 9、 1 0の 1 (アル ミニゥム） の割合 a、 a ' 及び第 1及び第 2の補助層 9、 1 0の厚みを 制限することが必要になる。 第 2の補助層 1 0の A 1 による I nの蒸発 抑制に基づく活性層 4の発光特性の向上効果は、 第 1の補助層 9の A 1 による相互拡散の抑制に基づく活性層 4の発光特性の向上効果より も 大きい。 従って、 第 2の補助層 1 0の A 1 の割合 a ' を第 1の補助層 9 の A 1 の割合 a より も大きく設定し且つ第 2の補助層 1 0の厚みを第 1の補助層 9よりも厚く設定することが望ましい。
活性層 4の上に配置された p型半導体層 5は、 好ましくは、 化学式 A 1 y G a ！ _y N, ここで、 yは、 0≤ y < 1を満足する数値、 で示 すことができる G a N (窒化ガリ ウム） 又は A l G a N (窒化ガリウム アルミニウム） に p型不純物をドープしたものから成る。 この実施形態 の p型半導体層 5は y = 0に相当する p型 G a Nから成る。 なお、 活性 層 4 と p型半導体層 5 との間に p型 A l G a N層等の別の窒化ガリ ゥ ム系化合物半導体層を介在させることができる。
ァノード電極 6 aは p型半導体層 5の上面の中央に配置され且つ p 型半導体層 5に電気的に接続されている。 なお、 p型半導体層 5 とァノ ード電極 6 a との間に p型コンタク ト層を設けることができる。 また、 活性層 4とァノード電極 6 a との間に周知の電流制限層を設けること ができる。 力ソード電極 6 bは基板 1の下面に配置され且つ基板 1に電 気的に接続されている。
次に本発明の第 1の実施形態に従う発光ダイォードの製造方法を説 明する。
まず、 n型不純物が導入された n +型シリ コン半導体から成る基板 1 を用意する。 バッファ層 2を形成するためのシリコン基板 1の一方の主 面 l aは、 ミラー指数で示す結晶の面方位において （ 1 1 1 ) ジャス ト 面、 即ち正確な （ 1 1 1 ) 面である。しかし、 （ 1 1 1 ) ジャス ト面に対 して数度の角度範囲で基板 1の主面 1 aを傾斜させることができる。 次に、 基板 1の主面 1 a上に第 1導電型半導体層の 1部としてのバッ ファ層 2を形成する。 このバッファ層 2は、 周知の MO C VD (Metal Organic Chemical Vapor Deposition) 即ち有機金属化学気相成長 法によって A 1 Nから成る第 1.の層 2 a と G a Nから成る第 2の層 2 b とを繰返して積層することによって形成する。 即ち、 シリ コン単結晶 の基板 1を MO C VD装置の反応室内に配置し、 まず、 サーマルアニー リ ングを施して表面の酸化膜を除去する。 次に、 反応室内に TMA (ト リ メチルアルミニウム） ガスと NH3 (アンモニア） ガスを約 2 7秒間 供給して、 基板 1の一方の主面に厚さ約 5 nmの A 1 N層から成る第 1 の層 2 aを形成する。 本実施形態では基板 1の加熱温度を 1 1 2 0°Cと した後に、 TM Aガスの流量即ち A 1 の供給量を約 6 3 μ m o 1 /m i n、 NH3 ガスの流量即ち NH3 の供給量を約 0. 1 4 m o l Zm i n と した。 続いて、 基板 1の加熱温度を 1 1 2 0 と し、 TMAガスの供 給を止めてから反応室内に TMG (ト リメチルガリ ウム） ガスと NH3
(アンモニア） ガスと S i H4 (シラン） ガスを約 8 3秒間供給して、 基板 1の一方の主面に形成された上記 A I Nから成る第 1 の層 2 a の 上面に、 厚さ約 3 O n mの n型の G a Nから成る第 2の層 2 bを形成す る。 ここで、 S i H4 ガスは形成膜中に n型不純物と しての S i を導入 するためのものである。 本実施形態では、 TMGガスの流量即ち G aの 供給量を約 6 3 /z m o l ノ m i n、 NH3 ガスの流量即ち NH3 の供給 量を約 0. l A m o l Zm i n S i H4 ガスの流量即ち S i の供給量 を約 2 1 n m o 1 /m i nと した。 本実施形態では、 上述の A 1 Nから 成る第 1 の層 2 a と G a Nから成る第 2の層 2 bの形成を 5 0回繰り 返して A 1 Nから成る第 1の層 2 a と G a Nから成る第 2の層 2 b と が交互に 1 0 0層積層されたバッファ層 2を形成する。 勿論 A 1 Nから 成る第 1の層 2 a、 G a Nから成る第 2の層 2 bをそれぞれ 2 5層等の 任意の数に変えることもできる。
次に、 バッファ層 2の上面に周知の MO C VD法によって n型半導体 層 3、 活性層 4及び p型半導体層 5を順次連続して形成する。
即 ち 、 上 面 に ノ ッ フ ァ 層 2 が 形成 さ れ た 基板 1 を M O C V D 装 置 の反応 室 内 に 配置 し て 、 反応 室 内 に ま ず ト リ メ チ ル ガ リ ウ ム ガ ス 即 ち T M G ガ ス 、 N H 3 ( ア ン モ ニ ァ ） ガ ス 、 S i H 4 ( シ ラ ン） ガ ス を 供給 し て ノ ッ フ ァ 層 2 の 上 面 に n 型 G a N かち 成 る n型半導体層 3を 形成 す る 。 こ こ で 、 シ ラ ン ガ ス は n型半導体層 3中 に n 型 不 純 物 と し て の S i を 導入す る た め の も の で あ る 。 本実施形態 で は バ ッ フ ァ 層 2 が 形 成 さ れ た 基板 1 の 加 熱温度 を 1 0 4 0 °C と した後 、 T M G ガ ス の流量即 ち G a の 供給量 を約 4 . 3 μ mol / m i n , N H 3 ガ ス の 流量即 ち N H 3 の 供 給量 を 約 5 3 . 6 m mol / m i n、 シ ラ ン ガ ス の 流 量即 ち S i の供給量 を 約 1 . 5 n mol Z m i nと し た 。 ま た 、 本実施形態 で は 、 n型半導体層 3の 厚み を約 0 . 2 μ m と し た。 従来 の 一般的発光 ダイ ォー ド の 場合 に は 、 n型半導体層の 厚み が 約 4 . 0 〜 5 . 0 m で あ る 力ゝ ら 、 こ れ に比 べ て 図 1 の n型半導体層 3は かな り 肉 薄 に 形成 さ れ て い る 。 ま た 、 n型半導体層 3の 不純物濃度 は約 3 X I 0 18 c m - a で あ り 、 基板 1 の 不純物濃度 よ り は十分 に低 い， な お 、 本実施形態 に よ れ ばバ ッ フ ァ 層 2 が介在 し て い る の で 、 1 0 4 0 °C の よ う な 比較 的高 い温度 で n型半導体層 3を 形成す る こ と が 可能 に な る 。
次に、 活性層 4 を 図 3 に示す よ う に形成す る 。 ま ず、 n 型半導体層 3の上に MO CVD法によって I n yG a — yNからなる障 壁層 7 を形成す る 。 即 ち 、 基板 1 の加熱温度 を 8 0 0 °C と し 、 反応室内 に T M G ガ ス 、 ア ン モ ニ ア ガス にカ卩 え て ト リ メ チルイ ン ジ ウ ム ガス （以 下、 T M I ガス と い う ） を 供給 し て n型半導体層 3の 上面 に例 え ば I n。. 。 3 G a。. 9 7 Nからなる窒 ィヒ ガ リ ゥ ム イ ン ジ ウ ム ィ匕合 物 半 導体 の 障壁 層 7 を形成す る 。 こ の 工程 にお け る T M G ガス の 供給量 は 1 . 1 /x mol/ m i nであり、 T M I ガス の供給量 は 1 .0 μ πιοΐ m i nである。障壁層 7 の厚み は約 1 0 n m で あ る < な お 、 活性層 4 に含 ま れ別 の 障壁層 7 も 同様 に形成す る （ 次に、障壁層 7 の 上 に MO CVD法によって A l a G a b l n — a —bNからなる第 1の補助層 9を形成す る 。 こ の 実施形態 で は第 1の補助層 9として a = 0 . 5 、 b = 0 . 5 に相 当 す る A l 。. 5 G a o . 5 Nを形成する。 即ち、 反応 室 内 に T M G ガ ス 、 ア ン モ ニ ァ ガ ス にカ卩 え て ト リ メ チ ル ア ル ミ ニ ウ ム ガ ス （ 以 下
T M A ガ ス と レ、 う ） を供給 し て MO C V D法によって A 1 。. 5 G a 0. 5 Nを形成する。 この時の T M G ガ ス の供給量 は 1 . 1 μ mol/ m i nであり、 T M A ガ ス の供給量 は 1 . 2 μ o\/ m i nである。 なお 、 活性層 4 に含 ま れ別 の第 1の補助層 9も 同 様 に 形成す る 。
次に、 第 1の捕助層 9の上に MO C V D法によって I n x G a ！ _ x N からなる井戸層 8 を形成す る 。 即 ち 、 反応室 内 に T M G ガ ス 、 ア ン モ ニ ア ガス にカ卩 え て T M I ガ ス と を 供給 し て 第 1の補助層 9の 上面 に例 え ば I n 0. 2 G a 0. 8 Nからなる窒化 ガ リ ゥ ム イ ン ジ ウ ム化合物 半導体 の 井戸層 8 を 形成す る 。 こ の 工程 に お け る T M G ガ ス の供給量 は 1 . 1 ju molZ m i nであり、 T M I ガ ス の 供給量 は 4 . 5 μ mol/ m i nで ある。 井戸層 8 の厚み は約 3 n m で あ る 。 な お 、 活性層 4 に含 ま れ別 の井戸層 8 も 同様 に形成す る 。
次に、井戸層 8 の上 に MO C V D法によって A l a, G a b, I n x _ a , _ b, Nからなる第 2の補助層 1 0を 形成す る 。 こ の 実施形態 で は 第 2の補助層 1 0として a ' = 1 、 b ' = 0 に 相 当 す る A 1 Nを形成する。 即ち、 反応室 内 に ア ン モ ニ ア ガ ス にカ卩 ぇ て ト リ メ チルア ル ミ ニ ウ ム ガ ス （ T M A ガ ス ） を供給 し て MO C V D法によって A 1 Nを形成する。 この時の T M A ガ ス の 供給量 は 2 . 4 /z molZ m i nである。 な お、 活性層 4 に含 ま れ別 の 第 2の補助層 1 0も 同様 に形成す る 。
次 に 、 基板 1 の加熱温度 を 1 0 4 0 °C と し 、 反応室 内 に T M G ガ ス 、 ア ン モ ニ ア ガ ス 及 ぴ ビ ス シ ク 口 ペ ン タ ジ ェ ニ ル マ グ ネ シ ウ ム ガ ス （ 以 下 、 C p 2 M g ガ ス と レ、 う 。） を 供 給 し て 活性層 4 の 上 面 に p 型 G a N ( 窒 化 ガ リ ウ ム ） か ら 成 る p 型半導体層 5 を形成す る 。 こ こ で 、 C p 2 M g ガス は 半導体層 5 の 中 に p 型導電形不純物 と し て の M g (マ グネ シ ウ ム ） を 導入す る た め の も の で あ る 。 本実施形態 で は、 こ の 時の T M G ガ ス の流量 を約 4 . 3 H mol / m i n , ア ンモ ニ ア ガ ス の 流 量 を 約 5 3 . 6 μ mol / m i n , C p 2 M g ガ ス の流量 を約 0 . 1 2 /z mol Z m i nと し た 。 p 型半導体層 5 の厚みは約 0 . 2 μ ΐη で あ り 、 ま た 、 ρ 型半導体層 5 の不純物濃度 は約 3 X I 0 18 c m 3 で あ る 。
上記 の M O C V D 成長方法 に よ れば、 シ リ コ ン 単結 晶 か ら 成 る 基板 1 の 結 晶 方位 を 良 好 に 引 き 継 レ、 で レ、 る ノく ッ フ ァ 層 2 を形成す る こ と が で き る 。 ま た 、 ノ ッ フ ァ 層 2 の 結晶方位 に対 し て n 型半導体層 3 、 活性層 4 及び p 型半導体層 5 の結晶方位 を 揃 え る こ と が で き る 。
第 1 の電極 と し て の ァ ノ ー ド電極 6 a は 、 例 え ばニ ッ ケ ル と 金 を 周 知 の 真空 蒸 着法等 に よ っ て p 型 半 導体層 5 の 上面 に 付着 さ せ る こ と に よ っ て 形成 し 、 p 型 半導体 層 5 の 表面 に低抵抗接触 さ せ る 。 p 型半導体層 5 の 上面 の う ち 、 ア ノ ー ド電極 6 a の 形成 さ れて い な い領域 は 、 光取 り 出 し領域 と し て 機能す る 。
第 2 の 電極 と し て の 力 ソ ー ド電極 6 b は、 例 え ばチ タ ン と ア ル ミ ニ ウ ム を 周 知 の 真 空蒸着 法等 に よ っ て 基板 1 の 下 面全体 に形成す る 。
本実施形態の発光素子即ち発光ダイォードは次の効果を有する。
( 1 ) 多重井戸構造の活性層 4 の 井戸層 8 と こ の 上 の 障壁 層 7 と の 間 に I n の 蒸 発 を 阻止 す る 機能 を 有す る 第 2 の補助層 1 0 が 配置 さ れ る の で 、 井戸層 8 の 上に MO CV D法によって第 2 の 障壁層 7 を形成す る 時に井戸層 8 の I n の蒸発が 第 2 の補助層 1 0 に よ っ て抑制 さ れ る 。 こ れ に よ り 、 井戸層 8 の 結晶性が 良好 に保 たれ且つ障壁層 7 に 井戸層 8 の I n が 入 り 込む こ と に よ る 障壁層 7 の 結 晶性の劣化 を 防止 す る こ と が で き 、 発光特性の 良 い発光 素子 を提供す る こ と が で き る 。
( 2 ) 活性層 4 の井戸層 8 と こ の 下 の 障壁層 7 と の 間 に I n 及 び G a の 拡散 を 阻止 す る 機 能 を 有す る 第 1 の 補助層 9 が配置 さ れ る の で 、 活性層 4 の 形成工程、 p 型 半導体層 5 の 形成 工程、 及び p 型半導体層 5 の形成 よ り も 後 の 工 程 か ら 選 択 さ れ た 一 つ 又 は複 数又 は こ れ ら の 全部の 工程に お け る 熱処理に お い て 、 障壁層 7 の G a と 井戸層 8 の I n と の 相 互拡散 を 防止 す る こ と が で き る 。 な お 、 第 2 の補助層 1 0 も 第 1 の捕助層 9 と 同様 に 障壁 層 7 の G a と 井 戸層 8 の I n と の 相 互 拡散 を 防止 す る 機能 を有す る 。 こ れ に よ り 、 障壁層 7 及 び井戸層 8 の 結 晶性が 良好 に保た れ、 発光特性 の 良 い発光素子 を提供す る こ と が で き る 。
( 3 ) 第 2 の補助層 1 0 の A 1 の 混合比 を 第 1 の補助 層 9 の A 1 の 混合 比 よ り も 大 き く し 且 つ 第 2 の 補助 層 1 0 の 厚 さ を 第 1 の 補助 層 9 の 厚 さ よ り も 厚 く し た の で 、 井戸層 8 の I n の蒸発 を 良 好 に 抑制 で き る 。 ま た 、 第 1 の 補助層 9 の A 1 の 混合比 を 第 2 の 補助 層 1 0 の A 1 の 混合比 よ り も 小 さ く し 且 つ 第 1 の 補助 層 9 の 厚 さ を第 2 の捕助層 1 0 の厚 さ よ り も 薄 く し た の で 、 第 1 の 補助層 9 の 電気抵抗 の増大 を 抑制 で き る 。
( 4 ) 第 1 及び第 2 の補助層 9 、 1 0 に よ っ て p 型 半 導 体層 5 の 導 電 決 定不 純物 が 活性層 4 に 拡散 す る こ と を 抑制 で き 、 活性層 4 の結晶 劣イ を 防止 で き る 。
( 5 ) バッファ層 2の A 1 Nから成る第 1の層 2 aの格子定数はシリ コン基板 1 と GaN との間の値を有するので、 八 1 1^から成る第 1の層 2 aは、 シリ コン基板 1の結晶方位を良好に引き継ぐことができる。 こ の結果、 バッファ層 2の一方の主面に、 n型半導体層 3、 活性層 4及 び P型半導体層 5等の G. a N系半導体を結晶方位を揃えて良好に形成 することができる。 このため、 発光特性が良くなる。
( 6 ) 第 1の層 2 a と第 2の層 2 bが複数積層されて成るバッファ層 2を介して n型半導体層 3、 活性層 4及ぴ p型半導体層 5等を形成 すると、 これらの平坦性が良くなる。 即ち、 シリ コンから成る基板 1の 一方の主面に、 もし G a N半導体層のみによって構成されたバッファ層 を形成した場合、 シリコンと G a Nとは格子定数の差が大きいため、 こ のバッファ層の上面に平坦性に優れた n型半導体層 3等の G a N系半 導体領域を形成することはできない。 また、 比較的厚い A1Nのみでバッ ファ層を形成すると、 バッファ層の抵抗が大きくなる。 また、 比較的薄 い A1Nのみでバッファ層を形成すると、十分なバッファ機能が得られな い。 これに対し、 本実施形態では、 基板 1 と n型半導体層 3等の G a N系半導体領域との間にシリコンとの格子定数差が比較的小さい A 1 Nから成る複数の第 1の層 2 aが介在し、 且つ第 1の層 2 aの相互間に 第 2の層 2 bが介在した複合構造のバッファ層 2が設けられている。 こ のため、 バッファ層 2の上に平坦性及び結晶性の良い n型半導体層 3 等の G a N系半導体領域を形成することができる。 この結果、 発光特性 が良くなる。
( 7 ) バッファ層 2に含まれている複数の第 1の層 2 aのそれぞれが 量子力学的なトンネル効果の生じる厚さに設定されているので、 バッフ ァ層 2の抵抗の増大を抑えることができる。
( 8 ) シリ コン基板 1 と n型半導体層 3等の G a N系半導体領域と の熱膨張係数の差に起因する歪みの発生を抑制できる。 即ち、 シリ コン の熱膨張係数と G a Nの熱膨張係数とは大きく相違するため、 両者を直 接に積層すると熱膨張係数差に起因する歪みが発生し易い。 しかし、 本 実施形態の A I Nからなる第 1の層 2 aの熱膨張係数はシリ コン基板 1の熱膨張係数と n型半導体層 3等の G a N系半導体領域の熱膨張係 数との中間値を有する。 また。 第 1の層 2 a と第 2の層 2 bとの複合層 から成るバッファ層 2の平均的な熱膨張係数は基板 1 の熱膨張係数と n型半導体層 3等の G a N系半導体領域の熱膨張係数との中間値を有 する。 このため、 このバッファ層 2によって基板 1 と n型半導体層 3 等の G a N半導体領域との熱膨張係数の差に起因する歪みの発生を抑 制することができる。
( 9 ) 第 2の層 2 bの厚みが 1 O n m以上の 3 0 n mに設定されてい るので、第 2の層 2 bの価電子帯と伝導帯とにおける離散的なエネルギ 一準位の発生が抑制され、第 2の層 2 bにおけるキヤリァの伝導に関与 するエネルギ一準位の増大が抑制される。即ち、 第 1の層 2 a と第 2の 層 2 bが超格子状態になることが阻止される。 この結果、基板 1 と第 2 の層 2 bとの間のエネルギバンドの不連続性の悪化が抑制され、 ァノー ド電極 6 a とカソード電極 6 b との間の抵抗及び電圧が低くなる。
次に、 図 4に示す第 2の実施形態に従う発光ダイォードを説明する。 但し、 図 4において図 1 と実質的に同一の部分には同一の符号を付して その説明を省略する。
図 4に示す第 2の実施形態に従う発光ダイオードは、 図 1の第 1の実 施形態に従う発光ダイオー ドの n型半導体層 3に相当するものを有さ ない他は図 1 の第 1 の実施形態に従う発光ダイォードと同一に構成さ れている。 図 4では活性層 4が n型バッファ層 2の上に直接に配置され ている。 従って、 図 4の n型バッファ層 2は本発明の第 1導電型半導体 層として機能している。 図 4の発光ダイオードは、 図 1の肉厚の n型半 導体層 3を介在させて活性層 4を形成する場合に比較して活性層 4に 加わる引っ張り応力が緩和される効果を有する。 このため、 活性層 4の 結晶性が良好となり、 発光素子の発光特性が更に良好になる。
本発明は上述の実施形態に限定されるものでなく、 例えば次の変形が 可能なものである。
( 1 ) 基板 1を単結晶シリ コン以外の多結晶シリ コン又は S i C等 のシリコン化合物又はサファイアとすることができる。
( 2 ) シリ コン基板 1、 バッファ層 2、 n型半導体層 3、 活性層 4 及び p型半導体層 5の導電型を実施形態と逆にすることができる。
( 3 ) バッファ層 2、 n型半導体層 3、 p型半導体層 5の それぞ れ を 、 G a N (窒化ガリ ウム）、 A 1 I n N (窒化ィンジゥム アルミ ニゥム）、 A 1 G a N (窒化ガリ ウム アルミニウム）、 I n G a N (窒 化ガリ ウム インジウム）、 及ぴ A l I n G a N (窒化ガリ ウム イン ジゥム アルミニウム） から選択された窒化ガリ ウム系化合物半導体又 は窒化ィンジゥム系化合物半導体とすることができる。
( 4 ) n型半導体層 3、 及び p型半導体層 5の そ れぞれ を 、 複 数の 半導体層 の組み合せで構成す る こ と が で き る 。
( 5 ) ァ ノ ー ド電極 6 a を透明 電極 と す る こ と が で き る 。
( 6 ) バ ッ フ ァ 層 2 の第 1 の 層 2 a の数 を 第 2 の層 2 b よ り も 1 舉 多 く し て バ ッ フ ァ 層 2 の 最上層 を第 1 の 層 2 a と す る こ と が で き る 。 ま た 、 逆 に 第 2 の層 2 b の 数 を 第 1 の層 2 a の数 よ り も 1 層 多 く す る こ と も で き る 。
( 7 ) 多重量子井戸構造 と せず に 単一量子井戸構造 と す る こ と も で き る 。 こ の場合 に は 、 1 つ の井戸層 8 と 第 1 及 び第 2 の 障壁層 7 と 第 1 及び第 2 の補助層 9 、 1 0 で活性層 を形成す る 。
( 8 ) 活性層 4の中の障壁層 7、 第 1の補助層 9、 井戸層 8、 及び 第 2の補助層 1 0から選択された 1つ又は複数又は全部に n型不純物 又は p型不純物をドープすることができる。
( 9 ) 力 ソ ー ド電極 6 b をバ ッ フ ァ 層 2 に 直接接続す る こ と が で き る 。 産業上の利用の可能性
本発明は発光 ダイ ォー ド等 の 半導体発光素子に利用可能である。

Claims

請 求 の 範 囲
1. 量子井戸構造の活性層を有する半導体発光素子の製造方法であつ て、
第 1導電型半導体層 （ 3 ) を用意する工程と、
前記第 1導電型半導体層 （ 3 ) の上に有機金属化学気相成長法によつ て I n y G a i _y N、 ここで、 yは、 0く y≤ 0. 5を満足する数値、 から成る第 1の障壁層 （ 7) を形成する第 1の工程と、 前記第 1の障壁 層 （ 7 ) の上に有機金属化学気相成長法によって A 1 a G a D I n， 1 — a — b N、 ここで、 a、 bは、 0 < a、 bく 1、 a + b≤ 1を満足する数値、 から成る第 1の補助層 （ 9 ) を形成する第 2の工程と、 前記第 1の補助 層 （ 9 ) の上に、 有機金属化学気相成長法によって I n x G a — χ Ν、 ここで、 χは、 0 < χ≤ 0. 5、 及び yく χを満足する数値、 から成る 井戸層 （8 ) を形成する第 3の工程と、 前記井戸層 （8 ) の上に有機金 属化学気相成長法によって、 A I a, G a b, l n i— a, — b, N、 ここで、 a ' 及び b ' は、 0く a ' 、 b ' く l、 a ' + b ' ≤ 1を満足する数値、 から成る第 2の補助層 （ 1 0) を形成する第 4の工程と、 前記第 2の補 助層 （ 1 0 ) の上に、 有機金属化学気相成長法によって I n y G a N、 ここで、 yは、 0 < y≤ 0. 5を満足する数値、 から成る第 2の障 壁層 （ 7) を形成する第 5の工程とを有して量子井戸構造の活性層 （4) を形成する工程と
を含むことを特徴とする半導体発光素子の製造方法。
2. 更に、 前記第 5の工程の後に前記第 2、 第 3、 第 4及び第 5の工程 と同様な工程を繰返すことによって多重量子井戸構造の活性層 （4) を 形成する工程を含むことを特徴とする請求項 1に従う半導体発光素子 の製造方法。
3. 前記 A l a ' G a b ' I nい a b ' Nから成る第 2の補助層（ 1 0 ) の A 1 の割合 a ' が前記 A 1 a G a b I i^ a b Nから成る第 1 の補助 層 （ 9 ) の A 1の割合 aよりも大きいことを特徴とする請求項 1又は 2 に従う半導体発光素子の製造方法。
4 . 前記 A l a ' G a b ' I n i b, Nから成る第 2の補助層（ 1 0 ) が前記 A 1 a G a b I n i _ b Nから成る第 1の捕助層 （ 9 ) よりも厚 く形成されていることを特徴とする請求項 1又は 2に従う半導体発光 素子の製造方法。
5 . 第 1導電型半導体層 （ 3 ) と量子井戸構造の活性層 （4 ) と第 2 導電型半導体層 （ 5 ) とを順次に有する半導体発光素子であって、 前記活性層 （4 ) 力
前記第 1導電型半導体層 （ 3 ) の上に配置されており且つ I n y G a i — y N、 ここで、 yは、 0く y ≤ 0 . 5を満足する数値、 から成る第 1の 障壁層 （ 7 ) と、
前記第 1 の障壁層 （ 7 ) の上に配置されており且つ A l a G a b I n i — a— b N、 ここで、 a、 bは、 0 < a、 bく 1、 a + b ≤ lを満足する 数値、 から成る第 1 の補助層 （9 ) と、
前記第 1の補助層（ 9 )の上に配置されており且つ I n x G a i _ x N、 ここで、 Xは、 0 < x ≤ 0 . 5、 及ぴ < Xを満足する数値、 から成る 井戸層 （ 8 ) と、
前記井戸層 （ 8 ) の上に配置されており且つ A l a , G a b , I n , _ a - — b , N、 ここで、 a ' 及び b ' は、 0く a ' 、 b ' く 1、 a ' + b ' ≤ 1を満足する数値、 から成る第 2の補助層 （ 1 0 ) と、
前記第 2の捕助層 （ 1 0 ) の上に配置されており且つ I n y G a i — y N、 ここで、 yは、 0く y ≤ 0. 5、 及び yく xを満足する数値、 から 成る第 2の障壁層 （ 7 ) と
を有していることを特徴とする半導体発光素子。
6. 前記活性層が、 多重量子井戸構造の活性層を得るために、 更に、 前 記第 2の障壁層の上に、 前記第 1の補助層 （ 9 ) と前記井戸層 （8 ) と 前記第 2の補助層 （ 1 0) と前記第 2の障壁層 （ 7 ) と同様な機能を有 する複数の層を有していることを特徴とする請求項 5に従う半導体発 光素子。
7. 前記 A l a' G a b' I n i _a' — b' Nから成る第 2の補助層（ 1 0) の A 1 の割合 a ' が前記 A 1 a G a b I n ^ a b Nから成る第 1の補助 層 （ 9 ) の A 1 の割合 aよりも大きいことを特徴とする請求項 5又は 6 に従う半導体発光素子。
8. 前記 A l a' G a b' I n n ' b, Nから成る第 2の補助層（ 1 0) は前記 A 1 a G a b I η _a— b Nから成る第 1の補助層 （ 9 ) より も厚 く形成されていることを特徴とする請求項 5又は 6に従う半導体発光 素子。
9 . 前記第 1導電型半導体層 は 、
A 1 x G a ！ _ x N , こ こ で 、 x は 0 < χ ≤ 1 を満足す る 数値、 か ら 成 り 且つ量子力 学的 な ト ン ネ ル効果が 生 じ る 厚み を 有 し て い る 第 1 の層 （ 2 a ) と 、
A 1 y G a ！ _ y N , こ こ で、 y は y く x 及び 0 ≤ y く 1 を 満足す る 数値、 か ら 成 り 且つ前記第 1 の 層 （ 2 a ) よ り も 厚 く 且 つ 1 0 n m 〜 5 0 0 n m の厚 み を 有 し て い る 第 2 の層 （ 2 b ) と
の 複合層 カゝ ら 成 る こ と を 特徴 と す る 請 求項 5 又 は 6に従 う半導体発光素子。
PCT/JP2003/013858 2002-11-06 2003-10-29 半導体発光素子及びその製造方法 WO2004042832A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004549588A JPWO2004042832A1 (ja) 2002-11-06 2003-10-29 半導体発光素子及びその製造方法
US11/122,620 US7176480B2 (en) 2002-11-06 2005-05-05 Light-emitting semiconductor device having a quantum well active layer, and method of fabrication

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002322826 2002-11-06
JP2002-322826 2002-11-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/122,620 Continuation US7176480B2 (en) 2002-11-06 2005-05-05 Light-emitting semiconductor device having a quantum well active layer, and method of fabrication

Publications (1)

Publication Number Publication Date
WO2004042832A1 true WO2004042832A1 (ja) 2004-05-21

Family

ID=32310398

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013858 WO2004042832A1 (ja) 2002-11-06 2003-10-29 半導体発光素子及びその製造方法

Country Status (5)

Country Link
US (1) US7176480B2 (ja)
JP (1) JPWO2004042832A1 (ja)
CN (1) CN100375301C (ja)
TW (1) TWI238543B (ja)
WO (1) WO2004042832A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004947A (ja) * 2006-06-23 2008-01-10 Samsung Electronics Co Ltd 窒化物半導体発光素子
JP2008511154A (ja) * 2004-08-26 2008-04-10 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
JP2010232322A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp 化合物半導体基板
JP2011501408A (ja) * 2007-10-12 2011-01-06 エイジェンシー フォア サイエンス テクノロジー アンド リサーチ 蛍光体を含まない赤色及び白色窒化物ベースのｌｅｄの作製
KR101321934B1 (ko) 2006-12-04 2013-10-25 서울바이오시스 주식회사 질화물 반도체 발광 소자 및 그 제조방법
JP2014038912A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 半導体発光素子
JP2015043461A (ja) * 2014-11-07 2015-03-05 株式会社東芝 半導体発光素子
JP2015156409A (ja) * 2014-02-19 2015-08-27 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670531B1 (ko) * 2004-08-26 2007-01-16 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2007158132A (ja) * 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
KR100920915B1 (ko) * 2006-12-28 2009-10-12 서울옵토디바이스주식회사 초격자 구조의 장벽층을 갖는 발광 다이오드
US7956370B2 (en) * 2007-06-12 2011-06-07 Siphoton, Inc. Silicon based solid state lighting
US20090032799A1 (en) 2007-06-12 2009-02-05 Siphoton, Inc Light emitting device
KR100877774B1 (ko) * 2007-09-10 2009-01-16 서울옵토디바이스주식회사 개선된 구조의 발광다이오드
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
US8839327B2 (en) * 2008-06-25 2014-09-16 At&T Intellectual Property Ii, Lp Method and apparatus for presenting media programs
US20110114917A1 (en) * 2008-07-21 2011-05-19 Pan Shaoher X Light emitting device
JP5332451B2 (ja) * 2008-09-25 2013-11-06 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
WO2010101335A1 (en) 2009-03-06 2010-09-10 Chung Hoon Lee Light emitting device
US20100308300A1 (en) * 2009-06-08 2010-12-09 Siphoton, Inc. Integrated circuit light emission device, module and fabrication process
US8674383B2 (en) * 2010-01-21 2014-03-18 Siphoton Inc. Solid state lighting device on a conductive substrate
US8722441B2 (en) 2010-01-21 2014-05-13 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
US8283676B2 (en) * 2010-01-21 2012-10-09 Siphoton Inc. Manufacturing process for solid state lighting device on a conductive substrate
EP2600394B1 (en) * 2010-07-29 2017-12-27 NGK Insulators, Ltd. Epitaxial substrate for semiconductor element and production method thereof
US8217418B1 (en) 2011-02-14 2012-07-10 Siphoton Inc. Semi-polar semiconductor light emission devices
US8624292B2 (en) 2011-02-14 2014-01-07 Siphoton Inc. Non-polar semiconductor light emission devices
JP5744615B2 (ja) * 2011-04-28 2015-07-08 シャープ株式会社 窒化物半導体発光ダイオード素子
CN104205369A (zh) * 2012-03-19 2014-12-10 皇家飞利浦有限公司 在硅衬底上生长的发光器件
JP2014067893A (ja) * 2012-09-26 2014-04-17 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
DE102013200507A1 (de) * 2013-01-15 2014-07-17 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement
US9048389B2 (en) 2013-09-23 2015-06-02 Industrial Technology Research Institute Light emitting diode
CN104201262B (zh) * 2014-09-16 2016-08-31 太原理工大学 一种InGaN/AlGaN-GaN基多量子阱结构及其制备方法
CN104362237B (zh) * 2014-10-14 2017-06-27 华灿光电(苏州）有限公司 一种发光二极管的生长方法及发光二极管
US9985168B1 (en) 2014-11-18 2018-05-29 Cree, Inc. Group III nitride based LED structures including multiple quantum wells with barrier-well unit interface layers
CN106410005B (zh) * 2016-10-18 2018-09-04 华灿光电（浙江）有限公司 一种氮化镓基led外延片及其生长方法
CN108538978A (zh) * 2018-04-13 2018-09-14 厦门乾照光电股份有限公司 一种可提高发光效率的led外延结构及其生长方法
US11393948B2 (en) 2018-08-31 2022-07-19 Creeled, Inc. Group III nitride LED structures with improved electrical performance
CN111900237A (zh) * 2020-08-13 2020-11-06 厦门乾照光电股份有限公司 一种紫外led芯片及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065271A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 窒化ガリウム系半導体光発光素子
JPH1084132A (ja) * 1996-09-08 1998-03-31 Toyoda Gosei Co Ltd 半導体発光素子
JPH10200214A (ja) * 1997-01-16 1998-07-31 Nec Corp ｐ型ドーパント材料拡散防止層付き窒化ガリウム系発光素子
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
EP1187229A1 (en) * 2000-02-21 2002-03-13 Sanken Electric Co., Ltd. Light-emitting semiconductor device and method of manufacture thereof
JP2002223042A (ja) * 2000-11-21 2002-08-09 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002299685A (ja) * 2001-03-29 2002-10-11 Lumileds Lighting Us Llc Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3500762B2 (ja) 1995-03-17 2004-02-23 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5684309A (en) * 1996-07-11 1997-11-04 North Carolina State University Stacked quantum well aluminum indium gallium nitride light emitting diodes
JP2001313421A (ja) * 2000-02-21 2001-11-09 Sanken Electric Co Ltd 半導体発光素子及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065271A (ja) * 1996-08-13 1998-03-06 Toshiba Corp 窒化ガリウム系半導体光発光素子
JPH1084132A (ja) * 1996-09-08 1998-03-31 Toyoda Gosei Co Ltd 半導体発光素子
JPH10200214A (ja) * 1997-01-16 1998-07-31 Nec Corp ｐ型ドーパント材料拡散防止層付き窒化ガリウム系発光素子
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
EP1187229A1 (en) * 2000-02-21 2002-03-13 Sanken Electric Co., Ltd. Light-emitting semiconductor device and method of manufacture thereof
JP2002223042A (ja) * 2000-11-21 2002-08-09 Nichia Chem Ind Ltd 窒化物半導体素子
JP2002299685A (ja) * 2001-03-29 2002-10-11 Lumileds Lighting Us Llc Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008511154A (ja) * 2004-08-26 2008-04-10 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
US8053794B2 (en) 2004-08-26 2011-11-08 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof
JP2008004947A (ja) * 2006-06-23 2008-01-10 Samsung Electronics Co Ltd 窒化物半導体発光素子
US8279904B2 (en) 2006-06-23 2012-10-02 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
KR101321934B1 (ko) 2006-12-04 2013-10-25 서울바이오시스 주식회사 질화물 반도체 발광 소자 및 그 제조방법
JP2011501408A (ja) * 2007-10-12 2011-01-06 エイジェンシー フォア サイエンス テクノロジー アンド リサーチ 蛍光体を含まない赤色及び白色窒化物ベースのｌｅｄの作製
JP2010232322A (ja) * 2009-03-26 2010-10-14 Covalent Materials Corp 化合物半導体基板
JP2014038912A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 半導体発光素子
US9012886B2 (en) 2012-08-13 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor light emitting device
JP2015156409A (ja) * 2014-02-19 2015-08-27 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP2015043461A (ja) * 2014-11-07 2015-03-05 株式会社東芝 半導体発光素子

Also Published As

Publication number Publication date
US20050191778A1 (en) 2005-09-01
US7176480B2 (en) 2007-02-13
JPWO2004042832A1 (ja) 2006-03-09
TW200414571A (en) 2004-08-01
CN1692502A (zh) 2005-11-02
TWI238543B (en) 2005-08-21
CN100375301C (zh) 2008-03-12

Similar Documents

Publication Publication Date Title
WO2004042832A1 (ja) 半導体発光素子及びその製造方法
JP3846150B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子および電極形成方法
US7456034B2 (en) Nitride semiconductor device and method for fabricating the same
US6867058B2 (en) Transparent electrode film and group III nitride semiconductor device
CN101276875A (zh) 半导体发光器件和氮化物半导体发光器件
TW200917528A (en) Method for producing light-emitting diode
CN1249821C (zh) 以氮化物为基础的半导体发光器件及其制造方法
TW200414313A (en) Semiconductor device and the manufacturing method thereof
JP2021015952A (ja) 紫外線ｌｅｄ及びその製造方法
WO2003023838A1 (en) n ELECTRODE FOR III GROUP NITRIDE BASED COMPOUND SEMICONDUCTOR ELEMENT
CN102077370A (zh) Ⅲ族氮化物基化合物半导体发光器件及其制造方法
JP5579435B2 (ja) 窒化物系半導体装置およびその製造方法
JP5041883B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法
CN102239574A (zh) 制造发光元件的方法和发光元件
JP3703975B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR100475005B1 (ko) 질화물반도체소자
JP4041908B2 (ja) 半導体発光素子の製造方法
CN101276864A (zh) 发光元件
JP3981797B2 (ja) 半導体発光素子
JP2009516377A (ja) シリコン基板上に高品質の半導体発光デバイスを製造するための方法
JP2001313421A (ja) 半導体発光素子及びその製造方法
JP4058592B2 (ja) 半導体発光素子及びその製造方法
JP2023039861A (ja) 半導体発光デバイス、半導体発光デバイスを作製する方法、コンタクト構造
JP4058593B2 (ja) 半導体発光素子
JP4329984B2 (ja) Ｉｉｉ−ｖ族窒化物半導体の層構造体、その製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

WWE Wipo information: entry into national phase

Ref document number: 20038A05712

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004549588

Country of ref document: JP