WO2001004918A1

WO2001004918A1 - Inductor element

Info

Publication number: WO2001004918A1
Application number: PCT/JP2000/004493
Authority: WO
Inventors: Akira Okamoto; Takeshi Ikeda
Original assignee: Niigata Seimitsu Co., Ltd.
Priority date: 1999-07-07
Filing date: 2000-07-06
Publication date: 2001-01-18
Also published as: TW473747B; CN1222959C; JP2001023821A; EP1197973A1; US6906610B1; HK1046585B; CN1360726A; HK1046585A1; EP1197973A4

Description

明細書ィンダクタ素子

技術分野

本発明は、半導体基板等の各種の基板上に形成されるインダクタ素子に関する c

背景技術

半導体基板上に薄膜成形技術を利用して渦巻き形状のパターン電極を形成し、このパターン電極をィンダクタ素子として利用する半導体回路が知られている。このような半導体基板上に形成されたィンダクタ素子に電流が流れると、渦巻き形状のパターン電極に垂直な方向に磁束が発生するが、この磁束によって半導体基板表面に渦電流が発生して有効磁束を打ち消すため、ィンダクタ素子として有効に機能しなくなるという問題がある。特に、インダクタ素子に流れる信号の周波数が高くなるほどこの傾向が顕著であり、ィンダクタ素子を含む高周波回路を半導体基板上に形成することは難しい。

発明の開示

本発明は、このような点に鑑みて創作されたものであり、その目的は、基板上に形成した場合であっても有効に機能するインダクタ素子を提供することにある本発明のィンダクタ素子は、互いに絶縁された状態で基板上に重ねて形成されてそれそれの一方端同士が接続された 2つの導体を有しており、基板から離間した一方の導体をインダクタ導体として用いるとともに、基板に接近した他方の導体と基板との間を通して、このインダクタ導体の引出線を引き出している。一方端同士が接続された 2つの導体を基板上で重ねて配置し、基板から離れた側の導体をィンダクタ導体として用いた場合に、このィンダクタ導体を基板上に形成しても渦電流等によってインダクタンス成分が消失せずに所定のインダクタンスを有することが実験により確かめられている。特に、このインダクタ導体の引出線を、他方の導体と基板との間を通して引き出すことにより、インダクタ導体によつて発生する有効磁束の流れを遮ることを最小限に抑えることができ、良好な特性を得ることができる。

特に、上述した基板上に 3層以上の金属層を形成し、互いに 1層以上隔たった異なる層の金属層を用いて、上述した 2つの導体と引出線のそれぞれを形成することが望ましい。このような構造とすることにより、インダクタ導体と引出線とを少なくとも 2層以上離すことができるため、引出線を流れる電流による影響をさらに少なくすることができる。

また、 2つの導体の一方端同士の接続を、インダクタ導体の一方端から延びる引出線の一部を利用して行うことが望ましい。ィンダクタ導体と交差する導線 (引出線および接続線）の本数を減らすことができるため、インダクタ導体によつて発生する有効磁束の流れを遮る程度をさらに低減することができる。また、各導体や引出線を露光装置等を用いて製造する場合に、マスクの形状を簡略化することができるため、製造コストおよび製造に要する手間を軽減することができる。

また、本発明のインダクタ素子は、互いに絶縁された状態で基板上に重ねて形成され、それそれの一方端同士が接続された 2つの導体を有しており、基板から離間した一方の導体をィンダクタ導体として用いるとともに、他方の導体の端部であってインダクタ導体に接続されていない側を所定のィンピーダンス素子で終端している。ィンダクタ導体によって発生する有効磁束によって他方の導体にも電流が流れるが、この他方の導体の自由端側の端部をィンピ一ダンス素子で終端することにより、この部分での不要反射を防止して特性改善を行うことが可能になる。また、インピーダンス素子を抵抗、キャパシタ、インダクタのいずれを用いて、あるいはこれらをどのように組み合わせて形成するかによって、他方の導体の周波数特性等を調整することができるため、インピーダンス素子の素子定数を適切な値に調整することによる特性改善も可能になる。

また、上述したインピーダンス素子を構成する抵抗、キャパシ夕、インダク夕の少なくとも一つの素子定数を変更可能にして、この素子定数を可変することにより終端条件を調整することが望ましい。外部から何らかの手段によって、例えば印加する制御電圧の値を変更することによって、ィンピ一ダンス素子全体の素子定数、すなわち終端条件の変更によるインダクタ素子の特性の調整が可能になる ο

特に、上述した基板が半導体基板である場合に、素子定数が変更可能なキャパシタを可変容量ダイォードによって形成することが望ましい。半導体基板を利用して形成した可変容量ダイォ一ドを用いることにより、部品の小型化が可能であるとともに、後から外付け部品を付けて配線等を行う場合に比べて製造工程の簡略化による製造コストの低減が可能になる。同様に、上述した基板が半導体基板である場合に、チャネルを抵抗体として用いた F E Tによって形成することが望ましい。半導体基板を利用して形成した F E Tによる可変抵抗を用いることにより、部品の小型化が可能であるとともに、後から外付け部品を付けて配線等を行う場合に比べて製造工程の簡略化による製造コス卜の低減が可能になる。

また、インピーダンス素子を構成するインダクタは、基板上に所定形状に形成された導体層によって形成することが望ましい。導体の一方端を終端するために用いられるィンダク夕には高い Qが要求されないため、基板上の導体パターンによって実現することが可能であり、しかもこの導体パターンを各種の配線等を行う金属層を利用して同じ工程で形成することが可能になるため、部品の小型化、工程の簡略化およびこれに伴うコストダウンが可能になる。

また、上述した 2つの導体は、ほぼ同一形状あるいは長尺形状に形成することが望ましい。同一形状とすることにより、上層の導体が基板表面と直接対向することがないため、直接対向させたときに基板上に生じる渦電流を低減することができる。また、 2つの導体の形状を長尺形状とすることにより、上層の導体に所定のインダクタンスを持たせることができる。特に、導体を 1周以上の渦巻き形状あるいは蛇行形状に形成した場合には、大きなィンダクタンスを持たせることができるため、比較的低い周波数の回路に組み込む場合に適している。また、導体を 1周未満の周回形状あるいはほぼ直線形状に形成した場合には、渦巻き形状等に形成した場合に比べてィンダク夕ンスを小さくすることができるため、比較的高い周波数の回路に組み込む場合に適している。

また、 2つの導体を渦巻き形状とした場合には、一方の導体の内周端と他方の導体の外周端とを接続することが望ましい。このような接続を行うことにより、基板上にィンダクタ導体を形成した状態でさらに大きなィンダクタンスを確保できることが実験により確かめられており、基板上で有効に機能するインダクタ素子を実現することができる。特に、周回数が 1周以上の渦巻き形状の場合には、この渦巻き形状のィンダクタ導体の内周側端部から引出線を延ばす必要があるが、基板に近い導体と基板との間を通してこの引出線を引き出すことにより、インダクタ導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができる。

また、上述したインダクタ素子は、インダクタンス成分とともにキャパシタンス成分を有する複合素子としての使用に適している。このインダクタ素子は、互いに重なり合った 2つの導体を有しており、その特性にはキャパシタンス成分も含まれるため、ィンダクタやキャパシタと組み合わせて回路の一部とするような用途に用いることができる。図面の簡単な説明

図 1は、第 1の実施形態のインダク夕素子の平面構造を示す図、

図 2は、図 1に示したィンダクタ素子に含まれる上層の導体を示す図、図 3は、図 1に示したィンダク夕素子に含まれる下層の導体の形状を示す図、図 4は、ィンダクタ導体に含まれる 2本の導体の接続状態を示す図、

図 5は、図 1の V— V線拡大断面図、

図 6は、実験結果を示す図、

図 7は、実験結果を示す図、

図 8は、実験結果を示す図、

図 9は、実験結果を示す図、

図 1 0は、インダクタ素子を含む発振回路の回路図、

図 1 1は、図 1 0に示す発振回路の出力特性を示す図、

図 1 2は、図 1 0に示す発振回路の出力特性を示す図、

図 1 3は、第 2実施形態のインダクタ素子の構造を示す図、

図 1 4は、下層の導体の内周端に可変容量ダイォ一ドを接続する場合の構成を示す図、図 1 5は、図 1 4に示した可変容量ダイオードを半導体基板上に形成した場合の断面構造を示す図、

図 1 6は、下層の導体の内周端に可変抵抗を接続する場合の構成を示す図、図 1 7は、インダクタ素子に含まれる導体の変形例を示す図、

図 1 8は、ィンダクタ素子に含まれる導体の変形例を示す図、

図 1 9は、インダクタ素子に含まれる導体の変形例を示す図、

図 2 0は、 2つの導体の端部同士を接続する接続線を省略したィンダクタ素子の変形例を示す図である。発明を実施するための最良の形態

以下、本発明を適用した一実施形態のインダクタ素子について、図面を参照しながら具体的に説明する。

〔第 1の実施形態〕

図 1は、第 1の実施形態のインダクタ素子の平面構造を示す図である。また、図 2は図 1に示したィンダク夕素子に含まれる上層の導体を示す図である。図 3 は図 1に示したィンダクタ素子に含まれる下層の導体の形状を示す図である。本実施形態のィンダクタ素子 1 0 0は、半導体基板 1 1 0の表面に形成された渦巻き形状の 2本の導体 1 2 0、 1 2 2を有している。これら 2本の導体 1 2 0、 1 2 2は、ほぼ同一形状を有しており、半導体基板 1 1 0の表面側から見たときに、上層となる一方の導体 1 2 0と下層となる他方の導体 1 2 2とがほぼ重なるように配置されている。各導体 1 2 0、 1 2 2は、例えば金属薄膜（金属層）、あるいはポリシリコン等の半導体材料によって形成されている。

図 4は、上述した 2本の導体 1 2 0、 1 2 2の接続状態を示す図である。図 4 に示すように、上層の導体 1 2 0の外周端（外縁端）と内周端（中心端）のそれそれには、引出線 1 3 0、 1 3 2が接続されており、上層の導体 1 2 0の内周端と下層の導体 1 2 2の外周端とが接続線 1 3 4によって接続されている。

上層の導体 1 2 0は、インダク夕導体として機能しており、その両端に接続された引出線 1 3 0、 1 3 2を介して、半導体基板 1 1 0上に形成された回路（図示せず）に接続される。図 5は、図 1の V— V線拡大断面図である。図 4および図 5に示すように、半導体基板 1 1 0の表面には、少なくとも 3層の金属層 1 6 0、 1 6 2、 1 6 4が形成されており、半導体基板 1 1 0から最も離間した最上層の金属層 1 6 0を用いてインダクタ導体としての一方の導体 1 2 0が形成され、中層の金属層 1 6 2 を用いて他方の導体 1 2 2が形成されている。

また、最上層の導体 1 2 0の内周端から引き出される引出線 1 3 2は、半導体基板 1 1 0に最も近い最下層の金属層 1 6 4を用いて形成されている。例えば、図 5に示すように、導体 1 2 0の内周端と引出線 1 3 2の一方端とがスルーホール 1 5 0を介して接続されており、最下層の金属層 1 6 4によって形成された引出線 1 3 2が渦巻き形状のィンダクタ導体の各周回部分と直交するように外周側に向けて引き出される。なお、 3つの金属層 1 6 0、 1 6 2、 1 6 4を用いて形成される導体 1 2 0、 1 2 2、引出線 1 3 2および半導体基板 1 1 0のそれそれの間には絶縁層 1 4 0、 1 4 2、 1 4 4が形成されており、相互の絶縁が行われる ο

本実施形態のィンダク夕素子 1 0 0は上述した構造を有しており、上層の導体 1 2 0の両端のそれぞれに接続された引出線 1 3 0、 1 3 2の間に所定のィンダクタンスが現れるため、この上層の導体 1 2 0をインダクタ導体として用いることができる。また、この上層の導体 1 2 0の下側に、この導体 1 2 0とほぼ同一形状を有する導体 1 2 2を形成し、互いの一方端同士を接続線 1 3 4で接続することにより、上層の導体 1 2 2をインダクタ導体として使用した際に半導体基板 1 1 0の表面の渦電流の発生を抑えることができ、上層の導体 1 2 0をィンダク夕導体として有効に機能させることができる。

また、本実施形態のインダク夕素子 1 0 0においては、インダクタ導体としての上層の導体 1 2 0の内周端から引き出される引出線 1 3 2は、最下層の金属層 1 6 4を用いて形成されており、ィンダクタ導体からは他方の導体 1 2 2を挟んだ最も離間した位置に配置されている。したがって、インダク夕導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができ、良好な特性を得ることができる。このように、本実施形態のインダクタ素子 1 0 0は、半導体基板 1 1 0の表面の少なくとも 3層の金属層 1 6 0、 1 6 2、 1 6 4を用いて形成することができるため、半導体基板 1 1 0上に他の部品とともに一体形成して集積化することが可能になる。

ところで、本出願人は、上述した 2つの導体 1 2 0、 1 2 2を基板上に重ねて配置するとともに、それぞれの一方端同士を接続して形成されるインダクタ素子の有効性について、各種の実験を行っており、その実験結果に基づく出願（特願平 1 0— 9 3 8 6 9号）を既に行っている。本実施形態のィンダクタ素子 1 0 0 はその改良であり、 2つの導体 1 2 0、 1 2 2が 2層構造を有していることを利用して、引出線 1 3 2の引き出し位置を工夫することにより、特性の改善を図つたものである。例えば、半導体基板やその他の基板上に単に渦巻き形状のインダクタ導体を形成した場合を考えると、このィンダクタ導体が形成されている金属層に隣接する上層あるいは下層の金属層を用いて引出線を形成しても、ィンダク夕層と引出線とが接近して配置されることに変わりはなく、ィンダクタ導体によつて発生する有効磁束を遮ることになる。しかし、本実施形態のインダクタ素子 1 0 0では、ィンダクタ導体としての一方の導体 1 2 0と引出線 1 3 2との間に他方の導体 1 2 2が配置されているため、ィンダクタ導体 1 2 0と交差するように引出線 1 3 2を引き出した場合の有効磁束の乱れを低減することができる。以下、上述した出願（特願平 1 0— 9 3 8 6 9号）で示した実験結果を引用して、本実施形態のインダクタ素子の有効性を説明する。

図 6は、インダクタ素子 1 0 0に含まれる導体 1 2 0と同じ形状の 1層の電極を有するインダクタ素子の順方向利得を測定した結果を示す図である。また、図 7はインダクタ素子 1 0 0に含まれる導体 1 2 0と同じ形状の 1層の電極を有するィンダクタ素子の順方向利得であって、このィンダクタ素子に導体基板を密着させた場合の特性が示されている。

これらの測定に用いたインダクタ素子は、厚さ 0 . 1 3 mm、比誘電率 3 . 1 7の絶縁部材の表面に、パターン幅が l mm、周回するパターンの隣接間隔が 0 . 2 mm, 周回数が 5ターンの電極が形成されたものが用いられている。図 6に示した特性は、このィンダクタ素子を他の導電性部材から充分離間した状態で測定したものである。また、図 7に示した特性は、このインダクタ素子の反電極側の絶縁部材表面に銅板を密着させた状態で測定したものである。なお、図 6および図 7 (後述する図 8および図 9も同様）の縦軸は対数表示した順方向利得（減衰量）を、横軸は対数表示した入力信号の周波数をそれそれ示している。

渦巻き形状を有する 1層の電極からなるィンダクタ素子は、他の導電性部材から充分離間した状態では、図 6に示すように、入力信号の周波数が高くなればなるほどその順方向利得が小さくなる。これは、所定のインダクタンス Lを有するィンダク夕素子のィンピーダンスは j OJ Lであって、入力信号の周波数に比例して大きくなるためである。

これに対し、このインダクタ素子を銅板に密着させた状態では、図 7に示すように、入力信号が変化しても高い順方向利得が維持される。これは、このインダクタ素子が有するインダクタンスが銅板を接近させることにより小さくなつたために、本来のインダクタとして機能しなくなつたことを示している。インダクタンスが小さくなった原因としては、電極に信号が入力されたときに発生する磁束によって銅板表面に渦電流が生じてこの磁束を打ち消すことが考えられる。なお、上述した測定では、基板として銅板を用いたが、銅板の代わりに半導体基板を用いた場合であっても、基本的には同様の現象が起こる。

図 8は、インダクタ素子 1 0 0に含まれる 2本の導体 1 2 0、 1 2 2と同じ形状および配置の 2層の電極を有するインダクタ素子の順方向利得を測定した結果を示す図である。また、図 9はインダクタ素子 1 0 0に含まれる 2本の導体 1 2 0 , 1 2 2と同じ形状および配置の 2本の電極を有するィンダクタ素子の順方向利得であって、このィンダク夕素子に銅板を密着させた場合の特性が示されてい

^>。

これらの測定に用いたィンダクタ素子は、図 6および図 7に測定結果を示したインダク夕素子に対して、図 1に示した導体 1 2 2に対応する電極を追加した構造を有している。なお、このインダクタ素子に銅板を密着させる場合には、充分に薄い絶縁部材を介して下層の電極と銅板とが配置されている。

渦巻き形状を有する 2層の電極を対向配置したィンダクタ素子は、他の導電性部材から充分離間した状態では、図 8に示す順方向利得特性からわかるように、 1 1 7 M H z近傍に共振点が現れる。これは、一方の電極がインダクタ導体として機能するとともに、 2本の電極間にキャパシタンスが生じるため、このインダク夕素子全体としてはィンダクタンス成分とキャパシタンス成分を有する複合素子として機能するためである。

また、このインダクタ素子を銅板に密着させた状態では、図 9に示すように、共振点の位置（ 1 3 5 M H z ) がずれるが、同じような共振点が現れる。これは、上述した電極の 2重構造を有するインダクタ素子を用いることにより、銅板を密着させてもそのィンダクタンス成分が消失することがなく、ィンダクタ導体としての機能を維持していることを示している。

なお、 2重構造の電極を有するインダクタ素子は、 2本の電極間のキャパシ夕ンスが必ず付随するため、用途としてはその共振特性を利用した回路の一部品として使用することが好ましい。例えば、発振回路、同調回路等に含まれるインダクタ素子 1 0 0として用いることが好ましい。

次に、上述した本実施形態のインダクタ素子 1 0 0を実際の回路の一部品として用いた場合の具体例を説明する。

図 1 0は、本実施形態のインダク夕素子 1 0 0を用いて構成される発振回路の例であり、クラップ発振回路の構成が示されている。このクラップ発振回路では、 2つのキャパシ夕 2 0、 2 2のキャパシタンスがトランジスタ 2 4の端子間容量の数十倍になるように設定されており、キャパシ夕 2 8を介してインダクタ素子 3 0が接続されている。

図 1 1は、図 1 0に示したクラップ発振回路のインダクタ素子 3 0として、図 6に順方向利得の測定結果を示した 1層の電極を有するインダクタ素子を用いた場合の発振回路の出力特性を示す図である。図 1 1に示すように、 1 1 9 M H z の発振周波数が観察された。

また、図 1 2は、図 1 0に示したクラップ発振回路のインダクタ素子 3 0として、図 9に順方向利得の測定結果を示した 2層の電極を銅板に密着させたィンダクタ素子を用いた場合の発振回路の出力特性を示す図である。図 1 2に示すように、 1 2 7 M H zの発振周波数が観察された。

このように、電極を 2層構造としたインダクタ素子は、その一方（インダク夕導体として使用する電極と反対側）に銅板を密着させても、そのインダク夕ンス成分が消失せずにィンダクタ導体として機能していることがわかる。したがって、基本的に同じ構造を有する本実施形態のィンダクタ素子 1 0 0は、上層の導体 1 2 0の他に下層の導体 1 2 2を備えることによって、半導体基板 1 1 0表面に密着するように形成した場合であっても、所定のィンダクタンスを有するィンダク夕素子として有効に機能することができる。

〔第 2の実施形態〕

図 1 3は、第 2の実施形態のインダク夕素子 1 0 O Aの構造を示す図であり、図 4に示した第 1の実施形態のィンダクタ素子 1 0 0に対して所定のィンピ一ダンス素子 2 0 0を追加した点が異なっている。

すなわち、上述した第 1の実施形態のインダクタ素子 1 0 0では、インダクタ導体としての一方の導体 1 2 0とほぼ重なるように配置された他方の導体 1 2 2 に着目すると、一方の端部（図 1に示した例では外周端）のみが接続線 1 3 4に接続されており、内周側が自由端（オーブンの状態）になっている。本実施形態では、導体 1 2 2の内周端をインピーダンス素子 2 0 0によって終端することにより、インダクタ素子 1 0 O A全体の特性を改善あるいは調整することができる。例えば、インダク夕素子 1 0 O Aの一方の導体 1 2 0に電流が流れたときに、他方の導体 1 2 2に誘導電流あるいは接続線 1 3 4を介して直接流れ込む電流が生じるが、他方の導体 1 2 2の内周端をィンピ一ダンス素子 2 0 0を介して終端することにより、この内周端における不要反射を防止することができる。また、インピーダンス素子 2 0 0の素子定数を調整あるいは変更することにより、ィンダクタ素子 1 0 O Aを含む回路の周波数特性の改善や変更が容易となる。例えば、周波数を低くしたい場合にはインピーダンス素子 2 0 0としてインダクタを使用すればよい。反対に周波数を高くしたい場合にはインピーダンス素子 2 0 0としてキャパシ夕を用いればよい。あるいは、インピーダンス 2 0 0は、これらのィンダクタやキャパシ夕あるいは抵抗を任意に組み合わせて形成するようにしてもよい。

また、上述したインピーダンス素子 2 0 0は、最も簡単にはインダクタ、キヤパシタあるいは抵抗のチップ部品を用いることができる。また、図 5に断面構造を示したように、インダクタ素子 1 0 0 Aを構成する 2つの導体 1 2 0、 1 2 2 等を半導体基板 1 1 0上に形成することを考慮すると、インピーダンス素子 2 0 0も半導体製造技術を用いて半導体基板 1 1 0上に形成することが望ましい。例えば、高抵抗体を用いて抵抗を形成したり、所定の面積を有する 2層の金属層を対向させてキャパシタを形成したり、所定形状の導体によってィンダクタを形成する場合が考えられる。なお、インピーダンス素子 2 0 0は単に終端用の素子として用いられるため、これをィンダクタによって実現する場合であってもそれ程高い Qは必要ない。このため、所定形状（例えば渦巻き形状）の導体を半導体基板 1 1 0上に形成して構成されるインダクタをインピーダンス素子 2 0 0として使用することも可能になる。

また、素子定数が外部からの制御手段によつて変更可能なインピーダンス素子 2 0 0を用いるようにしてもよい。図 1 4は、導体 1 2 2の内周端に可変容量ダィオード 2 1 0を接続する場合の構成を示す図である。可変容量ダイオード 2 1 0は、逆バイァスの状態で使用することにより所定のキャパシタンスを有するキャパシ夕として動作し、逆バイァス電圧の大きさを可変することによってキャパシ夕ンスが変更される。この可変容量ダイオード 2 1 0は、直流成分除去用のキャパシ夕 2 1 2を介して導体 1 2 2の内周端に接続されている。

図 1 5は、図 1 4に示した可変容量ダイオード 2 1 0を半導体基板 1 1 0上に形成した場合の断面構造を示す図である。図 1 5に示すように、 n型シリコン基板（n— S i基板）によって形成される半導体基板 1 1 0の表面付近に形成された p ⁺ 領域 2 2 0と、さらにその一部に形成された n ⁺ 領域 2 2 2とを含んでおり、これらの p ⁺ 領域 2 2 0と n ⁺ 領域 2 2 2とが p n接合層を形成している。また、 P + 領域 2 2 0の表面には接地用の電極 2 3 0が形成されており、 n ⁺ 領域 2 2 2の表面には可変の逆バイアス電圧を制御電圧 V cとして印加するための電極 2 3 2が形成されている。電極 2 3 2に正の制御電圧 V cを印加することにより、この制御電圧 V cの大きさに応じてキャパシタンスが変化する可変容量ダィオード 2 1 0を形成することができる。

図 1 6は、導体 1 2 2の内周端に F E T 2 4 0による可変抵抗を接続する場合の構成を示す図である。図 1 6に示すように、可変抵抗は F E T 2 4 0のチヤネルを抵抗体として用いることにより容易に実現することができる。ゲート電極に印加する制御電圧 V cを変更することにより、ソースとドレイン間に形成されるチャネルの抵抗を変更することができる。また、 F E T 2 4 0は、半導体基板 1 1 0の表面付近にソース領域やドレイン領域を形成するとともに、これらの各領域やその間のチャネルが形成される領域の近傍に所定形状の電極を形成することにより、半導体基板 1 1 0上に容易に形成することができる。

このように、外部から印加される制御電圧 V cに応じて素子定数が変更可能なインピーダンス素子を用いて導体 1 2 2の一方の端部を終端することにより、終端条件を変更することができるため、インダク夕素子 1 0 O Aに入出力される信号の周波数等が変更になった場合であっても、この変更に合わせて終端条件を調整することができ、特性の改善が可能になる。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、図 1に示したインダクタ素子 1 0 0 は、上層の導体 1 2 0の内周端と下層の導体 1 2 2の外周端とを互いに接続線 1 3 4を介して接続するようにしたが、反対に上層の導体 1 2 0の外周端と下層の導体 1 2 2の内周端とを互いに接続するようにしてもよい。また、インダク夕素子のインダク夕ンスがある程度小さくなることを許容する場合には、導体 1 2 0、 1 2 2の各外周端同士、あるいは各内周端同士を接続するようにしてもよい。また、上述した実施形態では、インダクタ素子 1 0 0、 1 0 O Aに含まれる 2 本の導体 1 2 0、 1 2 2を渦巻き形状に形成したため、大きなインダク夕ンスを有するインダクタ素子 1 0 0、 1 0 O Aを実現することができる力 2本の導体 1 2 0、 1 2 2を蛇行形状に形成するようにしてもよい（図 1 7 ) 。また、高周波回路の一部品としてこのインダクタ素子 1 0 0、 1 0 O Aを用いる場合には小さなインダク夕ンスで充分であるため、導体 1 2 0、 1 2 2の夕一ン数を減らして 1夕一ン未満に形成したり（図 1 8 ) 、ほぼ直線形状に形成するようにしてもよい（図 1 9 ) 。

また、上述した実施形態では、 2つの導体 1 2 0、 1 2 2の形状をほぼ同じに設定したが、異なる形状に設定するようにしてもよい。例えば、下層の導体 1 2 2のターン数を上層の導体 1 2 0のターン数よりも多く設定するようにしてもよい。このように、上層の導体 1 2 0の下側に下層の導体 1 2 2の全部あるいは一部が配置されると、直接上層の導体 1 2 0が半導体基板 1 1 0と対向しなくなるため、上層の導体 1 2 0による渦電流の発生を有効に防止することができる。また、上述した実施形態では、半導体基板 1 1 0上に 2本の導体 1 2 0、 1 2 2を形成することによりィンダクタ素子 1 0 0、 1 0 0 Aを形成したが、金属等の導体基板上に 2本の導体 1 2 0、 1 2 2を形成したインダクタ素子を実現することもできる。図 9に示した実験結果から、この場合であってもインダクタ素子として有効に機能することが確かめられている。導体基板上に密着させてィンダクタ素子 1 0 0、 1 0 O Aを形成することができれば、金属製のシールドケース等の表面にインダク夕素子 1 0 0、 1 0 0 Aを配置することも可能になり、インダクタ素子の設置スペースの確保が容易となる。

また、上述した各実施形態のインダクタ素子 1 0 0、 1 0 0 Aは、 2つの導体 1 2 0、 1 2 2の一方端同士を接続するために、引出線 1 3 0、 1 3 2とは別の接続線 1 3 4を用いたが、図 2 0に示すように、一方の引出線 1 3 2の一部を用いて 2つの導体 1 2 0、 1 2 2の一方端同士の接続を行うようにしてもよい。この場合には、接続線 1 3 4が不要になるため、構造の簡略化が可能になるとともに、接続線 1 3 4によって不要な磁束を発生したり、インダクタ導体によって発生する有効磁束を乱すことがなくなるため特性の改善が可能になる。産業上の利用可能性

上述したように、本発明によれば、一方端同士が接続された 2つの導体の中の基板から離間した側をィンダクタ導体として用いるとともに、このインダク夕導体の引出線を基板に接近した他の導体と基板との間を通しており、ィンダクタ導体によって発生する有効磁束の流れを遮ることを最小限に抑えることができ、良好な特性を得ることができる。

また、本発明によれば、インダクタ導体によって発生する有効磁束によって他方の導体にも電流が流れるが、この他方の導体の自由端側の端部をィンピーダンス素子で終端することにより、この部分での不要反射を防止して特性改善を行うことが可能になる。

Claims

請求の範囲

1 . 互いに絶縁された状態で基板上に重ねて形成され、それそれの一方端同士が接続された 2つの導体を有し、前記基板から離間した一方の前記導体をィンダク夕導体として用い、このィンダクタ導体の引出線を前記基板に接近した他方の前記導体と前記基板との間を通した位置に配置することを特徴とするィンダクタ素子。

2 . 前記基板上に 3層以上の金属層が形成されており、互いに 1層以上隔たった異なる層の前記金属層を用いて、前記 2つの導体および前記引出線のそれそれを形成することを特徴とする請求の範囲第 1項記載のィンダクタ素子。

3 . 前記引出線の一部を利用して、前記 2つの導体の一方端同士の接続を行うことを特徴とする請求の範囲第 1項記載のィンダクタ素子。

4 . 前記 2つの導体は、ほぼ同一形状を有していることを特徴とする請求の範囲第 1項記載のィンダクタ素子。

5 . 前記 2つの導体は、長尺形状を有しており、それそれの長手方向の一方端同士を接続することを特徴とする請求の範囲第 1項記載のィンダクタ素子。

6 . 前記 2つの導体は、周回数が 1周未満の周回形状を有しており、それそれの一方端同士を接続することを特徴とする請求の範囲第 1項記載のィンダクタ素子

7 . 前記 2つの導体は、周回数が 1周以上の渦巻き形状を有しており、それそれの一方端同士を接続することを特徴とする請求の範囲第 1項記載のィンダク夕素子。

8 . 前記 2つの導体は、周回数が 1周以上の渦巻き形状を有しており、それそれの一方端同士を接続するとともに、前記ィンダクタ導体の内周側端部から引き出される前記引出線を前記他方の導体と前記基板の間を通すことを特徴とする請求の範囲第 1項記載のィンダクタ素子。

9 . 前記 2つの導体は、ほぼ直線形状に形成されており、それぞれの一方端同士を接続することを特徴とする請求の範囲第 1項記載のィンダクタ素子。

1 0 . 前記 2つの導体は、蛇行形状に形成されており、それそれの一方端同士を接続することを特徴とする請求の範囲第 1項記載のィンダクタ素子。

1 1 . 一方の前記導体の内周側端部と他方の前記導体の外周側端部とを接続することを特徴とする請求の範囲第 7項記載のィンダクタ素子。

1 2 . 前記インダクタ素子のインダクタンス成分と、前記 2つの導体間のキャパシタンス成分とを有することを特徴とする請求の範囲第 1項記載のィンダクタ素子。

1 3 . 互いに絶縁された状態で基板上に重ねて形成され、それそれの一方端同士が接続された 2つの導体を有し、前記基板から離間した一方の前記導体をインダク夕導体として用いるとともに、他方の前記導体の端部であって前記ィンダクタ導体に接続されていない側を所定のインピーダンス素子で終端することを特徴とするインダクタ素子。

1 4 . 前記インピーダンス素子は、抵抗、キャパシ夕、インダクタの少なくとも一つの素子定数が変更可能であり、前記素子定数を可変することにより終端条件を変更することを特徴とする請求の範囲第 1 3項記載のィンダクタ素子。

1 5 . 前記基板は、半導体基板であり、

前記キャパシ夕を、前記半導体基板の内外に形成された半導体層を用いた可変容量ダイォ一ドによって形成することを特徴とする請求の範囲第 1 4項記載のィンダクタ素子。

1 6 . 前記基板は、半導体基板であり、

前記抵抗を、前記半導体基板の内外に形成された半導体層を用いた F E Tのチャネルによって形成することを特徴とする請求の範囲第 1 4項記載のィンダクタ素子。

1 7 . 前記 2つの導体は、ほぼ同一形状を有していることを特徴とする請求の範囲第 1 3項記載のィンダクタ素子。

1 8 . 前記 2つの導体は、長尺形状を有しており、それぞれの長手方向の一方端同士を接続することを特徴とする請求の範囲第 1 3項記載のィンダクタ素子。

1 9 . 前記 2つの導体は、周回数が 1周未満の周回形状を有しており、それそれの一方端同士を接続することを特徴とする請求の範囲第 1 3項記載のィンダクタ素子。

2 0 . 前記 2つの導体は、周回数が 1周以上の渦巻き形状を有しており、それぞれの一方端同士を接続することを特徴とする請求の範囲第 1 3項記載のィンダク夕素子。

2 1 . 前記 2つの導体は、ほぼ直線形状に形成されており、それそれの一方端同士を接続することを特徴とする請求の範囲第 1 3項記載のィンダクタ素子。

2 2 . 前記 2つの導体は、蛇行形状に形成されており、それそれの一方端同士を接続することを特徴とする請求の範囲第 1 3項記載のィンダクタ素子。

2 3 . —方の前記導体の内周側端部と他方の前記導体の外周側端部とを接続することを特徴とする請求の範囲第 2 0項記載のィンダクタ素子。

2 4 . 前記インダクタ素子のインダクタンス成分と、前記 2つの導体間のキャパシ夕ンス成分とを有することを特徴とする請求の範囲第 1 3項記載のィンダク夕素子。