[go: up one dir, main page]

WO1990001860A1 - Leiterplatte - Google Patents

Leiterplatte Download PDF

Info

Publication number
WO1990001860A1
WO1990001860A1 PCT/EP1989/000725 EP8900725W WO9001860A1 WO 1990001860 A1 WO1990001860 A1 WO 1990001860A1 EP 8900725 W EP8900725 W EP 8900725W WO 9001860 A1 WO9001860 A1 WO 9001860A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
printed circuit
epoxy resin
particles
glass fiber
Prior art date
Application number
PCT/EP1989/000725
Other languages
English (en)
French (fr)
Inventor
Klaus Hausotter
Christian Spohr
Original Assignee
Teldix Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teldix Gmbh filed Critical Teldix Gmbh
Publication of WO1990001860A1 publication Critical patent/WO1990001860A1/de

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0251Non-conductive microfibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Definitions

  • the invention relates to a printed circuit board with the features of the preamble of claim 1.
  • the circuit boards are drilled and contacted.
  • the printed circuit boards so produced, as z. .. B_. . _ used for military purposes or for space purposes are subjected to a qualification process, among other things, a temperature change test that has to be carried out many times and reaches temperatures from -65 ° C to +125 ° C.
  • the plated-through holes in a chemical process detach from the epoxy resin compound in the area of the cut-out holes and interruptions are formed which render the circuit board unusable.
  • the object of the invention is to create a printed circuit board with little additional effort, in which this disadvantage is avoided.
  • the surfaces of the prepregs impregnated with epoxy resin are additionally coated with non-conductive, dimensionally stable particles, for example in the circuit board according to the invention, before or during the layering.
  • the glass fiber particles adhering to the prepreg are deposited together with the epoxy resin emerging from the prepregs into the spaces between the prepregs and the metal inner layers and in the cut-out holes in the metal inner layers.
  • a rough hole surface is created by the glass fiber particles embedded in the epoxy resin compound, which now protrude into the hole as small glass fiber brushes. This rough bore surface ensures a better connection of the copper through-hole to be made after drilling to the epoxy resin compound and thus prevents the through-hole from tearing.
  • the prepregs 1 impregnated with epoxy resin are coated with non-conductive, dimensionally stable particles, e.g. with glass fiber particles, sprinkled on one or both sides or briefly with one or both surfaces in one with non-conductive dimensionally stable particles, e.g. B. filled with fiberglass filled containers.
  • the printed circuit board is heated under high pressure and the epoxy resin with the glass fiber particles 3 adhering to the surface of the prepregs 1 is pressed between prepregs 1 and inner metal layer 2 and into the cut-out holes 6 of the inner metal layers 2. After the polymerization process, the printed circuit board is provided with the bores required for the through contacts 5 and cleaned.
  • the glass fiber particles 3 embedded in the epoxy resin compound now protrude from the epoxy resin compound of the bore.
  • the bores are provided with Cu vias 5, which are firmly connected to the ends of the glass fiber particles 3, as a further enlargement of part of a wall of the via 5 shown in FIG. 1, bottom left, clearly shows .
  • the voltages that occur in a subsequent temperature change test between the through-hole 5 and the epoxy resin compound that surrounds it are absorbed by the ends of the glass fiber particles 3 firmly anchored in the through-holes 5, and thus the loosening of the through-hole from the epoxy resin compound and the cracking of the through-hole 5 itself are avoided .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Es wird eine Leiterplatte vorgeschlagen, bei deren Herstellung in die Epoxidharzverbindungsmasse zur Vermeidung von Durchkontaktierungs-Unterbrechungen bei grossen Temperaturschwankungen nichtleitende formfeste Partikel, z.B. Glasfaserpartikel (3), bei einem Polymerisationsvorgang eingelagert werden.

Description

Leiterplatte
Die Erfindung betrifft eine Leiterplatte mit den Merkmalen des Oberbegriffs des Anspruchs 1.
Es ist allgemein bekannt, daß bei der Fertigung von hochwertigen Leiterplatte insbesondere Multilayer-Leiterplatten, mit Epoxidharz getränkte Glasfasergewe einlagen, sogenannte Prepregs, metallene mit Freistellbohrungen versehene Metallinnenlagen und Kupferzwischenlagen in mehreren Schichten, je nach Anzah der für die entsprechende elektronische Schaltung die die Leiterplatte später aufnehmen soll, benötigten Verbindungen, übereinander gestapelt und in einem Polymerisationsvorgang miteinander verbunden werden.
Weiter ist bekannt, daß bei dem Polymerisationsvorgang das Epoxidharz aus den Prepregs austritt und sich zwischen den Prepregs und den Metallinnenlagen sowie in den Freistellbohrungen der Metallinnenlagen ablagert.
Nach dem Polymerisationsvorgang werden die Leiterplatten gebohrt und durch- kontaktiert. Die so hergestellten Leiterplatten, wie sie z...B_.._für militäris_che_Zwecke oder für Raumfahrtzwecke verwendet werden, werden in einem Qualifikations- verfahren unter anderem einem vielmals zu durchfahrenden Temperaturwechseltest unterzogen, bei dem Temperaturen von -65 °C bis +125 °C erreicht werden.
Nach diesem Temperaturwechseltest zeigen sich oftmals Schwachstellen an den Durchkontaktierungen. Die- in einem chemischen Verfahren angebrachten Durch- kontaktierungen lösen sich im Bereich der Freistellbohrungen von der Epoxidharz verbindungsmasse und es bilden sich Unterbrechungen, die die Leiterplatte un¬ brauchbar machen.
Aufgabe der Erfindung ist es, mit wenigem zusätzlichen Aufwand eine Leiterplatt zu schaffen, bei der dieser Nachteil vermieden wird.
Die Lösung dieser Aufgabe wird durch das im ersten Patentanspruch angegebene Merkmal gelöst.
Weitere Verbesserungen werden durch die Unteransprüche erreicht.
Die Oberflächen der mit Epoxidharz getränkten Prepregs werden bei der erfin¬ dungsgemäßen Leiterplatte, vor oder während der Schichtung, zusätzlich mit nichtleitenden formfesten Partikeln, z. B. Glasfaserpartikeln, ein oder beidsei tig bestreut oder kurzzeitig mit einer oder beiden Oberflächen in einen mit Glasfaserpartikeln gefüllten Behälter gelegt.
Die weitere Verarbeitung der so behandelten Prepregs mit den anderen zu einer Leiterplatte oder Multilayer-Leiterplatte gehörenden Teilen erfolgt in der bekannten Weise.
Die am Prepreg haftenden Glasfaserpartikel werden beim Polymerisationsvorgang zusammen mit dem aus den Prepregs austretenden Epoxidharz in die Freiräume zwischen den Prepregs und den Metallinnenlagen und in den Freistellbohrungen der Metallinnenlagen abgelagert. Bei dem nachfolgenden Bohren der Leiterplatte entsteht eine rauhe Bohrungsoberfläche durch die in die Epoxidharzverbindungs¬ masse eingelagerten Glasfaserpartikel, die nun als kleine Glasfaserpinsel in die Bohrung hineinragen. Diese rauhe Bohrungsoberfläche gewährleistet eine bessere Anbindung der nach dem Bohren vorzunehmenden Cu-Durchkontaktierung an die Epoxidharzverbindungs- masse und vermeidet damit das Reißen der Durchkontaktierung.
Die Erfindung wird nachfolgend anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.
Die Fig. 1 zeigt in einem Ausführungsbeispiel eine Vergrößerung eines Aus¬ schnitts der Lagen einer Multilayer-Leiterplatte. Bei der Schichtung der Multilayer-Leiterplatte werden die einzelnen Lagen, z.B. in der in Fig. 1 gezeigten Weise, übereinander gestapelt. Vor dem Stapeln werden die Metallinne lagen 2 mit Freistellbohrungen 6 versehen. Die mit Epoxidharz getränkten Prepregs 1 werden vor oder während der Schichtung mit nichtleitenden formfeste Partikeln, z.B. mit Glasfaserpartikeln, ein- oder beidseitig bestreut oder kurzzeitig mit einer oder beiden Oberflächen in einen mit nichtleitenden formfesten Partikeln, z. B. mit Glasfaserpartikeln, gefüllten Behälter gelegt.
Bei dem nach der Schichtung folgenden Polymerisationsvorgang wird die Leiter¬ platte bei starkem Druck erhitzt und das Epoxidharz mit den an der Oberfläche der Prepregs 1 haftenden Glasfaserpartikeln 3 zwischen Prepregs 1 und Metallin¬ nenlage 2 und in die Freistellbohrungen 6 der Metallinnenlagen 2 gepreßt. Nach dem Polymerisationsvorgang wird die Leiterplatte mit den für die Durchkontak- tierungen 5 benötigten Bohrungen versehen und gereinigt.
Die in die Epoxidharzverbindungsmasse eingelagerten Glasfaserpartikel 3 stehen nun aus der Epoxidharzverbindungsmasse der Bohrung hervor. In einem nachfolgenden chemischen Vorgang werden die Bohrungen mit Cu-Durch- kontaktierungen 5 versehen, die mit den Enden der Glasfaserpartikel 3 fest verbunden sind, wie eine in Fig. 1, links unten, gezeigte weitere Vergrößerung eines Teils einer Wand der Durchkontaktierung 5 deutlich zeigt. Die bei einem jetzt folgenden Temperaturwechseltest auftretenden Spannungen zwischen der Durchkontaktierung 5 und der sie umgebenden Epoxidharzverbindungs- masse werden durch die fest in den Durchkontaktierungen 5 verankerten Enden der Glasfaserpartikel 3 aufgenommen und damit ein Lösen der Durchkontaktierung von der Epoxidharzverbindungsmasse und ein Reißen der Durchkontaktierung 5 selbst vermieden.

Claims

Patentansprüche
1. Leiterplatte, bei deren Herstellung mit Epoxidharz getränkte Glasfaser gewebeeinlagen (Prepregs) zum Verbinden der einzelnen Teile der Leiter platte in einem Polymerisationsvorgang verwendet werden, dadurch ge¬ kennzeichnet, daß zusätzlich nichtleitende formfeste Partikel (3) bei dem Polymerisationsvorgang in die Epoxidharzverbindungsmasse ein¬ gelagert werden.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die Partikel (3) Glasfaserpartikel sind.
3. Leiterplatte nach Anspruch 1 und 2, dadurch gekennzeichnet, daß in der Leiterplatte Metallinnenlagen (2) angeordnet sind.
4. Leiterplatte nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Leiterplatte eine Multilayer-Leiterplatte ist.
PCT/EP1989/000725 1988-08-04 1989-06-27 Leiterplatte WO1990001860A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19883826522 DE3826522A1 (de) 1988-08-04 1988-08-04 Leiterplatte
DEP3826522.2 1988-08-04

Publications (1)

Publication Number Publication Date
WO1990001860A1 true WO1990001860A1 (de) 1990-02-22

Family

ID=6360241

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1989/000725 WO1990001860A1 (de) 1988-08-04 1989-06-27 Leiterplatte

Country Status (2)

Country Link
DE (1) DE3826522A1 (de)
WO (1) WO1990001860A1 (de)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2694139A1 (fr) * 1992-07-21 1994-01-28 Aerospatiale Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
WO1999031944A1 (fr) * 1997-12-17 1999-06-24 Laude Lucien Diego Supports de circuit electrique
WO1999044958A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Methods for inhibiting abrasive wear of glass fiber strands
WO1999044959A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Glass fiber-reinforced laminates, electronic circuit boards and methods for assembling a fabric
WO1999044956A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Inorganic particle-coated glass fiber strands and products including the same
WO1999044955A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
WO1999044957A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Glass fiber strands coated with thermally conductive inorganic particles and products including the same
WO2000021900A1 (en) * 1998-10-13 2000-04-20 Ppg Industries Ohio, Inc. Glass fiber-reinforced prepregs, laminates, electronic circuit boards and methods for assembling a fabric
WO2001012702A1 (en) * 1999-07-30 2001-02-22 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
US6949289B1 (en) 1998-03-03 2005-09-27 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
US7354641B2 (en) 2004-10-12 2008-04-08 Ppg Industries Ohio, Inc. Resin compatible yarn binder and uses thereof
JP2014220310A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置、多層基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993023979A1 (en) * 1992-05-15 1993-11-25 Marina Adolfovna Sokolinskaya Substrate for printed circuit boards and method of making it
CN114316519B (zh) * 2022-01-05 2024-03-22 泰山玻璃纤维有限公司 碳-玻混拉板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1048864A (en) * 1962-11-19 1966-11-23 Curran Ind Inc Method of forming printed circuit structures
DE2739494A1 (de) * 1977-08-30 1979-03-08 Kolbe & Co Hans Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche
EP0186831A2 (de) * 1985-01-02 1986-07-09 International Business Machines Corporation Verfahren zum Verbessern der Verbundwirkung zwischen einem lichtempfindlichen Kleber und einem dielektrischen Substrat.
EP0244699A2 (de) * 1986-04-25 1987-11-11 Mitsubishi Plastics Industries Limited Substrat für gedruckte Schaltungsplatte

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3393117A (en) * 1964-02-13 1968-07-16 Cincinnati Milling Machine Co Copper-clad glass reinforced thermoset resin panel
US3617613A (en) * 1968-10-17 1971-11-02 Spaulding Fibre Co Punchable printed circuit board base
JPS49348B1 (de) * 1970-12-25 1974-01-07
US4661301A (en) * 1985-08-14 1987-04-28 Toray Industries, Inc. Method for producing laminate board containing uniformly distributed filler particles

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1048864A (en) * 1962-11-19 1966-11-23 Curran Ind Inc Method of forming printed circuit structures
DE2739494A1 (de) * 1977-08-30 1979-03-08 Kolbe & Co Hans Verfahren zum herstellen von elektrischen leiterplatten und basismaterial fuer solche
EP0186831A2 (de) * 1985-01-02 1986-07-09 International Business Machines Corporation Verfahren zum Verbessern der Verbundwirkung zwischen einem lichtempfindlichen Kleber und einem dielektrischen Substrat.
EP0244699A2 (de) * 1986-04-25 1987-11-11 Mitsubishi Plastics Industries Limited Substrat für gedruckte Schaltungsplatte

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2694139A1 (fr) * 1992-07-21 1994-01-28 Aerospatiale Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
WO1999031944A1 (fr) * 1997-12-17 1999-06-24 Laude Lucien Diego Supports de circuit electrique
BE1011624A4 (fr) * 1997-12-17 1999-11-09 Laude Lucien Diego Supports de circuit electrique.
WO1999044957A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Glass fiber strands coated with thermally conductive inorganic particles and products including the same
WO1999044956A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Inorganic particle-coated glass fiber strands and products including the same
WO1999044955A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
WO1999044959A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Glass fiber-reinforced laminates, electronic circuit boards and methods for assembling a fabric
WO1999044958A1 (en) * 1998-03-03 1999-09-10 Ppg Industries Ohio, Inc. Methods for inhibiting abrasive wear of glass fiber strands
US6949289B1 (en) 1998-03-03 2005-09-27 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
WO2000021900A1 (en) * 1998-10-13 2000-04-20 Ppg Industries Ohio, Inc. Glass fiber-reinforced prepregs, laminates, electronic circuit boards and methods for assembling a fabric
WO2001012702A1 (en) * 1999-07-30 2001-02-22 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
WO2001012701A1 (en) * 1999-07-30 2001-02-22 Ppg Industries Ohio, Inc. Impregnated glass fiber strands and products including the same
US7354641B2 (en) 2004-10-12 2008-04-08 Ppg Industries Ohio, Inc. Resin compatible yarn binder and uses thereof
JP2014220310A (ja) * 2013-05-06 2014-11-20 株式会社デンソー 多層基板およびこれを用いた電子装置、多層基板の製造方法

Also Published As

Publication number Publication date
DE3826522A1 (de) 1990-02-08

Similar Documents

Publication Publication Date Title
DE69210079T2 (de) Zusammenschaltung von gegenüberliegenden Seiten einer Schaltplatine
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
WO1990001860A1 (de) Leiterplatte
DE3545989C2 (de)
EP0361195B1 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE3822071C2 (de) Verfahren zur Herstellung von mehrlagigen starr-flexiblen Leiterplatten
DE69923205T2 (de) Leiterplattenanordnung und verfahren zu ihrer herstellung
EP0440928A2 (de) Verfahren zur Herstellung einer starre und flexible Bereiche aufweisenden Leiterplatte
DE19615395A1 (de) Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung
CH630202A5 (en) Process for producing a printed circuit board having rigid areas and at least one flexible area
DE4012100A1 (de) Leiterplatte mit einer kuehlvorrichtung und verfahren zur herstellung derselben
DE1919421C3 (de) Mehrschichtleiterplatte
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
EP1080615B1 (de) Mehrfachnutzen für elektronische bauelemente, sowie verfahren zum aufbau von bumps, lotrahmen, abstandshalter und dergl. auf dem mehrfachnutzen
EP0254082B1 (de) Mehrlagige, starre und flexible Bereiche aufweisende Leiterplatte
DE19627543A1 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
AT398876B (de) Zwei- oder mehrlagige leiterplatte
DE3546611C2 (de)
DE1145231B (de) Verfahren zur Montage von Magnetkernspeichern
EP0183936A1 (de) Multisubstrat-Schaltungsanordnung und Verfahren zur Herstellung der elektrischer Verbindungen
DE2202077A1 (de) Verfahren zur Herstellung von Mehrlagenleiterplatten
DE4040226C2 (de) Verfahren zur Herstellung von durchkontaktierten Leiterplatten oder Mehrlagenleiterplatten (Multilayern)
DE60132306T2 (de) Unbestückte mehrschichtige Leiterplatte zum ermöglichen einer höheren Verdrahtungsdichte und Verfahren zu deren Herstellung
DE1540512C3 (de) Verfahren zur Herstellung einer Mehrschicht-Letterplatte

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE