[go: up one dir, main page]

TWI868197B - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TWI868197B
TWI868197B TW109127657A TW109127657A TWI868197B TW I868197 B TWI868197 B TW I868197B TW 109127657 A TW109127657 A TW 109127657A TW 109127657 A TW109127657 A TW 109127657A TW I868197 B TWI868197 B TW I868197B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
semiconductor
light
stack
Prior art date
Application number
TW109127657A
Other languages
English (en)
Other versions
TW202141814A (zh
Inventor
楊智詠
王心盈
郭得山
陳昭興
林羿宏
洪孟祥
洪國慶
呂政霖
Original Assignee
晶元光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 晶元光電股份有限公司 filed Critical 晶元光電股份有限公司
Priority to US17/237,825 priority Critical patent/US12230740B2/en
Priority to CN202110441715.0A priority patent/CN113555482A/zh
Publication of TW202141814A publication Critical patent/TW202141814A/zh
Application granted granted Critical
Publication of TWI868197B publication Critical patent/TWI868197B/zh

Links

Images

Abstract

本申請案揭露一種發光元件，包含半導體疊層，包含第一半導體層、活性層、第二半導體層以及暴露區，其中暴露區包含半導體疊層的側壁以及第一半導體層之上表面；第一保護層，覆蓋暴露區以及部分半導體疊層；介電材料疊層，位於半導體疊層上，包含複數介電材料對由不同折射率的介電材料層交互堆疊及一或複數個第一開口；以及金屬結構，位於介電材料疊層上，填入第一開口與第二半導體層電性連接；其中，第一保護層包含第一部分位於暴露區的第一半導體層上表面上且具有第一厚度，以及第二部分位於第二半導體層上且具有第二厚度，第一厚度小於第二厚度。

Description

發光元件及其製造方法
本申請案係關於一種發光元件，更詳言之，係關於一種具有提升亮度的發光元件。
固態發光元件中的發光二極體(LEDs)具有具低耗電量、低產熱、壽命長、體積小、反應速度快以及良好光電特性，例如具有穩定的發光波長等特性，故已被廣泛的應用於家用裝置、指示燈及光電產品等。
習知的發光二極體包含一基板、一n型半導體層、一活性層及一p型半導體層形成於基板上、以及分別形成於p型/n型半導體層上的p、n-電極。當透過電極對發光二極體通電，且在一特定值的順向偏壓時，來自p型半導體層的電洞及來自n型半導體層的電子在活性層內結合以放出光。然而，隨著發光二極體應用於不同的光電產品，對於發光二極體的亮度規格也提高，如何提升其亮度，為本技術領域人員所研究開發的目標之一。
本申請案揭露一種發光元件，包含第一半導體層、活性層、第二半導體層以及暴露區，其中暴露區包含半導體疊層的側壁以及第一半導體 層之上表面；第一保護層，覆蓋暴露區以及部分半導體疊層；介電材料疊層，位於半導體疊層上，包含複數介電材料對由不同折射率的介電材料交互堆疊及一或複數個第一開口；以及金屬結構，位於介電材料疊層上，填入第一開口與第二半導體層電性連接；其中，第一保護層包含第一部分位於暴露區的第一半導體層上表面上且具有第一厚度，以及第二部分位於第二半導體層上且具有第二厚度，第一厚度小於第二厚度。
本申請案揭露一種發光元件，包含一半導體疊層，包含第一半導體層、活性層、第二半導體層以及暴露區，其中暴露區包含第一半導體層的上表面及半導體疊層的側壁；下部保護層，覆蓋暴露區；介電材料疊層，覆蓋半導體疊層，包含複數介電材料對由不同折射率的介電材料交互堆疊以及一或複數個第一開口；金屬結構，位於介電材料疊層上，填入第一開口與第二半導體層電連接；上部保護層，覆蓋半導體疊層以及金屬結構，包含複數個第二開口分別露出暴露區及金屬結構；以及第一電極，位於上部保護層上；其中，介電材料疊層位於上部保護層及下部保護層之間，上部保護層的第二開口包含第二傾斜側壁，第一電極適形覆蓋第二傾斜側壁並接觸暴露區。
1、2:發光元件
3、4:發光裝置
10:基板
10a:基板上表面
12:半導體疊層
121:第一半導體層
121a:第一半導體層上表面
122:第二半導體層
123:活性層
18:透明導電層
180:透明導電層開口
26:蝕刻停止層
28:暴露區
20:第一電極
30:第二電極
36:第二反射結構
360:第二反射結構開口
27:雷射
23a:下部保護層
23b:上部保護層
23:第一保護層
230、231:第一保護層開口
232:上部保護層開口
25:第二保護層
251、252:第二保護層開口
50:第一反射結構
50a、50b、50c、50d:第一子層、第二子層、第三子層、第四子層
501、502:第一反射結構開口
51:載板
511、512:墊片
53:絕緣部
54:反射結構
602:燈罩
604:反射鏡
606:承載部
608:發光單元
610:發光模組
612:燈座
614:散熱片
616:連接部
618:電連接元件
t1、t1’、T、T’:厚度
MS:高台
ISO:走道區
〔圖1A〕顯示本申請案一實施例發光元件1、2之上視圖。
〔圖1B〕顯示本申請案一實施例發光元件1之截面圖。
〔圖1C〕顯示本申請案一實施例發光元件1之局部截面圖。
〔圖1D〕顯示本申請案一實施例發光元件2之截面圖。
〔圖1E〕顯示本申請案一實施例發光元件2之局部截面圖。
〔圖2A至圖2H〕顯示本申請案一實施例發光元件1製造方法中於各階段之上視圖。
〔圖3A至圖3F〕顯示本申請案一實施例發光元件1製造方法中於各階段之截面圖。
〔圖4A至圖4C〕顯示本申請案一實施例發光元件1製造方法中於部分階段之截面圖。
〔圖5A及圖5B〕顯示本申請案一實施例發光元件1製造方法中於部分階段之截面圖。〔圖6A及圖6B〕顯示本申請案一實施例發光元件1中第一反射結構的一截面局部放大圖。
〔圖7A至圖7I〕顯示本申請案一實施例發光元件2製造方法中於各階段之上視圖。
〔圖8A至圖8G〕顯示本申請案一實施例發光元件2製造方法中於各階段之截面圖。
〔圖9A至圖9C〕顯示本申請案一實施例發光元件2製造方法中於部分階段之截面圖。
〔圖10A及圖10B〕顯示本申請案一實施例發光元件2製造方法中於部分階段之截面圖。
〔圖11〕顯示本申請案一實施例發光裝置3之示意圖。
〔圖12〕顯示本申請案一實施例發光元件4之示意圖。
下文中，將參照圖示詳細地描述本發明之示例性實施例，已使得本發明領域技術人員能夠充分地理解本發明之精神。本發明並不限於以下 之實施例，而是可以以其他形式實施。在本說明書中，有一些相同的符號，其表示具有相同或是類似之結構、功能、原理的元件，且為業界具有一般知識能力者可以依據本說明書之教導而推知。為說明書之簡潔度考量，相同之符號的元件將不再重述。
圖1A顯示本申請案一實施例發光元件1之上視圖。圖2A至圖2H顯示本申請案一實施例發光元件1製造方法中各階段之上視圖；圖3A至圖3F顯示發光元件1製造方法中各階段之截面圖。發光元件1之製造方法詳述如下。首先，參照圖2A，在基板10上方形成半導體疊層12，以及在半導體疊層12上形成下部保護層23a。接著，參照圖2B，在半導體疊層12上形成及透明導電層18。圖3A顯示圖2A及圖2B之步驟完成後，沿A-A’線段之截面圖。基板10可以是一晶圓片，與形成於其上的半導體疊層12構成一半導體晶圓。半導體晶圓在後續切割製程後分離成複數個發光元件1，以下的實施例圖示及說明將以單一個發光元件1做代表。
基板10可以是一成長基板，包括用於生長磷化鎵銦(AlGaInP)的砷化鎵(GaAs)基板、及磷化鎵(GaP)基板，或用於生長氮化銦鎵(InGaN)或氮化鋁鎵(AlGaN)的藍寶石(Al2O3)基板，氮化鎵(GaN)基板，碳化矽(SiC)基板、及氮化鋁(AlN)基板。基板10包含一上表面10a。基板10可以是一圖案化基板，即，基板10在其上表面10a上具有圖案化結構(圖未示)。於一實施例中，從半導體疊層12發射的光可以被基板10的圖案化結構所折射，從而提高發光元件的亮度。此外，圖案化結構減緩或抑制了基板10與半導體疊層12之間因晶格不匹配而導致的錯位，從而改善半導體疊層12的磊晶品質。
在本申請案的一實施例中，在基板10上形成半導體疊層12的方法包含有機金屬化學氣相沉積(MOCVD)、分子束磊晶法(MBE)、氫化物氣相磊晶(HVPE)或離子鍍，例如濺鍍或蒸鍍等。
依序在基板10上形成一緩衝結構(圖未示)、第一半導體層121、活性層123和第二半導體層122。緩衝結構、第一半導體層121、活性層123和第二半導體層122構成半導體疊層12。緩衝結構可減小上述的晶格不匹配並抑制錯位，從而改善磊晶品質。緩衝層的材料包括GaN、AlGaN或AlN。在一實施例中，緩衝結構包括多個子層(圖未示)。子層包括相同材料或不同材料。在一實施例中，緩衝結構包括兩個子層，其中第一子層的生長方式為濺鍍，第二子層的生長方式為MOCVD。在一實施例中，緩衝層另包含第三子層。其中第三子層的生長方式為MOCVD，第二子層的生長溫度高於或低於第三子層的生長溫度。於一實施例中，第一、第二及第三子層包括相同的材料，例如AlN，或不同材料，例如AN、GaN、AlGaN。在本申請案的一實施例中，第一半導體層121和第二半導體層122，例如為包覆層(cladding layer)或侷限層(confinement layer)，具有不同的導電型態、電性、極性或用於提供電子或電洞的摻雜元素。例如，第一半導體層121是n型半導體，以及第二半導體層122是p型半導體。活性層123形成於第一半導體層121與第二半導體層122之間。電子與電洞在電流驅動下在活性層123中結合，將電能轉換成光能以發光。可藉由改變半導體疊層12中一個或多個層別的物理特性和化學組成，來調整發光元件1或半導體疊層12所發出的光之波長。
半導體疊層12的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半導體材料，其中0
Figure 109127657-A0305-12-0005-1
x，y
Figure 109127657-A0305-12-0005-2
1；x+y
Figure 109127657-A0305-12-0005-3
1。根據活性層的材料，當半導體疊層12的材料是AlInGaP系列時，可以發出波長介於610nm和650nm之間的紅光或波長介於550nm和570nm之間的黃光。當半導體疊層12的材料是InGaN系列時，可以發出波長介於400nm和490nm之間的藍光或深藍光或波長介於490nm和550nm之間的綠光。當半導體疊層12的材料是AlGaN系列時，可以 發出波長介於400nm和250nm之間的UV光。活性層123可以是單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙面雙異質結構(double-side double heterostructure；DDH)、多重量子井(multi-quantum well；MQW)。活性層123的材料可以是i型、p型或n型半導體。
接著，實施一暴露區28形成步驟。參見圖3A，在此步驟中，由第二半導體層122的上表面往下移除部分的活性層123及第一半導體層121，露出第一半導體層121的上表面121a，形成暴露區28。參見圖2A，相對於暴露區28，其他區域的半導體疊層12形成一高台MS。於本實施例中，暴露區28包含位於半導體疊層12之周圍環繞半導體疊層12的環繞區域以及分佈在半導體疊層12內的內部區域。各暴露區28包含由半導體疊層12側表面所形成的側壁以及由第一半導體層121的上表面121a所形成的底部。然後，於一實施例中，再進一步移除位於半導體疊層12的周圍，環繞區域外的部分第一半導體層121，露出基板上表面10a，形成走道區ISO。走道區ISO分隔並定義出複數個發光單元1，並做為後續切割製程中預備分割線(圖未示)的所在位置。於一實施例中，如圖2A所示，高台MS的輪廓呈波浪狀、鋸齒狀、方波狀或其他非直線的圖案，藉由高台MS輪廓的圖案設計可提高發光元件1的光取出效率。
接著，同樣參照圖2A及圖3A，形成下部保護層23a在暴露區28上。下部保護層23a覆蓋暴露區28的底部、側壁以及部分的第二半導體層122。下部保護層23a相對於半導體疊層12所發出的光線為透明，其材料為非導電材料，包含有機材料或無機材料。其中有機材料包含Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)、聚醯亞胺(Polyimide) 或氟碳聚合物(Fluorocarbon Polymer)。無機材料包含例如矽膠(Silicone)、玻璃(Glass)或是介電材料，介電材料例如為氧化矽(SiNx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)、氧化鈮(Nb2O5)、氧化鉿(HfO2)、氧化鈦(TiOx)、氟化鎂(MgF2)、氧化鋁(Al2O3)等。下部保護層23a的形成方式包含原子沉積法(Atomic Layer Deposition,ALD)、濺鍍(sputtering)、蒸鍍(evaporation)及旋塗(spin-coating)等方式。於另一實施例中，在半導體疊層12的周圍，下部保護層23a更覆蓋第一半導體層121的側壁。
為了清楚顯示發光元件1製造方法中各階段之上視圖，圖2B至圖2H僅繪示高台MS、當下步驟所形成的層別，或是更繪示當下步驟之前一步驟所形成的層別。
在下部保護層23a形成後，參照圖2B及圖3A，實施一透明導電層18形成步驟。圖2B僅繪示高台MS及透明導電層18。透明導電層18覆蓋第二半導體層122之上表面，並與第二半導體層122電性接觸，包含開口180對應形成在暴露區28上。透明導電層18可以是金屬或是透明導電材料，其中金屬可選自具有透光性的薄金屬層，透明導電材料對於活性層123所發出的光線為透明，包含石墨烯、銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)或銦鋅氧化物(IZO)等材料。於一實施例中，透明導電層18覆蓋部分的下部保護層23a。於另一實施例中。透明導電層18不覆蓋下部保護層23a。於另一實施例中，可以先形成透明導電層18，再形成下部保護層23a。
接著，參照圖2C、圖3B及圖3C，實施一第一反射結構50形成步驟。圖3B顯示圖2A至圖2C之步驟完成後，沿A-A’線段之截面圖。圖2C僅繪示高台MS及第一反射結構50。先在第二半導體層122的上表面形成第一反射結構50，然後以顯影蝕刻等製程，在第一反射結構50中形成相互分離的開 孔501及502。開孔501的位置對應於暴露區28及透明導電層開孔180，開孔502分佈在第二半導體層122上，並暴露其下方的透明導電層18。【0018】於一實施例中，第6A圖顯示第一反射結構50的一截面局部放大圖，第一反射結構50由一對或複數對不同折射率的材料交互堆疊所形成。於本實施例中，如第5A圖所示，第一反射結構50包含一組材料疊層，例如為介電材料，由第一子層50a及第二子層50b交互堆疊所組成。一第一子層50a及一第二子層50b組成一介電材料對。第一子層50a相較於第二子層50b具有較高的折射率，於一實施例中，第一子層50a相較於第二子層50b具有較小的厚度。介電材料包括例如氧化矽、氮化矽、氧氮化矽、氧化鈮、氧化鉿、氧化鈦、氟化鎂、氧化鋁等。藉由不同折射率材料的選擇搭配其厚度設計堆疊成材料疊層構成第一反射結構50，對特定波長範圍的光線提供反射功能，例如為一分佈式布拉格反射器(DBR,distributed Bragg reflector)。
於一實施例中，第一反射結構50更可包含第一子層50a及第二子層50b以外的其他層。例如，第一反射結構50更包含一底層(圖未示)位於第一子層50a(及/或第二子層50b)與半導體疊層12之間。也就是說，先於半導體疊層12上形成底層，接著再形成第一子層50a及第二子層50b。底層為非導電材料，包含有機材料或無機材料，其中無機材料可以是介電材料。底層的厚度大於第一子層50a及第二子層50b的厚度。於一實施例中，底層之形成方式與第一子層50a及第二子層50b不同，例如，底層之形成方式為化學汽相沉積(Chemical Vapor Deposition,CVD)，更佳地，藉由電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)來形成。第一子層50a及第二子層50b之形成方式為濺鍍。
於另一實施例中，如第6B圖所示，第一反射結構50包含複數組材料疊層，第一組材料疊層由第一子層50a及第二子層50b交互堆疊所組成， 第二組材料疊層由第三子層50c及第四子層50d交互堆疊所組成。於一實施例中，第二組材料疊層例如為介電材料，由一第三子層50c及一第四子層50d組成一介電材料對。第三子層50c相較於第四子層50d具有較高的折射率，於一實施例中，第三子層50c相較於第四子層50d具有較小的厚度。第三子層50c與第一子層50a具有不同厚度，第三子層50c與第一子層50a可以是相同材料或不同材料。第四子層50d與第二子層50b具有不同厚度，第四子層50d與第二子層50b可以是相同材料或不同材料。
於另一實施例中，第一反射結構50更可包含一上層(圖未示)位於第一子層50a(及/或第二子層50b)上，相對第二半導體層122之另一側。也就是說，先於半導體疊層12上形成第一子層50a及第二子層50b，接著再形成上層。上層為非導電材料，包含有機材料或無機材料，其中無機材料可以是介電材料。上層的厚度大於第一子層50a及第二子層50b的厚度。於一實施例中，上層之形成方式與第一子層50a及第二子層50b不同，例如，上層之形成方式為化學汽相沉積，更佳地，藉由電漿輔助化學氣相沉積(plasma enhanced chemical vapor deposition，PECVD)來形成。第一子層50a及第二子層50b之形成方式為濺鍍。
於另一實施例中，第一反射結構50包含複數組材料疊層與底層及/或上層。於另一實施例中，於形成第一反射結構50之前，藉由原子沉積法於基板10及半導體疊層20之一表面上形成一緻密層(圖未示)以直接披覆半導體疊層12之表面。於一實施例中，介由緻密層可更緻密的覆蓋填補半導體疊層12之表面缺陷，避免水氣的侵入。緻密層的材料包含無機材料，例如氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、氧化釔、氧化鑭、氧化鉭、氮化矽、氮化鋁或氮氧化矽。於本實施例中，緻密層與半導體疊層12相接之介面包含金屬元素及氧，其中金屬元素包含鋁、鉿、鉭、鋯、釔、鑭或 鉭。緻密層包含一厚度介於50Å~2000Å之間，較佳介於100Å~1500Å之間。
於一實施例中，第一反射結構50的厚度介於0.3μm至6μm。於一實施例中，第一反射結構50的側壁，例如開口501、502的側壁與透明導電層18的內夾角介於5度至80度。
於一實施例中，第一反射結構50在相鄰開口501之間不具有開口502。
於另一實施例中，第一反射結構50並非如圖2C具有複數個開口501、502，而是以複數個分開的島狀(圖未示)分佈於第二半導體層122上。
接著，參照圖2D及圖3C，實施一第二反射結構36形成步驟。圖3C顯示圖2A至圖2D之步驟完成後，沿A-A’線段之截面圖。圖2D僅繪示高台MS及第二反射結構36。第二反射結構36對應形成於透明導電層18及第一反射結構50上，其經由第一反射結構50的開口502與透明導電層18及第二半導體層122電性連接，且包含複數個開口360對應於第一反射結構50的開口501，形成在暴露區28上。第二反射結構36包含一金屬結構，可包含單層金屬或是由複數層金屬所形成之疊層。於一實施例中，第二反射結構36包含阻障層(圖未示)及反射層(圖未示)，阻障層形成並覆蓋於反射層上，阻障層可以防止反射層之金屬元素的遷移、擴散或氧化。反射層的材料包含對於半導體疊層12所發射的光線具有高反射率的金屬材料，例如銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)或上述材料之合金或疊層。阻障層的材料包括鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。於一實施例中，當阻障層為金屬疊層時，阻障層係由兩層或兩層以上的金屬交替堆疊而形成，例如Cr/Pt，Cr/Ti，Cr/TiW，Cr/W，Cr/Zn，Ti/Pt，Ti/W，Ti/TiW，Ti/Zn，Pt/TiW，Pt/W，Pt/Zn，TiW/W， TiW/Zn，或W/Zn等。於另一實施例中(圖未示)，第一反射結構50包含複數個島狀分佈於第二半導體層122上，第二反射結構36經由島狀之間的間隙與透明導電層18及第二半導體層122電性連接。
接著，參照圖2E及圖3D，實施一上部保護層23b形成步驟。圖3D顯示圖2A至圖2E之步驟完成後，沿A-A’線段之截面圖。圖2E僅繪示高台MS、第二反射結構36及上部保護層23b。上部保護層23b形成在第二反射結構36上，覆蓋部分第二反射結構36之上表面，並且覆蓋下部保護層23a。在暴露區28以及暴露區28附近，上部保護層23b與下部保護層23a相疊且連接。
上部保護層23b包含開口230、231以及232。參照圖2E，複數個開口230間隔地設置於上部保護層23b的周圍，露出半導體疊層12周圍暴露區28的底部，也就是第一半導體層上表面121a，其功能及對應截面結構將詳述如後。複數個開口231設置於半導體疊層12內部的暴露區28，露出暴露區28的底部的第一半導體層上表面121a。開口232露出第二反射結構36，於本實施例中僅繪示單一個開口232，然而本發明不限於此，上部保護層23b可包含複數個開口232分別暴露第二反射結構36。於一實施例中，先形成一絕緣材料覆蓋第二反射結構36及暴露區28，接著再利用顯影蝕刻等方式形成開口230、231及232，以形成上部保護層23b。在形成開口230、231的同時，也移除了開口230、231正下方的下部保護層23a。上部保護層23b與下部保護層23a構成一第一保護層23，上部保護層23b與下部保護層23a可為相同材料或不同材料。也就是說，第一保護層23具有複數個開口230間隔地設置於其周圍，露出第一半導體層上表面121a，以及複數個開口231設置於半導體疊層12內部的暴露區28，露出第一半導體層上表面121a。上部保護層23b相對於半導體疊層12所發出的光線為透明，其材料為非導電材料，包含有機材料或無機材料。其中有機材料包含Su8、苯并環丁烯(BCB)、過氟環丁 烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醯亞胺(Polyimide)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer)。無機材料包含矽膠(Silicone)、玻璃(Glass)或是介電材料。介電材料例如為氧化矽(SiNx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)、氧化鈮(Nb2O5)、氧化鉿(HfO2)、氧化鈦(TiOx)、氟化鎂(MgF2)、氧化鋁(Al2O3)等。下部保護層23a的形成方式包含原子沉積法(Atomic Layer Deposition,ALD)、濺鍍(sputtering)、蒸鍍(evaporation)及旋塗(spin-coating)等方式。由於第一保護層23覆蓋暴露區28的側壁，也就是半導體疊層12的側壁，可以保護半導體疊層12，避免在後續製程中可能破壞半導體疊層12。於另一實施例中，在半導體疊層12的周圍，上部保護層23b更覆蓋第一半導體層121的側壁。
接著，參照圖2F及圖3E，實施一電極形成步驟。圖3E顯示圖2A至圖2F之步驟完成後，沿A-A’線段之截面圖。圖2F僅繪示高台MS、上部保護層23b及電極。電極包含第一電極20以及第二電極30，其中第一電極20覆蓋上部保護層23b，經由上部保護層23b的開口230及231，接觸暴露區28底部的第一半導體層121並與其形成電性連接。第二電極30與第一電極20相互分離，形成在上部保護層23b的開口232中，接觸第二反射結構36並與第二半導體層122電性連接。電極包含金屬材料，例如鋁(Al)、鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。
接著，參照圖2G，實施一第二保護層形成步驟。參照圖2H，實施一焊墊形成步驟。圖3F顯示圖2A至圖2G之步驟完成後，沿A-A’線段之截面圖。圖2G僅繪示高台MS、第一電極20、第二電極30及第二保護層25。
第二保護層25形成在第一電極20、第二電極30以及暴露區28上，並延伸覆蓋第一半導體層121的側壁及走道區ISO。第二保護層25包含開口251以及252，其中，開口251露出第一電極20，開口251露出第二電極30。於本實施例中僅繪示單一個開口251及單一個開口252，然而本發明不限於此，上部保護層23b可包含複數個開口251及開口252。第二保護層25的材料包括為非導電材料，包含有機材料或無機材料。其中有機材料包含Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)、聚醯亞胺(Polyimide)或氟碳聚合物(Fluorocarbon Polymer)。無機材料包含矽膠(Silicone)、玻璃(Glass)或是介電材料，介電材料例如為氧化矽(SiNx)、氮化矽(SiNx)、氧氮化矽(SiOxNy)、氧化鈮(Nb2O5)、氧化鉿(HfO2)、氧化鈦(TiOx)、氟化鎂(MgF2)、氧化鋁(Al2O3)等。於一實施例中，第二保護層25由一對或複數對不同折射率的材料交互堆疊所形成，藉由不同折射率材料的選擇搭配其厚度設計，第二保護層25形成一反射結構，對特定波長範圍的光線提供反射功能，例如為一分佈式布拉格反射器。於一實施例中，類似於第一反射結構50，第二保護層25包含一組或複數組材料疊層，與底層及/或上層。於一實施例中，具有分佈式布拉格反射器的第二保護層25覆蓋半導體疊層12位於走道區ISO的側壁，有利於走道區ISO附近的光摘出，增進發光元件1的亮度。於一實施例中，具有分佈式布拉格反射器的第二保護層25包含m對介電材料對，第一反射結構50包含n對介電材料對，其中m大於n。於一實施例中，第二保護層的厚度大於第一反射結構50的厚度。
於一實施例中，第二保護層25的厚度可為1μm至6μm。若第二保護層25的厚度小於1μm，較薄的厚度可能會使得第二保護層25的絕緣 性和抗濕性變弱，降低發光元件1的可靠度。於一實施例中，第二保護層25的厚度大於上部保護層23b的厚度。
接著，參照圖2H，在開口251及252內分別形成第一焊墊80a及第二焊墊80b。圖2H僅繪示高台MS、第一電極20、第二電極30、第二保護層25及焊墊。第一焊墊80a與第一電極20相接，和第一半導體層121形成電性連接。第二焊墊80b與第二電極30相接，和第二半導體層122形成電性連接。第一焊墊80a及第二焊墊80b包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)等金屬或上述材料之疊層或合金。第一焊墊80a及第二焊墊80b可由單個層或是多個層所組成。例如，第一焊墊80a及第二焊墊80b可包括Ti/Au、Ti/Pt/Au、Cr/Au、Cr/Pt/Au、Ni/Au、Ni/Pt/Au或Cr/Al/Cr/Ni/Au。在後續切割(dicing)製程完成並形成獨立的發光元件1後，第一焊墊80a及第二焊墊80b以覆晶的方式和一載板(圖未示)上的電路接合，以達到和外部電子元件或外部電源的連接。於另一實施例中，第一焊墊80a及/或第二焊墊80b更可覆蓋於第二保護層25上。於另一實施例中，第一焊墊80a及/或第二焊墊80b可避開暴露區28分佈在半導體疊層12內的內部區域，以避免因高低差造成焊墊與半導體疊層12之間各層介面可能產生的剝離。第一焊墊80a及第二焊墊80b之表面有對應第一反射結構50之開口502形成的複數個凹部(圖未示)，介由該些凹部，於後續封裝製程中，可提升焊墊與載板之間的接合力，以提升製程良率。
最後，沿著走道區ISO，也就是各發光元件1的周圍，將半導體晶圓分割形成複數個發光元件1。於一實施例中，如圖3F所示，用雷射27照射基板10的下表面，雷射27聚焦於基板10內部，使基板10內部形成變質區(圖未示)，再自變質區沿著基板10的晶面形成裂痕將各發光元件1分割開來。 惟本實施例的切割方式並不限於此，任何其他適用於將晶圓切割成發光元件的方法，亦可適用。
於一實施例中，圖4A至圖4C顯示發光元件1製造方法中於圖2A至圖2E之步驟中沿A-A”之部份截面圖。圖4A顯示形成下部保護層23a、透明導電層18與第一反射結構50材料層於半導體疊層12上。其中，下部保護層23a在暴露區28上的厚度為t1。接著，參照圖4B，以蝕刻的方式在第一反射結構50材料層中形成開口501及502，移除暴露區28上方的第一反射結構50材料層。其中，蝕刻包含乾蝕刻，例如為感應耦合核電漿(inductively coupled plasma，ICP)蝕刻。於一實施例中，蝕刻包含乾蝕刻搭配濕蝕刻。在蝕刻第一反射結構50材料層以形成開口502時，由於透明導電層18覆蓋第二半導體層122，所以第二半導體層122不會因蝕刻而造成損傷。在蝕刻第一反射結構50材料層以形成開口501以及移除暴露區28上方的第一反射結構50材料層時，由於下部保護層23a覆蓋暴露區28，所以暴露區28底部的第一半導體層121不會因蝕刻而造成損傷。蝕刻第一反射結構50之步驟完成後，位於暴露區28的下部保護層23a具有厚度t1’。其中厚度t1’大於100Å且厚度t1’小於厚度t1。藉由下部保護層23a覆蓋暴露區28以保護第一半導體層121，可以確保第一反射結構50的開口501可被完全打開，暴露區28上方不殘留其材料層，又可確保第一半導體層121不受損傷。於另一實施中，並非所有暴露區28上的第一反射結構50材料層被移除，而是僅位於半導體疊層12內部區域的暴露區28上的第一反射結構50材料層被移除。
接著，參照圖4C，依序形成第二反射結構36、上部保護層23b以及上部保護層的開口231、232及230(未繪示於圖4C)。上部保護層23b與下部保護層23a構成第一保護層23。在暴露區28以及暴露區28附近的第二半導體層122上，上部保護層23b疊加在下部保護層23a，並與其相接。在形成開口 230、231的同時，也移除了開口230、231正下方的下部保護層23a。也就是說，第一保護層23具有複數個開口230間隔地設置於其周圍，露出第一半導體層上表面121a，以及複數個開口231設置於半導體疊層12內部的暴露區28，露出第一半導體層上表面121a。在暴露區28底部上方的第一保護層23之厚度(即，位於暴露區28的下部保護層23a的厚度t1’與上部保護層23b的厚度之總和)為T，在第二半導體層122上的第一保護層23之厚度(即，位於此處的下部保護層23a厚度與上部保護層23b厚度之總和)為T’，T小於T’。於一實施例中，T與T’之差值大於2000Å。於另一實施例中，T與T’之差值大於3000Å。於一實施例中，位於暴露區28的下部保護層23a的厚度t1’，小於位於第二半導體層122上表面的下部保護層23a的厚度t1。接著，依照前述圖2F至圖2H中的步驟，完成發光元件1。
圖5A及圖5B分別顯示圖2A至圖2F之步驟完成後，沿B-B’線段及C-C’線段之截面圖。參照圖2F及圖5A，第一電極20接觸第一保護層23的開口230所暴露出的第一半導體疊層上表面121a。參照圖2F及圖5B，在沒有開口230的地方，第一保護層23覆蓋半導體疊層12周圍的暴露區28，使第一電極20不接觸第一半導體疊層上表面121a。如此一來，在半導體疊層12周圍，第一電極20經由間隔設置的開口230，間隔地接觸第一半導體疊層上表面121a，使電流在半導體疊層12的周圍均勻擴散。
圖1A顯示依本實施例製造方法所製作的發光元件1之上視圖，圖1B顯示圖1A中沿A-A’線段之截面圖，圖1C顯示圖1B中之局部放大圖。
參照圖1A、圖1B及圖1C，發光元件1包含基板10、半導體疊層12位於基板上10、暴露區28位於半導體疊層12的周圍及內部區域，暴露出第一半導體層上表面121a、透明導電層18位於第二半導體層122上、第一反射結構50位於透明導電層18上，包含複數個開口502暴露出透明導電層18、第 二反射結構36位於第一反射結構50上，經由第一反射結構開口502與透明導電層18及第二半導體層122電性連接。第二反射結構36與第一反射結構50形成一全方位反射鏡(omnidirectional reflector，ODR)，增進光的反射及發光元件1的亮度。第一保護層23覆蓋暴露區28，並延伸覆蓋部分該第二半導體層122的上表面。第一保護層23包含下部保護層23a及上部半導體層23b。其中，下部保護層23a接觸半導體疊層12，更詳言之，下部保護層23a接觸暴露區28側壁及部分底部，上部保護層23b自暴露區28延伸至覆蓋第二反射結構36，包含開口232暴露第二反射結構36。此外，第一保護層23包含開口231位於半導體疊層12內部區域的暴露區28，暴露出第一半導體層上表面121a。於一實施例中，第一保護層23更包含開口230位於半導體疊層12周圍的暴露區28，暴露出第一半導體層上表面121a。在暴露區28底部上方的第一保護層23之厚度為T，在第二半導體層122上的第一保護層23之厚度為T’，T小於T’。於一實施例中，T與T’之差值大於2000Å。於另一實施例中，T與T’之差值大於3000Å。
第一電極20覆蓋第一保護層23上，經由第一保護層開口231及230與第一半導體層121電性連接。第二電極30與第一電極20相互分離，經由上部保護層開口232接觸第二反射結構36，與第二半導體層122電性連接。於一實施例中，第二電極30位於上部保護層開口232中。於另一實施例中，第二電極30位於上部保護層開口232中更延伸至上部保護層23b上。第二保護層25位於第一電極20與第二電極30上，包含開口251暴露第一電極20與開口252暴露第二電極30。如圖1B所示，第二保護層25更覆蓋半導體疊層12周圍的側壁及基板上表面10a。於一實施例中，第二保護層25包含分佈式布拉格反射結構，可以增加光在半導體疊層12周圍的反射，增進發光元件1亮度。 第一焊墊80a位於開口251，並接觸第一電極20。第二焊墊80b位於開口252，並接觸第二電極30。
圖1A顯示本申請案一實施例發光元件2之上視圖。圖7A至圖7I顯示本申請案一實施例發光元件2製造方法中各階段之上視圖；圖8A至圖8G顯示發光元件2製造方法中各階段之截面圖。發光元件2之製造方法詳述如下。發光元件2之部分製程及結構和發光元件1類似，類似的製程及結構請參考發光元件1之說明及圖式，不再贅述，後續將針對差異處詳細說明。首先，參照圖7A至圖7B及圖8A，其步驟如圖2A至圖2B及圖3A說明所述，故於此不再贅述。
接著，參照圖7C及圖8B，實施一蝕刻停止層26形成步驟。圖8B顯示圖7A至圖7C之步驟完成後，沿A-A’線段之截面圖。圖7C僅繪示高台MS、透明導電層18及蝕刻停止層26。先在透明導電層18的上表面形成蝕刻停止材料層(未圖示)，然後以顯影蝕刻或掀離(lift-off)等製程，在透明導電層18的上表面形成蝕刻停止層26。蝕刻停止層26為複數個彼此分離的島狀結構。
於一實施例中，蝕刻停止層26包含一金屬，金屬材料包含對發光元件2發出的光有高反射率的反射金屬，例如銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)或上述材料之合金或疊層。
於一實施例中，蝕刻停止層26包含屏障層(圖未示)及接觸層(圖未示)，接觸層位於透明導電層18及屏障層之間，屏障層可以防止接觸層之金屬元素的遷移、擴散或氧化。接觸層的材料包含對於半導體疊層12所發射的光線具有高反射率的金屬材料，例如銀(Ag)、金(Au)、鋁(Al)、鈦(Ti)、鉻(Cr)、銅(Cu)、鎳(Ni)、鉑(Pt)、釕(Ru)或上述材料之合金或疊層。屏障層的材料包括鉻(Cr)、鉑(Pt)、鈦(Ti)、鎢(W)、鋅(Zn)或上述材料之合金或疊層。於一實施例中，當屏障層為金屬疊層時，屏障層係由兩層或兩層以上 的金屬交替堆疊而形成，例如Cr/Pt，Cr/Ti，Cr/TiW，Cr/W，Cr/Zn，Ti/Pt，Ti/W，Ti/TiW，Ti/Zn，Pt/TiW，Pt/W，Pt/Zn，TiW/W，TiW/Zn，或W/Zn等。
接著，參照圖7D及圖8C，實施一第一反射結構50形成步驟。圖8C顯示圖7A至圖7D之步驟完成後，沿A-A’線段之截面圖。圖7D僅繪示高台MS及第一反射結構50。先在第二半導體層122的上表面形成一反射材料層，然後以顯影蝕刻等製程，在反射材料層中形成相互分離的開孔501及502後以形成第一反射結構50。開孔501的位置對應於暴露區28及透明導電層開孔180，開孔502分佈在第二半導體層122上，並暴露其下方的蝕刻停止層26。第一反射結構50的材料、疊層、厚度及形成方法等，如圖6A至圖6B說明所述，故於此不再贅述。
於一實施例中，蝕刻停止層26包含被開孔502暴露的中央部分及與第一反射結構50重疊的邊緣部分，在顯影蝕刻第一反射結構50時，可能會過蝕刻至蝕刻停止層26的中央部分，而使得蝕刻停止層26的中央部分之厚度小於蝕刻停止層26的邊緣部分。
接著，參照圖7E及圖8D，實施一第二反射結構36形成步驟。圖8D顯示圖7A至圖7E之步驟完成後，沿A-A’線段之截面圖。圖7E僅繪示高台MS及第二反射結構36。第二反射結構36對應形成於透明導電層18、蝕刻停止層26及第一反射結構50上，其經由第一反射結構50的開口502與蝕刻停止層26、透明導電層18及第二半導體層122電性連接，且包含複數個開口360對應於第一反射結構50的開口501，形成在暴露區28上。第二反射結構36包含一金屬結構，可包含單一金屬層或是由複數金屬層所形成之疊層。於一實施例中，第二半導體層122於基板10上之投影面積與第二反射結構36於基板10上之投影面積的比例為100%~120%。藉由調整第二反射結構36的 面積使其接近於第二半導體層122於基板10上之投影面積，以提升第二反射結構36的反射面積，提高發光元件的光摘出效率。第二反射結構36的材料、疊層、厚度及形成方法等，如圖2D及圖3C說明所述，故於此不再贅述。
最後，參照圖7F至圖7I及圖8E至圖8G，其步驟如圖2E至圖2H及圖3D至3F說明所述，故於此不再贅述。
於一實施例中，圖9A至圖9C顯示發光元件2製造方法中於圖7A至圖7F之步驟中沿A-A”之部份截面圖。圖9A顯示形成下部保護層23a、透明導電層18、蝕刻停止層26與第一反射結構50於半導體疊層12上。其中，部分第一反射結構50材料層形成於位於暴露區28的下部保護層23a上，下部保護層23a在暴露區28上的厚度為t1。接著，參照圖9B，以蝕刻的方式在第一反射結構50材料層形成開口501及502，並移除暴露區28上方的第一反射結構50材料層。其中，蝕刻包含乾蝕刻，例如為感應耦合核電漿(inductively coupled plasma，ICP)蝕刻。於一實施例中，蝕刻包含乾蝕刻搭配濕蝕刻。在蝕刻第一反射結構50材料層以形成開口502時，由於蝕刻停止層26覆蓋透明導電層18，所以透明導電層18不會因蝕刻而造成損傷。在蝕刻第一反射結構50材料層以形成開口501以及移除暴露區28上方的第一反射結構50時，由於下部保護層23a覆蓋暴露區28，所以暴露區28底部的第一半導體層121不會因蝕刻而造成損傷。蝕刻第一反射結構50之步驟完成後，位於暴露區28的下部保護層23a具有厚度t1’。其中厚度t1’大於100Å且厚度t1’小於厚度t1。藉由下部保護層23a覆蓋暴露區28以保護第一半導體層121，可以確保第一反射結構50的開口501可被完全打開，暴露區28上方不殘留其材料層，又可確保第一半導體層121不受損傷。於另一實施中，並非所有暴露區28上的第一反射結構50材料層被移除，而是僅位於半導體疊層12內部區域的暴露區28上的第一反射結構50被移除。參照圖9C，第一保護層23與其他 層別的疊構關係及其位於不同位置的厚度差異，如圖4C說明所述，故於此不再贅述。
圖10A及圖10B分別顯示圖7A至圖7G之步驟完成後，圖7G沿B-B’線段及C-C’線段之截面圖。參照圖7G及圖10A至圖10B，第一電極20、第一保護層23及半導體疊層12的疊層位置關係，如圖2F及圖5A至圖5B說明所述，故於此不再贅述。
圖1A顯示依本實施例製造方法所製作的發光元件2之上視圖，圖1D顯示圖1A中沿A-A’線段之截面圖，圖1E顯示圖1D中之局部放大圖。
參照圖1A、圖1D及圖1E，發光元件2包含基板10、半導體疊層12位於基板上10、暴露區28位於半導體疊層12的周圍及內部區域，暴露出第一半導體層上表面121a、透明導電層18位於第二半導體層122上、蝕刻停止層26位於透明導電層18上，包含複數個彼此分離的島狀結構、第一反射結構50位於透明導電層18及蝕刻停止層26上，包含複數個開口502暴露出蝕刻停止層26、第二反射結構36位於第一反射結構50上，經由第一反射結構開口502與蝕刻停止層26、透明導電層18及第二半導體層122電性連接。第二反射結構36與第一反射結構50形成一全方位反射鏡(omnidirectional reflector，ODR)，增進光的反射及發光元件1的亮度。然而，第一保護層23與其他層別的疊構關係及於不同位置的厚度關係，以及第一電極20、第二電極30、第一焊墊80a及第二焊墊80b與其他層別的疊構關係，已如圖1B及圖1C說明所述，故於此不再贅述。
圖11係為依本發明一實施例之發光裝置3之示意圖。將前述實施例中的發光元件1、2以倒裝晶片之形式安裝於載板51之第一墊片511、第二墊片512上。第一墊片511、第二墊片512之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與焊墊形成面相對之基板10側 向上，做為主要的出光面。為了增加發光裝置3之光摘出效率，可於發光元件1、2之周圍設置一反射結構54。
圖12係為依本發明一實施例之發光裝置4之示意圖。發光裝置4為包含一燈罩602、一反射鏡604、一發光模組610、一燈座612、一散熱片614、一連接部616以及一電連接元件618。發光模組610包含一承載部606，以及複數個發光單元608位於承載部606上，其中複數個發光單元608可為前述實施例中的發光元件1、2或發光裝置3。
惟上述實施例僅為例示性說明本申請案之原理及其功效，而非用於限制本申請案。任何本申請案所屬技術領域中具有通常知識者均可在不違背本申請案之技術原理及精神的情況下，對上述實施例進行修改及變化。舉凡依本申請案申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本申請案之申請專利範圍內。
1:發光元件
10:基板
12:半導體疊層
121:第一半導體層
121a:第一半導體層上表面
122:第二半導體層
123:活性層
18:透明導電層
28:暴露區
20:第一電極
30:第二電極
36:第二反射結構
23a:下部保護層
23b:上部保護層
23:第一保護層
231:第一保護層開口
232:上部保護層開口
25:第二保護層
252:第二保護層開口
50:第一反射結構
502:第一反射結構開口
T、T’:厚度

Claims (12)

  1. 一種發光元件，包含：一半導體疊層，包含一第一半導體層、一活性層、一第二半導體層以及一暴露區，其中該暴露區包含該半導體疊層的一側壁以及該第一半導體層之一上表面；一第一保護層，覆蓋該暴露區以及部分該半導體疊層；一介電材料疊層，位於該半導體疊層上，包含複數介電材料對由不同折射率的介電材料層交互堆疊及一或複數個第一開口；以及一金屬結構，位於該介電材料疊層上，填入該第一開口或該些第一開口與該第二半導體層電性連接；其中，該第一保護層包含一第一部分位於該暴露區的該第一半導體層上表面之上且具有一第一厚度，以及一第二部分位於該第二半導體層之上且具有一第二厚度，該第一厚度小於該第二厚度。
  2. 如請求項1所述的發光元件，其中：該第一保護層包含一下部保護層以及一上部保護層，該下部保護層接觸該半導體疊層；以及該介電材料疊層位於該下部保護層與該上部保護層之間。
  3. 如請求項2所述的發光元件，其中該金屬結構位於該上部保護層之下。
  4. 如請求項1所述的發光元件，更包含一第一電極位於該第一保護層上；以及該第一保護層包含一或複數個第三開口位於該暴露區，且該第一電極經由該第三開口或該些第三開口接觸該第一半導體層的該上表面。
  5. 一種發光元件，包含：一半導體疊層，包含一第一半導體層、一活性層、一第二半導體層以及一暴露區，其中該暴露區包含該第一半導體層的一上表面及該半導體疊層的一側壁；一下部保護層，覆蓋該暴露區；一介電材料疊層，覆蓋該半導體疊層，包含複數介電材料對由不同折射率的介電材料交互堆疊以及一或複數個第一開口；一金屬結構，位於該介電材料疊層上，填入該第一開口或該些第一開口與該第二半導體層電連接；一上部保護層，覆蓋該半導體疊層、該暴露區以及該金屬結構，包含複數個第二開口分別露出該暴露區及該金屬結構；以及一第一電極，位於該上部保護層上；其中，該介電材料疊層位於該上部保護層及該下部保護層之間，該上部保護層的該第二開口包含一第二傾斜側壁位於該暴露區，該第一電極適形覆蓋該第二傾斜側壁並接觸該暴露區；其中，該上部保護層接觸該下部保護層。
  6. 如請求項1或5所述的發光元件，更包含一蝕刻停止層位於該第二半導體層與該介電材料疊層之間，且該第一開口或該些第一開口暴露該蝕刻停止層。
  7. 如請求項6所述的發光元件，其中該蝕刻停止層包含一透明導電層或一金屬層。
  8. 如請求項2或5所述的發光元件，更包含：一第二電極，位於該上部保護層上；一第二保護層，位於該第二電極上，覆蓋該暴露區，包含一第三開口暴露該第 二電極；以及一焊墊，經由該第三開口與該第二電極連接。
  9. 如請求項8所述的發光元件，其中該第二保護層包含另一介電材料疊層，該另一介電材料疊層包含複數介電材料對由不同折射率的介電材料交互堆疊；其中該第二保護層包含m對介電材料對，該介電材料疊層包含n對介電材料對，其中m大於n。
  10. 如請求項1或5所述的發光元件，其中由上視觀之，該暴露區包含複數個位於該半導體疊層的內部區域的第一暴露區以及複數個位於該半導體疊層的環繞區域的第二暴露區。
  11. 如請求項10所述的發光元件，其中由上視觀之，位於兩相鄰該第一暴露區之間的該第一開口的分佈密度小於其他區域的該第一開口的分佈密度。
  12. 如請求項1或5所述的發光元件，其中該第一開口包含一第一傾斜側壁，該第一傾斜側壁具有一角度介於5度至80度。
TW109127657A 2020-04-23 2020-08-14 發光元件及其製造方法 TWI868197B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/237,825 US12230740B2 (en) 2020-04-23 2021-04-22 Light-emitting device and manufacturing method thereof
CN202110441715.0A CN113555482A (zh) 2020-04-23 2021-04-23 发光元件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109113677 2020-04-23
TW109113677 2020-04-23

Publications (2)

Publication Number Publication Date
TW202141814A TW202141814A (zh) 2021-11-01
TWI868197B true TWI868197B (zh) 2025-01-01

Family

ID=

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170288088A1 (en) 2016-03-30 2017-10-05 Seoul Viosys Co., Ltd. Uv light emitting diode package and light emitting diode module having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170288088A1 (en) 2016-03-30 2017-10-05 Seoul Viosys Co., Ltd. Uv light emitting diode package and light emitting diode module having the same

Similar Documents

Publication Publication Date Title
US12080831B2 (en) Light-emitting device with semiconductor stack and reflective layer on semiconductor stack
US10749075B2 (en) Semiconductor light-emitting device
US11764332B2 (en) Semiconductor light-emitting device
US12230740B2 (en) Light-emitting device and manufacturing method thereof
TWI868197B (zh) 發光元件及其製造方法
TWI816177B (zh) 發光元件
TWI856788B (zh) 發光元件
US20240204131A1 (en) Light-emitting device and manufacturing method thereof
TW202141814A (zh) 發光元件及其製造方法
TW202422907A (zh) 發光元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置