[go: up one dir, main page]

TWI865569B - 具有二極體及矽控制整流器配置的半導體放電防護裝置 - Google Patents

具有二極體及矽控制整流器配置的半導體放電防護裝置 Download PDF

Info

Publication number
TWI865569B
TWI865569B TW109125453A TW109125453A TWI865569B TW I865569 B TWI865569 B TW I865569B TW 109125453 A TW109125453 A TW 109125453A TW 109125453 A TW109125453 A TW 109125453A TW I865569 B TWI865569 B TW I865569B
Authority
TW
Taiwan
Prior art keywords
fingers
diffusion region
semiconductor
type diffusion
protection device
Prior art date
Application number
TW109125453A
Other languages
English (en)
Other versions
TW202105670A (zh
Inventor
謝明峰
林志鈞
之昊 潘
Original Assignee
大陸商力特半導體（無錫）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商力特半導體（無錫）有限公司 filed Critical 大陸商力特半導體（無錫）有限公司
Publication of TW202105670A publication Critical patent/TW202105670A/zh
Application granted granted Critical
Publication of TWI865569B publication Critical patent/TWI865569B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/80—PNPN diodes, e.g. Shockley diodes or break-over diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/135—Thyristors having built-in components the built-in components being diodes
    • H10D84/136—Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/619—Combinations of lateral BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/921—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the configuration of the interconnections connecting the protective arrangements, e.g. ESD buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)

Abstract

本發明名稱為「具有二極體及矽控制整流器配置的半導體放電防護裝置」。本發明的各個態樣包含一個或多個半導體靜電放電防護裝置。至少一個實施型態包含具有一個或多個指狀物的半導體靜電放電裝置，該一個或多個指狀物被劃分成具有交替的p擴散區及n擴散區的兩個區段，其中每個區域與二極體及/或矽控制整流器(SCR)的一部分中的至少一者相關聯。

Description

具有二極體及矽控制整流器配置的半導體放電防護裝置
本發明關於半導體器件的領域，並且具體地係關於靜電放電防護裝置。
電湧諸如電超壓或靜電放電(ESD)瞬態脈衝是電子設備損壞的常見原因。為了防止此類瞬態電湧，通常由電湧防護裝置或ESD防護裝置保護電子裝置。此類裝置提供對電超壓或靜電放電的保護，並且通常用於可攜式/消費電子設備，諸如個人電腦，音訊及視頻設備或行動電話。此類設備進一步可用於此類可攜式/消費電子設備中使用的數據傳輸線或數據介面。根據國際電子電機委員會標準IEC 61000-4-2(亦稱為「槍測試」)，此類設備應受到保護，以防止高達8kV的系統級ESD應力。
然而，可攜式/消費電子設備的原始設備製造商(OEM)已開始需要高達15kV放電的保護。為了實現增強的保護水準，ESD設備可簡單地變得更大。然而，較大的設備導致設備電容增加。可攜式/消費電子設備必須根據IEC標準被充分保護免於ESD事件，同時不妨礙設備的正常 操作。在具有高速介面(諸如通用序列匯流排(USB)或高清晰度多媒體介面(HDMI))的應用中，ESD設備必須具有低設備電容，使得保持沿數據傳輸線或數據介面處的訊號完整性。
鑒於以上所述，提供本發明的實施型態。
為了實現增強的保護水準，ESD設備可簡單地變得更大。然而，較大的設備導致設備電容增加。可攜式/消費電子設備必須根據IEC標準被充分保護免於ESD事件，同時不妨礙設備的正常操作。在具有高速介面(諸如通用序列匯流排(USB)或高清晰度多媒體介面(HDMI))的應用中，ESD設備必須具有低設備電容，使得保持沿數據傳輸線或數據介面處的訊號完整性。
至少一個實施型態包含半導體靜電放電防護裝置。靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少兩個指狀物，其中每個指狀物包含沿著半導體表面的至少兩個區段，其中該至少兩個區段中的每一個區段及該至少兩個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中。
另一個實施型態包含半導體靜電放電防護裝置。靜電放電 防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少兩個指狀物，其中每個指狀物包含沿著半導體表面的至少兩個區段，其中該至少兩個區段中的每一個區段及該至少兩個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中該至少兩個區段中的每一個區段被擴散區的一部分分隔。
另一個實施型態包含半導體靜電放電防護裝置。靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少兩個指狀物，其中每個指狀物包含沿著半導體表面的至少兩個區段，其中該至少兩個區段中的每一個區段及該至少兩個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中該至少兩個區段中的每一個區段被擴散區的一部分分隔，其中多個二極體中的至少一個二極體為p-n二極體。
另一個實施型態包含半導體靜電放電防護裝置。靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少兩個指狀物，其中每個指狀物包含沿著半導體表面的至少兩個區段，其中該至少兩個區段中的每一個區段及該至少兩個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中兩個指狀物中的至少一個指狀物包含p型阱，該p型阱具有第一p型擴散區及第一n型擴散區，並且其中第一p型區為交錯的並且將兩個區段中的至少一個區段劃分與兩個指狀物中的至少一個指狀物相關聯的兩個部分。
另一個實施型態包含半導體靜電放電防護裝置。靜電放電 防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少兩個指狀物，其中每個指狀物包含沿著半導體表面的至少兩個區段，其中該至少兩個區段中的每一個區段及該至少兩個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中兩個指狀物中的至少一個指狀物包含p型阱，該p型阱具有第一p型擴散區及第一n型擴散區，並且其中第一p型區為交錯的並且將兩個區段中的至少一個區段劃分成與兩個指狀物中的至少一個指狀物相關聯的兩個部分，其中至少兩個指狀物中的另一個指狀物包含n型阱，該n型阱具有第二n型擴散區及第二p型擴散區，並且其中第二n型區為交錯的並且將兩個區段中的至少一個區段劃分成與兩個指狀物中的至少一個指狀物相關聯的兩個部分。
另一個實施型態包含半導體靜電放電防護裝置。半導體靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少三個指狀物，其中每個指狀物包含沿著半導體表面的至少三個區段，其中該至少三個區段中的每一個區段及該至少三個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中。
另一個實施型態包含半導體靜電放電防護裝置。半導體靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少三個指狀物，其中每個指狀物包含沿著半導體表面的至少三個區段，其中該至少三個區段中的每一個區段及該至少三個指狀物中的每一個指狀物相對於彼此處於交替的二極體- 整流器配置中，其中多個二極體中的至少一個二極體為p-n二極體。
另一個實施型態包含半導體靜電放電防護裝置。半導體靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少三個指狀物，其中每個指狀物包含沿著半導體表面的至少三個區段，其中該至少三個區段中的每一個區段及該至少三個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中三個指狀物中的至少一個指狀物包含p型阱，該p型阱具有第一p型擴散區、第二p型擴散區、第三p型擴散區、第一n型擴散區、第二n型擴散區及第三n型擴散區。
另一個實施型態包含半導體靜電放電防護裝置。半導體靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個半導體整流器及多個二極體整體地配置成至少三個指狀物，其中每個指狀物包含沿著半導體表面的至少三個區段，其中該至少三個區段中的每一個區段及該至少三個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中三個指狀物中的至少一個指狀物包含p型阱，該p型阱具有第一p型擴散區、第二p型擴散區、第三p型擴散區、第一n型擴散區、第二n型擴散區及第三n型擴散區，其中該三個指狀物中的至少一個指狀物的另一個指狀物包含n型阱，該n型阱具有第四p型擴散區、第五p型擴散區、第六p型擴散區、第四n型擴散區、第四n型擴散區及第六n型擴散區。
另一個實施型態包含半導體靜電放電防護裝置。半導體靜電放電防護裝置可包含：多個半導體控制整流器及多個二極體，其中多個 半導體整流器及多個二極體整體地配置成至少三個指狀物，其中每個指狀物包含沿著半導體表面的至少三個區段，其中該至少三個區段中的每一個區段及該至少三個指狀物中的每一個指狀物相對於彼此處於交替的二極體-整流器配置中，其中三個指狀物中的至少一個指狀物包含p型阱，該p型阱具有第一p型擴散區、第二p型擴散區、第三p型擴散區、第一n型擴散區、第二n型擴散區及第三n型擴散區，其中該三個指狀物中的至少一個指狀物的另一個指狀物包含n型阱，該n型阱具有第四p型擴散區、第五p型擴散區、第六p型擴散區、第四n型擴散區、第四n型擴散區及第六n型擴散區，其中每個p型擴散區相對於至少三個指狀物中的每一個指狀物的n型擴散區中的每一個n型擴散區是交替的。
本發明的另一個實施型態包含用於製備或配置半導體器件的方法。該方法包含：提供半導體基板，以及沿半導體基板橫向配置多個半導體指狀物，使得多個半導體指狀物中的至少四個半導體指狀物形成矽控制整流器，並且多個半導體指狀物中的至少四個半導體指狀物中的至少兩個半導體指狀物形成二極體，其中多個半導體指狀物中的至少四個半導體指狀物中的每一個半導體指狀物具有交替的n擴散及p擴散配置。
100:ESD防護裝置
101:基板
102:p阱區(pw)
103:n阱區(nw)
104:端子
105:指狀物
106:指狀物
111:接地端子
135:p擴散區
135’:p擴散區段
140:n擴散區
140’:n擴散區段
200:ESD裝置
205:指狀物
206:指狀物
302:半導體基板
310:裝置
【圖1】表示根據本發明的至少一個實施型態的半導體器件的俯視圖。
【圖2】表示根據本發明的至少一個實施型態的半導體器件的俯視圖。
【圖3】表示根據本發明的至少一個實施型態的半導體器件的俯視圖。
本說明書將在下文中參考圖式更完整地描述本發明的實施型態，其中示出示例性實施型態。此等實施型態不應理解為限於本文前述的實施型態。相反地，提供此等實施型態是為了使得本發明將是徹底及完整的，並且將向本領域具有通常知識者充分傳達其範圍。在整個圖式中，類似的數字是指類似的元件。
在下述具體實施方式及/或申請專利範圍中，術語「在…上」，「上覆」，「設置在…上」及「在…之上」可用於以下具體實施方式及申請專利範圍中。「在…上」，「上覆」，「設置在…上」及「在…之上」可用於指示兩個或更多個元件彼此直接物理接觸。另外，術語「在…上」，「上覆」，「設置在…上」及「在…之上」可表示兩個或更多個元件彼此不直接接觸。例如，「在…之上」可表示一個元件在另一個元件之上而不彼此接觸，並且可在此兩個元件之間具有另一個元件或多個元件。此外，術語「及/或」可以是指「及」，其可以是指「或」，其可以是指「排他性的或」，其可以是指「一個」，其可以是指「一些，但不是全部」，其可以是指「都不是」，及/或可以是指「二者」，儘管在此態樣受申請專利範圍保護的主題的範圍不受限制。
本發明的一個或多個實施型態關於具有至少一個與其相關聯的積體二極體的至少一個矽控制整流器(SCR)。在各種實施型態中，至少一個SCR及二極體沿著半導體基板橫向配置。在各種實施型態中，二極體可為p-n二極體。在各種實施型態中，SCR及二極體配置可用於ESD保護，並且可橫向向外以指狀物構型配置以優化電流分佈，並且在各種實施型態中，交替及/或交錯的SCR及二極體區段可與每個指狀物相關聯。在各種實施型態中，此允許在ESD或電湧事件下用於SCR及二極體的交流電路徑，並且在各種實施型態中，此可藉由提供相對於兩個或更多個指狀物的多於一個二極體及/或SCR來增加裝置密度。在各種實施型態中，藉由適當地設置每個裝置區段的長度，進一步可以藉由提供相對於與SCR相關聯的p阱區，n阱區，p擴散區及/或n擴散區的替代電流路徑來增加SCR的觸發電流，此對於需要高觸發電流的某些應用可能是有利的。
圖1示出根據本發明的至少一個實施型態的ESD防護裝置100的俯視圖。在各種實施型態中，ESD防護裝置100可包含訊號端子104及接地端子111。在各種實施型態中，ESD防護裝置可包含一個或多個指狀物105，106。一個或多個指狀物105可包含具有一個或多個p擴散區135及一個或多個n擴散區140的p阱區(pw)102。在各種實施型態中，ESD裝置100進一步可包含將單個指狀物105劃分成兩個或更多個區段的至少一個p擴散區段135'，其中在各種實施型態中，前述劃分使得交替及/或交錯配置存在於一個或多個指狀物105的n擴散區140及p擴散區135之間。在各種實施型態中，ESD裝置100包含一個或多個指狀物106，該一個或多個指狀物可包含具有一個或多個n擴散區140及一個或 多個p擴散區135的n阱區(nw)103。一個或多個指狀物106可包含n擴散區段140'，該n擴散區段將每個單獨的指狀物106劃分成兩個或更多個區段，其中前述劃分使得一個或多個指狀物106的p擴散區135及n擴散區140處於交錯及/或交替配置。
在各種實施型態中，一個或多個指狀物105及一個或多個指狀物106橫向配置在任何合適的半導體基板101上，並且在各種實施型態中，劃分成單個指狀物的區段導致一個指狀物105的p擴散區135相對於另一個指狀物106的n擴散區140的交替及/或交錯配置。基板可根據需要並根據特定指狀物105，106沿基板101的構型在各種部分處進行n摻雜及/或p摻雜，其中基板101可在沿基板的各個部分處摻雜有不同類型的摻雜劑及/或摻雜有不同濃度的摻雜劑。
在各種實施型態中，ESD裝置100可被視為連接到一個或多個n-p-n電晶體的一個或多個p-n-p電晶體的配置，形成一個或多個SCR及一個或多個p-n二極體。在各種實施型態中，兩個或更多個指狀物105，106被劃分為使得至少p-n-p及n-p-n電晶體由基板101上的配置形成。在各種實施型態中，至少一個p-n-p電晶體的集電極可連接到至少一個n-p-n電晶體的基極，並且至少一個p-n-p電晶體的基極可連接到至少一個n-p-n電晶體的集電極。如此，並且根據各種實施型態，ESD 100防護裝置可被認為包含一個或多個SCR及一個或多個二極體。在各種實施型態中，至少一個n-p-n電晶體的一個或多個發射器可形成ESD防護裝置100的接地端子111，並且至少一個p-n-p電晶體的一個或多個發射器可形成ESD防護裝置100的訊號端子104。在各種實施型態中，一個或多個p-n 二極體(在各種實施型態中亦稱為反向二極體)可跨訊號端子104及/或接地端子111連接。
根據關於圖1的各種實施型態，ESD裝置100可被視為包含四個橫向配置的交替的n型半導體材料層及p型半導體材料層的四個指狀物105，106，105及106，以形成p-n-p-n結構，其中在各種實施型態中，每個指狀物105，106，105及106提供至少兩個SCR區段，從而導致在裝置100上橫向形成至少兩個SCR。在各種實施型態中，至少一個p-n-p電晶體的發射器可由指狀物的p+型擴散區135形成，p-n-p電晶體的中的至少一個電晶體的基極可由至少一個指狀物的nw103形成，並且至少一個p-n-p電晶體的集電極可由至少一個指狀物的pw102及p+型擴散區135形成。在各種實施型態中，至少一個p-n-p電晶體的基極經由至少一個指狀物的n+擴散區140接觸。在各種實施型態中，至少一個n-p-n電晶體的發射器可由至少一個指狀物的n+擴散區140形成，至少一個n-p-n電晶體的基極可部分地由至少一個指狀物的pw區102形成。n-p-n電晶體的集電極可由至少一個指狀物的nw103及n+型擴散區140形成。
在各種實施型態中，ESD裝置100的p-n二極體可藉由至少一個指狀物的pw102中形成的p+型擴散區135形成，該至少一個指狀物可形成p-n二極體的陽極，可藉由至少一個指狀物的n型阱區(nw)103中形成的n+型擴散區140形成，該至少一個指狀物可形成p-n二極體的陰極。如此，並且根據各種實施型態，p-n二極體可與基板110中的SCR 101一體形成。在各種實施型態中，至少一個指狀物的p+擴散區135既可用作n-p-n電晶體的基極觸點又可用作p-n二極體的陽極。在各種實施型 態中，在至少一個區域的pw102中形成的p+擴散區135可連接到n+擴散區140，以形成ESD裝置100的接地端子111。在各種實施型態中，至少一個指狀物的n+擴散區140既可用作p-n-p電晶體的基極觸點又可用作p-n二極體的陰極。在各種實施型態中，至少一個指狀物的n型阱區103中形成的n+擴散區140可連接至至少一個指狀物的p+擴散區135，從而形成ESD裝置100的訊號端子104。
在各種實施型態中，ESD100的SCR可藉由正壓力電壓啟動，該正壓力電壓可相對於接地端子111在訊號端子104上由ESD事件引起。電流可從至少一個指狀物106的p+擴散區135流向至少一個指狀物105的n+擴散區140。如此，端子104上的過量電流可被排到地，並且訊號端子104上的電壓可以此等方式受到限制，從而保護連接到端子104的任何外部裝置免受由正ESD事件引起的過電壓及過電流的影響。在此等情況下，電壓限於ESD防護裝置100的夾緊電壓。夾緊電壓可被認為是SCR的回跳電壓(snap-back voltage)與流過裝置的電流及裝置的導通電阻所引起的電壓降的和，回跳電壓與擊穿電壓相反。可選擇夾緊電壓使得其低於將損壞待保護的系統的臨界電壓。
在各種實施型態中，對於負壓力電壓，其可相對於接地端子111在訊號端子104上由ESD事件引起，ESD裝置100作為pw102中形成的至少一個指狀物的p+擴散區135與至少一個指狀物的nw區域中形成的n+擴散區140之間的p-n二極體操作。電流可從至少一個指狀物的p+擴散區135流向至少一個指狀物的n+擴散區140。以此等方式，並根據各種實施型態中，來自端子104上的ESD事件的過量電流可以被排放至接 地端子111並且限制端子104上的電壓，以此等方式保護連接到端子104的任何外部裝置免於由負ESD事件引起的過電壓及過電流。
圖2示出根據本發明的至少一個實施型態的ESD裝置200的實施型態。ESD裝置200的操作基本上類似於裝置100，不同的是其每個指狀物105，106被劃分成至少三個區段，並且在各種實施型態中，省略區段135'及140'以實現此等劃分。在各種實施型態中，ESD防護裝置200可包含訊號端子104及接地端子111。在各種實施型態中，ESD防護裝置可包含一個或多個指狀物205，206。一個或多個指狀物205可包含具有一個或多個p擴散區135及一個或多個n擴散區140的p阱區(pw)102。在各種實施型態中，一個或多個指狀物205的劃分使得交替的p擴散區135及n擴散區140將一個或多個指狀物105劃分成三個或更多個區段。在各種實施型態中，該劃分使得交替配置存在於一個或多個指狀物205的n擴散區140與p擴散區135之間。在各種實施型態中，ESD裝置200包含一個或多個指狀物206，該一個或多個指狀物可包含具有一個或多個n擴散區140及一個或多個p擴散區135的n阱區(nw)103。在各種實施型態中，一個或多個指狀物206的劃分使得交替的p擴散區135及n擴散區140將一個或多個指狀物106劃分成三個區段。
在各種實施型態中，該劃分使得在n擴散區140與p擴散區135之間存在交替配置。在各種實施型態中，一個或多個指狀物205及一個或多個指狀物206橫向配置在任何合適的半導體基板101上，並且在各種實施型態中，劃分成各個指狀物的區段導致一個指狀物205的p擴散區135相對於另一個指狀物206的n擴散區140的交替及/或交錯配置。基 板可根據需要並根據特定指狀物205，206沿基板101的構型在各種部分處進行n摻雜及/或p摻雜，其中基板101可在沿基板的各個部分處摻雜有不同類型的摻雜劑及/或摻雜有不同濃度的摻雜劑。
如同ESD 100一樣，ESD 200利用一個或多個指狀物205，206以形成一個或多個SCR及二極體，不同的是如圖所示，每個指狀物被劃分成三個區段，其中每個區段形成至少一個SCR及/或二極體的至少一部分。
圖3示出根據本發明的至少一個實施型態的用於製備及/或配置半導體靜電放電防護裝置的方法300。該方法包含提供合適的半導體基板302。半導體基板302可摻雜有任何合適的摻雜劑並且摻雜有不同的摻雜劑及/或摻雜有適用於其用途的特定目的的不同濃度。該方法進一步可包含在半導體基板上形成或配置多個指狀物，包含四個或更多個指狀物，以形成如本文所揭露的裝置310。四個或更多個指狀物可藉由任何合適的一系列半導體加工步驟形成，包含執行一個或多個蝕刻(例如，濕法蝕刻，反應離子蝕刻等)，摻雜(利用任何合適的摻雜劑技術，在基板及/或其他合適的層上具有p摻雜劑及/或n摻雜劑)，及/或將一個或多個半導體材料層沉積(化學氣相沉積，物理氣相沉積等)在基板上以形成如本文所揭露的一個或多個裝置。在各種實施型態中，四個或更多個指狀物將形成至少一個SCR裝置，並且四個或更多個指狀物中的兩個指狀物可形成至少一個二極體。在各種實施型態中，四個或更多個指狀物被劃分成具有交替的n擴散層及p擴散層的至少兩個區段，使得可形成兩個或更多個SCR及兩個或更多個二極體，其中每個指狀物包含兩個區段並且每個區段與SCR 及/或二極體的一部分相關聯。
雖然已參考特定實施型態揭露本發明的實施型態，但對前述實施型態的許多修改、更改及改變是可能的，同時不脫離如所附申請專利範圍中所定義的本發明的實質及範圍。因此，本發明的實施型態不限於所描述的實施型態，並且可具有由下述申請專利範圍的語言及其等同形式限定的全部範圍。
100:ESD防護裝置
101:基板
102:p阱區(pw)
103:n阱區(nw)
104:端子
105:指狀物
106:指狀物
111:接地端子
135:p擴散區
135’:p擴散區段
140:n擴散區
140’:n擴散區段

Claims (10)

  1. 一種半導體靜電放電防護裝置，其特徵係包含：多個半導體控制整流器；及多個二極體，其中前述多個半導體整流器及前述多個二極體整體地配置成至少兩個指狀物，其中每個指狀物包含沿著半導體表面的至少兩個區段，其中前述至少兩個區段配置有交替的二極體-整流器，前述至少兩個指狀物中相鄰的兩個指狀物亦配置有交替的二極體-整流器。
  2. 如申請專利範圍第1項所記載之半導體靜電放電防護裝置，其中，前述至少兩個區段中的每一個區段被擴散區的一部分分隔。
  3. 如申請專利範圍第1項所記載之半導體靜電放電防護裝置，其中，前述多個二極體中的至少一個二極體為p-n二極體。
  4. 如申請專利範圍第1項所記載之半導體靜電放電防護裝置，其中，前述兩個指狀物中的至少一個指狀物包含p型阱，前述p型阱具有第一p型擴散區及第一n型擴散區，並且其中前述第一p型區為交錯的並且將前述兩個區段中的前述至少一個區段劃分成與前述兩個指狀物中的前述至少一個指狀物相關聯的兩個部分。
  5. 如申請專利範圍第4項所記載之半導體靜電放電防護裝置，其中前述至少兩個指狀物中的另一個指狀物包含n型阱，前述n型阱具有第二n型擴散區及第二p型擴散區，並且其中前述第二n型區為交錯的並且將前述兩個區段中的前述至少一個區段劃分成與前述兩個指狀物中的前述至少一個指狀物相關聯的兩個部分。
  6. 一種半導體靜電放電防護裝置，其特徵係包含：多個半導體控制整流器；及多個二極體，其中前述多個半導體整流器及前述多個二極體整體地配置成至少三個指狀物，其中每個指狀物包含沿著半導體表面的至少三個區段，其中前述至少三個區段配置有交替的二極體-整流器，前述至少三個指狀物中相鄰的兩個指狀物亦配置有交替的二極體-整流器。
  7. 如申請專利範圍第6項所記載之半導體靜電放電防護裝置，其中，前述多個二極體中的至少一個二極體為p-n二極體。
  8. 如申請專利範圍第6項所記載之半導體靜電放電防護裝置，其中前述三個指狀物中的至少一個指狀物包含p型阱，前述p型阱具有第一p型擴散區、第二p型擴散區、第三p型擴散區、第一n型擴散區、第二n型擴散區及第三n型擴散區。
  9. 如申請專利範圍第8項所記載之半導體靜電放電防護裝置，其中前述三個指狀物中的前述至少一個指狀物的另一個指狀物包含n型阱，前述n型阱具有第四p型擴散區、第五p型擴散區、第六p型擴散區、第四n型擴散區、第四n型擴散區及第六n型擴散區。
  10. 如申請專利範圍第9項所記載之半導體靜電放電防護裝置，其中，每個p型擴散區對於相對於前述至少三個指狀物中的每一個指狀物的n型擴散區中的每一個n型擴散區是交替的。
TW109125453A 2019-07-29 2020-07-28 具有二極體及矽控制整流器配置的半導體放電防護裝置 TWI865569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910692287.1 2019-07-29
CN201910692287.1A CN112310066A (zh) 2019-07-29 2019-07-29 具有二极管和硅控制整流器布置的半导体放电防护装置

Publications (2)

Publication Number Publication Date
TW202105670A TW202105670A (zh) 2021-02-01
TWI865569B true TWI865569B (zh) 2024-12-11

Family

ID=71833279

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125453A TWI865569B (zh) 2019-07-29 2020-07-28 具有二極體及矽控制整流器配置的半導體放電防護裝置

Country Status (4)

Country Link
US (1) US11552071B2 (zh)
EP (1) EP3772102A1 (zh)
CN (1) CN112310066A (zh)
TW (1) TWI865569B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4187601A1 (en) * 2021-11-29 2023-05-31 Nexperia B.V. A semiconductor device and a method of manufacture
FR3152638A1 (fr) * 2023-09-06 2025-03-07 Stmicroelectronics International N.V. Dispositif de protection ESD pour circuit intégré

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858902B1 (en) * 2003-10-31 2005-02-22 Texas Instruments Incorporated Efficient ESD protection with application for low capacitance I/O pads
US20170179110A1 (en) * 2015-12-21 2017-06-22 SK Hynix Inc. Electro-static discharge protection devices having a low trigger voltage
US10141300B1 (en) * 2017-10-19 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518843B2 (en) * 2005-03-28 2009-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with low parasitic capacitance
US7842971B2 (en) * 2008-02-22 2010-11-30 Intersil Americas Inc. Silicon-controlled rectifier (SCR) device for high-voltage electrostatic discharge (ESD) applications
FR2975224B1 (fr) * 2011-05-12 2013-07-26 St Microelectronics Sa Dispositif de protection haute performance contre des decharges electrostatiques
EP3007232A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Electrostatic discharge protection device
US9876005B2 (en) * 2015-10-01 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. SCRS with checker board layouts
FR3051969A1 (fr) * 2016-05-31 2017-12-01 Stmicroelectronics Rousset Procede de fabrication de diodes de puissance, en particulier pour former un pont de graetz, et dispositif correspondant
US10985155B1 (en) * 2019-09-26 2021-04-20 Amazing Microelectronic Corp. Embedded N-channel metal oxide semiconductor (nmos) triggered silicon controlled rectification device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858902B1 (en) * 2003-10-31 2005-02-22 Texas Instruments Incorporated Efficient ESD protection with application for low capacitance I/O pads
US20170179110A1 (en) * 2015-12-21 2017-06-22 SK Hynix Inc. Electro-static discharge protection devices having a low trigger voltage
US10141300B1 (en) * 2017-10-19 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor

Also Published As

Publication number Publication date
EP3772102A1 (en) 2021-02-03
US20210035970A1 (en) 2021-02-04
US11552071B2 (en) 2023-01-10
CN112310066A (zh) 2021-02-02
TW202105670A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
US12021075B2 (en) Low capacitance transient voltage suppressor with a mos-triggered silicon controlled rectifier as high-side steering diode
US7554839B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
CN101506974B (zh) 利用沟槽隔离形成的无闭锁垂直瞬态电压抑制二极管阵列结构
US11152351B2 (en) High surge transient voltage suppressor
US9438033B2 (en) Apparatus and method for protecting RF and microwave integrated circuits
US10141300B1 (en) Low capacitance transient voltage suppressor
CN104576638B (zh) Esd保护器件
US9385115B2 (en) Electrostatic discharge protection device
US20160293592A1 (en) Thin bi-directional transient voltage suppressor (tvs) or zener diode
JP2015500566A (ja) 高保持電圧、混合電圧ドメイン静電気放電クランプ
US10236285B2 (en) Electrostatic discharge (ESD) protection device
TWI865569B (zh) 具有二極體及矽控制整流器配置的半導體放電防護裝置
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
US9548293B2 (en) III-nitride based ESD protection device
US10147716B2 (en) Electrostatic discharge protection apparatus and applications thereof
US12211834B2 (en) Low capacitance transient voltage suppressor with high holding voltage
TW201717351A (zh) 一種半導體裝置
CN113192952B (zh) 一种耐高压的esd保护器件、结构及制备方法
US20250098330A1 (en) Electrostatic discharge protection device