[go: up one dir, main page]

TWI854117B - 影像感測器結構及其製造方法 - Google Patents

影像感測器結構及其製造方法 Download PDF

Info

Publication number
TWI854117B
TWI854117B TW110113759A TW110113759A TWI854117B TW I854117 B TWI854117 B TW I854117B TW 110113759 A TW110113759 A TW 110113759A TW 110113759 A TW110113759 A TW 110113759A TW I854117 B TWI854117 B TW I854117B
Authority
TW
Taiwan
Prior art keywords
layer
doped
doping
doped layer
substrate
Prior art date
Application number
TW110113759A
Other languages
English (en)
Other versions
TW202243225A (zh
Inventor
兆堯 詹
晶 封
乾威 丁
曉宏 蔣
錦華 戴
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW110113759A priority Critical patent/TWI854117B/zh
Priority to US17/322,599 priority patent/US12176375B2/en
Publication of TW202243225A publication Critical patent/TW202243225A/zh
Application granted granted Critical
Publication of TWI854117B publication Critical patent/TWI854117B/zh
Priority to US18/900,947 priority patent/US20250022905A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H10F39/1825—Multicolour image sensors having stacked structure, e.g. NPN, NPNPN or multiple quantum well [MQW] structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8033—Photosensitive area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一種影像感測器結構，包括基底、奈米線結構、第一導線、第二導線與第三導線。奈米線結構包括依序堆疊設置在基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層。第一摻雜層與第三摻雜層具有第一導電型。第二摻雜層與第四摻雜層具有第二導電型。第一導線連接至第二摻雜層的側壁。第二導線連接至第三摻雜層的側壁。第三導線連接至第四摻雜層。

Description

影像感測器結構及其製造方法
本發明是有關於一種半導體結構，且特別是有關於一種影像感測器結構。
目前的影像感測器的一個畫素結構是由水平排列的多個影像感測元件(如，一個用於感測紅光的影像感測元件、兩個用於感測綠光的影像感測元件與一個用於感測藍光的影像感測元件)組成一個畫素結構。因此，目前的影像感測器具有畫素面積大與紅綠藍(RGB)的能量比例不平衡的問題。
本發明提供一種影像感測器結構及其製造方法，其可有效地降低畫素面積(pixel area)，且可具有平衡的RGB的能量比例。
本發明提出一種影像感測器結構，包括基底、奈米線結構、第一導線、第二導線與第三導線。奈米線結構包括依序堆疊設置在基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻 雜層。第一摻雜層與第三摻雜層具有第一導電型。第二摻雜層與第四摻雜層具有第二導電型。第一導線連接至第二摻雜層的側壁。第二導線連接至第三摻雜層的側壁。第三導線連接至第四摻雜層。
依照本發明的一實施例所述，在上述影像感測器結構中，第一摻雜層可為基底的一部分。第一摻雜層的頂面可高於基底的另一部分的頂面。
依照本發明的一實施例所述，在上述影像感測器結構中，第一摻雜層與第二摻雜層可組成第一影像感測元件。第二摻雜層與第三摻雜層可組成第二影像感測元件。第三摻雜層與第四摻雜層可組成第三影像感測元件。
依照本發明的一實施例所述，在上述影像感測器結構中，第一影像感測元件、第二影像感測元件與第三影像感測元件可為光二極體(photodiode)。
依照本發明的一實施例所述，在上述影像感測器結構中，第二摻雜層的摻質濃度可大於第一摻雜層的摻質濃度。第三摻雜層的摻質濃度可大於第二摻雜層的摻質濃度。第四摻雜層的摻質濃度可大於第三摻雜層的摻質濃度。
依照本發明的一實施例所述，在上述影像感測器結構中，第一摻雜層的摻質濃度可為1×1015離子/立方公分(ions/cm3)至5×1015離子/立方公分，第二摻雜層的摻質濃度可為1×1016離子/立方公分至5×1016離子/立方公分，第三摻雜層的摻質濃度可為 1×1017離子/立方公分至5×1017離子/立方公分，且第四摻雜層的摻質濃度可為1×1018離子/立方公分至5×1018離子/立方公分。
依照本發明的一實施例所述，在上述影像感測器結構中，第三導線可連接至第四摻雜層的頂面。
依照本發明的一實施例所述，在上述影像感測器結構中，更可包括第一介電層、第二介電層與第三介電層。第一介電層設置在基底上。第一導線設置在第一介電層上。第二介電層設置在第一介電層與第一導線上。第二導線設置在第二介電層上。第三介電層設置在第二介電層與第二導線上。
依照本發明的一實施例所述，在上述影像感測器結構中，更可包括第一導電插塞與第二導電插塞。第一導電插塞連接至第一導線。第二導電插塞連接至第二導線。
依照本發明的一實施例所述，在上述影像感測器結構中，更可包括第四導線與第五導線。第四導線連接至第一導電插塞。第五導線連接至第二導電插塞。
本發明提出另一種影像感測器結構，包括基底、奈米線結構、第一導線、第二導線與第三導線。奈米線結構包括依序堆疊設置在基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層。第一摻雜層與第三摻雜層具有第一導電型。第二摻雜層與第四摻雜層具有第二導電型。第一導線連接至第二摻雜層的側壁。第一導線的剖面形狀為L形。第二導線連接至第三摻雜層的側壁。第二導線的剖面形狀為L形。第三導線連接至第四摻雜層。
本發明提出一種影像感測器結構的製造方法，包括以下步驟。提供基底。基底為第一摻雜材料層。在基底上依序形成第二摻雜材料層、第三摻雜材料層與第四摻雜材料層。基底與第三摻雜材料層具有第一導電型。第二摻雜材料層與第四摻雜材料層具有第二導電型。對基底、第二摻雜材料層、第三摻雜材料層與第四摻雜材料層進行圖案化，以形成奈米線結構。奈米線結構包括依序堆疊設置在基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層。第一摻雜層與第三摻雜層具有第一導電型。第二摻雜層與第四摻雜層具有第二導電型。形成連接至第二摻雜層的側壁的第一導線。形成連接至第三摻雜層的側壁的第二導線。形成連接至第四摻雜層的第三導線。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，第二摻雜材料層、第三摻雜材料層與第四摻雜材料層的形成方法可包括以下步驟。進行第一磊晶成長製程，以在基底上形成第二摻雜材料層。進行第二磊晶成長製程，以在第二摻雜材料層上形成第三摻雜材料層。進行第三磊晶成長製程，以在第三摻雜材料層上形成第四摻雜材料層。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，第二摻雜材料層、第三摻雜材料層與第四摻雜材料層的形成方法可包括以下步驟。對基底進行第一離子植入製程，以形成第二摻雜材料層。在進行第一離子植入製程之後，對基底進行第二離子植入製程，以形成第三摻雜材料層。在進行第二離 子植入製程之後，對基底進行第三離子植入製程，以形成第四摻雜材料層。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，更可包括以下步驟。在進行第三離子植入製程之後，對基底進行熱製程。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，第二摻雜層的摻質濃度可大於第一摻雜層的摻質濃度。第三摻雜層的摻質濃度可大於第二摻雜層的摻質濃度。第四摻雜層的摻質濃度可大於第三摻雜層的摻質濃度。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，第一導線的形成方法可包括以下步驟。在基底、第一摻雜層與第二摻雜層上形成第一介電層。第一介電層暴露出第二摻雜層的部分側壁。共形地在第一介電層、第二摻雜層、第三摻雜層與第四摻雜層上形成第一導體層。在第一導體層、第二摻雜層、第三摻雜層與第四摻雜層上形成第一圖案化光阻層。降低第一圖案化光阻層的高度。在降低第一圖案化光阻層的高度之後，第一圖案化光阻層的頂面的高度可低於第二摻雜層的頂面的高度，且第一圖案化光阻層可暴露出部分第一導體層。移除第一圖案化光阻層所暴露出的部分第一導體層，以形成第一導線。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，第二導線的形成方法可包括以下步驟。在第一介電層與第一導線上形成第二介電層。第二介電層暴露出第三摻雜層 的部分側壁。共形地在第二介電層、第三摻雜層與第四摻雜層上形成第二導體層。在第二導體層、第三摻雜層與第四摻雜層上形成第二圖案化光阻層。降低第二圖案化光阻層的高度。在降低第二圖案化光阻層的高度之後，第二圖案化光阻層的頂面的高度可低於第三摻雜層的頂面的高度，且第二圖案化光阻層可暴露出部分第二導體層。移除第二圖案化光阻層所暴露出的部分第二導體層，以形成第二導線。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，更包括以下步驟。形成連接至第一導線的第一導電插塞。形成連接至第二導線的第二導電插塞。
依照本發明的一實施例所述，在上述影像感測器結構的製造方法中，更可包括以下步驟。形成連接至第一導電插塞的第四導線。形成連接至第二導電插塞的第五導線。
基於上述，在本發明所提出的影像感測器結構及其製造方法中，奈米線結構包括依序堆疊設置在基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層，第一摻雜層與第三摻雜層具有第一導電型，且第二摻雜層與第四摻雜層具有第二導電型。藉此，影像感測器結構的畫素可具有垂直堆疊且分別用於感測紅光、綠光與藍光的影像感測元件。因此，可有效地降低畫素面積，且可具有平衡的RGB的能量比例。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10,20:影像感測器結構
100,200:基底
100a,102a,104a,106a,200a,202a,204a,206a:摻雜層
102,104,106,202,204,206:摻雜材料層
108,208:硬罩幕材料層
108a,208a:硬罩幕層
210:奈米線結構
112,120,128,212,222,232:襯材料層
112a,120a,128a,212a,222a,232a:襯層
114,122,130,214,224,234:介電材料層
114a,122a,130a,214a,224a,234a:介電層
116,124,218,228:導體層
116a,124a,136,138,140,218a,228a,240,242,244:導線
118,126,220,230:圖案化光阻層
132,134,236,238:導電插塞
142,144,146,246,248,250:影像感測元件
216,216a,226,226a:光阻層
OP1,OP2,OP3,OP4:開口
圖1A至圖1R為根據本發明一實施例的影像感測器結構的製造流程剖面圖。
圖2A至圖2T為根據本發明一實施例的影像感測器結構的製造流程剖面圖。
圖1A至圖1R為根據本發明一實施例的影像感測器結構的製造流程剖面圖。
請參照圖1A，提供基底100。基底100為摻雜材料層。在一些實施例中，基底100可為經摻雜的半導體基底，如經摻雜的單晶矽基底。基底100具有第一導電型(如，P型)。在下文中，第一導電型與第二導電型可為不同導電型。第一導電型與第二導電型可分別為P型與N型中的一者與另一者。在本實施例中，第一導電型是以P型為例，且第二導電型是以N型為例，但本發明並不以此為限。在另一些實施例中，第一導電型可為N型，且第二導電型可為P型。在本實施例中，基底100的導電型是以P型為例，且基底100的摻質可包括硼(B)。
接著，在基底100上依序形成摻雜材料層102、摻雜材料層104與摻雜材料層106。摻雜材料層102與摻雜材料層106具有 第二導電型(如，N型)。摻雜材料層104具有第一導電型(如，P型)。摻雜材料層102的摻質濃度(如，N型摻質濃度)可大於基底100的摻質濃度(如，P型摻質濃度)。摻雜材料層104的摻質濃度(如，P型摻質濃度)可大於摻雜材料層102的摻質濃度(如，N型摻質濃度)。摻雜材料層106的摻質濃度(如，N型摻質濃度)可大於摻雜材料層104的摻質濃度(如，P型摻質濃度)。舉例來說，基底100的摻質濃度可為1×1015離子/立方公分至5×1015離子/立方公分，摻雜材料層102的摻質濃度可為1×1016離子/立方公分至5×1016離子/立方公分，摻雜材料層104的摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分，且摻雜材料層106的摻質濃度可為1×1018離子/立方公分至5×1018離子/立方公分。
在一些實施例中，摻雜材料層102、摻雜材料層104與摻雜材料層106的形成方法可包括以下步驟。進行第一磊晶成長製程，以在基底100上形成摻雜材料層102。進行第二磊晶成長製程，以在摻雜材料層102上形成摻雜材料層104。進行第三磊晶成長製程，以在摻雜材料層104上形成摻雜材料層106。第一磊晶成長製程、第二磊晶成長製程與第三磊晶成長製程可為臨場摻雜(in-situ doping)的磊晶成長製程。
在一些實施例中，在利用第一磊晶成長製程來形成N型的摻雜材料層102的情況下，第一磊晶成長製程所使用的N型摻質可包括砷(As)、鍗(Sb)、鉍(Bi)或碲(Te)。摻雜材料層102的厚度例如是1微米(μm)至2微米。在一些實施例中，在利用第二磊 晶成長製程來形成P型的摻雜材料層104的情況下，第二磊晶成長製程所使用的P型摻質可包括硼。此外，第二磊晶成長製程所使用的摻質更可包括碳，藉此可有效地抑制摻雜材料層104中的硼摻質擴散到鄰近的膜層中。摻雜材料層104中的硼摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分。摻雜材料層104的厚度例如是0.3微米至0.6微米。在一些實施例中，在利用第三磊晶成長製程來形成N型的摻雜材料層106的情況下，第三磊晶成長製程所使用的N型摻質可包括砷、鍗、鉍或碲。摻雜材料層106的厚度例如是0.15微米至0.35微米。
在另一些實施例中，摻雜材料層102、摻雜材料層104與摻雜材料層106的形成方法可包括以下步驟。對基底100進行第一離子植入製程，以形成摻雜材料層102。在進行第一離子植入製程之後，對基底100進行第二離子植入製程，以形成摻雜材料層104。在進行第二離子植入製程之後，對基底100進行第三離子植入製程，以形成摻雜材料層106。
在一些實施例中，在利用第一離子植入製程來形成N型的摻雜材料層102的情況下，第一離子植入製程所使用的N型摻質可包括磷(P)或砷。在一些實施例中，在利用第二離子植入製程來形成P型的摻雜材料層104的情況下，第二離子植入製程所使用的P型摻質可包括硼、二氟化硼(BF2)或銦(In)。此外，在第二離子植入製程所使用的P型摻質為硼或二氟化硼(BF2)的情況下，第二離子植入製程所使用的摻質更可包括碳，藉此可有效地抑制 摻雜材料層104中的硼摻質擴散到鄰近的膜層中。摻雜材料層104中的硼摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分。在一些實施例中，在利用第三離子植入製程來形成N型的摻雜材料層106的情況下，第三離子植入製程所使用的N型摻質可包括磷、砷、鍗或碲。在一些實施例中，在進行第三離子植入製程之後，可對基底100進行熱製程，藉此可修補離子植入製程所產生的缺陷。
然後，可在摻雜材料層106上形成硬罩幕材料層108。硬罩幕材料層108的材料例如是氧化矽、氮化矽或其組合。硬罩幕材料層108的形成方法例如是化學氣相沉積(chemical vapor deposition，CVD)法。
請參照圖1B，對基底100、摻雜材料層102、摻雜材料層104與摻雜材料層106進行圖案化，以形成奈米線結構110。奈米線結構110包括依序堆疊設置在基底100上的摻雜層100a、摻雜層102a、摻雜層104a與摻雜層106a。摻雜層100a與摻雜層104a具有第一導電型(如，P型)。摻雜層102a與摻雜層106a具有第二導電型(如，N型)。摻雜層100a、摻雜層102a、摻雜層104a與摻雜層106a可為奈米線。此外，可對硬罩幕材料層108進行圖案化，以在摻雜層106a上形成硬罩幕層108a。舉例來說，可藉由微影製程與蝕刻製程對硬罩幕材料層108、摻雜材料層106、摻雜材料層104、摻雜材料層102與基底100進行圖案化，而形成依序堆疊設置在基底100上的摻雜層100a、摻雜層102a、摻雜層104a、摻雜 層106a與硬罩幕層108a。
請參照圖1C，可共形地在基底100、奈米線結構110與硬罩幕層108a上形成襯材料層112。襯材料層112的材料例如是氧化矽。襯材料層112的形成方法例如是熱氧化法、化學氣相沉積法或原子層沉積(atomic layer deposition，ALD)法。
接著，可在襯材料層112上形成介電材料層114。介電材料層114的材料例如是氮化矽(SiN)、碳氮化矽(SiCN)、氮氧化矽(SiON)或其組合。介電材料層114的形成方法例如是化學氣相沉積法、物理氣相沉積(physical vapor deposition，PVD)法或原子層沉積法。
請參照圖1D，可移除部分介電材料層114與部分襯材料層112，而暴露出硬罩幕層108a的頂面。部分介電材料層114與部分襯材料層112的移除方法例如是化學機械研磨(chemical mechanical polishing，CMP)法。此外，在藉由化學機械研磨法移除部分介電材料層114與部分襯材料層112之後，介電材料層114的頂面、襯材料層112的頂面與硬罩幕層108a的頂面可齊平。
請參照圖1E，可移除部分介電材料層114與部分襯材料層112，藉此可在基底100、摻雜層100a與摻雜層102a上形成介電層114a與襯層112a。介電層114a可位在襯層112a上。襯層112a可直接接觸基底100、摻雜層100a與摻雜層102a。介電層114a與襯層112a可暴露出摻雜層102a的部分側壁。在一些實施例中，可先移除部分介電材料層114，再移除部分襯材料層112，但本發 明並不以此為限。部分介電材料層114的移除方法例如是蝕刻法。部分襯材料層112的移除方法例如是蝕刻法。
請參照圖1F，可共形地在介電層114a、摻雜層102a、摻雜層104a、摻雜層106a與硬罩幕層108a上形成導體層116。導體層116的材料例如是鎢(W)、鋁(Al)、氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、鈦鋁(TiAl)、氮化鈦鋁(TiAlN)、氮化鈦碳(TiCN)或摻雜多晶矽。導體層116的形成方法例如是化學氣相沉積法或原子層沉積法。在一些實施例中，可共形地在導體層116上形成蝕刻終止層(未示出)，於此省略其說明。
接著，可在導體層116、摻雜層102a、摻雜層104a、摻雜層106a與硬罩幕層108a上形成圖案化光阻層118。圖案化光阻層118可藉由微影製程來形成。
請參照圖1G，可降低圖案化光阻層118的高度。在降低圖案化光阻層118的高度之後，圖案化光阻層118的頂面的高度可低於摻雜層102a的頂面的高度，且圖案化光阻層118可暴露出部分導體層116。降低圖案化光阻層118的高度的方法例如是蝕刻法。
請參照圖1H，可移除圖案化光阻層118所暴露出的部分導體層116，以形成導線116a。藉此，可形成連接至摻雜層102a的側壁的導線116a。導線116a可電性連接至摻雜層102a。在一些實施例中，導線116a可直接接觸摻雜層102a。部分導體層116的移除方法例如是蝕刻法。
接著，可移除圖案化光阻層118。圖案化光阻層118的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
請參照圖1I，可共形地在介電層114a、導線116a、摻雜層102a、摻雜層104a、摻雜層106a與硬罩幕層108a上形成襯材料層120。襯材料層120的材料例如是氧化矽。襯材料層120的形成方法例如是化學氣相沉積法或原子層沉積法。
接著，可在襯材料層120上形成介電材料層122。介電材料層122的材料例如是氮化矽、碳氮化矽、氮氧化矽或其組合。介電材料層122的形成方法例如是化學氣相沉積法、物理氣相沉積法或原子層沉積法。
請參照圖1J，可移除部分介電材料層122與部分襯材料層120。部分介電材料層122與部分襯材料層120的移除方法例如是化學機械研磨法。此外，在藉由化學機械研磨法移除部分介電材料層122與部分襯材料層120之後，介電材料層122的頂面、襯材料層120的頂面與硬罩幕層108a的頂面可齊平。
請參照圖1K，可移除部分介電材料層122與部分襯材料層120，藉此可在介電層114a與導線116a上形成介電層122a與襯層120a。介電層122a可位在襯層120a上。襯層120a可直接接觸介電層114a、導線116a、摻雜層102a與摻雜層104a。介電層122a與襯層120a暴露出摻雜層104a的部分側壁。在一些實施例中，可先移除部分介電材料層122，再移除部分襯材料層120，但 本發明並不以此為限。部分介電材料層122的移除方法例如是蝕刻法。部分襯材料層120的移除方法例如是蝕刻法。
請參照圖1L，可共形地在介電層122a、摻雜層104a、摻雜層106a與硬罩幕層108a上形成導體層124。導體層124的材料例如是鎢、鋁、氮化鈦、氮化鉭、碳化鈦、鈦鋁、氮化鈦鋁、氮化鈦碳或摻雜多晶矽。導體層124的形成方法例如是化學氣相沉積法或原子層沉積法。在一些實施例中，可共形地在導體層124上形成蝕刻終止層(未示出)，於此省略其說明。
接著，可在導體層124、摻雜層104a、摻雜層106a與硬罩幕層108a上形成圖案化光阻層126。圖案化光阻層126可藉由微影製程來形成。
請參照圖1M，可降低圖案化光阻層126的高度。在降低圖案化光阻層126的高度之後，圖案化光阻層126的頂面的高度可低於摻雜層104a的頂面的高度，且圖案化光阻層126可暴露出部分導體層124。降低圖案化光阻層126的高度的方法例如是蝕刻法。
請參照圖1N，可移除圖案化光阻層126所暴露出的部分導體層124，以形成導線124a。藉此，可形成連接至摻雜層104a的側壁的導線124a。導線124a可電性連接至摻雜層104a。在一些實施例中，導線124a可直接接觸摻雜層104a。部分導體層124的移除方法例如是蝕刻法。
接著，可移除圖案化光阻層126。圖案化光阻層126的移 除方法例如是乾式剝離法或濕式剝離法。
請參照圖1O，可共形地在介電層122a、導線124a、摻雜層104a、摻雜層106a與硬罩幕層108a上形成襯材料層128。襯材料層128的材料例如是氧化矽。襯材料層128的形成方法例如是化學氣相沉積法或原子層沉積法。
接著，可在襯材料層128上形成介電材料層130。介電材料層130的材料例如是氮化矽、碳氮化矽、氮氧化矽或其組合。介電材料層130的形成方法例如是化學氣相沉積法、物理氣相沉積法或原子層沉積法。
請參照圖1P，可移除部分介電材料層130、部分襯材料層128與硬罩幕層108a，藉此可暴露出摻雜層106a的頂面，且可在介電層122a與導線124a上形成介電層130a與襯層128a。介電層130a可位在襯層128a上。襯層128a可直接接觸介電層122a、導線124a、摻雜層104a與摻雜層106a。在一些實施例中，可移除部分摻雜層106a。部分介電材料層130、部分襯材料層128、硬罩幕層108a與部分摻雜層106a的移除方法例如是化學機械研磨法。
請參照圖1Q，可在介電層130a、襯層128a、介電層122a與襯層120a中形成暴露出導線116a的開口OP1，且可在介電層130a與襯層128a中形成暴露出導線124a的開口OP2。開口OP1的形成方法例如是藉由微影製程與蝕刻製程移除部分電層130a、部分襯層128a、部分介電層122a與部分襯層120a。此外，開口 OP2的形成方法例如是藉由微影製程與蝕刻製程移除部分電層130a與部分襯層128a。
請參照圖1R，可分別在開口OP1與開口OP2中形成導電插塞132與導電插塞134。藉此，可形成連接至導線116a的導電插塞132，且可形成連接至導線124a的導電插塞134。導電插塞132與導電插塞134的材料例如是鎢。導電插塞132與導電插塞134可分別電性連接至導線116a與導線124a。在一些實施例中，導電插塞132可直接接觸導線116a，且導電插塞134可直接接觸導線124a。導電插塞132與導電插塞134的形成方法例如是先形成填滿開口OP1與開口OP2的導體層(未示出)，再藉由化學機械研磨法移除位在開口OP1與開口OP2外部的導體層。
接著，形成連接至摻雜層106a的導線136。此外，可形成連接至導電插塞132的導線138。另外，可形成連接至導電插塞134的導線140。導線136、導線138與導線140可位在同一平面上，藉此有利於與後段製程(BEOL)進行整合。導線136、導線138與導線140可分別電性連接至摻雜層106a、導電插塞132與導電插塞134。在一些實施例中，導線136可直接接觸摻雜層106a，導線138可直接接觸導電插塞132，且導線140可直接接觸導電插塞134。導線136、導線138與導線140的材料例如是鋁、鎢或鈦。導線136、導線138與導線140的形成方法例如是先利用沉積製程形成導體層(未示出)，再藉由微影製程與蝕刻製程對導體層進行圖案化。
以下，藉由圖1R來說明上述實施例的影像感測器結構10。此外，雖然影像感測器結構10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖1R，影像感測器結構10包括基底100、奈米線結構110、導線116a、導線124a與導線136。奈米線結構110包括依序堆疊設置在基底100上的摻雜層100a、摻雜層102a、摻雜層104a與摻雜層106a。摻雜層100a與摻雜層104a具有第一導電型(如，P型)。摻雜層102a與摻雜層106a具有第二導電型(如，N型)。摻雜層100a與摻雜層102a可組成影像感測元件142。摻雜層102a與摻雜層104a可組成影像感測元件144。摻雜層104a與摻雜層106a可組成影像感測元件146。舉例來說，影像感測元件142可為用於感測紅光的影像感測元件，影像感測元件144可為用於感測綠光的影像感測元件，且影像感測元件146可為用於感測藍光的影像感測元件。影像感測元件142、影像感測元件144與影像感測元件146可為光二極體。摻雜層100a可為基底100的一部分。摻雜層100a的頂面可高於基底100的另一部分的頂面。
摻雜層102a的摻質濃度(如，N型摻質濃度)可大於摻雜層100a的摻質濃度(如，P型摻質濃度)。摻雜層104a的摻質濃度(如，P型摻質濃度)可大於摻雜層102a的摻質濃度(如，N型摻質濃度)。摻雜層106a的摻質濃度(如，N型摻質濃度)可大於摻雜層104a的摻質濃度(如，P型摻質濃度)。舉例來說，摻雜層100a的摻質濃度可為1×1015離子/立方公分至5×1015離子/立方公分，摻 雜層102a的摻質濃度可為1×1016離子/立方公分至5×1016離子/立方公分，摻雜層104a的摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分，且摻雜層106a的摻質濃度可為1×1018離子/立方公分至5×1018離子/立方公分。
導線116a連接至摻雜層102a的側壁。在一些實施例中，導線116a的剖面形狀可為L形。導線124a連接至摻雜層104a的側壁。在一些實施例中，導線124a的剖面形狀可為L形。導線136連接至摻雜層106a。導線136可連接至摻雜層106a的頂面。
影像感測器結構10更可包括介電層114a、介電層122a、介電層130a、襯層112a、襯層120a與襯層128a中的至少一者。介電層114a設置在基底100上。導線116a設置在介電層114a上。襯層112a設置在介電層114a與基底100之間。介電層122a設置在介電層114a與導線116a上。導線124a設置在介電層122a上。襯層120a設置在介電層122a與介電層114a之間。介電層130a設置在介電層122a與導線124a上。襯層128a設置在介電層130a與介電層122a之間。
影像感測器結構10更可包括導電插塞132、導電插塞134、導線138與導線140中的至少一者。導電插塞132連接至導線116a。導電插塞134連接至導線124a。導線138連接至導電插塞132。導線140連接至導電插塞134。
此外，影像感測器結構10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在上述影像感測器結構10及其製 造方法中，奈米線結構110包括依序堆疊設置在基底100上的摻雜層100a、摻雜層102a、摻雜層104a與摻雜層106a，摻雜層100a與摻雜層104a具有第一導電型，且摻雜層102a與摻雜層106a具有第二導電型。如此一來，影像感測器結構10的畫素可具有垂直堆疊且分別用於感測紅光、綠光與藍光的影像感測元件142、影像感測元件144與影像感測元件146，因此可有效地降低畫素面積。此外，由於影像感測元件142、影像感測元件144與影像感測元件146可具有約略相同的上視面積，因此影像感測器結構10可具有平衡的RGB的能量比例。此外，影像感測器結構10的製程可與互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)的製程進行整合。另外，影像感測器結構10中的相鄰兩個畫素可良好的進行隔離。另一方面，由於影像感測器結構10無需使用彩色濾光片(color filter)，因此可降地製造成本與製程複雜度。
圖2A至圖2T為根據本發明一實施例的影像感測器結構的製造流程剖面圖。
請參照圖2A，提供基底200。基底200為摻雜材料層。在一些實施例中，基底200可為經摻雜的半導體基底，如經摻雜的單晶矽基底。基底200具有第一導電型(如，P型)。在下文中，第一導電型與第二導電型可為不同導電型。第一導電型與第二導電型可分別為P型與N型中的一者與另一者。在本實施例中，第一導電型是以P型為例，且第二導電型是以N型為例，但本發明 並不以此為限。在另一些實施例中，第一導電型可為N型，且第二導電型可為P型。在本實施例中，基底200的導電型是以P型為例，且基底200的摻質可包括硼。
接著，在基底200上依序形成摻雜材料層202、摻雜材料層204與摻雜材料層206。摻雜材料層202與摻雜材料層206具有第二導電型(如，N型)。摻雜材料層204具有第一導電型(如，P型)。摻雜材料層202的摻質濃度(如，N型摻質濃度)可大於基底200的摻質濃度(如，P型摻質濃度)。摻雜材料層204的摻質濃度(如，P型摻質濃度)可大於摻雜材料層202的摻質濃度(如，N型摻質濃度)。摻雜材料層206的摻質濃度(如，N型摻質濃度)可大於摻雜材料層204的摻質濃度(如，P型摻質濃度)。舉例來說，基底200的摻質濃度可為1×1015離子/立方公分至5×1015離子/立方公分，摻雜材料層202的摻質濃度可為1×1016離子/立方公分至5×1016離子/立方公分，摻雜材料層204的摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分，且摻雜材料層206的摻質濃度可為1×1018離子/立方公分至5×1018離子/立方公分。
在一些實施例中，摻雜材料層202、摻雜材料層204與摻雜材料層206的形成方法可包括以下步驟。進行第一磊晶成長製程，以在基底200上形成摻雜材料層202。進行第二磊晶成長製程，以在摻雜材料層202上形成摻雜材料層204。進行第三磊晶成長製程，以在摻雜材料層204上形成摻雜材料層206。第一磊晶成長製程、第二磊晶成長製程與第三磊晶成長製程可為臨場摻雜的 磊晶成長製程。
在一些實施例中，在利用第一磊晶成長製程來形成N型的摻雜材料層202的情況下，第一磊晶成長製程所使用的N型摻質可包括砷、鍗、鉍或碲。摻雜材料層202的厚度例如是1微米至2微米。在一些實施例中，在利用第二磊晶成長製程來形成P型的摻雜材料層204的情況下，第二磊晶成長製程所使用的P型摻質可包括硼。此外，第二磊晶成長製程所使用的摻質更可包括碳，藉此可有效地抑制摻雜材料層204中的硼摻質擴散到鄰近的膜層中。摻雜材料層204中的硼摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分。摻雜材料層204的厚度例如是0.3微米至0.6微米。在一些實施例中，在利用第三磊晶成長製程來形成N型的摻雜材料層206的情況下，第三磊晶成長製程所使用的N型摻質可包括砷、鍗、鉍或碲。摻雜材料層206的厚度例如是0.15微米至0.35微米。
在另一些實施例中，摻雜材料層202、摻雜材料層204與摻雜材料層206的形成方法可包括以下步驟。對基底200進行第一離子植入製程，以形成摻雜材料層202。在進行第一離子植入製程之後，對基底200進行第二離子植入製程，以形成摻雜材料層204。在進行第二離子植入製程之後，對基底200進行第三離子植入製程，以形成摻雜材料層206。
在一些實施例中，在利用第一離子植入製程來形成N型的摻雜材料層202的情況下，第一離子植入製程所使用的N型摻 質可包括磷或砷。在一些實施例中，在利用第二離子植入製程來形成P型的摻雜材料層204的情況下，第二離子植入製程所使用的P型摻質可包括硼、二氟化硼或銦。此外，在第二離子植入製程所使用的P型摻質為硼或二氟化硼的情況下，第二離子植入製程所使用的摻質更可包括碳，藉此可有效地抑制摻雜材料層204中的硼摻質擴散到鄰近的膜層中。摻雜材料層204中的硼摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分。在一些實施例中，在利用第三離子植入製程來形成N型的摻雜材料層206的情況下，第三離子植入製程所使用的N型摻質可包括磷、砷、鍗或碲。在一些實施例中，在進行第三離子植入製程之後，可對基底200進行熱製程，藉此可修補離子植入製程所產生的缺陷。
然後，可在摻雜材料層206上形成硬罩幕材料層208。硬罩幕材料層208的材料例如是氧化矽、氮化矽或其組合。硬罩幕材料層208的形成方法例如是化學氣相沉積法。
請參照圖2B，對基底200、摻雜材料層202、摻雜材料層204與摻雜材料層206進行圖案化，以形成奈米線結構210。奈米線結構210包括依序堆疊設置在基底200上的摻雜層200a、摻雜層202a、摻雜層204a與摻雜層206a。摻雜層200a與摻雜層204a具有第一導電型(如，P型)。摻雜層202a與摻雜層206a具有第二導電型(如，N型)。摻雜層200a、摻雜層202a、摻雜層204a與摻雜層206a可為奈米線。此外，可對硬罩幕材料層208進行圖案化，以在摻雜層206a上形成硬罩幕層208a。舉例來說，可藉由微影製 程與蝕刻製程對硬罩幕材料層208、摻雜材料層206、摻雜材料層204、摻雜材料層202與基底200進行圖案化，而形成依序堆疊設置在基底200上的摻雜層200a、摻雜層202a、摻雜層204a、摻雜層206a與硬罩幕層208a。
請參照圖2C，可共形地在基底200、奈米線結構210與硬罩幕層208a上形成襯材料層212。襯材料層212的材料例如是氧化矽。襯材料層212的形成方法例如是熱氧化法、化學氣相沉積法或原子層沉積法。
接著，可在襯材料層212上形成介電材料層214。介電材料層214的材料例如是氮化矽、碳氮化矽、氮氧化矽或其組合。介電材料層214的形成方法例如是化學氣相沉積法或原子層沉積法。
然後，可在介電材料層214上形成光阻層216。光阻層216的形成方法例如是旋轉塗佈法。
請參照圖2D，可移除部分光阻層216與部分介電材料層214，藉此可形成光阻層216a與介電層214a。在一些實施例中，可先移除部分光阻層216，再移除部分介電材料層214，但本發明並不以此為限。部分光阻層216的移除方法例如是蝕刻法。部分介電材料層214的移除方法例如是蝕刻法。
請參照圖2E，可移除部分介電層214a，藉此可使得介電層214a的頂面低於光阻層216a的頂面。部分介電層214a的移除方法例如是蝕刻法。
請參照圖2F，可移除光阻層216a。光阻層216a的移除方法例如是乾式剝離法或濕式剝離法。
接著，可移除部分襯材料層212，而形成襯層212a。藉由上述方法，可在基底200、摻雜層200a與摻雜層202a上形成介電層214a與襯層212a。介電層214a可位在襯層212a上。襯層212a可直接接觸基底200、摻雜層200a與摻雜層202a。介電層214a與襯層212a可暴露出摻雜層202a的部分側壁。部分襯材料層212的移除方法例如是蝕刻法。
請參照圖2G，可共形地在介電層214a、摻雜層202a、摻雜層204a、摻雜層206a與硬罩幕層208a上形成導體層218。導體層218的材料例如是鎢、鋁、氮化鈦、氮化鉭、碳化鈦、鈦鋁、氮化鈦鋁、氮化鈦碳或摻雜多晶矽。導體層218的形成方法例如是化學氣相沉積法或原子層沉積法。在一些實施例中，可共形地在導體層218上形成蝕刻終止層(未示出)，於此省略其說明。
接著，可在導體層218、摻雜層202a、摻雜層204a、摻雜層206a與硬罩幕層208a上形成圖案化光阻層220。圖案化光阻層220可藉由微影製程來形成。
請參照圖2H，可降低圖案化光阻層220的高度。在降低圖案化光阻層220的高度之後，圖案化光阻層220的頂面的高度可低於摻雜層202a的頂面的高度，且圖案化光阻層220可暴露出部分導體層218。降低圖案化光阻層220的高度的方法例如是蝕刻法。
請參照圖2I，可移除圖案化光阻層220所暴露出的部分導體層218，以形成導線218a。藉此，可形成連接至摻雜層202a的側壁的導線218a。導線218a可電性連接至摻雜層202a。在一些實施例中，導線218a可直接接觸摻雜層202a。部分導體層218的移除方法例如是蝕刻法。
接著，可移除圖案化光阻層220。圖案化光阻層220的移除方法例如是乾式剝離法或濕式剝離法。
請參照圖2J，可共形地在介電層214a、導線218a、摻雜層202a、摻雜層204a、摻雜層206a與硬罩幕層208a上形成襯材料層222。襯材料層222的材料例如是氧化矽。襯材料層222的形成方法例如是化學氣相沉積法或原子層沉積法。
接著，可在襯材料層222上形成介電材料層224。介電材料層224的材料例如是氮化矽、碳氮化矽、氮氧化矽或其組合。介電材料層224的形成方法例如是化學氣相沉積法或原子層沉積法。
然後，可在介電材料層224上形成光阻層226。光阻層226的形成方法例如是旋轉塗佈法。
請參照圖2K，可移除部分光阻層226與部分介電材料層224，藉此可形成光阻層226a與介電層224a。在一些實施例中，可先移除部分光阻層226，再移除部分介電材料層224，但本發明並不以此為限。部分光阻層226的移除方法例如是蝕刻法。部分介電材料層224的移除方法例如是蝕刻法。
請參照圖2L，可移除部分介電層224a，藉此可使得介電層224a的頂面低於光阻層226a的頂面。部分介電層224a的移除方法例如是蝕刻法。
請參照圖2M，可移除光阻層226a。光阻層226a的移除方法例如是乾式剝離法或濕式剝離法。
接著，可移除部分襯材料層222，而形成襯層222a。藉由上述方法，可在介電層214a與導線218a上形成介電層224a與襯層222a。介電層224a可位在襯層222a上。襯層222a可直接接觸介電層214a、導線218a、摻雜層202a與摻雜層204a。介電層224a與襯層222a暴露出摻雜層204a的部分側壁。部分襯材料層222的移除方法例如是蝕刻法。
請參照圖2N，可共形地在介電層224a、摻雜層204a、摻雜層206a與硬罩幕層208a上形成導體層228。導體層228的材料例如是鎢、鋁、氮化鈦、氮化鉭、碳化鈦、鈦鋁、氮化鈦鋁、氮化鈦碳或摻雜多晶矽。導體層228的形成方法例如是化學氣相沉積法或原子層沉積法。在一些實施例中，可共形地在導體層228上形成蝕刻終止層(未示出)，於此省略其說明。
接著，可在導體層228、摻雜層204a、摻雜層206a與硬罩幕層208a上形成圖案化光阻層230。圖案化光阻層230可藉由微影製程來形成。
請參照圖2O，可降低圖案化光阻層230的高度。在降低圖案化光阻層230的高度之後，圖案化光阻層230的頂面的高度 可低於摻雜層204a的頂面的高度，且圖案化光阻層230可暴露出部分導體層228。降低圖案化光阻層230的高度的方法例如是蝕刻法。
請參照圖2P，可移除圖案化光阻層230所暴露出的部分導體層228，以形成導線228a。藉此，可形成連接至摻雜層204a的側壁的導線228a。導線228a可電性連接至摻雜層204a。在一些實施例中，導線228a可直接接觸摻雜層204a。部分導體層228的移除方法例如是蝕刻法。
接著，可移除圖案化光阻層230。圖案化光阻層230的移除方法例如是乾式剝離法或濕式剝離法。
請參照圖2Q，可共形地在介電層224a、導線228a、摻雜層204a、摻雜層206a與硬罩幕層208a上形成襯材料層232。襯材料層232的材料例如是氧化矽。襯材料層232的形成方法例如是化學氣相沉積法或原子層沉積法。
接著，可在襯材料層232上形成介電材料層234。介電材料層234的材料例如是氮化矽、碳氮化矽、氮氧化矽或其組合。介電材料層234的形成方法例如是化學氣相沉積法或原子層沉積法。
請參照圖2R，可移除部分介電材料層234、部分襯材料層232與硬罩幕層208a，藉此可暴露出摻雜層206a的頂面，且可在介電層224a與導線228a上形成介電層234a與襯層232a。介電層234a可位在襯層232a上。襯層232a可直接接觸介電層224a、 導線228a、摻雜層204a與摻雜層206a。在一些實施例中，可移除部分摻雜層206a。部分介電材料層234、部分襯材料層232、硬罩幕層208a與部分摻雜層206a的移除方法例如是化學機械研磨法。
請參照圖2S，可在介電層234a、襯層232a、介電層224a與襯層222a中形成暴露出導線218a的開口OP3，且可在介電層234a與襯層232a中形成暴露出導線228a的開口OP4。開口OP3的形成方法例如是藉由微影製程與蝕刻製程移除部分電層234a、部分襯層232a、部分介電層224a與部分襯層222a。此外，開口OP4的形成方法例如是藉由微影製程與蝕刻製程移除部分電層234a與部分襯層232a。
請參照圖2T，可分別在開口OP3與開口OP4中形成導電插塞236與導電插塞238。藉此，可形成連接至導線218a的導電插塞236，且可形成連接至導線228a的導電插塞238。導電插塞236與導電插塞238的材料例如是鎢。導電插塞236與導電插塞238可分別電性連接至導線218a與導線228a。在一些實施例中，導電插塞236可直接接觸導線218a，且導電插塞238可直接接觸導線228a。導電插塞236與導電插塞238的形成方法例如是先形成填滿開口OP3與開口OP4的導體層(未示出)，再藉由化學機械研磨法移除位在開口OP3與開口OP4外部的導體層。
接著，形成連接至摻雜層206a的導線240。此外，可形成連接至導電插塞236的導線242。另外，可形成連接至導電插塞 238的導線244。導線240、導線242與導線244可位在同一平面上，藉此有利於與後段製程(BEOL)進行整合。導線240、導線242與導線244可分別電性連接至摻雜層206a、導電插塞236與導電插塞238。在一些實施例中，導線240可直接接觸摻雜層206a，導線242可直接接觸導電插塞236，且導線244可直接接觸導電插塞238。導線240、導線242與導線244的材料例如是鋁、鎢或鈦。導線240、導線242與導線244的形成方法例如是先利用沉積製程形成導體層(未示出)，再藉由微影製程與蝕刻製程對導體層進行圖案化。
以下，藉由圖2T來說明上述實施例的影像感測器結構20。此外，雖然影像感測器結構20的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖2T，影像感測器結構20包括基底200、奈米線結構210、導線218a、導線228a與導線240。奈米線結構210包括依序堆疊設置在基底200上的摻雜層200a、摻雜層202a、摻雜層204a與摻雜層206a。摻雜層200a與摻雜層204a具有第一導電型(如，P型)。摻雜層202a與摻雜層206a具有第二導電型(如，N型)。摻雜層200a與摻雜層202a可組成影像感測元件246。摻雜層202a與摻雜層204a可組成影像感測元件248。摻雜層204a與摻雜層206a可組成影像感測元件250。舉例來說，影像感測元件246可為用於感測紅光的影像感測元件，影像感測元件248可為用於感測綠光的影像感測元件，且影像感測元件250可為用於感測 藍光的影像感測元件。影像感測元件246、影像感測元件248與影像感測元件250可為光二極體。摻雜層200a可為基底200的一部分。摻雜層200a的頂面可高於基底200的另一部分的頂面。
摻雜層202a的摻質濃度(如，N型摻質濃度)可大於摻雜層200a的摻質濃度(如，P型摻質濃度)。摻雜層204a的摻質濃度(如，P型摻質濃度)可大於摻雜層202a的摻質濃度(如，N型摻質濃度)。摻雜層206a的摻質濃度(如，N型摻質濃度)可大於摻雜層204a的摻質濃度(如，P型摻質濃度)。舉例來說，摻雜層200a的摻質濃度可為1×1015離子/立方公分至5×1015離子/立方公分，摻雜層202a的摻質濃度可為1×1016離子/立方公分至5×1016離子/立方公分，摻雜層204a的摻質濃度可為1×1017離子/立方公分至5×1017離子/立方公分，且摻雜層206a的摻質濃度可為1×1018離子/立方公分至5×1018離子/立方公分。
導線218a連接至摻雜層202a的側壁。在一些實施例中，導線218a的剖面形狀可為L形。導線228a連接至摻雜層204a的側壁。在一些實施例中，導線228a的剖面形狀可為L形。導線240連接至摻雜層206a。導線240可連接至摻雜層206a的頂面。
影像感測器結構20更可包括介電層214a、介電層224a、介電層234a、襯層212a、襯層222a與襯層232a中的至少一者。介電層214a設置在基底200上。導線218a設置在介電層214a上。襯層212a設置在介電層214a與基底200之間。介電層224a設置在介電層214a與導線218a上。導線228a設置在介電層224a上。襯層222a設置在介 電層224a與介電層214a之間。介電層234a設置在介電層224a與導線228a上。襯層232a設置在介電層234a與介電層224a之間。
影像感測器結構20更可包括導電插塞236、導電插塞238、導線242與導線244中的至少一者。導電插塞236連接至導線218a。導電插塞238連接至導線228a。導線242連接至導電插塞236。導線244連接至導電插塞238。
此外，影像感測器結構20中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在上述影像感測器結構20及其製造方法中，奈米線結構210包括依序堆疊設置在基底200上的摻雜層200a、摻雜層202a、摻雜層204a與摻雜層206a，摻雜層200a與摻雜層204a具有第一導電型，且摻雜層202a與摻雜層206a具有第二導電型。如此一來，影像感測器結構20的畫素可具有垂直堆疊且分別用於感測紅光、綠光與藍光的影像感測元件246、影像感測元件248與影像感測元件250，因此可有效地降低畫素面積。此外，由於影像感測元件246、影像感測元件248與影像感測元件250可具有約略相同的上視面積，因此影像感測器結構20可具有平衡的RGB的能量比例。此外，影像感測器結構20的製程可與互補式金屬氧化物半導體(CMOS)的製程進行整合。另外，影像感測器結構20中的相鄰兩個畫素可良好的進行隔離。另一方面，由於影像感測器結構20無需使用彩色濾光片，因此可降地製造成本與製程複雜度。
綜上所述，在上述實施例的影像感測器結構及其製造方法中，奈米線結構包括依序堆疊設置在基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層，第一摻雜層與第三摻雜層具有第一導電型，且第二摻雜層與第四摻雜層具有第二導電型。藉此，影像感測器結構的畫素可具有垂直堆疊且分別用於感測紅光、綠光與藍光的影像感測元件。因此，可有效地降低畫素面積，且可具有平衡的RGB的能量比例。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:影像感測器結構
100:基底
100a,102a,104a,106a:摻雜層
110:奈米線結構
112a,120a,128a:襯層
114a,122a,130a:介電層
116a,124a,136,138,140:導線
132,134:導電插塞
142,144,146:影像感測元件
OP1,OP2:開口

Claims (20)

  1. 一種影像感測器結構，包括：基底；奈米線結構，包括依序堆疊設置在所述基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層，其中所述第一摻雜層與所述第三摻雜層具有第一導電型，且所述第二摻雜層與所述第四摻雜層具有第二導電型；第一導線，連接至所述第二摻雜層的側壁；第二導線，連接至所述第三摻雜層的側壁；以及第三導線，連接至所述第四摻雜層，其中所述第一導線的頂面低於所述第二摻雜區的頂面，且所述第二導線的頂面低於所述第三摻雜區的頂面。
  2. 如請求項1所述的影像感測器結構，其中所述第一摻雜層為所述基底的一部分，且所述第一摻雜層的頂面高於所述基底的另一部分的頂面。
  3. 如請求項1所述的影像感測器結構，其中所述第一摻雜層與所述第二摻雜層組成第一影像感測元件，所述第二摻雜層與所述第三摻雜層組成第二影像感測元件，且所述第三摻雜層與所述第四摻雜層組成第三影像感測元件。
  4. 如請求項3所述的影像感測器結構，其中所述第一影像感測元件、所述第二影像感測元件與所述第三影像感測元件包括光二極體。
  5. 如請求項1所述的影像感測器結構，其中所述第二摻雜層的摻質濃度大於所述第一摻雜層的摻質濃度，所述第三摻雜層的摻質濃度大於所述第二摻雜層的摻質濃度，且所述第四摻雜層的摻質濃度大於所述第三摻雜層的摻質濃度。
  6. 如請求項5所述的影像感測器結構，其中所述第一摻雜層的摻質濃度為1×1015離子/立方公分至5×1015離子/立方公分，所述第二摻雜層的摻質濃度為1×1016離子/立方公分至5×1016離子/立方公分，所述第三摻雜層的摻質濃度為1×1017離子/立方公分至5×1017離子/立方公分，且所述第四摻雜層的摻質濃度為1×1018離子/立方公分至5×1018離子/立方公分。
  7. 如請求項1所述的影像感測器結構，其中所述第三導線連接至所述第四摻雜層的頂面。
  8. 如請求項1所述的影像感測器結構，更包括：第一介電層，設置在所述基底上，其中所述第一導線設置在所述第一介電層上；第二介電層，設置在所述第一介電層與所述第一導線上，其 中所述第二導線設置在所述第二介電層上；以及第三介電層，設置在所述第二介電層與所述第二導線上。
  9. 如請求項1所述的影像感測器結構，更包括：第一導電插塞，連接至所述第一導線；以及第二導電插塞，連接至所述第二導線。
  10. 如請求項9所述的影像感測器結構，更包括：第四導線，連接至所述第一導電插塞；以及第五導線，連接至所述第二導電插塞。
  11. 一種影像感測器結構，包括：基底；奈米線結構，包括依序堆疊設置在所述基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層，其中所述第一摻雜層與所述第三摻雜層具有第一導電型，且所述第二摻雜層與所述第四摻雜層具有第二導電型；第一導線，連接至所述第二摻雜層的側壁，其中所述第一導線的剖面形狀為L形；第二導線，連接至所述第三摻雜層的側壁，其中所述第二導線的剖面形狀為L形；以及第三導線，連接至所述第四摻雜層，其中所述第一導線的頂面低於所述第二摻雜區的頂面，且所述第二導線的頂面低於所述第三摻雜區的頂面。
  12. 一種影像感測器結構的製造方法，包括： 提供基底，其中所述基底為第一摻雜材料層；在所述基底上依序形成第二摻雜材料層、第三摻雜材料層與第四摻雜材料層，其中所述基底與所述第三摻雜材料層具有第一導電型，且所述第二摻雜材料層與所述第四摻雜材料層具有第二導電型；對所述基底、所述第二摻雜材料層、所述第三摻雜材料層與所述第四摻雜材料層進行圖案化，以形成奈米線結構，其中所述奈米線結構包括依序堆疊設置在所述基底上的第一摻雜層、第二摻雜層、第三摻雜層與第四摻雜層，其中所述第一摻雜層與所述第三摻雜層具有所述第一導電型，且所述第二摻雜層與所述第四摻雜層具有所述第二導電型；形成連接至所述第二摻雜層的側壁的第一導線；形成連接至所述第三摻雜層的側壁的第二導線；以及形成連接至所述第四摻雜層的第三導線，其中所述第一導線的頂面低於所述第二摻雜區的頂面，且所述第二導線的頂面低於所述第三摻雜區的頂面。
  13. 如請求項12所述的影像感測器結構的製造方法，其中所述第二摻雜材料層、所述第三摻雜材料層與所述第四摻雜材料層的形成方法包括：進行第一磊晶成長製程，以在所述基底上形成所述第二摻雜材料層；進行第二磊晶成長製程，以在所述第二摻雜材料層上形成所 述第三摻雜材料層；以及進行第三磊晶成長製程，以在所述第三摻雜材料層上形成所述第四摻雜材料層。
  14. 如請求項12所述的影像感測器結構的製造方法，其中所述第二摻雜材料層、所述第三摻雜材料層與所述第四摻雜材料層的形成方法包括：對所述基底進行第一離子植入製程，以形成所述第二摻雜材料層；在進行所述第一離子植入製程之後，對所述基底進行第二離子植入製程，以形成所述第三摻雜材料層；以及在進行所述第二離子植入製程之後，對所述基底進行第三離子植入製程，以形成所述第四摻雜材料層。
  15. 如請求項14所述的影像感測器結構的製造方法，更包括：在進行所述第三離子植入製程之後，對所述基底進行熱製程。
  16. 如請求項12所述的影像感測器結構的製造方法，其中所述第二摻雜層的摻質濃度大於所述第一摻雜層的摻質濃度，所述第三摻雜層的摻質濃度大於所述第二摻雜層的摻質濃度，且所述第四摻雜層的摻質濃度大於所述第三摻雜層的摻質濃 度。
  17. 如請求項12所述的影像感測器結構的製造方法，其中所述第一導線的形成方法包括：在所述基底、所述第一摻雜層與所述第二摻雜層上形成第一介電層，其中所述第一介電層暴露出所述第二摻雜層的部分側壁；共形地在所述第一介電層、所述第二摻雜層、所述第三摻雜層與所述第四摻雜層上形成第一導體層；在所述第一導體層、所述第二摻雜層、所述第三摻雜層與所述第四摻雜層上形成第一圖案化光阻層；降低所述第一圖案化光阻層的高度，其中在降低所述第一圖案化光阻層的高度之後，所述第一圖案化光阻層的頂面的高度低於所述第二摻雜層的頂面的高度，且所述第一圖案化光阻層暴露出部分所述第一導體層；以及移除所述第一圖案化光阻層所暴露出的部分所述第一導體層，以形成所述第一導線。
  18. 如請求項17所述的影像感測器結構的製造方法，其中所述第二導線的形成方法包括：在所述第一介電層與所述第一導線上形成第二介電層，其中所述第二介電層暴露出所述第三摻雜層的部分側壁；共形地在所述第二介電層、所述第三摻雜層與所述第四摻雜層上形成第二導體層；在所述第二導體層、所述第三摻雜層與所述第四摻雜層上形 成第二圖案化光阻層；降低所述第二圖案化光阻層的高度，其中在降低所述第二圖案化光阻層的高度之後，所述第二圖案化光阻層的頂面的高度低於所述第三摻雜層的頂面的高度，且所述第二圖案化光阻層暴露出部分所述第二導體層；以及移除所述第二圖案化光阻層所暴露出的部分所述第二導體層，以形成所述第二導線。
  19. 如請求項12所述的影像感測器結構的製造方法，更包括：形成連接至所述第一導線的第一導電插塞；以及形成連接至所述第二導線的第二導電插塞。
  20. 如請求項19所述的影像感測器結構的製造方法，更包括：形成連接至所述第一導電插塞的第四導線；以及形成連接至所述第二導電插塞的第五導線。
TW110113759A 2021-04-16 2021-04-16 影像感測器結構及其製造方法 TWI854117B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110113759A TWI854117B (zh) 2021-04-16 2021-04-16 影像感測器結構及其製造方法
US17/322,599 US12176375B2 (en) 2021-04-16 2021-05-17 Image sensor structure including nanowire structure and manufacturing method thereof
US18/900,947 US20250022905A1 (en) 2021-04-16 2024-09-30 Manufacturing method of image sensor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110113759A TWI854117B (zh) 2021-04-16 2021-04-16 影像感測器結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202243225A TW202243225A (zh) 2022-11-01
TWI854117B true TWI854117B (zh) 2024-09-01

Family

ID=83602805

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110113759A TWI854117B (zh) 2021-04-16 2021-04-16 影像感測器結構及其製造方法

Country Status (2)

Country Link
US (2) US12176375B2 (zh)
TW (1) TWI854117B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277701A1 (en) * 2007-05-09 2008-11-13 Sharp Laboratories Of America, Inc. High energy implant photodiode stack
US20100186809A1 (en) * 2007-06-19 2010-07-29 Lars Samuelson Nanowire- based solar cell structure
US9431388B1 (en) * 2015-04-29 2016-08-30 Globalfoundries Inc. Series-connected nanowire structures
TW202017059A (zh) * 2018-07-31 2020-05-01 台灣積體電路製造股份有限公司 半導體結構的製作方法
US20200235257A1 (en) * 2017-08-29 2020-07-23 Petalux Inc. Copper halide color photosensor structure and manufacturing method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008143727A2 (en) 2007-02-27 2008-11-27 The Regents Of The University Of California Nanowire photodetector and image sensor with internal gain
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP5479574B2 (ja) * 2009-04-15 2014-04-23 ソル ヴォルテイックス エービー ナノワイヤを有する多接合光電池

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277701A1 (en) * 2007-05-09 2008-11-13 Sharp Laboratories Of America, Inc. High energy implant photodiode stack
US20100186809A1 (en) * 2007-06-19 2010-07-29 Lars Samuelson Nanowire- based solar cell structure
US9431388B1 (en) * 2015-04-29 2016-08-30 Globalfoundries Inc. Series-connected nanowire structures
US20200235257A1 (en) * 2017-08-29 2020-07-23 Petalux Inc. Copper halide color photosensor structure and manufacturing method
TW202017059A (zh) * 2018-07-31 2020-05-01 台灣積體電路製造股份有限公司 半導體結構的製作方法

Also Published As

Publication number Publication date
TW202243225A (zh) 2022-11-01
US20220336519A1 (en) 2022-10-20
US20250022905A1 (en) 2025-01-16
US12176375B2 (en) 2024-12-24

Similar Documents

Publication Publication Date Title
CN102074563B (zh) 具有增强的背面照明量子效率的图像传感器
US7045380B2 (en) CMOS image sensor and method of fabricating the same
TWI613816B (zh) 半導體裝置及其製造方法
US11527564B2 (en) Manufacturing method of image sensor
CN111415950B (zh) 影像传感器及其制造方法
US10276613B2 (en) Image sensor and method for forming the same
CN112397531A (zh) 半导体元件及其制造方法
TWI854117B (zh) 影像感測器結構及其製造方法
TWI541988B (zh) 半導體元件及其製法
TWI775332B (zh) 背照式影像感測器及其製造方法
TW202234713A (zh) 具有全環繞閘極結構的光感測器及用於形成該光感測器的方法
US20050142740A1 (en) Method and resulting structure for fabricating dram cell structure using oxide line spacer
TWI871582B (zh) 積體晶片、畫素陣列及形成積體晶片的方法
TWI828600B (zh) 半導體元件結構的製造方法
TWI701842B (zh) 影像感測器及其製造方法
US12176386B2 (en) Storage capacitor with multiple dielectrics
KR100910510B1 (ko) 하드 마스크 제거 방법
US20230389267A1 (en) Method of fabricating storage capacitor with multiple dielectrics
TW202503909A (zh) 半導體元件結構的製造方法
TW202418566A (zh) 積體晶片、畫素陣列及形成積體晶片的方法
JP2023138453A (ja) 画像センサ
KR100269629B1 (ko) 반도체장치의 제조방법
JP2005317710A (ja) 固体撮像素子の製造方法