[go: up one dir, main page]

TW202234713A - 具有全環繞閘極結構的光感測器及用於形成該光感測器的方法 - Google Patents

具有全環繞閘極結構的光感測器及用於形成該光感測器的方法 Download PDF

Info

Publication number
TW202234713A
TW202234713A TW110115661A TW110115661A TW202234713A TW 202234713 A TW202234713 A TW 202234713A TW 110115661 A TW110115661 A TW 110115661A TW 110115661 A TW110115661 A TW 110115661A TW 202234713 A TW202234713 A TW 202234713A
Authority
TW
Taiwan
Prior art keywords
gate
channel
substrate
dielectric layer
region
Prior art date
Application number
TW110115661A
Other languages
English (en)
Inventor
張柏鈞
林炳豪
李國政
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202234713A publication Critical patent/TW202234713A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/199—Back-illuminated image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80373—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the gate of the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/805—Coatings
    • H10F39/8053—Colour filters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H10F39/8063—Microlenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本文揭示一種光感測器，包括一基體、一光偵測柱、一閘極結構、一浮動閘結構以及一通道結構。該基體具有一第一摻雜型態。該光偵測柱具有一第二摻雜型態，並且設置於該基體中。該閘極結構在一垂直方向上設置於該基體上，並且與光偵測柱電性絕緣。該浮動節點結構設置於該閘極結構上，於該垂直方向上相反於該光偵測柱，且與該閘極結構電性絕緣。該通道結構延伸穿過該閘極結構，與該閘極結構電性絕緣，並且電性連接至該光偵測柱及該浮動節點結構。

Description

具有全環繞閘極結構的光感測器及用於形成該光感測器的方法
發明領域
本發明實施例係有關於具有全環繞閘極結構的光感測器及用於形成該光感測器的方法。
發明背景
將傳入光子轉換成數位信號以實現光感測的光感測器已在各種應用領域中廣泛採用。有提出不同結構之光感測器用於小型化或增強操作效率。舉例來說，已提出背側照射(backside illuminated, BSI)結構以改善由光感測器接收的光子的量。在一光感測器中的複數個光電二極體可共用相同的轉移閘極，以實現裝置尺寸的減小。新結構仍被研究以進一步改善光感測效能及尺寸減小。
依據本發明之一實施例，係特地提出一種光感測器，其包括一基體、一光偵測柱、一閘極結構、一浮動節點結構，與一通道結構。該基體具有一第一摻雜型態。該光偵測柱具有一第二摻雜型態，並且設置於該基體中。該閘極結構在一垂直方向上設置於該基體上，並與該光偵測柱電性絕緣。該浮動節點結構設置於該閘極結構上，於該垂直方向上相反於該光偵測柱，且與該閘極結構電性絕緣。該通道結構延伸穿過該閘極結構，與該閘極結構電性絕緣，並且電性連接至該光偵測柱及該浮動節點結構。
根據本發明之一實施例，係特地提出一種光感測器包括一基體、複數個光偵測柱、一隔離結構、一閘極介電層、複數個閘極結構、複數個通道結構，與一浮動節點單元。該基體具有一第一摻雜型態。該等光偵測柱具有一第二摻雜型態，並且設置於該基體中。該隔離結構設置於該基體中，並且將該等光偵測柱彼此分開。該閘極介電層設置於該基體上。該等閘極結構係設置於該基體上。該等閘極結構之每一者係與該等光偵測柱之一各別者對準，並且係藉由該閘極介電層而與該等光偵測柱之該各別者分開。該等通道結構中之每一者係電性連接至該等光偵測柱中之一各別者，穿透該等閘極結構中之一各別者，並且藉由該閘極介電層而與該等閘極結構中之該各別者分開。該浮動節點單元設置於該基體上，相反於該等光偵測柱，電性連接至該等通道結構，且與該等閘極結構分開。
根據本發明之一實施例，係特地提出一種形成一光感測器的方法，包括：於一基體中形成一隔離結構，該基體具有一第一摻雜型態；在該基體中形成一光偵測柱，該光偵測柱柱具有一第二摻雜型態；在該基體上形成一通道結構，該通道結構電性連接至該光偵測柱；在該基體上形成一閘極介電層，該閘極介電層包覆該通道結構；形成一閘極結構，其圍繞該通道結構且藉由該閘極介電層而與該通道結構分開；形成包覆該閘極介電層與該閘極結構之一支撐結構；移除該支撐結構之一部分和該閘極介電層之一部分以暴露該通道結構之一頂表面；以及在該支撐結構上形成一浮動節點結構，該浮動節點結構係連接至該通道結構之該頂表面。
較佳實施例之詳細說明
以下的揭露內容提供許多不同的實施例或範例，用以實施本揭露內容的不同部件。以下描述組件及配置的具體實施例以簡化本揭露內容。當然，這些僅為實施例且非意欲作為限制。例如，在以下描述中，一第一部件形成在一第二部件的上方或之上可包括該第一和第二部件形成為直接接觸的實施例，亦可包括額外的部件可形成於該第一和第二部件之間而使得該第一和第二部件可不直接接觸的實施例。另外，本揭露內容在各種實施例中的參考編號及/或字母可重複使用。這種重複使用是出於簡潔及清楚的目的，而不是其自身表示所論述的各種實施例及/或組態之間的關係。
此外，本文中所使用的空間相對性術語，諸如，「在下方」、「在下面」、「下部」、「在上方」、「上部」及類似者，係為了易於敘述以描述如圖式中所例示的一元件或部件與另外的元件(等)或部件(等)的關係。 該等空間相對性術語意欲囊括除該等圖式中所描繪的方位之外，在使用或操作中的不同方位。裝置可以其他方式被定向(旋轉90度或以其他方位)，且本文中所用的空間相對性術語可同樣相應地進行解讀。
圖1係根據一些實施例的一光感測器100的示意性剖視圖。該光感測器100包含一基體101，其可為一p型摻雜半導體。該基體101包括形成在該基體101中的一n型區域106。在一些實施例中，該基體101可更包括一p型區域110，其可稱為一p型釘扎光電二極體(p-type pinned photodiode, PPPD)區域。在一些實施例中，該n型區域106包含兩個深n型釘扎光電二極體(deep n-type pinned photodiode region 1, DNPPD1、deep n-type pinned photodiode region 2, DNPPD2)區域107、108及一n型針扎光電二極體(n-type pinned photodiode, NPPD)區域109。於一些實施例中，該n型區域106及該p型區域110可被一深p井(deep p-well , DPW) 102及一晶胞p井(cell p-well, CPW) 103圍繞。在一些實施例中，一場輕度摻雜區(field light doping region, FLD) 104及一淺溝槽隔離(shallow trench isolation, STI) 105可形成於該晶胞p-井103中。在一些實施例中，一n型摻雜區111可形成於該基體101中，且可被稱為一浮動節點(floating node, FD)或一浮動擴散區(floating diffusion region, FDR)。在一些實施例中，一像素n型輕摻雜汲極(pixel n-type lightly doped drain, PNLD) 112可形成於該基體101中且從該n型摻雜區111延伸。在一些實施例中，一閘極介電層113形成於基體101上方，且一閘極結構116形成於該閘極介電層113上方。在一些實施例中，該閘極結構116可包括一閘極電極114及一n型區域115。該閘極電極114可由合適的材料製成，例如多晶矽或類似材料。該閘極電極114之一部分可經摻雜以形成該n型區域115。一介電層117保形地設置於該閘極介電層113和該閘極結構116上，且可由合適的材料製成，如正矽酸四乙酯(tetraethyl orthosilicate, TEOS)或相似材料。一抗蝕保護氧化物(resist protect oxide, RPO)層118保形地設置在該介電層117上，且可由合適材料製成，諸如氧化矽或類似材料。一接觸蝕刻停止層(contact etch stop layer, CESL) 119保形地設置在該抗蝕保護氧化物層118上，且可由合適材料製成，諸如氮化矽或類似材料。一層間介電層120設置於該接觸蝕刻停止層119上，且可由合適的材料製成，如硼磷矽酸鹽玻璃(borophosphosilicate glass, BPSG)、氧化矽、摻雜氟的氧化矽(fluorine-doped silicon oxide, FSG)、摻雜碳的氧化矽、或類似材料。在一些實施例中，該光感測器100可更包括一深摻雜區121及形成於該基體101中的一背側摻雜區122。在一些實施例中，該光感測器100可更包括連接至該基體101的背側之一抗反射塗層123、一彩色濾光膜124及一微透鏡125。
圖2顯示根據一些實施例之四個光感測器100的俯視圖，其中圖1之示意性剖視圖係取自圖2之I-I線段。如圖2中所示，該四個光感測器 100共用相同的n型摻雜區111。此構型可被稱作一種四共享結構，其可電性連接至設置於一鄰近於該光感測器100之區域130中的各種裝置，諸如一源極隨耦電晶體(source follower transistor)、一重置電晶體(reset transistor)、一行選擇電晶體(row select transistor)或類似裝置。
圖3為一俯視圖，其顯示共用相同的n型摻雜區111之兩個光感測器 100，其中圖1之示意性剖視圖係取自圖3的I’-I’線段。此構型可被稱為一種二共享結構，其可電性連接至一重置電晶體131及/或一源極隨耦電晶體132。
根據一些實施例，一光感測器的結構可由圖1至3所示者變化。
圖4為一流程圖200，顯示根據一些實施例中的一種形成光感測器300 (參見圖16)的方法。圖5至16例示形成該光感測器300的中間步驟。在一些實施例中，該光感測器300可為一CMOS影像感測器(CMOS image sensor, CIS)，而在其他實施例中，該光感測器300可用於其他光感測應用。
圖5係顯示一基體301的示意性剖面圖。該基體301的提供是被例示為圖4所示的流程圖200中的製程202。在一些實施例中，該基體301可為一p型摻雜矽基體，且可具有範圍從約10 15/cm 3至約10 18/cm 3的摻雜濃度，而其他濃度值亦在本揭露內容的範疇內。
圖5也顯示該基體301透過一合適的技術(例如離子注入或類似技術)來摻雜。此製程被例示為圖4所示的流程圖200中的製程204。根據一些實施例，該基體301經摻雜以形成一背側摻雜區311。在一些具體例中，該背側摻雜區311可以一合適的摻雜劑(譬如，硼或類似物)而被p型摻雜，可稱為一背側P+ (BS P+)區，以及可具有範圍從約10 16/cm 3至約10 20/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容的範疇內。該基體301可進一步以一合適的摻雜劑(如砷、磷或類似物)來摻雜以形成一深摻雜區310。該深摻雜區310可稱為一陣列深n井(array deep n-well, ADNW)，且可具有範圍從約10 16/cm 3至約10 19/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容的範疇內。該基體301進一步以一合適的摻雜劑(如砷、磷或類似物)來摻雜以形成一n型摻雜區304 (可稱為光電二極體(photodiode, PD)區)。在一些實施例中，該n型摻雜區304可具有透過多次摻雜該基體301而形成的複數個子區域。在一些實施例中，該n型摻雜區304具有第一摻雜子區域305、第二摻雜子區域306及第三摻雜子區域307，它們可分別被稱為一第一深n型釘扎光電二極體(DNPPD1)區域、一第二深N型釘扎光電二極體(DNPPD2)區域，及一N型釘扎光電二極體(NPPD)區域。在一些實施例中，該第一、第二與第三摻雜子區域305、306、307中之每一者可具有範圍從約10 15/cm 3至約10 18/cm 3的摻雜濃度，且其他濃度值也在本揭露內容的範疇內。在一些實施例中，該第一、第二與第三摻雜子區域305、306、307可具有相同或不同的水平寬度，並且可具有相同或不同的垂直厚度，而該n型摻雜區304可具有少於或多於三個子區域。在一些實施例中，該基體301可進一步以一合適的摻雜劑(如，硼或類似物)來摻雜以形成一p型摻雜區308。在一些實施例中，該p型摻雜區308可位於該n型摻雜區304上方。該p型摻雜區308可稱為一p型釘扎光電二極體(PPPD)區域，且具有範圍從約10 15/cm 3至約10 18/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容的範疇內。在一些實施例中，該基體301可進一步摻雜一合適的摻雜劑(如硼或類似物)以形成一通道摻雜區309，其可為p型摻雜且可具有範圍從約10 15/cm 3至約10 18/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容的範疇內。在一些實施例中，該基體301可不形成有該p型摻雜區308，而該n型摻雜區304可與通道摻雜區309間隔開或可鄰近該通道摻雜區309。在一些實施例中，該基體301進一步摻雜一合適的摻雜劑(如硼或類似物)以形成一深p井(DPW) 302，其具有範圍從約10 15/cm 3至約10 18/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容的範疇內。在一些實施例中，該深p井302可與該深摻雜區310重疊。在一些實施例中，該基體301進一步摻雜一合適的摻雜劑(如硼或類似物)以形成一晶胞p井(CPW)303，其可具有範圍從約10 15/cm 3至約10 18/cm 3的摻雜濃度，而其他濃度值亦在本揭露內容的範疇內。該深p井302及該晶胞p井303圍繞該n型摻雜區304及該p型摻雜區308，且可沿著一垂直方向(V)對準。在一些實施例中，該深p井302的水平寬度(W1)及該晶胞p井303的水平寬度(W2)可相同；在其他實施例中，該深p井302的水平寬度(W1)及該晶胞p井303的水平寬度(W2)可不同。在一些實施例中，該n型摻雜區304的該第一、第二及第三摻雜子區域305、306、307及該p型摻雜區308中之每一者可與該深p井302及/或該晶胞p井303間隔開。在其他實施例中，該p型摻雜區308、該第一摻雜子區域305、該第二摻雜子區域306及該第三摻雜子區域307中之至少一者可與該深p井302及/或該晶胞p井303重疊。在一些實施例中，該深p井302及該晶胞p井303可在形成該n型摻雜區304、該p型摻雜區308及該通道摻雜區309之前形成。
參照圖6，一遮罩層41可形成在該基體301上，且被定義為具有一所欲的圖案。在一些實施例中，該遮罩層41可為一由合適的光敏材料製成的光阻層。在其他實施例中，該遮罩層41可為一由合適材料(諸如金屬氧化物、金屬氮化物或類似物)製成的硬遮罩，且可藉由合適技術來形成，諸如物理氣相沉積(physical vapor deposition, PVD)、化學氣相沉積(chemical vapor deposition, CVD)、原子層沉積(atomic layer deposition, ALD)或類似技術。
參照圖7，在形成該遮罩層41之後，使用該遮罩層41作為一蝕刻遮罩來蝕刻該基體301的頂部，以形成一通道結構312。當該通道摻雜區309(參見圖6)形成時，該通道結構312為該通道摻雜區309的一部分。在一些實施例中，該通道結構312在未形成該通道摻雜區309的情形下可未經摻雜，或可為n型摻雜。在一些實施例中，該通道結構312可包括一個或多個通道區域312’。在一些實施例中，該通道結構312之該等通道區域312’中之每一者可為一柱體，其具有如圖7所示的一矩形橫截面。在其他實施例中，該通道結構312之該等通道區域312’中之每一者可呈錐臺之形狀，其具有如圖19中所示之梯形橫截面，且其他形狀亦在本揭露內容的範疇內。在一些實施方式中，蝕刻製程可使用一合適的蝕刻技術執行，諸如一氟反應性離子蝕刻(reactive ion etching, RIE)，或類似技術。參照圖20，在一些實施例中，蝕刻製程可稍微過度蝕刻至該p型摻雜區308及該晶胞p井303中。
參照圖8，在蝕刻製程之後，移除該遮罩層41 (參見圖7)。圖6至圖8中所例示之製程可共同地被稱為一形成該通道結構之製程，其例示為圖4所示之流程圖200中之製程206。之後，在該晶胞p井303中形成一隔離結構313。此製程被例示為圖4所示的流程圖200中的製程208。在一些實施例中，該隔離結構313可由一合適材料(諸如氧化矽、氮化矽、碳化矽或類似物)製成，且可位於該晶胞p井303內或可稍微延伸至該晶胞p井303的外部。在一些實施例中，一場輕度摻雜區(FLD) 314可形成於該晶胞p井303中，且可具有範圍從約10 17/cm 3至約10 21/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容的範疇內。在一些實施例中，該隔離結構313可位於該場輕度摻雜區314內。在其他實施例中，該隔離結構313可部分地位於該場輕度摻雜區314外側。
參照圖9，在形成該隔離結構313之後，一閘極介電層316係藉由合適的技術(諸如CVD、PVD、ALD或類似技術)而保形地形成於該基體301上。此製程被例示為圖4所示的流程圖200中的製程210。在一些實施例中，該閘極介電層316覆蓋該基體301的一頂表面340 (參見圖8)並包覆該通道結構312。該閘極介電層316可由合適的材料製成，例如氧化矽、一高k介電材料(如氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鋁、氧化鋯等等)、或類似物。在一些實施例中，該閘極介電層316可具有範圍從約1 nm至約10 nm的一厚度。在其他的實施例中，該閘極介電層316可具有範圍從約2 nm至約6 nm的一厚度，並且其他的範圍值也在本揭露內容的範疇內。
參照圖10，在形成該閘極介電層316之後，一閘極結構317可藉由合適的技術(例如，CVD、PVD、ALD或類似技術)而形成於該基體301上方。此製程被例示為圖4所示的流程圖200中的製程212。該閘極結構317可由合適的材料製成，例如多晶矽、金屬或金屬化合物(例如：TiN、TaN、W、Ti、Ta、Al等)、或類似物。在一些實施例中，該閘極結構317具有一頂表面341低於該通道結構312的該頂表面342 (參見圖8)，且該閘極結構317圍繞該通道結構312的一部分及圍繞形成於該通道結構312上的該閘極介電層316的一部分。在一些實施例中，該閘極結構317可以一經控制的沉積製程以形成具有一所欲的形狀。在其他實施例中，該閘極結構317可藉由以多晶矽或金屬化合物覆蓋該閘極介電層316，接著藉由合適的蝕刻技術(如乾式蝕刻或類似技術)移除一部分的多晶矽或金屬化合物以形成該所欲的形狀來製作。參照圖21，在一些實施例中，該閘極結構317可具有一較寬的底部及一較窄的上部，此可由乾式蝕刻或類似技術所導致，且其他幾何形狀亦在本揭露內容的範疇內。
參照圖11，在形成該閘極結構317之後，一支撐結構318形成在該閘極介電層316與該閘極結構317上方。此製程被例示為圖4所示的流程圖200中的製程214。該支撐結構318可藉由合適的技術形成，諸如旋轉塗覆、CVD、ALD或類似技術。在一些實施例中，一合適的平坦化製程(諸如化學機械平坦化(chemical mechanical planarization, CMP)或類似者)可應用於經沉積的支撐結構318，以將該支撐結構318的厚度減小至一所欲的量。在一些實施例中，該支撐結構318可由合適材料製成，諸如未經摻雜的矽酸鹽玻璃(undoped silicate glass, USG)、磷矽酸鹽玻璃(phosphosilicate glass, PSG)、硼矽酸鹽玻璃(borosilicate glass, BSG)、硼摻雜的磷矽酸鹽玻璃(boron-doped phosphosilicate glass, BPSG)、氟摻雜矽酸鹽玻璃(luorine-doped silicate glass, FSG)、二氧化矽(SiO 2)、基於SiOC之材料或類似物。在形成該支撐結構318之後，可藉由諸如乾式蝕刻之合適技術來移除該支撐結構318及該閘極介電層316的一部分，以暴露該通道結構312的該頂表面342。之後，在一些實施例中，未被該閘極結構317圍繞之該通道結構312的該等通道區域312’中的各者的一部分333可摻雜合適摻雜劑(例如，磷、砷或類似物)，且可具有範圍自約10 19/cm 3至約10 21/cm 3的摻雜濃度，且其他濃度值亦在本揭示內容的範疇內。此製程被例示為圖4所示的流程圖200中的製程216。
參照圖12，在摻雜製程之後，一浮動節點(FD)結構319’(其亦可被稱作一浮動擴散區域(FDR))形成於該支撐結構318上方、連接至該通道結構312，且藉由該支撐結構318而與該閘極結構317分開。此製程被例示為圖4所示的流程圖200中的製程218。該浮動節點結構319’可藉由合適技術形成，諸如CVD、PVD、ALD或類似技術。該浮動節點結構319’可由合適的材料製成，諸如多晶矽、金屬或金屬化合物(例如TiN、TaN、W、Ti、Ta、Al或類似物)，或類似材料。在一些實施例中，當該浮動節點結構319’由多晶矽製成時，該浮動節點結構319’可摻雜一合適摻雜劑(例如，砷、磷或類似物)，且可具有範圍從約10 18/cm 3至約10 21/cm 3的摻雜濃度，且其他濃度值亦在本揭露內容之範疇內。在一些實施例中，該閘極結構317與該浮動節點結構319’由相同材料製成。在其他實施例中，該閘極結構317與該浮動節點結構319’由不同材料製成。在一些實施例中，該浮動節點結構319’可藉由下列方式形成：以一合適材料覆蓋支撐結構318，接著以適當技術(例如，乾式蝕刻或類似技術)來蝕刻該合適材料以形成具有一所欲形狀之該浮動節點結構319’。參照圖22，在一些實施例中，該浮動節點結構319’可具有一較寬底部及一較窄上部，此可由乾式蝕刻或類似技術導致，且其他幾何形狀亦在本揭露內容的範疇內。
圖12亦顯示在形成該浮動節點結構319’之後，一蝕刻停止層(etch stop layer, ESL) 320可形成於該浮動節點結構319’上。此製程被例示為圖4所示的流程圖200中的製程220。該蝕刻停止層320可由合適的製程形成，例如PVD、CVD、ALD或類似製程，可由合適的材料形成，例如氮化矽(SiN)、碳化矽(SiC)、氮氧化矽(SiNO)、氧化矽(SiO 2)或類似材料，並且可具有範圍從約10 nm至約200 nm的厚度，而其他範圍值亦在本揭露內容的範圍內。
參照圖13，在形成該蝕刻停止層320之後，一第一介電層321形成在該支撐結構318、該浮動節點結構319’與該蝕刻停止層320上方。此製程被例示為圖4所示的流程圖200中的製程222。該第一介電層321可由合適的技術形成，諸如旋轉塗覆、CVD、ALD或類似技術，且可由合適的材料製成，諸如未經摻雜的矽酸鹽玻璃、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜的磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃、二氧化矽、基於SiOC之材料或類似材料。在一些實施例中，該支撐結構318及該第一介電層321由相同的材料製成。在其他實施例中，該支撐結構318及該第一介電層321由不同材料製成。
參照圖14，在形成該第一介電層321之後，形成複數個接觸開口322以穿透該第一介電層321、該蝕刻停止層320及該支撐結構318，使得該浮動節點結構319’及該閘極結構317自該等接觸開口322暴露出。每一個接觸開口322係由一開口壁332所定義，且由一合適的技術形成，例如乾式蝕刻或類似技術。
參照圖15，在形成該等接觸開口322之後，一接觸(contact, CT)結構323形成於該等接觸開口322中(參見圖14)且電性連接至該浮動節點結構319’及該閘極結構317。在一些實施例中，該接觸結構323包括兩個觸點323’分別形成於該等接觸開口322中且分別連接至該浮動節點結構319’及該閘極結構317。該等接觸開口322及該接觸結構323的形成可統稱為形成一接觸結構的步驟，其例示為如圖4所示的流程圖200中的製程224。該接觸結構323可通過合適的技術(例如CVD或類似技術)形成，且可由合適的導電材料(例如鎢(W)、釕(Ru)、鈷(Co)、鉭(Ta)、鈦(Ti)、銅(Cu)或類似物)製成。在一些實施例中，可採用合適的平坦化製程(例如，CMP或類似製程)來移除該第一介電層321的一頂表面343上的過量導電材料。在一些實施例中，在形成該接觸結構323之前，定義每一個接觸開口322 (參見圖14)的該開口壁332可形成有一阻障層324。在一些實施例中，該阻障層324可由一合適的材料製成，諸如TaN、TiN、Ru、MnN、ZnO、MoN、Ta、Ti、Co、Ru、上述之組合、或類似材料。
參照圖16，在形成該接觸結構323之後，可在該第一介電層321上形成一第二介電層325，接著在該第二介電層325中形成一金屬層326，使得該金屬層326電性連接至該接觸結構323，從而獲得該光感測器300。此等製程統稱為一形成一金屬層的步驟，其例示為如圖4所示的流程圖200中的製程226。該金屬層326可藉由使用一半導體後端製程(例如鑲嵌製程)形成，且可由合適的材料製成，例如Cu、Co、W、Ru、Mo、Al或類似材料。根據一些實施例，複數個介電層及金屬層可形成於該第一介電層321的上方以形成一互連結構。在一些實施例中，一重新分布層(redistribution layer, RDL)(未顯示)可形成在該金屬層326之上方。
參照圖17，於獲得該光感測器300之後，該金屬層326可電性連接至一合適的電路板601(例如，一特定應用的積體電路(application specific integrated circuit, ASIC)或類似物)，接著從一背側327(參見圖16)薄化該基體301至一所欲的厚度。
參照圖18，在薄化該基體301之後，一溝槽隔離層370可形成在該光感測器300中，用於提供該光感測器300的n型摻雜區304較佳的隔離。在一些具體例中，一溝槽孔(未顯示)可形成在該背側327 (參見圖16)中，且可穿透該背側摻雜區311和該深摻雜區310，並且到達該深p井302，之後以合適材料(例如氧化矽、氮化矽、碳化矽或類似物)填入該溝槽孔。之後，在一些實施例中，一背側照射式抗反射塗層(backside illumination anti-reflective coating, BSI ARC) 328、一彩色濾光(color filter, CF)膜329與一微透鏡(microlens, ML) 330可依序形成於該基體301的該背側327上。
回頭參照圖17，在一些實施例中，該閘極介電層316與該n型摻雜區304之間的距離(D1)範圍可從約1 nm至約100 nm，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，該等通道區域312’中的一者與該晶胞p井303之間的最小距離(D2、D3)範圍可從約10 nm至約500 nm，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，D2可以等於D3，而在其他實施例中，D2可以不同於D3。在一些實施例中，該通道結構312的每一個通道區域312’的高度(D4)範圍可從約10 nm至約300 nm，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，該通道結構312的每一個通道區域312’的寬度(D5)範圍可從約1 nm至約500 nm，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，具有小於1 nm的寬度(D5)的通道區域312’可能難以製造，而具有大於500 nm之寬度(D5)的通道區域312’可能無法有效地被該閘極結構317所控制。在一些實施例中，該通道結構312的兩個鄰近的通道區域312’之間的距離(D6)範圍可從約10 nm至約1 µm，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，該閘極結構317的高度(D7)範圍可從約10 nm至約300 nm，而其他範圍值亦在本揭露內容的範疇內。在一些實施例中，該閘極結構317與該浮動節點結構319’之間的距離(D8)範圍可從約1 nm至約50 nm，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，該浮動節點結構319’的寬度(D9)範圍可從約50 nm至約1 µm，且其他範圍值亦在本揭露內容的範疇內。
圖23為一示意性俯視圖，顯示各自具有不同通道結構312的四個光感測器 300。左上方光感測器300的該通道結構312包括四個通道區域312’，每一個通道區域312’具有圓形橫截面。右上方光感測器300的該通道結構312僅包括一個通道區域312’，其具有圓形橫截面。左下方光感測器300的該通道結構312包括兩個通道區域312’，其分別具有一實質上矩形橫截面及一橢圓形橫截面。右下方光感測器300的該通道結構312包括三個通道區域312’，其中兩者具有圓形橫截面，而其中一者具有一實質上矩形橫截面。應注意的是，該通道區域312’的數目、形狀及配置不應受限於此處所揭示者，且可根據實際要求而變化。在圖23中，每一個n型摻雜區304被顯示與一個閘極結構317一起工作。然而，在其他實施例中，可存在複數個n型摻雜區304共用一個閘極結構317。複數個像素裝置(未顯示)，包括源極隨耦電晶體、重置裝置(重置電晶體)、行選擇裝置(行選擇電晶體)或類似裝置，可配置在鄰近於該光感測器 300的一區域350中。
參照圖24，根據一些實施例，該光感測器300可包括複數個閘極結構317，其分別圍繞該通道結構312的該等通道區域312’。在一些實施例中，該等通道區域312’中之一者具有一矩形橫截面(例如，為一柱體)，該等通道區域312’中之另一者具有一梯形橫截面(例如，為一錐臺)，且其他幾何形狀亦在本揭露內容之範疇內。
圖25顯示，根據一些實施例，兩個n型摻雜區304分別連接至兩個通道結構312，該兩個通道結構312分別由兩個閘極結構317控制。該等通道結構312兩者皆連接至一包括一個浮動節點結構319’的浮動節點單元319。在此實施例中，兩個觸點323’被顯示為連接至該浮動節點結構319’。連接至該浮動節點結構319’之該(等)觸點323’的數目可根據實際要求來改變。在其他實施例中，該浮動節點單元319可包括複數個浮動節點結構319’ (僅一個顯示於圖25中)，且該等浮動節點結構319’中之每一者被連接至該等通道結構312的一各別者。
參照圖26，根據一些實施例，在形成該隔離結構313 (即，圖4所示之流程圖200中的製程208)之後，一開口315係由合適的技術(例如，乾式蝕刻等)形成，以穿透該p型摻雜區308及該n型摻雜區304之該第二與第三子區域306、307，並延伸至該n型摻雜區304之該第一子區域305中。在某些實施例中，該開口315可在該第二子區域306處或在該第三子區域307處停止，且可由一內壁360界定。在一些實施例中，該開口315可具有一圓形俯視圖(即，當自頂部檢視時可為圓形的)，且其他幾何形狀亦在本揭露內容的範疇內。
參照圖27，在形成該開口315之後，該閘極介電層316保形地形成以覆蓋該內壁360 (參見圖26)及該基體301的該頂表面340 (參見圖26)，並包覆該通道結構312。該閘極介電層316藉由合適的技術製造，諸如CVD、PVD、ALD、或類似技術。該閘極介電層316可由合適的材料製成，例如氧化矽、一高k介電材料(如氧化鉿、氧化鉿矽、氧化鉿鉭、氧化鋁、氧化鋯等等)、或類似物。在一些實施例中，該閘極介電層316可具有範圍從約1 nm至約10 nm的一厚度。在其他的實施例中，該閘極介電層316可以具有範圍從約2 nm至約6 nm的一厚度，並且其他的範圍值也是在本揭露內容的範疇內。在一些實施例中，該開口315中之該閘極介電層316可比該閘極介電層316之其他部分(例如，該基體301之頂表面340上的該閘極介電層316 (參見圖26)及包覆該通道結構312之該閘極介電層316)更薄。
參照圖28，在形成該閘極介電層316之後，該閘極結構317可藉由合適的技術(例如化學氣相沉積、物理氣相沉積、原子層沉積或類似技術)而形成於該基體301的上方。該閘極結構317可由合適的材料製成，例如多晶矽、金屬或金屬化合物(例如：TiN、TaN、W、Ti、Ta、Al等)、或類似物。在一些實施例中，該開口315 (參見圖27)是以該閘極結構317填充，該閘極結構317圍繞該通道結構312的一部分及圍繞形成於該通道結構312上的該閘極介電層316之一部分，且該閘極結構317的頂表面341低於該通道結構312的頂表面342 (參見圖26)。填充於該開口315中之該閘極結構317可被稱為一垂直轉移閘極(vertical transfer gate, VTG)331，其具有範圍從約100 nm至約800 nm的一高度(D10)，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，該垂直轉移閘極331可鄰近於該通道結構312的該等通道區域312’中之一者。在其他實施例中，該垂直轉移閘極331可與該通道區域312’以一不大於約200 nm的距離間隔開，且其他範圍值亦在本揭露內容的範疇內。該(等)垂直轉移閘極331的數目可與該通道結構312的該(等)通道區域312’的數目相同或不同。在形成該閘極結構317之後，可進行圖4所示之流程圖200中的製程214至226。
參照圖29，在摻雜該基體301的製程中，可不形成該通道摻雜區309 (參見圖6)，且該p型摻雜區308及該晶胞p井303可以一使得該p型摻雜區308與該晶胞p井303的頂表面與該基體301的該頂表面340齊平的方式形成。在其他實施例中，可不形成該通道摻雜區309，且該p型摻雜區308可以一使得該p型摻雜區308與該基體301之頂表面340間隔開並與該基體301之頂表面340相鄰的方式形成。
參照圖30，在該摻雜製程之後，該隔離結構313及該場輕度摻雜區314可形成在該晶胞p井303中。
參照圖31，於形成該隔離結構313和該場輕度摻雜區314之後，一遮罩層42可形成在該基體301的頂表面340上。在一些實施方式中，該遮罩層42可為一由合適的材料(諸如金屬氧化物、金屬氮化物、或類似者)製成之硬遮罩，且可藉由合適技術(諸如物理氣相沉積、化學氣相沉積、原子層沉積、或類似技術)形成。之後，可藉由合適的技術(例如，乾式蝕刻等)蝕刻遮罩層42，以形成一個或多個暴露該基體301之頂表面340的開口421。
參照圖32，在形成及蝕刻該遮罩層42之後，該通道結構312藉由一合適的由下而上生長技術(諸如磊晶生長或類似技術)而從該基體301之該頂表面340(參見圖31)生長。在一些實施例中，該遮罩層42具有範圍從約1 nm至約50 nm的一厚度，且其他範圍值亦在本揭露內容的範疇內。在一些實施例中，在該通道結構312的形成之後，該通道結構312可以合適的摻雜劑(例如，硼或類似者)摻雜，而該通道結構312的摻雜濃度範圍可從約10 15/cm 3至約10 18/cm 3，且其他濃度值亦在本揭露內容的範疇內。之後，可藉由合適的技術來移除遮罩層42，例如HF濕式蝕刻或類似技術。在移除該遮罩層42之後，可進行圖4所示的流程圖200中的製程210至226。
本揭露內容的實施例具有一些有利特徵。藉由具有該n型摻雜區304、該通道結構312/該閘極結構317與該浮動節點結構319’來垂直地堆疊(例如，沿著如圖17所示之垂直方向(V))，該光感測器300具有降低的像素大小(即，佔據較少區域)。另外，在該閘極結構317圍繞該通道結構312的情況下，該光感測器300可具有改良的開關控制。此外，該垂直轉移閘極331改善了電子自該n型摻雜區304至該浮動節點結構319’的脫出效率(pull-out efficiency)，此，舉例來說，可改善當該光感測器300被使用作為影像感測器時的影像品質(即，降低影像延滯)。
根據一些實施例，一光感測器包括一基體、一光偵測柱、一閘極結構、一浮動節點結構，與一通道結構。該基體具有一第一摻雜型態。該光偵測柱具有一第二摻雜型態，並且設置於該基體中。該閘極結構在一垂直方向上設置於該基體上，並與該光偵測柱電性絕緣。該浮動節點結構設置於該閘極結構上，於該垂直方向上相反於該光偵測柱，且與該閘極結構電性絕緣。該通道結構延伸穿過該閘極結構，與該閘極結構電性絕緣，並且電性連接至該光偵測柱及該浮動節點結構。
根據一些實施例，該通道結構係被該閘極結構部分地圍繞。
根據一些實施例，該光感測器進一步包括一設置在該基體與該閘極結構之間的閘極介電層，該閘極介電層與該通道結構接觸且圍繞該通道結構，使得該閘極結構藉由該閘極介電層而與該光偵測柱和該通道結構分開。
根據一些實施例，該通道結構具有該第一摻雜型態。
根據一些實施例，該通道結構是朝向該浮動節點結構或該光偵測柱逐漸變細。
根據一些實施例，該通道結構具有一圓形、橢圓形或矩形之水平橫截面。
根據一些實施例，該通道結構具有一範圍從約10 nm至約300 nm之高度，以及一範圍從約1 nm至約500 nm之寬度。
根據一些實施例，該光感測器進一步包含設置於該基體上之一支撐結構，該閘極結構設置於該支撐結構中，該浮動節點結構設置於該支撐結構上且藉由該支撐結構而與該閘極結構分開。
根據一些實施例，該光感測器進一步包括一設置在該基體中且圍繞該光偵測柱之絕緣結構。
根據一些實施例，該光感測器進一步包括一摻雜區域，該摻雜區域形成於該基體中、設置在該光偵測柱與該閘極結構之間，且具有該第一摻雜型態。
根據一些實施例，該閘極結構具有延伸至該光偵測柱中並與該光偵測柱電性絕緣之一垂直轉移閘極。
根據一些實施例，該光感測器該通道結構和該垂直轉移閘極之間的最小距離範圍從0 至約200 nm。
根據一些實施例，一光感測器包含一基體、複數個光偵測柱、一隔離結構、一閘極介電層、複數個閘極結構、複數個通道結構，與一浮動節點單元。該基體具有一第一摻雜型態。該等光偵測柱具有一第二摻雜型態，並且設置於該基體中。該隔離結構設置於該基體中，並且將該等光偵測柱彼此分開。該閘極介電層設置於該基體上。該等閘極結構係設置於該基體上。該等閘極結構之每一者係與該等光偵測柱之一各別者對準，並且係藉由該閘極介電層而與該等光偵測柱之該各別者分開。該等通道結構中之每一者係電性連接至該等光偵測柱中之一各別者，穿透該等閘極結構中之一各別者，並且藉由該閘極介電層而與該等閘極結構中之該各別者分開。該浮動節點單元設置於該基體上，相反於該等光偵測柱，電性連接至該等通道結構，且與該等閘極結構分開。
根據一些實施例，該等通道結構中之每一者與該閘極介電層接觸且被該閘極介電層圍繞，並且該等通道結構中之每一者被該等閘極結構中之該各別者部分地圍繞。
根據一些實施例，該等通道的至少一者是朝向該浮動節點單元或該等光偵測柱之該各別者逐漸變細。
根據一些實施例，該等閘極結構中至少一者具有一垂直轉移閘極，該垂直轉移閘極延伸至該等光偵測柱中之該各別者，該垂直轉移閘極被該閘極介電層圍繞且藉由該閘極介電層而與該等光偵測柱中之該各別者分開。
根據一些實施例，一種形成一光感測器的方法，包括：於一基體中形成一隔離結構，該基體具有一第一摻雜型態；在該基體中形成一光偵測柱，該光偵測柱柱具有一第二摻雜型態；在該基體上形成一通道結構，該通道結構電性連接至該光偵測柱；在該基體上形成一閘極介電層，該閘極介電層包覆該通道結構；形成一閘極結構，其圍繞該通道結構且藉由該閘極介電層而與該通道結構分開；形成包覆該閘極介電層與該閘極結構之一支撐結構；移除該支撐結構之一部分和該閘極介電層之一部分以暴露該通道結構之一頂表面；以及在該支撐結構上形成一浮動節點結構，該浮動節點結構係連接至該通道結構之該頂表面。
根據一些實施例，在形成該通道結構之步驟中，蝕刻該基體以形成該通道結構。
根據一些實施例，形成該通道結構的步驟包括：於該基體上形成一遮罩層；蝕刻該遮罩層來形成至少一開口，其暴露該基體的一頂表面；以及在該至少一個開口中形成該通道結構，該通道結構自該基體之該頂表面延伸。
根據一些實施例，在移除該部分的支撐結構和該部分的閘極介電層之後以及在形成該浮動節點結構之前，該通道結構以一第一摻雜型態摻雜劑或一第二摻雜型態摻雜劑來摻雜。
以上內容概述了若干實施例的特徵以使所屬領域中的技術人員可更好地理解本揭露的各方面。所屬領域中的技術人員應瞭解的是，他們可易於使用本揭露內容作為基礎來設計或修改其他製程及結構以施行本文所介紹的實施例的相同目的及/或實現本文所介紹的實施例的相同優點。熟習此項技術者亦應認識到，此類等效結構並未脫離本揭露內容之精神及範疇，且他們可在不脫離本揭露內容之精神及範疇的情況下對本文內容進行各種變化、替代及更改。
100, 300:光感測器 101, 301:基體 102, 302:深p井 103, 303:晶胞p井 104, 314:場輕度摻雜區 105:淺溝槽隔離 106, 115:n型區域 107, 108:深n型釘扎光電二極體區域 109:n型針扎光電二極體區域 110:p型區域 111, 304:n型摻雜區 112:像素n型輕摻雜汲極 113, 316:閘極介電層 114:閘極電極 116, 317:閘極結構 117:介電層 118:抗蝕保護氧化物層 119:接觸蝕刻停止層 120:層間介電層 121, 310:深摻雜區 122, 311:背側摻雜區 123:抗反射塗層 124, 329:彩色濾光膜 125, 330:微透鏡 130, 350:區域 131:重置電晶體 132:源極隨耦電晶體 200:流程圖 202, 204, 206, 208, 210, 212, 214, 216, 218, 220, 222, 224, 226:製程 305:第一摻雜子區域 306:第二摻雜子區域 307:第三摻雜子區域 308:p型摻雜區 309:通道摻雜區 312:通道結構 312’:通道區域 313:隔離結構 315, 421:開口 318:支撐結構 319:浮動節點單元 319’:浮動節點結構 320:蝕刻停止層 321:第一介電層 322:接觸開口 323:接觸結構 323’:觸點 324:阻障層 325:第二介電層 326:金屬層 327:背側 328:背側照射式抗反射塗層 330:通道區域的一部分 331:垂直轉移閘極 332:開口壁 333:通道區域的一部分 340, 341, 342, 343:頂表面 360:內壁 370:溝槽隔離層 41, 42:遮罩層 601:電路板 D1:閘極介電層與n型摻雜區之間的距離 D2, D3:通道區域與晶胞p井之間的最小距離 D4:通道區域的高度 D5:通道區域的寬度 D6:兩個鄰近的通道區域之間的距離 D7:閘極結構的高度 D8:閘極結構與浮動節點結構之間的距離 D9:浮動節點結構的寬度 D10:垂直轉移閘極的高度 V:垂直方向 I-I, I’-I’:線段
從以下的詳細說明並配合附圖閱讀，本揭露內容的各方面可最佳地被理解。應注意的是，根據產業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清楚，各種特徵的尺寸可任意增大或減小。
圖1係根據一些實施例之一光感測器的示意性剖視圖。
圖2及圖3為示意性俯視圖，顯示根據一些實施例之複數個光感測器的各種配置。
圖4係用於製作根據一些實施例的光感測器的一製程流程圖。
圖5至18例示在形成根據一些實施例之光感測器的階段示意圖。
圖19係一示意圖，顯示根據一些實施例之光感測器中的通道區域具有不同結構。
圖20係一示意圖，顯示在製作根據一些實施例的光感測器中，一基體的過度蝕刻。
圖21係一示意圖，顯示根據一些實施例的光感測器的一閘極結構。
圖22係一示意圖，顯示根據一些實施例的一光感測器的浮動節點結構。
圖23係一示意性俯視圖，顯示根據一些實施例之複數個光感測器的配置。
圖24及25係根據一些實施例之光感測器的示意圖。
圖26至圖28例示在形成根據一些實施例的光感測器的階段示意圖。
圖29至圖32例示在形成根據一些實施例的光感測器的階段示意圖。
300:光感測器
301:基體
302:深p井
303:晶胞p井
304:n型摻雜區
305:第一摻雜子區域
306:第二摻雜子區域
307:第三摻雜子區域
308:p型摻雜區
310:深摻雜區
311:背側摻雜區
312:通道結構
313:隔離結構
314:場輕度摻雜區
316:閘極介電層
317:閘極結構
318:支撐結構
319’:浮動節點結構
320:蝕刻停止層
321:第一介電層
323:接觸結構
324:阻障層
325:第二介電層
326:金屬層
327:背側

Claims (1)

  1. 一種光感測器，包括： 一基體，其具有一第一摻雜型態； 一光偵測柱，其具有一第二摻雜型態並且設置於該基體中； 一閘極結構，其在一垂直方向上設置於該基體上，且與該光偵測柱電性絕緣； 一浮動節點結構，其設置於該閘極結構上，於該垂直方向上相反於該光偵測柱，且與該閘極結構電性絕緣；以及 一通道結構，其延伸穿過該閘極結構，與該閘極結構電性絕緣，且電性連接至該光偵測柱及該浮動節點結構。
TW110115661A 2021-02-25 2021-04-29 具有全環繞閘極結構的光感測器及用於形成該光感測器的方法 TW202234713A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/185,070 2021-02-25
US17/185,070 US20220271076A1 (en) 2021-02-25 2021-02-25 Photosensor having gate-all-around structure and method for forming the photosensor

Publications (1)

Publication Number Publication Date
TW202234713A true TW202234713A (zh) 2022-09-01

Family

ID=82167230

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115661A TW202234713A (zh) 2021-02-25 2021-04-29 具有全環繞閘極結構的光感測器及用於形成該光感測器的方法

Country Status (3)

Country Link
US (2) US20220271076A1 (zh)
CN (1) CN114709228A (zh)
TW (1) TW202234713A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12255218B2 (en) * 2019-01-07 2025-03-18 Samsung Electronics Co., Ltd. Image sensors

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271052B1 (en) * 2004-09-02 2007-09-18 Micron Technology, Inc. Long retention time single transistor vertical memory gain cell
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP5621266B2 (ja) * 2010-01-27 2014-11-12 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
TW201334169A (zh) * 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US11575005B2 (en) * 2018-03-30 2023-02-07 Intel Corporation Asymmetrical semiconductor nanowire field-effect transistor

Also Published As

Publication number Publication date
US20220271076A1 (en) 2022-08-25
US20240014231A1 (en) 2024-01-11
CN114709228A (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
US11728366B2 (en) Extra doped region for back-side deep trench isolation
US11735609B2 (en) Image sensor with shallow trench edge doping
US9768214B2 (en) Structure of dielectric grid for a semiconductor device
KR102399338B1 (ko) 이미지 센서의 제조 방법
KR102272115B1 (ko) 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스
US20220344383A1 (en) Backside structure for image sensor
US8710563B2 (en) Image sensor and method for fabricating the same
US10868055B2 (en) Image sensor and method for forming the same
TW201347163A (zh) 影像感測器裝置及其形成方法
CN113161420A (zh) 垂直栅极场效晶体管器件及其形成方法
US20150189207A1 (en) Protection Layer In CMOS Image Sensor Array Region
US20240014231A1 (en) Photosensor having gate-all-around structure and method for forming the photosensor
KR102706739B1 (ko) 이미지 센서 성능을 증가시키기 위한 격리 구조체
US11189650B2 (en) Image sensor structure and manufacturing method thereof
US12113079B2 (en) Image sensor with shallow trench edge doping
CN220693264U (zh) 光学结构
JP2005191480A (ja) 固体撮像素子の製造方法
CN221041135U (zh) 集成电路器件
US20240153979A1 (en) Image Sensor Structure with Reduced Floating Node and Manufacturing Method Thereof
US20230246052A1 (en) Image sensor
TW202433731A (zh) 像素元件陣列、積體電路及其製造方法
JP2023138453A (ja) 画像センサ
TW202335269A (zh) 影像感測器及用於形成其的方法