TWI847658B - 具表面散熱結構的側面可濕潤半導體封裝元件及製法 - Google Patents
具表面散熱結構的側面可濕潤半導體封裝元件及製法 Download PDFInfo
- Publication number
- TWI847658B TWI847658B TW112115099A TW112115099A TWI847658B TW I847658 B TWI847658 B TW I847658B TW 112115099 A TW112115099 A TW 112115099A TW 112115099 A TW112115099 A TW 112115099A TW I847658 B TWI847658 B TW I847658B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- heat dissipation
- electroplated
- package component
- semiconductor package
- Prior art date
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000009713 electroplating Methods 0.000 claims abstract description 42
- 238000004806 packaging method and process Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 100
- 239000013078 crystal Substances 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本發明為一種具表面散熱結構的側面可濕潤半導體封裝元件及製法，該封裝元件以一塑封層包覆一晶粒，在該塑封層的底面係具有複數個引腳部，每一個引腳部的側面亦露出在該塑封層的側表面，以作為側面可濕潤封裝元件(side wettable package)，其中，在製作該封裝元件的過程中係於該塑封層的表面形成一可導電的電鍍傳遞層，該電鍍傳遞層用於傳導電鍍製程中所需施加之電源，當完成電鍍作業後，該電鍍傳遞層可作為封裝元件的一散熱層，散熱層完整覆蓋封裝元件的表面，增加散熱面積，也可供與一散熱器相結合。
Description
本發明為一種側面可潤濕(side wettable)半導體封裝元件及其製法，尤指一種具有電鍍形成表面散熱結構的側面可潤濕半導體封裝元件。
針對無引腳的封裝元件，於俯視觀察從該封裝元件的上表面時，係看不出有任何自封裝元件側面向外延伸的接腳，例如四邊扁平無引線(Quad Flat No-Lead, QFN)或雙邊扁平無引線(Dual Flat No-Lead, DFN)，這類型封裝元件的銲墊是形成在封裝元件的底面，為了使檢測儀器(AOI)容易判斷QFN/DFN封裝元件是否有良好地銲接在電路板，在該封裝元件的側面上會露出個別延伸至每一銲墊的金屬表面，在銲接過程中銲錫能吸附在該側面的金屬表面，這種在封裝元件露出金屬表面以便於觀察銲接品質的結構稱為側面可潤濕(Side wettable)封裝元件。但現有的無引腳的封裝元件，本身的散熱效果有限，故有待進一步加以改善。
有鑑於此，本發明的主要目的係提供一種具表面散熱結構的側面可濕潤半導體封裝元件及其製法，在具有側面可濕潤的功效下，再進一步增加元件的導熱面積以提升散熱效果。
為完成前述目的，本發明具表面散熱結構的側面可濕潤半導體封裝元件，包含有：
一塑封層，具有一底面、一頂面及複數個側面；
一晶粒，包覆在該塑封層內部；
一散熱層，電鍍形成在該塑封層的頂面且未電性連接該晶粒；
一橋接片，其一側電性連接該晶粒；
複數個引腳部，由同一個導線架切割後所形成，一部分的引腳部電性連接該晶粒，另一部分的引腳部電性連接該橋接片的另一側；各引腳部包覆在該塑封層內部且外露於該塑封層的底面及側面，該引腳部的側面係形成一內縮缺口，該內縮缺口自該塑封層的側面內凹。
本發明在製程中於塑封層的表面形成一可導電的電鍍傳遞層，該電鍍傳遞層用於傳導電鍍製程中所需施加之電源，使各引腳部露出的表面能進行電鍍，當完成電鍍作業後，該電鍍傳遞層可作為封裝元件的散熱層。因散熱層完整覆蓋封裝元件的表面，可增加產品的散熱面積，也可作為與散熱器結合的貼合表面，增加散熱效率。
本發明具表面散熱結構的側面可濕潤半導體封裝元件製法，包含有：黏置複數晶粒在一導線架的一上表面，其中，該導線架包含有複數個相鄰排列的元件單元，相鄰元件單元之間定義為一切割道，每一個元件單元具有一晶座及其周圍的複數個引腳部，各該晶座上黏置有一晶粒；
電性連接各該元件單元中的晶粒至周圍的引腳部；
在該導線架的相鄰元件單元之間電性連接一電鍍連接件，該電鍍連接件跨接於該切割道上方；
形成一塑封層以包覆各該元件單元之晶粒、電鍍連接件，其中，該導線架的一下表面係露出於該塑封層；
形成一電鍍傳導層於該塑封層的上表面，使該電鍍傳導層電性接觸該電鍍連接件；
沿著該切割道對該導線架的該下表面進行第一切割但不切穿該塑封層，以露出各該引腳部的側面；
利用該電鍍傳導層及該電鍍連接件傳遞電鍍電源，對該導線架進行電鍍，令各該晶座的底面、各該引腳部的底面及側面、以及該電鍍傳導層的表面形成一電鍍保護層；
沿著該切割道對該塑封層進行第二切割，完全切穿該塑封層以得到分離的半導體封裝元件，其中，該電鍍連接件係被完全切除而不殘留在該半導體封裝元件中。
本發明是一種封裝元件，在一實施例中以QFN或DFN封裝元件為例。圖1A~圖1H為本發明製程之流程示意圖，圖1A顯示一有封裝半成品，該封裝半成品主要包含有：一導線架10、複數晶粒20及複數個橋接片30(clip)，配合圖2所示，該導線架10具有複數個相鄰排列的元件單元10U，每一個元件單元10U供製作成為單一封裝元件，每一個元件單元10U中包含有一晶座11及在該晶座11周圍的複數個引腳部12，根據不同的導線架10設計，該晶座11可以與部分的引腳部12相連接，或是有部分的數個引腳部12互相連接。相鄰元件單元10U之間透過連接部13實體相接，該連接部13亦是預設的切割道位置，該連接部13的兩側係分別連接不同元件單元10U的引腳部12。
在每個元件單元10U的晶座11上黏置一晶粒20，該晶粒20在其一表面或是在相對的兩表面上設置有數個焊墊21，該些焊墊21電性連接至周圍的該些引腳部12，舉例而言，藉由打線作業將一部分的焊墊21透過金屬的導線40電連接到對應的引腳部12，而另一部分的焊墊21透過該橋接片30電性連接對應的其它引腳部12。
各橋接片30為一片體結構，其中一側用於電性連接該晶粒20之焊墊21，另一側用於電性連性對應的引腳部12。
再請參考圖1B，本發明在相鄰的元件單元10U之間電性連接一電鍍連接件，例如為一導片或一電鍍傳導線50，本實施例中以電鍍傳導線50為例，該電鍍傳導線50為金屬線材，可以與前述的導線40在同一個打線步驟中同步完成。該電鍍傳導線50的位置係跨接在該連接部13的上方，電鍍傳導線50的兩端分別連接在相鄰元件單元10U的表面，例如連接在不同元件單元10U之引腳部12的外側。
請參考圖1C所示，在一實施例中，於形成電鍍傳導線50後，在該導線架10的上表面形成一塑封層60(Epoxy Molding Compound)，該導線架10的下表面係露出於該塑封層60，該塑封層60包覆晶粒20、橋接片30及導線40。若該塑封層60的厚度係大於該電鍍傳導線50的線高h，則透過如圖1D的研磨步驟對該塑封層60的表面進行研磨以減薄該塑封層60的厚度，使部分的電鍍傳導線50能夠露出在該塑封層60的表面。在另一實施例中，則是在打線步驟中，將該電鍍傳導線50的線高h拉伸至略大於預計要成型的塑封層60的厚度，以在完成塑封層之後令部分的電鍍傳導線50能露出在該塑封層的表面。惟無論何種實施例，主要目的便是讓部分的該電鍍傳導線50露出在該塑封層60的表面。
請參考圖1E所示，在該塑封層60的上表面形成一電鍍傳導層70，該電鍍傳導層70全面覆蓋該塑封層60的表面，且該電鍍傳導層70係與露出在塑封層60表面的該電鍍傳導線50電性連接。在一實施中，該電鍍傳導層70係透過濺鍍方式所形成的一鈦／銅金屬層。
請參考圖1F所示，沿著各元件單元10U周圍的切割道13對該導線架10的底面進行第一切割。該第一切割係切斷該連接部13，露出各元件單元10之各個引腳部12的側面，該第一切割的深度係止於露出該塑封層60的底面。
再參考圖1G所示，係對該導線架10進行有電電鍍以形成一電鍍保護層80，該電鍍保護層80可以是一錫層。因為相鄰的元件單元10U透過該電鍍傳導層70及該電鍍傳導線50電性連接，因此在進行有電電鍍時，電鍍電源可施加在該電鍍傳導層70上，透過該電鍍傳導層70將電源傳遞至各個元件單元10U，令每個元件單元10U中所露出的導線架10表面均能夠鍍上該電鍍保護層80，於此同時，該電鍍傳導層70的表面亦會形成該電鍍保護層80。於完成有電電鍍作業之後，在各個元件單元10中的晶座11底面、各引腳部12的底面與側面均被鍍上該電鍍保護層80。
請參考圖1H所示，完成該電鍍保護層80之後，係進行單體化作業。沿著第一切割的位置，即原本相鄰元件單元10U之間的連接部13的位置對該塑封層60進行第二切割，該第二切割將完全切斷該塑封層60，而藉由選擇合適寬度的刀具B，可完全移除該電鍍傳導線50。在完成第二切割後，即可得到多數個獨立的半導體封裝元件。
請參考圖3所示，製作完成後的半導體封裝元件亦是一種無向外延伸引腳的封裝元件，各引腳部12的底面或是晶座11的底面可供焊接在電路板上，而各引腳部12的側面係形成一內縮缺口121，在該內縮缺口121的表面電鍍有該電鍍保護層80，當封裝元件80銲接在電路板時，焊錫可吸附至該內縮缺口121的電鍍保護層80上，以方便影像檢測儀器檢查焊錫的附著情況。除此之外，封裝元件的表面係具有由原本電鍍傳導層70及該電鍍保護層80堆疊形成的一散熱層90，該散熱層90完整覆蓋在封裝元件的表面，可提供較多的散熱面積。在實際應用時，還可在該散熱層90的表面上再設置一散熱器100，以增加散熱面積。
請參考圖4A~4E，為本發明製程第二實施例的部分流程示意圖。首先請參考圖4A，與第一實施例的差異在於相鄰元件單元10U之間的連接部13係已預先從底面縮減厚度，例如透過部分蝕刻、半切割等方式達到減薄目的。
在圖4B中，當導線架10的表面依序形成塑封層60及電鍍傳導層70之後，即參照第一實施例的圖1F所示，在該連接部13的底面以一第一刀具進行第一切割，該第一切割即切斷該連接部13以露出該塑封層60，切割形成的寬度為第一寬度W1。
在圖4C中，即沿著第一切割的位置，以一第二刀具對導線架10的底面進行第二切割。該第二切割的深度小於該導線架10的厚度，故第二切割並不會對塑封層60造成破壞。該第二刀具的寬度大於第一刀具的寬度，故切割後在導線架10上形成的寬度為一第二寬度W2，該第二寬度W2大於第一寬度W1。
請參考圖4D，係對該導線架10進行有電電鍍以形成一電鍍保護層80，如同第一實施例的圖1G步驟，在進行有電電鍍時，電鍍電源可施加在該電鍍傳導層70上，透過該電鍍傳導層70將電源傳遞至各個元件單元10U，令每個元件單元10U中所露出的導線架10表面、該電鍍傳導層70的表面均能夠鍍上該電鍍保護層80。完成電鍍作業之後，在各個元件單元10中的晶座11底面、各引腳部12的底面與側面均被鍍上該電鍍保護層80。
請參考圖4E，完成該電鍍保護層80之後，係進行單體化作業。沿著第一切割的位置，即原本相鄰元件單元10U之間的連接部13的位置對該塑封層60進行最終切割。該最終切割將完全切斷該塑封層60並完全移除該電鍍傳導線50。在完成最終切割後，即可得到多數個獨立的半導體封裝元件，各半導體封裝元件的結構亦如同圖3所示。
本發明利用連接在相鄰元件單元之間的電鍍傳導線與電鍍傳導層傳輸電鍍所需電壓到每一個元件單元，每一個元件單元中的各引腳部可形成一電鍍保護層，製作完成後的半導體封裝元件在其側面上具有供焊錫附著的可潤濕結構，以方便影像檢測儀器檢查焊錫的附著情況。除此之外，封裝元件的表面係具有該電鍍傳導層及該電鍍保護層堆疊形成的一散熱層，該散熱層覆蓋在封裝元件的表面而增加散熱面積，可於其表面再貼合一散熱器，增加封裝元件的散熱效率。
10:導線架
10U:元件單元
11:晶座
12:引腳部
121:內縮缺口
13:連接部
20:晶粒
21:焊墊
30:橋接片
40:導線
50:電鍍傳導線
60:塑封層
70:電鍍傳導層
80:電鍍保護層
90:散熱層
100:散熱器
h:線高
B:刀具
圖1A~圖1H：本發明製程第一實施例的流程示意圖。
圖2：本發明於導線架的相鄰元件單元之間連接一電鍍導電線之示意圖。
圖3：本發明在封裝元件表面設置散熱器的示意圖。
圖4A~圖4E：本發明製程第二實施例的部分流程示意圖。
12:引腳部
121:內縮缺口
20:晶粒
30:橋接片
60:塑封層
70:電鍍傳導層
80:電鍍保護層
90:散熱層
100:散熱器
Claims (10)
- 一種具表面散熱結構的側面可濕潤半導體封裝元件，包含有：一塑封層，具有一底面、一頂面及複數個側面；一晶粒，包覆在該塑封層內部；一散熱層，僅電鍍形成在該塑封層的頂面，且該散熱層未電性連接該晶粒，該散熱層完整覆蓋在該塑封層的頂面，且該散熱層的邊緣與該塑封層的側面平齊；一橋接片，其一側電性連接該晶粒；複數個引腳部，由同一個導線架切割後所形成，一部分的引腳部電性連接該晶粒，另一部分的引腳部電性連接該橋接片的另一側；各引腳部包覆在該塑封層內部且無向外延伸，且各該引腳部外露於該塑封層的底面及側面，該引腳部的側面係形成一內縮缺口，該內縮缺口相對於該塑封層的側面內凹，各引腳部外露的表面與該內縮缺口的表面電鍍形成有一電鍍保護層。
- 如請求項1所述具表面散熱結構的側面可濕潤半導體封裝元件，其中，該散熱層包含有一電鍍傳導層。
- 如請求項2所述具表面散熱結構的側面可濕潤半導體封裝元件，該電鍍傳導層上亦形成有該電鍍保護層。
- 一種具表面散熱結構的側面可濕潤半導體封裝元件製法，包含有：黏置複數晶粒在一導線架的一上表面，其中，該導線架包含有複數個相鄰排列的元件單元，相鄰元件單元之間定義為一切割道，每一個元件單元具有一晶座及其周圍的複數個引腳部，各該晶座上黏置有一晶粒；電性連接各該元件單元中的晶粒至周圍的引腳部； 在該導線架的相鄰元件單元之間電性連接一電鍍連接件，該電鍍連接件跨接於該切割道上方；形成一塑封層以包覆各該元件單元之晶粒、電鍍連接件，其中，該導線架的一下表面係露出於該塑封層；形成一電鍍傳導層於該塑封層的上表面，使該電鍍傳導層電性接觸該電鍍連接件；沿著該切割道對該導線架的該下表面進行第一切割但不切穿該塑封層，以露出各該引腳部的側面；利用該電鍍傳導層及該電鍍連接件傳遞電鍍電源，對該導線架進行電鍍，令各該晶座的底面、各該引腳部的底面及側面、以及該電鍍傳導層的表面形成一電鍍保護層；沿著該切割道對該塑封層進行第二切割，完全切穿該塑封層以得到分離的半導體封裝元件，其中，該電鍍連接件係被完全切除而不殘留在該半導體封裝元件中。
- 如請求項4所述具表面散熱結構的側面可濕潤半導體封裝元件製法，在電性連接該晶粒至周圍的引腳部之步驟中，該晶粒係透過金屬的導線及橋接片電性連接至周圍的引腳部。
- 如請求項4所述具表面散熱結構的側面可濕潤半導體封裝元件製法，在形成該塑封層之步驟中，係進一步對該塑封層的表面進行研磨，以露出該電鍍連接件。
- 如請求項4所述具表面散熱結構的側面可濕潤半導體封裝元件製法，該電鍍連接件為一金屬的電鍍傳導線。
- 如請求項7所述具表面散熱結構的側面可濕潤半導體封裝元件製法，該電鍍傳導線的兩端分別連接在相鄰元件單元之引腳部的外側。
- 如請求項4所述具表面散熱結構的側面可濕潤半導體封裝元件製法，該切割道的厚度係小於該導線架之晶座與引腳部的厚度。
- 如請求項9所述具表面散熱結構的側面可濕潤半導體封裝元件製法，在沿著該切割道對該導線架的該下表面進行第一切割之步驟中，該切割道係形成一第一寬度；在沿著該切割道對該塑封層進行第二切割之步驟中，該切割道係形成一第二寬度，其中第二寬度大於第一寬度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112115099A TWI847658B (zh) | 2023-04-24 | 2023-04-24 | 具表面散熱結構的側面可濕潤半導體封裝元件及製法 |
| US18/345,476 US20240355716A1 (en) | 2023-04-24 | 2023-06-30 | Side-wettable semiconductor package device with heat dissipation surface structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW112115099A TWI847658B (zh) | 2023-04-24 | 2023-04-24 | 具表面散熱結構的側面可濕潤半導體封裝元件及製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI847658B true TWI847658B (zh) | 2024-07-01 |
| TW202443820A TW202443820A (zh) | 2024-11-01 |
Family
ID=92929175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112115099A TWI847658B (zh) | 2023-04-24 | 2023-04-24 | 具表面散熱結構的側面可濕潤半導體封裝元件及製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240355716A1 (zh) |
| TW (1) | TWI847658B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200522328A (en) * | 2003-12-25 | 2005-07-01 | Renesas Tech Corp | Semiconductor device and manufacturing method thereof |
| TW201023309A (en) * | 2008-12-01 | 2010-06-16 | Alpha & Omega Semiconductor | Top-side cooled semiconductor package with stacked interconnection plates and method |
| US20120205790A1 (en) * | 2009-10-20 | 2012-08-16 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| TW201241972A (en) * | 2011-04-15 | 2012-10-16 | Advanced Semiconductor Eng | Advanced quad flat no lead package structure and manufacturing method thereof |
| TW201421636A (zh) * | 2012-11-29 | 2014-06-01 | 萬國半導體（開曼）股份有限公司 | 半導體元件中的銅線鍵接結構及其製造方法 |
| US20160056097A1 (en) * | 2014-08-20 | 2016-02-25 | Zhigang Bai | Semiconductor device with inspectable solder joints |
| CN110444515A (zh) * | 2019-06-28 | 2019-11-12 | 江苏长电科技股份有限公司 | 一种引线框架结构及其emi封装结构 |
| US20190385938A1 (en) * | 2018-06-13 | 2019-12-19 | Tongfu Microelectronics Co., Ltd. | Semiconductor chip package method and semiconductor chip package device |
| TW202249188A (zh) * | 2021-06-03 | 2022-12-16 | 大陸商珠海越亞半導體股份有限公司 | 可潤濕側面的封裝結構與其製作方法及垂直封裝模組 |
-
2023
- 2023-04-24 TW TW112115099A patent/TWI847658B/zh active
- 2023-06-30 US US18/345,476 patent/US20240355716A1/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200522328A (en) * | 2003-12-25 | 2005-07-01 | Renesas Tech Corp | Semiconductor device and manufacturing method thereof |
| TW201023309A (en) * | 2008-12-01 | 2010-06-16 | Alpha & Omega Semiconductor | Top-side cooled semiconductor package with stacked interconnection plates and method |
| US20120205790A1 (en) * | 2009-10-20 | 2012-08-16 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| TW201241972A (en) * | 2011-04-15 | 2012-10-16 | Advanced Semiconductor Eng | Advanced quad flat no lead package structure and manufacturing method thereof |
| TW201421636A (zh) * | 2012-11-29 | 2014-06-01 | 萬國半導體（開曼）股份有限公司 | 半導體元件中的銅線鍵接結構及其製造方法 |
| US20160056097A1 (en) * | 2014-08-20 | 2016-02-25 | Zhigang Bai | Semiconductor device with inspectable solder joints |
| US20190385938A1 (en) * | 2018-06-13 | 2019-12-19 | Tongfu Microelectronics Co., Ltd. | Semiconductor chip package method and semiconductor chip package device |
| CN110444515A (zh) * | 2019-06-28 | 2019-11-12 | 江苏长电科技股份有限公司 | 一种引线框架结构及其emi封装结构 |
| TW202249188A (zh) * | 2021-06-03 | 2022-12-16 | 大陸商珠海越亞半導體股份有限公司 | 可潤濕側面的封裝結構與其製作方法及垂直封裝模組 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240355716A1 (en) | 2024-10-24 |
| TW202443820A (zh) | 2024-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8102035B2 (en) | Method of manufacturing a semiconductor device | |
| TWI587457B (zh) | 樹脂密封型半導體裝置及其製造方法 | |
| US7166919B2 (en) | Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package | |
| TWI421998B (zh) | Semiconductor device, lead frame and semiconductor device manufacturing method | |
| JP3862410B2 (ja) | 半導体装置の製造方法及びその構造 | |
| US8076181B1 (en) | Lead plating technique for singulated IC packages | |
| US8344499B2 (en) | Chip-exposed semiconductor device | |
| US6297543B1 (en) | Chip scale package | |
| TWI668826B (zh) | Lead frame, semiconductor device | |
| TWI833739B (zh) | 半導體封裝及製造其之方法 | |
| TW200818458A (en) | Stackable packages for three-dimensional packaging of semiconductor dice | |
| TWI634634B (zh) | 半導體裝置及其製造方法 | |
| WO2017177080A1 (en) | Flat no-leads package with improved contact leads | |
| KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| TWI405307B (zh) | 晶片封裝及其製程 | |
| TW201705313A (zh) | 半導體裝置之製造方法及半導體裝置 | |
| JP2001160597A (ja) | 半導体装置、配線基板及び半導体装置の製造方法 | |
| TWI847658B (zh) | 具表面散熱結構的側面可濕潤半導體封裝元件及製法 | |
| CN118841382A (zh) | 具表面散热结构的侧面可湿润半导体封装元件及制法 | |
| US6919624B2 (en) | Semiconductor device with exposed electrodes | |
| TWI867500B (zh) | 具散熱效果的半導體封裝元件及製法 | |
| US11631634B2 (en) | Leadless semiconductor package and method of manufacture | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| TW202443718A (zh) | 具散熱效果的半導體封裝元件及製法 |