[go: up one dir, main page]

TWI405307B - 晶片封裝及其製程 - Google Patents

晶片封裝及其製程 Download PDF

Info

Publication number
TWI405307B
TWI405307B TW098131583A TW98131583A TWI405307B TW I405307 B TWI405307 B TW I405307B TW 098131583 A TW098131583 A TW 098131583A TW 98131583 A TW98131583 A TW 98131583A TW I405307 B TWI405307 B TW I405307B
Authority
TW
Taiwan
Prior art keywords
wafer
heat sink
package
region
packaging process
Prior art date
Application number
TW098131583A
Other languages
English (en)
Other versions
TW201112362A (en
Inventor
Tai Hung Lin
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW098131583A priority Critical patent/TWI405307B/zh
Priority to US12/868,715 priority patent/US20110068445A1/en
Publication of TW201112362A publication Critical patent/TW201112362A/zh
Priority to US13/585,802 priority patent/US20120306064A1/en
Application granted granted Critical
Publication of TWI405307B publication Critical patent/TWI405307B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

晶片封裝及其製程
本發明是有關於一種晶片封裝及其製程，且特別是有關於一種具有散熱片的晶片封裝及其製程。
半導體產業是近年來發展速度最快之高科技工業之一，隨著電子技術的日新月異，高科技電子產業的相繼問世，使得更人性化、功能更佳的電子產品不斷地推陳出新，並朝向輕、薄、短、小的趨勢設計。在半導體產業中，積體電路(integrated circuits，IC)的生產主要可分為三個階段：積體電路的設計(IC design)、積體電路的製作(IC process)及積體電路的封裝(IC package)。其中，封裝的目的在於防止晶片受到外界溫度、濕氣的影響以及雜塵污染，並提供晶片與外部電路之間電性連接的媒介。
在半導體封裝製程當中，包含有許多種封裝形態，其中四方扁平封裝(quad flat package，QFP)具有多腳數、低矮外廓、良好電性以及低製作成本的特性，是一種廣為使用的封裝結構。一般而言，在四方扁平封裝的製程中，是先將晶片配置於具有多個引腳的導線架上，然後以打線接合(wire bonding)的方式使晶片藉由導線電連接多個引腳，接著形成封裝膠體以覆蓋晶片、導線以及多個引腳的一部分。其中，晶片藉由引腳進行接地、接電源以及接訊號等功能，使晶片能與外部電路連接，而封裝膠體保護晶片、導線以及部分引腳不受外界環境影響。隨著四方扁平封裝的普遍使用，如何改良此封裝結構以使產品具有更好的競爭力為此領域所關注的課題之一。
本發明提供一種晶片封裝製程，使晶片、晶片座以及散熱片之間具有良好的電性連接。
本發明另提供一種晶片封裝，具有良好的散熱能力。
本發明提出一種晶片封裝製程。首先，提供導線架，導線架包括晶片座與多個引腳，且晶片座具有相對的第一表面與第二表面。然後，將導線架經由晶片座的第二表面配置於散熱片的第三表面上，並電連接晶片座至散熱片。接著，配置晶片於晶片座的第一表面上，並分別電連接晶片至晶片座與引腳。而後，形成封裝膠體，以包覆晶片、晶片座、散熱片以及每一引腳的一部分，且封裝膠體暴露出散熱片的第四表面，其中第四表面與第三表面相對。
在本發明之一實施例中，更包括接合散熱片的第四表面至電子元件的接合區，並使晶片經由晶片座以及散熱片而電連接至電子元件。
在本發明之一實施例中，接合散熱片與電子元件的方法包括表面黏著技術。
在本發明之一實施例中，上述之電子元件的接合區具有至少一貫孔，以在散熱片接合至電子元件之後對外暴露出散熱片。
在本發明之一實施例中，上述之電子元件包括電路板、測試座或功能系統。
在本發明之一實施例中，上述之電路板具有多個陣列排列的焊墊位於接合區內。
在本發明之一實施例中，上述之電子元件與散熱片的第四表面之間的最短距離介於0.05~0.15mm之間。
在本發明之一實施例中，上述之電子元件與散熱片的第四表面接觸。
在本發明之一實施例中，更包括形成導電層於晶片座與散熱片之間。
在本發明之一實施例中，上述之導電層為接合膠材或導電膠帶。
在本發明之一實施例中，上述之電連接晶片至晶片座與引腳的方法包括打線接合。
在本發明之一實施例中，上述之散熱片具有中間區與圍繞中間區的外圍區，中間區為導電區且外圍區為絕緣區，以及晶片座配置於中間區。
在本發明之一實施例中，上述之中間區為下凹區以及外圍區為平板區，下凹區具有一深度，晶片座與引腳的頂部之間具有一高度差，且所述深度小於所述高度差。
在本發明之一實施例中，上述之下凹區的深度大於0且小於0.294mm。
在本發明之一實施例中，對中間區進行電鍍製程，以於中間區的表面上形成導電層。
在本發明之一實施例中，上述之導電層的材料包括銅。
在本發明之一實施例中，於導電層上形成抗氧化層。
在本發明之一實施例中，上述之抗氧化層的形成方法包括電解電鍍或化學電鍍。
在本發明之一實施例中，上述之抗氧化層的材料包括鎳。
在本發明之一實施例中，更包括對外圍區進行絕緣處理。
在本發明之一實施例中，上述之絕緣處理包括於外圍區上貼附絕緣膠帶。
在本發明之一實施例中，上述之絕緣處理包括對外圍區進行選擇性電鍍或陽極處理。
在本發明之一實施例中，更包括在接合晶片座與散熱片之前，進行下列步驟。首先，以遮蔽層遮蔽散熱片的第三表面的中間區以及第四表面，且暴露散熱片的其餘表面。接著，對部分遮蔽的散熱片進行絕緣處理，以於散熱片的其餘表面上形成絕緣層。然後，移除遮蔽層。
在本發明之一實施例中，上述之遮蔽層為膠帶。
在本發明之一實施例中，上述之絕緣處理包括於其餘表面上貼附絕緣膠帶。
在本發明之一實施例中，上述之絕緣處理包括對其餘表面進行選擇性電鍍或陽極處理。
在本發明之一實施例中，在移除遮蔽層後，對中間區與第四表面進行電鍍製程，以於中間區與第四表面上形成導電層。
在本發明之一實施例中，上述之導電層的材料包括銅。
在本發明之一實施例中，於導電層上形成抗氧化層。
在本發明之一實施例中，上述之抗氧化層的形成方法包括電解電鍍或化學電鍍。
在本發明之一實施例中，上述之抗氧化層的材料包括鎳。
本發明另提出一種晶片封裝，其包括導線架、散熱片、晶片以及封裝膠體。導線架包括晶片座與多個引腳，其中晶片座具有相對的第一表面與第二表面。散熱片具有相對的第三表面與第四表面，其中導線架經由晶片座的第二表面配置於散熱片的第三表面上，且散熱片的第四表面暴露於外。晶片配置於晶片座的第一表面上，且分別電連接晶片座與引腳。封裝膠體包覆晶片、晶片座、散熱片以及每一引腳的一部分。
在本發明之一實施例中，更包括電子元件，電子元件的接合區與散熱片的第四表面接合，使晶片經由晶片座以及散熱片而電連接至電子元件。
在本發明之一實施例中，上述之散熱片與電子元件藉由表面黏著技術接合。
在本發明之一實施例中，上述之電子元件的接合區具有至少一貫孔，以在散熱片接合至電子元件之後對外暴露出散熱片。
在本發明之一實施例中，上述之電子元件包括電路板、測試座或功能系統。
在本發明之一實施例中，上述之電路板具有多個陣列排列的焊墊位於接合區內。
在本發明之一實施例中，上述之電子元件與散熱片的第四表面之間的最短距離介於0.05~0.15mm之間。
在本發明之一實施例中，上述之電子元件與散熱片的第四表面接觸。
在本發明之一實施例中，上述之晶片座與散熱片之間更包括導電層。
在本發明之一實施例中，上述之導電層為接合膠材或導電膠帶。
在本發明之一實施例中，上述之散熱片具有中間區與圍繞中間區的外圍區，中間區為導電區且外圍區為絕緣區，以及晶片座配置於中間區。
在本發明之一實施例中，上述之中間區為下凹區以及外圍區為平板區，下凹區具有一深度，晶片座與引腳的頂部之間具有一高度差，且所述深度小於所述高度差。
在本發明之一實施例中，上述之下凹區的深度大於0且小於0.294mm。
在本發明之一實施例中，上述之散熱片的中間區與第四表面上配置有導電層。
在本發明之一實施例中，上述之導電層由電鍍製程所形成。
在本發明之一實施例中，上述之導電層的材料包括銅。
在本發明之一實施例中，上述之導電層上更配置有抗氧化層。
在本發明之一實施例中，上述之抗氧化層由電解電鍍或化學電鍍所形成。
在本發明之一實施例中，上述之抗氧化層的材料包括鎳。
在本發明之一實施例中，上述之外圍區上貼附有絕緣膠帶。
在本發明之一實施例中，已對外圍區進行選擇性電鍍或陽極處理。
在本發明之一實施例中，已對散熱片的第三表面與第四表面以外的其餘表面進行選擇性電鍍或陽極處理。
在本發明之一實施例中，上述之散熱片的第三表面與第四表面以外的其餘表面上貼附有絕緣膠帶。
在本發明之一實施例中，上述之散熱片包括第一部份以及第二部份，第一部份的中央部位鏤空，而第二部份嵌入第一部份的鏤空部位，晶片座與第二部份接合。
在本發明之一實施例中，上述之第一部份的材料包括鋁。
在本發明之一實施例中，上述之第二部份的材料為可導電且可上錫的材料。
在本發明之一實施例中，上述之第二部份的材料包括銅。
在本發明之一實施例中，上述之第二部份的表面上配置有抗氧化層。
在本發明之一實施例中，上述之抗氧化層的形成方法包括電解電鍍或化學電鍍。
在本發明之一實施例中，上述之抗氧化層的材料包括鎳。
在本發明之一實施例中，上述之第一部份的表面經絕緣處理。
在本發明之一實施例中，上述之絕緣處理包括於第一部份的表面上貼附絕緣膠帶。
在本發明之一實施例中，上述之絕緣處理包括對第一部份的表面進行選擇性電鍍或陽極處理。
基於上述，本發明之晶片封裝與晶片封裝製程中的晶片、導線架以及散熱片之間具有良好的電性連接且散熱片的底面暴露於外。因此，晶片封裝具有良好的散熱能力，且晶片可以透過散熱片的底面對外進行接地、接電源以及接訊號等功能，有助於提高電路設計的多樣性。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
 [第一實施例]
圖1繪示為依照本發明之第一實施例的一種晶片封裝製程的流程示意圖。圖2A至圖2D繪示為依照本發明之第一實施例的一種晶片封裝製程的流程剖面示意圖。
請同時參照圖1與圖2A，首先，進行步驟S100，提供導線架100，導線架100包括晶片座110與多個引腳116，且晶片座110具有相對的第一表面112與第二表面114。在本實施例中，多個引腳116是環繞於晶片座110外側。
請同時參照圖1與圖2B，然後，進行步驟S102，將導線架100經由晶片座110的第二表面114配置於散熱片120的第三表面122上，並電連接晶片座110至散熱片120。如圖2B所示，散熱片120具有相對的第三表面122與第四表面124。在本實施例中，散熱片120的材料例如是鋁或鋁合金，晶片座110例如是透過導電膠帶或接合膠材等導電層118與散熱片120接合。當然，在另一實施例中，晶片座110也可以直接與散熱片120接觸而藉由物理性力量相互接合(未繪示)。
請同時參照圖1與圖2C，接著，進行步驟S104，配置晶片130於晶片座110的第一表面112上，並分別電連接晶片130至晶片座110與引腳116。在本實施例中，晶片130例如是透過導電膠帶或接合膠材等導電層132而固定於晶片座110上，且晶片130例如是以打線接合方式透過多條焊線134電連接至晶片座110與引腳116。
請同時參照圖1與圖2D，而後，進行步驟S106，形成封裝膠體136，以包覆晶片130、晶片座110、散熱片120以及每一引腳116的一部分，且封裝膠體136暴露出散熱片120的第四表面124。在完成步驟S106後，能形成如圖2D所示的晶片封裝10。
請繼續參照圖2D，在本實施例中，晶片封裝10包括導線架100、散熱片120、晶片130以及封裝膠體136。導線架100包括晶片座110與多個引腳116，其中晶片座110具有相對的第一表面112與第二表面114。散熱片120具有相對的第三表面122與第四表面124，其中導線架100經由晶片座110的第二表面112配置於散熱片120的第三表面122上，且散熱片120的第四表面124暴露於外。晶片130配置於晶片座110的第一表面112上，且分別電連接晶片座110與引腳116。封裝膠體136包覆晶片130、晶片座110、散熱片120以及每一引腳116的一部分。此外，以散熱片120的結構來看，可以將散熱片120與晶片座110接觸的部分稱為中間區，而其餘圍繞中間區的部分稱為外圍區，其中中間區例如是導電區、外圍區例如是絕緣區。如此一來，晶片130、導線架100以及散熱片120之間具有良好的電性連接，其間電阻例如是小於10毫歐姆，且晶片封裝10可藉由散熱片120的第四表面124進行散熱而具有良好的散熱能力。
在本實施例中，晶片130、導線架100以及散熱片120之間具有良好的電性連接且散熱片120的第四表面124暴露於外。因此，晶片封裝10具有良好的散熱能力且晶片130可以透過散熱片120的第四表面124進行接地、接電源或者是接訊號。舉例來說，晶片130可透過散熱片120的第四表面124進行約80%~100%的接地輸出，如此一來，原先用於接地、接電源以及接訊號等功能的引腳116就能被用來提供其他額外的功能。此外，晶片可以藉由散熱片的底面電連接至其他電子元件且與電子元件之間具有良好的電連接。因此，晶片封裝具有良好的散熱能力且能提供額外的功能特性，又有利於晶片與其他電子元件整合，因而應用此晶片封裝的產品具有較佳的競爭力。
[第二實施例]
圖3繪示為依照本發明之第二實施例的一種晶片封裝的剖面示意圖。圖4繪示為依照本發明之第二實施例的另一種晶片封裝的剖面示意圖。在本實施例中，晶片封裝10a、10b的結構與製程皆與第一實施例中所述的晶片封裝10相似，以下僅針對其主要不同處說明。
請參照圖3，在本實施例中，散熱片120a例如是具有中間區126與圍繞中間區126的外圍區128，其中中間區126為導電區、外圍區128為絕緣區，以及晶片座110配置於中間區126。在本實施例中，中間區126例如是具有深度D的下凹區，而外圍區128例如是平板區。特別注意的是，在晶片封裝10a中，晶片座110與引腳116的頂部之間具有高度差H，因此較佳是將中間區126的深度D設計成小於高度差H，以避免引腳116的頂部接觸散熱片120a的外圍區128，在本實施例中，中間區126的深度D例如是大於0且小於0.29mm。再者，在本實施例中，晶片座110配置於下凹的中間區126中，可以避免散熱片120a與晶片座110之間因為熱膨脹或其他製程因素而發生錯位偏移，確保散熱片120a與晶片座110緊密結合，並可降低散熱片120a與晶片座110之間的接觸電阻值。此外，在封裝膠體136的成形步驟中，所注入的封裝膠體可能會因為導線架100與散熱片120a之間的間隙過大而發生側傾，使得封裝膠體136有注入不均的問題，然而，在本實施例中，將晶片座110配置於散熱片120a的中間區126能大幅縮減導線架100與散熱片120a之間的間隙，因而能避免上述問題的發生。再者，在本實施例中，是以散熱片120a直接與晶片座110接觸而藉由物理性力量相互接合為例，但在另一實施例中，如圖4所示，散熱片120a也可以藉由如第一實施例中所述的導電層118與晶片座110接合。
在本實施例中，散熱片120a的中間區126能提升散熱片120a與晶片座110之間的接合可靠度，且有利於封裝膠體136的注入。如此一來，能確保晶片130、晶片座110以及散熱片120a之間的電連接效果以及提高晶片封裝10a、10b的散熱能力，使應用此晶片封裝10a、10b的產品能具有更佳的競爭力。
[第三實施例]
圖5繪示為依照本發明之第三實施例的一種晶片封裝的剖面示意圖。圖6繪示為依照本發明之第三實施例的一種電子元件的上視示意圖。本實施例的晶片封裝10c的製造流程與第二實施例所述的晶片封裝10a的製程相似，其主要不同處在於晶片封裝10c中的散熱片120a進一步與電子元件140接合，接下來僅針對其不同處進行說明。
請參照圖5，在本實施例中，將散熱片120a的第四表面124接合至電子元件140的接合區142，使晶片130經由晶片座110以及散熱片120a而電連接至電子元件140。散熱片120a例如是藉由表面黏著技術(Surface Mount Technology，SMT)接合至電子元件140的接合區142，因此散熱片120a的第四表面124與電子元件140的接合區142之間例如是配置有錫膠150。特別注意的是，在本實施例中，電子元件140例如是電路板或功能系統，因此將電子元件140與散熱片120a的第四表面124之間的最短距離A控制在0.05~0.15mm之間，使電子元件140與散熱片120a能夠貼近且貼合。但在另一實施例中(未繪示)，當電子元件140為測試座或其他元件時，電子元件140例如是與散熱片120a的第四表面124接觸。
請參照圖6，在本實施例中，電子元件140的接合區142具有至少一貫孔144，其在散熱片120a接合至電子元件140之後對外暴露出散熱片120a。貫孔144能夠增加電子元件140對地的接合性以及提升散熱片120a的散熱途徑與散熱效益。此外，在進行重工時，能直接透過貫孔144對晶片封裝10c進行拆卸，以避免損壞晶片封裝10c的結構且提升重工效率。
請繼續參照圖6，在本實施例中，電子元件140的接合區142內更具有多個陣列排列的焊墊146，例如是3×3、4×4或其他陣列數目的焊墊。陣列排列的焊墊146使電子元件140用來與散熱片120a接合的接點能平均分散，且有利於散熱片120a與電子元件140之間的錫膠150分佈，以提升散熱片120a與電子元件140的接合可靠度且確保兩者之間的電連接效果。此外，以重工觀點來看，由於散熱片120a與電子元件140之間是以面積較小的焊墊146接合，因此較易且能在較低的溫度下分離散熱片120a與電子元件140，進而提升重工效率且避免拆卸溫度對晶片封裝結構可能造成的損壞。當然，雖然在本實施例中是以具有圖6所繪示之結構的電子元件140為例，但本發明未對電子元件加以限制，也就是散熱片可以與任何電子元件電連接。
在本實施例中，晶片、導線架以及散熱片之間具有良好的電性連接與散熱能力。因此，晶片能藉由散熱片的底部與電子元件達到良好的電性連接。也就是說，晶片易於與電子元件整合而提供其他功能，使應用此晶片封裝的產品具有較佳的競爭力。
為了進一步提升散熱片與晶片座之間以及散熱片與電子元件之間的電性連接與散熱能力，在接合晶片座與散熱片之前可以對散熱片的表面進行處理，此表面處理步驟將詳述於第四實施例中。
[第四實施例]
圖7A至圖7C繪示為依照本發明之第四實施例的一種散熱片的處理流程圖。圖8繪示為依照本發明之第四實施例的一種晶片封裝的剖面示意圖。
請參照圖8，本實施例的晶片封裝10d的製造流程與第三實施例所述的晶片封裝10c的製造流程相似，其主要不同處在於在將導線架100配置於散熱片120b的第三表面122上之前，對散熱片120b進行下列步驟。
請參照圖7A，首先，以遮蔽層180遮蔽散熱片120b的中間區126與第四表面124，且暴露出散熱片120b的其餘表面125。此處的其餘表面125也就是未被遮蔽層180遮蔽的表面，其包括外圍區128。在本實施例中，散熱片120b的材料例如是鋁或鋁合金，遮蔽層180例如是膠帶。特別一提的是，雖然在本實施例中是以對中間區126為下凹區的散熱片120b進行處理為例，但本實施例所述的處理流程也適用本發明之其他散熱片，諸如第一實施例中所述的散熱片120。
請參照圖7B，接著，對散熱片120b的其餘表面125進行絕緣處理，以於其餘表面125(包括外圍區128)上形成絕緣層182。在本實施例中，例如是將材料為鋁的散熱片120b放置在電解液中進行陽極處理，因而所形成的絕緣層182例如是氧化鋁。在另一實施例中，絕緣處理也可以是在其餘表面125上貼附絕緣膠帶或者是對其餘表面125進行選擇性電鍍。
而後，移除遮蔽層180並對散熱片120b進行清洗。在一實施例中，對散熱片的處理可以僅執行圖7A與圖7B的步驟。在本實施中，則進一步對散熱片進行圖7C所述的處理流程。
請參照圖7C，然後，藉由電鍍等方式在散熱片120b的中間區126與第四表面124上依序形成導電層184與抗氧化導電層186。其中，導電層184具有可導電與可上錫的特性，因此導電層184有利於第四表面124於封裝完成後與導線架100進行純錫或錫鉍電鍍以及進行表面黏著技術(SMT)上錫等步驟，而抗氧化導電層186作為防止導電層184在後續封裝過程中受到氧化的抗氧化層。在本實施例中，導電層184的材料例如是銅、抗氧化導電層186的材料例如是可以防止銅氧化的鎳，其中抗氧化導電層186的形成方法例如是電解電鍍或化學電鍍。當然，雖然在本實施例中是以在散熱片120b的第三表面122與第四表面124上依序形成導電層184與抗氧化導電層186為例，但在其他實施例中，也可以僅在第三表面122與第四表面124上形成導電層184或抗氧化導電層186。
請參照圖8，在形成圖7C所示的散熱片120b後，再將散熱片120b與導線架100以及電子元件140接合，以形成晶片封裝10d。在此晶片封裝10d中，導電層184能夠確保散熱片120b與晶片座110以及散熱片120b與電子元件140之間的電連接效果，且導電層184有利於第四表面124於封裝完成後與導線架100進行純錫或錫鉍電鍍以及進行表面黏著技術(SMT)上錫等步驟，而抗氧化導電層186防止導電層184在後續封裝過程中受到氧化。絕緣層182能夠避免散熱片120b與引腳116接觸而產生漏電或電位短路等問題，因此散熱片120b與晶片座110以及散熱片120b與電子元件140之間能有良好的電連接，使晶片130能與電子元件140整合而提供其他功能，因而應用此晶片封裝10d的產品具有較佳的競爭力。
[第五實施例]
圖9繪示為依照本發明之第五實施例的一種晶片封裝的剖面示意圖。在本實施例中，晶片封裝10e的構件與第三實施例中所述的晶片封裝10c相似，其不同之處僅在於散熱片120c的結構。
在本實施例中，散熱片120c包括第一部份170以及第二部份172，其中第一部份170中央為鏤空部位170a，而第二部份172嵌入第一部份170的鏤空部位170a，使晶片座110以及電子元件140分別與第二部份172的表面122、124接合。其中，第一部份170的材料例如是鋁。第二部份172的材料例如是可導電且可上錫的材料，例如是銅。在本實施例中，將第二部份172嵌入第一部份170後，例如是對第一部份170之暴露於外的表面進行絕緣處理，以形成絕緣層182。絕緣處理可以是在第一部份170的表面上貼附絕緣膠帶或者是對第一部份170的表面進行選擇性電鍍或陽極處理。絕緣層182的材料例如是氧化鋁。此外，在本實施例中，例如是對第二部份172之暴露於外的表面122、124進行電解電鍍或化學電鍍，以於表面122、124上形成抗氧化導電層186。抗氧化導電層186的材料例如是鎳。
在本實施例中，第二部份172具有可導電與可上錫的特性，因此第二部份172有利於第四表面124於封裝完成後與導線架100進行純錫或錫鉍電鍍以及進行表面黏著技術(SMT)上錫等步驟。第二部份172的表面122、124上的抗氧化導電層186則可以防止第二部份172在後續封裝過程中受到氧化。絕緣層182能避免散熱片120c與引腳116接觸而產生漏電或電位短路等問題。如此一來，散熱片120c與晶片座110以及散熱片120c與電子元件140之間能有良好的電連接，使晶片130能與電子元件140整合而提供其他功能，因而應用此晶片封裝10e的產品具有較佳的競爭力。
特別一提的是，在第四實施例與第五實施例中，是以晶片封裝10d、10e包括電子元件140為例，但晶片封裝10d、10e也可以不包括電子元件140，也就是散熱片120b、120c的第四表面124直接暴露於外。
綜上所述，本發明之晶片封裝與晶片封裝製程中的晶片、導線架以及散熱片之間具有良好的電性連接且散熱片的底面暴露於外。因此，晶片封裝具有良好的散熱能力，且晶片可以透過散熱片的底面對外進行接地、接電源以及接訊號等功能。如此一來，原先用於接地、接電源以及接訊號等功能的引腳能被用來提供其他額外的功能，有助於提高電路設計的多樣性。此外，晶片可以藉由散熱片的底面電連接至其他電子元件且與電子元件之間具有良好的電連接。換言之，本發明提出的晶片封裝具有良好的散熱能力且能提供額外的功能特性，又有利於晶片與其他電子元件整合，因而應用此晶片封裝的產品具有較佳的競爭力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10a、10b、10c、10d、10e．．．晶片封裝
100．．．導線架
110．．．晶片座
112、114、122、124、125．．．表面
116．．．引腳
118、132．．．導電層
120、120a、120b、120c．．．散熱片
126．．．中間區
128．．．外圍區
130．．．晶片
134．．．焊線
136．．．封裝膠體
140．．．電子元件
142．．．接合區
144．．．貫孔
146．．．焊墊
150．．．錫膠
170、172．．．部份
170a．．．鏤空部位
180．．．遮蔽層
182．．．絕緣層
184．．．導電層
186．．．抗氧化導電層
A．．．距離
S100~S106．．．步驟
圖1繪示為依照本發明之第一實施例的一種晶片封裝製程的流程示意圖。
圖2A至圖2D繪示為依照本發明之第一實施例的一種晶片封裝製程的流程剖面示意圖。
圖3繪示為依照本發明之第二實施例的一種晶片封裝的剖面示意圖。
圖4繪示為依照本發明之第二實施例的另一種晶片封裝的剖面示意圖。
圖5繪示為依照本發明之第三實施例的一種晶片封裝的剖面示意圖。
圖6繪示為依照本發明之第三實施例的一種電子元件的上視示意圖。
圖7A至圖7C繪示為依照本發明之第四實施例的一種散熱片的處理流程圖。
圖8繪示為依照本發明之第四實施例的一種晶片封裝的剖面示意圖。
圖9繪示為依照本發明之第五實施例的一種晶片封裝的剖面示意圖。
10．．．晶片封裝
100．．．導線架
110．．．晶片座
112、114、122、124．．．表面
116．．．引腳
118、132．．．導電層
120．．．散熱片
130．．．晶片
134．．．焊線
136．．．封裝膠體

Claims (62)

  1. 一種晶片封裝製程，包括：提供一導線架，該導線架包括一晶片座與多個引腳，且該晶片座具有相對的一第一表面與一第二表面；將該導線架經由該晶片座的該第二表面配置於一散熱片的一第三表面上，並電連接該晶片座至該散熱片；配置一晶片於該晶片座的該第一表面上，並分別電連接該晶片至該晶片座與該些引腳；形成一封裝膠體，以包覆該晶片、該晶片座、該散熱片以及每一引腳的一部分，且該封裝膠體暴露出該散熱片的一第四表面，其中該第四表面與該第三表面相對；以及接合該散熱片的該第四表面至一電子元件的一接合區，並使該晶片經由該晶片座以及該散熱片而電連接至該電子元件。
  2. 如申請專利範圍第1項所述之晶片封裝製程，其中接合該散熱片與該電子元件的方法包括表面黏著技術。
  3. 如申請專利範圍第1項所述之晶片封裝製程，其中該電子元件的該接合區具有至少一貫孔，以在該散熱片接合至該電子元件之後對外暴露出該散熱片。
  4. 如申請專利範圍第1項所述之晶片封裝製程，其中該電子元件包括一電路板、一測試座或一功能系統。
  5. 如申請專利範圍第4項所述之晶片封裝製程，其中該電路板具有多個陣列排列的焊墊位於該接合區內。
  6. 如申請專利範圍第1項所述之晶片封裝製程，其中 該電子元件與該散熱片的該第四表面之間的最短距離介於0.05~0.15mm之間。
  7. 如申請專利範圍第1項所述之晶片封裝製程，其中該電子元件與該散熱片的該第四表面接觸。
  8. 如申請專利範圍第1項所述之晶片封裝製程，更包括形成一導電層於該晶片座與該散熱片之間。
  9. 如申請專利範圍第8項所述之晶片封裝製程，其中該導電層為接合膠材或導電膠帶。
  10. 如申請專利範圍第1項所述之晶片封裝製程，其中電連接該晶片至該晶片座與該些引腳的方法包括打線接合。
  11. 如申請專利範圍第1項所述之晶片封裝製程，其中該散熱片具有一中間區與圍繞該中間區的一外圍區，該中間區為導電區且該外圍區為絕緣區，以及該晶片座配置於該中間區。
  12. 如申請專利範圍第11項所述之晶片封裝製程，其中該中間區為一下凹區以及該外圍區為一平板區，該下凹區具有一深度，該晶片座與該些引腳的頂部之間具有一高度差，且該深度小於該高度差。
  13. 如申請專利範圍第12項所述之晶片封裝製程，其中該下凹區的該深度大於0且小於0.294mm。
  14. 如申請專利範圍第11項所述之晶片封裝製程，更包括對該中間區進行電鍍製程，以於該中間區的表面上形成一導電層。
  15. 如申請專利範圍第14項所述之晶片封裝製程，其中該導電層的材料包括銅。
  16. 如申請專利範圍第14項所述之晶片封裝製程，更包括於該導電層上形成一抗氧化層。
  17. 如申請專利範圍第16項所述之晶片封裝製程，其中該抗氧化層的形成方法包括電解電鍍或化學電鍍。
  18. 如申請專利範圍第16項所述之晶片封裝製程，其中該抗氧化層的材料包括鎳。
  19. 如申請專利範圍第11項所述之晶片封裝製程，更包括對該外圍區進行絕緣處理。
  20. 如申請專利範圍第19項所述之晶片封裝製程，其中該絕緣處理包括於該外圍區上貼附絕緣膠帶。
  21. 如申請專利範圍第19項所述之晶片封裝製程，其中該絕緣處理包括對該外圍區進行選擇性電鍍或陽極處理。
  22. 如申請專利範圍第1項所述之晶片封裝製程，更包括在接合該晶片座與該散熱片之前，進行下列步驟：以一遮蔽層遮蔽該散熱片的該第三表面的一中間區以及該第四表面，且暴露該散熱片的其餘表面；對部分遮蔽的該散熱片進行一絕緣處理，以於該散熱片的其餘表面上形成一絕緣層；以及移除該遮蔽層。
  23. 如申請專利範圍第22項所述之晶片封裝製程，其中該遮蔽層為膠帶。
  24. 如申請專利範圍第22項所述之晶片封裝製程，其中該絕緣處理包括於該其餘表面上貼附絕緣膠帶。
  25. 如申請專利範圍第22項所述之晶片封裝製程，其中該絕緣處理包括對該其餘表面進行選擇性電鍍或陽極處理。
  26. 如申請專利範圍第22項所述之晶片封裝製程，更包括在移除該遮蔽層後，對該中間區與該第四表面進行電鍍製程，以於該中間區與該第四表面上形成一導電層。
  27. 如申請專利範圍第26項所述之晶片封裝製程，其中該導電層的材料包括銅。
  28. 如申請專利範圍第26項所述之晶片封裝製程，更包括於該導電層上形成一抗氧化層。
  29. 如申請專利範圍第28項所述之晶片封裝製程，其中該抗氧化層的形成方法包括電解電鍍或化學電鍍。
  30. 如申請專利範圍第28項所述之晶片封裝製程，其中該抗氧化層的材料包括鎳。
  31. 一種晶片封裝，包括：一導線架，包括一晶片座與多個引腳，其中該晶片座具有相對的一第一表面與一第二表面；一散熱片，具有相對的一第三表面與一第四表面，其中該導線架經由該晶片座的該第二表面配置於該散熱片的該第三表面上，且該散熱片的該第四表面暴露於外；一晶片，配置於該晶片座的該第一表面上，且分別電連接該晶片座與該些引腳； 一封裝膠體，包覆該晶片、該晶片座、該散熱片以及每一引腳的一部分；以及一電子元件，該電子元件的一接合區與該散熱片的該第四表面接合，使該晶片經由該晶片座以及該散熱片而電連接至該電子元件。
  32. 如申請專利範圍第31項所述之晶片封裝，其中該散熱片與該電子元件藉由表面黏著技術接合。
  33. 如申請專利範圍第31項所述之晶片封裝，其中該電子元件的該接合區具有至少一貫孔，以在該散熱片接合至該電子元件之後對外暴露出該散熱片。
  34. 如申請專利範圍第31項所述之晶片封裝，其中該電子元件包括一電路板、一測試座或一功能系統。
  35. 如申請專利範圍第34項所述之晶片封裝，其中該電路板具有多個陣列排列的焊墊位於該接合區內。
  36. 如申請專利範圍第31項所述之晶片封裝，其中該電子元件與該散熱片的第四表面之間的最短距離介於0.05~0.15mm之間。
  37. 如申請專利範圍第31項所述之晶片封裝，其中該電子元件與該散熱片的該第四表面接觸。
  38. 如申請專利範圍第31項所述之晶片封裝，其中該晶片座與該散熱片之間更包括一導電層。
  39. 如申請專利範圍第38項所述之晶片封裝，其中該導電層為接合膠材或導電膠帶。
  40. 如申請專利範圍第31項所述之晶片封裝，其中 該散熱片具有一中間區與圍繞該中間區的一外圍區，該中間區為導電區且該外圍區為絕緣區，以及該晶片座配置於該中間區。
  41. 如申請專利範圍第40項所述之晶片封裝，其中該中間區為一下凹區以及該外圍區為一平板區，該下凹區具有一深度，該晶片座與該些引腳的頂部之間具有一高度差，且該深度小於該高度差。
  42. 如申請專利範圍第41項所述之晶片封裝，其中該下凹區的該深度大於0且小於0.294mm。
  43. 如申請專利範圍第40項所述之晶片封裝，其中該散熱片的該中間區與該第四表面上配置有一導電層。
  44. 如申請專利範圍第43項所述之晶片封裝，其中該導電層由電鍍製程所形成。
  45. 如申請專利範圍第43項所述之晶片封裝，其中該導電層的材料包括銅。
  46. 如申請專利範圍第43項所述之晶片封裝，其中該導電層上更配置有一抗氧化層。
  47. 如申請專利範圍第46項所述之晶片封裝，其中該抗氧化層由電解電鍍或化學電鍍所形成。
  48. 如申請專利範圍第46項所述之晶片封裝，其中該抗氧化層的材料包括鎳。
  49. 如申請專利範圍第40項所述之晶片封裝，其中該外圍區上貼附有絕緣膠帶。
  50. 如申請專利範圍第40項所述之晶片封裝，其中 已對該外圍區進行選擇性電鍍或陽極處理。
  51. 如申請專利範圍第31項所述之晶片封裝，其中已對該散熱片的該第三表面與該第四表面以外的其餘表面進行選擇性電鍍或陽極處理。
  52. 如申請專利範圍第31項所述之晶片封裝，其中該散熱片的該第三表面與該第四表面以外的其餘表面上貼附有絕緣膠帶。
  53. 如申請專利範圍第31項所述之晶片封裝，其中該散熱片包括一第一部份以及一第二部份，該第一部份的中央部位鏤空，而該第二部份嵌入該第一部份的鏤空部位，該晶片座與該第二部份接合。
  54. 如申請專利範圍第53項所述之晶片封裝，其中該第一部份的材料包括鋁。
  55. 如申請專利範圍第53項所述之晶片封裝，其中該第二部份的材料為可導電且可上錫的材料。
  56. 如申請專利範圍第53項所述之晶片封裝，其中該第二部份的材料包括銅。
  57. 如申請專利範圍第53項所述之晶片封裝，其中該第二部份的表面上配置有一抗氧化層。
  58. 如申請專利範圍第57項所述之晶片封裝，其中該抗氧化層的形成方法包括電解電鍍或化學電鍍。
  59. 如申請專利範圍第57項所述之晶片封裝，其中該抗氧化層的材料包括鎳。
  60. 如申請專利範圍第53項所述之晶片封裝，其中 該第一部份的表面經絕緣處理。
  61. 如申請專利範圍第60項所述之晶片封裝，其中該絕緣處理包括於該第一部份的表面上貼附絕緣膠帶。
  62. 如申請專利範圍第60項所述之晶片封裝，其中該絕緣處理包括對該第一部份的表面進行選擇性電鍍或陽極處理。
TW098131583A 2009-09-18 2009-09-18 晶片封裝及其製程 TWI405307B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098131583A TWI405307B (zh) 2009-09-18 2009-09-18 晶片封裝及其製程
US12/868,715 US20110068445A1 (en) 2009-09-18 2010-08-25 Chip package and process thereof
US13/585,802 US20120306064A1 (en) 2009-09-18 2012-08-14 Chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098131583A TWI405307B (zh) 2009-09-18 2009-09-18 晶片封裝及其製程

Publications (2)

Publication Number Publication Date
TW201112362A TW201112362A (en) 2011-04-01
TWI405307B true TWI405307B (zh) 2013-08-11

Family

ID=43755905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131583A TWI405307B (zh) 2009-09-18 2009-09-18 晶片封裝及其製程

Country Status (2)

Country Link
US (2) US20110068445A1 (zh)
TW (1) TWI405307B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102593319A (zh) * 2011-12-20 2012-07-18 深圳市光峰光电技术有限公司 发光二极管封装方法
CN103579198B (zh) * 2012-08-08 2016-03-30 扬智科技股份有限公司 芯片封装结构与导线架
US9673162B2 (en) * 2012-09-13 2017-06-06 Nxp Usa, Inc. High power semiconductor package subsystems
US10312186B2 (en) * 2017-10-31 2019-06-04 Amkor Technology Inc. Heat sink attached to an electronic component in a packaged device
US11515240B2 (en) * 2019-08-01 2022-11-29 Stmicroelectronics S.R.L. Lead frame for a package for a semiconductor device, semiconductor device and process for manufacturing a semiconductor device
US11404359B2 (en) * 2020-10-19 2022-08-02 Infineon Technologies Ag Leadframe package with isolation layer
TWI776739B (zh) * 2021-11-23 2022-09-01 南茂科技股份有限公司 晶片封裝結構

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200412659A (en) * 2003-01-10 2004-07-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure
US20050145999A1 (en) * 2003-12-24 2005-07-07 Denso Corporation Semiconductor device
TW200915597A (en) * 2007-09-17 2009-04-01 Everlight Electronics Co Ltd Light emitting diode device
TW200929627A (en) * 2007-11-28 2009-07-01 Osram Opto Semiconductors Gmbh Chip arrangement, connection arrangement, LED and method for the production of a chip arrangement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628999A (en) * 1970-03-05 1971-12-21 Frederick W Schneble Jr Plated through hole printed circuit boards
US5105259A (en) * 1990-09-28 1992-04-14 Motorola, Inc. Thermally enhanced semiconductor device utilizing a vacuum to ultimately enhance thermal dissipation
US5666003A (en) * 1994-10-24 1997-09-09 Rohm Co. Ltd. Packaged semiconductor device incorporating heat sink plate
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JPH09260433A (ja) * 1996-03-22 1997-10-03 Nitto Denko Corp 半導体装置の製法およびそれによって得られた半導体装置
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
US6882042B2 (en) * 2000-12-01 2005-04-19 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US20040227688A1 (en) * 2001-02-15 2004-11-18 Integral Technologies, Inc. Metal plating of conductive loaded resin-based materials for low cost manufacturing of conductive articles
JP2003060124A (ja) * 2001-08-13 2003-02-28 Sumitomo Metal Electronics Devices Inc 放熱型ｂｇａパッケージ及びその製造方法
TWI255001B (en) * 2001-12-13 2006-05-11 Matsushita Electric Ind Co Ltd Metal wiring substrate, semiconductor device and the manufacturing method thereof
US7112885B2 (en) * 2003-07-07 2006-09-26 Board Of Regents, The University Of Texas System System, method and apparatus for improved electrical-to-optical transmitters disposed within printed circuit boards
JP3641632B1 (ja) * 2003-10-06 2005-04-27 Ｆｃｍ株式会社 導電性シート、それを用いた製品およびその製造方法
US20080043444A1 (en) * 2004-04-27 2008-02-21 Kyocera Corporation Wiring Board for Light-Emitting Element
US7166481B2 (en) * 2004-07-22 2007-01-23 Texas Instruments Incorporated Method for evaluating and modifying solder attach design for integrated circuit packaging assembly
US7723830B2 (en) * 2006-01-06 2010-05-25 International Rectifier Corporation Substrate and method for mounting silicon device
US7932586B2 (en) * 2006-12-18 2011-04-26 Mediatek Inc. Leadframe on heat sink (LOHS) semiconductor packages and fabrication methods thereof
US7646093B2 (en) * 2006-12-20 2010-01-12 Intel Corporation Thermal management of dies on a secondary side of a package
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20100295160A1 (en) * 2009-05-22 2010-11-25 Advanced Semiconductor Engineering, Inc. Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200412659A (en) * 2003-01-10 2004-07-16 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure
US20050145999A1 (en) * 2003-12-24 2005-07-07 Denso Corporation Semiconductor device
TW200915597A (en) * 2007-09-17 2009-04-01 Everlight Electronics Co Ltd Light emitting diode device
TW200929627A (en) * 2007-11-28 2009-07-01 Osram Opto Semiconductors Gmbh Chip arrangement, connection arrangement, LED and method for the production of a chip arrangement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
US11049796B2 (en) 2014-11-21 2021-06-29 Delta Electronics, Inc. Manufacturing method of packaging device

Also Published As

Publication number Publication date
US20110068445A1 (en) 2011-03-24
US20120306064A1 (en) 2012-12-06
TW201112362A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
TWI405307B (zh) 晶片封裝及其製程
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US9209081B2 (en) Semiconductor grid array package
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US8383962B2 (en) Exposed die pad package with power ring
JPH0637248A (ja) 積み重ね半導体マルチチップモジュールおよびその製造方法
JPH06283650A (ja) 半導体装置
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US6242283B1 (en) Wafer level packaging process of semiconductor
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
CN102315135B (zh) 芯片封装及其制作工艺
TWI479580B (zh) 四方平面無導腳半導體封裝件及其製法
JPH09246428A (ja) 半導体デバイス・アセンブリおよびその製造方法
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US7310224B2 (en) Electronic apparatus with thermal module
US20070284709A1 (en) Semiconductor Device with Improved High Current Performance
CN101894811A (zh) 具有散热块外露的四面扁平封装结构、电子组装体与制程
US20240355716A1 (en) Side-wettable semiconductor package device with heat dissipation surface structure
JP4409528B2 (ja) 半導体装置
JP2001319943A (ja) 半導体装置
JP3632883B2 (ja) 半導体装置
CN101740534A (zh) 结合有导脚及基板的半导体封装件及其制法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees