TWI834190B

TWI834190B - 可調變穩壓電路

Info

Publication number: TWI834190B
Application number: TW111121804A
Authority: TW
Inventors: 吳秉宸; 劉宗德
Original assignee: 國立臺灣大學
Priority date: 2022-06-13
Filing date: 2022-06-13
Publication date: 2024-03-01
Also published as: TW202349851A

Abstract

一種可調變穩壓電路，包括電壓轉換電路、電壓轉換控制器以及時脈產生器。電壓轉換電路接收輸入電壓以產生輸出電壓。電壓轉換控制器偵測輸出電壓，將輸出電壓與參考電壓值進行比較，並基於比較的結果輸出致能訊號以控制電壓轉換電路調變輸出電壓。時脈產生器產生第一時脈訊號以及第二時脈訊號以分別驅動電壓轉換電路以及電壓轉換控制器。其中電壓轉換控制器調變致能訊號，使輸出電壓漸進調變至一預定的電壓區間。

Description

可調變穩壓電路

本發明是有關於一種可調變穩壓電路，且特別是關於一種可調變目標電壓的搜尋速率的可調變穩壓電路。

在非常接近閾值電壓（near-threshold voltage，NTV）下的操作時，對於產生晶片上的電源，使用完全積體化的切換式電容電壓轉換電路（Switched-Capacitor Voltage Regulator，SCVR）是目前常見的解決方案。在此種情況下，SCVR需要產生可支持在不同操作模式下而具有不同動態變化的工作負載，以輸出具有不同大小的工作電流。

然而，積體電路晶片在不同操作模式下具有不同動態變化的工作負載，因而輸出具有不同大小的工作電流。而在不同操作模式之間轉換所引起的負載變動，通常會伴隨負載的暫態響應，而不同模式的轉換過程中所引起的電壓變化將可能導致誤動作，因此必須藉由電壓轉換將變動的電壓修正回目標電壓區間。而較慢的負載的暫態響應的時間將影響電壓轉換的效率，因而讓電壓轉換所需的時間成本難以改善。因此，如何產生快速的負載暫態響應，使得SCVR的設計面臨了諸多挑戰。

須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容（或全部內容）可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。

本發明提供一種可調變穩壓電路，以調變電壓的回復穩定時間。

本發明提供一種可調變穩壓電路，包括電壓轉換電路、電壓轉換控制器以及時脈產生器。電壓轉換電路接收輸入電壓以在第一時脈週期產生輸出電壓。電壓轉換控制器偵測輸出電壓，將輸出電壓與參考電壓值進行比較，並基於比較的結果輸出致能訊號以控制電壓轉換電路調變輸出電壓。時脈產生器產生第一時脈訊號以及第二時脈訊號以分別驅動電壓轉換電路以及電壓轉換控制器。其中電壓轉換控制器調變致能訊號，使輸出電壓漸進回復至一預定的電壓區間。

本發明的可調變穩壓電路基於MRSA演算法根據實際目標電壓需求而彈性且漸進地調變DCM碼，以加速搜尋到對應電壓的DCM碼之搜尋速度，並提高負載調整率（load regulation）。根據電壓轉換單元的電路配置可動態調變等效輸出阻抗值，並且在進行飛行電容的實體佈局設計時，金屬層與電晶體閘極交疊會產生額外的感應電容，而可提高元件內的電容密度。此外，電壓轉換控制器可基於輸出電壓的反饋值適應性地調整頻率，以調整電壓轉換單元的切換頻率，並有利於提升高負載時的負載調整率，並提升總體電壓轉換效率。

本發明提供的一種可調變穩壓電路，為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本發明概念的特徵和實現所述特徵的方法可通過參考實施例的以下詳細描述和隨附圖式更容易地加以理解。下文中，將參考隨附圖式更詳細地描述實施例，在所述隨附圖式中，相同參考標號通篇指代相同元件。然而，本發明可以各種不同形式體現，且不應理解為受限於僅本文中說明的實施例。相反，將這些實施例作為實例來提供以使得本揭露將透徹且完整，且將向本領域的技術人員充分地傳達本發明的各方面和特徵。因此，可能並不描述對於本領域普通技術人員對本發明的方面和特徵的完整理解非必要的工藝、元件以及技術。除非另外指出，否則相同參考標號貫穿隨附圖式和書面描述表示相同元件，且因此將不重複其描述。在圖式中，為清楚起見，可能放大元件、層以及區域的相對大小。

在以下描述中，出於解釋的目的，闡述許多特定細節以提供對各種實施例的透徹理解。然而，顯而易知，可在沒有這些具體細節或有一或多種等效佈置的情況下實踐各種實施例。在其它情況下，以框圖的形式示出眾所周知的結構和裝置以便避免不必要地混淆各種實施例。

本文中使用的術語僅用於描述特定實施例的目的，且並不希望限制本發明。如本文中所使用，除非上下文另作明確指示，否則單數形式“一（a/an）”也意欲包含複數形式。將進一步理解，術語“包括（comprises/comprising）”、“具有（have/having）”、“包含（includes/including）”當在本說明書中使用時，表示所陳述特徵、整體、步驟、操作、元件和/或元件的存在，但不排除一或多個其它特徵、整體、步驟、操作、元件、元件和/或其群組的存在或增加。如本文中所使用，術語“和/或”包含相關聯的所列項中的一或多個的任何和所有組合。

如本文中所使用，術語“大體上”、“約”、“大致”以及類似術語用作近似的術語且不用作程度的術語，且意圖考慮將由本領域普通技術人員識別的測量值或計算值中的固有偏差。考慮到所討論的測量和與特定量的測量相關聯的誤差（即，測量系統的限制），如本文中所使用，“約”或“大致”包含所陳述值且意指在由本領域的普通技術人員確定的特定值的偏差的可接受範圍內。舉例來說，“約”可意味著在一或多個標準差內，或在所陳述值的± 30%、20%、10%、5%內。此外，當描述本發明的實施例時，使用“可”是指“本發明的一或多個實施例”。

當某一實施例可以不同方式實施時，特定處理次序可與所描述次序不同地執行。舉例來說，兩個連續描述的工藝可實質上同時執行或以與所描述次序相反的次序執行。

在本文中參考作為實施例和/或中間結構的示意說明的截面圖示來描述各種實施例。因而，應預期到作為例如製造技術和/或公差的結果而與圖示的形狀的差異。此外，出於描述根據本揭露的概念的實施例的目的，本文中所揭露的特定結構或功能性描述僅為說明性的。因此，本文中所揭露的實施例不應理解為受限於區域的特定圖示形狀，而是包含由（例如）製造引起的形狀偏差。

本文中所描述的根據本發明實施例的電子或電子裝置和/或任何其它相關裝置或元件可利用任一適合的硬體、韌體（例如專用積體電路）、軟體或軟體、韌體以及硬體的組合實施。舉例來說，這些裝置的各種元件可形成於一個積體電路（integrated circuit；IC）晶片上或在獨立IC晶片上。此外，這些裝置的各種元件可實施於柔性印刷電路膜、帶載封裝（tape carrier package；TCP）、印刷電路板（printed circuit board；PCB）上，或形成於一個基底上。此外，這些裝置的各種元件可以是在一或多個計算裝置中在一或多個處理器上運行、執行電腦程式指令以及與其它系統元件交互以用於執行本文中所描述的各種功能的進程或執行緒。電腦程式指令儲存於可使用例如隨機存取記憶體（random access memory ；RAM）的標準記憶體裝置在計算裝置中實施的記憶體中。電腦程式指令也可儲存在例如CD-ROM、快閃記憶體驅動器或類似物的其它非暫時性電腦可讀媒體中。此外，本領域的技術人員應認識到可將各種計算裝置的功能組合或集成到單個計算裝置中，或可將特定計算裝置的功能分佈於一或多個其它計算裝置上而不脫離本發明的示範性實施例的精神和範圍。

除非另外定義，否則本文中所使用的所有術語（包含技術和科學術語）具有本發明所屬領域的普通技術人員所通常理解的相同意義。將進一步理解，術語（例如常用詞典中所定義的那些術語）應解釋為具有與其在相關技術的上下文和/或本說明書中的含義一致的含義，且不應在理想化或過分形式化的意義上進行解釋，除非在本文中這樣明確地定義。

由於積體電路晶片在不同操作模式具有不同動態變化的工作負載，因而輸出具有不同大小的工作電流，例如，睡眠模式下的操作（μA）和主動模式下的操作（mA）。而在不同操作模式之間轉換所引起的負載變動，通常會伴隨負載的暫態響應，因此，如何產生快速的負載暫態響應以減輕負載在休眠與主動模式之間轉換所引起的電壓變化所導致的誤動作，以及如何在使用可支援較寬的負載範圍的同時也可以讓SCVR具有高轉換效率（η）和高電流密度，使得SCVR的設計面臨了挑戰。

為了克服這些挑戰，同時最大限度地減少負載的暫態響應、負載轉換損耗以及單位面積成本，適當地選擇正確的電壓轉換調節方案非常重要，因為調節方案決定了負載的暫態響應、轉換損耗和設計複雜度的種種限制。在諸多調節方案中，數位式電容調變(Digital Capacitance Modulation，DCM)對於調節SCVR的輸出電壓並同時在較寬的負載範圍內最小化電壓轉換損耗是一種有效的方法。

通過使用DCM可將SCVR中的切換電容（Switched-Capacitor，SC）網路區分成多個區段(segment)，並藉由DCM控制碼控制區段啟用的數量，以形成相應的輸出阻抗和電壓降以轉換成所需的輸出電壓。如此一來，基於DCM的SCVR的調節可根據目標電壓和感測到的負載動態搜尋最適合的DCM控制碼來實現。由於轉換損耗是等效電容值和等效開關阻抗（impedance）（或電阻）值的函數，因此，DCM可以在一個控制迴路內同時有效地調節轉換損耗和輸出目標電壓。

除此之外，使用DCM可減少SCVR中的切換電容的切換頻率與負載的暫態響應之間的相依性。因此，可以在不增加或固定切換頻率的情況下改善負載的暫態響應。此外，DCM也具有額外的尺寸及電壓轉換控制彈性，以通過降低DCM控制碼的搜尋時間複雜度來進一步改善固定切換頻率下負載的暫態響應。透過這種方式，依然可以在相對較慢的切換頻率下實現快速的負載暫態響應，以最小化與切換頻率相關的損耗。另一方面，與使用脈衝頻率調變（pulse frequency modulation，PFM）或脈衝跳躍調變（Pulse Skipping Mode，PSM）相較之下，本發明還具有更快的負載的暫態響應。

目前決定DCM控制碼的方法普遍依賴於線性搜尋。線性搜尋使得負載暫態的電壓回復時間和建立時間受限於n位元DCM控制器的較大的搜尋時間複雜度。為了降低n位元DCM控制器的搜尋時間複雜度，本發明提出了一種多速率逐次逼近（Multi-Rate Successive Approximation，MRSA）（或稱，漸進調變）演算法。

MRSA演算法可以通過移位和遞增過程連續追踪或搜尋SC區段的開啟數量，而無需重置回到初始狀態。MRSA演算法在搜尋n位元DCM控制碼時可以實現O(n)的時間複雜度。此外，由於僅採用相對簡單的移位和加法運算，因此在SCVR上使用MRSA演算法來實現電壓轉換控制電路並不會造成顯著的成本開銷。

根據本發明的另一實施例，本發明的電路架構包含但不限於使用逐次漸進式暫存器(Successive Approximation Register，SAR)演算法，藉此決定DCM控制碼，以達到漸進調變之技術功效。

請參照圖1，圖1是根據本發明的一實施例的一種可調變穩壓電路的電路方塊示意圖。圖1所示可調變穩壓電路100至少包括電壓轉換電路110、電壓轉換控制器120以及時脈產生器130。

請參照圖1，在本實施例中，電壓轉換電路110接收輸入電壓VIN，並且在第一時脈週期時接收時脈產生器130所產生的時脈訊號SWCLK以產生一輸出電壓VOUT。電壓轉換控制器120可偵測輸出電壓VOUT，並將輸出電壓VOUT與至少一個參考電壓值VREF進行比較。在另一實施例中，參考電壓值可具有多個預定的數值。電壓轉換控制器120可基於比較的結果輸出一致能訊號EN至電壓轉換電路110以控制電壓轉換電路110調變原輸出電壓VOUT。時脈產生器130可經配置以產生至少一個第一時脈訊號SWCLK以驅動電壓轉換電路110，以及至少一個第二時脈訊號CTCLK以驅動電壓轉換控制器120，其中該電壓轉換控制器可調變致能訊號EN，使該輸出電壓VOUT漸進回復至一預定的電壓區間。其中，電壓轉換控制器120基於電壓轉換電路110在一第二時脈週期所產生的一反饋的輸出電壓VOUT以漸進調變該反饋的輸出電壓VOUT，使其回復至預定的電壓準位區間。

根據本公開的另一實施例，可調變穩壓電路100包括多個平行連接的電壓轉換電路110（未繪出）。

請同時參照圖2A及圖1，圖2A是根據本公開的圖1所繪示的一種電壓轉換電路的電路模型示意圖。電壓轉換電路的電路模型示意圖包括一輸入電壓源、具有N:1轉換率的理想直流電壓轉換電路（DC-DC Converter），其中N為正整數、比較器210以及邏輯控制器220。

請參照圖2A，在本實施例中，輸入電壓源可提供輸入電壓VIN，且電壓轉換電路與一可變的等效輸出阻抗ROUT串聯，該可變的等效輸出阻抗ROUT的電阻值由一邏輯控制器220控制，並在可變的等效輸出阻抗ROUT上產生一電壓差VDROP，最後可在一負載RL上產生輸出電壓VOUT。該輸出電壓VOUT與比較器210負端的參考電壓VREF互相比較後，輸出比較的結果。邏輯控制器220可接收該比較的結果，並基於該反饋的結果執行MRSA演算法來動態調整等效的輸出阻抗ROUT的電阻值，並於下一週期輸出調變後的輸出電壓VOUT。

根據本公開的另一實施例，參考電壓VREF可根據需求預先設定，且不限於一個參考電壓值。

請參照圖2A及圖1，根據本公開的另一實施例，電壓轉換控制器120控制電壓轉換電路110產生相應的輸出阻抗值（例如為可變的等效輸出阻抗ROUT）。並且，電壓轉換控制器120基於相應的輸出阻抗值調變輸出電壓VOUT，使輸出電壓VOUT回復至可接受的電壓區間。

請參照圖2A，邏輯控制器220、可變的等效輸出阻抗ROUT與比較器210形成一個串聯的反饋迴路。

請參照圖2B，圖2B是根據本公開的一實施例所繪示的一種電壓轉換電路的電路方塊示意圖。電壓轉換電路200包括多個受控的電壓轉換單元230、一恆保持運作狀態的電壓轉換單元SCON以及邏輯控制器220。

請參照圖2B，在本實施例中，電壓轉換單元230的其中至少一者可接收輸入電壓VIN及第一時脈訊號SWCLK以執行電壓轉換，且每個電壓轉換單元中具有相對應的不同的交換式電容權重。舉例來說，電壓轉換單元SC1可具有一單位權重的等效電容數量和/或等效電容值，電壓轉換單元SC2可具有兩單位權重的等效電容數量和/或等效電容值，電壓轉換單元SC4可具有四單位權重的等效電容數量和/或等效電容值，依此類推。根據本公開的實施例，電壓轉換單元的個數具有6個，其中電壓轉換單元SC1、SC2、SC4、SC8、SC16由邏輯控制器220所控制。而電壓轉換單元SCON恆保持開啟狀態，且不受邏輯控制器220所控制。

請參照圖2B，在本實施例中，邏輯控制器220接收來自電壓轉換控制器基於反饋電壓所產生相應的致能訊號EN。邏輯控制器220根據致能訊號EN產生相應的數位控制碼，並基於該數位控制碼決定多個電壓轉換單元SC1、SC2、SC4、SC8、SC16是否開啟。舉例來說，當二進位數位控制碼為00001時（即十進位的數字1），此時只有最低有效位元（Least Significant Bit，LSB）所在位置為數字1，因此開啟電壓轉換單元SC1。當二進位數位控制碼為10000時，此時只有最高有效位元（Most Significant Bit，MSB）所在位置為數字1（即十進位的數字16），因此開啟電壓轉換單元SC16。而當二進位數位控制碼為01010時（即十進位的數字10），此時電壓轉換單元SC2及電壓轉換單元SC8會同時被開啟。

在本實施例中，二進位數位控制碼至少具有與電壓轉換單元的總數相同數量的位元數。舉例來說，在本實施例中，電壓轉換單元有五個（不含恆保持開啟狀態的電壓轉換單元SCON），則二進位數位控制碼至少具有五個位元。

根據本公開的另一實施例，其中數位控制碼可為數位電容調變（DCM）碼，本公開並不限制其編碼之方式。

根據本公開的另一實施例，DCM碼至少具有兩個位元，以至少表示位元左移、位元右移及位元遞增之運算。

根據本公開的另一實施例，電壓轉換單元230的個數並不加以限制，可由電壓轉換控制器所輸出的致能訊號EN來切分成所需的電壓轉換單元個數。換句話說，致能訊號EN可決定電壓轉換單元230的個數。而電壓轉換控制器會根據電壓轉換電路所回饋的輸出電壓來搜尋對應的致能訊號EN。舉例來說，在本實施例中，當致能訊號EN為EN(4:0)時，電壓轉換單元230可切成五個受控的電壓轉換單元SC1、SC2、SC4、SC8、SC16和一個恆保持開啟狀態的電壓轉換單元SCON。

請參照圖2C，圖2C是根據本公開的一實施例所繪製的邏輯控制器的電路示意圖。在本實施例中，邏輯控制器220包含四個邏輯子電路220A、220B、220C、220D。

請參照圖2C，在本實施例中，邏輯子電路220A為一個反相閘(NOT Gate)，其輸入端接收致能訊號EN，且於輸出端輸出反相致能訊號ENB。邏輯子電路220B由一個反及閘（NAND Gate）和一個反相閘所構成，其中反及閘的其中一輸入端接收致能訊號EN，另一端接收第一控制時脈訊號CTCLK1，經過邏輯運算後輸出反相的第一閘控時脈訊號CLK1n，且該反相的第一閘控時脈訊號CLK1n作為反相閘的輸入，並且於輸出端輸出第一閘控時脈訊號CLK1。邏輯子電路220C由一個反或閘（NOR Gate）和一個反相閘所構成，其中反或閘的其中一輸入端接收反相致能訊號ENB，另一端接收第二控制時脈訊號CTCLK2，經過邏輯運算後輸出反相的第二閘控時脈訊號CLK2n，且該反相的第二閘控時脈訊號CLK2n作為反相閘的輸入，並且於輸出端輸出第二閘控時脈訊號CLK2。邏輯子電路220D由一個反及閘和一個反相閘所構成，其中反及閘的其中一輸入端接收反相的第一閘控時脈訊號CLK1n，另一端接收反相的第二閘控時脈訊號CLK2n，該反及閘的輸出經過反相閘邏輯運算後於輸出端輸出第三閘控時脈訊號CLK3。

根據本公開的另一實施例，邏輯子電路220A、220B、220C、220D的形式不限於上述之組合邏輯電路，所有能達成相同邏輯功能之電路皆包含於本公開之實施例的範圍之中。

請同時參照圖2B及圖3A，圖3A是根據本公開的一實施例所繪示的電壓轉換單元的電路示意圖。根據本公開的一實施例，多個電壓轉換單元230中的每一者是由多個功率電晶體開關（power MOS）所構成的對稱式偏壓電路。其中多個電壓轉換單元230中的每一個對稱式偏壓電路接收相同的輸入電壓VIN，且該每一個對稱式偏壓電路的輸出端VOUT彼此連接。舉例來說，受控的電壓轉換單元SC1、SC2、SC4、SC8、SC16以及恆保持開啟狀態的電壓轉換單元SCON，其輸入端彼此平行連接，並且其輸出端彼此平行連接。

請同時參照圖2B及圖3A，根據本公開的一實施例，對稱式偏壓電路包括第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6、第七電晶體M7、第八電晶體M8、第一電容器C1以及第二電容器C2。

在本實施例中，第一電晶體M1透過第七電晶體M7於汲極端接收輸入電壓VIN，並且可自閘極端接收由時脈產生器產生的第二閘控時脈訊號CLK2。第二電晶體M2，透過第八電晶體M8於汲極端接收輸入電壓VIN，並且可自閘極端接收由時脈產生器產生的第一閘控時脈訊號CLK1。第二電晶體M2的汲極端（即，第二汲極端）與第一電晶體M1的基極端（即，第一基極端）連接，且第二電晶體M2的基極端（即，第二基極端）與第一電晶體M1的汲極端（即，第一汲極端）互相連接。第一電晶體M1的基極端與第二電晶體M2的基極端均可接收輸入電壓VIN以作為電晶體的偏壓。換句話說，第一電晶體M1的與第二電晶體M2須具有基極端，以進行基極端偏壓。

在本實施例中，第三電晶體M3自閘極端接收第一閘控時脈訊號CLK1。其中第三電晶體M3的基極端（即，第三基極端）與汲極端（即，第三汲極端）互相連接。第四電晶體M4，自閘極端接收第二閘控時脈訊號CLK2。其中第四電晶體M4的基極端（即，第四基極端）與汲極端（即，第四汲極端）互相連接。並且，第四電晶體M4的汲極端與第三電晶體M3的汲極端互相連接，其中第四電晶體M4的汲極端與第三電晶體M3的汲極端為該對稱式電路的輸出端，且於輸出端輸出一輸出電壓VOUT。

在本實施例中，第五電晶體M5接收第二閘控時脈訊號CLK2。第六電晶體M6接收第一閘控時脈訊號CLK1。第五電晶體M5的基極端和源極端相連接並且均接地。第六電晶體M6的基極端和源極端相連接並且均接地（即，整個電路的最低電壓處）。

在本實施例中，第七電晶體M7的源極端與基極端相連，且自源極端接收輸入電壓VIN，並且可自閘極端接收反相的第一閘控時脈訊號CLK1n。類似地，第八電晶體M8的源極端與基極端相連，且自源極端接收輸入電壓VIN，並且可自閘極端接收反相的第二閘控時脈訊號CLK2n。

在本實施例中，第一電容器C1的其中一端與第一電晶體M1的源極端和第二電晶體M2的基極端互相連接，且另一端與第三電晶體M3的汲極端（即，第三汲極端）互相連接。第二電容器C2的其中一端與第二電晶體M2的源極端和第一電晶體M1的基極端互相連接，且另一端與第四電晶體M4的汲極端（即，第四汲極端）互相連接。

在本實施例中，對稱式偏壓電路在第一時間區間內時，第一電晶體M1、第四電晶體M4、第五電晶體M5及第八電晶體M8均為截止。其中，第一電晶體M1的基極端和源極端之間的電壓差為零。此時，第一電晶體M1的閘極端電壓為零，基極端電壓為一半的輸入電壓（1/2 Vin），且源極端電壓亦為1/2 Vin。而第二電晶體M2的基極端和源極端之間的電壓差為1/2 Vin。此時，第二電晶體M2的閘極端和基極端電壓為輸入電壓（Vin），且源極端電壓為1/2 Vin。因此，在第一時間區間時的操作模式下，第二電晶體M2具有額外的順向偏壓（forward bias），而可等效地降低第二電晶體M2的導通電阻，使切換速度得以提升，並且可有效減少通道導通時的功率損耗。此時，第二電晶體M2、第七電晶體M7、電容C1、第三電晶體M3、第六電晶體M6以及輸出端之間形成一導通的迴路。

類似地，對稱式偏壓電路在第二時間區間內時，第二電晶體M2、第三電晶體M3、第六電晶體M6及第七電晶體M7均為截止。此時，第二電晶體M2的閘極端電壓為零，基極端電壓為一半的輸入電壓（1/2 Vin），且源極端電壓亦為1/2 Vin。而第一電晶體M1的基極端和源極端之間的電壓差為1/2 Vin。此時，第一電晶體M1的閘極端和基極端電壓為輸入電壓（Vin），且源極端電壓為1/2 Vin。因此，在第二時間區間時的操作模式下，第一電晶體M1具有額外的順向偏壓，因而可等效地降低第一電晶體M1的導通電阻，使切換速度得以提升，並且可減少通道導通時的功率損耗。此時，第一電晶體M1、第八電晶體M8、電容C2、第四電晶體M4、第五電晶體M5以及輸出端之間形成一導通的迴路。

根據本公開的一實施例，在一個完整的操作週期中，第一時間區間與第二時間區間可接續且輪流地切換。第一電晶體M1的導通電阻與第二電晶體M2的導通電阻也可在不同時間區間中進行動態調整，以達到適應性電阻偏壓（adaptive resistance biasing）之技術功效。

根據本公開的另一實施例，第一電晶體M1、、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6、第七電晶體M7、第八電晶體M8可部份或全部選擇使用高閾值電壓（High Threshold Voltage，HVT）元件以降低漏電流及靜態功率消耗。

請同時參照圖2B、圖3A及圖3B，根據本公開的一實施例，圖3B是根據本公開的另一實施例的電壓轉換單元的電路示意圖。根據本公開的一實施例，對稱式偏壓電路包括第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6、第七電晶體M7、第八電晶體M8、第九電晶體M9、第一電容器C1以及第二電容器C2。

參照圖3A及圖3B，圖3B所繪示的對稱式偏壓電路與圖3A相較之下額外設置一第九電晶體M9，其餘電晶體連接關係可參照圖3A，在此並不贅述。第九電晶體M9的閘極端接收第三閘控時脈訊號CLK3，第九電晶體M9的源極端與第一電容器C1及第三電晶體M3的源極端連接，而第九電晶體M9的源極端汲極端則與第四電晶體M4的源極端連接。

參照圖3B，根據本公開的一實施例，對稱式偏壓電路在第一時間區間內時，第一電晶體M1、第四電晶體M4、第五電晶體M5、第八電晶體M8及第九電晶體M9均為截止。在第二時間區間內時，第二電晶體M2、第三電晶體M3、第六電晶體M6、第七電晶體M7及第九電晶體M9均為截止。

參照圖4，圖4是根據本公開的一實施例所繪製的電壓轉換控制器的電路方塊示意圖。

參照圖4，根據本公開的一實施例，電壓轉換控制器400包括比較器410、移位暫存器420、頻率控制器430以及運算電路440。

參照圖4，在本實施例中，比較器410接收第二時脈訊號CTCLK輸出電壓VOUT，並與相應的參考電壓VREF進行比較，以輸出一比較值。比較器410也可接收第一控制時脈訊號CTCLK1和/或第二控制時脈訊號CTCLK2。其中，若經過適當設計，則第一控制時脈訊號CTCLK1實質上與第二控制時脈訊號CTCLK2相同。換句話說，在本實施例中，比較器410可以選擇同時接收兩個獨立的控制時脈訊號或選擇只使用單一個控制時脈訊號，在本公開的實施例中並不加以限制。根據本公開的另一實施例，比較器410的個數及參考電壓值和參考電壓的個數可根據使用需求預先設定，且不限於單一個比較器及單一個參考電壓。例如，在一實施例中，參考電壓可被劃分為三個不同的電壓（閾）值VU、VL、VF。

參照圖4，在本實施例中，運算電路440接收比較器410所輸出的比較值，並進行邏輯運算以將運算結果傳送至移位暫存器420及頻率控制器430。

參照圖4，根據本公開的一實施例，比較器410與輸出電壓VOUT比較後，可基於比較的結果輸出快速搜尋訊號FAST至移位暫存器420，並指示移位暫存器執行快速搜尋模式。根據本公開的一實施例，比較器410與輸出電壓VOUT比較後，可基於比較的結果輸出方向訊號UPDN至移位暫存器420以及頻率控制器430。移位暫存器420接收方向訊號UPDN以進行位元左移或位元右移。頻率控制器430接收方向訊號UPDN以增加或減少切換頻率。

參照圖4，根據本公開的一實施例，移位暫存器420接收比較值、運算電路440的運算結果以及方向訊號UPDN，並基於該比較值使用MRSA演算法進行判斷。舉例來說，當輸出電壓VOUT小於參考電壓VREF時，根據輸出電壓VOUT與參考電壓VREF的電壓差值大小位於預定的哪個電壓區間（可參照下文的說明），以選擇執行快速搜尋模式（例如，執行位元左移或位元右移）或正常搜尋模式（例如，執行位元遞增或位元遞減），並搜尋對應的位元編碼（例如，DCM碼），並輸出相應電壓的位元編碼作為致能訊號EN，以調變電壓轉換電路的切換頻率。換句話說，電壓轉換控制器400可基於MRSA演算法控制致能訊號EN，以調變電壓轉換電路的切換頻率。也就是說，位元編碼基於MRSA演算法執行位元左移、位元右移、位元遞增或位元遞減以調變電壓轉換控制器400的搜尋速率，以搜尋到目前的時脈週期下最適合的電壓區間所對應的位元編碼。因此，電壓轉換電路於每一個時脈週期均可漸進地調整輸出電壓VOUT以使輸出電壓VOUT逐漸回復至目標電壓。

參照圖4，根據本公開的一實施例，頻率控制器430接收第二時脈訊號、運算電路440的運算結果以及方向訊號UPDN，並輸出選頻訊號FS以調整時脈產生器的第一時脈訊號和/或第二時脈訊號的輸出頻率。根據本公開的一實施例，頻率控制器430可判斷當輸出電壓VOUT位於一預定電壓區間，且當位元編碼（或致能訊號EN）超過一預訂門檻值時，輸出選頻訊號FS以調整時脈產生器的輸出頻率。換句話說，頻率控制器430藉由調整輸出頻率，以決定電壓轉換電路需要花多少時間來進行切換，進而改變電壓轉換電路的調變頻率（或電容的切換頻率），以控制每單位時間轉移到負載上的電荷量，而可調整電壓轉換（或電壓修正）的轉換時間。除此之外，頻率控制器430輸出一重置訊號MID至移位暫存器420，以將位元編碼重置至一預定數值（例如是，可將位元編碼或致能訊號EN重置為致能訊號EN的位元編碼的中間值）。舉例來說，由於位元編碼並非重置為零，因此每次搜尋對應的位元編碼並不會自初始狀態開始搜尋，而是由本次所蒐尋到的位元編碼和下次預定搜尋的位元編碼的中間值開始進行搜尋，故可大幅提升搜尋的速度。

參照圖5，圖5是根據本公開的另一實施例的電壓轉換控制器的電路方塊示意圖。

參照圖5，根據本公開的實施例，電壓轉換控制器500包括比較器510、移位暫存器520、頻率控制器530、運算電路540以及記憶電路540A。

參照圖5，在本實施例中，記憶電路540A可記錄前一次比較器510的輸出電壓VOUT與參考電壓VREF（或VU/VF/VL）的比較狀態，並基於該比較狀態經過邏輯運算後的結果於下一個時間週期繼續搜尋對應的電壓，並將目前輸出電壓VOUT轉換為該對應的電壓，以逐漸將目前輸出電壓VOUT修正以回復至預定的目標電壓區間。其中，記憶電路540A記錄比較器在前一週期的比較結果，而移位暫存器520紀錄了前一週期的電壓搜尋結果，因此在下一時間週期時無須再從初始電壓狀態開始搜尋及修正，而可提升電壓搜尋及轉換的時間。參照圖5，其餘電路元件的連接關係可參照圖4及上文的說明，在此並不贅述。

參照圖6，圖6是根據本公開的另一實施例所繪示的電壓轉換控制器的電路方塊示意圖。根據本公開的實施例，電壓轉換控制器600包括比較器CP1、CP2、CP3、閂鎖器610、移位暫存器620、頻率控制器630、加法器640、兩個反及閘NAND1、NAND2以及反或閘NOR。

參照圖6，根據本公開的實施例，比較器CP1、CP2、CP3於時脈輸入端接收第二時脈訊號CTCLK，比較器CP1於反相輸入端接收輸出電壓VOUT，比較器CP2、CP3於正相輸入端接收輸出電壓VOUT。根據本公開的另一實施例，比較器CP1、CP2、CP3於時脈輸入端接收第一控制時脈訊號CTCLK1或第二控制時脈訊號CTCLK2。根據本公開的實施例，比較器CP1於正相輸入端接收預定的參考電壓VU，比較器CP2於反向輸入端接收預定的參考電壓VL，比較器CP3於反向輸入端接收預定的參考電壓VF。若輸出電壓VOUT大於參考電壓VU，則比較器CP1將比較結果輸出至反及閘NAND1的其中一輸入端。反之，若輸出電壓VOUT小於參考電壓VU，則比較器CP1將比較結果輸出至反或閘NOR的其中一輸入端。若輸出電壓VOUT大於參考電壓VL，則比較器CP2將比較結果輸出至反或閘NOR的另一輸入端，並且將比較結果作為方向訊號UPDN傳送至移位暫存器620以及頻率控制器630以指示移位暫存器620以及頻率控制器630執行正常搜尋模式（例如，位元遞增或位元遞減）。反之，若輸出電壓VOUT小於參考電壓VL，則比較器CP1將比較結果輸出至反及閘NAND1的另一輸入端。若輸出電壓VOUT小於參考電壓VF，則比較器CP2將比較結果作為快速搜尋訊號FAST傳送至移位暫存器620，以指示移位暫存器執行快速搜尋模式（例如，位元左移或位元右移）。反及閘NAND1與反或閘NOR可將自比較器CP1、CP2接收到的訊號進行邏輯運算並將運算結果傳入閂鎖器610。

參照圖6，閂鎖器610可以是由SR正反器所構成的閂鎖器，此處不加以限制。閂鎖器610可以作為時脈閘控（clock gating），以記憶本次時間週期的比較狀態，而無須在下一週期重新改變訊號的狀態，因此可以減少時脈訊號的切換，而可有效降低電路的動態功率損耗，並可同時優化時鐘樹（clock tree）結構，以減少設置時間（setup timing）及增加電壓轉換的效率。反及閘NAND2可接收來自閂鎖器610的訊號以及第二時脈訊號CTCLK（或第一控制時脈訊號CTCLK1及第二控制時脈訊號CTCLK2其中一者），並將運算結果傳送至移位暫存器620以及頻率控制器630。若電壓已處於或回復至目標區間（例如下文所述的IDLE狀態），則反及閘NAND2不會執行。參照圖6，其餘電路元件的連接關係可參照圖4及上文的說明，在此並不贅述。

參照圖7，圖7是根據本公開的一實施例所繪示的可調變穩壓電路的電路方塊示意圖。可調變穩壓電路700包括電壓轉換電路710、電壓轉換單元SC、電壓轉換控制器720以及時脈產生器730。

參照圖7及圖3A，電壓轉換電路710中的電壓轉換單元SC接收來自時脈產生器730所提供的第一閘控時脈訊號CLK1、反相的第一閘控時脈訊號CLK1n、第二閘控時脈訊號CLK2以及反相的第二閘控時脈訊號CLK2n，並根據這些閘控時脈訊號於不同時間區間進行電壓轉換單元SC的內部電路的狀態切換。電壓轉換電路710還接收來自電源供應器PS所提供的輸入電壓VIN，以作為電壓轉換單元SC內部電路的偏壓。電壓轉換控制器720接收來自時脈產生器730所提供的第二時脈訊號CTCLK。電壓轉換控制器720於第一時脈週期到第二時脈週期之間連續地偵測電壓轉換電路710的輸出電壓VOUT及經修正後的輸出電壓（即，反饋電壓），並基於電壓轉換電路710的反饋電壓與參考電壓VU、VF、VL比較後輸出致能訊號EN，以調變電壓轉換單元SC內部電路的切換頻率。此外，電壓轉換控制器720亦可輸出頻率選擇訊號FS，以調變時脈產生器的輸出頻率。

參照圖8及圖7，圖8是根據本公開的另一實施例的可調變穩壓電路的電路方塊示意圖。根據本公開的另一實施例，可調變穩壓電路800包括電壓轉換電路810、電壓轉換單元SC、電壓轉換控制器820以及時脈產生器830。參照圖8，圖8及圖7的區別在於電壓轉換控制器820是否具有頻率選擇訊號FS。其餘相關配置請參閱上文之描述。

參照圖9及圖7，圖9是根據本公開的另一實施例的可調變穩壓電路的電路方塊示意圖。根據本公開的另一實施例，可調變穩壓電路900包括電壓轉換電路910、電壓轉換單元SC、電壓轉換控制器920以及時脈產生器930。圖9及圖7的區別在於電壓轉換控制器920是否接收第一控制時脈訊號CTCLK1及第二控制時脈訊號CTCLK2。其餘相關配置請參閱上文之描述。

參照圖10及圖7，圖10是根據本公開的另一實施例的可調變穩壓電路的電路方塊示意圖。根據本公開的另一實施例，可調變穩壓電路1000包括電壓轉換電路1010、電壓轉換單元SC、電壓轉換控制器1020以及時脈產生器1030。圖10及圖7的區別在於電壓轉換控制器1020是否具有頻率選擇訊號FS以及電壓轉換控制器1020是否接收第一控制時脈訊號CTCLK1及第二控制時脈訊號CTCLK2。其餘相關配置請參閱上文之描述。

參照圖11及圖7，圖11是根據本公開的另一實施例的可調變穩壓電路的電路方塊示意圖。根據本公開的另一實施例，可調變穩壓電路1100包括電壓轉換電路1110、電壓轉換單元SC、電壓轉換控制器1120、時脈產生器1130、震盪器OSC以及非重疊轉換器（Non-overlapping converter）CVT。震盪器OSC可以是數位控制震盪器，震盪器OSC的種類於本公開之實施例不加以限制。非重疊轉換器CVT可控制第一閘控時脈訊號CLK1和反相的第一閘控時脈訊號CLK1n與第二閘控時脈訊號CLK2和反相的第二閘控時脈訊號CLK2n在不同的週期間隔開來（參照下圖12），而不會彼此重疊。根據非重疊轉換器CVT的配置，可避免應當關閉和應當導通的電晶體開關同時導通，而可避免形成從Vin到GND之間的一個短路路徑，以免電路在狀態切換時產生誤動作而影響轉換電壓的效率和正確性。其餘相關配置之描述請參考上文之記載，在此並不贅述。

參照圖12，圖12是根據本公開的一實施例的時脈產生器隨時間變化的波形圖。其中電壓轉換控制器接收第二時脈訊號CTCLK之後，產生致能訊號以選定要開啟的電壓轉換單元，電壓轉換單元接著於不同週期下接收第一閘控時脈訊號CLK1和反相的第一閘控時脈訊號CLK1n，以及第二閘控時脈訊號CLK2和反相的第二閘控時脈訊號CLK2n。其中，第一閘控時脈訊號CLK1和反相的第一閘控時脈訊號CLK1n於同一週期一起傳送至電壓轉換單元。第二閘控時脈訊號CLK2和反相的第二閘控時脈訊號CLK2n於同一週期一起傳送至電壓轉換單元。

參照圖13A，圖13A是根據本公開的一實施例的輸出電壓與參考電壓的區間示意圖。根據本公開的一實施例，電壓轉換控制器基於MRSA演算法至少可決定一或多個參考電壓值包括第一參考電壓值VU、第二參考電壓值VL以及第三參考電壓值VF。第一參考電壓值VU、第二參考電壓值VL以及第三參考電壓值VF可將輸出電壓VOUT劃分為四個電壓區間，分別是上部電壓快速搜尋區UFSR、電壓遲滯（hysteresis）區HR、正常搜尋區SSR以及下部電壓快速搜尋區LFSR。其中，預定的電壓區間（即，目標電壓區間）介於第一參考電壓值VU及第二參考電壓值VL之間。其中第二參考電壓值VL與第三參考電壓值VF之間為第一搜尋區域（即，正常搜尋區SSR），低於第三參考電壓值VF的區域為第二搜尋區域（即，下部電壓快速搜尋區LFSR），高於第一參考電壓值VU的區域為第三搜尋區域（即，上部電壓快速搜尋區UFSR）。其中電壓轉換控制器在第一搜尋區域（即，正常搜尋區SSR）所使用的搜尋速率不同於在第二搜尋區域所使用的搜尋速率（即，下部電壓快速搜尋區LFSR）。當輸出電壓VOUT大於第一參考電壓值VU，則電壓轉換控制器可判斷此時位於上部電壓快速搜尋區UFSR。當輸出電壓VOUT小於第二參考電壓值VL，則電壓轉換控制器可判斷此時位於正常搜尋區SSR。當輸出電壓VOUT遠小於第二參考電壓值VL（例如，小於8~10毫伏），則電壓轉換控制器可判斷此時位於下部電壓快速搜尋區LFSR。其中，第一參考電壓值VU約為1.05~1.01倍的第二參考電壓值VL，第三參考電壓值VF約為0.9~0.95倍的第二參考電壓值VL。參考電壓值可根據需求設定。

參照圖13B，圖13B是根據本公開的一實施例的DCM碼的有限狀態轉換圖。電壓初始狀態及回復至預定電壓區間時狀態位於狀態IDLE，此時DCM碼已正確搜尋到目標電壓所對應的位元編碼，因此DCM碼不進行更動，電壓也不會進行轉換。

初始狀態位於IDLE狀態，當輸出電壓VOUT位於SSR區間，則狀態自狀態IDLE轉移至狀態INC，此時電壓轉換控制器所產生的DCM碼可進行遞增（即，利用加法器將位元加一，DCM碼 = DCM碼+1）。若下一周期時，偵測到輸出電壓VOUT位於LFSR區間，進行位元左移。若下一周期時，偵測到輸出電壓VOUT位於FSR區間，進行位元右移。若下一周期時，偵測到輸出電壓VOUT位於HR區間，則重新回到狀態IDLE。

初始狀態位於IDLE狀態，當輸出電壓VOUT位於LFSR區間，則狀態自IDLE狀態轉移至位元左移狀態，此時電壓轉換控制器所產生的DCM碼可進行位元左移（即，利用移位暫存器將位元左移補1，DCM碼 = DCM碼＜＜1），以達到位元編碼乘以二的效果。若下一周期時，偵測到輸出電壓VOUT位於UFSR區間，則進行位元右移補0（即，利用移位暫存器將位元右移，DCM碼 = DCM碼＞＞1），以達到位元編碼除以二的效果。若下一周期時，偵測到輸出電壓VOUT位於SSR區間，則進行遞增。若下一周期時，偵測到輸出電壓VOUT位於HR區間，則重新回到IDLE狀態。

初始狀態位於IDLE狀態，當輸出電壓VOUT位於UFSR區間，則狀態自IDLE狀態轉移至位元右移狀態，此時電壓轉換控制器所產生的DCM碼可進行位元右移。若下一周期時，偵測到輸出電壓VOUT位於LFSR區間，則進行位元左移。若下一周期時，偵測到輸出電壓VOUT位於SSR區間，則進行遞增。若下一周期時，偵測到輸出電壓VOUT位於HR區間，則重新回到IDLE狀態。

參照圖13C及圖13B，圖13C是根據本公開的一實施例的DCM碼的轉換及相應的電壓轉換示意圖。在時間t1之前，初始輸出電壓VOUT位於HR區間（此時DCM位元編碼例如是，0001）。當時間為t1時，輸出負載曲線LOAD產生變動，並導致輸出電壓於時間t1~t2之間由HR區間下落至低於參考電壓VF。因此，電壓轉換控制器根據初始電壓所對應的DCM碼（0001）及MRSA演算法進行搜尋或調變。因此，在時間t2之後，原DCM碼（0001）進行位元左移且在最右側的LSB處補1之後變成0011，此時輸出電壓VOUT仍低於參考電壓VF（位於LFSR區間），故根據演算法，繼續執行位元左移而在時間t3之後DCM碼變成0111。此時輸出電壓VOUT低於參考電壓VL（位於SSR區間），故根據演算法，繼續執行位元遞增，而在時間t4之後使DCM碼變成1000。此時，輸出電壓VOUT仍低於參考電壓VL（位於SSR區間），故根據演算法，繼續執行位元遞增，而在時間t5之後DCM碼變成1001。此時，輸出電壓VOUT已被回復至位於目標電壓區間HR，因此在時間t6~t7停止搜尋（end of search，EOS）。基於上述，DCM碼可基於MRSA演算法逐漸進行調變，以將輸出電壓轉換至目標電壓區間HR。此外，電壓轉換控制器在第二搜尋區域LFSR具有與在第三搜尋區域UFSR相同的調變頻率（即，位元左移和位元右移的搜尋速率實質上相同）。而第一搜尋區域SSR所使用的搜尋速率小於在第二搜尋區域LFSR所使用的搜尋速率（即，位元遞增的搜尋速率小於位元左移和/或位元右移的搜尋速率）。換句話說，在第一搜尋區域SSR所使用的搜尋速率不同於在第三搜尋區域UFSR所使用的搜尋速率。

參照圖13D及圖13B，圖13D是根據本公開的另一實施例的DCM碼的轉換及相應的電壓轉換示意圖。在時間t1之前，初始輸出電壓VOUT位於HR區間（此時DCM位元編碼例如是，1001）。當時間為t1時，輸出負載曲線LOAD產生變動，並導致輸出電壓於時間t1~t2之間由HR區間上升至高於參考電壓VU。因此，電壓轉換控制器根據初始電壓所對應的DCM碼（1001）及MRSA演算法進行搜尋或調變。因此，在時間t2之後，原DCM碼（1001）進行位元右移且在最左側的MSB處補0而變成0100，此時輸出電壓VOUT仍高於參考電壓VU（位於UFSR區間），故根據MRSA演算法，繼續執行位元右移而在時間t2之後使DCM碼變成0010。此時，輸出電壓VOUT已被回復至位於目標電壓區間HR，因此在時間t4~t5停止搜尋（end of search，EOS）。基於上述，DCM碼可基於MRSA演算法逐漸進行調變，以將輸出電壓轉換至目標電壓區間HR。此外，電壓轉換控制器在第二搜尋區域LFSR具有與在第三搜尋區域UFSR相同的調變頻率（即，位元左移和位元右移的搜尋速率實質上相同）。而第一搜尋區域SSR所使用的搜尋速率小於在第二搜尋區域LFSR所使用的搜尋速率（即，位元遞增的搜尋速率小於位元左移和/或位元右移的搜尋速率）。換句話說，在第一搜尋區域SSR所使用的搜尋速率不同於在第三搜尋區域UFSR所使用的搜尋速率。

參照圖14及圖4，圖14是根據本公開的一實施例的頻率控制器的有限狀態轉換圖。頻率初始狀態位於狀態IDLE，此時重置訊號MID為零（即，不會進行重置到致能訊號EN的中間值的操作），選頻訊號FS亦不會改變。若下一周期時，當方向訊號UPDN為邏輯1，且致能訊號EN等於一閾值上界THU，換句話說，此時的輸出電壓已超過目標電壓，因此基於MRSA演算法，會傾向將致能訊號EN的位元編碼減小。因此，頻率控制器會進入狀態DEC，將選頻訊號FS進行位元右移（即，FS = FS＜＜1），以降低時脈產生器的輸出頻率，並進而降低電壓轉換單元的切換頻率，並且同時將重置訊號MID設置為邏輯1，以利下次搜尋時可直接自中間值開始搜尋而無須回到電壓初始狀態，因此可增加頻率選擇的速度。若於下一個周期時，已達到目標電壓，則可回到狀態IDLE。

類似地，頻率初始狀態位於IDLE狀態，若下一周期時，當方向訊號UPDN為邏輯0，且致能訊號EN等於一閾值下界THL，換句話說，此時的輸出電壓已低於目標電壓，因此基於MRSA演算法，會傾向將致能訊號EN的位元編碼增加。因此，頻率控制器會進入INC狀態，將選頻訊號FS進行位元左移（即，FS = FS＞＞1）以增加時脈產生器的輸出頻率，並間接增加電壓轉換單元的切換頻率，並且同時將重置訊號MID設置為邏輯1。若於下一個周期時，已達到目標電壓，則可回到IDLE狀態。

參照圖15，圖15是根據本公開的一實施例的電壓轉換單元內的飛行電容器（flying capacitor）的半導體元件結構示意圖及其內部對應的感應電容圖。在本實施例中，電壓轉換單元內的飛行電容器的半導體元件結構1500可由半導體基板SUB、深N型井區DNW、P型井區PW、第一金屬層M1、第二金屬層M2、第一飛行電容單元CF1及多個由n型及p型半導體所形成的源極區N、P和/或汲極區N、P所組成。其中被深N型井區DNW隔開的P型源(汲)極區接地GND。位於P型井區內的由P型半導體所形成的源極區和/或汲極區可透過通孔連接到第一金屬層M1。在第一金屬層M1下方有一與第一金屬層M1交疊並位於通孔之間的閘極G。因此，在構成飛行電容器的半導體元件的元件結構中，可產生一位於閘極G與P型井區PW頂面之間的閘極耦合電容CG。

參照圖15及圖3A和圖3B，其中，圖15中的所有電容可等效為一飛行電容器（即，圖3A及圖3B所示例的第一電容器C1和/或第二電容器C1）。換言之，該飛行電容器至少包括一飛行電容單元CF1及其它金屬層間的耦合電容，並且藉由該飛行電容單元CF1及其它耦合電容的電容值的總和可等效為飛行電容器的電容值。特別是，藉由此種元件結構配置，在第一金屬層M1與閘極G之間的交疊處會額外產生一耦合的感應電容CEX。其中，第一飛行電容單元CF1是由耦合的感應電容CEX與閘極耦合電容CG並聯所形成。其中，由實體佈局設計所額外產生的耦合感應電容CEX可增加電壓轉換單元的半導體元件中的電容密度。

參照圖16，圖16是根據本公開的一實施例的電壓轉換單元的積體電路實體設計佈局圖的俯視圖。實體設計佈局圖包括陽極區、陰極區、多晶矽區、接觸窗、擴散區、源極/汲極區。其中，陽極區與陰極區為手指交錯（finger interleaved）式的佈局設計，且陰極區與陽極區之間所交錯的手指（finger）數目並不加以限制。多晶矽區與第一金屬層交疊的部份，也就是在陽極和多晶矽重疊的部份（如圖中虛線部份所示），即為感應電容所在區域。應理解，感應電容所在位置僅為示意交疊部份的所在位置，並非位於最上層。

參照圖17，圖17是根據本公開的另一實施例的電壓轉換單元的積體電路實體設計佈局圖的俯視圖。實體設計佈局圖包括陽極區、陰極區、多晶矽區、接觸窗、擴散區、源極/汲極區。其中，陽極區與陰極區為指叉式的佈局設計，且陰極區與陽極區之間所交叉的手指（finger）數目並不加以限制。特別是，在本實施例中，陽極區的中指部份相較於兩側指部的佈局面積較大，因而可具有較大的感應電容區域。換言之，可形成較大的感應電容。

參照圖15、16、17及圖3A、3B，對稱式偏壓電路的第一電容器及第二電容器的其中至少一者在進行實體設計的佈局配置時，於第一金屬層M1與該第一電容器及該第二電容器的其中至少一者的閘極G之間會形成額外的第三電容器CEX。換言之，此第三電容器CEX即可對應至圖16、17的額外產生的耦合感應電容。

綜上所述，本發明諸實施例所述的可調變穩壓電路可以基於MRSA演算法根據實際目標電壓需求而彈性且漸進地調變DCM碼，以加速搜尋到對應電壓的DCM碼之搜尋速度，並提高電壓轉換效率。此外，MRSA演算法可有效避免DCM控制碼在搜索對應的位元編碼過程中出現重置狀態，同時進一步降低線性搜索的時間複雜度。換句話說，MRSA演算法僅通過移位和遞增過程連續追踪致能或開啟的電壓轉換單元的可用數量，而無需進行重置，因此也可有效避免過衝（overshooting）的問題。根據電壓轉換單元的電路配置可自適應地動態調變或切換等效輸出阻抗值以抑制阻抗變動所引起的轉換損耗，同時也可避免額外的靜態電流和漏電流消耗。在實體佈局設計時，由具有緊密耦合的第一金屬層M1和多晶矽層的閘極堆疊接面結構所組成的高密度晶片，在與飛行電容交疊的閘極與飛行電容之間會產生額外的感應電容，而可在有限的佈局空間中提高元件內的電容密度及電容密度增益。此外，電壓轉換控制器可基於輸出電壓的反饋值適應性地調整頻率，以調整電壓轉換單元的切換頻率並抑制切換頻率的相關功率損耗，進而可實現相對較寬的負載範圍。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、700、800、900、1000、1100：可調變穩壓電路 110、200、710、810、910、1010、1110：電壓轉換電路 120、400、500、600、720、820、920、1020、1120：電壓轉換控制器 130、730、830、930、1030、1130：時脈產生器 210、410、510、CP1、CP2、CP3：比較器 220、320：邏輯控制器 220A、220B、220C、220D：子電路 230、 SC1、SC2、SC4、SC8、SC16、SCON：電壓轉換單元 420、520、620：移位暫存器 430、530、630：頻率控制器 440、540：運算電路 540A：記憶電路 610：閂鎖器 640：加法器 1500：元件結構 CEX：第三電容器 CG：電容 CF1：飛行電容單元 CLK、CLK1、CLK1n、CLK2、CLK2n、CLK3、CTCLK、CTCLK1、CTCLK2、SWCLK：時脈訊號 CVT：非重疊轉換器 DEC、IDLE、INC：狀態 DNW：深N型井區 EN：致能訊號 ENB：反相致能訊號 FAST：快速搜尋訊號 FS：選頻訊號 G：閘極 GND：接地 HR：電壓遲滯區 LFSR：下部電壓快速搜尋區 LOAD：負載曲線 SSR：正常搜尋區 UFSR：上部電壓快速搜尋區 M1、M2：電晶體/金屬層 M3、M4、M5、M6、M7、M8、M9：電晶體 MID：重置訊號 N、P：源極區/汲極區 NAND1、NAND2：反及閘 NOR：反或閘 OSC：震盪器 PS：電源供應器 PW：P型井區 RL：負載 ROUT：阻抗 SUB：基板 UPDN：方向訊號 VDROP：電壓差 VF、VL、VU、VREF：參考電壓/參考電壓值 VIN：輸入電壓 VOUT：輸出電壓

圖1是根據本發明的一實施例的一種可調變穩壓電路的電路方塊（circuit block）示意圖。圖2A是根據本發明的圖1的一種電壓轉換電路的電路模型示意圖。圖2B是根據本發明的一實施例的一種電壓轉換電路的電路方塊示意圖。圖2C是根據本發明的一實施例的邏輯控制器的電路示意圖。圖3A是根據本發明的一實施例的電壓轉換單元的電路示意圖。圖3B是根據本發明的另一實施例的電壓轉換單元的電路示意圖。圖4是根據本發明的一實施例的電壓轉換控制器的電路方塊示意圖。圖5是根據本發明的另一實施例的電壓轉換控制器的電路方塊示意圖。圖6是根據本發明的另一實施例的電壓轉換控制器的電路方塊示意圖。圖7是根據本發明的一實施例的可調變穩壓電路的電路方塊示意圖。圖8是根據本發明的另一實施例的可調變穩壓電路的電路方塊示意圖。圖9是根據本發明的另一實施例的可調變穩壓電路的電路方塊示意圖。圖10是根據本發明的另一實施例的可調變穩壓電路的電路方塊示意圖。圖11是根據本發明的另一實施例的可調變穩壓電路的電路方塊示意圖。圖12是根據本發明的一實施例的時脈產生器隨時間變化的動作波形圖。圖13A是根據本發明的一實施例的輸出電壓與參考電壓的區間示意圖。圖13B是根據本發明的一實施例的DCM碼的有限狀態轉換圖。圖13C是根據本發明的一實施例的DCM碼的轉換及相應的電壓轉換示意圖。圖13D是根據本發明的另一實施例的DCM碼的轉換及相應的電壓轉換示意圖。圖14是根據本發明的一實施例的頻率控制器的有限狀態轉換圖。圖15是根據本發明的一實施例的電壓轉換單元內的飛行電容器（flying capacitor）的半導體元件結構示意圖及其內部對應的感應電容圖。圖16是根據本發明的一實施例的電壓轉換單元的積體電路實體設計佈局圖。圖17是根據本發明的另一實施例的電壓轉換單元的積體電路實體設計佈局圖。

100：可調變穩壓電路 110：電壓轉換電路 120：電壓轉換控制器 130：時脈產生器 CTCLK、SWCLK：時脈訊號 EN：致能訊號 VIN：輸入電壓 VOUT：輸出電壓 VREF：參考電壓

Claims

一種可調變穩壓電路，包括：一電壓轉換電路，接收一輸入電壓以在一第一時脈週期產生一輸出電壓；一電壓轉換控制器，偵測該輸出電壓，將該輸出電壓與至少一參考電壓值進行比較，並基於該比較的結果輸出一致能訊號以控制該電壓轉換電路調變該輸出電壓；以及一時脈產生器，產生至少一第一時脈訊號以及至少一第二時脈訊號以分別驅動該電壓轉換電路以及該電壓轉換控制器，其中該電壓轉換控制器調變該致能訊號，使該輸出電壓漸進回復至一預定的電壓區間。
如請求項1所述的可調變穩壓電路，其中該電壓轉換控制器基於該電壓轉換電路在一第二時脈週期所產生的一反饋電壓漸進調變該輸出電壓。
如請求項2所述的可調變穩壓電路，其中該電壓轉換控制器自該第一時脈週期到該第二時脈週期之間連續地偵測該電壓轉換電路的該輸出電壓及該反饋電壓，並基於該電壓轉換電路的該反饋電壓調變該電壓轉換電路的切換頻率。
如請求項3所述的可調變穩壓電路，其中該電壓轉換控制器基於一漸進調變演算法控制該致能訊號以調變該電壓轉換電路的該切換頻率。
如請求項4所述的可調變穩壓電路，其中該電壓轉換控制器包括：多個比較器，其中該多個比較器的每一者接收該輸出電壓及相應的參考電壓以進行比較，並輸出一比較值；一移位暫存器，接收該比較值及一方向訊號，並基於該比較值使用該漸進調變演算法進行判斷，其中當該輸出電壓小於該參考電壓時，則執行一快速搜尋模式及一正常搜尋模式其中至少一者以搜尋並輸出相應電壓的位元編碼作為該致能訊號；以及一頻率控制器，接收該第二時脈訊號及該方向訊號，並輸出一選頻訊號以調整該時脈產生器的該第一時脈訊號及該第二時脈訊號其中至少一者的輸出頻率。
如請求項5所述的可調變穩壓電路，其中該頻率控制器判斷當該輸出電壓位於一預定區間且當該位元編碼超過一預訂門檻值時，調整該時脈產生器的輸出頻率，並可將該位元編碼重置至一預定數值。
如請求項5所述的可調變穩壓電路，其中該位元編碼基於該漸進調變演算法執行位元左移、位元右移及位元遞增以調變該電壓轉換控制器的搜尋速率。
如請求項7所述的可調變穩壓電路，其中該電壓轉換控制器在該第一搜尋區域所使用的該搜尋速率小於在該第二搜尋區域所使用的搜尋速率。
如請求項7所述的可調變穩壓電路，其中該電壓轉換控制器在該第二搜尋區域具有與在該第三搜尋區域相同的調變頻率。
如請求項7所述的可調變穩壓電路，其中該電壓轉換控制器在該第一搜尋區域所使用的該搜尋速率不同於在該第三搜尋區域所使用的搜尋速率。
如請求項4所述的可調變穩壓電路，其中該電壓轉換控制器基於該漸進移位演算法決定至少一個參考電壓值。
如請求項4所述的可調變穩壓電路，其中該電壓轉換控制器基於該漸進移位演算法決定多個參考電壓值，該多個參考電壓值包括：一第一參考電壓值；一第二參考電壓值，其中該預定的電壓區間介於該第一參考電壓值及該第二參考電壓值之間；以及一第三參考電壓值，其中該第二參考電壓值與該第三參考電壓值之間為一第一搜尋區域，低於該第三參考電壓值的區域為一第二搜尋區域，高於該第一參考電壓值的區域為一第三搜尋區域，其中該電壓轉換控制器在該第一搜尋區域所使用的搜尋速率不同於在該第二搜尋區域所使用的搜尋速率。
如請求項1所述的可調變穩壓電路，其中該電壓轉換控制器控制該電壓轉換電路產生相應的輸出阻抗值，並基於該相應的輸出阻抗值以調變該輸出電壓。
如請求項1所述的可調變穩壓電路，其中該電壓轉換電路包括：多個電壓轉換單元，接收該第一時脈訊號以執行電壓轉換，其中該多個電壓轉換單元中的每一者具有相對應的權重；以及一邏輯控制器，接收該電壓轉換控制器基於該反饋電壓產生的該致能訊號，基於該致能訊號產生相應的一控制碼，並基於該控制碼決定該多個電壓轉換單元是否開啟，其中該多個電壓轉換單元中的其中一者恆保持開啟狀態。
如請求項14所述的可調變穩壓電路，其中該控制碼用以決定該多個電壓轉換單元的開啟數量，且該控制碼至少具有與該多個電壓轉換單元相同數量的位元數。
如請求項14所述的可調變穩壓電路，其中該多個電壓轉換單元中的每一者是由多個電晶體所構成的一對稱式偏壓電路，其中該多個電壓轉換單元中的每一個對稱式偏壓電路接收相同的該輸入電壓且該每一個對稱式偏壓電路的輸出端彼此連接。
如請求項16所述的可調變穩壓電路，其中該對稱式偏壓電路包括：一第一電晶體，接收該輸入電壓及由該時脈產生器產生的一第二閘控時脈訊號；一第二電晶體，接收該輸入電壓及由該時脈產生器產生的一第一閘控時脈訊號，其中該第二電晶體的一第二汲極端與該第一電晶體的一第一基極端連接，且該第二電晶體的一第二基極端與該第一電晶體的一第一汲極端互相連接，其中該第一基極端與該第二基極端接收該輸入電壓以作為偏壓；一第三電晶體，接收該第一閘控時脈訊號，其中該第三電晶體的一第三基極端與一第三汲極端互相連接；以及一第四電晶體，接收該第二閘控時脈訊號，其中該第四電晶體的一第四基極端與一第四汲極端互相連接，且該第四電晶體的該第四汲極端與該第三電晶體的該第三汲極端互相連接，其中該第四電晶體的該第四汲極端與該第三電晶體的該第三汲極端為該對稱式電路的該輸出端，且該輸出電壓由該輸出端所輸出。
如請求項17所述的可調變穩壓電路，其中該對稱式偏壓電路更包括：一第一電容器，該第一電容器的其中一端與該第一電晶體的該第一源極端和該第二電晶體的該第二基極端互相連接，且另一端與該第三電晶體的一第三汲極端互相連接；以及一第二電容器，該第二電容器的其中一端與該第二電晶體的該第二源極端和該第一電晶體的該第一基極端互相連接，且另一端與該第四電晶體的一第四汲極端互相連接，其中該第一電容器與該第二電容器彼此並聯。
如請求項17所述的可調變穩壓電路，其中該對稱式偏壓電路的該第一電容器及該第二電容器的其中至少一者在進行實體設計的佈局配置時，於一第一金屬層與該第一電容器及該第二電容器的其中至少一者的閘極之間形成一額外的第三電容器。
如請求項17所述的可調變穩壓電路，其中該對稱式偏壓電路在一第一時間區間內時，該第一電晶體為截止，而該第二電晶體具有額外的順向偏壓，其中該對稱式偏壓電路在一第二時間區間內時，該第二電晶體為截止，而該第一電晶體具有額外的順向偏壓，且在一操作週期中該第一時間區間與該第二時間區間可接續且輪流地切換。