[go: up one dir, main page]

KR102075416B1 - Dc-dc 컨버터 및 그 동작 방법 - Google Patents

Dc-dc 컨버터 및 그 동작 방법 Download PDF

Info

Publication number
KR102075416B1
KR102075416B1 KR1020180083100A KR20180083100A KR102075416B1 KR 102075416 B1 KR102075416 B1 KR 102075416B1 KR 1020180083100 A KR1020180083100 A KR 1020180083100A KR 20180083100 A KR20180083100 A KR 20180083100A KR 102075416 B1 KR102075416 B1 KR 102075416B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
voltage
unit
pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180083100A
Other languages
English (en)
Other versions
KR20200008883A (ko
Inventor
김철우
심민섭
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020180083100A priority Critical patent/KR102075416B1/ko
Publication of KR20200008883A publication Critical patent/KR20200008883A/ko
Application granted granted Critical
Publication of KR102075416B1 publication Critical patent/KR102075416B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 출원의 일 실시예에 따르는 DC-DC 컨버터는, 펄스신호 생성부, 상기 펄스신호 생성부로부터 출력받는 펄스신호에 기초하여, 입력전압과 접지에 대한 레귤레이션 동작을 수행하는 레귤레이션부 및 상기 레귤레이션부의 출력전압 및 목표전압 사이의 전압차에 기초하여 업-다운신호를 주기적으로 생성하고, 상기 업-다운신호의 펄스폭이 일정크기 이상일 때, 상기 펄스신호의 듀티 비를 조절하는 제어부를 포함한다.

Description

DC-DC 컨버터 및 그 동작 방법{DC-DC CONVERTER AND OPERATION THEREOF}
본 출원의 실시예들은, DC-DC 컨버터에 관한 것으로, 특히, 회로의 구조를 디지털화하여 저항 및 커패시터를 제한시킨 DC-DC 컨버터 및 그 동작 방법에 관한 것이다.
최근 스마트폰, 태블릿 PC 등 많은 휴대용 전자기기들이 대중적인 인기를 끌고 있으며, 이들을 휴대하기 위해 배터리는 필수이다. 특히, 산업의 트렌드 중 하나가 Internet of Things, 사물 인터넷과 같이 개별 사물을 인터넷에 연결시켜 기기 제어 및 정보 수집의 공간 제약을 획기적으로 줄이는 것이다.
이러한 기기들을 다방면으로 활용하려면 저전력, 작은 면적의 설계 기술 및 효율적인 전력 관리 기술이 필수적이다. 그러나, 배터리 기술은 크게 발전하지 못하여 사용 시간에 한계를 보일 뿐 아니라, 배터리의 전압이 시간이 지날수록 또는 전력을 소모할수록 감소되는 문제가 있다.
이러한 문제를 해결하기 위한 종래의 Voltage mode DC-DC 컨버터는 출력전압 변화에 대한 빠른 응답속도와 회복속도를 위해, 다수의 저항들과 커패시터들을 활용하고 있다. 이에, Voltage mode DC-DC 컨버터는 회로의 복잡도와 회로면적을 늘리는 단점을 가진다.
본 출원에서는, 여러 수동소자들을 제한하고, 단순화하여 면적효율이 높은 동시에 높은 출력전압 변화에 대한 빠른 응답속도와 회복속도를 갖는 DC-DC 컨버터를 제공한다.
본 출원의 목적은, 응답속도와 회복속도가 빠른 동시에, 여러 수동소자들을 제한하여 회로면적의 효율을 높일 수 있는 DC-DC 컨버터 및 그 동작 방법을 제공하는 것을 목적으로 한다.
본 출원의 일 실시예에 따르는 DC-DC 컨버터는, 펄스신호 생성부, 상기 펄스신호 생성부로부터 출력받는 펄스신호에 기초하여, 입력전압과 접지에 대한 레귤레이션 동작을 수행하는 레귤레이션부 및 상기 레귤레이션부의 출력전압 및 목표전압 사이의 전압차에 기초하여 업-다운신호를 주기적으로 생성하고, 상기 업-다운신호의 펄스폭이 일정크기 이상일 때, 상기 펄스신호의 듀티 비를 조절하는 제어부를 포함한다.
실시예에 있어서, 상기 제어부는, 상기 업-다운신호의 업신호가 1이고, 다운신호가 0인 경우, 상기 펄스신호 중 상기 입력전압과 관련된 제1 펄스신호의 펄스폭을 증가시키고, 접지와 관련된 제2 펄스신호의 펄스폭을 감소시킨다.
실시예에 있어서, 상기 제어부는, 상기 업신호가 0이고, 다운신호가 1인 경우, 상기 제1 펄스신호의 펄스폭을 감소시키고, 상기 제2 펄스신호의 펄스폭을 증가시킨다.
실시예에 있어서, 상기 레귤레이션부는, 상기 출력전압을 분할하여 상기 제어부에 분배전압을 인가하는 분배저항부를 포함한다.
실시예에 있어서, 상기 제어부는, 상기 분배전압과 기준전압에 대한 비교동작을 수행하는 EPC(Edge-pursuit comparator), 상기 업-다운신호 중 펄스폭이 일정크기 이상인 업-다운신호를 검출하여, 결정신호로 출력하는 검출기, 상기 결정신호에 기초하여, 펌프제어신호와 DONE신호를 생성하는 펌프신호 생성기 및 상기 DONE신호를 딜레이시켜 생성되는 리셋신호를 상기 EPC로 출력하는 딜레이유닛을 포함한다.
실시예에 있어서, 상기 EPC의 비교동작에 대한 속도는, 상기 분배전압과 기준전압 사이의 전압차의 크기에 따라 증감된다.
실시예에 있어서, 상기 검출기는, 복수의 트랜지스터들을 포함하는 Power UP 회로와 Thyristor 기반의 회로 중 어느 하나를 포함한다.
실시예에 있어서, 상기 제어부는, 상기 펌프제어신호에 응답하여 상기 출력전압으로부터 펌프전압을 생성하는 전하펌프부를 포함한다.
실시예에 있어서, 상기 전하펌프부는, 상기 펄스폭이 일정크기 이상인 상기 업-다운신호에 기초하여, 상기 펌프전압을 조절하여 상기 펄스신호 생성부에 한다.
실시예에 있어서, 상기 제어부는, 상기 펌프전압과 비교되기 위한 램프신호를 생성하여 상기 펄스신호 생성부에 제공하는 램프생성부를 더 포함한다.
실시예에 있어서, 상기 펄스신호 생성부는, 상기 펌프전압과 상기 램프신호를 비교하고, 상기 펌프전압의 크기에 따라, 상기 펄스신호의 펄스폭을 조절한다.
실시예에 있어서, 상기 DONE신호와 상기 리셋신호에 기초하여, 로드전류에 대한 과도응답상태 여부를 판단하는 판단부 및 상기 과도응답상태에서 발생한 DONE 신호의 개수에 기초하여, 보상클럭을 생성하는 클럭생성부를 포함한다.
실시예에 있어서, 상기 판단부는, 상기 리셋신호를 반전시킨 반전리셋신호와 상기 반전리셋신호를 단위지연시킨 딜레이신호가 상기 DONE 신호의 발생구간에서 하이(High)일 때, 상기 과도응답상태로 판단한다.
실시예에 있어서, 상기 판단부는, 상기 반전리셋신호와 상기 딜레이신호 중 상기 딜레이신호가 상기 DONE 신호의 발생구간에서 로우(low)일 때, 안정상태로 판단한다.
실시예에 있어서, 상기 판단부는, 상기 결정신호의 발생속도에 기초하여, 상기 로드전류에 대한 과도응답상태 여부를 판단한다.
실시예에 있어서, 상기 판단부는, 상기 결정신호의 발생속도가 일정속도 이상일 때, 상기 과도응답상태로 판단하고, 상기 결정신호의 발생속도가 일정속도 미만일 때, 안정상태로 판단한다.
본 출원의 일 실시예에 따르는 DC-DC 컨버터의 동작방법으로서, 펄스신호 생성부가 펄스신호를 생성하는 단계, 레귤레이션부가 상기 펄스신호에 기초하여, 입력전압과 접지에 대한 레귤레이션 동작을 수행하는 단계, 제어부가 상기 레귤레이션 동작을 통해 출력된 출력전압 및 목표전압 사이의 전압차에 기초하여, 업-다운신호를 생성하는 단계 및 상기 제어부가 상기 업-다운신호의 펄스폭이 일정크기 이상일 때, 상기 펄스신호의 듀티 비를 조절하는 단계를 포함한다.
실시예에 있어서, 상기 레귤레이션부에 로드되는 로드전류가 과도응답상태로 판단될 때, 판단부가, 과도응답신호를 생성하여 클럭생성부에 출력하는 단계, 상기 클럭생성부가 상기 과도응답신호에 응답하여 상기 과도응답상태에서 발생한 DONE신호의 개수를 카운트하는 단계 및 상기 DONE신호의 개수에 기초하여, 보상클럭을 생성하여 상기 제어부에 제공하는 단계를 포함한다.
실시예에 있어서, 상기 제어부에 제공하는 단계는, 상기 펌프신호 생성기가 상기 과도응답신호에 응답하여, 전하펌프부를 통해 상기 펄스신호 생성부로 출력되는 펌프전압(VCP)을 보상클럭(CLKACCUM)에 따라 감소시키는 단계를 포함한다.
실시예에 있어서, 상기 감소시키는 단계는, 상기 펄스신호 생성부가 상기 펌프전압(VCP)과 램프신호(RAMP)에 따라, 제1 펄스신호의 펄스폭을 감소시키고, 제2 펄스신호의 펄스폭을 증가시는 단계를 포함한다.
실시예에 있어서, 상기 제1 펄스신호의 펄스폭을 감소시키고, 상기 제2 펄스신호의 펄스폭을 증가시는 단계는, 상기 레귤레이션부가 제1 및 제2 펄스신호의 듀티 비(DUTY RATIO)의 변화에 따라, 레귤레이션 동작을 수행하여 인덕터전류(IL)를 감소시키는 단계를 포함한다.
본 출원의 실시 예에 따른 DC-DC 컨버터 및 그 동작 방법은, 여러 수동소자들을 제한하여 회로면적의 효율을 높이는 동시에, 높은 출력전압의 변화에 대한 빠른 응답속도와 회복속도를 가질 수 있다.
도 1은 본 출원의 일 실시예에 따른 DC-DC 컨버터의 블록도이다.
도 2는 도 1의 DC-DC 컨버터의 실시예이다.
도 3은 도 1의 레귤레이션부의 실시예이다.
도 4는 도 1의 제어부의 실시 예이다.
도 5는 도 4의 검출기의 일 예이다.
도 6은 램프신호와 펌프전압에 대한 펄스신호의 일 실시 예이다.
도 7은 램프신호와 펌프전압에 대한 펄스신호의 다른 실시 예이다.
도 8은 램프신호와 펌프전압에 대한 펄스신호의 또 다른 실시 예이다.
도 9는 본 출원의 다른 실시예에 따른 DC-DC 컨버터의 블록도이다.
도 10은 도 9의 DC-DC 컨버터의 실시 예이다.
도 11은 도 9의 디지털보상부의 실시 예이다.
도 12는 도 11의 판단부의 동작에 대한 일 실시 예이다.
도 13은 도 11의 판단부의 동작에 대한 다른 실시 예이다.
도 14는 도 9의 DC-DC 컨버터의 DCR 에러를 보정하는 타이밍 도이다.
도 15는 도 1의 DC-DC 컨버터의 동작 순서도이다.
도 16은 도 9의 DC-DC 컨버터의 동작 순서도이다.
본 명세서에 개시되어 있는 본 출원의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 출원의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 출원의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 출원의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 출원의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 출원의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 출원의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 출원을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 출원의 바람직한 실시 예를 설명함으로써, 본 출원을 상세히 설명한다.
도 1은 본 출원의 일 실시예에 따른 DC-DC 컨버터(10)의 블록도이다.
도 1을 참조하면, DC-DC 컨버터(10)는 펄스신호 생성부(100), 레귤레이션부(200) 및 제어부(300)를 포함할 수 있다.
먼저, 펄스신호 생성부(100)는펄스신호(VGP, VGN)를 생성할 수 있다. 보다 구체적으로, 펄스신호 생성부(100)는 후술될 전하펌프부(320)로부터 인가된 펌프전압(VCP)과 기설정된 램프신호(RAMP)를 비교하고, 이를 통해 펄스신호(VGP, VGN)를 생성하여 레귤레이션부(200)에 출력할 수 있다. 여기서, 펄스신호(VGP, VGN)는 입력전압(VIN)과 관련된 제1 펄스신호(VGP)와 접지와 관련된 제2 펄스신호(VGN)를 포함할 수 있다.
다음으로, 레귤레이션부(200)는 펄스신호 생성부(100)로부터 출력받는 제1 및 제2 펄스신호(VGP, VGN)에 기초하여, 입력전압(VIN)과 접지에 대한 레귤레이션 동작을 수행할 수 있다. 보다 구체적으로, 레귤레이션부(200)는 제1 펄스신호(VGP)에 응답하여 입력전압(VIN)을 인가받고, 제2 펄스신호(VGN)에 응답하여 접지와 연결될 수 있다. 이때, 레귤레이션부(200)는 레귤레이션 동작을 수행하여 로드전류(ILOAD)가 로드되고, 이에 따라, 출력전압(VOUT)을 제어부(300)에 출력할 수 있다.
실시예에 따라, 레귤레이션부(200)는 고전압으로 인한 오작동을 방지하기 위하여, 출력전압(VOUT)으로부터 분할된 분배전압(VFB)을 제어부(300)에 출력할 수 있다.
다음으로, 제어부(300)는 레귤레이션부(200)의 출력전압(VOUT) 및 목표전압(VREF) 사이의 전압차에 기초하여, 업-다운신호(UP, DN)를 생성할 수 있다. 여기서, 업-다운신호(UP, DN)는 입력전압(VIN)에 대해 위상지연이 증가되어야 하는지 또는 감소되어야 하는 지를 나타내는 신호일 수 있다.
예컨대, 업-다운신호(UP, DN)가 업-다운신호(1, 0)일 때, 업-다운신호(1, 0)는 입력전압(VIN)에 대해 위상지연을 증가시키기 위한 신호일 수 있다. 또한, 업-다운신호(UP, DN)가 업-다운신호(0, 1)일 때, 업-다운신호(0, 1)는 위상지연을 감소시키기 위한 신호일 수 있다.
보다 구체적으로, 제어부(300)는 레귤레이션부(200)의 출력전압(VOUT) 및 목표전압(VREF)에 대한 비교동작을 수행할 수 있다. 그런 다음, 제어부(300)는 비교동작을 통해 획득되는 출력전압(VOUT) 및 목표전압(VREF) 사이의 전압차에 기초하여, 업-다운신호(UP, DN)를 주기적으로 생성할 수 있다.
또한, 제어부(300)는 업-다운신호(UP, DN)의 펄스폭이 일정크기 이상일 때, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다. 보다 구체적으로, 제어부(300)는 비교동작을 완료할 때 생성되는 업-다운신호(UP, DN)를 일정시간 이상 출력할 수 있다. 이에, 비교동작이 완료될 때, 업-다운신호(UP, DN)의 펄스폭(Pulse Width)은 일정크기 이상일 수 있다. 즉, 비교동작이 완료될 때, 제어부(300)는 펄스폭(Pulse Width)이 일정크기 이상인 업-다운신호(UP, DN)를 출력하고, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다.
예를 들면, 펄스폭이 일정크기 이상인 업-다운신호(UP, DN)의 업신호가 1이고, 다운신호가 0인 경우, 제어부(300)는 펄스신호(VGP, VGN) 중 제1 펄스신호(VGP)의 펄스폭(Pulse Width)을 증가시키고, 제2 펄스신호(VGN)의 펄스폭(Pulse Width)을 감소시킬 수 있다. 또한, 펄스폭이 일정크기 이상인 업-다운신호(UP, DN)의 업신호가 0이고, 다운신호가 1인 경우, 제어부(300)는 펄스신호(VGP, VGN) 중 제1 펄스신호(VGP)의 펄스폭(Pulse Width)을 감소시키고, 제2 펄스신호(VGN)의 펄스폭(Pulse Width)을 증가시킬 수 있다. 이에 따라, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)는 제1 및 제2 펄스신호(VGP, VGN)의 펄스폭(Pulse Width)에 따라 조절될 수 있다.
실시예에 따라, 제어부(300)는 레귤레이션부(200)의 분배전압(VFB) 및 분배전압(VFB)에 해당하는 기준전압(VREF) 사이의 전압차에 기초하여, 업-다운신호(UP, DN)를 생성할 수 있다. 이때, 분배전압(VFB) 및 기준전압(VREF)에 기초하여 생성된 업-다운신호(UP, DN)의 펄스폭이 일정크기 이상일 때, 제어부(300)는 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다.
본 출원의 실시 예에 있어서, DC-DC 컨버터(10)는 수동소자들을 포함하는 종래의 제어부(300)에서 수동소자들을 제거함으로써, 내부 면적의 효율을 높일 수 있다. 동시에, 제어부(300)가 업-다운신호(UP, DN)에 기초하여, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절함으로써, DC-DC 컨버터(10)는 출력전압(VOUT)의 변화에 대한 빠른 응답속도와 회복속도를 가질 수 있다.
이하, 도 2를 참조하여, DC-DC 컨버터(10)에 대해 보다 구체적으로 설명한다.
도 2는 도 1의 DC-DC 컨버터(10)의 실시예이고, 도 3은 도 1의 레귤레이션부(200)의 실시예이다.
도 1 내지 도 3을 참조하면, 레귤레이션부(200)는 제1 및 제2 스위치부(210, 220)와 수동소자부(230)를 포함할 수 있다.
먼저, 제1 및 제2 스위치부(210, 220)는 제1 및 제2 펄스신호(VGP, VGN)에 응답하여, 입력노드(NIN)와 접지 중 어느 하나를 수동소자부(230)에 전기적으로 연결하는 트랜지스터일 수 있다.
보다 구체적으로, 제1 스위치부(210)는 드레인 측이 입력노드(NIN)와 연결되고, 게이트 측이 제어부(300)와 연결되며, 소스 측이 수동소자부(230)와 연결되는 P형(P-chanel)의 Power MOSFET일 수 있다. 이때, 제1 스위치부(210)는 펄스신호(VGP, VGN) 중 제1 펄스신호(VGP)에 응답하여, 입력노드(NIN)와 수동소자부(230)를 전기적으로 연결할 수 있다.
또한, 제2 스위치부(220)는 드레인 측이 수동소자부(230)와 연결되고, 게이트 측이 제어부(300)와 연결되며, 소스 측이 접지와 연결되는 N형(N-chanel)의 Power MOSFET일 수 있다. 이때, 제2 스위치부(220)는 제1 및 제2 펄스신호(VGP, VGN) 중 제2 펄스신호(VGN)에 응답하여, 접지와 수동소자부(230)를 전기적으로 연결할 수 있다.
다음으로, 수동소자부(230)는 코일부(231), 커패시터부(233) 및 분배저항부(235)를 포함할 수 있다. 여기서, 코일부(231)는 일측이 제1 스위치부(210)의 소스 및 제2 스위치부(220)의 드레인에 위치한 코일노드(NC)에 연결되고, 타측이 출력노드(NOUT)와 연결되는 코일일 수 있다. 또한, 커패시터부(233)는 일측이 출력노드(NOUT)와 연결되고, 타측이 접지와 연결되는 커패시터일 수 있다.
또한, 분배저항부(235)는 일측이 출력노드(NOUT)와 연결되고, 타측이 접지와 연결되는 적어도 둘 이상의 저항들일 수 있다. 이때, 적어도 둘 이상의 저항들 사이에 피드백노드(NFB)가 형성될 수 있다.
실시예에 따른 레귤레이션부(200)는 제1 및 제2 펄스신호(VGP, VGN)에 따라, 제1 및 제2 스위치부(210, 220)를 통해 입력노드(NIN)와 접지를 수동소자부(230)에 연결하여, 코일부(231)을 통해 유도되는 인덕터전류(IL)를 커패시터부(233)에 충전또는 방전할 수 있다. 그런 다음, 레귤레이션부(200)는 커패시터부(233)의 일측에 연결된 출력노드(NOUT)를 통해 출력전압(VOUT)을 출력할 수 있다. 이때, 레귤레이션부(200)는 출력노드(NOUT)를 따라 로드되는 로드전류(ILOAD)를 분배저항부(235)을 통해 분배전압(VFB)으로 분배할 수 있다. 그런 다음, 레귤레이션부(200)는 분배전압(VFB)을 피드백노드(NFB)를 통해 연결된 제어부(300)로 인가함으로써, 제어부(300)에 인가되는 고전압으로 인한 오작동을 방지할 수 있다.
도 4는 도 1의 제어부(300)의 실시 예이다.
도 2와 도 4를 참조하면, 제어부(300)는 펄스폭제어부(310)와 전하펌프부(320)를 포함할 수 있다. 그리고, 펄스폭제어부(310)는 EPC(Edge-Pursuit Comparator, 311), 검출기(312), 펌프신호 생성기(313) 및 딜레이 유닛(314)을 포함할 수 있다.
먼저, EPC(311)는 피드백노드(NFB)로부터 분배전압(VFB)을 입력받고, 분배전압(VFB)과 기준전압(VREF)에 대한 비교동작을 수행할 수 있다. 이때, EPC(311)는 분배전압(VFB)과 기준전압(VREF) 사이의 전압차에 기초하여, 업-다운신호(UP, DN)를 생성할 수 있다.
보다 구체적으로, EPC(311)는 분배전압(VFB)과 기준전압(VREF)의 에지(Edge)를 두 개의 낸드(NAND)에 각각 인가시킬 수 있다. 그런 다음, EPC(311)는, 각 낸드(NAND)에 연결된 딜레이셀들을 통해 발생하는 전파지연(Propagation delay)의 차이에 따라, 업-다운신호(UP, DN)를 주기적으로 생성할 수 있다. 이후, EPC(311)는, 두개의 에지(Edge) 중 어느 하나가 나머지 하나를 따라잡을 때, 비교동작을 완료하고, 이때 생성된 업-다운신호(UP, DN)를 유지한 상태로 출력할 수 있다.
예컨대, 분배전압(VFB)이 기준전압(VREF)보다 클 때, EPC(311)는 비교동작을 완료할 때 생성된 업신호(UP) 0과, 다운신호(DN) 1에 해당하는 업-다운신호(0, 1)를 일정시간 유지한 상태로 출력할 수 있다. 또한, 분배전압(VFB)이 기준전압(VREF)보다 작을 때, EPC(311)는 비교동작을 완료할 때 생성된 업신호(UP) 1과, 다운신호(DN) 0에 해당하는 업-다운신호(1, 0)를 일정시간 유지한 상태로 출력할 수 있다.
이에 따라, EPC(311)는 비교동작을 완료할 때, 펄스폭(Pulse Width)이 일정크기 이상인 업-다운신호(UP, DN)를 출력할 수 있다. 즉, EPC(311)는 분배전압(VFB)과 기준전압(VREF)에 대한 비교동작을 수행하고, 비교동작이 완료될 때, 펄스폭(Pulse Width)이 일정크기 이상인 업-다운신호(UP, DN)를 출력할 수 있다.
실시예에 따른 EPC(311)의 비교동작에 대한 속도는 분배전압(VFB)과 기준전압(VREF) 사이의 전압차의 크기에 따라 증감될 수 있다. 여기서, EPC(311)의 비교동작에 대한 속도는 비교동작을 수행한 시점부터 비교동작이 완료된 시점까지의 구간에 대한 속도일 수 있다.
보다 구체적으로, 전압차가 일정크기 이상일 때, EPC(311)의 비교동작에 대한 속도는 증가되고, 전압차가 일정크기 미만일 때, EPC(311)의 비교동작에 대한 속도는 감소될 수 있다. 즉, PC(311)의 비교동작에 대한 속도는 분배전압(VFB)과 기준전압(VREF) 사이의 전압차의 크기에 비례할 수 있다.
다음으로, 검출기(312)는 EPC(311)로부터 펄스폭이 일정크기 이상인 업-다운신호(UP, DN)를 검출할 수 있다. 보다 구체적으로, EPC(311)가 비교동작을 완료할 때 생성되어 일정시간 유지되는 업-다운신호(UP, DN)를 검출하고, 업-다운신호(UP, DN)에 대응되는 결정신호(VDP, VDM)로 출력할 수 있다. 도 5에 도시된 바와 같이, 검출기(312)는 복수의 트랜지스터들을 포함하는 Power UP 회로일 수 있다. 실시 예에 따라, 검출기(312)는 Thyristor 기반의 회로일 수 있다.
다음으로, 펌프신호 생성기(313)는 검출기(312)로부터 결정신호(VDP, VDM)를 출력받고, 결정신호(VDP, VDM)에 응답하여 펌프제어신호(CPUP, CPDN)와 DONE신호를 생성할 수 있다. 여기서, 펌프제어신호(CPUP, CPDN)는 결정신호(VDP, VDM)에 대응되는 스위칭신호일 수 있다.
예컨대, 결정신호(VDP, VDM)가 결정신호(1, 0)일 때, 펌프신호 생성기(313)는 펌프제어신호(1, 0)를 생성할 수 있다. 또한, 결정신호(VDP, VDM)가 결정신호(0, 1)일 때, 펌프신호 생성기(313)는 펌프제어신호(0, 1)를 생성할 수 있다. 그런 다음, 펌프신호 생성기(313)는 DONE신호를 딜레이 유닛(314)과 후술될 디지털보상부(400)로 출력할 수 있다.
다음으로, 딜레이 유닛(314)은 펌프신호 생성기(313)로부터 DONE신호를 출력받을 수 있다. 이때, 딜레이 유닛(314)은 DONE신호에 응답하여, DONE신호를 일정시간 딜레이시킨 리셋신호(RST)를 생성할 수 있다. 그런 다음, 딜레이 유닛(314)은 DONE신호를 EPC(311)에 피드백시킬 수 있다. 여기서, 리셋신호(RST)는 DONE신호으로부터 일정한 위상지연을 갖는 신호일 수 있다. 이때, EPC(311)는 리셋신호(RST)에 응답하여 비교동작을 리셋(RESET)시킬 수 있다.
다음으로, 전하펌프부(320)는 펌프신호 생성기(313)로부터 펌프제어신호(CPUP, CPDN)를 출력받을 수 있다. 이때, 전하펌프부(320)는 펌프제어신호(CPUP, CPDN)에 따라, 출력전압(VOUT)으로부터 충전되는 펌프전압(VCP)을 조절할 수 있다. 예를 들면, 펌프제어신호(CPUP, CPDN)가 펌프제어신호(1, 0)일 때, 전하펌프부(320)는 펌프전압(VCP)을 증가시킬 수 있다. 또한, 펌프제어신호(CPUP, CPDN)가 펌프제어신호(0, 1)일 때, 전하펌프부(320)는 펌프전압(VCP)을 일정전압으로부터 감소시킬 수 있다.
여기서, 펌프제어신호(CPUP, CPDN)는 결정신호(VDP, VDM)에 대응되고, 결정신호(VDP, VDM)는 펄스폭(Pulse Width)이 일정크기 이상인 업-다운신호(UP,DN)에 대응될 수 있다. 이에 따라, 전하펌프부(320)는 펄스폭(Pulse Width)이 일정크기 이상인 업-다운신호(UP,DN)에 기초하여, 출력전압(VOUT)으로부터 충전되는 펌프전압(VCP)을 조절할 수 있다.
그런 다음, 전하펌프부(320)는 펌프제어신호(CPUP, CPDN)에 따라 조절되는 펌프전압(VCP)을 펄스신호 생성부(100)에 출력할 수 있다. 이때, 펄스신호 생성부(100)는 펌프전압(VCP)을 출력받고, 펌프전압(VCP)과 기설정된 램프신호(RAMP)를 비교하여, 제1 및 제2 펄스신호(VGP, VGN)를 생성할 수 있다.
실시예에 따라, 제어부(300)는 램프생성부(330)를 더 포함할 수 있다. 여기서, 램프생성부(330)는 펌프전압(VCP)과 비교되기 위한 램프신호(RAMP)를 생성할 수 있다. 보다 구체적으로, 램프생성부(310)는 EPC(410)에서 생성되는 업-다운신호(UP, DN)에 기초하여, 램프신호(RAMP)를 생성하고, 펄스신호 생성부(100)에 제공할 수 있다.
또한, 펄스신호 생성부(100)는 도 6 내지 8에 도시된 바와 같이, 펌프전압(VCP)과 램프신호(RAMP)를 비교하여 제1 및 제2 펄스신호(VGP, VGN)의 펄스폭(Pulse Width)을 조절할 수 있다.
이하, 도 6 내지 도 8을 참조하여, 펄스신호 생성부(100)가 펄스폭(Pulse Width)을 조절하는 동작에 대해 보다 구체적으로 설명한다.
도 6은 램프신호(RAMP)와 펌프전압(VCP)에 대한 펄스신호(VGP, VGN)의 일 실시 예이고, 도 7은 램프신호(RAMP)와 펌프전압(VCP)에 대한 펄스신호(VGP, VGN)의 다른 실시 예이며, 도 8은 램프신호(RAMP)와 펌프전압(VCP)에 대한 펄스신호(VGP, VGN)의 또 다른 실시 예이다.
도 1, 도 2 및 도 5 내지 7을 참조하면, 펄스신호 생성부(100)는 램프신호(RAMP)와 펌프전압(VCP)에 기초하여, 제1 및 제2 펄스신호(VGP, VGN)를 생성할 수 있다. 보다 구체적으로, 펄스신호 생성부(100)는 펌프전압(VCP)의 변화에 따라, 제1 및 제2 펄스신호(VGP, VGN)의 펄스폭(Pulse Width)을 각각 조절할 수 있다. 이때, 제2 펄스신호(VGN)는 제1 펄스신호(VGP)와 비교하여, 상승구간에서, 서로 딜레이 되지 않도록 데드타임(Dead-Time)을 가질 수 있다.
도 6에 도시된 바와 같이, 펌프전압(VCP)이 증가되면, 펄스신호 생성부(100)는 제1 펄스신호(VGP)의 펄스폭(Pulse width)을 증가시키고, 제2 펄스신호(VGN)의 펄스폭(Pulse Width)을 반대로 감소시킬 수 있다. 이에 따라, 제1 펄스신호(VGP)의 듀티 비(DUTY RATIO)는 증가되고, 제2 펄스신호(VGN)의 듀티 비(DUTY RATIO)는 감소될 수 있다.
또한, 도 7에 도시된 바와 같이, 펌프전압(VCP)이 감소되면, 펄스신호 생성부(100)는 제1 펄스신호(VGP)의 펄스폭(Pulse Width)을 감소시키고, 제2 펄스신호(VGN)의 펄스폭(Pulse Width)을 증가시킬 수 있다. 이에 따라, 제1 펄스신호(VGP)의 듀티 비(DUTY RATIO)는 감소되고, 제2 펄스신호(VGN)의 듀티 비(DUTY RATIO)는 증가될 수 있다.
즉, 펄스신호 생성부(100)는 펌프전압(VCP)에 기초하여, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(Duty Ratio)를 각각 조절할 수 있다. 그런 다음, 레귤레이션부(200)는 펄스폭(Pulse Width)이 변화된 제1 및 제2 펄스신호(VGP, VGN)에 기초하여, 출력전압(VOUT)을 목표전압(VREF)으로 레귤레이션할 수 있다.
이렇게, 제어부(300)는 펌프제어신호(CPUP, CPDN)를 전하펌프부(320)에 전송하여, 펌프전압(VCP)을 조절함으로써, 펄스신호 생성부(100)를 통해 레귤레이션부(200)로 출력되는 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(Duty Ratio)를 조절할 수 있다.
본 출원의 실시예에 따른 제어부(300)는 출력전압(VOUT)을 레귤레이션하는 종래의 DC-DC 컨버터의 수동소자들을 EPC(Edge-Pursuit Comparator, 311), 검출기(312), 펌프신호 생성기(313) 및 딜레이 유닛(314)으로 대체할 수 있다. 이에 따라, 제어부(300)는, 내부 면적의 효율을 높이는 동시에, 빠른 응답속도를 가질 수 있다.
도 9는 본 출원의 다른 실시예에 따른 DC-DC 컨버터(20)의 블록도이고, 도 9는 도 10의 DC-DC 컨버터(20)의 실시 예이며, 도 11은 도 9의 디지털보상부(400)의 실시 예이다.
도 9 내지 도 11을 참조하면, DC-DC 컨버터(20)는 펄스신호 생성부(100), 레귤레이션부(200), 제어부(300) 및 디지털보상부(400)를 포함할 수 있다. 여기서, 펄스신호 생성부(100), 레귤레이션부(200) 및 제어부(300)는 도 1 내지 도 8에서 설명된 기능과 동작이 동일하므로, 동일부호로 표기된 중복된 구성 및 동작 설명은 생략한다.
먼저, 디지털보상부(400)는 판단부(410)와 클럭생성부(420)를 포함하고, 제어부(300)와 연결되어 신호를 주고받을 수 있다. 여기서, 신호는, 결정신호(VDP, VDM), DONE 신호, 리셋신호(RST) 중 어느 하나일 수 있다.
실시예에 따른 판단부(410)는 DONE신호와 리셋신호(RST)에 기초하여, 로드전류(ILOAD)에 대한 과도응답상태(Transient Response State) 여부를 판단할 수 있다.
보다 구체적으로, 판단부(410)는 제어부(300)로부터 리셋신호(RST)와 DONE신호를 출력받을 수 있다. 이때, 판단부(410)는 과도응답상태(Transient Response State)로 판단하기 위하여, 리셋신호(RST)의 위상을 반전시킨 반전신호(RST')를 생성할 수 있다. 또한, 판단부(410)는 반전신호(RST')를 일정 주기(Unit Delay)로 지연시킨 반전지연신호(RST'Delay)를 생성할 수 있다.
도 12에 도시된 바와 같이, 반전신호(RST')와 반전지연신호(RST'Delay)가 DONE신호의 발생구간을 기준으로, 하이(HIGH)일 때, 판단부(410)는 로드전류(ILOAD)를 안정상태(Stable State)로 판단할 수 있다. 도 13에 도시된 바와 같이, 반전신호(RST')와 반전지연신호(RST'Delay)가 DONE신호의 발생구간을 기준으로, 로우(LOW)일 때, 판단부(410)는 로드전류(ILOAD)를 과도응답상태(Transient Response State)로 판단할 수 있다. 여기서, DONE신호의 발생구간은 결정신호(VDP, VDM)의 발생구간에 대응되고, 결정신호(VDP, VDM)의 발생구간은 펄스폭이 일정크기 이상인 업-다운신호(UP, DN)의 발생구간에 대응될 수 있다.
실시예에 따라, 판단부(410)는 검출기(312)로부터 출력받는 결정신호(VDP, VDM)의 발생속도에 기초하여, 레귤레이션부(200)에 로드되는 로드전류(ILOAD)에 대한 과도응답상태(Transient Response State) 여부를 판단할 수 있다. 이때, 결정신호(VDP, VDM)의 발생속도가 일정속도 미만일 때, 판단부(410)는 로드전류(ILOAD)를 안정상태(Stable State)로 판단할 수 있다. 또한, 결정신호(VDP, VDM)의 발생속도가 일정속도 이상일 때, 판단부(410)는 로드전류(ILOAD)를 과도응답상태(Transient Response State)로 판단할 수 있다.
그런 다음, 판단부(410)는 판단결과에 따른 과도응답신호(TRSTATE)를 출력할 수 있다. 보다 구체적으로, 도 12에 도시된 바와 같이, 안정상태(Stable State)로 판단될 때, 판단부(410)는 과도응답신호(TRSTATE)를 출력하지 않을 수 있다. 또한, 도 13에 도시된 바와 같이, 판단부(410)는 과도응답상태(Transient Response State)로 판단될 때, 과도응답신호(TRSTATE)를 펌프신호 생성기(313)와 클럭생성부(420)로 출력할 수 있다.
다음으로, 클럭생성부(420)는 과도응답신호(TRSTATE)에 응답하여, 과도응답상태(Transient Response State)에서 발생한 DONE신호의 개수에 기초하여, 보상클럭(CLKACCUM)을 생성할 수 있다. 보다 구체적으로, 클럭생성부(420)는 과도응답신호(TRSTATE)에 응답하여, 펌프신호 생성기(313)로부터 DONE신호를 출력받을 수 있다. 이때, 클럭생성부(420)는 DONE신호를 카운트할 수 있다. 그런 다음, 클럭생성부(420)는 과도응답상태(Transient Response State)에서 DONE신호의 개수에 기초하여, 보상클럭(CLKACCUM)을 생성할 수 있다. 이어서, 클럭생성부(420)는 보상클럭(CLKACCUM)을 펌프신호 생성기(313)로 제공할 수 있다.
이후, 펌프신호 생성기(313)는, 클럭생성부(420)로부터 제공받는 보상클럭(CLKACCUM)에 기초하여 펌프제어신호(CPUP, CPDN)를 생성하고, 전하펌프부(320)는 펌프제어신호(CPUP, CPDN)에 응답하여 펌프전압(VCP)를 펄스신호 생성부(100)로 출력할 수 있다. 그런 다음, 펄스신호 생성부(100)는 보상클럭(CLKACCUM)에 기초하여 출력된 펌프전압(VCP)에 따라, 제1 및 제2 펄스신호(VGP, VGN)를 생성할 수 있다. 이후, 펄스신호 생성부(100)는 보상클럭(CLKACCUM)에 기초하여 생성된 제1 및 제2 펄스신호(VGP, VGN)를 레귤레이션부(200)에 보상하여, 과도응답상태(Transient Response State)에서 발생하는 DCR 에러를 보정할 수 있다.
이하, 도 14에서, DC-DC 컨버터(20)의 DCR 에러를 보정하는 타이밍에 대해 보다 구체적으로 설명한다.
도 14는 DC-DC 컨버터(20)의 DCR 에러를 보정하는 타이밍 도이다.
도 9 내지 도 14를 참조하면, 먼저, 레귤레이션부(200)는 제1 구간(T1)에서, 펄스신호 생성부(100)로부터 출력받는 제1 및 제2 펄스신호(VGP, VGN)에 기초하여, 입력전압(VIN)과 접지에 대한 레귤레이션 동작을 수행할 수 있다.
이때, 제1 구간(T1)에서, 제어부(300)는 DONE신호에 따라, 펌프전압(VCP)과 기설정된 램프신호(RAMP)를 펄스신호 생성부(100)로 출력할 수 있다.
이어서, 펄스신호 생성부(100)는 펌프전압(VCP)과 기설정된 램프신호(RAMP)에 기초하여 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절하고, 레귤레이션부(200)에 제1 및 제2 펄스신호(VGP, VGN)를 출력할 수 있다.
이에 따라, 레귤레이션부(200)는 제1 구간(T1)에서, 레귤레이션 동작을 통해 코일부(231)로 유도되는 인덕터전류(IL)에 따라, 출력전압(VOUT)을 안정적으로 출력할 수 있다. 여기서, 인덕터전류(IL)와 출력전압(VOUT)은 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)의 변화에 따라, 안정적으로 출렁이는 형상으로 출력될 수 있다. 또한, 인덕터전류(IL)는 로드전류(ILOAD)에 대응될 수 있다. 예컨대, 인덕터전류(IL)는 로드전류(ILOAD)와 동치관계일 수 있다.
한편, 제2 구간(T2)에서, 로드전류(ILOAD)가 과도응답상태(Transient Response State)일 때, DC-DC 컨버터(20)는 코일부(231)의 DCR로 인하여, DROPOUT전압이 발생될 수 있다. 이에 따라, DC-DC 컨버터(20)의 출력전압(VOUT)은 DROPOUT전압에 의해 감소될 수 있다.
즉, 제2 구간(T2)에서, 로드전류(ILOAD)가 과도응답상태(Transient Response State)로 판단될 때, 판단부(410)는 과도응답신호(TRSTATE)를 생성하여 클럭생성부(420)에 출력할 수 있다.
이때, 제2 구간(T2)에서, 클럭생성부(420)는 과도응답신호(TRSTATE)에 응답하여, 과도응답상태(Transient Response State)에서 발생한 DONE신호의 개수를 카운트할 수 있다.
그런 다음, 제3 구간(T3)에서, DONE신호의 개수에 기초하여, 보상클럭(CLKACCUM)을 생성하고, 펌프신호 생성기(313)에 제공할 수 있다.
이때, 제3 구간(T3)에서, 펌프신호 생성기(313)는 과도응답신호(TRSTATE)에 응답하여, 펄스신호 생성부(100)에 출력되는 펌프전압(VCP)을 보상클럭(CLKACCUM)에 따라 조절할 수 있다.
보다 구체적으로, 펌프신호 생성기(313)는 과도응답신호(TRSTATE)에 응답하여, 펄스신호 생성부(100)에 출력되는 펌프전압(VCP)을 보상클럭(CLKACCUM)에 따라 감소시킬 수 있다. 즉, 펌프전압(VCP)은 제3 구간(T3)에서, 감소되는 기울기를 가질 수 있다.
이에, 제3 구간(T3)에서, 펄스신호 생성부(100)는 펌프신호 생성기(313)를 통해 감소된 펌프전압(VCP)과 램프신호(RAMP)에 따라, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다. 보다 구체적으로, 펄스신호 생성부(100)는 펌프신호 생성기(313)를 통해 감소된 펌프전압(VCP)에 따라, 제1 펄스신호(VGP)의 펄스폭(Pulse Width)을 감소시키고, 제2 펄스신호(VGN)의 펄스폭(Pulse Width)을 증가시킬 수 있다.
즉, 제3 구간(T3)에서, 레귤레이션부(200)는 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)에 따라, 레귤레이션 동작을 수행하여 인덕터전류(IL)를 감소시킬 수 있다. 이에 따라, 제3 구간(T3)에서, 출력전압(VOUT)은 DROPOUT전압에 의해 감소된 전압레벨에서 반등될 수 있다.
그런 다음, 제4 구간(T3)에서, 제어부(300)가 감소된 펌프전압(VCP)의 출력을 유지할 때, 레귤레이션부(200)는 펄스신호 생성부(100)로부터 출력받는 제1 및 제2 펄스신호(VGP, VGN)에 기초하여, 안정화된 인덕터전류(IL)를 유도하고, 이에 따른 출력전압(VOUT)을 안정화시킬 수 있다.
본 출원의 일 실시예에 따르는 DC-DC 컨버터(20)의 제어부(300)는 업-다운신호(UP, DN)의 펄스폭(Pulse Width)이 일정크기 이상일 때, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다. 이때, 로드전류(ILOAD)가 과도응답상태(Transient Response State)일 때, 제어부(300)는 클럭생성부(420)를 통해 생성된 보상클럭(CLKACCUM)에 따라, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 재조절할 수 있다. 이후, 제어부(300)는 업-다운신호(UP, DN)의 펄스폭(Pulse Width)이 일정크기 이상일 때, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 다시 조절할 수 있다.
이에 따라, DC-DC 컨버터(20)는 입력전압(VIN)에 대한 출력전압(VOUT)을 빠른 응답속도로 출력하는 동시에, 출력전압(VOUT)을 과도응답상태(Transient Response State)에서 발생하는 DDROPOUT전압으로부터 빠르게 회복시킬 수 있다.
도 15는 도 1의 DC-DC 컨버터(10)의 동작 순서도이다.
도 1과 도 15를 참조하면, S110 단계에서, 펄스신호 생성부(100)는 펄스신호(VGP, VGN)를 생성할 수 있다.
다음으로, S120 단계에서, 레귤레이션부(200)는 펄스신호(VGP, VGN)에 기초하여, 입력전압(VIN)과 접지에 대한 레귤레이션 동작을 수행할 수 있다.
다음으로, S130 단계에서, 제어부(300)는 레귤레이션부(200)의 출력전압(VOUT) 및 목표전압(VREF) 사이의 전압차에 기초하여, 업-다운신호(UP, DN)를 생성할 수 있다.
이후, S140 단계에서, 제어부(300)는 업-다운신호(UP, DN)의 펄스폭이 일정크기 이상일 때, 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다.
도 16은 도 9의 DC-DC 컨버터(20)의 동작 순서도이다.
도 9과 도 16을 참조하면, S210 단계에서, 로드전류(ILOAD)가 과도응답상태(Transient Response State)로 판단될 때, 판단부(410)는 과도응답신호(TRSTATE)를 생성하여 클럭생성부(420)에 출력할 수 있다.
다음으로, S220 단계에서, 클럭생성부(420)는 과도응답신호(TRSTATE)에 응답하여, 과도응답상태(Transient Response State)에서 발생한 DONE신호의 개수를 카운트할 수 있다.
다음으로, S230 단계에서, 클럭생성부(420)는 DONE신호의 개수에 기초하여, 보상클럭(CLKACCUM)을 생성하고, 펌프신호 생성기(313)에 제공할 수 있다.
다음으로, S240 단계에서, 펌프신호 생성기(313)는 과도응답신호(TRSTATE)에 응답하여, 펄스신호 생성부(100)에 출력되는 펌프전압(VCP)을 보상클럭(CLKACCUM)에 따라 감소시킬 수 있다.
다음으로, S250 단계에서, 펄스신호 생성부(100)는 펌프신호 생성기(313)를 통해 감소된 펌프전압(VCP)과 램프신호(RAMP)에 따라, 제1 펄스신호(VGP)의 펄스폭(Pulse Width)을 감소시키고, 제2 펄스신호(VGN)의 펄스폭(Pulse Width)을 증가시킬 수 있다.
다음으로, S260 단계에서, 레귤레이션부(200)는 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)에 따라, 레귤레이션 동작을 수행하여 인덕터전류(IL)를 감소시킬 수 있다.
이후, 270 단계에서, 제어부(300)는 레귤레이션부(200)의 출력전압(VOUT) 및 목표전압(VREF) 사이의 전압차에 기초하여, 업-다운신호(UP, DN)를 생성하고, 280 단계에서, 업-다운신호(UP, DN)의 펄스폭이 일정크기 이상일 때, 제1 및 제2 펄스신호(VGP, VGN)의 듀티 비(DUTY RATIO)를 조절할 수 있다.
본 출원은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 출원의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 20: DC-DC 컨버터
100: 펄스신호 생성부
200: 레귤레이션부
300: 제어부
310: 펄스폭제어부
311: EPC
312: 검출기
313: 펌프신호 생성기
314: 딜레이 유닛
320: 전하펌프부
400: 디지털보상부
410: 판단부
420: 클럭생성부

Claims (21)

  1. 펄스신호를 생성하는 펄스신호 생성부;
    상기 펄스신호 생성부로부터 출력받는 상기 펄스신호에 기초하여, 입력전압과 접지에 대한 레귤레이션 동작을 수행하는 레귤레이션부; 및
    상기 레귤레이션부의 출력전압 및 목표전압 사이의 전압차에 기초하여 업-다운신호를 주기적으로 생성하고, 상기 업-다운신호의 펄스폭이 일정크기 이상일 때, 상기 펄스신호의 듀티 비를 조절하는 제어부를 포함하고,
    상기 레귤레이션부에 로드되는 로드전류가 과도응답상태로 판단될 때, 과도응답신호를 생성하는 판단부; 및
    상기 판단부로부터 출력받는 상기 과도응답신호에 응답하여 상기 과도응답상태에서 발생한 DONE신호의 개수를 카운트하고, 상기 DONE신호의 개수에 기초하여, 보상클럭을 생성하여 펌프신호 생성기에 제공하는 클럭생성부를 더 포함하는 DC-DC 컨버터.
  2. 제1항에 있어서,
    상기 제어부는, 상기 펄스폭이 일정크기 이상인 상기 업-다운신호의 업신호가 1이고, 다운신호가 0인 경우,
    상기 펄스신호 중 상기 입력전압과 관련된 제1 펄스신호의 펄스폭을 증가시키고, 접지와 관련된 제2 펄스신호의 펄스폭을 감소시키는 DC-DC 컨버터.
  3. 제2항에 있어서,
    상기 제어부는, 상기 펄스폭이 일정크기 이상인 상기 업-다운신호의 업신호가 0이고, 다운신호가 1인 경우,
    상기 제1 펄스신호의 펄스폭을 감소시키고, 상기 제2 펄스신호의 펄스폭을 증가시키는 DC-DC 컨버터.
  4. 제1항에 있어서,
    상기 레귤레이션부는, 상기 출력전압을 분할하여 상기 제어부에 분배전압을 인가하는 분배저항부를 포함하는 DC-DC 컨버터.
  5. 제4항에 있어서,
    상기 제어부는, 상기 분배전압과 기준전압에 대한 비교동작을 수행하는 EPC(Edge-pursuit comparator);
    상기 업-다운신호 중 펄스폭이 일정크기 이상인 업-다운신호를 검출하여, 결정신호로 출력하는 검출기;
    상기 결정신호에 기초하여, 펌프제어신호와 상기 DONE신호를 생성하는 펌프신호 생성기; 및
    상기 DONE신호를 딜레이시켜 생성되는 리셋신호를 상기 EPC로 출력하는 딜레이유닛을 포함하는 DC-DC 컨버터.
  6. 제5항에 있어서,
    상기 EPC의 비교동작에 대한 속도는, 상기 분배전압과 기준전압 사이의 전압차의 크기에 따라 증감되는 DC-DC 컨버터.
  7. 제5항에 있어서,
    상기 검출기는, 복수의 트랜지스터들을 포함하는 Power UP 회로와 Thyristor 기반의 회로 중 어느 하나를 포함하는 DC-DC 컨버터.
  8. 제5항에 있어서,
    상기 제어부는, 상기 펌프제어신호에 응답하여 상기 출력전압을 기초로, 펌프전압을 생성하는 전하펌프부를 포함하는 DC-DC 컨버터.
  9. 제8항에 있어서,
    상기 전하펌프부는, 상기 펄스폭이 일정크기 이상인 상기 업-다운신호에 기초하여, 상기 펌프전압을 조절하여 상기 펄스신호 생성부에 출력하는 DC-DC 컨버터.
  10. 제8항에 있어서,
    상기 제어부는, 상기 펌프전압과 비교되기 위한 램프신호를 생성하여 상기 펄스신호 생성부에 제공하는 램프생성부를 더 포함하는 DC-DC 컨버터.
  11. 제10항에 있어서,
    상기 펄스신호 생성부는, 상기 펌프전압과 상기 램프신호를 비교하고, 상기 펌프전압의 크기에 따라, 상기 펄스신호의 펄스폭을 조절하는 DC-DC 컨버터.
  12. 제5항에 있어서,
    상기 판단부는, 상기 DONE신호와 상기 리셋신호에 기초하여, 상기 로드전류에 대한 과도응답상태 여부를 판단하는 DC-DC 컨버터.
  13. 제12항에 있어서,
    상기 판단부는, 상기 리셋신호를 반전시킨 반전리셋신호와 상기 반전리셋신호를 단위지연시킨 딜레이신호가 상기 DONE 신호의 발생구간에서 하이(High)일 때, 상기 과도응답상태로 판단하는 DC-DC 컨버터.
  14. 제13항에 있어서,
    상기 판단부는, 상기 반전리셋신호와 상기 딜레이신호 중 상기 딜레이신호가 상기 DONE 신호의 발생구간에서 로우(low)일 때, 안정상태로 판단하는 DC-DC 컨버터.
  15. 제12항에 있어서,
    상기 판단부는, 상기 결정신호의 발생속도에 기초하여, 상기 로드전류에 대한 과도응답상태 여부를 판단하는 DC-DC 컨버터.
  16. 제15항에 있어서,
    상기 판단부는,
    상기 결정신호의 발생속도가 일정속도 이상일 때, 상기 과도응답상태로 판단하고,
    상기 결정신호의 발생속도가 일정속도 미만일 때, 안정상태로 판단하는 DC-DC 컨버터.
  17. DC-DC 컨버터의 동작방법으로서,
    펄스신호 생성부가 펄스신호를 생성하는 단계;
    레귤레이션부가 상기 펄스신호에 기초하여, 입력전압과 접지에 대한 레귤레이션 동작을 수행하는 단계;
    제어부가 상기 레귤레이션 동작을 통해 출력된 출력전압 및 목표전압 사이의 전압차에 기초하여, 업-다운신호를 생성하는 단계; 및
    상기 제어부가 상기 업-다운신호의 펄스폭이 일정크기 이상일 때, 상기 펄스신호의 듀티 비를 조절하는 단계를 포함하고,
    상기 레귤레이션 동작을 수행하는 단계는, 상기 레귤레이션부에 로드되는 로드전류가 과도응답상태로 판단될 때, 판단부가, 과도응답신호를 생성하여 클럭생성부에 출력하는 단계;
    상기 클럭생성부가 상기 과도응답신호에 응답하여 상기 과도응답상태에서 발생한 DONE신호의 개수를 카운트하는 단계; 및
    상기 DONE신호의 개수에 기초하여, 보상클럭을 생성하여 펌프신호 생성기에 제공하는 단계를 포함하는 DC-DC 컨버터의 동작방법.
  18. 삭제
  19. 제17항에 있어서,
    상기 제어부에 제공하는 단계는, 상기 펌프신호 생성기가 상기 과도응답신호에 응답하여, 펌프전압을 보상클럭에 따라 감소시키는 단계를 포함하는 DC-DC 컨버터의 동작방법.
  20. 제19항에 있어서,
    상기 감소시키는 단계는, 상기 펄스신호 생성부가 상기 펌프전압과 램프신호에 따라, 제1 펄스신호의 펄스폭을 감소시키고, 제2 펄스신호의 펄스폭을 증가시는 단계를 포함하는 DC-DC 컨버터의 동작방법.
  21. 제20항에 있어서,
    상기 제1 펄스신호의 펄스폭을 감소시키고, 상기 제2 펄스신호의 펄스폭을 증가시는 단계는, 상기 레귤레이션부가 제1 및 제2 펄스신호의 듀티 비의 변화에 따라, 레귤레이션 동작을 수행하여 인덕터전류를 감소시키는 단계를 포함하는 DC-DC 컨버터의 동작방법.

KR1020180083100A 2018-07-17 2018-07-17 Dc-dc 컨버터 및 그 동작 방법 Active KR102075416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180083100A KR102075416B1 (ko) 2018-07-17 2018-07-17 Dc-dc 컨버터 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180083100A KR102075416B1 (ko) 2018-07-17 2018-07-17 Dc-dc 컨버터 및 그 동작 방법

Publications (2)

Publication Number Publication Date
KR20200008883A KR20200008883A (ko) 2020-01-29
KR102075416B1 true KR102075416B1 (ko) 2020-02-10

Family

ID=69322440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180083100A Active KR102075416B1 (ko) 2018-07-17 2018-07-17 Dc-dc 컨버터 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102075416B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102230350B1 (ko) * 2019-04-23 2021-03-23 고려대학교 산학협력단 소용량 배터리 보호 기능을 내장한 에너지 하베스팅 시스템 및 그 동작 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101251768B1 (ko) * 2011-02-08 2013-04-05 중앙대학교 산학협력단 디지털 펄스 폭 변조기 및 제어 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
W. Jung. "Low-Power Energy Efficient Circuit Techniques for Small IoT Systems". University of Michigan. 2017.*
정병건. "DC-DC 벅 컨버터의 빠른 과도 응답을 위한 엣지 추적 비교기를 사용한 차동 장치 지원 피드백 기법". 고려대 석사학위 논문. 2017.12.*

Also Published As

Publication number Publication date
KR20200008883A (ko) 2020-01-29

Similar Documents

Publication Publication Date Title
US9685858B2 (en) DC/DC converter, control circuit and control method thereof, and electronic apparatus
US7733189B1 (en) Oscillator comprising foldover detection
US9190909B2 (en) Control device for multiphase interleaved DC-DC converter and control method thereof
US9804621B2 (en) Current-parking switching regulator downstream controller pre-driver
US7268448B2 (en) Plural output switching regulator with phase comparison and delay means
US8049480B2 (en) Comparator-system DC-DC converter
TWI677176B (zh) 用於調節功率變換器中的一個或多個閾值的系統和方法
US8994350B2 (en) Load transient detection and clock reset circuit
US8836307B2 (en) Voltage regulator and pulse width modulation signal generation method thereof
JP5860525B2 (ja) 不連続モードｄｃ−ｄｃコンバータ
US11245323B2 (en) Multi-phase power supply dynamic response control circuit and control method
US9231470B2 (en) Control circuit, time calculating unit, and operating method for control circuit
US9847720B2 (en) SIDO power converter operable in discontinuous conduction mode and control method thereof
CN101483386B (zh) 直流转直流变换器
US20200161968A1 (en) Charge pump
KR102132402B1 (ko) 이중모드 ldo 레귤레이터 및 그 동작 방법
US11522448B2 (en) Autonomous current sharing for power stages
KR102075416B1 (ko) Dc-dc 컨버터 및 그 동작 방법
US8970186B2 (en) DC-DC converter with an auxiliary circuit for performing soft-switching
US10404177B2 (en) Switching power supply circuit
CN107196528A (zh) 开关电源装置的控制方法和控制电路
US20150381034A1 (en) Charge Pump Device and Driving Capability Adjustment Method Thereof
US20160028309A1 (en) Power source circuit
WO2017107193A1 (zh) 低压差稳压器及电压调节方法
CN106849647A (zh) 同步降压型直流对直流转换器及其方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180717

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190904

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200113

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200204

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200204

End annual number: 3

Start annual number: 1

PG1601 Publication of registration