[go: up one dir, main page]

TWI818559B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI818559B
TWI818559B TW111119887A TW111119887A TWI818559B TW I818559 B TWI818559 B TW I818559B TW 111119887 A TW111119887 A TW 111119887A TW 111119887 A TW111119887 A TW 111119887A TW I818559 B TWI818559 B TW I818559B
Authority
TW
Taiwan
Prior art keywords
region
doped
well region
well
doped region
Prior art date
Application number
TW111119887A
Other languages
English (en)
Other versions
TW202326868A (zh
Inventor
樊航
韓峰
陳正龍
魯建華
Original Assignee
台灣積體電路製造股份有限公司
大陸商台積電（中國）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, 大陸商台積電（中國）有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202326868A publication Critical patent/TW202326868A/zh
Application granted granted Critical
Publication of TWI818559B publication Critical patent/TWI818559B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/378—Contact regions to the substrate regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種半導體元件包括基板、基板中的第一阱區域、基板之上的閘極結構、在基板中並在閘極結構下方的第二阱區域與第三阱區域，以及位於閘極結構的相對側的源極區域與汲極區域。汲極區域在第二阱區域中，並且源極區域在第三阱區域中。汲極區域具有第一摻雜區域與第二摻雜區域，並且第一摻雜區域與第二摻雜區域具有不同的導電類型。

Description

半導體元件及其製造方法
本揭露之一些實施方式是有關於一種半導體元件以及用於製造半導體元件之方法。
由於各種電子元件(例如，電晶體、二極體、電阻器、電容器等)的積體密度的提高，半導體工業經歷快速增長。在大多數情況下，積體密度的這種提高來自縮小半導體製程節點(例如，將製程節點縮小到20奈米以下節點)。隨著半導體元件的縮小，需要新的技術來維持電子元件從一代到下一代的性能。例如，電晶體的低導通電阻與高擊穿電壓是各種高功率應用所需要的。
隨著半導體技術的發展，金屬氧化物半導體場效應電晶體(MOSFET)已廣泛用於目前的積體電路。MOSFET是電壓控制元件。當對MOSFET的閘極施加控制電壓並且控制電壓大於MOSFET的閾值時，在 MOSFET的汲極和源極之間建立導電通道。因此，電流在MOSFET的汲極和源極之間流動。另一方面，當控制電壓小於MOSFET的閾值時，MOSFET相應地關斷。
根據極性不同，MOSFET可以包含至少兩類。一類是n通道MOSFET；另一類是p通道MOSFET。另一方面，根據結構不同，MOSFET進一步可以分為三個子類，平面MOSFET、側向擴散MOS(LDMOS)FET與垂直擴散MOSFET。
根據一些實施方式，一種半導體元件包括基板、基板中的第一阱區域、基板之上的閘極結構、在基板中並在閘極結構下方的第二阱區域與第三阱區域，以及位於閘極結構的相對側的源極區域與汲極區域。汲極區域在第二阱區域中，並且源極區域在第三阱區域中。汲極區域具有第一摻雜區域與第二摻雜區域，並且第一摻雜區域與第二摻雜區域具有不同的導電類型。
根據一些實施方式，一種半導體元件包括基板、基板中的第一阱區域、基板之上的閘極結構、在基板中並在閘極結構下方的第二阱區域與第三阱區域，以及位於閘極結構的相對側的源極區域與汲極區域。汲極區域在第二阱區域中，並且源極區域在第三阱區域中。汲極區域具有第一摻雜區域與第二摻雜區域。第一摻雜區域在閘極結構與第二摻雜區域之間。汲極區域的第二摻雜區域的深度大於 汲極區域的第一摻雜區域的深度。
根據一些實施方式，一種用於製造半導體元件的方法包括在基板中形成第一阱區域與第二阱區域。在第二阱區域中形成第三阱區域。在第二阱區域與第三阱區域之上形成閘極結構，使得第二阱區域與第三阱區域的界面從閘極結構向下延伸。用第一摻雜劑執行第一佈植製程以在第三阱區域中形成源極區域並在第二阱區域中形成第一摻雜區域。用具有與第一摻雜劑相反的導電類型的不同的第二摻雜劑執行第二佈植製程以形成第二摻雜區域，使得包含第一摻雜區域與第二摻雜區域的汲極區域被定義，並且汲極區域的第一摻雜區域在源極區域與汲極區域的第二摻雜區域之間。
100:半導體元件
100a:半導體元件
100b:半導體元件
100c:半導體元件
100d:半導體元件
100e:半導體元件
100f:半導體元件
100g:半導體元件
100h:半導體元件
100i:半導體元件
100R:區域
110:半導體基板
111:頂面
112:第四阱區域
114:隔離結構
116:摻雜區域
120:第一阱區域
130:第二阱區域
131:頂面
140:閘極結構
141:側壁
142:閘極介電層
142’:閘極介電層
144:閘極電極
144’:導電層
150:遮罩層
160:第三阱區域
162:部分
170:第一間隔件
172:垂直部分
174:側向部分
180:第二間隔件
190:汲極區域
190c:汲極區域
190d:汲極區域
190e:汲極區域
190f:汲極區域
191:頂面
192:第一摻雜區域
192a:摻雜區域
192b:摻雜區域
192c:第一摻雜區域
192d:第一摻雜區域
192e:第一摻雜區域
192f:第一摻雜區域
193:底面
194:第二摻雜區域
194a:摻雜區域
194b:摻雜區域
194c:第二摻雜區域
194d:第二摻雜區域
194e:第二摻雜區域
194f:第二摻雜區域
200:體區域
200c:體區域
200d:體區域
202d:上部
204d:下部
210:源極區域
210d:源極區域
212d:上部
214d:下部
220:抗蝕劑保護層
230:金屬合金層
240:層間介電層
252:接觸件
254:接觸件
256:接觸件
262:金屬線
264:金屬線
300:重摻雜區域
330:隔離結構
352:接觸件
354:接觸件
356:接觸件
358:接觸件
362:金屬線
364:金屬線
370:間隔件
380:重摻雜區域
382:上部
384:下部
390:P型阱區域
A-A:線
Aa-Aa:線
Ab-Ab:線
A1:箭頭
d1:距離
d3:距離
d5:距離
d7:距離
D1:深度
D2:深度
D3:深度
D4:深度
D5:深度
D6:深度
D7:深度
GND:地
HV:高電壓
H1:高度
H2:高度
I1:界面
M1:方法
M2:方法
M3:方法
M4:方法
PNP:PNP電晶體
P1:電流路徑
P2:電流路徑
RI:電阻
R1301:電阻
R1302:電阻
R160:電阻
SD:二極體
S10:步驟
S20:步驟
S30:步驟
S40:步驟
S50:步驟
S55:步驟
S60:步驟
S70:步驟
S70c:步驟
S70d:步驟
S70e:步驟
S80:步驟
S80c:步驟
S80d:步驟
S80e:步驟
S90:步驟
S100:步驟
S110:步驟
W1:寬度
W2:寬度
W3:寬度
W4:寬度
W5:寬度
W6:寬度
W7:寬度
W8:寬度
本揭露之一些實施方式的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中之標準慣例，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為了論述清楚經任意地增大或減小。
第1A圖與第1B圖繪示根據一些實施方式之形成半導體元件的方法的方框圖。
第2圖至第11圖繪示根據一些實施方式之在不同階段製造半導體元件的方法。
第12圖是根據一些實施方式之半導體元件的剖面圖。
第13圖是第12圖的半導體元件的佈局的上視圖。
第14圖是第12圖的半導體元件的等效電路模型。
第15圖是根據一些實施方式之半導體元件的佈局的上視圖。
第16圖是根據一些實施方式之半導體元件的佈局的上視圖。
第17A圖與第17B圖繪示根據一些實施方式之形成半導體元件的方法的方框圖。
第18圖至第22圖繪示根據一些實施方式之在不同階段製造半導體元件的方法。
第23A圖與第23B圖繪示根據一些實施方式之形成半導體元件的方法的方框圖。
第24圖至第30圖繪示根據一些實施方式之在不同階段製造半導體元件的方法。
第31A圖與第31B圖繪示根據一些實施方式之形成半導體元件的方法的方框圖。
第32圖至第36圖繪示根據一些實施方式之在不同階段製造半導體元件的方法。
第37圖是根據一些實施方式之半導體元件的剖面圖。
第38圖是根據一些實施方式之半導體元件的剖面圖。
第39圖是根據一些實施方式之半導體元件的剖面圖。
第40圖是根據一些實施方式之半導體元件的剖面圖。
以下揭露提供用於實施本揭露之一些實施方式或實例之不同特徵。下文描述部件及配置之特定實例以簡化本揭露之一些實施方式。當然，此等部件及配置僅為實例且並非意欲為限制性的。例如，在以下描述中第一特徵於第二特徵上方或上的形成可包括第一及第二特徵直接接觸所形成之實施方式，且亦可包括附加特徵可形成在第一特徵與第二特徵之間使得第一特徵及第二特徵可不直接接觸的實施方式。此外，本揭露之一些實施方式在各種實例中可重複參考符號及/或字母。此重複係出於簡單及清楚之目的，且本身並不指明所論述之各種實施方式及/或組態之間的關係。
此外，本揭露之一些實施方式中可以使用空間相關術語(例如，「之下」、「下方」、「下」、「上方」、「上」等)，以易於描述圖中所示的一個特徵或特徵相對於另外(一個或多個)特徵或(一個或多個)特徵的關係。這些空間相關術語意在涵蓋元件在使用或工作中除了圖中所示朝向之外的不同朝向。元件可能以其他方式定向(旋轉90度或處於其他方向)，並且本揭露之一些實施方式中所用的空間相關描述符同樣可被相應地解釋。
如本揭露之一些實施方式所使用的，「約」、「大約」、「近似」或「實質上」應通常表示在給定值或範圍的20%以內、或10%以內、或5%以內。本揭露之一些實施方式給出的數值是近似的，意味著如果沒有明確說明， 可以推斷出術語「約」、「大約」、「近似」或「實質上」。
側向擴散(lateral diffusion；LD)MOS電晶體具有優點。例如，LDMOS電晶體能夠在單位面積上傳遞更多電流，因為其非對稱結構在LDMOS電晶體的汲極與源極之間提供了短通道。本揭露將針對具有汲極區域的側向擴散(LD)金屬氧化物半導體場效應電晶體(MOSFET)的具體上下文中的實施方式進行描述，其中該汲極區域包含第一摻雜區域以及與第一摻雜區域相鄰的第二摻雜區域，以提高放電能力。此外，可以實現更低的電壓降與更低的表面電場。然而，本揭露之一些實施方式也可以應用於各種金屬氧化物半導體電晶體。在以下內容中，將參考圖式詳細解釋各種實施方式。
現在參閱第1A圖與第1B圖，繪示根據一些實施方式之用於製造半導體元件的示例性方法M1。方法M1包含整個製造製程的相關部分。應理解到，可以在第1A圖與第1B圖所示的操作之前、期間與之後提供附加操作，並且對於該方法的附加實施方式，可以替換或消除下面描述的一些操作。操作/製程的順序可以互換。方法M1包含製造半導體元件100。
應注意到，第1A圖與第1B圖已被簡化，以更好理解所揭露的實施方式。此外，半導體元件100可配置為具有各種PMOS與NMOS電晶體的片上系統(system-on-chip；SoC)元件，這些PMOS與NMOS電晶體被製造為在不同電壓電平下操作。PMOS與NMOS 電晶體可以提供包含邏輯/記憶體件與輸入/輸出元件的低電壓功能，以及包含電源管理元件的高電壓功能。應理解到，第2圖至第12圖中的半導體元件100還可以包含電阻器、電容器、電感器、二極體以及可以在積體電路中實現的其他合適的微電子元件。
第2圖至第11圖繪示根據一些實施方式之在不同階段製造半導體元件100的方法。方法M1開始於步驟S10，其中在半導體基板中形成第一阱區域與第二阱區域。參閱第2圖，在步驟S10的一些實施方式中，在半導體基板110中形成第一阱區域120與第二阱區域130。半導體基板110可以包含諸如矽晶圓之類的半導體晶圓。替代地，半導體基板110可以包含其他元素半導體，例如鍺。半導體基板110還可以包含化合物半導體，例如碳化矽、砷化鎵、砷化銦、磷化銦或其他合適的材料。此外，半導體基板110可包含合金半導體，例如矽鍺、碳化矽鍺、磷化砷鎵、磷化鎵銦、或其他合適的材料。在一些實施方式中，半導體基板110包含覆蓋體半導體的磊晶層(epi層)。此外，半導體基板110可以包含絕緣體上半導體(SOI)結構。例如，半導體基板110可以包含通過諸如佈植氧分離(SIMOX)之類的製程形成的掩埋氧化物(BOX)層。在各種實施方式中，半導體基板110可以包含諸如N型掩埋層(NBL)、P型掩埋層(PBL)之類的掩埋層及/或包含掩埋氧化物(BOX)層的掩埋介電層。在一些實施方式中，圖示為N型MOS，半導體基板110包含P型矽基板 (p基板)。例如，P型雜質(例如，硼)被摻雜到半導體基板110中以形成p基板。為形成互補MOS，可以在p基板(例如，半導體基板110)的P型MOS的主動區域下方深深地佈植N型掩埋層，即深n阱(deep n-well；DNW)，如下所述。
在第2圖中，第一阱區域120形成在半導體基板110中。第一阱區域120可以通過用具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑(例如硼(B)、BF2、BF3、其組合等)摻雜半導體基板110來形成。例如，對半導體基板110執行佈植製程以形成第一阱區域120，隨後進行退火製程以啟動第一阱區域120的佈植的第一摻雜劑。在一些實施方式中，第一阱區域120視為深P型阱(deep p-well；DPW)。在一些實施方式中，第一阱區域120的摻雜劑濃度在約1016原子/cm3與約1019原子/cm3的範圍內。
然後，在半導體基板110中形成第二阱區域130。具體地，在第一阱區域120中形成第二阱區域130。在一些實施方式中，第二阱區域130通過離子佈植、擴散技術、或其他合適的技術形成。第二阱區域130可以通過用具有第二導電類型(例如，在此情況下為N型)的第二摻雜劑(例如磷(P)、砷(As)、銻(Sb)、其組合等)摻雜第一阱區域120來形成。例如，對第一阱區域120執行佈植製程以形成第二阱區域130，隨後進行退火製程以啟動第二阱區域130的佈植的第二摻雜劑。在一些實施方式中， 第二阱區域130視為N型摻雜區域(N-type doped region；NDD)(或N型漂移區域)。在一些實施方式中，第二阱區域130的第二摻雜劑具有與第一阱區域120的第一摻雜劑不同的導電類型。第二阱區域130的摻雜劑濃度可以大於第一阱區域120的摻雜劑濃度。
回到第1A圖，方法M1然後進行到步驟S20，其中在半導體基板之上形成閘極介電層與導電層。參閱第3圖，在步驟S20的一些實施方式中，在半導體基板110之上形成閘極介電層142’與導電層144’。閘極介電層142’可以包含氧化矽層。替代地，閘極介電層142’可以包含高介電常數(高k)介電材料。高k材料可以選自金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氧氮化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、氧化鉿、其他合適的材料或其組合。替代地，閘極介電層142’可以包含氧化物及/或氮化物材料。例如，閘極介電層142’包含氧化矽、氮化矽、氮氧化矽、SiCN、SiCxOyNz、其他合適的材料或其組合。在一些實施方式中，閘極介電層142’可以具有多層結構，例如一層氧化矽與另一層高k材料。閘極介電層142’可以使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、熱氧化、其他合適的製程或其組合形成。
然後，在閘極介電層142’之上形成導電層144’。導電層144’可以包含多結晶矽(可互換地視為多晶矽)。 替代地，導電層144’可包含金屬，例如Al、Cu、W、Ti、Ta、TiN、TaN、NiSi、CoSi、其他合適的導電材料或其組合。導電層144’可以通過CVD、PVD、電鍍與其他合適的製程形成。導電層144’可以具有多層結構並且可以使用不同製程的組合以多步驟製程形成。
回到第1A圖，方法M1然後進行到步驟S30，其中在導電層之上形成遮罩層並且對導電層進行圖案化，以形成閘極電極。參閱第4圖，在步驟S30的一些實施方式中，在第3圖中的導電層144’之上形成遮罩層150。遮罩層150可以通過一系列操作形成，包含沉積、微影圖案化與蝕刻製程。微影圖案化製程可以包含光阻塗布(例如旋塗)、軟烘烤、遮罩對準、曝光、曝光後烘烤、光阻顯影、沖洗、乾燥(例如硬烘烤)及/或其他合適的製程。蝕刻製程可以包含乾式蝕刻、濕式蝕刻及/或其他蝕刻方法(例如，反應離子蝕刻)。然後，使用遮罩層150作為蝕刻遮罩，執行一次或多次刻蝕製程來圖案化第3圖中的導電層144’，以在閘極介電層142’上形成閘極電極144，並且閘極介電層142’被暴露。
回到第1A圖，方法M1然後進行到步驟S40，其中摻雜第二阱區域的一部分，以在其中形成第三阱區域。參閱第4圖，在步驟S40的一些實施方式中，第三阱區域160形成在第二阱區域130中並且在半導體基板110的頂面111附近。在一些實施方式中，第三阱區域160摻雜有具有第一導電類型(例如，在此情況下為P型)的第一摻 雜劑，例如硼(B)、BF2、BF3、其組合等。第三阱區域160的第一摻雜劑可以具有與第一阱區域120的第一摻雜劑相同的導電類型。
在一些實施方式中，第三阱區域160通過離子佈植、擴散技術或其他合適的技術形成。例如，可以使用遮罩層150與閘極電極144作為佈植遮罩來執行利用P型摻雜劑的離子佈植，以通過閘極介電層142’在第二阱區域130中形成第三阱區域160。在第4圖中，由於用於形成第三阱區域160的離子佈植的佈植傾斜角，第三阱區域160具有與閘極電極144重疊的部分162。例如，使用遮罩層150與閘極電極144作為佈植遮罩，執行佈植製程以傾斜角(如箭頭A1所示)佈植P型摻雜劑，從而形成第三阱區域160，並且由於前述的傾斜角，第三阱區域160延伸至閘極電極144正下方。在一些實施方式中，第三阱區域160的深度與第二阱區域130的深度實質相同。在一些實施方式中，第三阱區域160被視為p體區域(p-body region)。
回到第1A圖，方法M1然後進行到步驟S50，其中圖案化遮罩層與閘極電極，以暴露第二阱區域與第三阱區域的部分。參閱第5圖，在步驟S50的一些實施方式中，通過執行蝕刻製程，遮罩層150與閘極電極144被圖案化，以暴露閘極介電層142’在第二阱區域130之上的部分。在一些實施方式中，閘極介電層142’的暴露部分(即未被閘極電極144與遮罩層150覆蓋的部分)由於蝕 刻製程而變薄。換言之，閘極介電層142’在閘極電極144正下方的部分的厚度大於閘極介電層142’的暴露部分的厚度。此後，在對閘極結構140進行圖案化之後，移除遮罩層150。例如，若遮罩層150是光阻，則通過灰化來剝離遮罩層150。
回到第1A圖，方法M1然後進行到步驟S60，其中在閘極電極的側壁上形成第一間隔件與第二間隔件。參閱第6圖，在步驟S60的一些實施方式中，在閘極電極144的側壁上形成第一間隔件170，然後在第一間隔件170上形成第二間隔件180。在一些實施方式中，第一間隔件層毯式(blanket)沉積於閘極介電層142’與閘極電極144之上。然後在第一間隔件層之上形成第二間隔件層。可以執行蝕刻製程(例如各向異性蝕刻製程)以蝕刻閘極介電層142’、第一間隔件層及第二間隔件層，以分別形成閘極介電層142、第一間隔件170及第二間隔件180。閘極介電層142與閘極電極144的組合可作為閘極結構140。在一些實施方式中，閘極結構140形成在第二阱區域130與第三阱區域160的界面I1正上方，使得第二阱區域130與第三阱區域160的界面I1從閘極結構140向下延伸。在一些實施方式中，第一間隔件170的底面低於在閘極電極144正下方的閘極介電層142的頂面。第一間隔件170與第二間隔件180的組合可作為間隔件結構。在一些實施方式中，間隔件結構更包含在第一間隔件170之前形成的第三間隔件結構，使得整個間隔件結構作 為氧化物-氮化物-氧化物(ONO)間隔件結構。第三間隔件結構可以包含與閘極介電層142相同的材料。如此一來，閘極介電層142與第三間隔件可以由貫穿連續的單片材料定義。第一間隔件170具有從閘極介電層142的頂面測量的高度H2，並且閘極電極144具有從閘極介電層142的頂面測量的高度H1。在一些實施方式中，由於以比蝕刻閘極電極144更快的蝕刻速率來選擇性地蝕刻第一間隔件170的材料的各向異性蝕刻製程的性質，第一間隔件170的高度H2可以低於閘極電極144的高度H1。第一間隔件170的高度H2取決於各向異性蝕刻製程的製程條件(例如，蝕刻持續時間等)。此外，第一間隔件170各自具有沿著閘極電極144的垂直側壁垂直地延伸的垂直部分172、以及從垂直部分172的最外側壁側向延伸的側向部分174。每個第一間隔件170的側向部分174的邊緣與閘極介電層142的邊緣對齊。
在一些實施方式中，每個第一間隔件170的頂面高於第二間隔件180的頂面。在一些實施方式中，第一間隔件170與第二間隔件180具有不同的輪廓。第二間隔件180具有覆蓋第一間隔件170的側壁的彎曲外側壁。
在一些實施方式中，第一間隔件170包含氧化矽、氮化矽、氮氧化矽、SiCN、SiCxOyNz、其他合適的材料或其組合。例如，第一間隔件170是諸如氮化矽之類的介電材料。在一些實施方式中，第一間隔件170包含不同於閘極介電層142的材料。在一些實施方式中，第一間隔件 170具有多層結構。第一間隔件170可以使用諸如電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、亞大氣壓化學氣相沉積(SACVD)等之類的沉積方法來形成。在一些實施方式中，第二間隔件180包含氧化矽、氮化矽、氮氧化矽、SiCN、SiCxOyNz、其他合適的材料或其組合。例如，第二間隔件180是諸如氮化矽之類的介電材料。在一些實施方式中，第二間隔件180包含不同於第一間隔件170的材料。例如，第一間隔件170由氮化矽形成，而第二間隔件180由氧化矽形成。在一些實施方式中，第二間隔件180使用諸如電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、亞大氣壓化學氣相沉積(SACVD)等之類的沉積方法形成。
回到第1B圖，方法M1然後進行到步驟S70，其中在第二阱區域中形成第一摻雜區域，並且在第三阱區域中形成體區域與源極區域。參閱第7圖，在步驟S70的一些實施方式中，執行第一佈植製程以將第二摻雜劑摻雜到第二阱區域130與第三阱區域160中，從而在第二阱區域130中形成第一摻雜區域192並且在第三阱區域160中形成源極區域210，以及執行第二佈植製程以將第一摻雜劑摻雜到第三阱區域160中，從而在第三阱區域160中形成體區域200。執行第一佈植製程以將具有第二導電類型(例如，在此情況下為N型)的第二摻雜劑摻雜到第三阱區域160與第二阱區域130中，以分別在第三阱區域160中形成源極區域210以及在第二阱區域130中形成第一摻雜區 域192。可以執行第二佈植製程以將具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑摻雜到第三阱區域160中以形成體區域200。在一些實施方式中，第一佈植製程在第二佈植製程之前執行。在一些其他的實施方式中，第一佈植製程在第二佈植製程之後執行。
源極區域210與第一摻雜區域192可以是N+區域(可互換地視為重摻雜N型區域)，源極區域210與第一摻雜區域192的N型雜質濃度大於第二阱區域130與第三阱區域160的N型雜質濃度。在一些實施方式中，源極區域210與第一摻雜區域192包含諸如P或As之類的N型摻雜劑。體區域200可以是P+或重摻雜區域，體區域200的P型雜質濃度大於第三阱區域160。在一些實施方式中，體區域200包含諸如硼或二氟化硼(BF2)之類的P型摻雜劑。
可以在佈植製程之後執行快速熱退火(RTA)製程以啟動體區域200、源極區域210與第一摻雜區域192中的佈植摻雜劑。在一些實施方式中，第一摻雜區域192的深度可以與源極區域210的深度實質相同。第一摻雜區域192的深度可以與體區域200的深度實質相同。
回到第1B圖，方法M1然後進行到步驟S80，其中在第二阱區域中形成第二摻雜區域，使得包含第一摻雜區域與第二摻雜區域的汲極區域被定義。參閱第8圖，在步驟S80的一些實施方式中，執行第三佈植製程以將第一摻雜劑摻雜到第二阱區域130中，從而在第二阱區域130 中形成第二摻雜區域194。可以執行佈植製程以將具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑摻雜到第二阱區域130中，以形成與第一摻雜區域192相鄰的第二摻雜區域194。第一摻雜區域192與第二摻雜區域194的組合定義為汲極區域190。第二摻雜區域194可以是P+或重摻雜區域，第二摻雜區域194的P型雜質濃度大於第二阱區域130與第三阱區域160。在一些實施方式中，第二摻雜區域194包含P型摻雜劑，例如硼或二氟化硼(BF2)。可以在佈植製程之後執行快速熱退火(RTA)製程以啟動第二摻雜區域194中的佈植摻雜劑。
由於汲極區域190包含第一摻雜區域192以及與第一摻雜區域192相鄰的第二摻雜區域194，可以提高放電能力。此外，可以實現更低的電壓降與更低的表面電場。
在一些實施方式中，汲極區域190的第二摻雜區域194的深度D1大於汲極區域190的第一摻雜區域192的深度D2。在一些實施方式中，汲極區域190的第一摻雜區域192的深度D2、源極區域210的深度、以及體區域200的深度實質相同。在一些實施方式中，汲極區域190的第二摻雜區域194的深度D1大於源極區域210的深度。汲極區域190的第二摻雜區域194的深度D1在約0.01微米(um)至約4um的範圍內，並且其他的深度範圍在本揭露之一些實施方式的範圍內。
在一些實施方式中，汲極區域190的第二摻雜區域194的寬度W1在約0.01um至約5um的範圍內， 並且其他的寬度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，第二摻雜區域194的寬度W1與第一摻雜區域192的寬度W2之比在約0.1至約5的範圍內。在一些實施方式中，閘極電極144與汲極區域190的第二摻雜區域194之間的側向距離d1在0.01um至20um的範圍內。在一些實施方式中，閘極電極144與汲極區域190的第二摻雜區域194之間的側向距離d1大於源極區域210與閘極電極144之間的側向距離，因此LDMOS電晶體具有相對於閘極結構140不對稱的源極區域210與汲極區域190。此外，汲極區域190的寬度大於源極區域210的寬度。在一些實施方式中，閘極電極144與汲極區域190的第二摻雜區域194之間的側向距離d1大於汲極區域190的第一摻雜區域192與閘極電極144之間的側向距離。
在一些實施方式中，汲極區域190的第一摻雜區域192的摻雜劑濃度在約1018原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，汲極區域190的第二摻雜區域194的摻雜劑濃度在約1018原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。
回到第1B圖，方法M1然後進行到步驟S90，其中在第二阱區域之上形成抗蝕劑保護(RP)層。參閱第9圖，在第二阱區域130之上形成抗蝕劑保護層220。在一 些實施方式中，抗蝕劑保護層220使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、其他合適的製程或其組合而由諸如二氧化矽之類的介電層形成。
在一些實施方式中，抗蝕劑保護層220形成在閘極結構140的一部分、第一間隔件170與第二間隔件180之上，在汲極區域190的第一摻雜區域192的一部分之上延伸。也就是說，抗蝕劑保護層220覆蓋並接觸第二阱區域130。抗蝕劑保護層220與閘極結構140的閘極電極144以及汲極區域190的第一摻雜區域192接觸。抗蝕劑保護層220可以在下面討論的後續自對準矽化物(salicide)製程期間用作矽化物阻障層。此保護抗蝕劑保護層220下方的區域免於形成矽化物。
回到第1B圖，方法M1然後進行步驟S100，其中分別在閘極電極、體區域、源極區域以及汲極區域之上形成金屬合金層。參閱第10圖，在步驟S100的一些實施方式中，可以通過自對準矽化物(salicide)製程形成金屬合金層230。在示例性自對準矽化物製程中，在半導體基板110之上形成金屬材料(例如，鈷、鎳或其他合適的金屬)，然後升高溫度以退火並引起金屬材料與下面的矽/多晶矽之間的反應以便形成金屬合金層230，以及蝕刻掉未反應的金屬。矽化物材料與體區域200、源極區域210、汲極區域190及/或閘極電極144自對準，以降低接觸電阻。
在一些實施方式中，金屬合金層230的其中一者與抗蝕劑保護層220的邊緣以及汲極區域190接觸。在一些實施方式中，金屬合金層230的另一者覆蓋體區域200與源極區域210。在一些實施方式中，金屬合金層230的又一者與閘極電極144的頂面接觸，以降低閘極結構140的電阻。
回到第1B圖，方法M1然後進行到步驟S110，其中在金屬合金層之上分別形成接觸件與金屬線。參閱第11圖，在步驟S110的一些實施方式中，在第10圖中的結構之上形成層間介電(ILD)層240。在一些實施方式中，層間介電層240包含具有低介電常數的材料，例如小於約3.9的介電常數。例如，層間介電層240可以包含氧化矽。在一些實施方式中，介電層包含二氧化矽、氮化矽、氮氧化矽、聚醯亞胺、旋塗玻璃(SOG)、摻雜氟的矽酸鹽玻璃(FSG)、摻雜碳的氧化矽、black Diamond®(加利福尼亞州聖克拉拉的應用材料公司)、乾凝膠、氣凝膠、無定形氟化碳、聚對二甲苯、BCB(雙苯並環丁烯)、SiLK(密西根州米德蘭的陶氏化學公司)、聚醯亞胺及/或其他合適的材料。層間介電層240層可以通過包含旋塗、CVD或其他合適製程的技術形成。
然後，在層間介電層240中形成多個接觸件252與接觸件254，以接觸金屬合金層230。例如，在層間介電層240中形成多個開口，然後在開口中沉積導電材料。通過使用CMP製程移除導電材料在開口外部的多餘部分， 同時留下開口中的部分以作為接觸件252與接觸件254。接觸件252與接觸件254可以由鎢、鋁、銅或其他合適的材料製成。在一些實施方式中，接觸件252電性連接到汲極區域190，並且接觸件254電性連接到體區域200與源極區域210。
在層間介電層240中形成多條金屬線262與金屬線264，以分別電性連接接觸件252與接觸件254。例如，在層間介電層240中形成多個開口，然後在開口中沉積導電材料。通過使用CMP製程移除導電材料在開口外部的多餘部分，同時留下開口中的部分以作為金屬線262與金屬線264。在一些實施方式中，接觸件252與接觸件254以及金屬線262與金屬線264在一個沉積製程中一起形成。例如，在層間介電層240的頂部中形成第一開口並且在層間介電層240的底部中形成第二開口，其中每個第二開口連通到每個第一開口。然後，在第一開口與第二開口中沉積導電材料，以形成金屬線262與金屬線264以及接觸件252與接觸件254。金屬線262與金屬線264可以由鎢、鋁、銅或其他合適的材料製成。在一些實施方式中，金屬線262經由接觸件252電性連接到汲極區域190，並且金屬線264經由接觸件254連接到體區域200與源極區域210。
參閱第12圖與第13圖，其中第12圖是根據一些實施方式之半導體元件的剖面圖，並且第13圖是第12圖的半導體元件的佈局的上視圖。第12圖中的剖面圖是沿 第13圖中的A-A線截取的。為清楚起見，第13圖省略金屬合金層230。應注意到，第11圖的結構對應於第12圖中的區域100R。
半導體元件100包含半導體基板110、隔離結構114、第一阱區域120、第二阱區域130、第三阱區域160、閘極結構140、汲極區域190與源極區域210。半導體基板110具有第四阱區域112與摻雜區域116。第四阱區域112圍繞第一阱區域120。第四阱區域112與第一阱區域120可以具有相同的導電類型(例如，P型)但具有不同的摻雜劑濃度。例如，第四阱區域112為P型阱區域。在一些實施方式中，半導體元件100更包含連接到摻雜區域116的接觸件256。可以在半導體基板110中形成包含隔離區域的隔離結構114(例如，淺溝槽隔離(STI)或矽局部氧化(LOCOS)(或場氧化物，FOX))以定義並電性隔離各個主動區域，以防止漏電流在相鄰主動區域之間流動。在一些實施方式中，STI特徵的形成可包含在基板中乾式蝕刻溝槽並用絕緣體材料填充溝槽，例如氧化矽、氮化矽、氮氧化矽或其他合適的材料。經填充的溝槽可具有多層結構，例如填充有氮化矽或氧化矽的熱氧化物襯墊層。在一些其他的實施方式中，可以使用以下處理順序來創建STI結構：生長襯墊氧化物、形成低壓化學氣相沉積(LPCVD)氮化物層、使用光阻與遮罩圖案化STI開口、在基板中蝕刻溝槽、可選地生長熱氧化物溝槽襯墊以改善溝槽界面、用CVD氧化物填充溝槽、使用化學機械拋光 (CMP)製程平坦化CVD氧化物、以及使用氮化物剝離製程移除氮化矽。摻雜區域116形成在第四阱區域112之上並接觸第四阱區域112。摻雜區域116與第四阱區域112可以具有相同的導電類型(例如，P型)但具有不同的摻雜劑濃度。例如，摻雜區域116的摻雜劑濃度大於第四阱區域112的摻雜劑濃度。在一些實施方式中，摻雜區域116與體區域200在一個佈植製程中形成並且具有相同的導電類型(例如，P型)。
第一阱區域120在半導體基板110中。第二阱區域130在第一阱區域120之上。第三阱區域160在第一阱區域120之上並且與第二阱區域130相鄰。在一些實施方式中，第二阱區域130的深度與第三阱區域160的深度實質相同。在一些實施方式中，第一阱區域120與第三阱區域160具有相同的導電類型(例如，P型)。在一些實施方式中，第三阱區域160具有第一導電類型(例如，P型)，而第二阱區域130具有不同於第一導電類型的第二導電類型(例如，N型)。
閘極結構140設置在第二阱區域130與第三阱區域160之上。第二阱區域130與第三阱區域160的界面I1從閘極結構140向下延伸。閘極結構140包含閘極介電層142以及閘極介電層142之上的閘極電極144。在一些實施方式中，閘極結構140包含與第二阱區域130重疊的第一部分以及與第三阱區域160重疊的第二部分，其中閘極結構140的第一部分的面積大於閘極結構140的第二 部分。換句話說，閘極結構140的閘極介電層142在第二阱區域130上的垂直投影大於閘極結構140的閘極介電層142在第三阱區域160上的垂直投影。第二阱區域130與第三阱區域160在閘極結構140下方並接觸閘極結構140。
源極區域210與汲極區域190位於閘極結構140的相對側上。源極區域210在第三阱區域160中。汲極區域190在第二阱區域130中。汲極區域190包含第一摻雜區域192以及與第一摻雜區域192相鄰的第二摻雜區域194。汲極區域190的第一摻雜區域192比汲極區域190的第二摻雜區域194更靠近閘極結構140。換言之，汲極區域190的第一摻雜區域192在閘極結構140與汲極區域190的第二摻雜區域194之間。在一些實施方式中，汲極區域190的第一摻雜區域192在源極區域210與汲極區域190的第二摻雜區域194之間。在一些實施方式中，汲極區域190的第二摻雜區域194具有第一導電類型(例如，P型)，而汲極區域190的第一摻雜區域192具有不同於第一導電類型的第二導電類型(例如，N型)。在一些實施方式中，汲極區域190的第二摻雜區域194的深度大於汲極區域190的第一摻雜區域192的深度。換言之，汲極區域190的第二摻雜區域194的底面193低於汲極區域190的第一摻雜區域192的底面。在一些實施方式中，源極區域210與汲極區域190的第一摻雜區域192具有相同的導電類型(例如，N型)，而源極區域210與汲極 區域190的第二摻雜區域194具有不同的導電類型。在一些實施方式中，體區域200在第三阱區域160中並且與源極區域210相鄰。源極區域210在體區域200與汲極區域190之間。汲極區域190的第二摻雜區域194與體區域200具有相同的導電類型(例如，P型)。
半導體元件100更包含抗蝕劑保護層220，抗蝕劑保護層220位於閘極結構140與第二阱區域130之上。抗蝕劑保護層220在閘極結構140的一部分以及汲極區域190的第一摻雜區域192的一部分上方延伸。抗蝕劑保護層220與閘極電極144、第二阱區域130、以及汲極區域190的第一摻雜區域192接觸。抗蝕劑保護層220與汲極區域190的第二摻雜區域194分隔。半導體元件100更包含金屬合金層230，金屬合金層230位於體區域200、源極區域210、閘極電極144以及汲極區域190之上。半導體元件100更包含接觸件252與接觸件254以及金屬線262與金屬線264。接觸件252電性連接到汲極區域190，並且接觸件254電性連接到體區域200與源極區域210。在一些實施方式中，汲極區域190的頂面191與抗蝕劑保護層220及金屬合金層230接觸。
第14圖是根據本揭露之一些實施方式的半導體元件100的等效電路模型。在第12圖至第14圖中，當高電壓HV施加到半導體元件100時，形成兩個電流路徑P1與電流路徑P2。在電流路徑P1中，電流流經第二阱區域130(具有電阻R1301)、第二阱區域130與第一阱區域 120之間的界面(形成二極體SD)以及第三阱區域160(具有電阻R160)到地GND。在電流路徑P2中，電流流經第二阱區域130(具有電阻R1302)、PNP電晶體PNP以及第一阱區域120(具有電阻RI)至地GND。更詳細而言，由於汲極區域190的第二摻雜區域194的配置，第二摻雜區域194、第一阱區域120與第二阱區域130形成PNP電晶體PNP，其在擊穿之後具有低導通電阻(Ron)，產生高放電能力、低電壓降以及低表面電場。因此，汲極區域190的第二摻雜區域194提高半導體元件100的電性能。
第15圖是根據一些實施方式的半導體元件100a的佈局的上視圖。在一些實施方式中，第12圖是沿第15圖中的線Aa-Aa截取的剖面圖。如第15圖所示，半導體元件100a包含第二阱區域130、第三阱區域160、第三阱區域160中的源極區域、以及第二阱區域130中的汲極區域。第15圖中的半導體元件100a與第13圖中的半導體元件100之間的區別在於第二摻雜區域194的配置。汲極區域、第二阱區域130、第三阱區域160與源極區域的連接關係與材料與第13圖所示的半導體元件100類似，在此不再贅述。例如，摻雜區域194a與第二摻雜區域194(見第13圖)具有相同或相似的配置，並且摻雜區域192a與第一摻雜區域192(見第13圖)具有相同或相似的配置。
如第15圖所示，汲極區域包含在第二阱區域130 中的摻雜區域194a。摻雜區域194a彼此分隔，並且摻雜區域192a圍繞摻雜區域194a。接觸件252中的一些在汲極區域的摻雜區域194a之上，並且接觸件252中的一些在汲極區域的摻雜區域192a之上。在一些實施方式中，汲極區域的摻雜區域194a在上視圖中具有橢圓形輪廓。在一些實施方式中，汲極區域的摻雜區域194a在上視圖中具有圓形輪廓。
第16圖是根據一些實施方式的半導體元件100b的佈局的上視圖。在一些實施方式中，第12圖是沿第16圖中的線Ab-Ab截取的剖面圖。如第16圖所示，半導體元件100b包含第二阱區域130、第三阱區域160、第三阱區域160中的源極區域、以及第二阱區域130中的汲極區域。第16圖中的半導體元件100b與第13圖中的半導體元件100之間的區別在於第二摻雜區域194的配置。汲極區域、第二阱區域130、第三阱區域160與源極區域的連接關係與材料與第13圖所示的半導體元件100類似，在此不再贅述。例如，摻雜區域194b與第二摻雜區域194(見第13圖)具有相同或相似的配置，並且摻雜區域192b與第一摻雜區域192(見第13圖)具有相同或相似的配置。
如第16圖所示，汲極區域包含在第二阱區域130中的摻雜區域194b。摻雜區域194b彼此分隔，並且摻雜區域192b圍繞摻雜區域194b。接觸件252中的一些在汲極區域的摻雜區域194b之上。在一些實施方式中，汲 極區域的摻雜區域194b在上視圖中具有矩形輪廓。在一些實施方式中，汲極區域的摻雜區域194b在上視圖中具有方形輪廓。
現在參閱第17A圖與第17B圖，繪示根據一些實施方式之用於製造半導體元件的示例性方法M2。第18圖至第22圖繪示使用方法M2製造的半導體元件100c。方法M2包含整個製造過程的相關部分。應理解到，可以在第17A圖與第17B圖所示的操作之前、期間與之後提供額外的操作，並且對於該方法的附加實施方式，可以替換或消除下面描述的一些操作。操作/製程的順序可以互換。方法M2包含製造半導體元件100c。
參閱第18圖，在步驟S10，在半導體基板110中形成第一阱區域120與第二阱區域130。第一阱區域120可以具有第一導電類型(例如，P型)，例如硼(B)、BF2、BF3、其組合等。在一些實施方式中，第一阱區域120視為深P型阱(DPW)。第二阱區域130形成在第一阱區域120中。第二阱區域130可以具有第二導電類型(例如，N型)，例如磷(P)、砷(As)、銻(Sb)、其組合等。在一些實施方式中，第二阱區域130視為N型摻雜區域(NDD)(或N型漂移區域)。在一些實施方式中，第二阱區域130的第二摻雜劑具有與第一阱區域120的第一摻雜劑不同的導電類型。第二阱區域130的摻雜劑濃度可以大於第一阱區域120的摻雜劑濃度。
在步驟S20，在半導體基板110之上形成閘極介 電層與導電層。在步驟S30，在導電層之上形成遮罩層並且對導電層進行圖案化以形成閘極電極144。在步驟S40，摻雜第二阱區域130的一部分以在其中形成第三阱區域160。在一些實施方式中，第三阱區域160摻雜有具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑，例如硼(B)、BF2、BF3、其組合等。第三阱區域160的第一摻雜劑可以具有與第一阱區域120的第一摻雜劑相同的導電類型。在步驟S50，將遮罩層與閘極電極144圖案化為第二阱區域130之上的閘極介電層的一部分。在步驟S60，在閘極電極144的側壁上形成第一間隔件170與第二間隔件180。
在步驟S70c，在第二阱區域130中形成第一摻雜區域192c並在第三阱區域160中形成源極區域210。在一些實施方式中，執行第一佈植製程以將第二摻雜劑摻雜到第二阱區域130與第三阱區域160中，從而在第二阱區域130中形成第一摻雜區域192c並在第三阱區域160中形成源極區域210。可以執行第一佈植製程，其中具有第二導電類型(例如，在此情況下為N型)的第二摻雜劑摻雜到第二阱區域130與第三阱區域160中以分別形成第一摻雜區域192c與源極區域210。源極區域210與第一摻雜區域192c可以是N+區域(可互換地視為重摻雜N型區域)，源極區域210與第一摻雜區域192c的N型雜質濃度大於第二阱區域130與第三阱區域160的N型雜質濃度。在一些實施方式中，源極區域210與第一摻雜區 域192c包含N型摻雜劑，例如P或As。
可以在佈植製程之後執行快速熱退火(RTA)製程以啟動體區域、源極區域210與第一摻雜區域192c中的佈植摻雜劑。在一些實施方式中，第一摻雜區域192c的深度可以與源極區域210的深度實質相同。
回到第17B圖，方法M2然後進行到步驟S80c，其中在第二阱區域中形成第二摻雜區域並且在第三阱區域中形成體區域，使得包含第一摻雜區域與第二摻雜區域的汲極區域被定義。參閱第19圖，在步驟S80c的一些實施方式中，執行第二佈植製程以將第一摻雜劑摻雜到第二阱區域130與第三阱區域160中，從而分別在第二阱區域130中形成第二摻雜區域194c並在第三阱區域160中形成體區域200c。可以執行第二佈植製程以將具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑摻雜到第二阱區域130與第三阱區域160中，以形成與第一摻雜區域192c相鄰的第二摻雜區域194c以及與源極區域210相鄰的體區域200c。第一摻雜區域192c與第二摻雜區域194c的組合定義為汲極區域190c。第二摻雜區域194c與體區域200c可以是P+或重摻雜區域，第二摻雜區域194c與體區域200c的P型雜質濃度大於第二阱區域130與第三阱區域160。在一些實施方式中，第二摻雜區域194c與體區域200c包含P型摻雜劑，例如硼或二氟化硼(BF2)。可以在佈植製程之後執行快速熱退火(RTA)製程以啟動第二摻雜區域194c與體區域200c中的佈植 摻雜劑。
由於汲極區域190c包含第一摻雜區域192c以及與第一摻雜區域192c相鄰的第二摻雜區域194c，可以提高半導體元件100c的放電能力。此外，可以實現更低的電壓降與更低的表面電場。
在一些實施方式中，汲極區域190c的第二摻雜區域194c的深度D3大於汲極區域190c的第一摻雜區域192c的深度D4。在一些實施方式中，汲極區域190c的第二摻雜區域194c的深度D3大於源極區域210的深度。在一些實施方式中，汲極區域190c的第二摻雜區域194c的深度D3與體區域200c的深度實質相同。汲極區域190c的第二摻雜區域194c的深度D3在約0.01um至約4um的範圍內，並且其他的深度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，體區域200c的深度大於汲極區域190c的第一摻雜區域192c的深度D4以及源極區域210的深度。
在一些實施方式中，汲極區域190c的第二摻雜區域194c的寬度W3在約0.01um至約5um的範圍內，並且其他的寬度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，第二摻雜區域194c的寬度W3與第一摻雜區域192c的寬度W4之比在約0.1至約5的範圍內。在一些實施方式中，閘極電極144與汲極區域190c的第二摻雜區域194c之間的側向距離d3在0.01um至20um的範圍內。在一些實施方式中，閘極電極144與汲 極區域190c的第二摻雜區域194c之間的側向距離d3大於源極區域210與閘極電極144之間的側向距離，因此LDMOS電晶體具有相對於閘極結構140不對稱的源極區域210與汲極區域190c。此外，汲極區域190c的寬度大於源極區域210的寬度。
在一些實施方式中，汲極區域190c的第一摻雜區域192c的摻雜劑濃度在約1018原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，汲極區域190c的第二摻雜區域194c的摻雜劑濃度在約1018原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，汲極區域190c的第二摻雜區域194c的摻雜劑濃度與體區域200c的摻雜劑濃度實質相同，因為汲極區域190c的第二摻雜區域194c與體區域200c在一個佈植製程中形成。
回到第17B圖，方法M2然後進行到步驟S90，其中在第二阱區域之上形成抗蝕劑保護(RP)層。參閱第20圖，在第二阱區域130之上形成抗蝕劑保護層220。關於第20圖的抗蝕劑保護層220的材料、配置、尺寸、製程及/或操作與第9圖相似或相同，因此以下將不再重複這方面的描述。
回到第17B圖，方法M2然後進行到步驟S100，其中分別在閘極電極、體區域、源極區域與汲極區域之上 形成金屬合金層。參閱第21圖，在步驟S100的一些實施方式中，金屬合金層230分別形成在閘極電極144、體區域200c、源極區域210與汲極區域190c之上。關於第21圖的金屬合金層230的材料、配置、尺寸、製程及/或操作與第10圖相似或相同，因此以下將不再重複這方面的描述。
回到第17B圖，方法M2然後進行到步驟S110，其中在金屬合金層之上分別形成接觸件與金屬線。參閱第22圖，在步驟S110的一些實施方式中，在第21圖中的結構之上形成層間介電(ILD)層240。在層間介電層240中形成多個接觸件252與接觸件254以接觸金屬合金層230。然後在層間介電層240中形成多條金屬線262與金屬線264以分別電性連接接觸件252與接觸件254。關於第22圖的層間介電層240、接觸件252與接觸件254、以及金屬線262與金屬線264的材料、配置、尺寸、製程及/或操作與第11圖相似或相同，因此在以下將不再重複這方面的描述。
現在參閱第23A圖與第23B圖，繪示根據一些實施方式的用於製造半導體元件的示例性方法M3。第24圖至第30圖繪示使用方法M3製造的半導體元件100d。方法M3包含整個製造過程的相關部分。應理解到，可以在第23A圖與第23B圖所示的操作之前、期間與之後提供額外的操作，並且對於該方法的附加實施方式，可以替換或消除下面描述的一些操作。操作/製程的順序可以互換。 方法M3包含製造半導體元件100d。
參閱第24圖，在步驟S10，在半導體基板110中形成第一阱區域120與第二阱區域130。第一阱區域120可以具有第一導電類型(例如，P型)，例如硼(B)、BF2、BF3、其組合等。在一些實施方式中，第一阱區域120視為深P型阱(DPW)。第二阱區域130形成在第一阱區域120中。第二阱區域130可以具有第二導電類型(例如，N型)，例如磷(P)、砷(As)、銻(Sb)、其組合等。在一些實施方式中，第二阱區域130視為N型摻雜區域(NDD)(或N型漂移區域)。在一些實施方式中，第二阱區域130的第二摻雜劑具有與第一阱區域120的第一摻雜劑不同的導電類型。第二阱區域130的摻雜劑濃度可以大於第一阱區域120的摻雜劑濃度。
在步驟S20，在半導體基板110之上形成閘極介電層與導電層。在步驟S30，在導電層之上形成遮罩層並且對導電層進行圖案化以形成閘極電極144。在步驟S40，摻雜第二阱區域130的一部分以在其中形成第三阱區域160。在一些實施方式中，第三阱區域160摻雜有具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑，例如硼(B)、BF2、BF3、其組合等。第三阱區域160的第一摻雜劑可以具有與第一阱區域120的第一摻雜劑相同的導電類型。
在步驟S55，摻雜第三阱區域160以形成重摻雜區域300。重摻雜區域300可以是P+或重摻雜區域，重 摻雜區域300的p型雜質濃度大於第三阱區域160。重摻雜區域300的摻雜劑濃度可以在約1017原子/cm3與約1019原子/cm3的範圍內。在一些實施方式中，重摻雜區域300包含p型摻雜劑，例如硼或二氟化硼(BF2)。重摻雜區域300可以通過諸如離子佈植或擴散之類的方法形成。可以在佈植製程之後執行快速熱退火(RTA)製程以啟動佈植的摻雜劑。如第24圖所示，重摻雜區域300形成在第三阱區域160與第一阱區域120中。重摻雜區域300具有在第三阱區域160中的第一部分以及在第一阱區域120中的第二部分，其中第一部分的面積大於第二部分的面積。重摻雜區域300具有約0.1um至約10um範圍內的深度D300。在形成重摻雜區域300之後，移除遮罩層150。例如，若遮罩層150是光阻，則通過灰化來剝離遮罩層150。在步驟S50，圖案化遮罩層150與閘極電極144以暴露閘極介電層142’在第二阱區域130之上的部分。
回到第23B圖，方法M3然後進行到步驟S60，其中在閘極電極的側壁上形成第一間隔件與第二間隔件。參閱第25圖，在步驟S60的一些實施方式中，在閘極電極的側壁上形成第一間隔件170，然後在第一間隔件170上形成第二間隔件180。關於第25圖的第一間隔件170與第二間隔件180的材料、配置、尺寸、製程及/或操作與第6圖相似或相同，因此以下將不再重複這方面的描述。
回到第23B圖，方法M3然後進行到步驟S70d， 其中在第二阱區域中形成第一摻雜區域並在重摻雜區域與第三阱區域中形成源極區域。參閱第26圖，在步驟S70d的一些實施方式中，在第二阱區域130中形成第一摻雜區域192d並在重摻雜區域300與第三阱區域160中形成源極區域210d。在一些實施方式中，執行第一佈植製程以將第二摻雜劑摻雜到第二阱區域130中，從而在第二阱區域130中形成第一摻雜區域192d。進一步地，還執行第一佈植製程以將第二摻雜劑摻雜到第三阱區域160與重摻雜區域300中，從而在第三阱區域160與重摻雜區域300中形成源極區域210d。可以執行第一佈植製程，其中具有第二導電類型(例如，在此情況下為N型)的第二摻雜劑摻雜到第二阱區域130中以形成第一摻雜區域192d，並摻雜到第三阱區域160與重摻雜區域300中以形成源極區域210d。源極區域210d與第一摻雜區域192d可以是N+區域(可互換地視為重摻雜N型區域)，源極區域210d與第一摻雜區域192d的N型雜質濃度大於第二阱區域130、第三阱區域160與重摻雜區域300的N型雜質濃度。在一些實施方式中，源極區域210d與第一摻雜區域192d包含N型摻雜劑，例如P或As。在一些實施方式中，源極區域210d具有在第三阱區域160中的上部212d以及位在重摻雜區域300中的下部214d，其中上部212d的面積大於下部214d的面積。在一些其他的實施方式中，源極區域210d的上部212d的面積與源極區域210d的下部214d的面積實質相同。
可以在佈植製程之後執行快速熱退火(RTA)製程以啟動源極區域210d與第一摻雜區域192d中的佈植摻雜劑。在一些實施方式中，第一摻雜區域192d的深度可以與源極區域210d的深度實質相同。
回到第23B圖，方法M3然後進行到步驟S80d，其中在第二阱區域中形成第二摻雜區域並且在重摻雜區域與第三阱區域中形成體區域，使得包含第一摻雜區域與第二摻雜區域的汲極區域被定義。參閱第27圖，在步驟S80d的一些實施方式中，執行第二佈植製程以將第一摻雜劑摻雜到第二阱區域130中，從而在第二阱區域130中形成第二摻雜區域194d。進一步地，還執行第二佈植製程以將第一摻雜劑摻雜到第三阱區域160與重摻雜區域300中，從而在第三阱區域160與重摻雜區域300中形成體區域200d。可以執行第二佈植製程以將具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑摻雜到第二阱區域130中以形成與第一摻雜區域192d相鄰的第二摻雜區域194d，並摻雜到第三阱區域160與重摻雜區域300以形成與源極區域210d相鄰的體區域200d。第一摻雜區域192d與第二摻雜區域194d的組合定義為汲極區域190d。第二摻雜區域194d與體區域200d可以是P+或重摻雜區域，第二摻雜區域194d與體區域200d的P型雜質濃度大於第二阱區域130、第三阱區域160與重摻雜區域300。在一些實施方式中，第二摻雜區域194d與體區域200d包含P型摻雜劑，例如硼或二氟化硼(BF2)。可以在佈 植製程之後執行快速熱退火(RTA)製程以啟動第二摻雜區域194d與體區域200d中的佈植摻雜劑。
由於汲極區域190d包含第一摻雜區域192d以及與第一摻雜區域192d相鄰的第二摻雜區域194d，可以提高半導體元件100d的放電能力。此外，可以實現更低的電壓降與更低的表面電場。
在一些實施方式中，體區域200d具有在第三阱區域160中的上部202d以及在重摻雜區域300中的下部204d，其中上部202d的面積大於下部204d的面積。在一些其他的實施方式中，體區域200d的上部202d的面積與體區域200d的下部204d的面積實質相同。在一些實施方式中，重摻雜區域300在體區域200d與源極區域210d下方。
在一些實施方式中，汲極區域190d的第二摻雜區域194d的深度D5大於汲極區域190d的第一摻雜區域192d的深度D6。在一些實施方式中，汲極區域190d的第二摻雜區域194d的深度D5大於源極區域210d的深度。在一些實施方式中，汲極區域190d的第二摻雜區域194d的深度D5與體區域200d的深度實質相同。汲極區域190d的第二摻雜區域194d的深度D5在約0.01um至約4um的範圍內，並且其他的深度範圍在本揭露之一些實施方式的範圍內。
在一些實施方式中，汲極區域190d的第二摻雜區域194d的寬度W5在約0.01um至約5um的範圍內， 並且其他的寬度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，第二摻雜區域194d的寬度W5與第一摻雜區域192d的寬度W6之比在約0.1至約5的範圍內。在一些實施方式中，閘極電極144與汲極區域190d的第二摻雜區域194d之間的側向距離d5在0.01um至20um的範圍內。在一些實施方式中，閘極電極144與汲極區域190d的第二摻雜區域194d之間的側向距離d5大於源極區域210d與閘極電極144之間的側向距離，因此LDMOS電晶體具有相對於閘極結構140不對稱的源極區域210d與汲極區域190d。此外，汲極區域190d的寬度大於源極區域210d的寬度。
在一些實施方式中，汲極區域190d的第一摻雜區域192d的摻雜劑濃度在約1018原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內，在一些實施方式中，汲極區域190d的第二摻雜區域194d的摻雜劑濃度在約1018原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。
回到第23B圖，方法M3然後進行到步驟S90，其中在第二阱區域之上形成抗蝕劑保護(RP)層。參閱第28圖，在第二阱區域130之上形成抗蝕劑保護層220。關於第28圖的抗蝕劑保護層220的材料、配置、尺寸、製程及/或操作與第9圖相似或相同，因此以下將不再重複這方面的描述。
回到第23B圖，方法M3然後進行到步驟S100，其中分別在閘極電極、體區域、源極區域與汲極區域之上形成金屬合金層。參閱第29圖，在步驟S100的一些實施方式中，金屬合金層230分別形成在閘極電極144、體區域200d、源極區域210d與汲極區域190d之上。關於第29圖的金屬合金層230的材料、配置、尺寸、製程及/或操作與第10圖相似或相同，因此以下將不再重複這方面的描述。
回到第23B圖，方法M3然後進行到步驟S110，其中在金屬合金層之上分別形成接觸件與金屬線。參閱第30圖，在步驟S110的一些實施方式中，在第29圖中的結構之上形成層間介電(ILD)層240。在層間介電層240中形成多個接觸件252與接觸件254以接觸金屬合金層230。然後在層間介電層240中形成多條金屬線262與金屬線264以分別電性連接接觸件252與接觸件254。關於第30圖的層間介電層240、接觸件252與接觸件254、以及金屬線262與金屬線264的材料、配置、尺寸、製程及/或操作與第11圖相似或相同，因此以下將不再重複這方面的描述。
現在參閱第31A圖與第31B圖，繪示根據一些實施方式之用於製造半導體元件的示例性方法M4。第32圖至第36圖繪示使用方法M4製造的半導體元件100e。方法M4包含整個製造過程的相關部分。應理解到，可以在第31A圖與第31B圖所示的操作之前、期間與之後提供 額外的操作，並且對於該方法的附加實施方式，可以替換或消除下面描述的一些操作。操作/製程的順序可以互換。方法M4包含製造半導體元件100e。
參閱第32圖，在步驟S10，在半導體基板110中形成第一阱區域120與第二阱區域130。第一阱區域120可以具有第一導電類型(例如，P型)，例如硼(B)、BF2、BF3、其組合等。在一些實施方式中，第一阱區域120視為深P型阱(DPW)。第二阱區域130形成在第一阱區域120中。第二阱區域130可以具有第二導電類型(例如，N型)，例如磷(P)、砷(As)、銻(Sb)、其組合等。在一些實施方式中，第二阱區域130視為N型摻雜區域(NDD)(或N型漂移區域)。在一些實施方式中，第二阱區域130的第二摻雜劑具有與第一阱區域120的第一摻雜劑不同的導電類型。第二阱區域130的摻雜劑濃度可以大於第一阱區域120的摻雜劑濃度。
在步驟S20，在半導體基板110之上形成閘極介電層與導電層。在步驟S30，在導電層之上形成遮罩層並且對導電層進行圖案化以形成閘極電極144。在步驟S40，摻雜第二阱區域130的一部分以在其中形成第三阱區域160。在一些實施方式中，第三阱區域160摻雜有具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑，例如硼(B)、BF2、BF3、其組合等。第三阱區域160的第一摻雜劑可以具有與第一阱區域120的第一摻雜劑相同的導電類型。在步驟S50，圖案化遮罩層150與閘極電 極144以暴露閘極介電層142’在第二阱區域130之上的部分。在步驟S60，在閘極電極144的側壁上形成第一間隔件170與第二間隔件180。
在步驟S70e，在第二阱區域130中形成第一摻雜區域192e並且在第三阱區域160中形成源極區域210。在一些實施方式中，執行佈植製程以將第二摻雜劑摻雜到第二阱區域130與第三阱區域160中，從而分別在第二阱區域130中形成第一摻雜區域192e並在第三阱區域160中形成源極區域210。可以執行佈植製程，其中具有第二導電類型(例如，在此情況下為N型)的第二摻雜劑摻雜到第二阱區域130中以形成第一摻雜區域192e，並摻雜到第三阱區域160中以形成源極區域210。源極區域210與第一摻雜區域192e可以是N+區域(可互換地視為重摻雜N型區域)，源極區域210與第一摻雜區域192e的N型雜質濃度大於第二阱區域130與第三阱區域的N型雜質濃度。
可以在佈植製程之後執行快速熱退火(RTA)製程以啟動源極區域210與第一摻雜區域192e中的佈植摻雜劑。在一些實施方式中，第一摻雜區域192e的深度可以與源極區域210的深度實質相同。
回到第31B圖，方法M4然後進行到步驟S80e，其中在第二阱區域中形成第二摻雜區域並且在第三阱區域中形成體區域，使得包含第一摻雜區域與第二摻雜區域的汲極區域被定義。參閱第33圖，在步驟S80e的一些實施 方式中，執行佈植製程以將第一摻雜劑摻雜到第二阱區域130與第三阱區域160中，從而分別在第二阱區域130中形成第二摻雜區域194e並在第三阱區域160中形成體區域200。可以執行佈植製程以將具有第一導電類型(例如，在此情況下為P型)的第一摻雜劑摻雜到第二阱區域130中以形成與第一摻雜區域192e相鄰的第二摻雜區域194e，並摻雜到第三阱區域160中以形成與源極區域210相鄰的體區域200。第一摻雜區域192e與第二摻雜區域194e的組合定義為汲極區域190e。第二摻雜區域194e與體區域200可以是P+或重摻雜區域，第二摻雜區域194e與體區域200的P型雜質濃度大於第二阱區域130與第三阱區域160。在一些實施方式中，第二摻雜區域194e與體區域200包含P型摻雜劑，例如硼或二氟化硼(BF2)。可以在佈植製程之後執行快速熱退火(RTA)製程以啟動第二摻雜區域194e與體區域200中的佈植摻雜劑。
由於汲極區域190e包含第一摻雜區域192e以及與第一摻雜區域192e相鄰的第二摻雜區域194e，可以提高放電能力。此外，可以實現更低的電壓降與更低的表面電場。
在一些實施方式中，汲極區域190e的第二摻雜區域194e的深度D7與汲極區域190e的第一摻雜區域192e的深度(即深度D7)實質相同。在一些實施方式中，汲極區域190e的第二摻雜區域194e的深度D7、源極區 域210的深度、以及體區域200的深度實質相同。汲極區域190e的第二摻雜區域194e(或第一摻雜區域192e)的深度D7在約0.01um至約0.5um的範圍內，並且其他的深度範圍在本揭露之一些實施方式的範圍內。
在一些實施方式中，汲極區域190e的第二摻雜區域194e的寬度W7在約0.01um至約5um的範圍內，並且其他的寬度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，第二摻雜區域194e的寬度W7與第一摻雜區域192e的寬度W8之比在約0.1至約5的範圍內。在一些實施方式中，閘極電極144與汲極區域190e的第二摻雜區域194e之間的側向距離d7在0.01um至20um的範圍內。在一些實施方式中，閘極電極144與汲極區域190e的第二摻雜區域194e之間的側向距離d7大於源極區域210與閘極電極144之間的側向距離，因此LDMOS電晶體具有相對於閘極結構140不對稱的源極區域210與汲極區域190e。此外，汲極區域190e的寬度大於源極區域210的寬度。
在一些實施方式中，汲極區域190e的第一摻雜區域192e的摻雜劑濃度在約1019原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。在一些實施方式中，汲極區域190e的第二摻雜區域194e的摻雜劑濃度在約1019原子/cm3與約1021原子/cm3的範圍內，並且其他的摻雜劑濃度範圍在本揭露之一些實施方式的範圍內。
回到第31B圖，方法M4然後進行到步驟S90，其中在第二阱區域之上形成抗蝕劑保護(RP)層。參閱第34圖，在第二阱區域130之上形成抗蝕劑保護層220。關於第34圖的抗蝕劑保護層220的材料、配置、尺寸、製程及/或操作與第9圖相似或相同，因此以下將不再重複這方面的描述。
回到第31B圖，方法M4然後進行到步驟S100，其中分別在閘極電極、體區域、源極區域與汲極區域之上形成金屬合金層。參閱第35圖，在步驟S100的一些實施方式中，金屬合金層230分別形成在閘極電極144、體區域200、源極區域210與汲極區域190e之上。關於第35圖的金屬合金層230的材料、配置、尺寸、製程及/或操作與第10圖相似或相同，因此以下將不再重複這方面的描述。
回到第31B圖，方法M4然後進行到步驟S110，其中在金屬合金層之上分別形成接觸件與金屬線。參閱第36圖，在步驟S110的一些實施方式中，在第35圖中的結構之上形成層間介電(ILD)層240。在層間介電層240中形成多個接觸件252與接觸件254以接觸金屬合金層230。然後在層間介電層240中形成多條金屬線262與金屬線264以分別電性連接接觸件252與接觸件254。關於第36圖的層間介電層240、接觸件252與接觸件254、以及金屬線262與金屬線264的材料、配置、尺寸、製程及/或操作與第11圖相似或相同，因此以下將不再重複這 方面的描述。
第37圖是根據一些實施方式之半導體元件100f的剖面圖。如第37圖所示，半導體元件100f包含半導體基板110、第一阱區域120、第二阱區域130、第三阱區域160、第二阱區域130與第三阱區域160之上的閘極結構140、第三阱區域160中的源極區域210、第二阱區域130中的汲極區域190f、以及閘極結構140與汲極區域190f之間的隔離結構330。第37圖中的半導體元件100f與第11圖中的半導體元件100之間的區別在於隔離結構330的結構。半導體基板110、第一阱區域120、第二阱區域130、第三阱區域160、閘極結構140與源極區域210的連接關係與材料與第11圖所示的半導體元件100類似，在此不再贅述。
如第37圖所示，汲極區域190f包含第一摻雜區域192f以及與第一摻雜區域192f相鄰的第二摻雜區域194f。第一摻雜區域192f可以是N+區域(可互換地視為重摻雜N型區域)，第一摻雜區域192f的N型雜質濃度大於第二阱區域130的N型雜質濃度。第二摻雜區域194f可以是P+或重摻雜區域，第二摻雜區域194f的P型雜質濃度大於第二阱區域130。在一些實施方式中，第一摻雜區域192f與第二摻雜區域194f具有不同的導電類型。
在一些實施方式中，汲極區域190f的第二摻雜區域194f的深度大於汲極區域190f的第一摻雜區域192f 的深度。在一些實施方式中，汲極區域190f的第二摻雜區域194f的深度大於源極區域210。在一些實施方式中，汲極區域190f的第二摻雜區域194f的寬度小於汲極區域190f的第一摻雜區域192f的寬度。在一些實施方式中，汲極區域190f的寬度大於源極區域210的寬度。
在一些實施方式中，隔離結構330在閘極結構140與汲極區域190f之間。隔離結構330與閘極結構140與汲極區域190f的第一摻雜區域192f接觸。閘極結構140具有與隔離結構330重疊的部分。換句話說，隔離結構330具有被閘極結構140覆蓋的第一部分以及被層間介電層240覆蓋的第二部分。在一些實施方式中，半導體元件包含多個接觸件352與接觸件354以及多條金屬線362與金屬線364。接觸件352與接觸件354分別電性連接到汲極區域190f的第二摻雜區域194f以及體區域200。金屬線362經由接觸件352與金屬合金層230電性連接到汲極區域190f，並且金屬線364經由接觸件354與金屬合金層230電性連接到體區域200。
在一些實施方式中，汲極區域190f的第一摻雜區域192f具有第一導電類型(P型)，並且汲極區域190f的第二摻雜區域194f具有第二導電類型(N型)。汲極區域190f的第一摻雜區域192f與源極區域210可以具有相同的導電類型。汲極區域190f的第二摻雜區域194f與體區域200可以具有相同的導電類型。此外，在一些實施方式中，省略了抗蝕劑保護層220(見第11圖)。
第38圖是根據一些實施方式之半導體元件100g的剖面圖。如第38圖所示，半導體元件100g包含半導體基板110、第一阱區域120、第二阱區域130、第三阱區160、第二阱區域130與第三阱區域160之上的閘極結構140、閘極結構140的側壁141上的間隔件370、第三阱區域160中的源極區域210、以及第二阱區域130中的汲極區域190f。第38圖中的半導體元件100g與第37圖中的半導體元件100f的區別在於間隔件370的結構。半導體基板110、第一阱區域120、第二阱區域130、第三阱區域160、閘極結構140、源極區域210與汲極區域190f的連接關係與材料與第37圖所示的半導體元件100f類似，在此不再贅述。
如第38圖所示，間隔件370在閘極結構140的側壁141上並延伸至汲極區域190f的第一摻雜區域192f，使得形成汲極區域190f的第一摻雜區域192f的佈植製程是自對準。在一些實施方式中，間隔件370覆蓋第二阱區域130的一部分，並且第二阱區域130的頂面131被閘極結構140與間隔件370覆蓋。在一些實施方式中，間隔件370使用化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、其他合適的製程或其組合而由諸如二氧化矽之類的介電層形成。
第39圖是根據一些實施方式之半導體元件100h的剖面圖。如第39圖所示，半導體元件100h包含半導體基板110、第一阱區域120、第二阱區域130、第三阱區 域160、第一阱區域120與第二阱區域130中的重摻雜區域380、第二阱區域130與第三阱區域160之上的閘極結構140、第三阱區域160中的源極區域210、第二阱區域130中的汲極區域190f、以及與汲極區域190f相鄰的隔離結構330。第39圖中的半導體元件100h與第37圖中的半導體元件100f的區別在於重摻雜區域380的存在。半導體基板110、第一阱區域120、第二阱區域130、第三阱區域160、閘極結構140、源極區域210、隔離結構330與汲極區域190f的連接關係與材料與第37圖所示的半導體元件100f類似，在此不再贅述。
如第39圖所示，重摻雜區域380可以是P+或重摻雜區域，重摻雜區域380的p型雜質濃度大於第一阱區域120。在一些實施方式中，重摻雜區域380包含p型摻雜劑，例如硼或二氟化硼(BF2)。重摻雜區域380可以通過諸如離子佈植或擴散之類的方法形成。可以在佈植製程之後執行快速熱退火(RTA)製程以啟動佈植的摻雜劑。重摻雜區域380形成在第一阱區域120與第二阱區域130中。重摻雜區域380具有在第一阱區域120中的下部384以及在第二阱區域130中的上部382，其中上部382的面積小於下部384的面積。在一些實施方式中，重摻雜區域380在汲極區域190的第二摻雜區域194f下方。
第40圖是根據一些實施方式之半導體元件100i的剖面圖。如第40圖所示，半導體元件100i包含半導體基板110、第一阱區域120、第二阱區域130、第三阱區 域160、P型阱區域390、第二阱區域130與第三阱區域160之上的閘極結構140、第三阱區域160中的源極區域210、第二阱區域130中的汲極區域190f、以及與汲極區域190f相鄰的隔離結構330。第40圖中的半導體元件100i與第37圖中的半導體元件100f之間的區別在於P型阱區域390的存在。半導體基板110、第一阱區域120、第二阱區域130、第三阱區域160、閘極結構140、源極區域210、隔離結構330與汲極區域190f的連接關係與材料與第37圖所示的半導體元件100f類似，在此不再贅述。
如第40圖所示，P型阱區域390可以是重摻雜區域，P型阱區域390的p型雜質濃度大於第一阱區域120。在一些實施方式中，P型阱區域390包含p型摻雜劑，例如硼或二氟化硼(BF2)。P型阱區域390可以通過諸如離子佈植或擴散之類的方法形成。可以在佈植製程之後執行快速熱退火(RTA)製程以啟動佈植的摻雜劑。在一些實施方式中，P型阱區域390與第二阱區域130在一個佈植製程中形成。P型阱區域390具有在第二阱區域130與第一阱區域120正中間的第一部分，以及在第三阱區域160與第一阱區域120正中間的第二部分。
基於以上討論，可以看出本揭露之一些實施方式提供優點。然而，應理解到，其他的實施方式可以提供額外的優點，並且並非所有優點都一定在本揭露之一些實施方式中公開，並且沒有特定優點是所有實施方式所必需的。 一個優點是具有不同摻雜區域的半導體元件的汲極區域提高放電能力而不會降低性能。半導體元件(例如MOSFET)可以在遠離元件表面與閘極結構的汲極區域擊穿並釋放脈衝電流應力。此外，可以實現低電壓降與低表面電場。另一個優點是不需要額外的遮罩，因此可以節省製造成本。
根據一些實施方式，一種半導體元件包含基板、基板中的第一阱區域、基板之上的閘極結構、在基板中並在閘極結構下方的第二阱區域與第三阱區域，以及位於閘極結構的相對側的源極區域與汲極區域。汲極區域在第二阱區域中，並且源極區域在第三阱區域中。汲極區域具有第一摻雜區域與第二摻雜區域，並且第一摻雜區域與第二摻雜區域具有不同的導電類型。在一些實施方式中，汲極區域的第一摻雜區域在源極區域與汲極區域的第二摻雜區域之間。在一些實施方式中，汲極區域的第一摻雜區域與源極區域具有相同的導電類型。在一些實施方式中，半導體元件更包含體區域。體區域與源極區域相鄰，其中源極區域在體區域與汲極區域之間。在一些實施方式中，汲極區域的第二摻雜區域與體區域具有相同的導電類型。在一些實施方式中，汲極區域的第二摻雜區域的摻雜劑濃度在1018原子/cm3到1021原子/cm3的範圍內。在一些實施方式中，汲極區域的第二摻雜區域與閘極結構之間的距離大於汲極區域的第一摻雜區域與閘極結構之間的距離。在一些實施方式中，汲極區域的第二摻雜區域的深度與汲極區域的第一摻雜區域的深度實質相同。在一些實施方式中， 半導體元件更包括抗蝕劑保護層。抗蝕劑保護層在閘極結構的一部分之上以及汲極區域之上延伸，其中抗蝕劑保護層與汲極區域的第一摻雜區域接觸並且與汲極區域的第二摻雜區域分隔。在一些實施方式中，半導體元件更包括重摻雜區域。重摻雜區域在汲極區域的第二摻雜區域下方。
根據一些實施方式，一種半導體元件包含基板、基板中的第一阱區域、基板之上的閘極結構、在基板中並在閘極結構下方的第二阱區域與第三阱區域，以及位於閘極結構的相對側的源極區域與汲極區域。汲極區域在第二阱區域中，並且源極區域在第三阱區域中。汲極區域具有第一摻雜區域與第二摻雜區域。第一摻雜區域在閘極結構與第二摻雜區域之間。汲極區域的第二摻雜區域的深度大於汲極區域的第一摻雜區域的深度。在一些實施方式中，汲極區域的第二摻雜區域的深度大於源極區域的深度。在一些實施方式中，半導體元件更包含體區域。體區域在第三阱區域中並與源極區域相鄰，其中體區域的深度大於汲極區域的第一摻雜區域的深度。在一些實施方式中，半導體元件更包含隔離結構。隔離結構在閘極結構與汲極區域之間。
根據一些實施方式，一種用於製造半導體元件的方法包含在基板中形成第一阱區域與第二阱區域。在第二阱區域中形成第三阱區域。在第二阱區域與第三阱區域之上形成閘極結構，使得第二阱區域與第三阱區域的界面從閘極結構向下延伸。用第一摻雜劑執行第一佈植製程以在第 三阱區域中形成源極區域並在第二阱區域中形成第一摻雜區域。用具有與第一摻雜劑相反的導電類型的不同的第二摻雜劑執行第二佈植製程以形成第二摻雜區域，使得包含第一摻雜區域與第二摻雜區域的汲極區域被定義，並且汲極區域的第一摻雜區域在源極區域與汲極區域的第二摻雜區域之間。在一些實施方式中，執行第二佈植製程是在執行第一佈植製程之後。在一些實施方式中，執行第二佈植製程更包含形成與源極區域相鄰的體區域。在一些實施方式中，執行第二佈植製程，使得汲極區域的第二摻雜區域的深度大於汲極區域的第一摻雜區域的深度。在一些實施方式中，方法更包含在執行第一佈植製程之前，在閘極結構的側壁上形成間隔件。在一些實施方式中，方法更包含在執行第二佈植製程之後，形成抗蝕劑保護層，抗蝕劑保護層在閘極結構的一部分之上以及第三阱區域之上延伸。
前述內容概述若干實施方式之特徵，使得熟習此項技術者可更佳地理解本揭露之一些實施方式之態樣。熟習此項技術者應瞭解，其可易於使用本揭露之一些實施方式作為用於設計或修改用於實施本揭露之一些實施方式中引入之實施方式之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露之一些實施方式之精神及範疇，且此類等效構造可在本揭露之一些實施方式中進行各種改變、取代及替代而不偏離本揭露之一些實施方式的精神及範疇。
100:半導體元件
100R:區域
110:半導體基板
112:第四阱區域
114:隔離結構
116:摻雜區域
120:第一阱區域
130:第二阱區域
140:閘極結構
142:閘極介電層
144:閘極電極
160:第三阱區域
170:第一間隔件
180:第二間隔件
190:汲極區域
191:頂面
192:第一摻雜區域
193:底面
194:第二摻雜區域
200:體區域
210:源極區域
220:抗蝕劑保護層
230:金屬合金層
240:層間介電層
252:接觸件
254:接觸件
262:金屬線
264:金屬線
I1:界面

Claims (10)

  1. 一種半導體元件，包含：一基板；一第一阱區域，在該基板中；一閘極結構，在該基板之上；一第二阱區域與一第三阱區域，該第二阱區域與第三阱區域在該基板中且在該閘極結構下方；以及一源極區域與一汲極區域，該源極區域與該汲極區域位於該閘極結構的相對側，該汲極區域在該第二阱區域中並且該源極區域在該第三阱區域中，其中該汲極區域具有一第一摻雜區域與接觸該第一摻雜區域的一第二摻雜區域，並且該第一摻雜區域與該第二摻雜區域具有不同的導電類型。
  2. 如請求項1所述之半導體元件，其中該汲極區域的該第一摻雜區域在該源極區域與該汲極區域的該第二摻雜區域之間。
  3. 如請求項2所述之半導體元件，其中該汲極區域的該第一摻雜區域與該源極區域具有相同的導電類型。
  4. 如請求項2所述之半導體元件，更包含：一體區域，與該源極區域相鄰，其中該源極區域在該體 區域與該汲極區域之間。
  5. 如請求項4所述之半導體元件，其中該汲極區域的該第二摻雜區域與該體區域具有相同的導電類型。
  6. 如請求項1所述之半導體元件，其中該汲極區域的該第二摻雜區域與該閘極結構之間的一距離大於該汲極區域的該第一摻雜區域與該閘極結構之間的一距離。
  7. 如請求項1所述之半導體元件，其中該汲極區域的該第二摻雜區域的一深度與該汲極區域的該第一摻雜區域的一深度實質相同。
  8. 一種半導體元件，包含：一基板；一第一阱區域，在該基板中；一閘極結構，在該基板之上；一第二阱區域與一第三阱區域，該第二阱區域與第三阱區域在該基板中且在該閘極結構下方；以及一源極區域與一汲極區域，該源極區域與該汲極區域位於該閘極結構的相對側，該汲極區域在該第二阱區域中並且該源極區域在該第三阱區域中，其中該汲極區域具有一第一摻雜區域與一第二摻雜區域，該第一摻雜區域在該閘極結構與該第二摻雜區域之間，其中該汲極區域的該第二 摻雜區域的一深度大於該汲極區域的該第一摻雜區域的一深度且大於該源極區域的一深度。
  9. 如請求項8所述之半導體元件，更包含：一體區域，在該第三阱區域中並與該源極區域相鄰，其中該體區域的一深度大於該汲極區域的該第一摻雜區域的該深度。
  10. 一種用於製造半導體元件之方法，包含：在基板中形成一第一阱區域與一第二阱區域；在該第二阱區域上形成一介電層與一導電層；在形成該介電層與該導電層之後，在該第二阱區域中形成一第三阱區域；在形成該第三阱區域之後，蝕刻該介電層與該導電層以在該第二阱區域與該第三阱區域之上形成一閘極結構，使得該第二阱區域與該第三阱區域的一界面從該閘極結構向下延伸；用一第一摻雜劑執行一第一佈植製程，以在該第三阱區域中形成一源極區域且在該第二阱區域中形成一第一摻雜區域；以及用具有與該第一摻雜劑不同的導電類型的一第二摻雜劑執行一第二佈植製程，以形成一第二摻雜區域，使得包含該第一摻雜區域與該第二摻雜區域的一汲極區域被定義，並且該汲極區域的該第一摻雜區域在該源極區域與該汲極 區域的該第二摻雜區域之間。
TW111119887A 2021-12-29 2022-05-27 半導體元件及其製造方法 TWI818559B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111639302.X 2021-12-29
CN202111639302.XA CN116072711A (zh) 2021-12-29 2021-12-29 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW202326868A TW202326868A (zh) 2023-07-01
TWI818559B true TWI818559B (zh) 2023-10-11

Family

ID=86182554

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119887A TWI818559B (zh) 2021-12-29 2022-05-27 半導體元件及其製造方法

Country Status (3)

Country Link
US (1) US20230207694A1 (zh)
CN (1) CN116072711A (zh)
TW (1) TWI818559B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040159A1 (en) * 2001-08-21 2003-02-27 Katsuhito Sasaki Method of manufacturing lateral double-diffused metal oxide semiconductor device
CN103247684A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 具有低衬底漏电的绝缘栅双极型晶体管结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370957B1 (ko) * 2000-07-28 2003-02-06 주식회사 하이닉스반도체 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법
JP2002094063A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
US7372083B2 (en) * 2005-08-09 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
US9871134B2 (en) * 2015-12-21 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Power MOSFETs and methods for manufacturing the same
US9831340B2 (en) * 2016-02-05 2017-11-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and associated fabricating method
US9871132B1 (en) * 2016-08-15 2018-01-16 Globalfoundries Singapore Pte. Ltd. Extended drain metal-oxide-semiconductor transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040159A1 (en) * 2001-08-21 2003-02-27 Katsuhito Sasaki Method of manufacturing lateral double-diffused metal oxide semiconductor device
CN103247684A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 具有低衬底漏电的绝缘栅双极型晶体管结构

Also Published As

Publication number Publication date
TW202326868A (zh) 2023-07-01
US20230207694A1 (en) 2023-06-29
CN116072711A (zh) 2023-05-05

Similar Documents

Publication Publication Date Title
TWI725087B (zh) 半導體結構及相關之製造方法
US20240096975A1 (en) Semiconductor structure and associated fabricating method
US8614484B2 (en) High voltage device with partial silicon germanium epi source/drain
CN101673738B (zh) 半导体装置
TWI719430B (zh) 積體晶片及其形成方法
US12211935B2 (en) Semiconductor structure and associated fabricating method
US11621347B2 (en) Drain extended transistor with trench gate
US11978797B2 (en) Semiconductor device with doped region between gate and drain
US20240395904A1 (en) Semiconductor device and manufacturing method thereof
TWI818559B (zh) 半導體元件及其製造方法
US11380779B2 (en) Semiconductor device and manufacturing method thereof
US20220359702A1 (en) Semiconductor structure and associated manufacturing method
CN113270364A (zh) 半导体装置的制造方法