[go: up one dir, main page]

KR100370957B1 - 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법 - Google Patents

트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법 Download PDF

Info

Publication number
KR100370957B1
KR100370957B1 KR10-2000-0043812A KR20000043812A KR100370957B1 KR 100370957 B1 KR100370957 B1 KR 100370957B1 KR 20000043812 A KR20000043812 A KR 20000043812A KR 100370957 B1 KR100370957 B1 KR 100370957B1
Authority
KR
South Korea
Prior art keywords
trench
drift region
polysilicon
type drift
diffusion layer
Prior art date
Application number
KR10-2000-0043812A
Other languages
English (en)
Other versions
KR20020010041A (ko
Inventor
황이연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0043812A priority Critical patent/KR100370957B1/ko
Priority to US09/863,452 priority patent/US6706567B2/en
Publication of KR20020010041A publication Critical patent/KR20020010041A/ko
Application granted granted Critical
Publication of KR100370957B1 publication Critical patent/KR100370957B1/ko
Priority to US10/767,203 priority patent/US7301201B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및 그 제조방법에 관한 것으로, 기판 위에 형성된 N형 드리프트영역 및 P형 드리프트영역과; 상기 N형 드리프트영역 및 P형 드리프트영역 사이의 상부에 증착된 산화막과, 상기 산화막 위에 형성된 게이트 전극을 포함하여 구성되는 게이트부와; 상기 드리프트영역 중의 어느 하나에 형성된 트렌치와, 상기 트렌치에 채워진 폴리실리콘과, 상기 폴리실리콘 상부에 형성된 고농도 확산층과, 상기 고농도 확산층 위에 형성된 소스전극을 포함하여 구성되는 소스부와; 트렌치가 형성되지 않은 드리프트영역의 상부에 형성된 고농도 확산층과, 상기 고농도 확산층 위에 형성된 드레인전극을 포함하여 구성되는 드레인부; 를 포함하여 구성되는 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자를 제공하며, 또한 그 제조방법을 제공한다.

Description

트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및 그 제조방법{HIGH VOLTAGE DEVICE HAVING A POLYSILICON IN TRENCH AND ITS MANUFACTURING METHOD}
본 발명은 반도체소자 제조방법에 관한 것으로, 일반적인 고전압소자에서 기생적인 바이폴라소자에 의한 래치업(latch-up) 현상이 발생하여 최대동작전압이 낮아지는 점을 개선한 것이다.
고전압소자는 일반적인 반도체소자의 동작전압이 5V 내외인 것과 비교하여 40 ~ 100 정도의 동작전압을 갖는다. 일반적으로 고전압 소자의 구조는 MOSFET의 구조와 거의 유사하다. 도 1a에 고전압소자의 일례로서 DMOS의 단면을 나타내었다. 도면을 참조하면, 기판(1) 위에 산화막(2)과 고전압 P웰(3)이 순차로 형성되어 있고, 상기 고전압 P웰(3)에는 각각 P드리프트(5)와 N드리프트(4)가 형성되어 있다. P드리프트(5)에는 소스부(7)가 형성되어 있고, N드리프트(4)에는 드레인부(6)가 형성되어 있으며, P드리프트(5)와 N드리프트(4) 사이의 상부에 게이트부(9)가 형성되어 있다. 게이트 산화막과 소스 및 드레인 전극은 도면상에 생략되어 있다.
상기와 같은 고전압소자에서 P드리프트영역과 N드리프트 영역은 항복전압을 높이기 위해 소스 영역 및 드레인 영역에 도핑하여 형성한 것으로 저농도도핑된드레인(light doped drain ; LDD)영역과 유사하다. P드리프트 영역과 N드리프트 영역은 낮은 농도로 도핑하여 형성되므로 기본적으로 벌크(bulk)저항(Rb)이 높게 된다. 도 1a에 나타난 고전압소자를 보면, 그 단면 구조로부터 N드리프트(4), P드리프트 영역(5) 및 소스부(N+)(7)에 의해 형성되는 기생적인(parastic) BJT(10)가 존재하고 있는 것을 알 수 있는데, 이러한 기생적인 BJT는 상기 고전압소자의 동작에 부정적인 영향을 주게 된다.
이러한 기생적인 BJT가 온 상태에서 동작하게 되면 고전압소자의 항복전압 보다 낮은 전압에서 상기 BJT의 콜렉터 전압이 급격히 증가하게 되고, 따라서 고전압소자의 최대동작전압을 낮추게 된다. 도 1b에 기생적인 BJT에 의해 고전압소자의 최대동작전압이 낮아지는 것을 나타내었다. 기생적인 BJT는 다음과 같은 메카니즘에 의해 동작하게 된다. 도 1a에 도시된 N드리프트영역(4)에서 충돌이온화(impact ionization)에 의하여 생성된 정공은 N+소스부(7)와 P드리프트영역(5)간의 접합의 포텐셜(potential) 장벽을 넘지못하고, N+소스부(7) 밑을 지나 P+벌크영역(8)으로 흐르게 된다. 이러한 정공전류(12)가 어느 수준 이상이 되면, P드리프트영역(5)의 저항성분(Rb)에 의해 N+소스부(7)와 P드리프트영역(5)간의 접합을 순방향으로 바이어스(bias)시킬 만큼 전압강하가 일어나 기생적인 BJT(10)가 동작하게 된다. 이와 같이 기생적인 BJT가 동작하게 되면 콜렉터 전류를 게이트 인가전압으로 제어할 수 없는 래치업(latch-up) 상태가 되고 최대동작전압은 P드리프트영역(5)의 저항성분(Rb)의 전압강하로 인하여 감소된다.
높은 벌크저항(Rb)에 의한 래치업 현상으로 기인되는 최대동작전압 저하를 개선하기 위하여, 종래에는 도 2에 나타낸 바와 같이 N+소스부(7) 옆의 P+벌크영역(8')을 깊고 넓게 형성함으로써 P드리프트영역(5)의 저항성분(Rb)을 줄이고자 하였다.
그러나 위와 같은 방법은 P+벌크영역(8')을 깊고 넓게 형성하기 위하여 장시간 확산 공정을 수행해야 할 뿐만 아니라, 소스부 근처의 저항을 작게 할 뿐 채널 근처의 P드리프트영역까지 저항을 낮추는 것은 불가능하였다.
본 발명은 종래기술의 문제점인 래치업에 의한 최대동작전압강하를 개선하기 위한 근본적인 해결책을 제시하며, 특히 고전압소자의 제조공정에 적합한 해결책을 제시하는데 그 목적이 있다.
도 1a는 고전압소자의 일례로서 종래의 DMOS소자를 도시한 단면도이다.
도 1b는 도 1a의 DMOS소자의 전류-전압 특성을 나타낸 그래프이다.
도 2는 종래의 또 다른 DMOS소자를 도시한 단면도이다.
도 3은 기생적인 BJT가 형성된 고전압소자의 등가회로도이다.
도 4는 본 발명에 의한 고전압소자의 일실시예를 도시한 단면도이다.
도 5a 내지 5f는 본 발명에 의한 고전압소자 제조방법의 일실시예를 도시한 공정도로서,
도 5a는 기판위에 드리프트영역을 형성하는 단계를 나타내는 단면도이고,
도 5b는 트렌치를 형성하는 단계를 나타내는 단면도이고,
도 5c는 산화막을 증착하는 단계를 나타내는 단면도이고,
도 5d는 산화막의 일부를 제거하는 단계를 나타내는 단면도이고,
도 5e는 게이트 전극을 형성하는 단계를 나타내는 단면도이고,
도 5f는 고농도확산층과 소스 및 드레인 전극을 형성하는 단계를 나타내는 단면도이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
20:기판 21:P드리프트영역
22:N드리프트영역 23:제2트렌치
24:제1트렌치 25:산화막
26:폴리실리콘 27:폴리실리콘
상기 목적을 달성하기 위하여 본 발명은 기판 위에 형성된 N형 드리프트영역 및 P형 드리프트영역과; 상기 N형 드리프트영역 및 P형 드리프트영역 사이의 상부에 증착된 산화막과, 상기 산화막 위에 형성된 게이트 전극을 포함하여 구성되는 게이트부와; 상기 드리프트영역 중의 어느 하나에 형성된 트렌치와, 상기 트렌치에 채워진 폴리실리콘과, 상기 폴리실리콘 상부에 형성된 고농도 확산층과, 상기 고농도 확산층 위에 형성된 소스전극을 포함하여 구성되는 소스부와; 트렌치가 형성되지 않은 드리프트영역의 상부에 형성된 고농도 확산층과, 상기 고농도 확산층 위에 형성된 드레인전극을 포함하여 구성되는 드레인부; 를 포함하여 구성되는 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자를 제공한다.
또한, 본 발명은 기판 위에 N형 드리프트영역 및 P형 드리프트영역을 형성시키고, 상기 드리프트영역 중의 어느 하나에 트렌치를 형성시키고, 상기 트렌치에폴리실리콘을 채우고, 상기 폴리실리콘 상부와 트렌치가 형성되지 않은 드리프트영역의 상부에 고농도 확산층을 형성시키고, 상기 N형 드리프트영역과 P형 드리프트영역 사이의 상부에 산화막을 증착하고, 상기 산화막 위에 게이트 전극을 형성시키고, 상기 고농도 확산층 위에 금속전극을 형성시키는 단계를 포함하여 이루어지는 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 제조방법을 제공한다.
상기 게이트부는 상기 N형 드리프트영역 및 P형 드리프트영역의 중간에 형성된 트렌치와, 상기 트렌치 내부 및 드레인부에 해당하는 드리프트영역 상부의 일부분에 증착된 산화막과, 상기 산화막으로 증착된 트렌치에 채워진 폴리실리콘을 포함하여 구성될 수 있다. 상기 폴리실리콘은 기판 상에 형성된 드리프트영역과 동일한 깊이의 트렌치구조로 형성하는 것이 바람직하다.
본 발명은 고전압소자에서 기생적인 BJT에 의한 래치업이 잘 일어나지 않도록 P드리프트영역의 벌크저항(Rb)을 낮추기 위하여, 트렌치 게이트(trench gate)를 제조하기 위한 공정 진행시 소스(source)부에 트렌치를 형성시켜 폴리실리콘(polysilicon)을 매립함으로써 근본적으로 벌크저항을 낮춘다.
도 3에 기생적인 BJT가 형성된 고전압소자의 등가회로를 나타내었다. 도면에서 알 수 있듯이 NPN트랜지스터의 베이스 저항(Rb)은 전압강하를 일으켜 고전압소자의 드레인 전압을 감소시키므로, 본 발명은 이 베이스 저항(Rb)을 줄임으로써 최대동작전압이 저하되는 것을 방지하고자 한다.
이하 도면을 참조하며 트렌치 게이트 LDMOS를 예로 들어 본 발명을 구체적으로 설명하나, 본 발명은 이에 한정되지 아니하며 후술하는 청구범위 내에서 다양한적용 및 개량이 가능하다.
도 4는 본 발명의 일실시예에 의한 트렌치 게이트 LDMOS의 단면도이다. P형기판(20) 위에 형성된 P드리프트영역(21)과 N드리프트영역(22) 사이에 게이트 폴리실리콘(27)이 트렌치 구조로 형성되어 있고, P드리프트영역(21)의 소스부에는 상기 트렌치 구조의 폴리실리콘과 같은 폴리실리콘(26)이 형성되어 있다. 폴리실리콘은 저항이 낮으므로, 소스부에 트렌치 구조로 형성된 폴리실리콘(26)은 P드리프트영역(21)의 벌크저항을 낮게 하며, 따라서 고전압소자의 최대동작전압이 낮아지는 것을 개선할 수 있다.
이와 같이 트렌치 구조의 폴리실리콘을 형성시키는 공정의 일례를 도 5a 내지 5f를 참고하여 설명하면 다음과 같다.
도 5a는 P형기판(20) 위에 확산공정에 의해 P드리프트영역(21)과 N드리프트영역(22)을 형성시키는 단계를 나타낸다. 각각의 영역은 서로 다른 모양으로 형성되었는데, 그 이유는 트렌치 구조의 게이트를 형성하기 용이하도록 하기 위함이다.
P드리프트영역(21)과 N드리프트영역(22)을 형성한 다음에는 패터인과 식각공정을 통하여 소스부와 게이트 영역에 각각 트렌치(23, 24)를 형성한다(도 5b 참조). 게이트 영역에 형성한 제1트렌치(24)는 게이트형성을 위한 것이고, 소스부에 형성한 제2트렌치(23)는 소스부의 P드리프트영역(21)의 벌크저항을 낮추기 위한 것이다. 상기 제1트렌치(24) 및 제2트렌치(23)는 하나의 공정으로 수행되므로 트렌치 게이트를 형성하는 방법에서 별도의 제조단계를 추가할 필요가 없다.
트렌치를 형성한 후에는 게이트 산화막(25)을 증착하고(도 5c 참조), 게이트가 형성되는 이외의 영역에는 산화막이 남지 않도록 국부적으로 상기 게이트 산화막(25)을 제거한다(도 5d 참조).
그 다음 상기 제1트렌치 및 제2트렌치에 폴리실리콘(27, 26)을 증착하고, 평탄화시킨다. 그 다음 제1트렌치에 증착된 폴리실리콘(27) 위에 게이트 전극(28)을 형성한다(도 5e참조). 상기 게이트 전극은 전류 제어를 원활히 하기 위하여 폴리실리콘(27)과 N드리프트영역(22)에 걸쳐 형성된 것을 볼 수 있다.
게이트 전극을 형성한 후에는 소스부와 드렌인 부에 각각 N+확산층(30, 29)을 형성하고, 소스부에는 다시 P+확산층(31)을 형성한 후, 소스부와 드레인부에 각각 메탈전극(33, 32)을 형성한다(도 5f 참조).
이와 같이 본 발명에 의하여 고전압소자의 드리프트영역에 트렌치구조의 폴리실리콘을 형성시키면 벌크 부분의 농도가 높아 저항이 작아지게 되고, 따라서 전압강하가 작아지므로 최대동작전압을 높일 수 있게 된다.
또한, 트렌치 게이트 소자의 경우 게이트 영역이 넓어지므로 전류제어를 향상시킬 수 있어, 본 발명에 의하여 래치업 문제만 해결되면 전류개선과 동시에 최대동작전압을 개선할 수 있게 된다.
본 발명에 의하면 고전압소자에서 발생되는 래치업에 의하여 저하된 최대동작전압을 트렌치 폴리실리콘으로 전체 벌크저항, 즉 소스부분과 채널부분의 저항을 동시에 낮게 하여 최대동작전압을 개선할 수 있다. 또한 벌크저항을 줄이기 위하여종래에 실시되는 장시간의 확산공정이 필요없게 되므로 제조공정상의 경제성도 확보할 수 있다. 또한, 트렌치 게이트 소자의 높은 전류구동능력을 얻는 동시에 래치업을 개선할 수 있어 고전압소자에 최적의 제조방법을 제공하게 된다.

Claims (2)

  1. 기판 위에 형성된 N형 드리프트영역 및 P형 드리프트영역과;
    상기 N형 드리프트영역 및 P형 드리프트영역의 중간에 형성된 트렌치와, 상기 트렌치 내부 및 드레인부에 해당하는 드리프트영역 상부의 일부분에 증착된 산화막과, 상기 산화막 위에 형성된 게이트 전극과, 상기 산화막으로 증착된 트렌치에 채워진 폴리실리콘을 포함하여 구성되는 게이트부와;
    상기 드리프트영역 중의 어느 하나에 형성된 트렌치와, 상기 트렌치에 채워진 폴리실리콘과, 상기 폴리실리콘 상부에 형성된 고농도 확산층과, 상기 고농도 확산층 위에 형성된 소스전극을 포함하여 구성되는 소스부와;
    트렌치가 형성되지 않은 드리프트영역의 상부에 형성된 고농도 확산층과, 상기 고농도 확산층 위에 형성된 드레인전극을 포함하여 구성되는 드레인부;
    를 포함하여 구성되는 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자.
  2. 기판 위에 N형 드리프트영역 및 P형 드리프트영역을 형성시키고,
    상기 드리프트영역 중의 어느 하나에 트렌치를 형성시키고, 이와 동시에 상기 N형 드리프트영역과 P형 드리프트영역 사이에 게이트용 트렌치를 함께 형성시키고
    상기 N형 드리프트영역과 P형 드리프트영역 사이의 트렌치에 산화막을 증착하고,
    상기 두 트렌치에 폴리실리콘을 채우고,
    상기 폴리실리콘 상부와 트렌치가 형성되지 않은 드리프트영역의 상부에 고농도 확산층을 형성시키고,
    상기 산화막 위에 게이트 전극을 형성시키고,
    상기 고농도 확산층 위에 금속전극을 형성시키는 단계를 포함하여 이루어지는 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 제조방법.
KR10-2000-0043812A 2000-07-28 2000-07-28 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법 KR100370957B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0043812A KR100370957B1 (ko) 2000-07-28 2000-07-28 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법
US09/863,452 US6706567B2 (en) 2000-07-28 2001-05-24 High voltage device having polysilicon region in trench and fabricating method thereof
US10/767,203 US7301201B2 (en) 2000-07-28 2004-01-30 High voltage device having polysilicon region in trench and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0043812A KR100370957B1 (ko) 2000-07-28 2000-07-28 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20020010041A KR20020010041A (ko) 2002-02-02
KR100370957B1 true KR100370957B1 (ko) 2003-02-06

Family

ID=19680626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0043812A KR100370957B1 (ko) 2000-07-28 2000-07-28 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법

Country Status (2)

Country Link
US (2) US6706567B2 (ko)
KR (1) KR100370957B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
US8497167B1 (en) * 2007-01-17 2013-07-30 National Semiconductor Corporation EDS protection diode with pwell-nwell resurf
US8004039B2 (en) * 2009-07-31 2011-08-23 Micrel, Inc. Field effect transistor with trench-isolated drain
US11227921B2 (en) 2019-11-22 2022-01-18 Nxp Usa, Inc. Laterally-diffused metal-oxide semiconductor transistor and method therefor
CN116072711A (zh) * 2021-12-29 2023-05-05 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640034A (en) * 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5869875A (en) * 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법

Also Published As

Publication number Publication date
US20040183154A1 (en) 2004-09-23
KR20020010041A (ko) 2002-02-02
US20020013029A1 (en) 2002-01-31
US7301201B2 (en) 2007-11-27
US6706567B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
US9865678B2 (en) High voltage field balance metal oxide field effect transistor (FBM)
EP2463912B1 (en) Semiconductor device
US7005352B2 (en) Trench-type MOSFET having a reduced device pitch and on-resistance
KR100493838B1 (ko) 반도체 장치 및 그 제조 방법
US7297582B2 (en) Method of forming high voltage N-LDMOS transistors having shallow trench isolation region with drain extensions
US6242787B1 (en) Semiconductor device and manufacturing method thereof
US7115946B2 (en) MOS transistor having an offset region
US7026214B2 (en) Offset-gate-type semiconductor device
KR20020086747A (ko) 반도체 장치 및 그 제조 방법
JP2004511910A (ja) トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ
US7999285B2 (en) Insulated gate bipolar transistor and method for manufacturing the same
KR20100064262A (ko) 반도체 소자 및 이의 제조 방법
JP3260944B2 (ja) 電圧駆動型サイリスタおよびその製造方法
US9324861B2 (en) Semiconductor device
JP2001189455A (ja) パワー装置の短絡耐性を改良させる改善ボディ効果を有するエミッタバラスト抵抗器
KR100370957B1 (ko) 트렌치구조의 폴리실리콘 영역을 구비하는 고전압소자 및그 제조방법
US6563193B1 (en) Semiconductor device
JP2008153620A (ja) 半導体装置
US20020195654A1 (en) DMOS transistor and fabricating method thereof
JP5610930B2 (ja) 半導体装置
JPH10229194A (ja) 横型絶縁ゲートバイポーラトランジスタ
KR20030006941A (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
KR100498406B1 (ko) 트랜치게이트형전력용모스(mos)소자및그제조방법
KR100253353B1 (ko) 모스 트랜지스터 제조방법
JP2004063844A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000728

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020329

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021226

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051223

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061215

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20091217

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20101217

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20111222

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20121210

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20131217

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20141222

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20161220

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20181218

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20191217

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20210128

Termination category: Expiration of duration