[go: up one dir, main page]

TWI814075B - 基材處理方法 - Google Patents

基材處理方法 Download PDF

Info

Publication number
TWI814075B
TWI814075B TW110132953A TW110132953A TWI814075B TW I814075 B TWI814075 B TW I814075B TW 110132953 A TW110132953 A TW 110132953A TW 110132953 A TW110132953 A TW 110132953A TW I814075 B TWI814075 B TW I814075B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
etching
substrate
silicon layer
Prior art date
Application number
TW110132953A
Other languages
English (en)
Other versions
TW202220052A (zh
Inventor
金洗璨
權捧秀
朴柔悧
Original Assignee
南韓商Ｔｅｓ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商Ｔｅｓ股份有限公司 filed Critical 南韓商Ｔｅｓ股份有限公司
Publication of TW202220052A publication Critical patent/TW202220052A/zh
Application granted granted Critical
Publication of TWI814075B publication Critical patent/TWI814075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明揭示了針對一種在矽化物層的表面不生成保護性 固體副產物且可以高的蝕刻選擇比對矽層進行蝕刻的基材處理方法。本發明的基材處理方法是一種在包括矽層與矽化物層的基材中對矽層進行選擇性蝕刻的基材處理方法，其特徵在於所述方法包括將包含三氟化氮及氫的蝕刻氣體電漿化以對所述矽層進行選擇性蝕刻的電漿蝕刻步驟，其中所述電漿蝕刻步驟在較所述矽化物層的表面的保護性固體副產物生成溫度高的溫度下執行。

Description

基材處理方法
本發明是有關於一種基材處理方法。更具體而言，本發明是有關於一種藉由利用包含三氟化氮(NF3)與氫(H2)的蝕刻氣體的電漿蝕刻製程對矽與氧化矽膜的選擇性蝕刻方法。
製造半導體元件的製程包括例如用於在形成矽、氧化矽、氮化矽等各種物質的狀態下僅選擇性地蝕刻矽的選擇性蝕刻製程。
例如，在基材上矽層與氧化矽層共存或矽層與氮化矽層共存的情況下，作為選擇性地蝕刻矽層的方法在氧化矽層或氮化矽層形成有遮罩的狀態下僅蝕刻矽層的方法是眾所周知的。然而，此方法的情況需要單獨的遮罩製程。
為了改善此情況，已經開發一種在氧化矽層的表面生成保護性固體副產物而在抑制蝕刻氧化矽層的同時持續地僅選擇性蝕刻矽層的方法。
在氧化矽層表面形成的保護性固體副產物是一種鹽(salt)，已知在常溫至80℃的溫度下生成。因此，為了在氧化矽膜持續生成保護性固體副產物，需要在常溫至80℃的基材溫度下 進行矽蝕刻製程。在蝕刻矽層之後，需要在約90℃以上的基材溫度下執行後熱處理，以使氧化矽層上的保護性固體副產物昇華。
使用此方法在矽與氧化矽膜共存的情況下選擇性蝕刻矽層時，由於在低溫的氧化矽層表面生成保護性副產物，因而在煙氣(Fume)方面是不利的。另外，若在90℃以上的基材溫度下進行後熱處理，雖然保護性副產物被去除，但與此同時可能產生氧化矽層的損失。
本發明欲解決的課題是提供一種即使在如氧化矽層或氮化矽層的矽化物層的表面不生成及維持保護性副產物亦可選擇性蝕刻矽層的方法。
為了解決所述課題，根據本發明的一實施例的基材處理方法是一種在包括矽層與包括氧化矽層及氮化矽層中的一種以上的矽化物層的基材中對矽層進行選擇性蝕刻的基材處理方法，其特徵在於：所述方法包括將包含三氟化氮及氫的蝕刻氣體電漿化以對所述矽層進行選擇性蝕刻的電漿蝕刻步驟，所述電漿蝕刻步驟在較所述矽化物層的表面的保護性固體副產物生成溫度高的溫度下執行。
本發明的發明者等人執行許多研究的結果發現，在較如 氧化矽層或氮化矽層的矽化物層的表面的保護性固體副產物生成溫度高的溫度下使用包含三氟化氮與氫的蝕刻氣體執行電漿蝕刻的情況下，在矽化物層的表面不生成保護性副產物的同時亦可以高的蝕刻選擇比選擇性地蝕刻矽層。
所述電漿蝕刻步驟較佳為在90℃至150℃的基材溫度下執行。在所述基材溫度範圍內可抑制矽化物層的蝕刻。
所述電漿蝕刻步驟更佳為在100℃至120℃的基材溫度下執行。在所述基材溫度範圍內可以高的選擇比以及高的蝕刻深度對矽層進行蝕刻。
所述電漿蝕刻步驟較佳為在氫氣佔蝕刻氣體整體體積的74%至90%的條件下執行。在所述範圍內可以高的選擇比對矽層進行蝕刻。
為了解決所述課題，根據本發明的一實施例的基材處理方法是一種在包括矽層與包括氧化矽層及氮化矽層中的一種以上的矽化物層的基材中對矽層進行選擇性蝕刻的基材處理方法，其特徵在於包括：(a)將包含三氟化氮及氫的蝕刻氣體電漿化以對所述矽層進行選擇性蝕刻的電漿蝕刻步驟；(b)執行清除(purge)及泵送(pumping)以將所述(a)步驟的蝕刻生成物排出至反應腔室外部的步驟，所述(a)步驟在較所述矽化物層的表面的保護性固體副產物生成溫度高的溫度下執行，執行兩次以上包括所述(a)步驟及(b)步驟的單位循環。
如本實施例所示的循環方式的情況，在電漿蝕刻步驟中 蝕刻氣體與矽反應生成的反應生成物容易排出，且可進行矽的持續的蝕刻。
根據本發明的基材處理方法，藉由在較如氧化矽層或氮化矽層的矽化物層表面的保護性固體副產物生成溫度高的溫度下執行電漿蝕刻，即使在矽化物層的表面不生成及維持保護性副產物亦可選擇性地蝕刻矽層。
另外，在根據本發明的基材處理方法中，由於不生成保護性固體副產物本身或在保護性固體副產物生成後立即去除，因此與生成矽化物層表面的保護性固體副產物的同時執行電漿蝕刻的方法相比，在煙氣(Fume)方面有利且可省略用於去除保護性固體副產物的後熱處理。
110:矽層
120:矽化物層
130:蝕刻生成物
S110、S120、S210、S220、S230、S240:步驟
圖1a概略性示出根據本發明一實施例的矽層的選擇性蝕刻方法。
圖1b概略性示出圖1a的矽層的選擇性蝕刻。
圖2a概略性示出根據本發明另一實施例的矽層的選擇性蝕刻方法。
圖2b概略性示出圖2a的矽層的選擇性蝕刻及蝕刻生成物的排出。
圖3是示出根據基材溫度的矽層對氧化矽層的蝕刻選擇比的曲線圖。
圖4是示出根據蝕刻氣體的氫比率的矽層對氧化矽層的蝕刻選擇比的曲線圖。
圖5是示出根據蝕刻氣體的氫比率的矽層對氮化矽層的蝕刻選擇比的曲線圖。
以下，參照隨附圖式對本發明的使用電漿的選擇性蝕刻方法的較佳實施例進行詳細說明，以使本發明所屬技術領域內具有通常知識者可容易地實施。
圖1a概略性示出根據本發明一實施例的矽層的選擇性蝕刻方法。圖1b概略性示出圖1a的矽層的選擇性蝕刻，在說明圖1a的矽層的選擇性蝕刻方法時將參照圖1b。
參照圖1a，所示的矽層的選擇性蝕刻方法包括基材準備步驟(S110)及電漿蝕刻步驟(S120)。
在基材準備步驟(S110)中，準備基材，所述基材包括矽層(110)與包括氧化矽層及氮化矽層中的一種以上的矽化物層(120)。
例如，可準備在矽基材上形成氧化矽(及/或氮化矽)圖案且矽基材的一部分呈暴露出的狀態的基材。
作為另一例，可準備在矽與其他材質的基材上形成矽層 並在矽層上形成氧化矽(及/或氮化矽)圖案且矽層的一部分呈暴露出的狀態的基材。
基材的矽層(110)或矽化物層(120)可在與執行矽層的選擇性蝕刻的腔室分開的腔室中形成。作為另一例，矽化物層(120)亦可在執行矽層的選擇性蝕刻的腔室中形成。
在圖1b中，在矽層(110)上形成特定圖案的矽化物層(120)，並在氧化矽圖案之間暴露出矽層(110)。
接著，在電漿蝕刻步驟(S120)中，將包含三氟化氮及氫的蝕刻氣體(NF3+H2)供應至反應腔室內對矽層進行選擇性蝕刻。此時，蝕刻氣體在遠距離或在反應腔室內電漿化以與矽層的矽反應進行蝕刻。
經電漿化的或離子化的蝕刻氣體與矽之間的反應如下所示。
5NF3+9H2+3Si → 3SiF4+3HF+5NH3
在本發明中，電漿蝕刻步驟(S120)在較矽化物層表面的保護性固體副產物生成溫度高的溫度下執行。如先前技術中所提及的，在如氧化矽層等矽化物層表面形成的保護性固體副產物是一種鹽(salt)，已知在常溫至80℃的溫度下生成。因此，較矽化物層表面的保護性固體副產物生成溫度高的溫度例如為超過80℃的基材溫度。
如在以下的圖3中可見，若在較矽化物層表面的保護性固體副產物生成溫度高的溫度下執行電漿蝕刻，由於在矽化物層 表面不生成任何保護性固體副產物或保護性固體副產物生成後立即被去除，因此可以高的蝕刻選擇比選擇性蝕刻矽層。在本發明中，「不生成保護性固體副產物」是包括不生成保護性固體副產物本身的情況及生成保護性固體副產物後被去除的情況的概念。
另外，在根據本發明的基材處理方法中，在煙氣(Fume)方面有利。煙氣是指蝕刻副產物不會因受熱完全揮發而殘留在基材上的氟(F)及氟化物。作為煙氣的例子，有微粒形態的NH4F或NH2F2等，且可能來自保護性固體副產物。此種煙氣的情況，可能會造成膜的表面或設備的表面污染，亦會對微細圖案的可靠性帶來影響。另外，在本發明中，在根據本發明的基材處理方法中，由於不生成保護性固體副產物本身或在生成後立即被去除，因此可降低產生煙氣的概率。
另一方面，使用三氟化氮及氫電漿的電漿蝕刻較佳為在90℃至150℃的基材溫度下執行。在90℃以上的基材溫度下，可更穩定地在如氧化矽層的矽化物層的表面不生成保護性固體副產物。然而，在基材溫度超過150℃時，矽層的蝕刻量變得太小，蝕刻選擇比可能變得毫無意義。
更佳為，使用三氟化氮及氫電漿的電漿蝕刻更佳為在100℃至120℃的基材溫度下執行。在所述溫度範圍內，可藉由極低的矽化物層的蝕刻深度，以矽層對矽化物層的500以上的高蝕刻選擇比對矽層進行蝕刻，另外可得到適當的矽層蝕刻深度。
另外，使用三氟化氮及氫電漿的電漿蝕刻較佳為在氫氣 佔蝕刻氣體整體體積的74%至90%的條件下執行。在氫氣的體積比率%小於74%的情況下，可能發生矽化物層的蝕刻而蝕刻選擇比不高，而在氫氣的體積比率%超過90%的情況下，矽層的蝕刻量可能是過於不足。
另一方面，在使用三氟化氮及氫電漿的電漿蝕刻中，較佳為在供應蝕刻氣體之前並且根據需要在供應所述蝕刻氣體的同時將如氬氣(Ar)等惰性氣體供應至反應腔室內。惰性氣體可起到電漿點火氣體的作用，且可根據調節氣體量對矽層的蝕刻率進行調節。
圖2a概略性示出根據本發明另一實施例的矽層的選擇性蝕刻方法。圖2b概略性示出圖2a的矽層的選擇性蝕刻及蝕刻生成物的排出，在說明圖2a的矽層的選擇性蝕刻方法時將參照圖2b。
參照圖2a，所示的基材處理方法包括基材準備步驟(S210)、電漿蝕刻步驟(S220)、清除步驟(S230)及泵送步驟(S240)。另外，參照圖2a，在將電漿蝕刻步驟(S220)、清除步驟(S230)及泵送步驟(S240)作為單位循環時，重複此單位循環。
在基材準備步驟(S210)中，準備包括矽層(110)與包括氧化矽層及氮化矽層中的一種以上的矽化物層(120)的基材。
在電漿蝕刻步驟(S120)中，藉由遠距離或在反應腔室內將包含三氟化氮及氫的蝕刻氣體電漿化以選擇性地蝕刻矽層。此時，電漿蝕刻在較矽化物層表面的保護性固體副產物生成溫度高的溫度下執行。
在(c)清除步驟(S230)中，在關閉(OFF)電漿的狀態下向反應腔室內僅供應如氬氣(Ar)、氮氣(N2)等惰性氣體以使累積在藉由蝕刻生成的溝槽內部的如SiF4等蝕刻生成物流動至溝槽外部。
此後，在泵送步驟中，在不供應氣體的情況下執行泵送以泵送反應腔室內的所有副產物及氣體。
可藉由利用電漿進行的矽層的選擇性蝕刻來形成縱橫比大的溝槽。在此情況下，根據重複單位循環的循環方法，可更順暢地排出累積在溝槽內的蝕刻生成物(圖1b的130)，因此可持續地蝕刻矽層。
如上所述，根據本發明的基材處理方法在高於保護性固體副產物生成溫度的溫度下執行使用三氟化氮及氫電漿的電漿蝕刻，藉此即使在氧化矽層或氮化矽層的表面不生成及維持保護性固體副產物亦可選擇性地蝕刻矽層。因此，與生成矽化物層表面的保護性固體副產物的同時執行電漿蝕刻的方法相比，本發明不僅在煙氣(Fume)方面有利且可省略用於去除保護性固體副產物的後熱處理。
以下，揭示較佳的實施例以幫助理解本發明。然而，下述實施例僅是為了更易於理解本發明而提供的，本發明的內容不受下述實施例的限制。
圖3是示出根據基材溫度的矽層對氧化矽層的蝕刻選擇比的曲線圖。
在圖3中，矽層由多晶矽層形成並由POLY表示。而且，在圖3中，氧化矽層藉由熱氧化形成並由TOX表示。
在圖3中示出，將供應至反應腔室內部的蝕刻氣體(NF3+H2)中氫氣(H2)的比率(H2/(NF3+H2))固定為74%的體積%的狀態下，使基材溫度自80℃至150℃變化同時測量矽層的蝕刻深度(Å)及氧化矽層的蝕刻深度(Å)，並基於此計算矽層對氧化矽層的蝕刻選擇比(POLY/TOX SEL)。例如，在100℃的基材溫度下，測得多晶矽層的蝕刻深度約為370Å，且測得氧化矽層的蝕刻深度為0.4Å。因此，矽層對氧化矽層的蝕刻選擇比可計算為370Å/0.4Å=925。
另一方面，在80℃的基材溫度下，在氧化矽層表面存在固體副產物，在去除固體副產物後測量氧化矽層的蝕刻深度。在矽化物層的表面存在固體副產物的情況考慮到必須去除此種固體副產物而對於矽化物亦可認為存在蝕刻，因此在選擇性蝕刻方面是不佳的。
參照圖3，示出以下結果：在基材溫度為80℃的情況下對氧化矽層亦進行了蝕刻，因此矽層對氧化矽層的蝕刻選擇比不高。
相比之下，可看出在基材溫度為90℃以上的情況下，氧化矽層的蝕刻深度很小，且在基材溫度為100℃以上的情況下，氧化矽層的蝕刻深度幾乎不存在。此種氧化矽層的小的蝕刻深度有利地增大矽層對氧化矽層的蝕刻選擇比。
特別是，參照圖3，在基材溫度為100℃至120℃的情況下，矽層對氧化矽層的蝕刻選擇比特別高。此與矽層的蝕刻深度相關。參照圖3可看出，在基材溫度達到100℃為止，矽層的蝕刻深度沒有大的差異，但是當基材溫度高於100℃時，矽層的蝕刻深度逐漸減少。因此，為了使矽層對氧化矽層的蝕刻選擇比高的同時得到足夠的矽層的蝕刻深度，較佳為在100℃至120℃的基材溫度下執行蝕刻。
在圖3中示出在將供應至反應腔室內部的蝕刻氣體中氫氣的比率(H2/(NF3+H2))固定為74%的體積%的狀態下，根據基材溫度變化的矽層對氧化矽層的蝕刻選擇比。雖然未示出，但在供應至反應腔室內部的蝕刻氣體中氫氣的比率(H2/(NF3+H2))固定為90%的體積%的狀態下，在評估根據基材溫度變化的矽層對氧化矽層的蝕刻選擇比時亦顯示出相似的結果。另外，在將蝕刻氣體中氫氣的比率(H2/(NF3+H2))固定為74%及90%的體積%的狀態下，根據基材溫度變化的矽層對氮化矽層的蝕刻選擇比變化亦相似地顯示出。
圖4是示出根據蝕刻氣體的氫比率的矽層對氧化矽層的蝕刻選擇比的曲線圖。
在圖4中，矽層由多晶矽層形成並由POLY表示。而且，在圖4中，氧化矽層藉由熱氧化形成並由TOX表示。
在圖4中，使在基材溫度固定為100℃的狀態下供應至反應腔室內部的蝕刻氣體(NF3+H2)中氫氣(H2)的比率(H2/(NF3+H2)) 自23%至100%的體積%變化的同時測量矽層的蝕刻深度(Å)、氧化矽層的蝕刻深度(Å)，並基於此示出矽層對氧化矽層的蝕刻選擇比(POLY/TOX SEL)。
另一方面，在80℃的基材溫度下，氧化矽層表面存在固體副產物，在去除固體副產物後測量氧化矽層的蝕刻深度。
參照圖4，包含三氟化氮及氫氣的蝕刻氣體(NF3+H2)中氫氣(H2)的比率達到50%為止由於蝕刻氧化矽層，矽層對氧化矽層的蝕刻選擇比不那麼高。
然而，在蝕刻氣體(NF3+H2)中氫氣(H2)的比率在74%至90%時，氧化矽層幾乎不被蝕刻，因此，矽層對氧化矽層的蝕刻選擇比顯示出非常高。
在蝕刻氣體中氫氣的比率變高時，矽層的蝕刻深度亦存在減小的傾向，但蝕刻氣體中氫氣的比率在74%~90%的範圍內矽層的蝕刻深度相似。
然而在氫氣(H2)的比率超過90%的情況或氫氣(H2)的比率為100%的情況下，由於蝕刻氣體內的氟的量過小或蝕刻氣體內不含氟，因此示出矽層幾乎未被蝕刻的結果。
基於以上所述事項，在包含三氟化氮及氫氣的蝕刻氣體(NF3+H2)中氫氣(H2)的比率為74%至90%的體積%時，可得到高的蝕刻選擇比。
圖5是示出根據蝕刻氣體的氫比率的矽層對氮化矽層的蝕刻選擇比的曲線圖。
在圖5中，矽層由多晶矽層形成並由POLY表示。而且，在圖5中，氮化矽層藉由沈積形成並由SiN表示。
參照圖5，與圖4的情況相同，包含三氟化氮及氫氣的蝕刻氣體(NF3+H2)中氫氣(H2)的比率達到50%為止存在氮化矽層的蝕刻。由於此種氮化矽層的蝕刻，矽層對氮化矽層的蝕刻選擇比不那麼高。
相比之下，當蝕刻氣體(NF3+H2)中氫氣(H2)的比率為74%至90%的體積%時，幾乎不進行氮化矽層的蝕刻，反而順暢地進行矽層的蝕刻，因此，矽層對氮化矽的蝕刻選擇比顯示出非常高。然而，圖5的情況與圖4的情況相同，示出在氫氣(H2)的比率為100%的情況下矽層亦未被蝕刻的結果。
基於圖4及圖5所示的結果可以看出，為了將矽層對矽化物層的蝕刻選擇比最大化，包含三氟化氮及氫氣的蝕刻氣體(NF3+H2)中氫氣(H2)的比率較佳為74%至90%的體積%。
以上對僅存在矽層與氧化矽層的實施例及僅存在矽層與氮化矽層的實施例進行了說明，但本發明的基材處理方法顯然亦可適用於矽層、氧化矽層及氮化矽層均存在的例子。
在上文中以本發明的實施例為中心進行了說明，但通常的技術人員的水平可施加各種變更或變形。因此，可理解為在不脫離本發明的範圍的情況下此種變更與變形亦包含於本發明的範疇內。

Claims (7)

  1. 一種基材處理方法，是一種在包括矽層與包括氧化矽層及氮化矽層中的一種以上的矽化物層的基材中對矽層進行選擇性蝕刻的基材處理方法，其特徵在於：所述基材處理方法包括將包含三氟化氮及氫的蝕刻氣體電漿化以對所述矽層進行選擇性蝕刻的電漿蝕刻步驟，所述電漿蝕刻步驟在較所述矽化物層的表面的保護性固體副產物生成溫度高的溫度下執行，其中所述電漿蝕刻步驟在氫氣佔所述蝕刻氣體整體體積的74%至90%的條件下執行。
  2. 如請求項1所述的基材處理方法，其中所述電漿蝕刻步驟在90℃以上的基材溫度下執行。
  3. 如請求項1所述的基材處理方法，其中所述電漿蝕刻步驟在100℃至120℃的基材溫度下執行。
  4. 一種基材處理方法，是一種在包括矽層與包括氧化矽層及氮化矽層中的一種以上的矽化物層的基材中對矽層進行選擇性蝕刻的基材處理方法，其特徵在於包括：(a)將包含三氟化氮及氫的蝕刻氣體電漿化以對所述矽層進行選擇性蝕刻的電漿蝕刻步驟；(b)執行清除及泵送以將所述(a)步驟的蝕刻生成物排出至反應腔室外部的步驟，所述(a)步驟在較所述矽化物層的表面的保護性固體副產物 生成溫度高的溫度下執行，執行兩次以上包括所述(a)步驟及所述(b)步驟的單位循環。
  5. 如請求項4所述的基材處理方法，其中所述(a)步驟在90℃至150℃的基材溫度下執行。
  6. 如請求項4所述的基材處理方法，其中所述(a)步驟在100℃至120℃的基材溫度下執行。
  7. 如請求項4所述的基材處理方法，其中所述(a)步驟在氫氣佔所述蝕刻氣體整體體積的74%至90%的條件下執行。
TW110132953A 2020-11-11 2021-09-06 基材處理方法 TWI814075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0149888 2020-11-11
KR1020200149888A KR102559095B1 (ko) 2020-11-11 2020-11-11 기판 처리 방법

Publications (2)

Publication Number Publication Date
TW202220052A TW202220052A (zh) 2022-05-16
TWI814075B true TWI814075B (zh) 2023-09-01

Family

ID=81800955

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132953A TWI814075B (zh) 2020-11-11 2021-09-06 基材處理方法

Country Status (2)

Country Link
KR (1) KR102559095B1 (zh)
TW (1) TWI814075B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140308816A1 (en) * 2011-10-07 2014-10-16 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US20200027746A1 (en) * 2018-07-20 2020-01-23 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679983B2 (en) * 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US9558928B2 (en) * 2014-08-29 2017-01-31 Lam Research Corporation Contact clean in high-aspect ratio structures
US10177002B2 (en) * 2016-04-29 2019-01-08 Applied Materials, Inc. Methods for chemical etching of silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140308816A1 (en) * 2011-10-07 2014-10-16 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
US20200027746A1 (en) * 2018-07-20 2020-01-23 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials

Also Published As

Publication number Publication date
KR102559095B1 (ko) 2023-07-25
TW202220052A (zh) 2022-05-16
KR20220063927A (ko) 2022-05-18

Similar Documents

Publication Publication Date Title
US5647953A (en) Plasma cleaning method for removing residues in a plasma process chamber
US10510518B2 (en) Methods of dry stripping boron-carbon films
JP5933694B2 (ja) ホウ素炭素膜をドライストリッピングする方法
US9474163B2 (en) Germanium oxide pre-clean module and process
CN110739211B (zh) 使用等离子体改性的介电材料的选择性循环干式蚀刻工艺
US8440568B2 (en) Substrate etching method and system
EP3038142A1 (en) Selective nitride etch
JP2007016315A (ja) Ｃｖｄプロセス・チャンバのリモート・プラズマ・クリーニング方法
JP2009050854A (ja) 窒化チタンの除去方法
JP2012510164A5 (zh)
TW200525611A (en) Chamber cleaning method
KR20180002766A (ko) 원자 층 증착(ald) 사이클들을 통한 금속 실리사이드들의 선택적인 증착을 위한 방법들
JP2007235135A (ja) 高アスペクト比用途の異方性フィーチャを形成するためのエッチング方法
JP2013516069A5 (zh)
US20230260782A1 (en) Selective deposition of sioc thin films
JP4039385B2 (ja) ケミカル酸化膜の除去方法
JP2008060171A (ja) 半導体処理装置のクリーニング方法
JP2005524529A (ja) チャンバ洗浄方法
JP2005340804A (ja) 低温ｐｅｃｖｄチャンバのシリコン堆積副生物膜の現場クリーニング法
US6143665A (en) Method of etching
TWI814075B (zh) 基材處理方法
JPH10178014A (ja) 半導体装置の製造方法
JP3189771B2 (ja) 半導体装置の製造方法
JP4320389B2 (ja) Ｃｖｄチャンバーのクリーニング方法およびそれに用いるクリーニングガス
KR100777925B1 (ko) 금속 배선 형성 방법