TWI807665B - 預成型導電柱結構及其製作方法 - Google Patents
預成型導電柱結構及其製作方法 Download PDFInfo
- Publication number
- TWI807665B TWI807665B TW111107756A TW111107756A TWI807665B TW I807665 B TWI807665 B TW I807665B TW 111107756 A TW111107756 A TW 111107756A TW 111107756 A TW111107756 A TW 111107756A TW I807665 B TWI807665 B TW I807665B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- metal plate
- pillar
- plate body
- pillars
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims description 242
- 229910052751 metal Inorganic materials 0.000 claims description 242
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 239000013078 crystal Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000012858 packaging process Methods 0.000 claims description 11
- 230000000994 depressogenic effect Effects 0.000 claims description 7
- 238000004806 packaging method and process Methods 0.000 claims description 6
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000000465 moulding Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000001680 brushing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacture Of Switches (AREA)
- Details Of Resistors (AREA)
- Rod-Shaped Construction Members (AREA)
Abstract
本發明係關於一種預成型導電柱結構及其製作方法，此預成型導電柱結構包括複數導電柱及一封裝體，複數導電柱彼此直立設置且間隔並列；封裝體包覆在複數導電柱的外部，封裝體具有一頂面及一底面，每一導電柱的一端裸露於頂面及另一端裸露於底面。藉此，以達到單晶封裝製程後段具有製程步驟簡單、縮短及提高成品良率之優點。
Description
本發明是有關於一種半導體封裝結構及其製作方法，且特別是有關於一種預成型導電柱結構及其製作方法。
如圖1所示，先提供導電架a1，導電架a1具有板體a2及形成在板體a2上的複數導電柱a3；再提供晶片b1，晶片b1具有複數電極部b2，將晶片b1置放在導電架a1上方，並將複數電極部b2焊接於複數導電柱a3上方；最後提供封裝體c，將封裝體c包覆在晶片b1及複數導電柱a3的外部，再將裸露出封裝體c的板體a2移除，即完成一種常見的單晶封裝製程。
然而，上述單晶封裝製程具有以下缺點，其一、需移除板體a2後才可檢測晶片b1，所以晶片b1發生接鏈不良時，因晶片b1已被封裝體c包覆而有回收重製困難之問題；其二、在焊接過程中，錫球容易自導電柱a3的頂部滾落，造成焊接不便；其三、單晶封裝製程後段需要移除板體a2導致製程步驟繁瑣複雜。
有鑑於此，本發明人遂針對上述現有技術，特潛心研究並配合學理的運用，盡力解決上述之問題點，即成為本發明人開發之目標。
本發明提供一種預成型導電柱結構及其製作方法，其係利用預成型導電柱結構已對導電柱封裝，又導電柱兩端裸露於封裝體，以達到單晶封裝製程後段具有製程步驟簡單、縮短及提高成品良率之優點。
於本發明實施例中，本發明係提供一種預成型導電柱結構，包括：複數導電柱，彼此直立設置且間隔並列；以及一封裝體，包覆在該複數導電柱的外部，該封裝體具有一頂面及一底面，每一該導電柱的一端裸露於該頂面及另一端裸露於該底面；其中，該封裝體設有複數貫穿孔，每一該導電柱包含嵌固於各該貫穿孔且上、下相疊焊接的一第一金屬柱及一第二金屬柱。
於本發明實施例中，本發明係提供一種預成型導電柱結構的製作方法，其步驟包括：a)提供一金屬板體，對該金屬板體進行蝕刻處理，以令該金屬板體在一面形成有一被蝕刻面及留存於該被蝕刻面上的複數金屬柱；b)對該金屬板體進行封裝處理，以令一封裝體結合於該金屬板體上，該封裝體包覆該被蝕刻面與該複數金屬柱的外周面，每一該金屬柱在一端具有裸露且齊平於該封裝體的頂面的一端面；以及c)對該金屬板體進行去除處理，以令每一該金屬柱在另一端具有裸露且齊平於該封裝體的底面的一端面，將該預成型導電柱結構出貨至客戶端進行單晶封裝製程後段。
於本發明實施例中，本發明係提供一種預成型導電柱結構的製作方法，其步驟包括：a)提供一金屬板體，對該金屬板體進行蝕刻處理，以令該金屬板體在一面形成有一被蝕刻面及留存於該被蝕刻面上的複數金屬柱；b)對該金屬板體進行封裝處理，以令一封裝體結合於該金屬板體上，該封裝體包覆該被蝕刻面與該複數金屬柱的外周面，每一該金屬柱在一端具有裸露且齊平於該封裝體的頂面的一端面；以及d)對該金屬板體進行蝕刻處理，以令每一該金屬柱在另一端延伸有裸露且突出於該封裝體的底面的一延伸柱，將該預成型導電柱結構出貨至客戶端進行單晶封裝製程後段。
於本發明實施例中，本發明係提供一種預成型導電柱結構的製作方法，其步驟包括：e)提供一第一金屬板體，對該第一金屬板體進行蝕刻處理，以令該第一金屬板體在一面形成有一第一被蝕刻面及留存於該第一被蝕刻面上的複數第一金屬柱；f)提供一第二金屬板體，對該第二金屬板體進行蝕刻處理，以令該第二金屬板體在一面形成有一第二被蝕刻面及留存於該第二被蝕刻面上的複數第二金屬柱；g)將該複數第一金屬柱與該複數第二金屬柱上、下相疊，並使各該第一金屬柱的一端與各該第二金屬柱的一端焊接；以及h)對該第一金屬板體與該第二金屬板體進行封裝處理，以令一封裝體結合於該第一金屬板體與該第二金屬板體之間，該封裝體包覆該第一被蝕刻面、該第二被蝕刻面、該複數第一金屬柱的外周面與該複數第二金屬柱的外周面。
基於上述，本發明預成型導電柱結構已去除金屬板體及對導電柱封裝，又導電柱兩端裸露於封裝體，使預成型導電柱結構出貨至客戶端進行單晶封裝製程後段時，客戶端無須去除金屬板體，僅對導電柱刷錫即可直接與晶片焊接，以達到單晶封裝製程後段具有製程步驟簡單、縮短之優點。
基於上述，本發明預成型導電柱結構已去除金屬板體，所以可省略習知封裝體先對晶片與板體封裝，再移除板體之步驟，使得晶片無須被封裝即可直接與導電柱焊接，後續檢測晶片且發生晶片接鏈不良時，因晶片未被封裝而可回收重製，進而提高單晶封裝製程之成品良率。
〈習知〉
a1:導電架
a2:板體
a3:導電柱
b1:晶片
b2:電極部
c:封裝體
〈本發明〉
10:預成型導電柱結構
1:導電柱
11:金屬板體
111:被蝕刻面
112:金屬柱
113:外周面
12:第一金屬板體
121:第一被蝕刻面
122:第一金屬柱
123:外周面
13:第二金屬板體
131:第二被蝕刻面
132:第二金屬柱
133:外周面
14、14’:端面
15、15’:延伸柱
2:封裝體
21:頂面
22:底面
23:貫穿孔
a~k:步驟
圖1 係習知單晶封裝之組合剖面圖。
圖2 係本發明預成型導電柱結構的第一種製作方法之步驟流程圖。
圖3 係本發明金屬板體形成有被蝕刻面及複數金屬柱之立體圖。
圖4 係本發明金屬板體形成有被蝕刻面及複數金屬柱之剖面圖。
圖5 係本發明封裝體結合於金屬板體上之立體圖。
圖6 係本發明封裝體結合於金屬板體上之剖面圖。
圖7 係本發明預成型導電柱結構第一實施例之立體圖。
圖8 係本發明預成型導電柱結構第一實施例之剖面圖。
圖9 係本發明預成型導電柱結構的第二種製作方法之步驟流程圖。
圖10 係本發明預成型導電柱結構第二實施例之立體圖。
圖11 係本發明預成型導電柱結構第二實施例之剖面圖。
圖12 係本發明預成型導電柱結構的第三種製作方法之步驟流程圖。
圖13 係本發明第一金屬板體形成有第一被蝕刻面及複數第一金屬柱之立體圖。
圖14 係本發明各第一金屬柱的一端與各第二金屬柱的一端焊接之立體圖。
圖15 係本發明各第一金屬柱的一端與各第二金屬柱的一端焊接之剖面圖。
圖16 係本發明封裝體結合於第一金屬板體與第二金屬板體之間之剖面圖。
圖17 係本發明預成型導電柱結構第三實施例之剖面圖。
圖18 係本發明預成型導電柱結構的第四種製作方法之步驟流程圖。
圖19 係本發明預成型導電柱結構第四實施例之立體圖。
圖20 係本發明預成型導電柱結構第四實施例之剖面圖。
圖21 係本發明預成型導電柱結構的第五種製作方法之步驟流程圖。
圖22 係本發明預成型導電柱結構第五實施例之剖面圖。
圖23 係本發明預成型導電柱結構第六實施例之立體圖。
有關本發明之詳細說明及技術內容，將配合圖式說明如下，然而所附圖式僅作為說明用途，並非用於侷限本發明。
請參考圖2至圖8所示，本發明係提供一種預成型導電柱結構第一實施例及其製作方法，此預成型導電柱結構10主要包括複數導電柱1及一封裝體2。
如圖2所示，係本發明預成型導電柱結構第一實施例的製作方法之步驟，進一步說明如下；第一、如圖2之步驟a、圖3至圖4所示，提供一金屬板體11，對金屬板體11進行蝕刻處理，以令金屬板體11在一面形成有一被蝕刻面111及留存於被蝕刻面111上的複數金屬柱112。其中，金屬板體11可由銅、銀、金等電導率金屬所構成，使得金屬柱112可由銅、銀、金等電導率金屬所構成。
第二、如圖2之步驟b、圖5至圖6所示，對金屬板體11進行封裝處理，以令一封裝體2結合於金屬板體11上，封裝體2包覆被蝕刻面111與複數金屬柱112的外周面113，每一金屬柱112在一端具有裸露且齊平於封裝體2的頂面21的一端面14。
另外，封裝體2之材質為聚醯亞胺(Polyimide，PI)、乾膜(Dry film)、環氧樹脂(Expoxy)或封裝材(Molding Compound)，封裝體2可用壓合(Lamination)或模壓(Molding)之方式形成於金屬板體11上，但不以上述為限制。
再者，對金屬板體11進行封裝處理之前，可先對被蝕刻面111與複數金屬柱112的外周面113進行表面粗化處理，使被蝕刻面111與複數金屬柱112的外周面113表面粗糙而易於與封裝體2穩定結合，但此步驟非必要步驟，其可視實際情況保留或省略。
第三、如圖2之步驟c、圖7至圖8所示，對金屬板體11進行去除處理，以令每一金屬柱112在另一端具有裸露且齊平於封裝體2的底面22的一端面14。藉此，製作出預成型導電柱結構10之第一實施例。
其中，本實施例之每一端面14為一平面，但不以此為限制，每一端面14也可受蝕刻而形成由外周緣至中心點逐漸凹陷的一凹弧面。
如圖7至圖8所示，係本發明預成型導電柱結構10之第一實施例，詳細說明如下，複數導電柱1彼此直立設置且間隔並列；封裝體2包覆在複數導電柱1的外部，封裝體2具有一頂面21及一底面22，每一導電柱1的一端裸露且齊平於頂面21及另一端裸露且齊平於底面22。
另外，封裝體2設有複數貫穿孔23，每一導電柱1包含嵌固於各貫穿孔23的金屬柱112，每一金屬柱112在兩端具有裸露且齊平於頂面21與底面22的二端面14，因金屬柱112被蝕刻成型，所以每一金屬柱112自兩端朝中間逐漸縮減外周緣尺寸。
如圖7至圖8所示，本發明預成型導電柱結構10第一實施例之使用狀態，其係利用封裝體2包覆在複數導電柱1的外部，每一導電柱1的一端裸露且齊平於封裝體2的頂面21及另一端裸露且齊平於封裝體2的底面22。藉此，本發
明預成型導電柱結構10已去除金屬板體11及對導電柱1封裝，又導電柱1兩端裸露於封裝體2，使預成型導電柱結構10出貨至客戶端進行單晶封裝製程後段時，客戶端無須去除金屬板體11，僅對導電柱1刷錫即可直接與晶片焊接，以達到單晶封裝製程後段具有製程步驟簡單、縮短之優點。
另外，本發明預成型導電柱結構10已去除金屬板體11，所以可省略習知封裝體先對晶片與板體封裝，再移除板體之步驟，使得晶片無須被封裝即可直接與導電柱1焊接，後續檢測晶片且發生晶片接鏈不良時，因晶片未被封裝而可回收重製，進而提高單晶封裝製程之成品良率。
又，在焊接過程中，本實施例之導電柱1的一端裸露且齊平於封裝體2的頂面21及另一端裸露且齊平於封裝體2的底面22，所以錫球不易自導電柱1的末端滾落，以達到預成型導電柱結構10具有方便焊接之功效。
請參考圖3至圖6、圖9至圖11所示，係本發明預成型導電柱結構第二實施例及其製作方法，進一步說明如下。
本發明預成型導電柱結構第二實施例的製作方法之步驟a至b，與預成型導電柱結構第一實施例之步驟a至b相同，預成型導電柱結構第一、二實施例的製作方法不同之處在於步驟b之後的步驟不同。
先經過圖9之步驟a(如圖3至圖4所示)、步驟b(如圖5至圖6所示)之後，再如圖9之步驟d、圖10至圖11所示，對金屬板體11進行蝕刻處理，以令每一金屬柱112在另一端延伸有裸露且突出於封裝體2的底面22的一延伸柱15。藉此，製作出預成型導電柱結構10之第二實施例。
其中，本實施例之每一延伸柱15的末端面為一平面，但不以此為限制，每一延伸柱15的末端面也可受蝕刻而形成由外周緣至中心點逐漸凹陷的一凹弧面。
如圖10至圖11所示，係本發明預成型導電柱結構10之第二實施例，詳細說明如下，封裝體2包覆在複數導電柱1的外部，封裝體2具有頂面21及底面22，每一導電柱1的一端裸露且齊平於頂面21及另一端裸露且突出於底面22。
另外，封裝體2設有複數貫穿孔23，每一導電柱1包含嵌固於各貫穿孔23的金屬柱112，每一金屬柱112在一端具有裸露且齊平於頂面21的一端面14及在另一端延伸有裸露且突出於底面22的一延伸柱15，因金屬柱112先被蝕刻成型，延伸柱15再被蝕刻成型，所以每一金屬柱112自兩端朝中間逐漸縮減外周緣尺寸，每一延伸柱15自兩端朝中間逐漸縮減外周緣尺寸。藉此，以達到相同於預成型導電柱結構10第一實施例及其製作方法之功效。
再者，本實施例利用蝕刻金屬板體11而在金屬柱112一端延伸有延伸柱15，進而增加導電柱1的長度，使預成型導電柱結構10具有可延長導電柱1長度之功能。
請參考圖12至圖17所示，本發明係提供一種預成型導電柱結構第三實施例及其製作方法，此預成型導電柱結構10主要包括複數導電柱1及封裝體2。
如圖12所示，係本發明預成型導電柱結構第三實施例的製作方法之步驟，進一步說明如下；第一、如圖12之步驟e、圖13所示，提供一第一金屬板體12，對第一金屬板體12進行蝕刻處理，以令第一金屬板體12在一面形成有一第一被蝕刻面121及留存於第一被蝕刻面121上的複數第一金屬柱122。
第二、如圖12之步驟f、圖14至圖15所示，提供一第二金屬板體13，對第二金屬板體13進行蝕刻處理，以令第二金屬板體13在一面形成有一第二被蝕刻面131及留存於第二被蝕刻面131上的複數第二金屬柱132。
第三、如圖12之步驟g、圖14至圖15所示，將複數第一金屬柱122與複數第二金屬柱132上、下相疊，並使各第一金屬柱122的一端與各第二金屬柱132的一端焊接。
步驟g詳細說明如下，先在複數第二金屬柱132的末端刷錫，再將複數第一金屬柱122與複數第二金屬柱132上、下相疊，並提高環境溫度，使各第一金屬柱122的一端與各第二金屬柱132的一端透過錫加熱熔化後焊接。
第四、如圖12之步驟h、圖16所示，對第一金屬板體12與第二金屬板體13進行封裝處理，以令一封裝體2結合於第一金屬板體12與第二金屬板體13之間，封裝體2包覆第一被蝕刻面121、第二被蝕刻面131、複數第一金屬柱122的外周面123與複數第二金屬柱132的外周面133。
另外，封裝體2之材質為聚醯亞胺(Polyimide，PI)、乾膜(Dry film)、環氧樹脂(Expoxy)或封裝材(Molding Compound)，封裝體2可用壓合(Lamination)或模壓(Molding)之方式形成於第一金屬板體12與第二金屬板體13之間，但不以上述為限制。
再者，對第一金屬板體12與第二金屬板體13進行封裝處理之前，可先對第一被蝕刻面121、第二被蝕刻面131、複數第一金屬柱122的外周面123與複數第二金屬柱132的外周面133進行表面粗化處理，使第一被蝕刻面121、第二被蝕刻面131、複數第一金屬柱122的外周面123與複數第二金屬柱132的外周面133表面粗糙而易於與封裝體2穩定結合，但此步驟非必要步驟，其可視實際情況保留或省略。
第五、如圖12之步驟i、圖17所示，對第一金屬板體12與第二金屬板體13進行去除處理，以令每一第一金屬柱122與每一第二金屬柱132在另一端具有裸露且齊平於封裝體2的頂面21與底面22的二端面14’。藉此，製作出預成型導電柱結構10之第三實施例。
其中，本實施例之每一端面14’為一平面，但不以此為限制，每一端面14’也可受蝕刻而形成由外周緣至中心點逐漸凹陷的一凹弧面。
如圖17所示，係本發明預成型導電柱結構10之第三實施例，詳細說明如下，封裝體2包覆在複數導電柱1的外部，封裝體2具有頂面21及底面22，每一導電柱1的一端裸露且齊平於頂面21及另一端裸露且齊平於底面22。
另外，封裝體2設有複數貫穿孔23，每一導電柱1包含嵌固於各貫穿孔23且上、下相疊焊接的一第一金屬柱122及一第二金屬柱132，第一金屬柱122與第二金屬柱132在相互遠離的兩端具有裸露且齊平於頂面21與底面22的二端面14’，因第一金屬柱122與第二金屬柱132被蝕刻成型，所以每一第一金屬柱122自兩端朝中間逐漸縮減外周緣尺寸，每一第二金屬柱132自兩端朝中間逐漸縮減外周緣尺寸。藉此，以達到相同於預成型導電柱結構10第一實施例及其製作方法之功效。
再者，本實施例利用第一金屬柱122與第二金屬柱132上、下相疊焊接，進而增加導電柱1的長度，使預成型導電柱結構10具有可延長導電柱1長度之功能。
請參考圖13至圖16、圖18至圖20所示，係本發明預成型導電柱結構第四實施例及其製作方法，進一步說明如下。
本發明預成型導電柱結構第四實施例的製作方法之步驟e至h，與預成型導電柱結構第三實施例之步驟e至h相同，預成型導電柱結構第三、四實施例的製作方法不同之處在於步驟h之後的步驟不同。
先經過圖18之步驟e(如圖13所示)、步驟f(如圖14至圖15所示)、步驟g(如圖14至圖16所示)、步驟h(如圖16所示)之後，再如圖18之步驟j、圖19至圖20所示，對第一金屬板體12與第二金屬板體13進行蝕刻處理，以令每一第一金
屬柱122與每一第二金屬柱132在另一端延伸有裸露且突出於封裝體2的頂面21與底面22的二延伸柱15’。藉此，製作出預成型導電柱結構10之第四實施例。
其中，本實施例之每一延伸柱15’的末端面為一平面，但不以此為限制，每一延伸柱15’的末端面也可受蝕刻而形成由外周緣至中心點逐漸凹陷的一凹弧面。
如圖10至圖11所示，係本發明預成型導電柱結構10之第四實施例，詳細說明如下，封裝體2包覆在複數導電柱1的外部，封裝體2具有頂面21及底面22，每一導電柱1的一端裸露且突出於頂面21及另一端裸露且突出於底面22。
另外，封裝體2設有複數貫穿孔23，每一導電柱1包含嵌固於各貫穿孔23且上、下相疊焊接的一第一金屬柱122及一第二金屬柱132，第一金屬柱122與第二金屬柱132在相互遠離的兩端延伸有裸露且突出於頂面21與底面22的二延伸柱15’，因第一金屬柱122及第二金屬柱132先被蝕刻成型，延伸柱15’再被蝕刻成型，所以每一第一金屬柱122自兩端朝中間逐漸縮減外周緣尺寸，每一第二金屬柱132自兩端朝中間逐漸縮減外周緣尺寸，每一延伸柱15’自兩端朝中間逐漸縮減外周緣尺寸。藉此，以達到相同於預成型導電柱結構10第三實施例及其製作方法之功效。
再者，本實施例利用第一金屬柱122與第二金屬柱132上、下相疊焊接，蝕刻第一金屬板體12與第二金屬板體13而在第一金屬柱122與第二金屬柱132的兩端延伸有二延伸柱15，進而增加導電柱1的長度，使預成型導電柱結構10具有可延長導電柱1長度之功能。
請參考圖13至圖16、圖21至圖22所示，係本發明預成型導電柱結構第五實施例及其製作方法，進一步說明如下。
本發明預成型導電柱結構第五實施例的製作方法之步驟e至h，與預成型導電柱結構第三實施例之步驟e至h相同，預成型導電柱結構第三、五實施例的製作方法不同之處在於步驟h之後的步驟不同。
先經過圖21之步驟e(如圖13所示)、步驟f(如圖14至圖15所示)、步驟g(如圖14至圖16所示)、步驟h(如圖16所示)之後，再如圖21之步驟k、圖22所示，對第一金屬板體12與第二金屬板體13之其一者進行去除處理及另一者進行蝕刻處理，以令每一第一金屬柱122與每一第二金屬柱132在另一端具有裸露且齊平於封裝體2的頂面21與底面22之其一者的一端面14’及裸露且突出於封裝體2的頂面21與底面22之另一者的一延伸柱15’。藉此，製作出預成型導電柱結構10之第五實施例。
其中，本實施例之每一端面14’受蝕刻而形成由外周緣至中心點逐漸凹陷的一凹弧面，但不以此為限制，每一端面14’也可為一平面；每一延伸柱15’的末端面受蝕刻而形成由外周緣至中心點逐漸凹陷的一凹弧面，但不以此為限制，每一延伸柱15’的末端面也可為一平面。
如圖22所示，係本發明預成型導電柱結構10之第五實施例，詳細說明如下，封裝體2包覆在複數導電柱1的外部，封裝體2具有頂面21及底面22，每一導電柱1的一端裸露且齊平於頂面21與底面22之其一者及另一端裸露且突出於頂面21與底面22之另一者。
另外，封裝體2設有複數貫穿孔23，每一導電柱1包含嵌固於各貫穿孔23且上、下相疊焊接的一第一金屬柱122及一第二金屬柱132，第一金屬柱122與第二金屬柱132在相互遠離的一端具有裸露且齊平於頂面21與底面22之其一者的一端面14’及另一端具有裸露且突出於頂面21與底面22之另一者的一延伸柱15’，因第一金屬柱122及第二金屬柱132先被蝕刻成型，延伸柱15’再被蝕刻成型，所以每一第一金屬柱122自兩端朝中間逐漸縮減外周緣尺寸，每一第
二金屬柱132自兩端朝中間逐漸縮減外周緣尺寸，每一延伸柱15’自兩端朝中間逐漸縮減外周緣尺寸。藉此，以達到相同於預成型導電柱結構10第三實施例及其製作方法之功效。
再者，本實施例利用第一金屬柱122與第二金屬柱132上、下相疊焊接，蝕刻第一金屬板體12或第二金屬板體13而在第一金屬柱122或第二金屬柱132的一端延伸有一延伸柱15’，進而增加導電柱1的長度，使預成型導電柱結構10具有可延長導電柱1長度之功能。
如圖23所示，係本發明預成型導電柱結構10之第六實施例，預成型導電柱結構10之第六實施例與預成型導電柱結構10之第二實施例大致相同，預成型導電柱結構10之第六實施例與預成型導電柱結構10之第二實施例不同之處，進一步說明如下。
透過對金屬板體11之不同部分進行不同參數的蝕刻處理，以令其一部分金屬柱112在另一端延伸有裸露且突出於封裝體2的底面22的一延伸柱15，另一部分金屬柱112在另一端具有裸露且齊平於封裝體2的底面22的一端面14。藉此，讓端面14與延伸柱15的位置配合晶片設置，以加強本發明預成型導電柱結構10與晶片接鏈之能力。
同理，再參考圖19至圖20、圖22所示，也可透過對第一金屬板體12或第二金屬板體13之不同部分進行不同參數的蝕刻處理，以令第一金屬柱122在另一端具有裸露且齊平於封裝體2的頂面21的端面14’或突出於封裝體2的頂面21的延伸柱15’，第二金屬柱132在另一端具有裸露且齊平於封裝體2的底面22的端面14’或突出於封裝體2的底面22的延伸柱15’。藉此，讓端面14’或延伸柱15’的位置配合晶片設置，以加強本發明預成型導電柱結構10與晶片接鏈之能力。
綜上所述，本發明之預成型導電柱結構及其製作方法，亦未曾見於同類產品及公開使用，並具有產業利用性、新穎性與進步性，完全符合專利申請要件，爰依專利法提出申請，敬請詳查並賜准本案專利，以保障發明人之權利。
10:預成型導電柱結構
14:端面
2:封裝體
21:頂面
23:貫穿孔
Claims (13)
- 一種預成型導電柱結構，包括：複數導電柱，彼此直立設置且間隔並列；以及一封裝體，包覆在該複數導電柱的外部，該封裝體具有一頂面及一底面，每一該導電柱的一端裸露於該頂面及另一端裸露於該底面；其中，該封裝體設有複數貫穿孔，每一該導電柱包含嵌固於各該貫穿孔且上、下相疊焊接的一第一金屬柱及一第二金屬柱。
- 如請求項1所述之預成型導電柱結構，其中該第一金屬柱與該第二金屬柱在相互遠離的兩端具有裸露且齊平於該頂面與該底面的二端面，每一該第一金屬柱自兩端朝中間逐漸縮減外周緣尺寸，每一該第二金屬柱自兩端朝中間逐漸縮減外周緣尺寸。
- 如請求項1所述之預成型導電柱結構，其中該第一金屬柱與該第二金屬柱在相互遠離的兩端延伸有裸露且突出於該頂面與該底面的二延伸柱，每一該第一金屬柱自兩端朝中間逐漸縮減外周緣尺寸，每一該第二金屬柱自兩端朝中間逐漸縮減外周緣尺寸，每一該延伸柱自兩端朝中間逐漸縮減外周緣尺寸。
- 如請求項1所述之預成型導電柱結構，其中該第一金屬柱與該第二金屬柱在相互遠離的一端具有裸露且齊平於該頂面與該底面之其一者的一端面及另一端具有裸露且突出於該頂面與該底面之另一者的一延伸柱，每一該第一金屬柱自兩端朝中間逐漸縮減外周緣尺寸，每一該第二金屬柱自兩端朝中間逐漸縮減外周緣尺寸，每一該延伸柱自兩端朝中間逐漸縮減外周緣尺寸。
- 如請求項2、3或4所述之預成型導電柱結構，其中每一該端面為一平面或由外周緣至中心點逐漸凹陷的一凹弧面。
- 如請求項3或4所述之預成型導電柱結構，其中每一該延伸柱的末端面為一平面或由外周緣至中心點逐漸凹陷的一凹弧面。
- 一種預成型導電柱結構的製作方法，其步驟包括：a)提供一金屬板體，對該金屬板體進行蝕刻處理，以令該金屬板體在一面形成有一被蝕刻面及留存於該被蝕刻面上的複數金屬柱；b)對該金屬板體進行封裝處理，以令一封裝體結合於該金屬板體上，該封裝體包覆該被蝕刻面與該複數金屬柱的外周面，每一該金屬柱在一端具有裸露且齊平於該封裝體的頂面的一端面；以及c)對該金屬板體進行去除處理，以令每一該金屬柱在另一端具有裸露且齊平於該封裝體的底面的一端面，將該預成型導電柱結構出貨至客戶端進行單晶封裝製程後段。
- 一種預成型導電柱結構的製作方法，其步驟包括：a)提供一金屬板體，對該金屬板體進行蝕刻處理，以令該金屬板體在一面形成有一被蝕刻面及留存於該被蝕刻面上的複數金屬柱；b)對該金屬板體進行封裝處理，以令一封裝體結合於該金屬板體上，該封裝體包覆該被蝕刻面與該複數金屬柱的外周面，每一該金屬柱在一端具有裸露且齊平於該封裝體的頂面的一端面；以及d)中，對該金屬板體進行蝕刻處理，以令每一該金屬柱在另一端延伸有裸露且突出於該封裝體的底面的一延伸柱，將該預成型導電柱結構出貨至客戶端進行單晶封裝製程後段。
- 一種預成型導電柱結構的製作方法，其步驟包括：e)提供一第一金屬板體，對該第一金屬板體進行蝕刻處理，以令該第一金屬板體在一面形成有一第一被蝕刻面及留存於該第一被蝕刻面上的複數第一金屬柱； f)提供一第二金屬板體，對該第二金屬板體進行蝕刻處理，以令該第二金屬板體在一面形成有一第二被蝕刻面及留存於該第二被蝕刻面上的複數第二金屬柱；g)將該複數第一金屬柱與該複數第二金屬柱上、下相疊，並使各該第一金屬柱的一端與各該第二金屬柱的一端焊接；以及h)對該第一金屬板體與該第二金屬板體進行封裝處理，以令一封裝體結合於該第一金屬板體與該第二金屬板體之間，該封裝體包覆該第一被蝕刻面、該第二被蝕刻面、該複數第一金屬柱的外周面與該複數第二金屬柱的外周面。
- 如請求項9所述之預成型導電柱結構的製作方法，其更包括在h)步驟之後的一步驟i)，步驟i)中，對該第一金屬板體與該第二金屬板體進行去除處理，以令每一該第一金屬柱與每一該第二金屬柱在另一端具有裸露且齊平於該封裝體的頂面與底面的二端面。
- 如請求項9所述之預成型導電柱結構的製作方法，其更包括在h)步驟之後的一步驟j)，步驟j)中，對該第一金屬板體與該第二金屬板體進行蝕刻處理，以令每一該第一金屬柱與每一該第二金屬柱在另一端延伸有裸露且突出於該封裝體的頂面與底面的二延伸柱。
- 如請求項9所述之預成型導電柱結構的製作方法，其更包括在h)步驟之後的一步驟k)，步驟k)中，對該第一金屬板體與該第二金屬板體之其一者進行去除處理及另一者進行蝕刻處理，以令每一該第一金屬柱與每一該第二金屬柱在另一端具有裸露且齊平於該封裝體的頂面與底面之其一者的一端面及裸露且突出於該封裝體的頂面與底面之另一者的一延伸柱。
- 如請求項9所述之預成型導電柱結構的製作方法，其中步驟g)中，先在該複數第二金屬柱的末端刷錫，再將該複數第一金屬柱與該複數第二 金屬柱上、下相疊，並提高環境溫度，使各該第一金屬柱的一端與各該第二金屬柱的一端透過錫加熱熔化後焊接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111107756A TWI807665B (zh) | 2022-03-03 | 2022-03-03 | 預成型導電柱結構及其製作方法 |
| CN202310038345.5A CN116705735A (zh) | 2022-03-03 | 2023-01-09 | 预成型导电柱结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111107756A TWI807665B (zh) | 2022-03-03 | 2022-03-03 | 預成型導電柱結構及其製作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI807665B true TWI807665B (zh) | 2023-07-01 |
| TW202336928A TW202336928A (zh) | 2023-09-16 |
Family
ID=87842075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111107756A TWI807665B (zh) | 2022-03-03 | 2022-03-03 | 預成型導電柱結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116705735A (zh) |
| TW (1) | TWI807665B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201737439A (zh) * | 2016-04-07 | 2017-10-16 | 艾馬克科技公司 | 半導體封裝及其製造方法 |
| TW201939696A (zh) * | 2018-03-06 | 2019-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TW202036808A (zh) * | 2019-03-18 | 2020-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TW202044517A (zh) * | 2019-05-23 | 2020-12-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TW202123404A (zh) * | 2019-12-13 | 2021-06-16 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
-
2022
- 2022-03-03 TW TW111107756A patent/TWI807665B/zh active
-
2023
- 2023-01-09 CN CN202310038345.5A patent/CN116705735A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201737439A (zh) * | 2016-04-07 | 2017-10-16 | 艾馬克科技公司 | 半導體封裝及其製造方法 |
| TW201939696A (zh) * | 2018-03-06 | 2019-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TW202036808A (zh) * | 2019-03-18 | 2020-10-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TW202044517A (zh) * | 2019-05-23 | 2020-12-01 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TW202123404A (zh) * | 2019-12-13 | 2021-06-16 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202336928A (zh) | 2023-09-16 |
| CN116705735A (zh) | 2023-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI469289B (zh) | 半導體封裝結構及其製法 | |
| TWI451546B (zh) | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 | |
| TWI500130B (zh) | 封裝基板及其製法暨半導體封裝件及其製法 | |
| TWI455269B (zh) | 晶片封裝結構及其製作方法 | |
| CN101656248A (zh) | 具有凹槽的基板的芯片堆叠封装结构及其封装方法 | |
| JP2003133508A (ja) | 半導体装置 | |
| TWI376778B (en) | Package and fabricating method thereof | |
| KR101677739B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
| TW201737430A (zh) | 引線框架、半導體裝置及引線框架的製造方法 | |
| TWI529876B (zh) | 封裝堆疊結構及其製法 | |
| CN104979300A (zh) | 芯片封装结构及其制作方法 | |
| US10811378B2 (en) | Electronic package and manufacturing method thereof | |
| TWI807665B (zh) | 預成型導電柱結構及其製作方法 | |
| TWI575682B (zh) | 晶片封裝結構及堆疊式晶片封裝結構 | |
| CN102130088A (zh) | 半导体封装结构及其制法 | |
| CN102931095A (zh) | 封装基板的制造方法及其半导体封装结构 | |
| CN101656246B (zh) | 具有开口的基板的芯片堆叠封装结构及其封装方法 | |
| TWI688017B (zh) | 晶片封裝結構及其製造方法 | |
| JP3171176B2 (ja) | 半導体装置およびボール・グリッド・アレイ製造方法 | |
| CN102683298B (zh) | 无承载板的封装件及其制法 | |
| CN102064162B (zh) | 堆叠式封装结构、其封装结构及封装结构的制造方法 | |
| CN101123234B (zh) | 封装结构及其制造方法 | |
| CN100442465C (zh) | 不具核心介电层的芯片封装体制程 | |
| TW201830605A (zh) | 封裝結構及其製作方法 | |
| TWI868735B (zh) | 電子封裝模組及其製造方法 |